JP5621086B2 - 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 - Google Patents

統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 Download PDF

Info

Publication number
JP5621086B2
JP5621086B2 JP2011122025A JP2011122025A JP5621086B2 JP 5621086 B2 JP5621086 B2 JP 5621086B2 JP 2011122025 A JP2011122025 A JP 2011122025A JP 2011122025 A JP2011122025 A JP 2011122025A JP 5621086 B2 JP5621086 B2 JP 5621086B2
Authority
JP
Japan
Prior art keywords
processing
map
wafer
dimension
features
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011122025A
Other languages
English (en)
Other versions
JP2011228722A (ja
Inventor
コタ,ゴウリ,ピー
ルケ,ホルヘ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2011228722A publication Critical patent/JP2011228722A/ja
Application granted granted Critical
Publication of JP5621086B2 publication Critical patent/JP5621086B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/907Continuous processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、一般に、半導体製造の分野に関し、特に、ウェーハ全体に亘る処理中に及びウェーハ間の処理中に寸法の均一性を改善するための計測を利用する方法に関する。
半導体製造は、一般に、単結晶シリコンのウェーハのような基板において行われる。典型的には、多くの同一のデバイスが各々のウェーハにおいて製造され、従って、半導体製造技術の1つの目的は、ウェーハ上の異なる位置に形成されるデバイス間の均一性ばかりでなく異なるウェーハにおいて製造されるデバイス間の均一性も確実にされるべきである。ウェーハ全体に亘る及びウェーハ間のそのような均一性を確実にすることは、例えば、複数の層が均一且つ反復的な厚さを有する及び特徴が一貫性のある寸法を有するように、処理における均一性を必要とする。残念ながら、1つの処理段階における不均一な処理によりもたらされる変動は、後続の処理段階により、しばしば、拡大されるようになる。それ故、堆積された材料の層がウェーハ全体に亘って厚さが変化する場合、その層により規定される特定の特徴は、そのウェーハ上の異なる位置に形成された異なるデバイスにいて変動する寸法を有することとなる。
従って、半導体処理は、典型的には、非常に清浄な高真空中で行われる。ウェーハの汚染を最小化するためには、複数の処理チャンバは、一般に、異なるチャンバ間でウェーハを出し入れするように構成されたロボット手段と共にクラスタ化されている。このようにして、例えば、層の堆積、マスキング、エッチング、剥離、洗浄、アニール等のそれぞれの処理は、外側の環境にウェーハを晒すことなく、ウェーハに対して実行される。
半導体処理中の処理段階を制御するためには、破壊的測定又は非破壊的測定のために処理クラスタから1つ又はそれ以上のテストウェーハを取り除くことがときどき必要である。1つの共通の破壊的測定技術は、走査電子顕微鏡(SEM)のような計測ツールを用いて、形成された特徴がプロファイルにおいて観測されることが可能であるように、ウェーハの断面を形成するようになっている。この技術は、高さ、幅、側壁角度、曲率半径、層の厚さ等の高精度の測定を与える。このような技術は、しかしながら、ウェーハを破壊し、調査される各々のサンプルの領域に対して実行するには非常に時間を要し且つ高価である。他の破壊的技術は、所望の位置においてウェーハに小さい角度のトレンチを本質的に規定する集束イオンビーム(FIB)ミリングを用いる。この技術は、断面形成のように、特徴をSEMのプロファイルにおいて観測することを可能にするが、そのプロファイルは、小さい角度にあり、それ故、特定の測定はその角度を有するように補正される必要がある。FIBは、ウェーハ上のより多くの位置で更に高速で調査されることを可能にする一方、ウェーハは、それでも尚、破壊される。
幾つかの非破壊的技術がまた、存在する。1つのそのような技術は、上記のように、断面を用いるプロファイルにおけるものではなく、上方からウェーハ上の特徴を観測するようにSEMを用いることである。この技術はウェーハを破壊せず、ウェーハが処理ストリームに戻されることを可能にする一方、ウェーハ汚染を増し、処理環境からウェーハを移動させるために時間を要し、そして限定された測定のみに限られるものである。主に、この技術は、ライン幅のような横方向の寸法を測定するために用いられるが、層の厚さ、側壁角度等の情報は与えない。
他の非破壊的技術は、表面から小さい角度で反射される光の特性を測定するエリプソメトリを含む。エリプソメトリは、少なくとも特に、選択された光の波長に対して透明である材料の層の厚さを測定するために非常に適しているが、その技術は、半導体製造において形成される特定の特徴の寸法に比べて、非常に大きい領域を測定するものである。それ故、エリプソメトリは、ウェーハ上の個々の特徴を測定するためには用いられることができない。
利用可能な測定技術の制約のために、半導体処理は、他の一連の測定が実行されるまで、選択されたウェーハ上の1つ又は幾つかの領域を周期的に測定すること且つ全ての後続のウェーハにそれらの測定を適用することにより、通常、制御される。例としては、エッチング段階の時間の長さは、フォトレジスト層の厚さに依存する。適切なエッチング時間を決定するために、テストウェーハ上のフォトレジスト層は、幾つかの位置で測定され、平均化される。その平均値は、次いで、複数の後続のウェーハについてエッチング時間を選択するように用いられる。ウェーハ全体に亘る及びウェーハ間のフォトレジストの厚さの平均からの変動は、一貫したエッチング時間が用いられるときのオーバーエッチング及びアンダーエッチングの両方によりもたらされることが理解できる。他の処理段階は、単一の測定に基づいて均一な処理条件を適用すること又は測定の平均でさえも、ウェーハ全体に亘って及びウェーハ間で一貫性のない結果をもたらすように、類似する依存性を有することが、更に理解できる。
それ故、要望されるものは、ウェーハ全体に亘る及びウェーハ間の均一性を改善するように後続の処理段階を調節するために半導体処理を受けるウェーハ全てを非破壊測定するための方法である。
本発明は、ウェーハの処理を制御するための方法を提供する。その方法は、ウェーハ上の複数の特徴の寸法マップを決定する段階と、寸法マップから処理パラメータマップを決定する段階と、処理パラメータマップに従ってウェーハを処理する段階とを有する。寸法マップは複数の特徴の各々の同じ寸法を測定することにより決定され、また、ウェーハ上の位置の関数として複数の特徴の寸法の変動を決定することにより決定される。複数の特徴は、測定領域における十分な数の等間隔で反復される特徴を含む複数のテストパターンを含むことが可能である。一部の実施形態においては、等間隔で反復される特徴は対象の特徴と同じ寸法を有する一方、他の実施形態においては、等間隔で反復される特徴は、対象の特徴の寸法に対して既知の相関性を有する寸法を有する。
ウェーハの処理を制御するための方法に従って、寸法マップを決定する段階は、分光エリプソメトリ又はリフレクトメータベースのCD測定技術により複数の特徴を測定する手順を有し、また、ウェーハ上の位置の関数として複数の特徴の2つ以上の寸法の変動を決定する手順を有することが可能である。ウェーハが処理チャンバ内で処理されるそれらの実施形態においては、寸法マップは、処理チャンバと統合された又は処理チャンバから独立した計測ツールを用いて決定される。また、その方法に従って、寸法マップから処理パラメータマップを決定する段階は、寸法マップを処理パラメータマップに変換するようにある関係を適用する手順を有することが可能である。寸法から処理パラメータマップを決定する段階はまた、マッピングアルゴリズムを適用する手順を有することが可能である。一部の実施形態においては、処理パラメータマップは、温度調整可能チャック又は調整可能ガスインジェクタのための温度領域を確立する。
本発明はまた、ウェーハ処理を制御するための方法を提供する。この方法は、ウェーハ上の複数の特徴の寸法マップを決定する段階と、寸法マップから処理パラメータマップを決定する段階と、ウェーハ上の後処理の特徴を形成するように処理パラメータマップに従ってウェーハを処理段階と、後処理の特徴の寸法を決定する段階と、性能指数に従って後続のウェーハについて処理パラメータを決定する段階とを有する。後処理の特徴の寸法を決定する段階は、2つ以上の後処理の特徴の測定値の平均値を求める手順を有することが可能であり、また、後処理寸法マップを決定する手順を有することが可能である。
ウェーハ処理を制御するための方法に従って、性能指数を決定する段階は、後処理の特徴に対する目的の寸法に対して後処理の特徴の寸法を比較する手順を有することが可能である。性能指数を決定する段階はまた、後処理の特徴の寸法と後処理の特徴についての目標の寸法との間の差分を決定する手順を有することが可能である。一部の実施形態においては、性能指数を決定する段階は性能指数マップを決定する手順を有することが可能である。
また、ウェーハ処理を制御するための方法に従って、後続のウェーハについて処理パラメータを決定する段階は、後続ウェーハについて処理パラメータマップを決定する手順を有することが可能である。更に、後続ウェーハについて処理パラメータを決定する段階は、修正された関係を得るように、処理パラメータと性能指数に従った後続ウェーハ上の特徴の寸法との間の関係を修正する手順を有することが可能である。それらの実施形態の一部においては、後続ウェーハについて処理パラメータを決定する段階は、後続ウェーハ上の特徴の寸法を決定する手順とその特徴の寸法に対して修正された関係を適用する手順とを更に有することが可能である。また、それらの実施形態の一部においては、後続ウェーハについて処理パラメータを決定する段階は、性能指数マップから関係マップを決定する手順を有することが可能である。
本発明はまた、ウェーハ処理システムを有する。ウェーハ処理システムは、ウェーハ上の複数の特徴の寸法マップを決定するための手段と、寸法マップから処理パラメータマップを決定するための手段と、処理パラメータマップに従ってウェーハを処理するための手段とを有する。寸法を決定するための手段は、分光エリプソメータを有することが可能である又はリフレクトメータベースのCD測定技術を有することが可能である計測ツールを有することが可能である。ウェーハを処理するための手段は半導体処理システムを有することが可能である。上記の実施形態の一部においては、寸法マップを決定するための手段は、半導体処理システムと統合された計測ツールを有する。また、上記の実施形態の一部においては、半導体処理システムは、温度調整可能チャック又は調整可能ガスインジェクタのような調整可能要素を有する処理チャンバを有する。
本発明の他のウェーハ処理システムは、ウェーハ上の複数の特徴の寸法マップを決定するための手段と、寸法マップから処理パラメータマップを決定するための手段と、ウェーハ上の後処理の特徴を形成するように処理パラメータマップに従ってウェーハを処理するための手段と、後処理の特徴の寸法を決定するための手段と、後処理の特徴の寸法から性能指数を決定するための手段と、性能指数に従って後続ウェーハについて処理パラメータマップを決定するための手段とを有する。上記の実施形態の一部においては、後処理の特徴の寸法を決定するための手段は、後処理寸法マップを決定するための手段を有することが可能である。また、性能指数を決定するための手段は性能指数マップを決定するための手段を有することが可能である。従って、後続ウェーハについて処理パラメータを決定するための手段は、後続ウェーハについて処理パラメータを決定するための手段を有することが可能である。
本発明の実施形態に従った例示としての方法を示す図である。 本発明の実施形態に従って作成された例示としての寸法マップを示す図である。 例示としての分光エリプソメトリシステムを示す図である。 例示としての測定される特徴及びそのような特徴の例示としてのテストパターンの断面図である。 半径の関数としての図4に示す測定について示すグラフである。 図5Aのグラフから導き出される例示としての処理パラメータマップを示す図である。 図5Aのグラフから導き出される例示としての処理パラメータマップを示す図である。 本発明の他の実施形態に従った例示としての方法を示す図である。
本発明は、ウェーハ全体に亘って高寸法均一性を達成するように後続半導体処理を制御するように、ウェーハ上の複数の位置からの測定値を用いるための方法及び装置を提供する。後続ウェーハに対してそれらの方法及び装置を適用することにより、高寸法均一性がまた、ウェーハ間で達成される。
その方法は、個々のウェーハに対して適用されるため、処理段階の前にウェーハをマッピングし、次いで、そのマップに従って、処理段階を調節する。特に、その方法は、ウェーハ上の複数の特徴の寸法を決定する段階と、寸法マップから処理パラメータマップを決定する段階と、処理パラメータマップにしたがってウェーハを処理する段階とを有する。実施例としては、処理段階は、マスクの下の層のエッチングのためのものである。マスクは直径寸法を有する円形開口を有する。その円形開口の最終的な直径は、エッチング時間及びウェーハ温度についての既知の関数である。この実施例においては、その方法は、先ず、ウェーハ上の複数の特徴の寸法マップであって、ここでは、ウェーハ全体に亘る複数の位置における開口の寸法のマップを決定する。次いで、開口の寸法がウェーハ全体に亘ってエッチング時間及びウェーハ温度と共にどのように変化するかを示す寸法マップに基づいて、その方法は、寸法マップから処理パラメータマップと、単一の最適化されたエッチング時間とを決定する。この実施例においては、処理パラメータマップは、処理パラメータ、即ち、ウェーハ温度のマップであり、そのウェーハ温度は、エッチング処理中、ウェーハに適用される。従って、その処理パラメータマップは、ウェーハ上の異なる位置において適用される必要がある温度を示すものである。最後に、ウェーハは処理パラメータマップに従って処理され、この場合、ウェーハは、ウェーハ温度が処理パラメータマップにより指定されるようにウェーハ全体に亘って変化されるように、制御可能にしてエッチングされる。上記の実施例は例示目的のために与えられ、本明細書で詳細に説明するように、複数の種類の特徴画寸法マップを決定するために用いられ、複数の処理パラメータが高寸法均一性を得るように制御されることができる。
その方法は、連続するウェーハに適用されるため、フィードバックループを構成することにより個々のウェーハに対してその方法を拡張することができる。寸法を決定し、パラメータマップを処理し、最初のウェーハを処理した後、次いで、ウェーハの後処理の特徴が測定される。その方法は、次いで、予測値に対して後処理の特徴の測定を比較し、次のウェーハに適用されるときに処理段階を調節する段階にその差分をフィードバックする。上記の実施例においては、円形開口の最終的な寸法はウェーハ温度及びエッチング時間の関数である場合、そのフィードバックループは、その関数が処理される各々の連続するウェーハにおいて微調整されることが可能である。
図1は、ウェーハ全体に亘る高寸法均一性を達成するための方法100の例示としての実施形態を示している。その方法100は、ウェーハ上の複数の特徴の寸法マップを決定する段階110と、寸法マップから処理パラメータマップを決定する段階120と、処理パラメータマップに従ってウェーハを処理する段階130とを有する。図2は、ウェーハ上の複数の位置において測定された特徴の寸法の変動を表す例示としての寸法マップ200を示している。例えば、その特徴はフォトレジストマスクにおけるラインであり、その寸法はラインの幅である。図2の実施例においては、同じラインは、ライン幅における変動のマップを作成するように正方形パターンにおける9個の位置で測定されたが、寸法マップは種々のパターン及びその9個より少ない又は多い位置を有することが可能である。一部の実施形態においては、ウェーハ上の各々のデバイスにおける同じ特徴が、寸法マップを作成するために測定される。
寸法マップは、ウェーハ全体に亘る複数の位置における共通の特徴の高速測定を行うことができる非破壊計測ツールを用いることにより決定される。例えば、特徴が薄膜であり、マッピングされる寸法がその薄膜の厚さである場合、ウェーハ全体に亘って薄膜の膜厚の寸法マップを作成するようにエリプソメータを用いることができる。他の実施例においては、特徴がフォトレジストのラインであり、マッピングされる寸法がそのラインの幅である場合、ウェーハ全体に亘って複数の位置においてライン幅をマッピングするようにSEMを用いることができる。リフレクトメータベースのCD測定技術も、計測ツールとして用いることができる。
寸法マップを作成するために用いることができる他の非破壊測定技術は分光エリプソメトリである。例示としての分光エリプソメトリシステムはKLA−Tencor社(米国カリフォルニア州サンノゼ市)製のiSpectraCDである。iSpectraCDは、有利であることに、ウェーハが処理システムから取り除かれる必要なく測定されるように、クラスタ化された半導体処理システムと統合されることができる。本発明の方法は、計測システムがスタンドアロンシステムである場合にも有効である。
図3は、分光エリプソメトリの使用について示している。広帯域光源302は、例えば、240nm乃至780nmの波長領域をスパンする偏光光のビーム304を方向付ける。ウェーハ306は、ビーム304を広げ、そのビームを検出器アレイ310に投影するプリズム308の方にビーム304を反射する。検出器アレイ310は、測定データスペクトル312を生成するように、波長及び偏光の関数として反射ビーム304を分析する。スペクトル312は、次いで、最適適合度316を決定するようにモデルデータライブラリに対して比較される。
分光エリプソメトリはエリプソメトリ技術であり、それ故、ウェーハ306における回折格子のような特徴の周期的アレイ及びパターニングされていない層を測定するために最適に適合される。その特徴の単一の存在又は関連する特徴の単一の存在を測定することに代えて、特徴の周期的アレイを測定することができることが理解されるであろう。回折格子の測定を可能にするように、ライブラリ314は、例えば、異なるライン間隔、層材料及び厚さ、高さ、幅、側壁角度、コーナーラウンディングの度合い等を有するモデル回折格子318のためにオフラインで予め決定されたものである。ライブラリ314を構築するときに既知であるモデル回折格子318の寸法は、測定により同時に決定可能である寸法を確定する。同様に、異なるモデル回折格子318の数及びそれらの変動性は、測定により得られる正確度及び精度を決定する。
分光エリプソメトリは、例えば、測定領域が50μmx50μmである一部の実施形態において、対象の特徴より非常に大きい測定領域を検査することが分かる。この中で記載しているように、周期的アレイ又はパターンは、単一の特徴の存在の代わりに測定されることが可能である。理想的には、パターンは、分光エリプソメトリの測定領域と同程度の大きさであるか又はそれより大きい。等間隔で繰り返される特徴の適切なパターンは、例えば、マスク層におけるフォトレジストのラインにおいてときどき見出される。適切なパターンが特定のデバイス製造プロセスに対して特有でない場合、等間隔で繰り返される特徴の十分な数を有するテストパターンが、ウェーハ全体に亘る既知の位置に加えられる。理想的には、テストパターンの特徴は、同じ方式で及び対象の特徴と同じ条件下で形成され、それ故、それらのテストパターンの特徴は対象の特徴と同じ寸法を有する。しかしながら、テストパターンにおける測定が対象の特徴に関する意味のあるデータを得ることができるように相関関係が予め決定されている限り、対象の特徴及びテストパターンの特徴が同一であるようにすることは重要でない。
実施例として、図4において断面図で示すように、分光エリプソメトリによる層のスタック402上のフォトレジストライン400の寸法マップを作成するように、一連の等間隔のフォトレジストライン406を有するテストパターン404が、ウェーハの異なる位置に形成されている。理想的には、フォトレジストライン406はフォトレジストライン400と同等である。フォトレジストライン406間の間隔は、フォトレジストライン406が互いに干渉しないように、十分である必要がある。換言すれば、フォトレジストライン406が互いに過度に接近している場合、それらのフォトレジストライン406は、目的のフォトレジストライン400の意図された寸法を有さず、そうではなく、例えば、異なる側壁角度及び幅を有することとなる。
分光エリプソメトリは、2つ以上の特徴の寸法をもたらすことができることに留意する必要がある。従って、ウェーハ全体に亘る位置における分光エリプソメトリの測定は、測定されるのと同程度の多くの数の寸法についての寸法マップを与えることができる。更に、2つ以上の寸法が単一の寸法マップに組み込まれることが可能である。例えば、寸法マップは、2つ又はそれ以上の測定寸法の重み付けされた平均又は測定寸法と目的寸法との間の差分である導き出された寸法のマップであることが可能である。
再び図1を参照するに、段階120において、処理パラメータマップが寸法マップから決定される。処理パラメータマップは、1つ又はそれ以上の処理パラメータが処理段階中にウェーハに対してどのように適用されるかについての表示である。最も単純な処理パラメータマップは、均一な処理パラメータを全体のウェーハに適用する。例えば、共通制御処理パラメータは処理の持続時間であり、一般に、その持続時間は全体のウェーハについて同じである。その持続時間が全体のウェーハに亘って一様である場合の、処理持続時間についての処理パラメータマップは、例えば、秒数のような単一の値であり、図2の寸法マップ200に類似する形式で表される場合、一様な値を有するウェーハが示される。単一の値が適用される他の処理パラメータが、圧力、温度、バイアス電圧、高周波(RF)パワー、ガス流量及びガス流量比を含む。単一の値を有する処理パラメータマップは、寸法マップにより、例えば、その寸法マップの平均値により決定される。それ故、ウェーハについての平均寸法は、適切な処理パラメータに測定寸法を関連付ける既知の関係又は数学的関数に従って処理パラメータを設定するように用いられる。
より複雑な処理パラメータマップがまた、決定されることができる。より複雑な処理パラメータマップは、処理システムの物理的制限に適合することが可能である。例えば、ウェーハの温度はヒータを用いることによりウェーハ全体に亘って変化させることができる。ヒータは上からウェーハに対して加熱することが可能であり、又は、ウェーハホルダ又は“チャック”内に備えられることが可能である。簡単な温度調整可能チャックにより、ウェーハの周縁部分が中央部分より温度が高い又は低いように、径方向にウェーハの温度を変えることができる。バイアス電圧、イオンフラックスのような他の処理パラメータを、ウェーハ全体に亘って同じように制御することが可能である。それ故、ウェーハ温度についての処理パラメータマップは、システムが温度調整可能チャックを用いて適合される場合、中央から周縁への領域に亘る関数である。その関数は一次又は高次である。
図2の例示としての寸法マップ200に関して、示している測定ライン幅は中央(ID)で最も大きく、周縁(OD)の方で小さくなっている。その寸法マップ内の8つのオフセンターポイントは2つの特定の旋回半径のどちらかに存在するため、それら各々のグループは、図5Aに示すように、各々の旋回半径について平均値を得るように平均化される
それら2つの平均値及び中央(ID)の値は、図5B及び5Cそれぞれに示す処理パラメータマップ502及び504を作成するように一次又は高次関数を用いて容易に適合される。処理パラメータマップ502及び504においては、例示としての処理パラメータは温度であり、適切なウェーハ温度及び測定されたライン幅との間の比例関係が存在している。しかしながら、何れの関係を処理パラメータマップに寸法マップを変換するように用いることができることが理解できる。より複雑な処理パラメータマップを、処理パラメータについての制御スキームの複雑度に従って作成することができる。例えば、組み込まれた加熱要素の四角形又は六角形グリッドを用いてウェーハ温度を制御する温度調整可能チャックについての適切な処理パラメータマップは、各々の加熱要素に対して独立した温度値を有する。図2の例示としての寸法マップ200を再び参照するに、図示しているように、寸法マップ200を構築する測定が四角形グリッドになり、処理パラメータマップが必然的に六角形グリッドを必要とする場合、適切な処理パラメータマップへの寸法マップ200の変換はより複雑なマッピングアルゴリズムを必要とする。当業者は、そのようなアルゴリズムを容易に作成することができる。例えば、ガス流量を空間的に変えることができる調整可能ガスインジェクタのような他の調整可能要素についての適切な処理パラメータマップを同様に作成することができる。
2つ以上の処理パラメータマップが単一の寸法マップから作成されることが可能であることがまた、理解できる。例えば、寸法マップを、温度とバイアス電圧の両方についての処理パラメータマップを作成するために用いることができる。同様に、2つ以上の寸法マップを、2つ以上の処理パラメータマップにより1つ又はそれ以上の処理パラメータを決定するように用いることができる。例えば、特徴の高さの寸法マップ及び他の特徴の側壁角度の寸法マップを、処理パラメータマップを決定するときに共に統合することができる。
図1をもう一度参照するに、段階130において、ウェーハは、処理パラメータマップにしたがって処理される。ウェーハに適用される処理段階130は、例えば、堆積、マスキング、エッチング、剥離、洗浄又はアニール処理である。処理段階130の少なくとも1つの処理パラメータは、段階120において作成された処理パラメータマップによりウェーハに対して決定される。段階130において、処理パラメータマップが2つ以上の半導体製造処理に適用されることが可能であることが理解できる。例えば、同じウェーハにおける2つの連続するエッチング処理は、ウェーハ温度を制御するように同じ処理パラメータを用いることができる。本明細書で記載しているように、2つ以上の処理パラメータマップが、2つ以上の処理パラメータを同時に制御するように、処理段階130に適用されることができる。
図6は、連続するウェーハ間の高寸法均一性を達成するようにウェーハ処理を制御するための方法600についての例示としての実施形態を示している。その方法600は、ウェーハ上の複数の特徴の寸法マップを決定する段階610から始まり、段階620においては、寸法マップから処理パラメータマップを決定し、そして段階630においては、ウェーハ上の後処理の特徴を形成するように処理パラメータマップに従ってウェーハを処理する。続いて、方法600は、後処理の特徴の寸法を決定する段階640と、後処理の特徴の寸法から性能指数を決定する段階650とを有する。最後に、方法600は、その性能指数に従って後続のウェーハについて処理パラメータを決定する段階660を有する。
段階610においてウェーハ上の複数の特徴の寸法マップを決定することは、方法100の段階110と本質的に同様であり、寸法マップから処理パラメータマップを決定する段階620は、方法100の段階120と本質的に同様である。同様に、ウェーハ上の後処理の特徴を形成するように処理パラメータマップに従ってウェーハを処理する段階630は、方法100の段階130に非常に似ているが、段階630はまた、ウェーハ上の後処理の特徴の形成を必要とする。後処理の特徴は、例えば、新たに堆積される層、フォトレジストマスクにおけるライン、トランジスタのゲートのスタック等のエッチングにより形成される特徴である。一部の実施形態においては、後処理の特徴は、段階630におけるウェーハ処理により修正されたテストパターン404である。1つの後処理の特徴のみを、その方法600が進むように形成し、2つ以上の後処理の特徴を段階630において形成することができることが理解できる。
段階640において、後処理の特徴の寸法が決定される。後処理の特徴の寸法は、段階610において寸法マップを作成するために用いられた同じ計測システムを有する何れの適切な計測システムを用いて決定される。ウェーハ上の2つ以上の後処理の特徴が測定され、そして平均化される、又は、後処理寸法は、後処理の特徴の寸法がウェーハ全体に亘ってどのように変化するかを示すように作成される。
段階650において、性能指数が後処理の特徴の寸法から決定される。その性能指数は、後処理の特徴についての測定された寸法とその特徴についての特定の目的の寸法との間の比較に基づいている。例えば、性能指数は、目的の寸法より小さい測定寸法を表す正の値と、測定寸法及び目的値の間の差分との比である。段階640において後処理寸法マップを作成する上記の実施形態で、段階650において、同様に、性能指数がウェーハ全体に亘ってどのように変化するかを示すように、性能指数のマップを作成することができる。
段階660において、段階650において決定された性能指数に従って、処理パラメータが連続するウェーハに対して決定される。寸法マップから処理パラメータマップを決定するための段階120に関して上記しているように、処理パラメータマップが、測定寸法と後続の処理段階の処理パラメータとの間の特定の既知の関係に従って決定される。その関係が一次式である場合、例えば、その関係は、式Y=mX+bで表され、ここで、Yは処理パラメータであり、Xは測定寸法である。そのような例示としての一次式を用いることにより、段階660において、性能指数は、係数m及びオフセットbのどちらか又は両者を修正するように用いられる。処理パラメータが、次いで、後続のウェーハを測定し、その修正された係数を有する既知の関係を適用することにより、後続のウェーハに対して決定される。
段階660の後、一旦、寸法と処理パラメータとの間の関係が段階650において決定された性能指数に従って修正されると、後続のウェーハは、その後続のウェーハを測定することなく処理される。それに代えて、後続のウェーハは、段階610乃至650を通過した最初のウェーハと同じであると仮定されることが可能である。上記の実施形態の一部においては、段階610において最初のウェーハについて決定された寸法マップは後続のウェーハに対して適用できると仮定され、処理パラメータマップが、段階660において決定される新しい関係を用いて、その寸法マップから後続のウェーハに対して作成される。
代替として、後続のウェーハは、全体の寸法マップが最初のウェーハに対して作成されたかのように、中心のような1つの位置において測定される。上記の実施形態の一部においては、段階610において最初のウェーハについて決定された寸法マップは各々の後続のウェーハに適用されるが、その1つの測定に従ってスケーリングされる。各々の後続のウェーハについての処理パラメータマップは、次いで、それらのスケーリングされた寸法マップ及び段階660において決定された新しい関係から決定される。他の実施形態においては、独立した寸法マップが、方法100の段階110により各々の後続のウェーハに対して作成される。各々のそのような寸法マップは、段階660において決定された新しい関係に従って処理パラメータマップに変換される。
一部の実施形態においては、寸法と処理パラメータとの間の関係はウェーハ上の位置の関数となる。それらの実施形態においては、ウェーハ上の複数の後処理の特徴が測定される。各々のそのような後処理の特徴に対して、性能指数は、関係マップに構築される性能指数マップを作成するように決定される。従って、後続のウェーハについての寸法マップは、関係マップに従って処理パラメータマップに変換されることができる。そのようなシステムにおいては、性能指数マップは、ウェーハ上の位置の関数として目的の値に対して後処理の特徴がどれ位近いかを表す。関係マップは、測定された寸法と処理パラメータとの間の関係が次のウェーハの全体に亘る最適な均一性を達成するように位置の関数としてどのように変化する必要があるかを示すことが可能である。一部の実施形態においては、各々のウェーハは、前ウェーハからの恩恵を受けるように、方法600を通して処理される。
一部の実施形態においては、その方法は段階640から開始されることがまた、理解できる。それらの実施形態においては、最初のウェーハは後処理の特徴を形成するように処理され、次いで、段階640において、後処理の特徴の寸法が決定される。従って、段階650において、性能指数が後処理の特徴の寸法から決定され、次いで、段階660において、処理パラメータが、段階650において決定された性能指数に従って、後続のウェーハについて決定される。この方法は、次いで、後続のウェーハについて繰り返される。
本明細書においては、本発明について、特定の実施形態に関して詳述したが、当業者は、本発明がそれらの実施形態に限定されるものではないことを理解するであろう。上記の本発明についての種々の特徴及び側面は個別に又は組み合わされて用いられることが可能である。更に、本発明は、本発明の広範は範囲及び主旨から逸脱することなく、上記説明の内容を超えて、何れの多くの環境及びアプリケーションにおいて利用されることができる。上記の明細書の内容及び図面は、従って、例示としてのものであり、限定的なものではないとみなされるべきである。
200 寸法マップ
302 広帯域光源
304 偏光光のビーム
306 ウェーハ
308 プリズム
310 検出器アレイ
312 スペクトル
314 ライブラリ
316 最適適合度
318 モデル回折格子
400 フォトレジストライン
402 層のスタック
404 テストパターン
406 フォトレジストライン

Claims (19)

  1. ウェーハの処理を制御する方法であって:
    ウェーハにおける複数の特徴の寸法マップを決定する段階であって、前記複数の特徴は複数のテストパターンを有し、前記複数のテストパターンは測定領域において十分な数の一様に間隔を置いて繰り返される特徴を有し、前記一様に間隔を置いて繰り返される特徴は対象の特徴の寸法に対する既知の相関関係を有する寸法を有する、段階;
    前記寸法マップから少なくとも1つの処理パラメータマップと、後続のウェーハを測定して、前記既知の相関関係に対して修正された係数を適用することによる前記後続のウェーハについての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定する、段階;及び
    前記処理パラメータマップに従って前記ウェーハ及び前記後続のウェーハを順次に処理する段階;
    を有する方法。
  2. 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記複数の特徴の各々において同じ特徴の寸法を測定する段階を有する、方法。
  3. 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記ウェーハにおける位置の関数として前記複数の特徴における同じ特徴の寸法の変化を決定する段階を有する、方法。
  4. 請求項1に記載の方法であって、前記一様に間隔を置いて繰り返される特徴は、対象の特徴の寸法と同じである少なくとも1つの寸法を有するようにデザインされている、方法。
  5. 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記ウェーハにおける位置の関数として前記複数の特徴における同じ特徴の2つ以上の寸法の変化を決定する段階を有する、方法。
  6. 請求項1に記載の方法であって、前記寸法マップから処理パラメータマップを決定する前記段階は、前記寸法マップを前記処理パラメータマップに変換する関係を適用する段階を有する、方法。
  7. 請求項1に記載の方法であって、前記寸法マップから前記処理パラメータマップを決定する前記段階は、マッピングアルゴリズムを適用する段階を有する、方法。
  8. ウェーハの処理を制御する方法であって:
    計測ツールを用いて、前記ウェーハにおける複数の特徴の寸法マップを決定する段階;
    前記寸法マップから少なくとも1つの処理パラメータマップと、後続のウェーハを測定して、前記ウェーハの前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続のウェーハについての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定する、段階;及び
    前記処理パラメータマップに従ってエッチングに基づく処理チャンバにおいて前記ウェーハ及び前記後続のウェーハを順次に処理する段階;
    を有する方法。
  9. 請求項8に記載の方法であって、前記計測ツールは前記エッチングに基づく処理チャンバと一体化されている、方法。
  10. 基板の処理を制御する方法であって:
    前記基板における複数の特徴の寸法マップを決定する段階;
    前記寸法マップから少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記少なくとも1つの処理パラメータマップが、処理チャンバにおける調整可能ガスインジェクタのための複数のインジェクタ設定を確立する、段階;及び
    前記処理パラメータマップに従って前記基板及び前記後続の基板を順次に処理する段階;
    を有する方法。
  11. 基板の処理を制御する方法であって:
    前記基板における複数の特徴の寸法マップを決定する段階;
    前記寸法マップから少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記処理パラメータマップが、調整可能チャックのための複数のバイアス電圧設定を確立する、段階;及び
    前記処理パラメータマップに従って前記基板及び前記後続の基板を順次に処理する段階;
    を有する方法。
  12. 基板を処理するエッチング処理チャンバ;
    前記エッチング処理チャンバに一体化され、前記基板における複数の特徴の寸法マップを生成する計測ツール;及び
    前記寸法マップから少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを生成する演算機構であって、単一の寸法マップが2つ以上の処理パラメータマップを生成し、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記処理パラメータマップが前記エッチング処理チャンバの特性を制御する、演算機構;
    を有する基板処理システム。
  13. 請求項12に記載の基板処理システムであって、前記計測ツールは分光エリプソメータを有する、基板処理システム。
  14. 請求項12に記載の基板処理システムであって、前記計測ツールはリフレクトメータに基づく限界寸法測定技術を用いる、基板処理システム。
  15. 請求項12に記載の基板処理システムであって、前記計測ツールは調整可能ガスインジェクタを有する、基板処理システム。
  16. ウェーハにおける複数の後処理の特徴の寸法マップを生成する計測ツール;及び
    前記複数の後処理の特徴の寸法マップから性能指数を得る演算機構であって、単一の寸法マップが2つ以上の処理パラメータマップを生成し、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、該演算機構は、前記性能指数と前記ウェーハの前記複数の特徴と他の特徴との間の既知の相関関係に対して適用される修正された係数とに従って後続のウェーハについて処理パラメータを更に決定する、演算機構;
    を有するウェーハ処理システム。
  17. 請求項16に記載のウェーハ処理システムであって、前記後続のウェーハについて前記処理パラメータを決定する前記演算機構は、前記後続のウェーハについて処理パラメータマップを更に決定する、ウェーハ処理システム。
  18. 請求項16に記載のウェーハ処理システムであって、前記計測ツールは分光エリプソメータを有する、ウェーハ処理システム。
  19. 請求項16に記載のウェーハ処理システムであって、前記計測ツールはリフレクトメータに基づく限界寸法測定技術を用いる、基板処理システム。
JP2011122025A 2003-12-24 2011-05-31 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 Active JP5621086B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/746,969 2003-12-24
US10/746,969 US7018855B2 (en) 2003-12-24 2003-12-24 Process controls for improved wafer uniformity using integrated or standalone metrology

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006547237A Division JP2007517400A (ja) 2003-12-24 2004-12-17 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置

Publications (2)

Publication Number Publication Date
JP2011228722A JP2011228722A (ja) 2011-11-10
JP5621086B2 true JP5621086B2 (ja) 2014-11-05

Family

ID=34710759

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006547237A Pending JP2007517400A (ja) 2003-12-24 2004-12-17 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置
JP2011122025A Active JP5621086B2 (ja) 2003-12-24 2011-05-31 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006547237A Pending JP2007517400A (ja) 2003-12-24 2004-12-17 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置

Country Status (8)

Country Link
US (1) US7018855B2 (ja)
EP (1) EP1697986B1 (ja)
JP (2) JP2007517400A (ja)
KR (1) KR100969636B1 (ja)
CN (2) CN101369551B (ja)
MY (1) MY131237A (ja)
TW (1) TWI326105B (ja)
WO (1) WO2005067009A2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049157B2 (en) * 2004-03-11 2006-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology
JP4444090B2 (ja) * 2004-12-13 2010-03-31 東京エレクトロン株式会社 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
KR100909474B1 (ko) * 2005-08-10 2009-07-28 삼성전자주식회사 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들
JP4874606B2 (ja) * 2005-09-12 2012-02-15 株式会社東芝 用力設備設計装置、自動用力設備設計方法及び用力設備設計プログラム
US7534627B2 (en) * 2006-08-07 2009-05-19 Sokudo Co., Ltd. Methods and systems for controlling critical dimensions in track lithography tools
US7444198B2 (en) * 2006-12-15 2008-10-28 Applied Materials, Inc. Determining physical property of substrate
US20080237811A1 (en) * 2007-03-30 2008-10-02 Rohit Pal Method for preserving processing history on a wafer
US7840375B2 (en) * 2007-04-02 2010-11-23 Applied Materials, Inc. Methods and apparatus for generating a library of spectra
TWI416096B (zh) * 2007-07-11 2013-11-21 Nova Measuring Instr Ltd 用於監控圖案化結構的性質之方法及系統
JP5174098B2 (ja) * 2010-08-09 2013-04-03 東京エレクトロン株式会社 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置
US8906710B2 (en) * 2011-12-23 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Monitor test key of epi profile
US8852964B2 (en) * 2013-02-04 2014-10-07 Lam Research Corporation Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis
WO2016037003A1 (en) 2014-09-03 2016-03-10 Kla-Tencor Corporation Optimizing the utilization of metrology tools
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
KR102212375B1 (ko) * 2016-08-12 2021-02-03 어플라이드 머티어리얼스, 인코포레이티드 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법
JP6784127B2 (ja) * 2016-10-04 2020-11-11 株式会社村田製作所 半導体デバイスの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4571685A (en) 1982-06-23 1986-02-18 Nec Corporation Production system for manufacturing semiconductor devices
US5795493A (en) * 1995-05-01 1998-08-18 Motorola, Inc. Laser assisted plasma chemical etching method
US5943550A (en) 1996-03-29 1999-08-24 Advanced Micro Devices, Inc. Method of processing a semiconductor wafer for controlling drive current
US6015718A (en) * 1997-08-14 2000-01-18 Cypress Semiconductor Corporation Indentification of the composition of particles in a process chamber
KR20010024608A (ko) * 1998-09-14 2001-03-26 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의 제조장치 및 그 제조방법
US6706541B1 (en) * 1999-10-20 2004-03-16 Advanced Micro Devices, Inc. Method and apparatus for controlling wafer uniformity using spatially resolved sensors
JP2003532306A (ja) * 2000-05-04 2003-10-28 ケーエルエー・テンコール・テクノロジーズ・コーポレーション リソグラフィ・プロセス制御のための方法およびシステム
US6304999B1 (en) 2000-10-23 2001-10-16 Advanced Micro Devices, Inc. Method and apparatus for embedded process control framework in tool systems
US6346426B1 (en) * 2000-11-17 2002-02-12 Advanced Micro Devices, Inc. Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements
US6625497B2 (en) 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
AU2002341677A1 (en) 2001-09-18 2003-04-01 Applied Materials, Inc. Integrated equipment set for forming an interconnect on a substrate
JP2003203841A (ja) * 2002-01-07 2003-07-18 Mitsubishi Electric Corp 評価方法、製造条件補正方法及び半導体装置の製造方法
US6858361B2 (en) 2002-03-01 2005-02-22 David S. L. Mui Methodology for repeatable post etch CD in a production tool
US7225047B2 (en) 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US6783904B2 (en) * 2002-05-17 2004-08-31 Freescale Semiconductor, Inc. Lithography correction method and device
US6862491B2 (en) * 2002-05-22 2005-03-01 Applied Materials Israel, Ltd. System and method for process variation monitor
US6770852B1 (en) * 2003-02-27 2004-08-03 Lam Research Corporation Critical dimension variation compensation across a wafer by means of local wafer temperature control

Also Published As

Publication number Publication date
JP2011228722A (ja) 2011-11-10
US20050148104A1 (en) 2005-07-07
TWI326105B (en) 2010-06-11
KR20060122876A (ko) 2006-11-30
JP2007517400A (ja) 2007-06-28
CN101369551B (zh) 2010-07-14
EP1697986A2 (en) 2006-09-06
MY131237A (en) 2007-07-31
EP1697986B1 (en) 2020-07-08
US7018855B2 (en) 2006-03-28
CN1898788A (zh) 2007-01-17
WO2005067009A3 (en) 2005-08-18
WO2005067009A2 (en) 2005-07-21
TW200527489A (en) 2005-08-16
KR100969636B1 (ko) 2010-07-14
CN101369551A (zh) 2009-02-18
CN100435307C (zh) 2008-11-19

Similar Documents

Publication Publication Date Title
JP5621086B2 (ja) 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置
JP5844757B2 (ja) エッチング・システム及びエッチング方法
JP6019043B2 (ja) 光学計測及びセンサ装置を用いるエッチングプロセス制御
US8257546B2 (en) Method and system for monitoring an etch process
US8980651B2 (en) Overlay measurement for a double patterning
US6924088B2 (en) Method and system for realtime CD microloading control
US8173451B1 (en) Etch stage measurement system
US20080311687A1 (en) Method and Apparatus for Optimizing a Gate Channel
US20080311688A1 (en) Method and Apparatus for Creating a Gate Optimization Evaluation Library
TWI711800B (zh) 電漿處理方法、及電漿處理裝置
US6704101B1 (en) Scatterometry based measurements of a moving substrate
JP4660091B2 (ja) 材料処理システムおよび材料処理システムを特徴づける方法
US6787797B2 (en) Semiconductor wafer and device for semiconductor device manufacturing process
US8956886B2 (en) Embedded test structure for trimming process control
US8173450B1 (en) Method of designing an etch stage measurement system
TW202226038A (zh) 多尺度物理蝕刻模型化及其方法
JP3577163B2 (ja) アクティブ・ニューラル・ネットワークによるプラズマ・エッチング・プロセスの終点の決定

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130628

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140611

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140723

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140818

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140818

R150 Certificate of patent or registration of utility model

Ref document number: 5621086

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250