JP5621086B2 - 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 - Google Patents
統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 Download PDFInfo
- Publication number
- JP5621086B2 JP5621086B2 JP2011122025A JP2011122025A JP5621086B2 JP 5621086 B2 JP5621086 B2 JP 5621086B2 JP 2011122025 A JP2011122025 A JP 2011122025A JP 2011122025 A JP2011122025 A JP 2011122025A JP 5621086 B2 JP5621086 B2 JP 5621086B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- map
- wafer
- dimension
- features
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
それら2つの平均値及び中央(ID)の値は、図5B及び5Cそれぞれに示す処理パラメータマップ502及び504を作成するように一次又は高次関数を用いて容易に適合される。処理パラメータマップ502及び504においては、例示としての処理パラメータは温度であり、適切なウェーハ温度及び測定されたライン幅との間の比例関係が存在している。しかしながら、何れの関係を処理パラメータマップに寸法マップを変換するように用いることができることが理解できる。より複雑な処理パラメータマップを、処理パラメータについての制御スキームの複雑度に従って作成することができる。例えば、組み込まれた加熱要素の四角形又は六角形グリッドを用いてウェーハ温度を制御する温度調整可能チャックについての適切な処理パラメータマップは、各々の加熱要素に対して独立した温度値を有する。図2の例示としての寸法マップ200を再び参照するに、図示しているように、寸法マップ200を構築する測定が四角形グリッドになり、処理パラメータマップが必然的に六角形グリッドを必要とする場合、適切な処理パラメータマップへの寸法マップ200の変換はより複雑なマッピングアルゴリズムを必要とする。当業者は、そのようなアルゴリズムを容易に作成することができる。例えば、ガス流量を空間的に変えることができる調整可能ガスインジェクタのような他の調整可能要素についての適切な処理パラメータマップを同様に作成することができる。
302 広帯域光源
304 偏光光のビーム
306 ウェーハ
308 プリズム
310 検出器アレイ
312 スペクトル
314 ライブラリ
316 最適適合度
318 モデル回折格子
400 フォトレジストライン
402 層のスタック
404 テストパターン
406 フォトレジストライン
Claims (19)
- ウェーハの処理を制御する方法であって:
ウェーハにおける複数の特徴の寸法マップを決定する段階であって、前記複数の特徴は複数のテストパターンを有し、前記複数のテストパターンは測定領域において十分な数の一様に間隔を置いて繰り返される特徴を有し、前記一様に間隔を置いて繰り返される特徴は対象の特徴の寸法に対する既知の相関関係を有する寸法を有する、段階;
前記寸法マップからの少なくとも1つの処理パラメータマップと、後続のウェーハを測定して、前記既知の相関関係に対して修正された係数を適用することによる前記後続のウェーハについての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定する、段階;及び
前記処理パラメータマップに従って前記ウェーハ及び前記後続のウェーハを順次に処理する段階;
を有する方法。 - 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記複数の特徴の各々において同じ特徴の寸法を測定する段階を有する、方法。
- 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記ウェーハにおける位置の関数として前記複数の特徴における同じ特徴の寸法の変化を決定する段階を有する、方法。
- 請求項1に記載の方法であって、前記一様に間隔を置いて繰り返される特徴は、対象の特徴の寸法と同じである少なくとも1つの寸法を有するようにデザインされている、方法。
- 請求項1に記載の方法であって、前記寸法マップを決定する段階は、前記ウェーハにおける位置の関数として前記複数の特徴における同じ特徴の2つ以上の寸法の変化を決定する段階を有する、方法。
- 請求項1に記載の方法であって、前記寸法マップから処理パラメータマップを決定する前記段階は、前記寸法マップを前記処理パラメータマップに変換する関係を適用する段階を有する、方法。
- 請求項1に記載の方法であって、前記寸法マップから前記処理パラメータマップを決定する前記段階は、マッピングアルゴリズムを適用する段階を有する、方法。
- ウェーハの処理を制御する方法であって:
計測ツールを用いて、前記ウェーハにおける複数の特徴の寸法マップを決定する段階;
前記寸法マップからの少なくとも1つの処理パラメータマップと、後続のウェーハを測定して、前記ウェーハの前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続のウェーハについての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定する、段階;及び
前記処理パラメータマップに従ってエッチングに基づく処理チャンバにおいて前記ウェーハ及び前記後続のウェーハを順次に処理する段階;
を有する方法。 - 請求項8に記載の方法であって、前記計測ツールは前記エッチングに基づく処理チャンバと一体化されている、方法。
- 基板の処理を制御する方法であって:
前記基板における複数の特徴の寸法マップを決定する段階;
前記寸法マップからの少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記少なくとも1つの処理パラメータマップが、処理チャンバにおける調整可能ガスインジェクタのための複数のインジェクタ設定を確立する、段階;及び
前記処理パラメータマップに従って前記基板及び前記後続の基板を順次に処理する段階;
を有する方法。 - 基板の処理を制御する方法であって:
前記基板における複数の特徴の寸法マップを決定する段階;
前記寸法マップからの少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを決定する段階であって、単一の寸法マップが2つ以上の処理パラメータマップを生成することが可能であり、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記処理パラメータマップが、調整可能チャックのための複数のバイアス電圧設定を確立する、段階;及び
前記処理パラメータマップに従って前記基板及び前記後続の基板を順次に処理する段階;
を有する方法。 - 基板を処理するエッチング処理チャンバ;
前記エッチング処理チャンバに一体化され、前記基板における複数の特徴の寸法マップを生成する計測ツール;及び
前記寸法マップからの少なくとも1つの処理パラメータマップと、後続の基板を測定して、前記複数の特徴と他の特徴との間の既知の相関関係に対して修正された係数を適用することによる前記後続の基板についての処理パラメータとを生成する演算機構であって、単一の寸法マップが2つ以上の処理パラメータマップを生成し、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、前記処理パラメータマップが前記エッチング処理チャンバの特性を制御する、演算機構;
を有する基板処理システム。 - 請求項12に記載の基板処理システムであって、前記計測ツールは分光エリプソメータを有する、基板処理システム。
- 請求項12に記載の基板処理システムであって、前記計測ツールはリフレクトメータに基づく限界寸法測定技術を用いる、基板処理システム。
- 請求項12に記載の基板処理システムであって、前記計測ツールは調整可能ガスインジェクタを有する、基板処理システム。
- ウェーハにおける複数の後処理の特徴の寸法マップを生成する計測ツール;及び
前記複数の後処理の特徴の寸法マップから性能指数を得る演算機構であって、単一の寸法マップが2つ以上の処理パラメータマップを生成し、2つ以上の寸法マップが、少なくとも1つの処理パラメータマップの処理を介して、1つ又はそれ以上の処理パラメータを決定し、該演算機構は、前記性能指数と前記ウェーハの前記複数の特徴と他の特徴との間の既知の相関関係に対して適用される修正された係数とに従って後続のウェーハについて処理パラメータを更に決定する、演算機構;
を有するウェーハ処理システム。 - 請求項16に記載のウェーハ処理システムであって、前記後続のウェーハについて前記処理パラメータを決定する前記演算機構は、前記後続のウェーハについて処理パラメータマップを更に決定する、ウェーハ処理システム。
- 請求項16に記載のウェーハ処理システムであって、前記計測ツールは分光エリプソメータを有する、ウェーハ処理システム。
- 請求項16に記載のウェーハ処理システムであって、前記計測ツールはリフレクトメータに基づく限界寸法測定技術を用いる、基板処理システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/746,969 | 2003-12-24 | ||
US10/746,969 US7018855B2 (en) | 2003-12-24 | 2003-12-24 | Process controls for improved wafer uniformity using integrated or standalone metrology |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547237A Division JP2007517400A (ja) | 2003-12-24 | 2004-12-17 | 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011228722A JP2011228722A (ja) | 2011-11-10 |
JP5621086B2 true JP5621086B2 (ja) | 2014-11-05 |
Family
ID=34710759
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547237A Pending JP2007517400A (ja) | 2003-12-24 | 2004-12-17 | 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 |
JP2011122025A Active JP5621086B2 (ja) | 2003-12-24 | 2011-05-31 | 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547237A Pending JP2007517400A (ja) | 2003-12-24 | 2004-12-17 | 統合又は独立計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7018855B2 (ja) |
EP (1) | EP1697986B1 (ja) |
JP (2) | JP2007517400A (ja) |
KR (1) | KR100969636B1 (ja) |
CN (2) | CN101369551B (ja) |
MY (1) | MY131237A (ja) |
TW (1) | TWI326105B (ja) |
WO (1) | WO2005067009A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7049157B2 (en) * | 2004-03-11 | 2006-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Calibration standard for critical dimension verification of sub-tenth micron integrated circuit technology |
JP4444090B2 (ja) * | 2004-12-13 | 2010-03-31 | 東京エレクトロン株式会社 | 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
KR100909474B1 (ko) * | 2005-08-10 | 2009-07-28 | 삼성전자주식회사 | 웨이퍼 결함지수를 사용하여 국부성 불량 모드를 갖는결함성 반도체 웨이퍼의 검출 방법들 및 이에 사용되는장비들 |
JP4874606B2 (ja) * | 2005-09-12 | 2012-02-15 | 株式会社東芝 | 用力設備設計装置、自動用力設備設計方法及び用力設備設計プログラム |
US7534627B2 (en) * | 2006-08-07 | 2009-05-19 | Sokudo Co., Ltd. | Methods and systems for controlling critical dimensions in track lithography tools |
US7444198B2 (en) * | 2006-12-15 | 2008-10-28 | Applied Materials, Inc. | Determining physical property of substrate |
US20080237811A1 (en) * | 2007-03-30 | 2008-10-02 | Rohit Pal | Method for preserving processing history on a wafer |
US7840375B2 (en) * | 2007-04-02 | 2010-11-23 | Applied Materials, Inc. | Methods and apparatus for generating a library of spectra |
TWI416096B (zh) * | 2007-07-11 | 2013-11-21 | Nova Measuring Instr Ltd | 用於監控圖案化結構的性質之方法及系統 |
JP5174098B2 (ja) * | 2010-08-09 | 2013-04-03 | 東京エレクトロン株式会社 | 熱処理方法及びその熱処理方法を実行させるためのプログラムを記録した記録媒体並びに熱処理装置 |
US8906710B2 (en) * | 2011-12-23 | 2014-12-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Monitor test key of epi profile |
US8852964B2 (en) * | 2013-02-04 | 2014-10-07 | Lam Research Corporation | Controlling CD and CD uniformity with trim time and temperature on a wafer by wafer basis |
WO2016037003A1 (en) | 2014-09-03 | 2016-03-10 | Kla-Tencor Corporation | Optimizing the utilization of metrology tools |
US9779202B2 (en) * | 2015-06-22 | 2017-10-03 | Kla-Tencor Corporation | Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements |
KR102212375B1 (ko) * | 2016-08-12 | 2021-02-03 | 어플라이드 머티어리얼스, 인코포레이티드 | 웨이퍼와 하드웨어 컴포넌트들 사이의 갭 및 레벨링을 결정하기 위한 진공 챔버들 내의 중요 방법 |
JP6784127B2 (ja) * | 2016-10-04 | 2020-11-11 | 株式会社村田製作所 | 半導体デバイスの製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4571685A (en) | 1982-06-23 | 1986-02-18 | Nec Corporation | Production system for manufacturing semiconductor devices |
US5795493A (en) * | 1995-05-01 | 1998-08-18 | Motorola, Inc. | Laser assisted plasma chemical etching method |
US5943550A (en) | 1996-03-29 | 1999-08-24 | Advanced Micro Devices, Inc. | Method of processing a semiconductor wafer for controlling drive current |
US6015718A (en) * | 1997-08-14 | 2000-01-18 | Cypress Semiconductor Corporation | Indentification of the composition of particles in a process chamber |
KR20010024608A (ko) * | 1998-09-14 | 2001-03-26 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의 제조장치 및 그 제조방법 |
US6706541B1 (en) * | 1999-10-20 | 2004-03-16 | Advanced Micro Devices, Inc. | Method and apparatus for controlling wafer uniformity using spatially resolved sensors |
JP2003532306A (ja) * | 2000-05-04 | 2003-10-28 | ケーエルエー・テンコール・テクノロジーズ・コーポレーション | リソグラフィ・プロセス制御のための方法およびシステム |
US6304999B1 (en) | 2000-10-23 | 2001-10-16 | Advanced Micro Devices, Inc. | Method and apparatus for embedded process control framework in tool systems |
US6346426B1 (en) * | 2000-11-17 | 2002-02-12 | Advanced Micro Devices, Inc. | Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements |
US6625497B2 (en) | 2000-11-20 | 2003-09-23 | Applied Materials Inc. | Semiconductor processing module with integrated feedback/feed forward metrology |
AU2002341677A1 (en) | 2001-09-18 | 2003-04-01 | Applied Materials, Inc. | Integrated equipment set for forming an interconnect on a substrate |
JP2003203841A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 評価方法、製造条件補正方法及び半導体装置の製造方法 |
US6858361B2 (en) | 2002-03-01 | 2005-02-22 | David S. L. Mui | Methodology for repeatable post etch CD in a production tool |
US7225047B2 (en) | 2002-03-19 | 2007-05-29 | Applied Materials, Inc. | Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements |
US6783904B2 (en) * | 2002-05-17 | 2004-08-31 | Freescale Semiconductor, Inc. | Lithography correction method and device |
US6862491B2 (en) * | 2002-05-22 | 2005-03-01 | Applied Materials Israel, Ltd. | System and method for process variation monitor |
US6770852B1 (en) * | 2003-02-27 | 2004-08-03 | Lam Research Corporation | Critical dimension variation compensation across a wafer by means of local wafer temperature control |
-
2003
- 2003-12-24 US US10/746,969 patent/US7018855B2/en not_active Expired - Lifetime
-
2004
- 2004-12-15 MY MYPI20045152A patent/MY131237A/en unknown
- 2004-12-17 CN CN2008101488943A patent/CN101369551B/zh active Active
- 2004-12-17 CN CNB200480038770XA patent/CN100435307C/zh active Active
- 2004-12-17 JP JP2006547237A patent/JP2007517400A/ja active Pending
- 2004-12-17 EP EP04814957.9A patent/EP1697986B1/en active Active
- 2004-12-17 WO PCT/US2004/042825 patent/WO2005067009A2/en active Search and Examination
- 2004-12-17 KR KR1020067010486A patent/KR100969636B1/ko active IP Right Grant
- 2004-12-22 TW TW093140140A patent/TWI326105B/zh not_active IP Right Cessation
-
2011
- 2011-05-31 JP JP2011122025A patent/JP5621086B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011228722A (ja) | 2011-11-10 |
US20050148104A1 (en) | 2005-07-07 |
TWI326105B (en) | 2010-06-11 |
KR20060122876A (ko) | 2006-11-30 |
JP2007517400A (ja) | 2007-06-28 |
CN101369551B (zh) | 2010-07-14 |
EP1697986A2 (en) | 2006-09-06 |
MY131237A (en) | 2007-07-31 |
EP1697986B1 (en) | 2020-07-08 |
US7018855B2 (en) | 2006-03-28 |
CN1898788A (zh) | 2007-01-17 |
WO2005067009A3 (en) | 2005-08-18 |
WO2005067009A2 (en) | 2005-07-21 |
TW200527489A (en) | 2005-08-16 |
KR100969636B1 (ko) | 2010-07-14 |
CN101369551A (zh) | 2009-02-18 |
CN100435307C (zh) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5621086B2 (ja) | 統合又は単独計測を用いる改善されたウェーハ均一性のための処理制御方法及び装置 | |
JP5844757B2 (ja) | エッチング・システム及びエッチング方法 | |
JP6019043B2 (ja) | 光学計測及びセンサ装置を用いるエッチングプロセス制御 | |
US8257546B2 (en) | Method and system for monitoring an etch process | |
US8980651B2 (en) | Overlay measurement for a double patterning | |
US6924088B2 (en) | Method and system for realtime CD microloading control | |
US8173451B1 (en) | Etch stage measurement system | |
US20080311687A1 (en) | Method and Apparatus for Optimizing a Gate Channel | |
US20080311688A1 (en) | Method and Apparatus for Creating a Gate Optimization Evaluation Library | |
TWI711800B (zh) | 電漿處理方法、及電漿處理裝置 | |
US6704101B1 (en) | Scatterometry based measurements of a moving substrate | |
JP4660091B2 (ja) | 材料処理システムおよび材料処理システムを特徴づける方法 | |
US6787797B2 (en) | Semiconductor wafer and device for semiconductor device manufacturing process | |
US8956886B2 (en) | Embedded test structure for trimming process control | |
US8173450B1 (en) | Method of designing an etch stage measurement system | |
TW202226038A (zh) | 多尺度物理蝕刻模型化及其方法 | |
JP3577163B2 (ja) | アクティブ・ニューラル・ネットワークによるプラズマ・エッチング・プロセスの終点の決定 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140611 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140723 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140818 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5621086 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |