JP5593438B2 - オプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP5593438B2
JP5593438B2 JP2013501715A JP2013501715A JP5593438B2 JP 5593438 B2 JP5593438 B2 JP 5593438B2 JP 2013501715 A JP2013501715 A JP 2013501715A JP 2013501715 A JP2013501715 A JP 2013501715A JP 5593438 B2 JP5593438 B2 JP 5593438B2
Authority
JP
Japan
Prior art keywords
type
conductive region
region
type contact
type conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013501715A
Other languages
English (en)
Other versions
JP2013524496A (ja
Inventor
マルム ノーヴィン フォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013524496A publication Critical patent/JP2013524496A/ja
Application granted granted Critical
Publication of JP5593438B2 publication Critical patent/JP5593438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

オプトエレクトロニクス半導体チップと、オプトエレクトロニクス半導体デバイスと、オプトエレクトロニクス半導体デバイスの製造方法とを開示する。
本発明の１つの目的は、高い費用効果で製造することのできる特にコンパクトな半導体チップを開示することである。
本特許出願は、独国特許出願第１０２０１００１３４９４．５号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体チップは、ｎ型導電領域およびｐ型導電領域を有する半導体ボディを備えている。ｎ型導電領域およびｐ型導電領域の少なくとも一部分は、半導体ボディのエピタキシャル成長した半導体積層体によって形成することができる。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体チップは、単一のｎ型コンタクト要素を備えており、このｎ型コンタクト要素を介することで、ｎ型導電領域との電気的接触接続をｐ型導電領域を貫いて形成することができる。したがって言い換えれば、ｎ型導電領域は、ｐ型側からｐ型導電領域を貫いて電気的に接触接続されている。ここで、「単一のｎ型コンタクト要素」とは、ｎ型コンタクト要素が、多数の個々のｎ型コンタクト要素（例えば、半導体ボディの半導体材料によって互いに隔てられている複数のｎ型コンタクト要素）によって形成されているのではないことを意味する。単一のｎ型コンタクト要素は、半導体ボディの中に切れ目なく連続的に延在しているコンタクト要素であり、少なくとも一部分が半導体ボディの半導体材料に横方向に直接隣接している。
構造が特に単純であり、耐劣化性が良好であり、かつ費用効果の高いオプトエレクトロニクス半導体デバイスを開示する目的で、本明細書に記載されているオプトエレクトロニクス半導体チップは、基本的な発想として、特に、半導体チップの半導体ボディのｎ型導電領域との電気的接触接続を、半導体ボディのｐ型導電領域を貫いて延在する単一のｎ型コンタクト要素を介して形成する。ｎ型導電領域との接触接続がｐ型側から単一のｎ型コンタクト要素を介して行われるため、ｎ型領域の外側にコンタクト接続部を形成するステップ、あるいは多数の個々のコンタクト要素を形成するステップを省くことができ、これは有利である。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体チップは、ｎ型導電領域およびｐ型導電領域を有する半導体ボディを備えている。さらに、本オプトエレクトロニクス半導体チップは、単一のｎ型コンタクト要素を備えており、このｎ型コンタクト要素を介することで、ｎ型導電領域との電気的接触接続をｐ型導電領域を貫いて形成することができる。
少なくとも一実施形態によると、ｎ型コンタクト要素は、ｐ型導電領域における切欠き部を備えている。この場合、「切欠き部」とは、このような切欠き部の領域においてｐ型導電領域の半導体材料の一部分が除去されていることを意味する。したがって、切欠き部の横方向の境界（すなわち半導体ボディの主延在面に平行な方向における境界）は、少なくとも一部分がｐ型導電領域によって形成されている。切欠き部は、少なくとも１つの側面領域と、底面領域と、底面領域に対向する開口部とによって形成されることが考えられる。この場合、底面領域と開口部は、少なくとも１つの側面領域によって互いに結合されている。少なくとも１つの側面領域は、その全体をｐ型導電領域の半導体材料によって形成することができる。さらに、切欠き部の底面領域は、その全体をｎ型導電領域の半導体材料によって形成することができる。言い換えれば、切欠き部の垂直範囲（すなわち半導体ボディの主延在面に垂直な方向における範囲）は、少なくとも部分的に、ｐ型導電領域の垂直範囲（すなわち厚さ）である。この場合、切欠き部は、ｐ型導電領域を完全に貫いている孔である。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、ｎ型コンタクト要素、特に、切欠き部は、ｐ型導電領域の横方向の境界の少なくとも一部分を形成している。一例として、切欠き部は、ｐ型導電領域の少なくとも一部分と横方向に隣接している。同様に、ｐ型導電領域のすべての側面において切欠き部が横方向の境界を形成することも考えられる。この場合、半導体チップの平面視において切欠き部は「周囲を囲んでいる」状態であり、連続的なゾーンを形成している。
少なくとも一実施形態によると、ｎ型コンタクト要素は、ｎ型導電領域の半導体材料によって形成されているｎ型接続パッドを有し、このｎ型接続パッドは、半導体ボディの成長方向に垂直に延在している。単一のｎ型コンタクト要素がｐ型導電領域における切欠き部を備えている場合、ｎ型接続パッド全体を切欠き部の底面領域によって形成することが考えられる。切欠き部が例えば周囲を囲んでいる場合、ｎ型接続パッドも同様に周囲を囲むように、例えば平面視においてｐ型導電領域の周りに円形、長方形、または楕円形の形状に延在することが考えられる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、半導体ボディは活性ゾーンを有し、ｎ型コンタクト要素のｎ型接続パッドは、活性ゾーンの横断面領域の少なくとも１％かつ最大で１０％、好ましくは少なくとも２％かつ最大で５％である。活性ゾーンは、半導体チップの動作時に、電磁放射の紫外スペクトル領域から赤外スペクトル領域までの波長範囲における電磁放射を放出する層とすることができる。活性ゾーンは、ｎ型導電領域とｐ型導電領域との間に配置されている。この場合、活性ゾーンの横断面領域とは、半導体ボディの成長方向に垂直に延在する領域である。活性ゾーンの横断面領域に対するｎ型コンタクト要素のこのような割合によって、特に好ましい接触抵抗が得られることが判明した。一例として、このように構成されるｎ型接続パッドでは、電気的な接触接続時に接続パッドの領域における特に大量の熱の発生を回避することが可能である。
少なくとも一実施形態によると、活性ゾーンの最大横方向範囲（maximum lateral extent）と、ｎ型導電領域のｎ型横方向導電率の比は、少なくとも２μｍ／（Ω／ｓｑ）かつ最大で８μｍ／（Ω／ｓｑ）、好ましくは少なくとも３μｍ／（Ω／ｓｑ）かつ最大で５μｍ／（Ω／ｓｑ）である。最大横方向範囲は、活性ゾーンが平面視において例えば円形である場合、活性ゾーンの直径とすることができる。活性ゾーンが例えば長方形である場合、最大横方向範囲は、活性ゾーンの２つの角の間の対角距離とすることができる。この場合、活性ゾーンの幾何学的寸法は、次のように選択され、すなわち、オプトエレクトロニクス半導体チップの動作時にｎ型導電領域に実質的に均一な電流分布が形成されることにより、活性ゾーン自体がその横断面領域に沿ってできる限り均一に電磁放射を放出するように、ｎ型導電領域のｎ型横方向導電率（n-type transverse conductivity）が十分な大きさであるように選択される。この場合、「実質的に」とは、ｎ型導電領域に沿った電流分布が、少なくとも８０％の範囲にわたり、好ましくは少なくとも９０％の範囲にわたり一定であることを意味する。
少なくとも一実施形態によると、半導体ボディは、ｐ型導電領域とは反対側のｎ型導電領域の面に配置されている放射取り出し領域を有する。一例として、放射取り出し領域の全体が、ｐ型導電領域とは反対側のｎ型導電領域の面によって形成されている。同様に、ｎ型導電領域の露出した領域に１層または複数の層を形成することも可能である。一例として、ｎ型導電領域の露出した領域にパッシベーション層を形成する。この場合、ｐ型導電領域とは反対側のパッシベーション層の面が、放射取り出し領域を形成することができる。
少なくとも一実施形態によると、ｎ型コンタクト要素はｎ型コンタクトメタライゼーションを有し、このｎ型コンタクトメタライゼーションの少なくとも一部分がｎ型接続パッドに隣接している。ｎ型コンタクトメタライゼーションによって、ｎ型導電領域との電気的接触接続をｎ型コンタクト要素のｎ型接続パッドを介して形成することができる。ｎ型コンタクト要素が例えば切欠き部を備えている場合、ｎ型コンタクトメタライゼーションがｎ型接続パッドにその横方向範囲全体にわたり直接接触していることが考えられ、この場合、ｎ型コンタクトメタライゼーションとｐ型導電領域との間にパッシベーション層（例えば電気絶縁層）を配置する。この場合、一例として、切欠き部は少なくとも部分的に金属によって満たされている。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、ｐ型導電領域は、放射取り出し領域とは反対側に位置するｐ型接続パッドを有し、このｐ型接続パッドはｐ型コンタクトメタライゼーションに導電接続されている。一例として、ｐ型コンタクトメタライゼーションは、ｐ型接続パッドに直接接触している。ｐ型コンタクトメタライゼーションとｐ型接続パッドとの間、少なくとも一部分に、１層または複数の導電層（例えばミラー層）を配置することも考えられる。
本オプトエレクトロニクス半導体チップの少なくとも一実施形態によると、ｎ型コンタクトメタライゼーションおよびｐ型コンタクトメタライゼーションは、半導体ボディから横方向に引き出されており、垂直方向には互いに重なっていない。言い換えれば、ｎ型コンタクトメタライゼーションおよびｐ型コンタクトメタライゼーションは、横方向には互いにオフセットした（ずれた）状態に配置されている。この構造は、一例として、ｎ型コンタクトメタライゼーションおよびｐ型コンタクトメタライゼーションが、互いに垂直方向には重ならない構造を有するコンタクト層によって形成されていることによって、特に有利に達成することができる。したがって、ｎ型導電領域およびｐ型導電領域のいずれにおいても、これらの領域と外部との電気的接触接続が、ｎ型コンタクトメタライゼーションおよびｐ型コンタクトメタライゼーションを介して「側方において（laterally）」形成されている。
少なくとも一実施形態によると、ｐ型導電領域とｎ型コンタクトメタライゼーションとの間、切欠き部の領域に、絶縁層が配置されている。この絶縁層は、ｐ型コンタクトメタライゼーションおよびｎ型導電領域の両方に直接接触しており、ｐ型コンタクトメタライゼーションとｎ型導電領域を互いに電気的に絶縁していることが好ましい。
少なくとも一実施形態によると、ｐ型導電領域は、その横方向の境界の一部分が、名目上ドープされていない（nominally undoped）半導体領域によって形成されており、名目上ドープされていない半導体領域およびｐ型導電領域は、切れ目のない連続的な半導体層によって形成されている。この場合、「名目上ドープされていない」とは、半導体領域における有効なドーピングが、その半導体領域に直接隣接しているｐ型導電領域もしくはｎ型導電領域またはその両方との比較において無視できる程度であることを意味する。一例として、名目上ドープされていない半導体領域は、その領域の半導体材料が、ｎ型導電領域もしくはｐ型導電領域またはその両方との比較において高い電気抵抗を有する。名目上ドープされていない半導体領域は、ｐ型導電領域の半導体材料から形成されていることが好ましい。これを目的として、一例として、ｐ型導電領域のうち該当する領域において、イオン注入またはプラズマ処理によって特性を変化させることにより、名目上ドープされていない半導体領域を形成する。名目上ドープされていない領域は、絶縁層の役割を果たすことができ、したがって、ｎ型導電領域とｐ型コンタクトメタライゼーションとの間に追加の絶縁層を形成するステップを省くことができ、これは有利である。
少なくとも一実施形態によると、ｎ型コンタクト要素は、少なくとも一部分が、ｐ型導電領域の過剰にドープされた（overdoped）ｎ型導電性半導体材料によって形成されている。例えば、ｐ型導電領域は、過剰にドープされた半導体材料の領域において、イオン注入法またはプラズマ処理法によってそのドーピングが変化しており、例えば、これらの方法によって、ｐ型導電領域の半導体材料がその領域においてｎ型導電性である。ｎ型コンタクト要素の少なくとも一部分を、過剰にドープされた半導体材料によって形成することができ、したがって、例えば、ｎ型コンタクト要素の領域におけるコンタクトメタライゼーションの少なくとも一部分を省くことができ、これは有利である。ｎ型コンタクトメタライゼーションの一部分を、過剰にドープされたｎ型導電半導体材料に置き換えることができる。
さらには、オプトエレクトロニクス半導体デバイスを開示する。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体デバイスは、請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップを少なくとも２個備えている。すなわち、本明細書に記載されているオプトエレクトロニクス半導体チップに関連して提示した特徴は、本明細書に記載されているオプトエレクトロニクス半導体デバイスにも適用される。
少なくとも一実施形態によると、オプトエレクトロニクス半導体チップは、直列回路として互いに電気的に接触接続されている。このように接続することにより、所定の明るさの動作モードにおいて、オプトエレクトロニクス半導体デバイスにおける電流の流れが大幅に小さい。したがって、オプトエレクトロニクス半導体デバイスへの給電を、電圧駆動式に、かつ低電流において行うことができる。結果として、例えば、高価なドライバ段および高電流源を、対応する高電圧源（製造が容易である）に置き換えることができる。
本オプトエレクトロニクス半導体デバイスの少なくとも一実施形態によると、一方の半導体チップのｎ型導電領域は、隣接する半導体チップのｐ型導電領域に、連続的な中間メタライゼーションを介して電気的に接続されている。
本オプトエレクトロニク半導体デバイスの少なくとも一実施形態によると、中間メタライゼーションの少なくとも一部分は、一方の半導体チップのｎ型コンタクトメタライゼーションによってと、隣接する半導体チップのｐ型コンタクトメタライゼーションによって、形成されている。言い換えれば、それぞれの半導体ボディから互いに向かう方向に横方向に引き出されているそれぞれのコンタクトメタライゼーションが「結合されて」中間メタライゼーションが形成されており、したがって、一方の半導体チップのｎ型導電領域と、隣接する半導体チップのｐ型導電領域とが、中間メタライゼーションによって同じ電位にある。
少なくとも一実施形態によると、本オプトエレクトロニクス半導体デバイスは、請求項１から請求項１２のいずれかに記載のオプトエレクトロニクス半導体チップを少なくとも２個備えており、これらのオプトエレクトロニクス半導体チップは、直列回路として互いに電気的に接触接続されている。一方の半導体チップのｎ型導電領域は、隣接する半導体チップのｐ型導電領域に、連続的な中間メタライゼーションによって電気的に接続されている。中間メタライゼーションの少なくとも一部分は、一方の半導体チップのｎ型コンタクトメタライゼーションによってと、隣接する半導体チップのｐ型コンタクトメタライゼーションによって、形成されている。適正な数の半導体チップによって形成されている直列回路において特に有利な点として、所定の通電振幅（energization magnitude）の場合に、オプトエレクトロニクス半導体デバイスを、外部から半導体デバイスに印加される好ましい電圧振幅として、５５Ｖ、５３√２Ｖ、１１０Ｖ、１１０√２Ｖ、２２０Ｖ、２００√２Ｖのいずれかによって、動作させることができる。
少なくとも一実施形態によると、オプトエレクトロニクス半導体チップとメタライゼーションからなるアセンブリ（assemblage）が、補助キャリアに貼り付けられている。この場合、アセンブリと補助キャリアは直接接触していることができる。アセンブリと補助キャリアとの間に１層または複数の層を配置することも考えられる。補助キャリアは成長基板とは異なる。一例として、補助キャリアは、機械的に安定した層、または例えば金属によって形成されているプレートである。補助キャリアを半導体ウェハとすることもできる。さらには、オプトエレクトロニクス半導体デバイスの製造方法を開示する。一例として、上述した１つまたは複数の実施形態に基づいて説明されている半導体デバイスを、本方法によって製造することができる。すなわち、本明細書に記載されているオプトエレクトロニクス半導体デバイスに関連して提示した特徴は、本明細書に記載されている方法にも適用され、逆も同様である。
最初のステップにおいて、成長キャリアを形成する。成長キャリアは、例えば、ウェハまたはプレートとして具体化することができる。一例として、成長キャリアは、半導体材料または絶縁材料によって形成されている単結晶ウェハである。
次のステップにおいて、成長キャリアの上に半導体積層体をエピタキシャル堆積させ、半導体積層体は、ｎ型導電領域およびｐ型導電領域を有する。
さらなるステップにおいて、半導体積層体に少なくとも２つのｎ型コンタクト要素を形成し、ｎ型コンタクト要素は、ｐ型導電領域を貫いてｎ型導電領域に達している。一例として、２つのｎ型コンタクト要素は切欠き部を備えている。切欠き部は、乾式または湿式化学エッチング工程によって半導体積層体に形成することが考えられる。この場合、「達している」とは、ｎ型コンタクト要素が少なくとも１つの垂直範囲を有し、この垂直範囲の少なくとも一部分が、少なくともｐ型導電領域の垂直範囲に対応することを意味する。言い換えれば、ｎ型コンタクト要素は、その一部分がｎ型導電領域の半導体材料に直接隣接している。しかしながら、コンタクト要素は、ｎ型導電領域の垂直範囲よりも大きい垂直範囲を有することもできる。
次のステップにおいて、成長キャリアとは反対側に位置する半導体積層体の領域に、補助キャリアを貼り付ける。この場合、補助キャリアと半導体積層体とが必ずしも直接接触している必要はない。一例として、補助キャリアと半導体積層体との間に、１層または複数の層（例えばメタライゼーション）を配置することができる。この場合、メタライゼーションは、後からオプトエレクトロニクス半導体デバイスの電気的接触接続部の役割を果たすことができる。補助キャリアについても、ウェハまたはプレートとして具体化された半導体ウェハとすることができる。
次のステップにおいて、横方向に隣り合うｎ型コンタクト要素の間に、ｎ型導電領域を貫く少なくとも１本の溝を入れることによって、個々の半導体ボディを形成する。溝の領域において、半導体積層体の少なくとも一部分を完全に除去する。一例として、少なくとも１回の乾式化学エッチング工程もしくは湿式化学エッチング工程またはその両方、あるいは何らかの別の形式の材料除去法によって、半導体積層体に少なくとも１本の溝を入れる。すなわち、少なくとも１本の溝の横方向の境界は、少なくとも一部分が半導体積層体によって形成されている。この場合、少なくとも１本の溝は、溝の開口部に対向する底面領域と、この底面領域によって互いに結合されている２つの側面領域とを有することが考えられる。側面領域の全体を半導体積層体によって形成することができ、溝の底面領域は、例えば補助キャリアの表面によって形成される。したがって、溝は、半導体積層体における切欠き部である。
少なくとも一実施形態によると、本明細書に記載されているオプトエレクトロニクス半導体デバイスは、本方法によって製造される。
以下では、本発明のオプトエレクトロニクス半導体チップ、本発明のオプトエレクトロニクス半導体デバイス、および本発明の方法について、例示的な実施形態に基づき、添付の図面を参照しながらさらに詳しく説明する。
本明細書に記載されているオプトエレクトロニクス半導体チップの例示的な実施形態の側面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体チップの例示的な実施形態の平面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態の概略的な断面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態の概略的な断面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態の概略的な断面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態の概略的な断面図を示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態を製造するための個々の製造ステップを、概略的な断面図として示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態を製造するための個々の製造ステップを、概略的な断面図として示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態を製造するための個々の製造ステップを、概略的な断面図として示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態を製造するための個々の製造ステップを、概略的な断面図として示している。 本明細書に記載されているオプトエレクトロニクス半導体デバイスの例示的な実施形態を製造するための個々の製造ステップを、概略的な断面図として示している。
例示的な実施形態および図面において、同じ構成部分または同じ機能の構成部分には、同じ参照記号を付してある。図示した要素は、正しい縮尺ではないものとみなされたい。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。
図１Ａは、本明細書に記載されている、半導体ボディ１を備えたオプトエレクトロニクス半導体チップ１００を、概略的な断面図として示している。半導体ボディ１は、ｎ型導電領域１２、ｐ型導電領域１３、および活性ゾーン１１を有し、活性ゾーン１１は、半導体チップ１００の動作時に電磁放射を放出する。活性ゾーン１１は、ｎ型導電領域１２とｐ型導電領域１３との間に配置されている。活性ゾーン１１とは反対側に位置するｎ型導電領域１２の領域１２Ａには、パッシベーション層６が直接形成されており、領域１２Ａの構造化の少なくとも一部分がパッシベーション層６の表面にも現れている。言い換えれば、半導体チップ１００の放射取り出し領域１０は、半導体ボディ１とは反対側のパッシベーション層６の領域によって形成されている。
さらには、オプトエレクトロニクス半導体チップ１００は、単一のｎ型コンタクト要素２を有する。ｎ型導電領域１２との電気的接触接続は、このｎ型コンタクト要素２を介して、ｐ型導電領域１３を貫いて形成されている。ｎ型コンタクト要素２は、ｐ型導電領域における切欠き部２１を備えており、切欠き部２１の一部分は、ｐ型導電領域１３の横方向の境界を形成している。さらには、ｎ型コンタクト要素２はｎ型接続パッド２１１を有する。ｎ型接続パッド２１１は、ｎ型導電領域１２の半導体材料のみによって形成されている。この実施形態の場合、切欠き部２１は側面領域２１Ａおよび底面領域２１Ｂを有する。側面領域２１Ａは、その全体がｐ型導電領域１３の半導体材料によって形成されており、切欠き部２１の最大垂直範囲は、少なくともｐ型導電領域１３の垂直範囲（すなわち厚さ）である。さらに、底面領域２１Ｂは、その全体がｎ型導電領域の半導体材料によって形成されている。言い換えれば、ｎ型接続パッド２１１は、その全体が底面領域２１Ｂによって形成されている。ｎ型コンタクト要素２のｎ型接続パッド２１１は、半導体ボディ１の成長方向Ｗに垂直に延在しており、ｎ型接続パッド２１１は、活性ゾーン１１の横断面領域１１１の少なくとも１％かつ最大で１０％、好ましくは少なくとも２％かつ最大で５％である。ｎ型コンタクトメタライゼーション３１は、その一部分が切欠き部２１に配置されており、一部分が切欠き部２１の接続パッド２１１に直接接触している。さらには、ｎ型導電領域１２のｎ型横方向導電率に対する、活性ゾーン１１の最大横方向範囲Ｌｍａｘの比率は、例えば４μｍ／（Ω／ｓｑ）である。
ｎ型コンタクトメタライゼーション３１は、切欠き部２１を起点として半導体ボディ１から横方向に引き出されている。言い換えれば、ｎ型導電領域１２と外部との電気的接触接続は、ｎ型コンタクトメタライゼーション３１によって「側方において」形成されている。ｎ型コンタクトメタライゼーション３１には、部分的に絶縁層７が形成されており、絶縁層７にはパッシベーション層６が直接形成されており、コンタクトメタライゼーション３１の領域のうちパッシベーション層６および絶縁層７が存在しない領域が電気コンタクト領域５を形成している。このように形成されているコンタクト領域５は、ｎ型コンタクト領域５１である。
ｐ型コンタクトメタライゼーション３２は、半導体ボディ１のｐ型導電領域１３に、ｐ型導電領域１３のｐ型接続パッド１３１（放射取り出し領域１０とは反対側に位置している）を介して接触している。図１Ａに示したように、ｐ型コンタクトメタライゼーション３２も、ｐ型接続パッド１３１を起点として半導体ボディ１から横方向に引き出されており、ｎ型コンタクトメタライゼーション３１とｐ型コンタクトメタライゼーション３２は垂直方向には互いに重なっていない。言い換えれば、２つのコンタクトメタライゼーション３１，３２は、半導体ボディ１から異なる方向に引き出されている。絶縁層７およびパッシベーション層６が存在しない領域は、さらなるコンタクト領域５としてのｐ型コンタクト領域５２を形成している。したがって、オプトエレクトロニクス半導体チップ１００と外部との電気的接触接続は、２つのコンタクト領域５１，５２によって「側方おいて」形成することができる。
さらには、オプトエレクトロニクス半導体チップ１００は補助キャリア９を備えており、補助キャリアは、特に、成長基板ではない。補助キャリア９は、ウェハまたはプレートとして具体化された半導体ウェハ、または機械的に安定した層、または例えば金属によって形成されているプレートとすることができる。補助キャリア９と半導体ボディ１との間には、補助キャリア９の上に結合層８が配置されている。結合層８は、一例として、導電性材料（例：はんだ）である。補助キャリア９とは反対側の結合層８の領域の上には、キャリア絶縁層４が配置されている。キャリア絶縁層４および結合層８は、コンタクトメタライゼーション３１，３２および半導体ボディ１と、補助キャリア９とを、機械的に固定された状態に結合している。さらに、キャリア絶縁層４は、ｎ型コンタクトメタライゼーション３１およびｐ型コンタクトメタライゼーション３２の両方を互いに完全に絶縁しており、さらに、結合層８もしくは補助キャリア９またはその両方からも絶縁している。さらに、キャリア絶縁層４の一部分は、ｎ型コンタクト要素２の切欠き部２１にも配置されている。言い換えれば、キャリア絶縁層４は、放射取り出し領域１０とは反対側に位置する半導体ボディ１およびコンタクトメタライゼーション３１，３２の領域全体に直接形成されている。
図１Ｂは、図１Ａによる例示的な実施形態を概略的な平面図として示している。この平面図から理解できるように、オプトエレクトロニクス半導体チップ１００は長方形の基本形状を有し、切欠き部２１は、長方形の帯状領域を形成しており、一方の側面に沿ってｐ型導電領域の横方向の境界を形成している。半導体チップ１００は、図１Ｂとは異なる基本形状を有することも考えられ、一例として、半導体チップ１００は、平面視において円形、長円形、または楕円形の形状とすることができる。切欠き部２１は、図１Ｂとは異なる形状を有することも考えられる。
図２は、本明細書に記載されているオプトエレクトロニクス半導体デバイス１０００の例示的な実施形態を概略的な側面図として示している。オプトエレクトロニクス半導体デバイス１０００は、本明細書に記載されている実施形態の少なくとも１つによるオプトエレクトロニクス半導体チップ１００を２個備えている。理解を容易にする目的で、左側に示したオプトエレクトロニクス半導体チップ１００を、以下ではオプトエレクトロニクス半導体チップ１００Ａと称し、右側に示したオプトエレクトロニクス半導体チップ１００を、以下ではオプトエレクトロニクス半導体チップ１００Ｂと称する。２個のオプトエレクトロニクス半導体チップ１００Ａ，１００Ｂは、直列回路として互いに電気的に接触接続されており、溝１００３によって互いに隔てられている。半導体チップ１００Ａのｎ型導電領域１２は、連続的な中間メタライゼーション３３を介して半導体チップ１００Ｂのｐ型導電領域１３に電気的に接続されている。この実施形態の場合、中間メタライゼーションは、その全体が、半導体チップ１００Ａのｎ型コンタクトメタライゼーション３１によってと、半導体チップ１００Ｂのｐ型コンタクトメタライゼーション３２によって、形成されている。言い換えれば、２つのコンタクトメタライゼーション３１，３２が互いに「結合」されて共通の中間メタライゼーション３３が形成されている。ｎ型コンタクトメタライゼーション３１と、ｐ型コンタクトメタライゼーション３２と、中間メタライゼーション３３は、垂直方向には互いに重なっていない。溝１００３は、２つの側面領域１００３Ｃと底面領域１００３Ａとによって形成されている。さらに、溝１００３は、底面領域１００３Ａに対向する開口部１００３Ｄを有する。溝１００３の底面領域１００３Ａは、半導体チップ１００Ａと半導体チップ１００Ｂとの間に延在する中間メタライゼーション３３によって形成されている。溝１００３の底面領域１００３Ａには、部分的に絶縁層７が直接形成されている。さらに、半導体ボディ１、溝１００３、および絶縁層７の露出している領域には、ｎ型コンタクト領域５１およびｐ型コンタクト領域５２を除いて、パッシベーション層６が直接形成されている。
図３は、本明細書に記載されているオプトエレクトロニクス半導体デバイス１０００のさらなる例示的な実施形態を示している。図２に示した例示的な実施形態とは異なり、半導体チップ１００Ａおよび半導体チップ１００Ｂの両方の切欠き部２１が、ｐ型導電領域１３の周囲を横方向に囲んでおり、ｐ型導電領域１３のすべての側面において横方向の境界を形成している。活性ゾーン１１は、切欠き部２１によって、すべての側面においてｎ型導電領域１２と比較して横方向に「後退」している。メタライゼーション３１，３２，３３と、ｎ型導電領域１２およびｐ型導電領域１３との間には、電気的短絡を回避するため、切欠き部２１の領域の一部分に絶縁層７が配置されている。さらに、絶縁層７は活性ゾーン１１の酸化も防止し、結果として、例えば、活性ゾーンの領域にパッシベーション層６を形成するステップを省くことが可能であり、これは有利である。さらには、図３に示した例示的な実施形態の場合、放射取り出し領域１０の全体が、ｎ型導電領域１２の領域１２Ａによって形成されており、放射取り出し領域１０は、この例示的な実施形態においても構造化されている。
図４は、本明細書に記載されているオプトエレクトロニクス半導体デバイス１０００のさらなる例示的な実施形態を示している。図２に示した例示的な実施形態とは異なり、このオプトエレクトロニクス半導体チップ１０００は、ｎ型ミラー層３０およびｐ型ミラー層４０を有する。これら２つのミラー層３０，４０は、一例として、導電性材料によって形成されている。ｎ型ミラー層３０それぞれは、一部分がｎ型コンタクト要素２の切欠き部２１の中に配置されており、少なくとも一部分がｎ型接続パッド２１１に直接接触している。ｐ型ミラー層４０は、少なくとも一部分がｐ型接続パッド１３１に直接形成されている。活性ゾーン１１によってｐ型接続パッド１３１の方向に放出される電磁放射を、ｎ型ミラー層３０およびｐ型ミラー層４０によって反射して放射取り出し領域１０の方向に戻すことができ、これは有利である。したがって、ミラー層３０およびミラー層４０によって個々の半導体チップ１００の取り出し効率が高まり、これは有利である。この場合、「取り出し効率」とは、半導体チップ１００Ａおよび半導体チップ１００Ｂにおいて一次的に生成される光エネルギ（luminous energy）と、半導体チップ１００Ａおよび半導体チップ１００Ｂから取り出される光エネルギとの比率を意味する。
図５に示した、本明細書に記載されているオプトエレクトロニクス半導体デバイス１０００の例示的な実施形態においては、図４に示した例示的な実施形態とは異なり、ｐ型導電領域のすべての側面において、横方向の境界が、名目上ドープされていない半導体領域６０によって形成されている。名目上ドープされていない半導体領域６０とｐ型導電領域１３は、切れ目のない連続的な半導体層によって形成されている。この実施形態の場合、名目上ドープされていない半導体領域６０は、電気絶縁性である。したがって、特に、メタライゼーション３１，３２，３３と、ｎ型導電領域１２およびｐ型導電領域１３との間の領域における絶縁層７を省くことが可能であり、これは有利である。
この場合、ｎ型コンタクト要素２の少なくとも一部分を、ｐ型導電領域１３の、対応的に過剰にドープされた半導体材料によって形成することも考えられる。言い換えれば、対応的に過剰にドープされた半導体材料は、ｎ型導電領域との電気的接触を形成することができ、したがって、切欠き部の領域におけるｎ型コンタクトメタライゼーション３１を部分的に省くことができ、これは有利である。
図６Ａ〜図６Ｅは、本明細書に記載されているオプトエレクトロニクス半導体デバイス１０００を製造するための個々の製造ステップを示している。
図６Ａでは、第１のステップにおいて、最初に、成長キャリア１００１を形成する。成長キャリアは、一例として、ウェハまたはプレートとして具体化された半導体ウェハである。この成長キャリア１００１の上に半導体積層体１００２をエピタキシャル堆積させる。半導体積層体１００２は、ｎ型導電領域１２およびｐ型導電領域１３を有する。さらに、成長キャリア１とは反対側のｎ型導電領域１３の領域全体に、絶縁層７を形成する。
図６Ｂは次のステップを示しており、半導体積層体１００２の中に２つのｎ型コンタクト要素２を形成する。これを目的として最初に、少なくとも、後からｎ型コンタクト要素２となる領域において、絶縁層７を除去する。次いで、例えば乾式または湿式化学エッチング工程によって、ｐ型導電領域１３に切欠き部２１を形成し、切欠き部２１はｐ型導電領域１３を貫いてｎ型導電領域１２に達している。
次のステップにおいて、ｐ型導電領域１３から絶縁層７を部分的に除去し、結果として露出した領域に、ｎ型コンタクトメタライゼーション３１、ｐ型コンタクトメタライゼーション３２、および中間メタライゼーション３３を形成する。
次のステップにおいて、メタライゼーション３１，３２，３３の露出している領域、絶縁層７の露出している領域、および半導体ボディ１の露出している領域に、全体にわたりキャリア絶縁層４を形成する。
さらなるステップにおいて、半導体積層体１００２とは反対側のキャリア絶縁層４の領域に、結合層８（例えば金属はんだ）を塗布する。
次のステップにおいて、成長キャリア１００１とは反対側に位置する結合層８の領域に、補助キャリア９を貼り付ける。次いで、半導体積層体１００２から成長キャリア１００１を除去する（図６Ｃも参照）。
図６Ｄは、個々の半導体ボディ１を形成する次のステップにおいて、横方向に隣り合うｎ型コンタクト要素２の間に、ｎ型導電領域１２を貫いて半導体積層体１００２に溝１００３を入れる方法を示している。溝１００３は、例えば乾式または湿式化学エッチング工程によって形成する。この実施形態の場合、溝１００３の底面領域１００３Ａは、一部分が絶縁層７によって形成されており、溝１００３の側面領域１００３Ｃは、一部分が半導体積層体１００２によって形成されている。言い換えれば、半導体積層体１００２は、溝１００３の領域において完全に除去されている。
図６Ｅは、領域Ｂ１および領域Ｂ２において半導体積層体１００２を部分的に除去する方法を示している。言い換えれば、半導体ボディ１は、ｐ型接続パッド１３１から放射取り出し領域１０の方向に先細り（台形）形状をなしている。一例として、半導体ボディ１、絶縁層７、コンタクトメタライゼーション３１，３２，３３、のうちの少なくとも１つの露出した領域に、１層または複数のパッシベーション層６を形成することができ、この場合、コンタクトメタライゼーション３１，３２の一部の領域には、外部との電気的接触接続を目的として、絶縁層７およびパッシベーション層６のいずれも存在しない。
一例として、コンタクトメタライゼーション３１，３２のこれらの領域は、ｎ型コンタクト領域５１およびｐ型コンタクト領域５２を形成している。
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

Claims (14)

  1. − ｎ型導電領域（１２）およびｐ型導電領域（１３）を有する半導体ボディ（１）と、
    − 単一のｎ型コンタクト要素（２）であって、該単一のｎ型コンタクト要素（２）を介することで、前記ｎ型導電領域（１２）との電気的接触接続を前記ｐ型導電領域（１３）を貫いて形成することができる、単一のｎ型コンタクト要素（２）と、
    を備えており、
    前記ｎ型コンタクト要素（２）が、前記ｐ型導電領域（１３）における切欠き部（２１）を備えており、
    前記ｎ型コンタクト要素（２）が、前記ｐ型導電領域（１３）の横方向の境界の少なくとも一部分を形成しており、
    前記ｎ型コンタクト要素（２）がｎ型コンタクトメタライゼーション（３１）を有し、前記ｎ型コンタクトメタライゼーション（３１）が前記ｎ型導電領域（１２）に直接隣接しており、
    前記ｐ型導電領域（１３）が、ｐ型コンタクトメタライゼーション（３２）に導電接続されており、
    前記ｎ型コンタクトメタライゼーション（３１）および前記ｐ型コンタクトメタライゼーション（３２）が、垂直方向には互いに重ならないように、かつ、前記ｎ型導電領域（１２）および前記ｐ型導電領域（１３）を横方向に越えるように、前記半導体ボディ（１）から横方向に引き出されており、
    キャリア絶縁層（４）が、前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）の前記半導体ボディ（１）から離れた側を覆うと同時に、前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）間の領域を部分的に埋めるように、設けられており、
    補助キャリア（９）が、前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）の前記半導体ボディ（１）から離れた側に配置されており、前記キャリア絶縁層（４）が、前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）を互いに且つ前記補助キャリア（９）からも完全に絶縁している、
    オプトエレクトロニクス半導体チップ（１００）。
  2. 前記切欠き部（２１）が、前記ｐ型導電領域（１３）の横方向の境界の少なくとも一部分を形成している、
    請求項１に記載のオプトエレクトロニクス半導体チップ（１００）。
  3. 前記ｎ型コンタクト要素（２）が、前記ｎ型導電領域（１２）の半導体材料によって形成されているｎ型接続パッド（２１１）を有し、前記ｎ型接続パッド（２１１）が前記半導体ボディ（１）の成長方向（Ｗ）に垂直に延在している、
    請求項１または請求項２に記載のオプトエレクトロニクス半導体チップ（１００）。
  4. 前記半導体ボディ（１）が活性ゾーン（１１）を有し、前記ｎ型コンタクト要素（２）の前記ｎ型接続パッド（２１１）が、前記活性ゾーン（１１）の横断面領域（１１１）の少なくとも１％かつ最大で１０％である、
    請求項３に記載のオプトエレクトロニクス半導体チップ（１００）。
  5. 前記活性ゾーン（１１）の最大横方向範囲と前記ｎ型導電領域（１２）のｎ型横方向導電率との比は、少なくとも２μｍ／（Ω／ｓｑ）かつ最大で８μｍ／（Ω／ｓｑ）である、
    請求項４に記載のオプトエレクトロニクス半導体チップ（１００）。
  6. 前記半導体ボディ（１）が、前記ｐ型導電領域（１３）とは反対側の前記ｎ型導電領域（１２）の面に配置されている放射取り出し領域（１０）、を有する、
    請求項１から請求項５のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  7. 前記ｎ型コンタクトメタライゼーション（３１）の少なくとも一部分が前記ｎ型接続パッド（２１１）に直接隣接している、
    請求項３から請求項６のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  8. 前記ｐ型導電領域（１３）が、前記放射取り出し領域（１０）とは反対側に位置するｐ型接続パッド（１３１）を有し、前記ｐ型接続パッド（１３１）が前記ｐ型コンタクトメタライゼーション（３２）に導電接続されている、
    請求項６または請求項７に記載のオプトエレクトロニクス半導体チップ（１００）。
  9. 前記ｐ型導電領域（１３）と前記ｎ型コンタクトメタライゼーション（３１）との間、前記切欠き部（２１）の領域に、絶縁層（７）が配置されている、
    請求項１から請求項８のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  10. 前記ｐ型導電領域（１３）の横方向の境界の一部分が、名目上ドープされていない半導体領域（６０）によって形成されており、前記名目上ドープされていない半導体領域（６０）および前記ｐ型導電領域（１３）が、切れ目のない連続的な半導体層によって形成されている、
    請求項１から請求項９のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  11. 前記ｎ型コンタクト要素（２）の少なくとも一部分が、前記ｐ型導電領域（１３）の過剰にドープされたｎ型導電性半導体材料によって形成されている、
    請求項１から請求項１０のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  12. 前記ｎ型コンタクト要素（２）が、前記オプトエレクトロニクス半導体チップ（１００）の平面視において前記ｎ型コンタクト要素（２）が前記ｐ型導電領域（１３）の周囲を囲む連続的なゾーンを形成するように、前記ｐ型導電領域（１３）のすべての側面において前記ｐ型導電領域（１３）の横方向の境界の少なくとも一部分を形成している、
    請求項１から請求項１１のいずれかに記載のオプトエレクトロニクス半導体チップ（１００）。
  13. オプトエレクトロニクス半導体デバイス（１０００）であって、
    − 請求項１から請求項１２のいずれに記載の、少なくとも２個のオプトエレクトロニクス半導体チップ（１００）を備えており、
    − 前記オプトエレクトロニクス半導体チップ（１００）が直列回路として互いに電気的に接触接続されており、
    − 半導体チップ（１００）の前記ｎ型導電領域（１２）が、隣接する半導体チップ（１００）の前記ｐ型導電領域（１３）に、単一の連続的な金属層からなる連続的な中間メタライゼーション（３３）によって電気的に接続されており、
    − 前記中間メタライゼーション（３３）の少なくとも一部分が、半導体チップ（１００）の前記ｎ型コンタクトメタライゼーション（３１）と、隣接する半導体チップ（１００）の前記ｐ型コンタクトメタライゼーション（３２）と、によって形成されている、
    オプトエレクトロニクス半導体デバイス（１０００）。
  14. 請求項１３に記載のオプトエレクトロニクス半導体デバイス（１０００）が製造される、オプトエレクトロニクス半導体デバイス（１０００）の製造方法であって、
    − 成長キャリア（１００１）を形成するステップと、
    − 前記成長キャリア（１００１）に、エピタキシャル成長させる半導体積層体（１００２）を形成するステップであって、前記半導体積層体（１００２）がｎ型導電領域（１２）およびｐ型導電領域（１３）を有する、ステップと、
    − 前記半導体積層体（１００２）に少なくとも２つのｎ型コンタクト要素（２）を形成するステップであって、前記ｎ型コンタクト要素（２）が、前記ｐ型導電領域（１３）を貫いて前記ｎ型導電領域（１２）に達する、ステップと、
    −隣接する２個のオプトエレクトロニクス半導体チップ（１００）の電気的接続のために、ｎ型コンタクトメタライゼーション（３１）、ｐ型コンタクトメタライゼーション（３２）および中間メタライゼーション（３３）を、前記成長キャリア（１００１）から離れた前記半導体積層体（１００２）の側に形成するステップと、
    −ｎ型コンタクトメタライゼーション（３１）、ｐ型コンタクトメタライゼーション（３２）および中間メタライゼーション（３３）において前記成長キャリア（１００１）とは反対に位置する側に、キャリア絶縁層（４）を、前記キャリア絶縁層（４）が１個のオプトエレクトロニクス半導体チップ（１００）の前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）の間の領域を部分的に埋めて前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）を互いに完全に絶縁するように形成するステップと、
    − 前記成長キャリア（１００１）とは反対側に位置する前記半導体積層体（１００２）の領域に、補助キャリア（９）を、前記ｎ型・ｐ型コンタクトメタライゼーション（３１、３２）が前記補助キャリア（９）から完全に絶縁されるように貼り付けるステップと、
    次いで、前記半導体積層体（１００２）から前記成長キャリア（１００１）を除去するステップと、
    − 横方向に隣り合うｎ型コンタクト要素（２）の間に、前記ｎ型導電領域（１２）を貫く少なくとも１本の溝（１００３）を入れることによって、個々の半導体ボディ（１）を形成するステップであって、前記溝（１００３）の領域において、前記半導体積層体（１００２）の少なくとも一部分が完全に除去される、ステップと、
    を含んでいる、方法。
JP2013501715A 2010-03-31 2011-03-10 オプトエレクトロニクス半導体チップ Expired - Fee Related JP5593438B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102010013494.5 2010-03-31
DE102010013494A DE102010013494A1 (de) 2010-03-31 2010-03-31 Optoelektronischer Halbleiterchip
PCT/EP2011/053638 WO2011120775A1 (de) 2010-03-31 2011-03-10 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
JP2013524496A JP2013524496A (ja) 2013-06-17
JP5593438B2 true JP5593438B2 (ja) 2014-09-24

Family

ID=44021833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501715A Expired - Fee Related JP5593438B2 (ja) 2010-03-31 2011-03-10 オプトエレクトロニクス半導体チップ

Country Status (8)

Country Link
US (1) US9082932B2 (ja)
EP (1) EP2553726B1 (ja)
JP (1) JP5593438B2 (ja)
KR (1) KR101806227B1 (ja)
CN (1) CN102870216B (ja)
DE (1) DE102010013494A1 (ja)
TW (1) TW201208120A (ja)
WO (1) WO2011120775A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010036251A1 (de) 2010-09-03 2012-03-08 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung mit einem Piezo-Transformator
DE102010048159B4 (de) 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
JP2012174902A (ja) 2011-02-22 2012-09-10 Stanley Electric Co Ltd 窒化物半導体発光素子の製造方法
DE102011015821B4 (de) 2011-04-01 2023-04-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip
DE102012110775A1 (de) 2012-11-09 2014-05-15 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013103079A1 (de) * 2013-03-26 2014-10-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102013107531A1 (de) * 2013-07-16 2015-01-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR102123039B1 (ko) * 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
CN103594592B (zh) * 2013-11-08 2016-06-01 溧阳市江大技术转移中心有限公司 具有粗化透明电极的倒装发光二极管
CN104934510A (zh) * 2014-03-20 2015-09-23 山东华光光电子有限公司 一种无顶电极遮挡的AlGaInP发光二极管结构
KR102181429B1 (ko) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 발광소자 및 조명시스템
JP6462274B2 (ja) * 2014-08-21 2019-01-30 株式会社東芝 半導体発光素子
WO2016120398A1 (en) * 2015-01-30 2016-08-04 Osram Opto Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component
KR102323250B1 (ko) 2015-05-27 2021-11-09 삼성전자주식회사 반도체 발광소자 제조방법
JP2017059645A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子
JP2017059638A (ja) * 2015-09-15 2017-03-23 株式会社東芝 半導体発光素子
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE102017106959A1 (de) * 2017-03-31 2018-10-04 Osram Opto Semiconductors Gmbh Leuchtvorrichtung und Leuchtsystem
DE102017112127A1 (de) * 2017-06-01 2018-12-06 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102017115794A1 (de) 2017-07-13 2019-01-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP7312953B2 (ja) * 2020-07-21 2023-07-24 日亜化学工業株式会社 発光素子及び発光素子の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4956683A (en) * 1988-03-14 1990-09-11 Polaroid Corporation Isolation of p-n junctions
JP3452982B2 (ja) * 1994-08-24 2003-10-06 ローム株式会社 Ｌｅｄプリントヘッド、およびｌｅｄアレイチップ、ならびにそのｌｅｄアレイチップの製造方法
CN1300859C (zh) * 1997-01-31 2007-02-14 松下电器产业株式会社 发光元件
JP4443097B2 (ja) * 2002-06-20 2010-03-31 ソニー株式会社 ＧａＮ系半導体素子の作製方法
US20070126016A1 (en) * 2005-05-12 2007-06-07 Epistar Corporation Light emitting device and manufacture method thereof
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件
US7417220B2 (en) * 2004-09-09 2008-08-26 Toyoda Gosei Co., Ltd. Solid state device and light-emitting element
KR101106148B1 (ko) 2004-12-14 2012-01-20 서울옵토디바이스주식회사 발광 소자
DE112005002889B4 (de) 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
JP5059739B2 (ja) * 2005-03-11 2012-10-31 ソウル セミコンダクター カンパニー リミテッド 直列接続された発光セルのアレイを有する発光ダイオードパッケージ
DE102007022947B4 (de) * 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
KR100891761B1 (ko) * 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8643034B2 (en) * 2008-02-29 2014-02-04 Osram Opto Semiconductors Gmbh Monolithic, optoelectronic semiconductor body and method for the production thereof
DE102008034560B4 (de) 2008-07-24 2022-10-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
DE102010002204A1 (de) 2010-02-22 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterdiode und Verfahren zum Herstellen einer Halbleiterdiode

Also Published As

Publication number Publication date
US9082932B2 (en) 2015-07-14
DE102010013494A1 (de) 2011-10-06
KR20130031254A (ko) 2013-03-28
CN102870216B (zh) 2015-09-02
KR101806227B1 (ko) 2017-12-07
WO2011120775A1 (de) 2011-10-06
EP2553726B1 (de) 2018-09-19
US20130099272A1 (en) 2013-04-25
EP2553726A1 (de) 2013-02-06
JP2013524496A (ja) 2013-06-17
CN102870216A (zh) 2013-01-09
TW201208120A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
JP5593438B2 (ja) オプトエレクトロニクス半導体チップ
US9537048B2 (en) Vertical type AC-LED device and manufacturing method thereof
TWI433309B (zh) 發出輻射之半導體晶片
JP6914608B2 (ja) オプトエレクトロ装置、電子装置およびオプトエレクトロ装置を作成する方法
JP5355536B2 (ja) 光電素子および光電素子の製造方法
JP6072824B2 (ja) 表示装置および表示装置の製造方法
KR101647000B1 (ko) 발광 다이오드
TWI390717B (zh) 具有積體半導體電路之光二極體及其製造方法
CN103140927B (zh) 发光二极管芯片
TWI491084B (zh) 載體基板及製造半導體晶片之方法
KR20120048558A (ko) 광전 소자
KR101239857B1 (ko) 반도체 발광 소자 및 그 제조 방법
WO2009057983A2 (en) Light emitting device package and method for fabricating the same
KR20150097556A (ko) 광전 반도체 칩을 제조하기 위한 방법 및 광전 반도체 칩
US8237192B2 (en) Light emitting diode chip with overvoltage protection
TW200929627A (en) Chip arrangement, connection arrangement, LED and method for the production of a chip arrangement
CN110021691B (zh) 一种半导体发光器件
KR101525913B1 (ko) 수직구조 발광다이오드 및 이의 제조방법
KR102328383B1 (ko) 광전자 반도체 칩을 제조하기 위한 방법, 및 광전자 반도체 칩
US20120146069A1 (en) Oxide Based LED BEOL Integration
KR20160093789A (ko) 반도체 발광소자
JP6346961B2 (ja) 半導体チップ、半導体チップを有するオプトエレクトロニクス装置、および、半導体チップの製造方法
JP2013520813A (ja) 半導体ダイオード、および、半導体ダイオードの製造方法
JP2022554363A (ja) オプトエレクトロニクス素子およびオプトエレクトロニクス素子の製造方法

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140804

R150 Certificate of patent or registration of utility model

Ref document number: 5593438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees