JP5591349B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP5591349B2 JP5591349B2 JP2012544120A JP2012544120A JP5591349B2 JP 5591349 B2 JP5591349 B2 JP 5591349B2 JP 2012544120 A JP2012544120 A JP 2012544120A JP 2012544120 A JP2012544120 A JP 2012544120A JP 5591349 B2 JP5591349 B2 JP 5591349B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor layer
- mask
- semiconductor
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 290
- 239000004065 semiconductor Substances 0.000 title claims description 182
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims description 68
- 229910052731 fluorine Inorganic materials 0.000 claims description 62
- 239000011737 fluorine Substances 0.000 claims description 62
- 239000013078 crystal Substances 0.000 claims description 59
- 239000012298 atmosphere Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 14
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000004381 surface treatment Methods 0.000 claims description 6
- 239000003638 chemical reducing agent Substances 0.000 claims description 5
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 56
- 230000004048 modification Effects 0.000 description 19
- 238000012986 modification Methods 0.000 description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 239000008710 crystal-8 Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000003746 surface roughness Effects 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 238000003618 dip coating Methods 0.000 description 4
- -1 fluorine ions Chemical class 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910017604 nitric acid Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- BDAGIHXWWSANSR-UHFFFAOYSA-N methanoic acid Natural products OC=O BDAGIHXWWSANSR-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- OSWFIVFLDKOXQC-UHFFFAOYSA-N 4-(3-methoxyphenyl)aniline Chemical compound COC1=CC=CC(C=2C=CC(N)=CC=2)=C1 OSWFIVFLDKOXQC-UHFFFAOYSA-N 0.000 description 1
- 229910000497 Amalgam Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RWSOTUBLDIXVET-UHFFFAOYSA-N Dihydrogen sulfide Chemical compound S RWSOTUBLDIXVET-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007948 ZrB2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- SIPUZPBQZHNSDW-UHFFFAOYSA-N bis(2-methylpropyl)aluminum Chemical compound CC(C)C[Al]CC(C)C SIPUZPBQZHNSDW-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- VWZIXVXBCBBRGP-UHFFFAOYSA-N boron;zirconium Chemical compound B#[Zr]#B VWZIXVXBCBBRGP-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- XUCNUKMRBVNAPB-UHFFFAOYSA-N fluoroethene Chemical group FC=C XUCNUKMRBVNAPB-UHFFFAOYSA-N 0.000 description 1
- 235000019253 formic acid Nutrition 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910000037 hydrogen sulfide Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000013080 microcrystalline material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000012279 sodium borohydride Substances 0.000 description 1
- 229910000033 sodium borohydride Inorganic materials 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02647—Lateral overgrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Led Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
本発明は、半導体基板の製造方法、および発光素子に関するものである。
現在、半導体層を基板上に積層した半導体基板を受発光素子として用いることが種々提案されている。受発光素子としては、例えば発光ダイオードなどの発光素子またはフォトダイオードなどの受光素子などがある。
基板上に積層する半導体層の結晶品質を向上させる技術として、例えば、基板上に複数の突起を設け、当該突起上に半導体層を成長させる技術が特開2002−164296号公報に開示されている。しかしながら、当該公報に記載の技術によれば、突起を設けた基板上に半導体層を成長させた場合に、例えば突起の側面などからも転位が成長してしまい、半導体層の結晶性を向上させることが困難となる場合があった。
そこで、基板上に積層する半導体層の結晶品質をさらに向上させることが求められていた。
本発明の目的は、半導体層の結晶性を向上させることが可能な半導体基板の製造方法、および発光素子を提供することにある。
本発明の一の実施形態にかかる半導体基板の製造方法は、基板の表面の第１領域にマスクを被覆する工程と、前記基板の表面の前記マスクから露出した第２領域にフッ素を付着させる表面加工を行なう工程と、前記表面加工を行なう工程の後、前記マスクを除去する工程と、前記マスクを除去する工程の後、前記基板を加熱する工程と、前記基板を加熱する工程の後、前記マスクが除去された前記第１領域から前記第２領域にかけて半導体層を成長させる工程とを有する。
本発明の実施形態にかかる半導体基板の製造方法によれば、基板の表面の一部にフッ素を付着させることによって、当該基板の表面の一部の表面エネルギーを高くする表面加工を行なう工程を行なった後、マスクを除去して半導体層を成長させることから、半導体層の結晶性を向上させることができる。当該表面加工を行なう工程において、基板の表面の表面エネルギーを高くする方法として、フッ素を付着させる方法を用いることができる。
また、本発明の他の実施形態にかかる半導体基板の製造方法は、基板の表面の第１領域にマスクを被覆する工程と、前記基板の表面の前記マスクから露出した第２領域に表面エネルギーを高くする表面加工を行なう工程と、前記表面加工を行なう工程の後、前記マスクを除去する工程と、前記マスクが除去された前記第１領域に半導体層を成長させる工程とを有する。
本発明の他の実施形態にかかる半導体基板の製造方法によれば、基板の表面の一部に表面エネルギーを高くする表面加工を行なう工程を行なった後、マスクを除去して半導体層を成長させることから、基板上に積層させる半導体層の結晶性を向上させることができる。
また、本発明の実施形態にかかる発光素子は、平面である主面に複数の第１領域と該第１領域以外の第２領域とを有する基板と、該基板の前記主面上に前記第１領域および前記第２領域を覆うように順次積層された、第１半導体層、発光層および第２半導体層を有する半導体層とを備え、前記第１半導体層は、下端が前記第１領域に位置するとともに、上端が平面透視して前記第２領域と重なる領域に位置する転位を持つ。
本発明の実施形態にかかる発光素子によれば、平面となった基板上に形成した光半導体層の結晶性が良いことから、高い発光効率の発光素子を提供することができる。
＜半導体基板の製造方法＞
本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。以下、本発明の実施の形態について、半導体基板の一例を発光素子とした場合を、図を参照しながら説明する。
本発明は以下の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変更を施すことができる。以下、本発明の実施の形態について、半導体基板の一例を発光素子とした場合を、図を参照しながら説明する。
本例の半導体基板の製造方法は、基板にマスクを被覆する工程、表面加工を行なう工程、マスクを除去する工程および半導体層を成長させる工程を有している。本例の半導体基板の製造方法によって製造された発光素子を図１に示す。発光素子１は、基板２および半導体層７から構成されている。
以下、図２−図８を参照しつつ、本例の発光素子１の製造方法について、各工程を説明する。なお、図２−図８は、図１のＡ−Ａ’線で切断したときの断面に相当する位置を示している。
（基板にマスクを被覆する工程）
基板２にマスク３を被覆する工程について、図２を参照しつつ説明する。基板２は、例えばサファイア、窒化ガリウム、窒化アルミニウム、酸化亜鉛、シリコンカーバイド、シリコンまたは二ホウ化ジルコニウムなどの単結晶または多結晶を用いることができる。さらに基板２として、例えばシリコン基板上にサファイアを貼り合わせた接合基板などを用いてもよい。本例において、基板２は、サファイアの単結晶によって構成されている。
基板２にマスク３を被覆する工程について、図２を参照しつつ説明する。基板２は、例えばサファイア、窒化ガリウム、窒化アルミニウム、酸化亜鉛、シリコンカーバイド、シリコンまたは二ホウ化ジルコニウムなどの単結晶または多結晶を用いることができる。さらに基板２として、例えばシリコン基板上にサファイアを貼り合わせた接合基板などを用いてもよい。本例において、基板２は、サファイアの単結晶によって構成されている。
基板２は、平面視形状が例えば四角形状などの多角形状または円形状などに設定されている。基板２の厚みは、例えば50μｍ以上2000μｍ以下となるように設定することができる。なお、基板２の厚みは、基板２の第１主面２Ａから第２主面２Ｂまでの厚みを指す。
基板２の第１主面２Ａは、平坦な結晶成長面となっている。基板２の第１主面２Ａは、例えば基板２の結晶面が揃っているものを用いることができる。基板２がサファイアの場合であれば、基板２の結晶面としては、例えばサファイアのＡ面、Ｃ面またはＲ面などを用いることができる。
基板２の第１主面２Ａは、平面となっている。基板２の第１主面２Ａは、基板２の厚み方向に垂直な仮想平面に対して傾斜していてもよい。基板２の第１主面２Ａは、仮想平面からの傾斜した傾斜角を基板２のオフ角に設定することができ、例えば0.1°以上３°以下となるように設定することができる。基板２の第１主面２Ａの表面の平坦性は、表面粗さＲｚが例えば10ｎｍ以下に設定されている。基板２としては、基板２の第１主面２Ａを研磨したものを用いてもよい。
基板２の第１主面２Ａの表面粗さＲｚとしては、ＪＩＳ Ｂ0601−2001に準拠した最大高さ粗さＲｚを用いればよい。表面粗さを測定する方法としては、例えばＪＩＳ Ｒ1683−2007に準拠した方法に則って原子間力顕微鏡を用いて、基板２の第１主面２Ａの表面粗さを測定してもよい。また、ＪＩＳ Ｂ0601−2001およびＪＩＳ Ｂ0633−2001に準拠した方法に則って触針式表面粗さ測定機を用いてもよい。
図２（ａ）に示すように、基板２の第１主面２Ａの表面の第１領域５ａにマスク３を被覆する。マスク３の厚みは、マスク３の材料と、後で塗布する加工溶液６の材料とによって適宜設定すればよく、例えば0.1μｍ以上５μｍ以下に設定することができる。なお、以下の説明において、基板２の第１領域５ａに位置する表面を、被覆表面２ａと称することがある。
マスク３は、基板２の第１主面２Ａを平面視して、例えば六角形状などの多角形状または円形状となるように設けることができる。マスク３の平面視形状は、基板２上に成長させる半導体の単位結晶格子の形状によって決めることができ、例えば六方晶の半導体を成長させる場合には、マスク３を六角形状とすればよい。マスク３は、平面視して、直径が0.5μｍ以上５μｍ以下となるように設定することができる。
マスク３は、一定間隔をあけて規則的に、基板２上に配置することができる。隣接する２つのマスク３同士の間隔ｈ０は、例えば0.1μｍ以上20μｍ以下となるように設定することができる。マスク３で被覆される基板２の表面の面積（被覆表面２ａの面積）は、基板２の第１主面２Ａ全体の面積に対して、40％以上75％以下となるように設定することができる。さらに、マスク３を六角形状に形成した場合、図２（ｂ）に示すように、それぞれのマスク３の辺が向き合うように配置することができる。
本例においては、後述する通り、基板２上に成長させる半導体層７として、結晶構造が六方晶である窒化ガリウムを用いることから、マスク３によって被覆される表面（被覆表面２ａ）の平面視形状は、六角形状に設定されている。
マスク３としては、後に容易に除去することができるとともに、フッ素に対して耐性を持つ材料を選択することができる。マスク３は、例えば、酸化シリコンなどの酸化物材料、窒化シリコンなどの窒化物材料、金、銀もしくはニッケルなどの金属材料、またはフォトレジストを用いることができる。本例においては、マスク３として、ニッケルからなる金属材料を用いている。
マスク３は、マスク材料をスパッタリング法または蒸着法などの真空積層法を用いることによって基板２上に積層膜を積層した後、所定の形状に当該積層膜をパターニングすることによって形成することができる。
（表面加工を行なう工程）
次に、図３に示すように、基板２上に設けられたマスク３から露出した基板２の表面にフッ素を付着させる表面加工を行なう。ここで、基板２の表面のうち、マスク３から露出した領域を第２領域５ｂとする。なお、以下の説明において、基板２の第２領域５ｂに位置する表面を、第１露出表面２ｂと称することがある。
次に、図３に示すように、基板２上に設けられたマスク３から露出した基板２の表面にフッ素を付着させる表面加工を行なう。ここで、基板２の表面のうち、マスク３から露出した領域を第２領域５ｂとする。なお、以下の説明において、基板２の第２領域５ｂに位置する表面を、第１露出表面２ｂと称することがある。
表面加工を行なう方法としては、基板２の第１露出表面２ｂにフッ素が付着すればよく、例えば、フッ素を含む溶液を塗布する方法、またはフッ素雰囲気中に配置する方法などを用いることができる。本例においては、フッ素を含む溶液を塗布する方法を用いた場合について説明する。
フッ素を含む溶液である加工溶液６としては、第１露出表面２ｂにフッ素が付着する材料を用いればよく、例えば、シランカップリング剤、フッ硝酸もしくはフッ化水素酸などのフッ化物、またはポリテトラフルオロエチレンなどのフッ素樹脂を溶解させた溶液などを用いることができる。加工溶液６の濃度は、加工溶液６を構成する材料によって適宜設定することができる。本例において、加工溶液６としてフッ酸を用いた場合であれば、例えば35％以上70％以下のフッ酸の濃度である溶液を用いることができる。
加工溶液６を基板２上に塗布する方法としては、例えば、加工溶液６をスピンコートして塗布するスピンコート塗布、加工溶液６をローラーに滴下して、ローラーで基板２を押圧しながら塗布するローラー塗布、加工溶液６を基板２の第１露出表面２ｂに向かって吹き付けるスプレー塗布、または加工溶液６中に基板２を浸漬するディップ塗布などを用いることができる。
加工溶液６をスピンコート塗布によって基板２上に塗布する場合であれば、基板２を回転する回転台に載置させ、回転台を回転させることによって基板２を回転させた状態で、加工溶液６を基板２の第１主面２Ａに滴下することにより、加工溶液６を基板２の第１露出表面２ｂ全体に拡散させることができる。スピンコーターの回転速度は、加工溶液６の粘度によって適宜設定することができ、例えば500ｒｐｍ以上5000ｒｐｍ以下に設定することができる。
フッ素を含む加工溶液６を基板２の表面に接触させることにより、図４に示すように、基板２の第１露出表面２ｂにフッ素を付着させることができる。以下の説明において、基板２のフッ素が付着した第１露出表面２ｂを、適宜、付着表面２ｂ’と称する。
ここで、「付着」とは、例えば、基板２の第１露出表面２ｂ上にフッ化物またはフッ素分子が基板２と分子間力等によって基板２の表面上に存在している場合などである。基板２の表面に付着されるフッ素は、基板２の第１露出表面２ｂ上に、例えば１原子層以上1000原子層以下の厚みに設定される。なお、ここでいう「付着」は、基板２の表面上にフッ素が存在していれば良く、例えば、フッ素が基板２の最表面に位置する原子がフッ素によって化学的に終端化されていてもよい。
（マスクを除去する工程）
その後、図５に示すように、表面加工を行なう工程の後、マスク３を基板２から除去する。以下の説明において、マスク３で被覆されていた基板２の第１主面２Ａの表面を、適宜、第２露出表面２ａ’と称する。
その後、図５に示すように、表面加工を行なう工程の後、マスク３を基板２から除去する。以下の説明において、マスク３で被覆されていた基板２の第１主面２Ａの表面を、適宜、第２露出表面２ａ’と称する。
基板２からマスク３を除去する方法としては、例えば、フッ素を含まない溶液でマスク３を除去する方法などを用いることができる。マスク３としてニッケルを用いた場合であれば、マスク３を除去する溶液としては、硝酸を含む溶液を用いることができる。基板２からマスク３を除去することにより、マスク３で被覆されていた基板２の被覆表面２ａを露出させることができる。
また、マスク３を除去する溶液としては、マスク３を溶かしつつ基板２を溶かしにくい溶液を用いればよい。このような溶液に用いる材料は、例えば、マスク３を溶解する量と基板２を溶解する量との比率によって選択することができる。マスク３を除去する溶液は、具体的に、硫化水素、塩化水素または硝酸などを用いることができる。本例では、基板２がサファイアによって構成されていることから、マスク３を除去する際に、マスク３のニッケルを溶かしつつ基板２のサファイアを溶かしにくい溶液である硝酸を含む溶液などを用いることができる。
以上のような工程を経ることにより、第１主面２Ａに、複数の第２露出表面２ａ’と、フッ素が表面に存在する付着表面２ｂ’とを有する半導体成長用基板２’を作製することができる。後述する通り、このような半導体成長用基板２’を用いて半導体成長を行なうことによって、結晶性を向上させた半導体層を提供することができる。
（半導体層を成長させる工程）
次に、図６に示すように、マスク３が除去された基板２の第１領域５ａから第２領域５ｂにかけて半導体層７を成長させる。具体的には、基板２の表面のマスク３で被覆されていた部位である第２露出表面２ａ’から付着表面２ｂ’にかけて半導体層７を成長させる。
次に、図６に示すように、マスク３が除去された基板２の第１領域５ａから第２領域５ｂにかけて半導体層７を成長させる。具体的には、基板２の表面のマスク３で被覆されていた部位である第２露出表面２ａ’から付着表面２ｂ’にかけて半導体層７を成長させる。
半導体層７は、第１半導体層７ａ、発光層７ｂおよび第２半導体層７ｃを順次積層することによって構成されている。半導体層７は、全体の厚みが例えば0.5μｍ以上20μｍ以下に設定される。
半導体層７は、例えばIII−Ｖ族半導体を用いることができる。III−Ｖ族半導体としては、III族窒化物半導体、ガリウム燐またはガリウムヒ素などを例示することができる。III族窒化物半導体としては、ボロン、アルミニウム、ガリウムまたはインジウムのうち少なくとも１つの窒化物からなる混晶を用いることができる。本例において、半導体層７として窒化ガリウムから構成されており、半導体層７の各層は、屈折率が、例えば1.8以上2.7以下に設定される。
第１半導体層７ａは、基板２の第１主面２Ａに結晶成長させることによって設けられている。第１半導体層７ａは、厚みが例えば0.5μｍ以上15μｍ以下となるように設定されている。発光層７ｂは、第１半導体層７ａ上に設けられている。発光層７ｂは、禁制帯幅の広い障壁層と禁制帯幅の狭い井戸層からなる量子井戸構造が複数回繰り返し規則的に積層された多層量子井戸構造（ＭＱＷ：Multiple Quantum Well）を用いることができる。発光層７ｂは、厚みが例えば0.01μｍ以上１μｍ以下に設定されている。第２半導体層７ｃは、発光層７ｂ上に設けられている。第２半導体層７ｃは、厚みが例えば0.05μｍ以上0.5μｍ以下に設定されている。
第１半導体層７ａおよび第２半導体層７ｃは、それぞれ電子または正孔のどちらかが多数キャリアとなるように設定されている。これによって、第１半導体層７ａおよび第２半導体層７ｃは、それぞれ逆の導電型を示すように設定されている。半導体に導電型を付与する方法としては、例えばマグネシウム、亜鉛またはシリコンを不純物として添加する方法を用いることができる。
半導体層７を基板２の第１主面２Ａに結晶成長させる方法としては、分子線エピタキシャル法、有機金属エピタキシャル法、ハイドライド気相成長法またはパルスレーザデポジション法などを用いることができる。半導体層７を、基板２の第２露出表面２ａ’から付着表面２ｂ’にかけて結晶成長させる方法としては、半導体層７の組成比、成長温度および成長圧力などの成長条件を調整する方法を用いることができる。
このように半導体層７を結晶成長させる方法としては、例えば、基板２の第１主面２Ａに対して垂直である垂直方向よりも第１主面２Ａと平行な平面方向に結晶成長しやすくした横方向成長を用いることができる。半導体層７を横方向成長させる方法は、半導体層７のそれぞれの層において組成比、成長温度および成長圧力などの成長条件を調整する方法を用いることができる。
（電極を形成する工程）
次に、半導体層７に接続される電極をさらに形成してもよい。半導体層７に電極を形成する工程について付記しておく。第１半導体層７ａに電気的に接続される第１電極と、第２半導体層７ｃに電気的に接続される第２電極とを形成する。このように形成された第１電極と第２電極とに電圧を印加することによって、半導体層７を発光させることができる。
次に、半導体層７に接続される電極をさらに形成してもよい。半導体層７に電極を形成する工程について付記しておく。第１半導体層７ａに電気的に接続される第１電極と、第２半導体層７ｃに電気的に接続される第２電極とを形成する。このように形成された第１電極と第２電極とに電圧を印加することによって、半導体層７を発光させることができる。
本例のように、基板２に付着表面２ｂ’と第２露出表面２ａ’を形成した後、半導体層７を結晶成長させることによって、基板２に複数の突起を設ける必要がない。基板２の第１露出表面２ｂにフッ素を付着させることで、半導体層７を成長させる工程において、基板２の付着表面２ｂ’から半導体層７が成長することを抑制することができる。
これは、基板２の第１露出表面２ｂにフッ素が付着すると、基板２の付着表面２ｂ’の表面エネルギーが高くなるからである。基板２の第１露出表面２ｂの表面エネルギーを高くすることで、付着表面２ｂ’の濡れ性が低くなり、半導体層７の成長が抑制できるものと考えられる。そのため、表面加工を行なう工程において用いる溶液は、第１露出表面２ｂの表面エネルギーを高くすることができる材料を選択ればよい。
このように基板２上に半導体層７を成長させた場合、基板２に複数の突起を設けて半導体層を成長させる場合と比較して、基板２と半導体層７とが接する接触面積を小さくすることができる。その結果、基板２と半導体層７との間から延びる転位の数を少なくすることができる。
そして、半導体層７の厚み方向に延びる転位の数を少なくすることができることから、半導体層７の結晶品質を向上させることができ、半導体層７の発光効率を向上させることができる。また、第１半導体層７ａを横方向に結晶成長させて、半導体層７の第１半導体層７ａ内で転位を結合させた場合には、発光層７ｂに延在する転位を少なくすることができるため、発光層７ｂで発光する領域を広げることができる。
上述の実施形態にかかる半導体基板の製造方法を用いて、表面にフッ素を付着させて表面加工を行なった付着表面２ｂ’を持つ基板２を実施例として作製した。この基板２の分析結果を、図７に示す。今回作製した基板２は、具体的に、サファイアからなる基板２を、濃度50％のフッ酸の溶液に10分間浸漬させることによって、基板２の表面にフッ素を付着させる表面加工を行なった。その後、当該表面加工を行なった基板２を、純水で３分間流水洗浄することによって、基板２の表面に付着したフッ酸の溶液を洗浄した。
このように作製した基板２の付着表面２ｂ’を、Ｘ線光電子分光分析法（X-ray Photoelectron Spectroscopy 略称ＸＰＳ）で表面分析を行なった。図７に示す通り、基板２の付着表面２ｂ’からフッ素が検出されていることが分かる。このような基板２に半導体を成長させたところ、付着表面２ｂ’に島状の半導体の微結晶が一部形成されていることはあったが、付着表面２ｂ’全体に半導体成長を抑制することができた。
一方、比較例として、上述の実施例の基板の製造方法に対して、フッ素を付着させる表面加工を行なっていない基板２を作製した。そして、この比較例の基板の表面をＸＰＳによって表面分析した結果を、図８に示す。図８に示す通り、基板２の表面からはフッ素が検出されなかった。このような基板２の表面に半導体を成長させたところ、表面加工を行なっていない基板２の表面に半導体が成長した。
（半導体基板の製造方法の各種変形例）
以下、本発明の半導体基板の製造方法の変形例について説明をする。なお、上述の半導体基板の製造方法と重複する部分については同一符号を付し、その説明を省略する。
以下、本発明の半導体基板の製造方法の変形例について説明をする。なお、上述の半導体基板の製造方法と重複する部分については同一符号を付し、その説明を省略する。
（変形例１）
表面加工を行なう工程は、基板２にマスク３を被覆した積層体を、フッ素を含む雰囲気内に配置してもよい。これにより、基板２の第１露出表面２ｂにフッ素を付着させることができる。具体的には、フッ素を含む雰囲気内に、例えば、フッ化窒素、四フッ化メタン、またはフッ化水素などのフッ化物の気体を存在させればよい。
表面加工を行なう工程は、基板２にマスク３を被覆した積層体を、フッ素を含む雰囲気内に配置してもよい。これにより、基板２の第１露出表面２ｂにフッ素を付着させることができる。具体的には、フッ素を含む雰囲気内に、例えば、フッ化窒素、四フッ化メタン、またはフッ化水素などのフッ化物の気体を存在させればよい。
さらに、フッ素を含む雰囲気の容器内に、プラズマを発生させて、雰囲気中のフッ素をラジカル化してもよい。雰囲気内でフッ素をラジカル化させることにより、フッ素を基板２の第１露出表面２ｂに付着しやすくすることができる。この際、基板２の第１主面２Ａをフッ素イオンとは反対のプラスに帯電させてもよい。雰囲気内のフッ素イオンがマイナスに帯電していることから、基板２の第１主面２Ａをプラスに帯電させることによって、フッ素イオンを基板２の第１主面２Ａの方向に飛びやすくすることができる。その結果、雰囲気内のフッ素を基板２の第１露出表面２ｂに付着しやすくすることができる。
また、フッ素を含む雰囲気内に、基板２にマスク３を被覆した積層体を配置する際に、当該雰囲気内の圧力を、大気圧よりも高くしてもよい。雰囲気内の圧力は、例えば、1.1ａｔｍ以上1.5ａｔｍ以下となるように設定することができる。基板２にマスク３を被覆した積層体を、大気圧よりも雰囲気内の圧力を高くした状態で当該雰囲気内に配置することにより、第１露出表面２ａに付着したフッ素が再度雰囲気内に飛散するのを抑制することができる。その結果、基板２の第１露出表面２ａにフッ素が付着する量を多くすることができる。
（変形例２）
表面加工を行なう工程は、基板２を加熱した状態で行なってもよい。基板２を加熱する際の基板温度は、例えば30℃以上300℃以下に設定することができる。基板２を加熱する方法としては、例えば基板２の下にヒーターを配置して加熱すればよい。
表面加工を行なう工程は、基板２を加熱した状態で行なってもよい。基板２を加熱する際の基板温度は、例えば30℃以上300℃以下に設定することができる。基板２を加熱する方法としては、例えば基板２の下にヒーターを配置して加熱すればよい。
基板２を加熱した状態で、基板２の第１露出表面２ｂにフッ素を付着させる表面加工を行なうことによって、基板２の第１露出表面２ｂにフッ素を付着させやすくすることができる。基板２を加熱した状態で、基板２の第１露出表面２ｂにフッ素を付着させることによって、基板２の表面を構成する基板２の終端に位置する原子がフッ素によって化学的に終端化されやすくすることができる。
基板２の付着表面２ｂ’が、化学的にフッ素で終端化されることにより、基板２の第１露出表面２ｂにフッ素をより強固に付着させることができる。その結果、基板２の付着表面２ｂ’に半導体層７が付着されにくくすることができるため、基板２に半導体層７を成長させる工程の歩留まりを向上させることができる。
（変形例３）
さらに、マスク３を除去する工程と半導体層７を成長させる工程との間に、基板２を加熱する工程をさらに有していてもよい。換言すると、マスク３を除去する工程の後であって、半導体層７を成長させる工程の前に、基板２を加熱する工程を有していてもよい。これにより、付着表面２ｂ’に付着したフッ素で基板２の終端に位置する原子を化学的に終端化されやすくすることができる。また、このように基板２を加熱することにより、マスク３が除去された第２露出表面２ａ’上にある物質を除去して清浄化することができる。このような加熱は、加熱温度を例えば300℃以上1000℃以下に設定することができる。
さらに、マスク３を除去する工程と半導体層７を成長させる工程との間に、基板２を加熱する工程をさらに有していてもよい。換言すると、マスク３を除去する工程の後であって、半導体層７を成長させる工程の前に、基板２を加熱する工程を有していてもよい。これにより、付着表面２ｂ’に付着したフッ素で基板２の終端に位置する原子を化学的に終端化されやすくすることができる。また、このように基板２を加熱することにより、マスク３が除去された第２露出表面２ａ’上にある物質を除去して清浄化することができる。このような加熱は、加熱温度を例えば300℃以上1000℃以下に設定することができる。
基板２の第２露出表面２ａ’を清浄化して半導体層７を成長しやすくすることができるとともに、基板２の付着表面２ｂ’を終端化して半導体層７を成長しにくくすることができる。その結果、半導体層７の結晶品質を向上させつつ、２つの工程を１つの工程で行なうことができるため生産性を向上させることができる。
（変形例４）
基板２にマスク３を被覆する工程と表面加工を行なう工程との間に、基板２の第２領域５ｂに還元剤を塗布する工程を有していてもよい。還元剤としては、例えば、ギ酸、シュウ酸、水素化ジイソブチルアルミニウム、亜鉛アマルガム、ヒドラジンまたは水素化ホウ素ナトリウムなどを用いることができる。還元剤を基板２上に塗布する方法としては、上述でフッ素を含む加工溶液６を塗布する方法と同様に行なえばよい。
基板２にマスク３を被覆する工程と表面加工を行なう工程との間に、基板２の第２領域５ｂに還元剤を塗布する工程を有していてもよい。還元剤としては、例えば、ギ酸、シュウ酸、水素化ジイソブチルアルミニウム、亜鉛アマルガム、ヒドラジンまたは水素化ホウ素ナトリウムなどを用いることができる。還元剤を基板２上に塗布する方法としては、上述でフッ素を含む加工溶液６を塗布する方法と同様に行なえばよい。
このように基板２の第２領域５ｂに還元剤を塗布することにより、基板２の第１露出表面２ｂをプラスの極性にすることができる。基板２の第１露出表面２ｂをプラスの極性にすることにより、表面加工を行なう工程においてフッ素が基板２の第１露出表面に付着されやすくすることができる。
（変形例５）
半導体層７を成長させる工程は、基板２の第１領域５ａに半導体結晶である結晶体８を形成する第１工程と、当該第１工程の後、結晶体８を基板２の第２領域５ｂを覆うようにさらに成長させる第２工程とを有していてもよい。ここで、結晶体８を用いて第１半導体層７ａを横方向成長させる工程について、図９（ａ）−（ｃ）を用いて説明する。図９は、基板２の一部およびその周辺を拡大した拡大断面図である。
半導体層７を成長させる工程は、基板２の第１領域５ａに半導体結晶である結晶体８を形成する第１工程と、当該第１工程の後、結晶体８を基板２の第２領域５ｂを覆うようにさらに成長させる第２工程とを有していてもよい。ここで、結晶体８を用いて第１半導体層７ａを横方向成長させる工程について、図９（ａ）−（ｃ）を用いて説明する。図９は、基板２の一部およびその周辺を拡大した拡大断面図である。
図９（ａ）に示すように、基板２の第２露出表面２ａ’に半導体層７の構成元素からなる結晶体８を結晶成長させる。結晶体８は、基板２と比べて、例えば格子定数および熱膨張係数などが異なるため、基板２の第２露出表面２ａ’から内部に延びる転位９を有するようになる。転位９は、結晶成長させる半導体の層の結晶面に、意図しない結晶面または原子ステップが発生することによって生じやすくなり、例えば刃状転位またはらせん状転位などの種類がある。
結晶体８の形状は、例えば三角錐形状または六角錐形状などの多角錐形状、三角錐台形状または六角錐台形状などの多角錐台形状、円錐形状、または円錐台形状などとすることができる。結晶体８は、基板２の第１主面２Ａから頂部までの高さが、0.05μｍ以上２μｍ以下に設定することができる。本例において、結晶体８は六角錘形状で形成されている。
結晶体８は、基板２の第１主面２Ａに、組成比、成長温度および成長圧力などの成長条件を調整することによって結晶成長させることができる。基板２の付着表面２ｂ’にはフッ素が付着していることから、結晶体８を基板２の第１主面２Ａに結晶成長させる際に、半導体層７の結晶が成長しにくくなっている。これは、基板２の付着表面２ｂ’の表面エネルギーが、第２露出表面２ａ’の表面エネルギーと比較して小さくなっているからである。そのため、表面エネルギーの小さい基板２の付着表面２ｂ’に、第１半導体層７ａを構成する原子または分子等が飛着してきたとしても再度飛散していくか第２露出表面２ａ’に移動すると考えられるからである。
次に、図９（ｂ）に示すように、結晶体８を横方向に成長させることにより、結晶体８を含む第２結晶体10を形成する。具体的には、基板２の第２露出表面２ａ’に形成した結晶体８の側面を、平面透視して、基板２の付着表面２ｂ’を覆うように横方向へ結晶成長させて第２結晶体10を形成する。結晶体８を横方向に成長させることにより、基板２の第２露出表面２ａ’から厚み方向に延びる転位９を、基板２の第１主面２Ａと平行な平面方向に曲げることができる。
第２結晶体10をさらに横方向に成長させることによって、図９（ｃ）に示すように、隣接する２つの第２結晶体10が合わさるようにする。隣接する２つの第２結晶体10同士を合わせることにより、それぞれの第２結晶体10から延びる転位９を結合させて、結合箇所から厚み方向に延びる転位９の数を減らすことができる。
そして、第２結晶体10を合わせた第３結晶体11を上面全体が基板２の第１主面２Ａに対して平坦になるまで、厚み方向に横方向成長を続けることにより、図10に示すように、第１半導体層７ａを形成することができる。
その後、図10に示すように、第１半導体層７ａ上に、発光層７ｂおよび第２半導体層７ｃを順次積層させる。発光層７ｂおよび第２半導体層７ｃは、第１半導体層７ａ上に、第１半導体層７ａに続けて横方向成長させることによって形成することができる。
従来、基板に結晶体を形成して半導体を横方向に結晶成長させるためには、結晶体を形成するために基板の主面に凹凸を設ける必要があった。基板の主面に凹凸を設けて半導体層を成長させた場合、凹凸の凹部からも半導体が成長してしまい、半導体層に存在する転位を減らすことが困難だった。
また、従来、基板の凹凸の凸部同士の間隔を広げると、凹凸の凹部の横幅が大きくなってしまっていた。そのため、凸部上面に形成した結晶体同士を横方向に成長させる際に、半導体層の基板主面に対する平坦性を確保できず、半導体層の結晶性を向上させることが難しかった。具体的には、基板の凹凸の凸部同士の間隔が、例えば３μｍ以上となると、基板上に成長させる半導体層の平坦性を向上させることが難しかった。
本例の製造方法によれば、基板に凹凸を設けずに、基板上に結晶体８を形成することができる。基板２に凹凸をつける必要がないため、基板２上に成長させる第１半導体層７ａ内に存在する転位９が増えることを抑制することができる。また、凹部がないため、結晶体８を横方向に成長させる際に、平坦性を維持しつつ成長させることができる。その結果、第１半導体層７ａの結晶性を向上させることができる。
（変形例６）
基板２の第２露出表面２ａ’に低温バッファ層13を形成した後、結晶体８を形成してもよい。基板２の第２露出表面２ａ’に低温バッファ層13を形成する工程、および低温バッファ層13上に結晶体８を形成する工程について図12を用いて説明する。
基板２の第２露出表面２ａ’に低温バッファ層13を形成した後、結晶体８を形成してもよい。基板２の第２露出表面２ａ’に低温バッファ層13を形成する工程、および低温バッファ層13上に結晶体８を形成する工程について図12を用いて説明する。
基板２の第２露出表面２ａ’に低温バッファ層13を形成する工程について説明する。図12（ａ）に示すように、基板２の第２露出表面２ａ’に結晶体８を成長させる際の成長温度よりも低い温度で結晶成長を行なう。本例のように、半導体層７として窒化ガリウムを用いる場合には、第１半導体層７ａの低温バッファ層13の成長温度は、例えば350℃以上800℃以下に設定すればよい。低温バッファ層13は、第１半導体層７ａを構成する原子からなる微晶質体または微粒子などによって構成されている。
低温バッファ層13を形成する工程の後に行う、低温バッファ層13上に結晶体８を形成する工程について説明する。図12（ｂ）に示すように、基板２の第２露出表面２ａ’に形成した低温バッファ層13の上面に結晶体８を成長させる。結晶体８を形成する前に低温バッファ層13を形成した場合は、基板２の温度が通常の結晶成長させる温度よりも低いことから、基板２の付着表面２ｂ’に半導体がさらに成長されにくくすることができる。一方、基板２の第２露出表面２ａ’に形成された低温バッファ層13の上面には、結晶が成長しやすくなっていることから、基板２の第２露出表面２ａ’には結晶体８を成長しやすくすることができる。
結晶体８を形成する前に低温でバッファ層13を形成する場合には、半導体が基板２の付着表面２ｂ’に結晶成長されにくくした状態で、基板２の第２露出表面２ａ’には結晶成長されやすくすることができる。そのため、結晶体８を基板２の第２露出表面２ａ’またはバッファ層13上に選択的に結晶成長させることができる。
また、基板２の第２露出表面２ａ’に低温バッファ層13を形成する工程と、低温バッファ層13上に結晶体８を形成する工程との間に、基板２を加熱する工程を有していてもよい。基板２の第２露出表面２ａ’に低温バッファ層13を形成した後、基板２を加熱することにより、低温バッファ層13内に形成されている結晶核を増やしたり、結晶核の粒径を大きくしたりすることができる。基板２の加熱は、例えば600℃以上1200℃以下に設定することができる。また、基板２の加熱は、例えば、水素雰囲気中で行なうことができる。
第２露出表面２ｂに低温バッファ層13を形成した基板２を加熱することにより、結晶核を増やすことができ、結晶体８を低温バッファ層13の上面にさらに結晶が成長しやすくすることができる。
（変形例７）
表面加工を行なう工程において、基板２上にマスク３を形成した積層体を加工溶液６に浸漬させるディップ塗布を行なってもよい。このように積層体を加工溶液６に浸漬させることにより、図13に示すように、マスク３から露出した基板２の第１主面２Ａだけでなく基板２の側面２Ｃおよび第２主面２Ｂにフッ素を付着させることができる。積層体を加工溶液６に浸漬させるディップ塗布は、浸漬時間を、例えば、５分以上60分以下に設定することができる。
表面加工を行なう工程において、基板２上にマスク３を形成した積層体を加工溶液６に浸漬させるディップ塗布を行なってもよい。このように積層体を加工溶液６に浸漬させることにより、図13に示すように、マスク３から露出した基板２の第１主面２Ａだけでなく基板２の側面２Ｃおよび第２主面２Ｂにフッ素を付着させることができる。積層体を加工溶液６に浸漬させるディップ塗布は、浸漬時間を、例えば、５分以上60分以下に設定することができる。
積層体を加工溶液６に浸漬させるディップ塗布によって基板２の表面加工を行なった場合には、基板２の側面２Ｃおよび第２主面２Ｂにもフッ素を付着させることができる。これにより、半導体層７を成長させる工程において、基板２の第２露出表面２ａ’以外の基板２の表面からも半導体が成長することを抑制することができる。また、このように表面加工を行なうと基板２の第２主面２Ｂにフッ素によって付着しやすくなることから、発光素子１を基板２の第２主面２Ｂを実装面として回路基板などへ実装した際に、不要な表面電位が形成されず、表面に電流がリークされことを抑制することができる。
＜発光素子＞
上述した、半導体基板の製造方法を用いて作製した発光素子１について以下説明する。図13は、図１のＡ−Ａ’線で切断したときの断面に相当する。なお、上述の発光素子１と重複する部分については同一符号を付し、その説明を省略する。本発明の発光素子は、図14に示すように、基板２および半導体層７を備えている。
上述した、半導体基板の製造方法を用いて作製した発光素子１について以下説明する。図13は、図１のＡ−Ａ’線で切断したときの断面に相当する。なお、上述の発光素子１と重複する部分については同一符号を付し、その説明を省略する。本発明の発光素子は、図14に示すように、基板２および半導体層７を備えている。
基板２は、平面の第１主面２Ａに、複数の第１領域５ａと第１領域５ａ以外の第２領域５ｂとを有している。基板２上に積層される半導体層７は、基板２の第１主面２Ａ上に第１領域５ａ（第２露出表面２ａ’）および第２領域５ｂを覆うように、第１半導体層７ａ、発光層７ｂおよび第２半導体層７ｃが順次積層されている。本例は、上述した半導体基板の製造方法と同様に、基板２がサファイアからなり、半導体層７は窒化物半導体からなっている。
光半導体層７は、上述の半導体基板の製造方法を用いて作製されていることから、図14に示すように、第１半導体層７ａの内部に転位９を有している。転位９は、下端９ａが第１領域５ａに位置するとともに、上端９ｂが平面透視して第２領域５ｂと重なる領域に位置している。本例は、上述の通り、平面となった基板２から厚み方向に延びる転位９を曲げて結合させることによって数を減らすことができる。そのため、平面となった基板２上に、第１半導体層７ａの厚み方向に延びる転位９の数を減らした半導体層７を持つ発光素子１を提供することができる。
（発光素子の各種変形例）
以下、本発明の発光素子の変形例について説明をする。なお、上述の発光素子と重複する部分については同一符号を付し、その説明を省略する。
以下、本発明の発光素子の変形例について説明をする。なお、上述の発光素子と重複する部分については同一符号を付し、その説明を省略する。
（変形例１）
基板２は、第１主面２Ａの第２領域５ｂ（付着表面２ｂ’）にフッ素が存在していてもよい。ここで、基板２の付着表面２ｂ’に存在するフッ素は、基板２の表面上に付着していても、基板２の表面を終端化していてもよい。基板２の第２領域５ｂ（付着表面２ｂ’）にフッ素が存在していることにより、発光素子１に電圧を印加した際に、例えば基板２の付着表面２ｂ’に表面電位が形成されにくくすることができる。そのため、半導体層７を流れる電流が基板２の付着表面２ｂ’で短絡されることを抑制することができる。
基板２は、第１主面２Ａの第２領域５ｂ（付着表面２ｂ’）にフッ素が存在していてもよい。ここで、基板２の付着表面２ｂ’に存在するフッ素は、基板２の表面上に付着していても、基板２の表面を終端化していてもよい。基板２の第２領域５ｂ（付着表面２ｂ’）にフッ素が存在していることにより、発光素子１に電圧を印加した際に、例えば基板２の付着表面２ｂ’に表面電位が形成されにくくすることができる。そのため、半導体層７を流れる電流が基板２の付着表面２ｂ’で短絡されることを抑制することができる。
（変形例２）
第１半導体層７ａの下面のうち平面透視において、第２領域５ｂと重なる部分７ａ’は、図15に示すように、基板２の第１主面２Ａから離れて位置していてもよい。具体的に、第１半導体層７ａの下面の第２領域５ｂと重なる部分７ａ’は、第１半導体層７ａの下面の少なくとも一部であればよい。図15に、基板２および半導体層７の一部を拡大した断面図である。第１半導体層７ａが基板２の第１主面２Ａの一部から離れて位置することにより、第１半導体層７ａの下面全体が基板２の第１主面２Ａ全体と接しないようになっている。そのため、第１半導体層が基板の主面全体と接している場合と比較して、基板２と第１半導体層７ａとの界面に係る応力を緩和することができる。
第１半導体層７ａの下面のうち平面透視において、第２領域５ｂと重なる部分７ａ’は、図15に示すように、基板２の第１主面２Ａから離れて位置していてもよい。具体的に、第１半導体層７ａの下面の第２領域５ｂと重なる部分７ａ’は、第１半導体層７ａの下面の少なくとも一部であればよい。図15に、基板２および半導体層７の一部を拡大した断面図である。第１半導体層７ａが基板２の第１主面２Ａの一部から離れて位置することにより、第１半導体層７ａの下面全体が基板２の第１主面２Ａ全体と接しないようになっている。そのため、第１半導体層が基板の主面全体と接している場合と比較して、基板２と第１半導体層７ａとの界面に係る応力を緩和することができる。
さらに、第１半導体層７ａの下面のうち第２領域５ｂと重なる部分７ａ’が基板２の第１主面２Ａから離れることにより、基板２と第１半導体層７ａ’との間に空間14を有していてもよい。このように基板２と第１半導体層７ａとの間に空間14を有していることにより、発光層７ｂで発光した光を、第１半導体層７ａと空間14との、屈折率の違い、または空間７ａ’と基板２との屈折率の違いによって散乱させることができる。その結果、発光素子１の発光ムラを改善することができる。
＜半導体成長用基板＞
半導体成長用基板２’は、図16（ａ）に示すように、平面である主面２Ａに、それぞれが間隔を隔てて配置された複数の第１領域５ａ（第２露出表面２ａ’）と、第１領域５ａ以外であって、表面にフッ素が存在する第２領域５ｂ（付着表面２ｂ’）とを有している。このような半導体成長用基板２’上に半導体層７を成長させることにより、厚み方向に延在する転位９の数を減らして結晶性を向上させた半導体層７を提供することができる。
半導体成長用基板２’は、図16（ａ）に示すように、平面である主面２Ａに、それぞれが間隔を隔てて配置された複数の第１領域５ａ（第２露出表面２ａ’）と、第１領域５ａ以外であって、表面にフッ素が存在する第２領域５ｂ（付着表面２ｂ’）とを有している。このような半導体成長用基板２’上に半導体層７を成長させることにより、厚み方向に延在する転位９の数を減らして結晶性を向上させた半導体層７を提供することができる。
また、図16（ｂ）に示すように、第１領域５ａ（第２露出表面２ａ’）は、所定の間隔ｈ１を隔てて配置されている。このような間隔ｈ１は、例えば0.1μｍ以上20μｍ以下となるように設定することができる。
半導体成長用基板２’は、上述した半導体基板の製造方法で、基板２にマスク３を被覆する工程、表面加工を行なう工程およびマスク３を除去する工程を順次行なうことによって作製することができる。
Claims (9)
- 基板の表面の第１領域にマスクを被覆する工程と、
前記基板の表面の前記マスクから露出した第２領域にフッ素を付着させる表面加工を行なう工程と、
前記表面加工を行なう工程の後、前記マスクを除去する工程と、
前記マスクを除去する工程の後、前記基板を加熱する工程と、
前記基板を加熱する工程の後、前記マスクが除去された前記第１領域から前記第２領域にかけて半導体層を成長させる工程とを有する半導体基板の製造方法。 - 前記表面加工を行なう工程は、前記第２領域にフッ素を含む溶液を塗布して行なう請求項１に記載の半導体基板の製造方法。
- 前記表面加工を行なう工程は、前記基板に前記マスクを被覆した積層体を、フッ素を含む雰囲気内に配置して行なう請求項１に記載の半導体基板の製造方法。
- 前記表面加工を行なう工程は、前記雰囲気内の圧力を大気圧よりも高くした状態で行なう請求項３に記載の半導体基板の製造方法。
- 前記表面加工を行なう工程は、前記基板を加熱した状態で行なう請求項１−４のいずれかに記載の半導体基板の製造方法。
- 前記マスクを被覆する工程と前記表面加工を行なう工程との間に、前記第２領域に還元剤を塗布する工程をさらに有する請求項１−５のいずれかに記載の半導体基板の製造方法。
- サファイアからなる前記基板を用い、窒化物半導体からなる前記半導体層を成長させる請求項１−６のいずれかに記載の半導体基板の製造方法。
- 前記表面が平面となっている前記基板を用いる請求項１−７のいずれかに記載の半導体基板の製造方法。
- 前記半導体層を成長させる工程は、前記第１領域に半導体結晶を形成させる第１工程と、該第１工程の後、前記半導体結晶を前記第２領域を覆うようにさらに成長させる第２工程とを有する請求項１−８のいずれかに記載の半導体基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012544120A JP5591349B2 (ja) | 2010-11-19 | 2011-04-26 | 半導体基板の製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010258793 | 2010-11-19 | ||
| JP2010258793 | 2010-11-19 | ||
| JP2012544120A JP5591349B2 (ja) | 2010-11-19 | 2011-04-26 | 半導体基板の製造方法 |
| PCT/JP2011/060151 WO2012066804A1 (ja) | 2010-11-19 | 2011-04-26 | 半導体基板の製造方法、および発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2012066804A1 JPWO2012066804A1 (ja) | 2014-05-12 |
| JP5591349B2 true JP5591349B2 (ja) | 2014-09-17 |
Family
ID=46083749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012544120A Active JP5591349B2 (ja) | 2010-11-19 | 2011-04-26 | 半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5591349B2 (ja) |
| WO (1) | WO2012066804A1 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174393A (ja) * | 1998-12-04 | 2000-06-23 | Fuji Electric Co Ltd | Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置 |
| JP2000357843A (ja) * | 1999-06-15 | 2000-12-26 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
| JP2002217116A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置の製造方法 |
| JP2004288934A (ja) * | 2003-03-24 | 2004-10-14 | Kyocera Corp | サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法 |
| JP2006278477A (ja) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | 半導体成長用基板、エピタキシャル基板とそれを用いた半導体装置、および、エピタキシャル基板の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3550070B2 (ja) * | 1999-03-23 | 2004-08-04 | 三菱電線工業株式会社 | ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材 |
-
2011
- 2011-04-26 JP JP2012544120A patent/JP5591349B2/ja active Active
- 2011-04-26 WO PCT/JP2011/060151 patent/WO2012066804A1/ja active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000174393A (ja) * | 1998-12-04 | 2000-06-23 | Fuji Electric Co Ltd | Ｉｉｉ族窒化物半導体およびその製造方法、およびｉｉｉ族窒化物半導体装置 |
| JP2000357843A (ja) * | 1999-06-15 | 2000-12-26 | Nichia Chem Ind Ltd | 窒化物半導体の成長方法 |
| JP2002217116A (ja) * | 2001-01-18 | 2002-08-02 | Sony Corp | 結晶膜、結晶基板および半導体装置の製造方法 |
| JP2004288934A (ja) * | 2003-03-24 | 2004-10-14 | Kyocera Corp | サファイア基板とその製造方法、エピタキシャル基板および半導体装置とその製造方法 |
| JP2006278477A (ja) * | 2005-03-28 | 2006-10-12 | Kyocera Corp | 半導体成長用基板、エピタキシャル基板とそれを用いた半導体装置、および、エピタキシャル基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012066804A1 (ja) | 2012-05-24 |
| JPWO2012066804A1 (ja) | 2014-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101681242B1 (ko) | 발광다이오드의 제조방법 및 이에 의해 제조된 발광다이오드 | |
| CN101295758B (zh) | 含有碳基衬底的铟镓铝氮发光器件以及其制造方法 | |
| JP5906459B2 (ja) | 太陽電池及びその製造方法 | |
| US7943942B2 (en) | Semiconductor light-emitting device with double-sided passivation | |
| JP5117596B2 (ja) | 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法 | |
| JP5792523B2 (ja) | 光電変換装置の作製方法 | |
| JP2010056458A (ja) | 発光素子の製造方法 | |
| JP2008112957A (ja) | ＧａＮ系ＬＥＤチップ | |
| US9105472B2 (en) | Single-crystal substrate,single-crystal substrate having crystalline film,crystalline film,method for producing single-crystal substrate having crystalline film,method for producing crystalline substrate,and method for producing element | |
| JP2015082662A (ja) | 半導体バッファ構造体、それを含む半導体素子及び半導体バッファ構造体を利用した半導体素子の製造方法 | |
| JP6250273B2 (ja) | 光起電力素子及びその製造方法 | |
| WO2013073211A1 (ja) | 太陽電池及び太陽電池の製造方法 | |
| JPWO2016052046A1 (ja) | 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法 | |
| GB2547123A (en) | LED vertical chip structure with special coarsening morphology and preparation method therefor | |
| US9502609B2 (en) | Simplified process for vertical LED manufacturing | |
| JP5620724B2 (ja) | 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。 | |
| KR101370742B1 (ko) | 질화물 반도체 적층 구조체의 제조 방법 및 질화물 반도체 발광 소자의 제조 방법 | |
| JP6096054B2 (ja) | 太陽電池の製造方法 | |
| US9589926B2 (en) | Method of manufacturing semiconductor device | |
| CN101807648B (zh) | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 | |
| JP5591349B2 (ja) | 半導体基板の製造方法 | |
| CN101980391A (zh) | 发光二极管及其制造方法 | |
| KR101137514B1 (ko) | 나노 입자를 이용한 질화물계 반도체 소자의 제조 방법 | |
| KR102049248B1 (ko) | 희생층을 이용한 GaN 결정층 분리 방법 | |
| JP2015512149A (ja) | 多層金属支持体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140729 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5591349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |