JP5588882B2 - 発光ダイオードモジュール - Google Patents

発光ダイオードモジュール Download PDF

Info

Publication number
JP5588882B2
JP5588882B2 JP2010544197A JP2010544197A JP5588882B2 JP 5588882 B2 JP5588882 B2 JP 5588882B2 JP 2010544197 A JP2010544197 A JP 2010544197A JP 2010544197 A JP2010544197 A JP 2010544197A JP 5588882 B2 JP5588882 B2 JP 5588882B2
Authority
JP
Japan
Prior art keywords
light emitting
light
layer
emitting layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010544197A
Other languages
English (en)
Other versions
JPWO2010074287A1 (ja
Inventor
保 宇佐見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mtec Corp
Original Assignee
Mtec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mtec Corp filed Critical Mtec Corp
Priority to JP2010544197A priority Critical patent/JP5588882B2/ja
Publication of JPWO2010074287A1 publication Critical patent/JPWO2010074287A1/ja
Application granted granted Critical
Publication of JP5588882B2 publication Critical patent/JP5588882B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Description

本発明は、発光ダイオード素子が1つの基板上に複数形成されている発光ダイオードモジュールに関し、詳しくは、発光層からその側面方向に放出される光を発光層に垂直な集光方向に反射させる構造を内蔵することにより、輝度及び集光効率を向上させる発光ダイオードモジュールに関する。
従来の発光ダイオード(LED)素子は、例えば、図56に示すような構造を有している(特許文献2を参照)。GaAlN等よりなる発光素子791をメタルステム上に実装し、メタルポスト792、793へのワイヤボンディングを介して電極が外部に取り出される。発光素子791から放出された紫外光により蛍光体795が励起されて波長の長い光が発光される。
別の従来のLED素子の例では、図57に示すように、発光素子891、発光素子を実装するパッケージの基板892、パッケージから外部へ電極を取り出すリード893、ボンディグワイア894、蛍光体895、カバーガラス896等から構成されている。光はカバーガラス896を通して外部に放出される。図58(a)は、上記発光素子891を上方から見た平面図であり、図58(b)はそのX−X’断面図である。発光素子891はサファイア基板991上に形成されたGaAlN等よりなる半導体であり、この半導体は活性層993を挟んでN型半導体層992とP型半導体層994とから構成されている。9921は半導体の外縁を示し、9923はN型半導体層とP型半導体層の境界を示す。N型半導体層992及びP型半導体層994の上には、それぞれボンディングパッド部(電極)996、997が設けられる。また、サファイア基板991の下面には、反射膜995が設けられている。
もともと、光を放出する発光素子の活性層からは、カバーガラス等が配設された方向(集光方向)ばかりでなく、その反対方向や、集光方向とは直角の方向すなわち発光素子の側面方向にも放出される。従来、活性層から集光方向に放出された光はそのまま集光方向へ取り出され、活性層から集光方向とは反対向きに放出された光は反射膜で反射させて集光方向に取り出されている。集光方向とは直角の方向に放出された光は、多くは散乱等により減衰してしまうが、その残りの光を発光ダイオードのパッケージの内部壁面を傾斜させる等して反射させ、集光方向に取り出す工夫もされている(特許文献1、3を参照)。しかし、その集光方向とは直角の方向に放出された光の利用はごく一部に止まっている。
特開2006−303547号 特開平10−93146号 W02006−126330号
一般に、発光ダイオードを構成する半導体層(発光層)のうちの活性層から放出される光は、発光層の表面側から垂直な方向(集光方向)と、発光層の裏面側すなわち集光方向とは逆の方向と、発光層にほぼ沿った方向すなわち集光方向とは略直角をなす方向(側面方向)とに、ほぼ同等の量の光が放出される。発光層は薄膜であるにもかかわらず、多くの場合において、上記側面方向に放出される光の量は全体の40%程度と大きい。このため、発光ダイオードの輝度を総合的に向上させるためには、特に発光層からその側面方向に放出される光を集光方向に効率よく取り出すための構造が必要となる。
発光層で発光する光のうち、発光層にほぼ沿った方向へ放出される光を反射させて集光方向に向ければ、発光層から放出される光を無駄なく利用することができ、総合的に発光ダイオードの輝度を高めることができると考えられる。例えば、図1に示すように、発光ダイオードのパッケージ97内部の壁面を傾斜させることによって、発光素子100からその側面方向に放射される光を集光方向zに反射させる構造とすることができる。また、光路に電極などの光遮蔽物を置かないようにするために、フリップチップ技術を用いることにより、光の集光方向とは反対側から電極を取り出す構造とすることが考えられる。
上記発光素子100は1mm角程度に切断されたチップであり、サファイア基板30の下面に、例えばGaAlNを用いた半導体層(発光層)を備えている。発光層はP型半導体層40aとN型半導体層40bを備え、発光層の下面には反射膜50が設けられている。P型半導体層40aとN型半導体層40bとの界面に形成される活性層から光が放出される。そのうち、サファイア基板30側に放出された光は、サファイア基板を通して図の上方向(集光方向z)に取り出される。また、活性層からサファイア基板30とは反対方向に放出された光は、反射膜50によって反射されて集光方向zに取り出される。さらに、パッケージ97の内部側面をテーパ状に傾斜させることにより、活性層からその側面方向(集光方向zと直角の方向)に放出される光を集光方向に反射させるようにすることができる。そして、発光素子100の集光方向z側には、発光素子からの光で励起されて波長のより長い光を放出する蛍光体90と、透明なカバーキャップ(カバーガラス)98が配設されている。これによって、発光素子の光は蛍光体の蛍光材料を励起して光を発し、その光はカバーガラスを経て外部に放出される。
また、発光素子100の電極は、上記の光路を妨げないように配設することが好ましい。そこで、発光素子内部の配線を通して発光層のP型半導体層と電気的に接続されるフリップチップ電極81aと、N型半導体層と電気的に接続されるフリップチップ電極81bを、集光方向zとは反対側に設ける。各フリップチップ電極は、パッケージ基板94の基板上の導体と電気的に接続される。発光素子100の電極は、更にパッケージ基板における導体配線及びリード85を介して、外部と電気的に接続される。
しかしながら、発光層からその側面方向に放出される光を集光方向に反射させるためには、発光素子の端面に至り更に素子の外部に至るまでには発光素子内部で多くの光が減衰したり素子界面で散乱等してしまうため、発光層の至近位置にミラーを形成しないと効率よく光を捕捉することができない。すなわち、発光層にほぼ沿った方向の光の減衰を抑えるために、その方向の発光素子内の光路をできるだけ短くする必要がある。このために、発光層のサイズをできるだけ小さくするとともに、光を反射するミラーを発光層の至近に設置する必要がある。しかし、このような構成は、発光素子が1mm角程度と小さく、発光層の厚さは数ミクロン程度と薄いため、その発光層に対して傾斜したミラーを形成することは難しく、実用化されていないのが現実である。このため、発光層から放出される光のうち有効利用できているのは、集光方向に向けて放出される光と、その反対方向に放出されて背面の反射膜で反射される光だけと言っても過言ではない。集光方向と直角な方向へ放出される光、すなわち発光層にほぼ沿った方向に放出される光はほとんど吸収されたり散乱等されてしまい、有効には使用されていない。
また、発光部の至近位置でミラーを形成するためには、発光素子をいくつかに分離することが好ましい。しかし、素子を小さな面積の素子に分割してその集合とすることにより二つのデメリットが発生する。ひとつは素子間を分離するためのスペースが必要となり、このスペースは通常は分離以外に機能を果たさないことにあり、面積効率の点で不利が発生することである。もう一つのデメリットは、素子の中央部より端面に近い部分の比率が高くなり、端面近傍では結晶の不連続性による発光効率が低くなる効果があるため、端面近傍の比率が高くなる小さな面積の素子の集合では発光効率が不利となる点である。これは、端面の比率は素子の一辺の長さに比例して、素子の面積は一辺の長さの二乗に比例するという数学的な原理による。このようなデメリットのために、通常は、素子を小さな面積の素子に分割してその集合とする発想はできない。しかし、発光層からその側面方向に放出される光を発光層に垂直な集光方向へ反射させることにより側面方向の光を積極的に活用することが可能になれば、素子の大きさが小さくなることで側面方向の減衰を抑制するプラスの効果と、発光部の一つ一つが小さくなることで端面比率が多くなるというマイナスの効果、及び発光部間に分離スペースが必要というマイナスの効果とを相殺して、デメリットを上回る大きなプラス効果を創出ことができる。
本発明は、この様な事情に鑑みなされたものであり、発光素子の発光層から全方向に放出される光を、発光層の側面の至近位置にて集光方向に向ける構造を内蔵することにより、輝度及び集光効率の高い発光ダイオードモジュールを提供することを目的とする。
本発明は、以下の通りである。
1.薄膜により基板上の一定領域に形成された発光層を備え、前記発光層から放出される光を前記発光層に垂直な集光方向に取り出す発光ダイオード素子が1つの前記基板上に複数形成されている発光ダイオードモジュールであって、前記発光ダイオード素子毎に、前記発光層の側面の全て又は一部を囲んで前記発光層に対して22.5°以上且つ67.5°以下の角度で傾斜した側方反射部を備え、前記発光層から前記発光層と略平行方向に放出される光を前記側方反射部によって略前記集光方向に反射させ、前記発光層を挟んで前記集光方向とは反対側に背面反射膜を備えて、前記発光層から前記集光方向と反対側へ放出される光は、前記背面反射膜によって前記集光方向に反射させ、前記基板は前記発光層から放出される光を透過させる透明基板であり、前記透明基板側から順に、前記発光層から放出される光を透過させ且つ導電性を有する第1の導電層と、前記発光層と、導電性を有する第2の導電層と、複数の前記発光ダイオード素子上に形成される電源配線層とを積層して備え、前記電源配線層において、前記第1の導電層と電気的に接続された第1の導体と、前記第2の導電層と電気的に接続された第2の導体とがそれぞれ配線されることにより、各前記発光ダイオード素子が電気的に接続されて構成されることを特徴とする発光ダイオードモジュール
2.前記電源配線層上に配設される少なくとも2つのフリップチップ電極又はフリップチップ用電極を備え、各前記フリップチップ電極又はフリップチップ用電極は、前記第1の導体及び前記第2の導体とそれぞれ電気的に接続されて構成される前記1.記載の発光ダイオードモジュール。
.前記発光層から放出される光を透過させ少なくとも前記発光層の側面を覆い、且つ厚さが前記基板側で厚くその反対側に向けて薄くなるように傾斜して形成された透過膜層を備え、前記透過膜層の外面に形成された反射膜が前記側方反射部を構成する前記1.又は2.に記載の発光ダイオードモジュール
.前記発光層は前記基板側で広くその反対側に向けて狭くなる略台形状に形成され、その発光層から放出される光を透過させ少なくとも前記発光層の側面を覆うように形成された透過膜層を備え、前記透過膜層の外面に形成された反射膜が前記側方反射部を構成する前記1.又は2.に記載の発光ダイオードモジュール
前記側方反射部は、シリコンを母材とする第2の基板上に、前記発光層に対応するように形成され前記発光層が形成された前記透明基板と前記側方反射部が形成された前記第2の基板とを対向させて貼り合わせて構成される前記1.又は2.に記載の発光ダイオードモジュール
.前記電源配線層上に前記フリップチップ電極又はフリップチップ用電極が配設された後に、前記透明基板が除去されて構成される前記2.乃至5.のいずれかに記載の発光ダイオードモジュール。
本発明の発光ダイオードモジュールによれば、各発光ダイオード素子は、薄膜により基板上に形成された発光層の側面の近傍に、発光層に対して所定範囲の角度で傾斜した側方反射部を備え、発光層から発光層と略平行方向に放出される光を側方反射部によって発光層に対して略垂直な方向に反射させるため、発光層から垂直な集光方向に放出される光のみならず、発光層と略平行な方向に放出される光を集光方向に取り出すことができる。半導体技術を用いて1つの基板上に微細な側方反射部を形成することができ、本発明の構成は、白色の発光ダイオードに限らず、既存の単色の発光ダイオードにも適用することができる。これによって、総合的に発光ダイオード素子の輝度を高めることができ、発光ダイオード素子への注入電流あたりの集光量を最大にしてエネルギー効率の良い発光ダイオード素子を実現することが可能になる。
前記側方反射部は、前記発光層の側面の全て又は一部を囲んで形成されており、前記発光層に対して22.5°以上且つ67.5°以下の角度で傾斜しているため、前記発光層と略平行な方向に放出される光の大半又は多くを略集光方向に取り出して利用することができる。
前記発光層を挟んで前記集光方向とは反対側に背面反射膜を備えるため、前記発光層から前記集光方向と反対側へ放出される光は、背面反射膜によって集光方向に反射される発光層から全方向へ放出される光を集光方向に取り出すことができ、輝度とエネルギー効率が更に優れた発光ダイオード素子を実現することができる。
前記発光層及び前記側方反射部は、前記基板の前記集光方向側の面上に形成することも可能である(参考例)。その場合には、既存の半導体技術を用いて容易に発光層及び側方反射部を製造することができ、発光ダイオード素子を駆動するための電極及び配線を簡単な構造により一体化することができる。
前記基板は前記発光層から放出される光を透過させる透明基板であり、前記背面反射膜は、前記透明基板の前記集光方向とは反対側の面上に形成することも可能である(参考例)。その場合には、その全面に背面反射膜を容易に形成することができる。
前記基板上に前記発光層の側面を囲んで形成され且つ発光層の側面と対向する壁面が前記所定範囲の角度で傾斜した側壁部を備え、少なくとも発光層の側面と対向する前記壁面に形成された反射膜が前記側方反射部を構成することも可能である(参考例)。その場合には、発光層と側方反射部を同一の材料を使用して一連の工程によって形成することができ、側方反射部を内蔵した発光ダイオード素子を効率よく製造することが可能になる。
前記基板は、前記発光層から放出される光を透過させる透明基板であり、発光層は、透明基板の前記集光方向とは反対側の面上に形成されているため、既存の半導体技術を用いて容易に発光層、背面反射膜、電極等を形成することができる。また、透明基板の集光方向側を覆うように蛍光体を容易に配設することが可能であり、蛍光体を設ける場合には、発光層から直接又は反射されて到達する光を蛍光体で捕捉することができる。
前記発光層から放出される光を透過させ少なくとも前記発光層の側面を覆い、且つ厚さが前記基板側で厚くその反対側に向けて薄くなるように傾斜して形成された透過層を備え、前記透過層の外面に形成された反射膜が前記側方反射部を構成する場合には、発光層等と側方反射部を同一基板面上に同一の材料を使用して一連の工程によって形成することができ、側方反射部を内蔵した発光ダイオード素子を効率よく製造することが可能になる。
前記発光層は前記基板側で広くその反対側に向けて狭くなる略台形状に形成され、その発光層から放出される光を透過させ少なくとも前記発光層の側面を覆うように形成された透過膜層を備え、前記透過膜層の外面に形成された反射膜が前記側方反射部を構成する場合には、発光層等と側方反射部を同一基板面上に同一の材料を使用して一連の工程によって形成することができ、側方反射部を内蔵した発光ダイオード素子を効率よく製造することが可能になる。
前記基板は、前記発光層から放出される光を透過させる透明基板と、第2の基板とからなり、前記透明基板の前記集光方向とは反対側の面上に形成された前記発光層と、前記第2の基板上に、前記発光層に対応するように形成された前記側方反射部と、を備え、発光層が形成された透明基板と側方反射部が形成された第2の基板とを対向させて貼り合わせて構成される場合には、シリコン基板のエッチング等により好ましい傾斜角度の側方反射部を形成することができるため、集光性能に優れた発光ダイオード素子を実現することができる。
前記透明基板側から順に、前記発光層から放出される光を透過させ且つ導電性を有する第1の導電層と、発光層と、導電性を有する第2の導電層と、電源配線層とを備え、電源配線層において、第1の導電層と電気的に接続された第1の導体と、第2の導電層と電気的に接続された第2の導体とがそれぞれ配線されるため、発光層等と発光層を駆動するための電極及び電源配線を一体として形成することが可能であり、しかも、電極や電源配線等によって、発光層から直接又は反射されて集光方向に放出される光を遮らないため、集光性能に優れた発光ダイオード素子とすることが可能になる。
前記発光層より前記集光方向側に蛍光物質を含んだ発光体が更に配設され、蛍光物質は、発光層から放出された光の少なくとも一部を吸収して異なる波長の光を発するようにすることも可能である。その場合には、発光層から放出された光の色を変換し、又は発光層から放出された光と組み合わせることによって、所望の色の光(例えば白色光)を得ることが可能になる。蛍光体は、発光層から直接又は反射されて集光方向に放出された光を捕捉し又は通過させることができる。
本発明の発光ダイオードモジュールによれば、上記の側方反射部を備えた発光ダイオード素子が1つの前記基板上に複数形成され、各発光ダイオード素子が電気的に接続されて構成されるため、半導体技術を用いて1つのウェーハ上に微細な上記発光ダイオード素子を配列して製造することができ、またパッケージングのスペース効率に優れた発光ダイオードモジュールとすることができる。これによって、総合的に、小形で、輝度が高く且つエネルギー効率の良い発光ダイオードモジュールを実現することが可能になる。
各前記発光ダイオード素子は、前記透明基板側から順に、透明な第1の導電層と、発光層と、第2の導電層と、を備え、更に、複数の前記発光ダイオード素子上に、電源配線層を備え、電源配線層において、第1の導電層と接続された第1の導体と、第2の導電層と接続された第2の導体とがそれぞれ配線されて構成されるため、各発光ダイオード素子の発光層等と発光層を駆動するための電極、各発光ダイオード素子間の電源配線を一体として形成することが可能であり、しかも、電極や電源配線等によって、各発光層から直接又は反射されて集光方向に放出される光を遮らないため、集光性能に優れた発光ダイオードモジュールとすることが可能になる。
前記電源配線層上に設けられる少なくとも2つのフリップチップ電極又はフリップチップ用電極を備え、各フリップチップ電極等は第1の導体及び第2の導体とそれぞれ電気的に接続されて構成される場合には、更にフリップチップ電極等を一体として形成することが可能になる。
前記電源配線層上に前記フリップチップ電極等が配設された後に、前記透明基板を除去して構成される場合には、透明基板内での光の減衰を減らすことができるため、集光性能が高まる。
さらに、除去された前記透明基板と接していた前記第1の導電層の露出した表面なし地に加工することも可能であり、その場合には、その表面での光の全反射率を低下させることができ、一層集光性能を高めることができる。
複数の前記発光層より前記集光方向側に蛍光物質を含んだ発光体が更に配設され、蛍光物質は、各発光層から放出された光の少なくとも一部を吸収して異なる波長の光を発するようにすることも可能である。その場合には、複数の発光ダイオード素子の発光層をまとめて1つの蛍光体を設ければよく、各発光層から放出された光の色を変換し、又は各発光層から放出された光と組み合わせることによって、所望の色の光(例えば白色光)を得ることが可能になる。蛍光体は、各発光層から直接又は反射されて集光方向に放出された光を捕捉し又は通過させることができる。
本発明について、本発明による典型的な実施形態の例を挙げ、言及された複数の図面を参照しつつ以下の詳細な記述にて説明する。同様の参照符号は図面のいくつかの図を通して同様の部品又は構成を示す。
発光ダイオード素子の構成を説明するための断面図である。 発光ダイオード素子(光マイクロセル)の参考の構成を示す断面図である。 図2の発光ダイオード素子の平面図である。 本発明における発光ダイオード素子の基本的な構成を示す断面図である。 本発明における発光ダイオード素子に内蔵される側方反射部(マイクロミラー)の傾斜角と反射光の方向との関係を説明するための図面である。 参考形態1における発光ダイオードモジュール(光マイクロモジュール)の構成例を示す平面図である。 図6の発光ダイオードモジュールを構成する1つの発光ダイオード素子を説明するための平面図である。 図6の発光ダイオードモジュールを構成する発光ダイオード素子間の電気的な接続方法を説明するための平面図である。 図6の発光ダイオードモジュールを構成する発光ダイオード素子と電極部との電気的な接続方法を説明するための平面図である。 図6の発光ダイオードモジュールの等価回路図である。 参考形態1における発光ダイオード素子の第1の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考形態1における発光ダイオード素子の第1の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考形態1における発光ダイオードモジュールの第1の構造例及び光の進行方向を説明するための断面図である(図6のX−X’断面に相当する)。 参考形態1における発光ダイオード素子又は発光ダイオードモジュールの第1の製造方法を説明するための断面図である。 図14に示した発光ダイオード素子の製造方法のうち、側方反射部を形成する工程を説明するための断面図である。 参考形態1の発光ダイオード素子の第1の構造による光の進行方向を説明するための断面図である。 参考形態1における発光ダイオード素子の第2の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考形態1における発光ダイオード素子の第2の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考形態1における発光ダイオードモジュールの第2の構造例及び光の進行方向を説明するための断面図である(図6のX−X’断面に相当する)。 参考形態1における発光ダイオード素子又は発光ダイオードモジュールの第2の製造方法を説明するための断面図である。 参考形態1における発光ダイオード素子の第3の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考の形態1における発光ダイオード素子の第3の構造例を説明するための断面図である(図7のY−Y’断面に相当する)。 参考形態1における発光ダイオード素子又は発光ダイオードモジュールの第3の製造方法を説明するための断面図である。 実施の形態2における発光ダイオードモジュールをパッケージに実装する例を説明するための断面図である。 実施の形態2における発光ダイオードモジュールを、蛍光体を備えてパッケージに実装する例を説明するための断面図である。 実施の形態2における発光ダイオードモジュールの構造例及び光の進行方向を説明するための側面図である。 実施の形態2における発光ダイオードモジュールの構造例を説明するための斜視図である。 図27の発光ダイオードモジュールの集光方向を下にした斜視図である。 実施の形態2における発光ダイオード素子の第1の構造例及び光の進行方向を説明するための断面図である。 実施の形態2における発光ダイオード素子の第1の製造方法を説明するための断面図である。 実施の形態2における発光ダイオード素子の第2の製造方法を説明するための断面図である。 実施の形態2における発光ダイオード素子の第1の構造例を説明するための断面図及び平面図である。 図32に示した発光ダイオード素子の別の構造例を表わす平面図である。 実施の形態2における発光ダイオードモジュールをウェーハ上に形成する例を説明するための図である。 実施の形態2における側方反射部(マイクロミラー)の別の形成方法(1)を説明するための断面図である。 実施の形態2における側方反射部(マイクロミラー)の別の形成方法(2)を説明するための断面図である。 実施の形態2における側方反射部(マイクロミラー)の別の形成方法(3)を説明するための断面図である。 実施の形態2における発光ダイオード素子の別の構造例及び光の進行方向を説明するための断面図である。 実施の形態2における発光ダイオード素子(側方反射部)の第3の製造方法を説明するための断面図である。 実施の形態2における発光ダイオード素子(側方反射部)の第4の製造方法を説明するための断面図である。 図40に示した製造方法により製造された発光ダイオード素子における光の進行方向を説明するための断面図である。 実施の形態3における発光ダイオードモジュールをパッケージに実装する例を説明するための断面図である。 実施の形態3における発光ダイオードモジュールを、蛍光体を備えてパッケージに実装する例を説明するための断面図である。 実施の形態3における発光ダイオードモジュールの構造例を説明するための側面図である。 図44に示した発光ダイオードモジュールの斜視図である。 実施の形態3の発光ダイオードモジュールについて、光の進行方向を説明するための側面図である。 実施の形態3における発光ダイオード素子の構造例を説明するための断面図及び平面図である。 実施の形態3における発光ダイオード素子の側方反射部(マイクロミラー)を、ウェーハ上に形成する工程を説明するための断面図である。 シリコンウェーハの面方位とエッチング特性の関係を説明するための図である。 実施の形態3における発光ダイオード素子の透明基板側の構造を形成し、側方反射部を形成した第2の基板(シリコン基板)と貼り合わせる工程を説明するための断面図である。 実施の形態3における発光ダイオード素子の電極構造を形成する工程を説明するための断面図である。 図40に示した製造方法により製造された発光ダイオード素子における光の進行方向を説明するための断面図である。 実施の形態3における発光ダイオードモジュールに、電源配線層及びフリップチップ電極を形成した状態を表わす側面図である。 電源配線層上にフリップチップ電極が配設された後に、透明基板が除去されて構成される発光ダイオードモジュールを説明するための断面図である。 基板上に発光ダイオード素子及び電源配線層が形成された後に、ウェーハ状態で、貫通導電ビアが形成された別のウェーハ基板を貼り合わせた断面図である。 従来の発光ダイオードの構造を説明するための断面図である。 従来の別の発光ダイオードの構造を説明するための断面図である。 図57の発光ダイオードに備えられている発光素子の構造を説明するための平面図及び断面図である。
本発明における発光ダイオード素子は、薄膜により基板上に形成された発光層から放出された光を、発光層とは垂直な方向に取り出す発光ダイオードであり、発光層から発光層と略平行方向(発光層の側方)に放出される光を反射させて取り出すための構造を備える。以下では、発光層から放出された光を利用するために取り出す方向を「集光方向」という。上記「側方」とは、発光層の面に沿った方向すなわち集光方向とは直角をなす方向である。すなわち側方に放出される光とは、発光層の側面から放出される光をいう。
本発明の要旨の1つは、半導体製造技術を利用して、上記のような薄膜の側方に微細な側方反射部を形成することにある。よって、以下では、この側方反射部を「マイクロミラー」といい、基板上に形成された発光層とマイクロミラーとを備えた1つの発光ダイオード素子を「光マイクロセル」という。
また、本発明の要旨は、上記の光マイクロセルを同じ基板上に配列して形成することが可能な構造とすることである。複数の光マイクロセルを同じ基板上に配列して形成し、その各光マイクロセルを電気的に接続することによって、複数の光マイクロセルを備えた1つのモジュールを構成することができる。このモジュールを、以下では「発光ダイオードモジュール」又は「光マイクロモジュール」という。発光ダイオードモジュール(光マイクロモジュール)は、それを構成する各光マイクロセルに電源を供給するために一体に形成された電極や電源配線層を含むことができる。
図2及び図3に、発光ダイオード素子の参考の構造を模式的に示す。図2は断面図であり、発光ダイオード素子10は、基板3上に形成された発光層4と、その発光層の側面4sの近傍に、発光層4に対して所定範囲の角度αで傾斜した側方反射部6を備えている。発光層4は、半導体層4a及び4bと、その間に形成されて光を放出する活性層4cとを備える薄膜であり、発光層4の厚さは数μm程度である。
前記基板3の材料は、薄膜の発光層を形成できる限り、とくに限定されない。例えば、サファイア(Al)、シリコン(Si)、炭化シリコン(SiC)等が挙げられる。以下では、サファイア基板など、発光層から放出される光を透過させる基板を「透明基板」という。
前記発光層4は、半導体層4a、4b及び4cを備えている。以下では、GaAlNを材料とし紫外光を発する発光ダイオードを例に取り上げて説明する。例えば、半導体層4aはP型GaAlN半導体であり、半導体層4bはN型GaAlN半導体である。GaAlNを材料とした発光ダイオードは、緑色〜紫外域の光を発するものが知られている。この他、発光ダイオードの半導体材料としてGaN、InGaN、ZnSe、ZnO等さまざまなものがある。しかし、本発明は半導体で構成される発光層から放出される光を集光する構造に関するものであり、半導体の材料や発光層の構成は特に限定されるものではなく、発光層から放出される光の波長もまた限定されるものではない。すなわち、本発明の光マイクロセル、光マイクロモジュールの構造は、発光層に用いる材料や発光色に関わらず適用することが可能である。
光マイクロセル10は、発光層4に対して集光方向zとは反対方向に、背面反射膜5を備えることができる。背面反射膜5は、発光層4(活性層42)から集光方向zとは反対向きに放出される光を集光方向zに反射させるミラーである。図2に示す光マイクロセル10では、発光層4及び側方反射部(マイクロミラー)6が、集光方向z側の基板3面上に形成されている。この場合、背面反射膜5は、図2に示すように基板3と発光層4との間に設けることができる。また、基板3として透明基板を使用する場合には、その透明基板の下面すなわち発光層4が形成された面とは反対側の面に背面反射膜を設けてもよい。
背面反射膜の材料は、光を反射する薄膜を形成することができる限り、特に限定されない。例えば、アルミニウム、銀、ニッケル、クロム、コバルト等が挙げられる。
図2に示すように、光マイクロセル10では、活性層4cから集光方向zに向けて放出された光はそのまま取り出すことができる(p)。活性層4cから集光方向zとは逆向きに放出された光は、背面反射膜5によって反射され、集光方向に取り出される(q)。また、活性層4cに沿って活性層と略平行な方向Sに進み、発光層の側面4sから放出された光は、マイクロミラー6によって反射され、略集光方向に取り出される(r)。
図4に示すように、光マイクロセルは、透明基板31を使用し、集光方向zとは反対側の基板面に発光層41及びマイクロミラー61を設ける構造としてもよい。この光マイクロセル11では、発光層41の下面に背面反射膜51が形成されている。マイクロミラー61は、透明基板31の面上に発光層41と同時に形成することができる。また、基板を透明基板と第2の基板とから構成してもよい。この場合、透明基板31の面上に発光層41を形成し、かつ第2の基板上にマイクロミラー61を形成し、両基板を貼り合わせることによって光マイクロセル11を構成することができる。いずれの場合にも、発光層(活性層)から各方向に放出される光は、透明基板31を通して、前記同様に集光方向に取り出すことができる(p、q、r)。
上記マイクロミラー(6、61)は、発光層の側面の近傍に形成され又は発光層の側面を覆って形成される構造体(側壁部)の表面とすることができる。すなわち、発光層の側面と対向する側壁部の壁面を活性層に対して角度αで傾斜させ、その壁面の表面を光の反射面とすることによって、マイクロミラーを構成することができる。実施例に示すように、上記側壁部は、発光層を形成する材料(例えばGaAlN)と同じ材料により形成されてもよいし、異なる材料(例えば、シリコン、シリコン酸化物等)によって形成されてもよい。また、上記壁面の傾斜を形成するために、絶縁層又は発光層から放出される光を透過する透過膜層を設けることができる。絶縁層又は透過膜層の材料は限定されないが、例えばシリコン酸化物(SiO等)を用いることができる。また、上記反射面は、側壁部自体の表面であってもよいし、側壁部の表面に反射膜が形成されてもよい。その反射膜の材料は、光を反射する薄膜を形成することができる限り、特に限定されない。例えば、アルミニウム、銀、ニッケル、クロム、コバルト等が挙げられる。
図3は、前記発光ダイオード素子10を集光方向z側から見た平面図である。発光層4は、基板3の上の一定領域に形成されており、発光層4の周縁近傍をマイクロミラー6が囲んで構成されている。1つの光マイクロセルのサイズは特に限定されず、例えば、1辺を数十〜数百μm程度の大きさとすることができる。また、マイクロミラー6を形成する部分の幅は、数μm〜数十μm程度とすることができる。
1つの光マイクロセルの大きさは、発光層に沿った方向(図2に示される方向S)に進む光の減衰を最小限に抑えるために、小さい方がよい。発光層に沿った方向の光の減衰が少なければ、発光のために注入する電流あたりの集光量を大きくすることができるからである。また、発光層の側方に放出される光の減衰を抑えるために、発光層とマイクロミラーとの間は狭い方が望ましい。
一方、発光層のサイズを小さくし過ぎると界面の面積比率が高くなり、発光効率が低下することが知られている。また、マイクロミラー及びその周辺部は発光に直接は寄与しないため、マイクロミラー周辺部の面積やマイクロミラーの存在そのものによって、発光量が制限される。したがって、充分な集光量を得るためには、発光層の面積を大きくしなければならないこととなる。
本発明の目指すところは、発光ダイオードへの注入電流あたりの集光量を最大にして、エネルギー効率の良い発光ダイオードを実現することにある。したがって、発光層の大きさ、発光に寄与しないマイクロミラー部の大きさ、発光層とマイクロミラーとの間の距離などの関係で、光マイクロセルの大きさは最適化される必要がある。発光層の厚さや発光材料などによって最適な条件は異なるが、いかなる大きさの光マイクロセルにおいても、光マイクロセル単位で集光効率を最大にし、その結果として複数の光マイクロセル群から構成される光マイクロモジュールの発光効率を最大にするという考え方は同じである。
また、本発明は、1つの光マイクロセルにおいて、発光層の側面の近傍に発光層の側面と対向し且つ発光層に対して傾斜したマイクロミラーを形成することが可能な構造であることを特徴としている。これによって、マイクロミラーは、発光層の側面方向の全周縁を囲んで設けられることもできるし、その全周囲の一部に設けられてもよい。発光層の側方に放出される光をできるだけ多く補足してマイクロミラーにより集光方向に集めるために、マイクロミラーは発光層の周囲の大半に形成されることが好ましく、図3に表わされているように発光層4の全周囲に形成されることが更に好ましい。
次に、マイクロミラーの傾斜角度αについて説明する。
図5において、横方向は発光層と平行な方向S、上方向は集光方向z、面Mはマイクロミラーの反射面を表わす。発光層から発光層に沿った方向に放出された光(in)は、マイクロミラー面Mによって、略集光方向に反射される(out)。
同図(a)に示すように、マイクロミラーの傾斜角αが45°の場合には、マイクロミラーで反射した光は発光層に垂直な集光方向zへ向かうため最も好ましい。また、同図(b)、(c)に示すように、傾斜角αが60°又は30°であった場合には、光は集光方向zに対して30°外れた方向に反射する。この場合、集光方向の光のベクトル強度は約1.73/2となり、光の強度の約86%を集光方向に取り出すことができる。また、同図(d)、(e)に示すように、傾斜角αが67.5°又は22.5°であった場合には、光は集光方向zに対して45°外れた方向に反射する。この場合、集光方向の光のベクトル強度は約1/2となるが、それでも光の強度の約50%を集光方向に取り出すことができる。
したがって、発光層に対するマイクロミラーの傾斜角αが略45°(例えば、22.5°以上かつ67.5°以下、好ましくは30°以上かつ60°以下、最も好ましくは45°)であるマイクロミラーを形成すれば、その傾斜角に応じた強度の光を集光方向に取りだすことが可能となる。
マイクロミラーの反射面は、必ずしも全体が平面である必要はなく、曲面から構成されてもよい。後述する実施例に挙げるように、マイクロミラーは種々の製造方法により種々の形状に形成することができる。しかし、いずれの場合においても、発光層に略平行な方向に進む光を、マイクロミラーにより集光方向に向けることは共通の構成である。
発光層に略平行な方向に進む光は、発光層内部及び発光層とマイクロミラーとの間の構造や材料の屈折率の違いにより屈折、反射、散乱等し、光の進行方向は材料の組み合わせや各層及び表面の凹凸等に複雑に影響される。このため、実際上は、発光層の側面に対向するマイクロミラー全体(裾部から頂部まで)の傾斜角が0°以上かつ90°以下の範囲であり、発光層中の活性層に対向する部分を中心とした反射面中央部の傾斜角が略45°となるように形成されれば、集光効果を奏することができる。
光マイクロセル及び光マイクロモジュールの上方(集光方向)に、蛍光顔料、蛍光染料などの蛍光物質を含んで構成された蛍光体を配設することができる。蛍光体を備える場合、発光層から放出された光は、直接又は反射等して蛍光物質に当たり、蛍光物質が励起されてより波長の長い光を発する。このため、とくに、集光方向に蛍光体が備えられる場合には、マイクロミラーにおいて反射される光の方向が集光方向から外れていても、蛍光体によって光を捕捉することが可能な範囲の方向に光が反射されればよいこととなる。
この他、光マイクロセル及び光マイクロモジュールは、発光層に電源を供給するための電極及び電源配線を一体に形成して構成することができる。電極及び電源配線に用いる材料は導電性を有する限り特に限定されず、例えばアルミニウムを用いることができる。また、酸化インジウム(ITO)等を、透明な導電膜として用いることができる。
発光層の電極は、N型半導体層及びP型半導体層のいずれかとそれぞれ電気的に同一であるか又は電気的に接続された第1の導電層及び第2の導電層を、発光層と一体に形成することができる。以下では、N型半導体層と接続された電極(カソード)をN型電極又はN電極、P型半導体層と接続された電極(アノード)をP型電極又はP電極と表記する。
また、光マイクロセル及び光マイクロモジュールは、上記各電極に配線をする電源配線層を一体に形成することができる。電源配線層は、上記第1の導電層と電気的に接続された第1の導体と、上記第2の導電層と電気的に接続された第2の導体とがそれぞれ配線される。光マイクロセル又は光マイクロモジュールと外部(パッケージ基板、メイン基板、リード端子など)との接続方法は限定されず、例えばワイヤボンディングがされてもよいし、突起状の電極(バンプ)を備えることによりフリップチップ実装がされてもよい。
フリップチップ実装を行うために、光マイクロセル及び光マイクロモジュールは、発光層が集光方向とは反対側の透明基板の面上に形成される場合、上記第1の導体と電気的に接続されるフリップチップ電極又はフリップチップ用電極と、上記第2の導体と電気的に接続されるフリップチップ電極又はフリップチップ用電極とを備えることができる。上記フリップチップ電極(バンプ)の形状は特に限定されず、例えば柱状であってもよいし、球状、板状等であってもよい。また、上記フリップチップ用電極とは、フリップチップ実装を行うための電極をいい、膜状、平板状などその形状は問わない。このフリップチップ用電極上にバンプが設けられてもよいし、このフリップチップ用電極を用いて、バンプが設けられたパッケージ基板上に本光マイクロセル又は光マイクロモジュールが実装されるようにすることもできる。また、上記フリップチップ電極等は、ウェーハ状態で形成されてもよいし、ウェーハから1つ1つの光マイクロセル又は光マイクロモジュールに分割した後に、スタッドバンプが形成されてもよい。
光マイクロセル及び光マイクロモジュールは、発光層が集光方向とは反対側の透明基板の面上に形成される場合、透明基板上に形成された構造物(発光層、マイクロミラー、電源配線層、フリップチップ電極等)が物理的に固定された後、その透明基板が除去(リフトオフ)されてもよい。すなわち、光マイクロセル又は光マイクロモジュールの電源配線層上にフリップチップ電極等が配設された後、透明基板を除去することができる。例えば、実施例に記載するように、光マイクロセル又は光マイクロモジュールが別のウェーハ基板やパッケージ基板等に実装された後に、透明基板を除去することができる。
更に、透明基板が除去された後の発光層側の露出した表面を、ブラスト等によってなし地に加工することもできる。ここで「なし地」とは、発光層内部の光が表面で全反射しない程度に表面を均等にあらすことをいう。
また、光マイクロセル及び光マイクロモジュールは、図1に示したものと同様に、パッケージに実装することができる。光マイクロセル及び光マイクロモジュールは、公知のパッケージ(例えば、図56、図57を参照)に実装することもできる。パッケージ内には蛍光体を備えることができる。光マイクロセルの発光層から可視光が放出され、その可視光をそのまま利用する場合には、蛍光体は不要である。
参考形態1)
発光層及びマイクロミラーを基板の集光方向側の面上に形成して、光マイクロセル及び光マイクロモジュールを構成することができる。
光マイクロモジュールのレイアウトの例を図6の平面図に示す。この例で、光マイクロモジュール201は、1つの基板上で6行4列のマトリックス状に配置された24個の素子(セル)により構成されている。このうち、P電極の部分701a及びN電極の部分701bを除くセルC〜C22が、光マイクロセルである。
図7は、上記光マイクロモジュール201を構成する1つの光マイクロセルの平面図である。光マイクロセルは、前述のとおり、基板上に形成された半導体層(例えばGaAlN)、マイクロミラー等から構成されている。図7において、半導体層は基板上の境界4010内に形成されており、P型(例えば、P型GaAlN)領域とN型(例えば、N型GaAlN)領域とは、境界4011によって区分されている。半導体層の領域4010を囲んで、マイクロミラー61が設けられている。また、光マイクロセルの境界領域にある基板上の配線領域7010は、P電極及びN電極からの配線に用いるためのスペースであり、この光マイクロセルから放出される光を遮らないような位置に設けられている。
図6において、例えば光マイクロセルC11は、P型領域401aと、N型領域401bとを備えている。横方向に並んだ光マイクロセルC11、C12及びC22には、P電極701aと同じ配線材料(例えば、Al)を用いて配線761aがなされている。また、N電極701bと各光マイクロセルのN型領域とも、同様の配線(761b等)により接続されている。これらの配線は、光マイクロセルの前記配線領域7010を利用して行うことができる。これにより、発光層及び光マイクロミラー部から放出される光が配線によって遮られないようにすることができる。
また、縦列に並ぶ各光マイクロセルのP型領域の間は、透明導電膜7613により相互に接続されている。P電極701aと光マイクロセルCのP型領域の間も、透明導電膜7614により接続されている。
図8は、上記光マイクロセルC、C、C、Cの部分の詳細を示す。光マイクロセルCと光マイクロセルCの各P型領域、及び光マイクロセルCと光マイクロセルCの各P型領域は、透明導電膜7613によって接続されている。また、各光マイクロセルのN型領域同士は、Al等を用いた配線層761b等によって接続されている。
図9(a)は、N電極701bと光マイクロセルC18のN型領域401bとの接続を表わす図である。両者はAl等を用いた配線層761bによって接続されている。また、図9(b)は、P電極701aと光マイクロセルCのP型領域401aとを、透明導電膜7614により接続している様子を示す。
上記のように、光マイクロモジュール201においては、各光マイクロセルのP型領域同士、N型領域同士がそれぞれに共通に接続されている。したがって、光マイクロモジュール201は、図10の等価回路図によって表わされる1つの発光ダイオードモジュール(光マイクロモジュール)を構成する。
上記光マイクロモジュール201を構成する光マイクロセルを、具体的な実施例に基づいて説明する。この例は、1つの基板上で発光層の周辺に発光層と同様な材料で構造体(側壁部)を作り、その側壁部に傾斜した壁面を作りだし、当該傾斜した壁面を、銀やニッケルの膜などを材料とした反射膜で覆うことによりマイクロミラーを形成するものである。これにより、発光層に対して傾斜したマイクロミラーを発光層の全周囲又は一部の周囲に形成することができる。また、集光方向から見て発光層の背面には、背面反射膜が設けられる。
図11は、光マイクロセル102の構造を表わす断面図である(図7に示した光マイクロセルのY−Y’断面に相当する)。光マイクロセル102は、サファイア基板302上に、N型GaAlN半導体層402b、活性層402c、P型GaAlN半導体層402aを備える発光層402が形成されている。発光層の側面の近傍には、発光層と同じGaAlN半導体で構成され、発光層に対向する側面6021が傾斜するように加工された側壁部が形成されている。側壁部は、発光層と同時に加工することができる。側壁部は、銀、ニッケル等を用いた薄膜6022によって覆われている。更に、上記半導体層の上に、SiO等からなる絶縁層562、酸化インジウム等からなる透明電極層(P型電極部702a、N型電極部702b)が形成されている。また、サファイア基板302の裏面には背面反射膜502が形成されている。
上記薄膜層6022がマイクロミラー602の反射膜となり、活性層402cに沿った方向の光は、その側面の近傍に設けられたマイクロミラー602により反射されて集光方向に放出される。
図12は、上記光マイクロセル102の別の部分の断面図である(図7に示した光マイクロセルのY−Y’断面に相当する)。この部分には前記N型電極部702bが形成されていないことを除き、図11により説明した構造及び作用と同様である。
図13は、上記光マイクロセル102を配列して構成した光マイクロモジュールの断面図である。図6に示した光マイクロモジュール201のX−X’断面に相当し、各光マイクロセルは、左から順に図6中の光マイクロセルC18、C16、C、Cに対応する。各光マイクロセルの発光層の両側には、マイクロミラー602が形成されている。
図13において、p、q、r、r’は活性層から放出された光の進行方向を示している。例えば、光マイクロセルC16の活性層から上方向すなわち集光方向zへ放射された光はそのまま進行する(p)。活性層から集光方向zとは反対向きに放射された光は、背面反射膜502により反射されて集光方向に放出される(q)。活性層に沿った方向のうち図の右側へ放出された光は、右側のマイクロミラー602により反射されて略集光方向に放出される(r)。また、活性層に沿った光のうち図の左側(N型領域)へ放出された光も、N型半導体層402bの内部や透明電極702b等を通って左側のマイクロミラー602で反射され、略集光方向へ向かう(r’)。
以上のように直接又は反射されて集光方向zへ放出された光は、光マイクロセルの上方の集光方向に蛍光体(図示せず)を配設することにより、波長の長い光を励起してその光の組み合わせにより白色光とすることができる。
上記光マイクロセル102(又は光マイクロモジュール201)は、例えば、図14に示すような製造方法によって製造することができる。
図14(a)は、サファイア基板302上に、N型GaAlN半導体402b、活性層402c及びP型GaAlN半導体402aを備える半導体層を形成する工程(基板製造工程)の後、その上に半導体層をエッチング加工するためのフォトレジスト1611を形成した状態を表わす。
図14(b)は、半導体層402b、402c及び402aをドライエッチングする工程(半導体層エッチング工程)の後、さらに次の加工のためのフォトレジスト1612のパターンを形成した状態を表わす。半導体層エッチング工程により、半導体層は界面4021で示すように形成される。
図14(c)は、半導体層の上記界面4021の部分を傾斜させるようにエッチングする工程(テーパエッチング工程)により、半導体層に斜面4022を形成した状態を表わす。この斜面4022は、フォトレジスト1612を用いてウエットエッチング手法により形成することができる。エッチング加工後、フォトレジストは除去される。
図14(d)は、上記斜面4022上に反射膜を形成する工程(側面反射膜形成工程)において、銀或いはニッケル等の薄膜6023を蒸着した後、フォトレジストを塗布し、そのフォトレジストのパターン1613を形成した状態を示している。その後、上記薄膜6023をエッチングすることによって、マイクロミラー(602)が形成される。マイクロミラーの傾斜部の形を整えるために、薄膜6023のエッチングはウエットエッチングにより行っている。この工程は、更に図15において説明する。エッチング加工後、フォトレジストは除去される。
図14(e)は、上記側面反射膜形成工程においてマイクロミラー602が形成された後、次にN型半導体部を露出させるためにフォトレジストのパターン1614を形成した状態を示す。
図14(f)は、P型半導体部及び活性層を除去する工程(P型半導体エッチング工程)を行った状態を表わしている。GaAlN半導体のP型層402a及び活性層402cをエッチングにより除去してN型層402bを露出させた後、フォトレジストが除去される。GaAlN半導体のP型領域及び活性層の除去は、エッチング時間の管理や、N型半導体層ではエッチング速度が変化することを利用する公知の手法を用いて行うことができる。これによって、N型半導体の表面4025、P型半導体の表面4024が露出される。
図14(g)は、シリコン酸化膜層を全面に形成した後、エッチングにより電極のための開口部を形成する工程(保護膜形成工程)を行い、さらにフォトレジストを除去した状態を示している。この工程により、絶縁・保護のためのシリコン酸化膜561、P型電極のためのコンタクト部4026、N型電極のためのコンタクト部4027が形成されている。
図14(h)は、酸化インジウム(ITO)等の透明導電膜を全面に形成した後、エッチング技術により電極部に酸化インジウム膜を形成する工程(電極形成工程)を行い、その後フォトレジストを除去した状態を示す。この工程により、P型電極部702a及びN型電極部702bが形成されている。また、図14(h)に示すように、最終工程(背面反射膜形成工程)において、サファイア基板302の裏面に銀等を蒸着等することによって、背面反射膜502が形成される。
前記側面反射膜形成工程(図14(d)参照)において、マイクロミラー(602)の傾斜部の形を整えるために前記薄膜6023をウエットエッチングする手法について、より詳細に説明する。図14(d)に示したような、マイクロミラー部に設けられたフォトレジスト1613の端面と、銀、ニッケル等によって形成された薄膜6023の傾斜部との位置関係が重要である。この状態でウエットエッチングすることにより、図15に示すように、フォトレジスト1613が下方の裾部で薄膜6023に接する端面から剥離しながら、薄膜6023がエッチングされる。これにより、アンダーエッチ部6024が形成される。その結果として、薄膜6023の傾斜面はサファイア基板面に至るまでなだらかな形状となる。その後、フォトレジストを除去してから前記P型半導体エッチング工程を行えば、図14(f)に示したような傾斜面が裾部までなだらかな形状のマイクロミラー602を形成することができる。
図16は、上記工程により形成された光マイクロセルにおいて、発光層(活性層)から放出された光がマイクロミラー及び背面反射膜により反射される様子を示している。本図において、活性層から表面方向(集光方向z)へ放出された光はそのまま放出される(p)。活性層から裏面方向へ放出された光は背面反射膜により集光方向に反射される(q)。活性層から活性層と略平行な方向に放出された光は、マイクロミラー602により反射され、表面方向に放出される(r、r、r、r)。このうちr及びrは活性層とほぼ平行な光を示し、rはやや斜め方向の光を示す。rは半導体層内を全反射等しながら伝わってきた光を示し、マイクロミラーにより反射されて略集光方向へ放出される様子を示している。
発光層から放出された光は、シリコン酸化膜や透明導電膜等との界面でその屈折率の差により多少の屈折をするが、反射を中心に説明しているので図示していない。同様に、反射光がシリコン酸化膜等から大気中に出るときにも屈折するが図示していない。屈折の存在により、マイクロミラー面による反射の原理が変わることはない。
光マイクロセルは、基板として不透明なシリコン基板等を用いて構成することもできる。図17は、前記光マイクロセル102とは別の、シリコン基板を使用した光マイクロセル103の断面構造を示す。なお、以上に説明した光マイクロセルの構造例と共通する点については説明を省く。本例は、基板として低コストのシリコン基板を用いて、発光層(GaAlN層)の下面に背面反射膜を備える構造である。
この場合には、図7に示した1つの光マイクロセルのY−Y’断面は、図17に示すような構造とすることができる。この光マイクロセル103は、シリコン基板303上に、ニッケル薄膜、クロム薄膜や銀薄膜など、光を反射する導電性薄膜503を備える。その導電性薄膜上にN型GaAlN半導体層403bと、P型GaAlN半導体層403aとを備える発光層403が形成されている。N型GaAlN半導体403bとP型GaAlN半導体403aとの界面には、活性層403cが存在する(薄い層であるため図示せず)。発光層403の側面の近傍には、発光層と同じGaAlN半導体で構成され、発光層に対向する側面6031が傾斜して加工された側壁部が形成されている。側壁部は、発光層と同時に形成することができる。側壁部は、銀、ニッケル等を用いた薄膜層6032によって覆われている。更に、上記半導体層の上に、SiO等からなる絶縁層563、酸化インジウム等からなる透明電極層(P型電極部703a、N型電極部703b)が形成されている。
上記薄膜層6032がマイクロミラー603の反射膜となり、活性層に沿った方向の光は、発光層403の両側に設けられたマイクロミラー603により反射されて略集光方向に放出される。
図18は、図7に示した光マイクロセルのY−Y’断面図である。光マイクロセル上でこの部分にはN型電極部703bが形成されていないことを除き、上記Y−Y’断面の構造及び作用と同様であり、発光層403に沿った方向の光は、発光層の両側に設けられたマイクロミラー603により反射されて略集光方向に放出される。
図17及び図18に示した光マイクロセル103の構造では、活性層から裏面方向の光が直下にある反射膜層503により反射されるため、図16に示した光マイクロセル102の事例と比べて、サファイア基板での光の往復による減衰が改善される。活性層の近傍において、背面方向の反射膜層及び側面方向のマイクロミラーに囲まれているために、光マイクロセルに内蔵する反射構造として極めて好ましい。また、背面反射膜層503とマイクロミラー603とを近づけるレイアウトとすれば、集光方向を除き発光層403の周囲を反射膜で覆うことができ、集光率を理想的に高めることができる。これは、図17及び図18において、反射膜層503とマイクロミラー603との距離を短くすることにより可能である。
図19は、上記光マイクロセル103を配列して構成した光マイクロモジュールの断面図である。図6に示した光マイクロモジュール201のX−X’断面に相当し、各光マイクロセルは、左から順に図6中の光マイクロセルC18、C16、C、Cに対応する。各光マイクロセルの発光層の両側には、マイクロミラー603が形成されている。
図19において、p、q、r、r’は活性層から放出された光の進行方向を示している。光マイクロセル103は、シリコン基板303上に背面反射膜503を備えているため、活性層から集光方向zとは反対向きに放射された光は、背面反射膜503により反射されて集光方向に放出される(q)。この点を除き、光路は光マイクロセル102の事例(図13)と同様である。
活性層から直接又は反射されて集光方向zへ放出された光は、光マイクロセルの上方(集光方向)に蛍光体(図示せず)を配設することにより、波長の長い光を励起してその光の組み合わせにより白色光とすることができる。
上記光マイクロセル103(光マイクロモジュール201)は、例えば、図20に示すような製造方法によって製造することができる。
図20(a)は、シリコン基板303上に、ニッケル、クロムや銀等の導電薄膜503、N型GaAlN半導体403b及びP型GaAlN半導体403aを備える半導体層を形成する工程(基板製造工程)の後、その上にフォトレジスト1621を設けた状態を表わす。N型GaAlN半導体403bとP型GaAlN半導体403aとの界面には、活性層403c(図示せず)が形成されている。フォトレジスト1621は、上記半導体層及び導電薄膜503をエッチング加工するためのものである。
この後、導電薄膜503が半導体層の下面に形成されている点を除き前記光マイクロセル102の事例(図14)と同様に、半導体層及び導電薄膜503をドライエッチングする半導体層エッチング工程(図20(b))、ウエットエッチング手法により斜面4035を形成するテーパエッチング工程(図20(c))、銀或いはニッケルの薄膜6033を形成した後テーパエッチングによりマイクロミラー603を形成する側面反射膜形成工程(図20(d))、を行う。その後、次のN型電極部を形成するためのフォトレジストを塗布して、フォトレジストのパターン1624を形成する(図20(e))。
図20(f)は、GaAlN半導体をエッチングして半導体部を除去する半導体部エッチング工程を行った状態を表わしている。これにより、金属薄膜の表面5031が露出される。金属薄膜がGaAlN半導体のエッチングのストッパーの役割を果たしているため、エッチングの管理は容易である。金属薄膜を露出させた表面5031がN型電極部であり、P型半導体の露出した表面4036がP型電極部である。
図20(g)は、シリコン酸化膜層を形成した後、エッチングにより電極のための開口部を形成し(保護膜形成工程)、その後フォトレジストを除去した工程を示している。この工程により、保護部分のシリコン酸化膜563、P型電極のためのコンタクト部4037、N型電極のためのコンタクト部5032が形成されている。
図20(h)は、酸化インジウム(ITO)等の透明導電膜を全面に形成した後、エッチング技術により電極部に酸化インジウム膜を形成し(電極形成工程)、その後フォトレジストを除去した工程を示す。P型電極部703a及びN型電極部703bが形成されている。背面反射膜(導電薄膜)503は、シリコン基板303上に形成されている。
なお、図20(a)に示される基板として使用するウェーハの製作工程は、例えば、シリコン基板にニッケル薄膜を蒸着し、そこに別のサファイア基板の上に形成したP型GaAlN半導体、活性層、N型GaAlN半導体、ニッケル薄膜層を転写する方法によっても可能である。本発明はマイクロミラー、光マイクロセルの形成にかかわるものであるので基板形成方法については言及しない。
図17、図18に示した光マイクロセル103のマイクロミラー部は、図21及び図22に示すような窪み(ディップ部)を設けた構造としてもよい。このディップ部を設けた光マイクロセル104は、マイクロミラー部に窪みが形成される他は、前記光マイクロセル103の構造と同様である。図21に示す断面は図7に示した光マイクロセルのY−Y’断面に相当し。図22に示す断面は図7に示した光マイクロセルのY−Y’断面に相当する。
図21に表わされた光マイクロセル104は、シリコン基板304上に、ニッケル薄膜やクロム薄膜など光を反射する導電性薄膜504、N型GaAlN半導体層404b及びP型GaAlN半導体層404aから構成される発光層404が形成されている。N型GaAlN半導体404bとP型GaAlN半導体404aの界面には、活性層404cが存在する(図示せず)。発光層404の側面の近傍には、ディップ部6043を挟んで、発光層と同じGaAlN半導体で構成され、発光層に対向する側面6041が傾斜して加工された側壁部が形成されている。ディップ部6043は、マイクロミラーの形状を整えるためにシリコン基板に形成された窪みである。側壁部は、発光層と同時に形成することができる。側壁部は、銀、ニッケル等を用いた薄膜6042によって覆われている。更に、上記半導体層の上に、SiO等からなる絶縁層564、酸化インジウム等からなる透明電極層(P型電極部704a、N型電極部704b)が形成されている。
上記薄膜層6042がマイクロミラー604の反射膜となり、発光層404に沿った方向の光は、その側面近傍に設けられたマイクロミラー604により反射されて略集光方向に放出される。
図22に表わされた光マイクロセル104の断面は、N型電極部704bが形成されていないことを除き、図21に示した構造及び作用と同様である。
光マイクロセル104を配列して構成した光マイクロモジュールの断面構造(図6に示した光マイクロモジュール201のX−X’断面に相当する)は、マイクロミラー部に窪みが形成される他は、前記光マイクロセル103を配列して構成した場合(図19)と同様である。
図21及び図22に示した光マイクロセル104の構造では、活性層から裏面方向の光が直下にある反射膜504により反射されるため、図16に示した光マイクロセル102の事例と比べて、サファイア基板での光の往復による減衰が改善される。活性層の近傍において、背面方向の反射膜層及び側面方向のマイクロミラーに囲まれているために、光マイクロセルに内蔵する反射構造として極めて好ましい。また、反射膜層504とマイクロミラー604とを近づけるレイアウトとすれば、集光方向を除き発光層404の周囲を反射膜で覆うことができ、集光率を理想的に高めることができる。これは、図21及び図22において、反射膜504とマイクロミラー604との距離を短くすることにより可能である。
図23に、上記光マイクロセル104(光マイクロモジュール201)の製造工程を示す。
図23(a)は、シリコン基板304上に、ニッケル、クロムや銀等の導電反射膜504、N型GaAlN半導体層404b、P型GaAlN半導体層404aを形成する工程(基板製造工程)の後、その上にフォトレジスト1631を設けた状態を表わす。N型GaAlN半導体404bとP型GaAlN半導体404aとの界面には、活性層404c(図示せず)が形成されている。フォトレジスト1631は、上記半導体層及び導電薄膜504をエッチング加工するためのものである。
この後、前記光マイクロセル103の事例(図20)と同様に、半導体層及び導電薄膜をドライエッチングする半導体層エッチング工程(図23(b))、ウエットエッチング手法により斜面4045を形成するテーパエッチング工程(図23(c))を行う。
図23(d)は、その後、フォトレジストや半導体層をマスクにしてエッチングを行い、シリコンの異方性を利用したエッチング技術を用いてシリコン基板304にディップ部6042を形成する工程(シリコン基板テーパエッチング工程)を行った様子を示している。例えば、110面方位のシリコン基板を用いて、水酸化カリウム液でエッチングすることにより角度54°のテーパが形成できることは、シリコンを用いたマイクロマシンを製造する分野において公知の技術である。これにより形状が安定したディップ部6042を形成することができる。加工後、フォトレジストは除去される。
図23(e)は、銀、ニッケル、クロムなどの薄膜6043を全面に蒸着した後、フォトレジスト1633を塗布してフォトレジストのパターンを形成した状態を示している。その状態から、薄膜6043をテーパエッチングすることによってマイクロミラー(604)が形成される(側面反射膜形成工程)。ディップ部6042の形状が安定して形成されているため、シリコン基板と半導体層にまたがって形成された斜面上に好ましい形状のマイクロミラーを形成することができる。
図23(f)は、上記側面反射膜形成工程によってマイクロミラー604を形成した後、次にN型電極部を形成するためのフォトレジスト1634を塗布して、パターンを形成した状態を示す。
図23(g)は、GaAlN半導体をエッチングして薄膜面5041を露出させる工程(半導体層エッチング工程)を行った様子を示す。GaAlN半導体をエッチングするための材料として、ニッケルなど薄膜504の材料をエッチングしないもの又はエッチング速度が遅いもの選択することにより、容易に薄膜504を露出することができる。この工程により、薄膜504の表面5041及びP型半導体の表面4045が露出される。
図23(h)は、上記構造の上にシリコン酸化膜層を形成した後、フォトエッチング技術により電極のための開口部を形成する工程(保護膜形成工程)を行った状態を表わしている。この工程により、シリコン酸化膜による保護部分564、P型電極のためのコンタクト部4047、N型電極のためのコンタクト部5042が形成される。
その後、酸化インジウム膜などの透明導電膜を全面に形成し、フォトエッチング技術により電極部だけに酸化インジウムなどの透明導電膜を形成する工程(電極形成工程)を行う。これによって、図21及び図22に示した光マイクロセル104が完成される。シリコン基板304上に背面反射膜504が形成されている。
(実施の形態2)
本発明の光マイクロセルを複数備える光マイクロモジュールは、図4に示したように、前記基板として透明基板を使用し、前記発光層をその透明基板の前記集光方向とは反対側の面上に形成して構成することできる。この場合、例えば、発光層から放出される光を透過させ、少なくとも前記発光層の側面を覆う透過膜層を形成する。その透過膜層は、前記基板側で厚くその反対側に向けて薄くなるように厚さを傾斜させて形成することができる。そして、その透過膜層の外面に反射膜を形成することによってマイクロミラーを構成することができる。
図24は、上記光マイクロモジュールをパッケージに実装した例を示す断面図である。集光方向zは同図においてパッケージの上方である。
図24において、保護用の透明キャップ971とパッケージ基板941を備えるパッケージの中に、光マイクロモジュール231が収納されている。光マイクロモジュール231は、透明基板331(例えばサファイア基板)の下面(集光方向zとは反対側の面)に、N型半導体層431bと活性層431cとP型半導体層431aとが形成された発光層431を備え、その発光層の下面には絶縁層を挟んで背面反射膜531を備えている。また、発光層431の側面側には、活性層に対して所定範囲の角度で傾斜したマイクロミラー631が作り込まれている。
マイクロミラー631は、発光層431の側面を囲むように形成することができる。前記のとおり、1つの発光層とその側方を囲むマイクロミラーを備えて構成される1つの単位を光マイクロセルと呼ぶ。図24に示される光マイクロモジュール231の断面には、2つの光マイクロセルの断面が見えている。
光マイクロモジュール231が備える活性層431cから放出される光のうち、透明基板331側すなわち集光方向zに向けて放出される光は、透明基板331を通じて集光方向へ放出される。活性層から透明基板331とは反対側に放出される光は、背面反射膜531により反射され、透明基板331を通じて集光方向へ放出される。活性層からその側面方向(集光方向zと直角をなす方向)へ放出される光は、マイクロミラー631により反射され、透明基板331を通じて略集光方向へ放射される。活性層に対するマイクロミラーの傾斜角度αと光の反射方向との関係については、前述のとおりである(図5参照)。
光マイクロモジュールには、各発光層に電源を供給するための電極、電源配線等を備えることができる。図24において、光マイクロモジュール231の電極は集光方向zとは反対側に設置され、電源配線層771において配線される。そして、電源はフリップチップ電極801に集中され、これを介してリード851に電気的に接続される。リード851はパッケージ基板941の外部に引き出され、外部の接続に用いられる。
図25は、光マイクロモジュール231から集光方向側に、蛍光物質を含む蛍光体901を備える場合を示す。図24と同様に、光マイクロモジュール231がフリップチップ電極802を介してパッケージ基板942に実装されている。内面が傾斜した反射部を持ったキャップ972の中に蛍光体901が充填され、さらに透明キャップ983で全体が封止される。前記のとおり、光マイクロモジュール231が備える活性層から放出された光は集光方向zに集められ、蛍光体901に含まれている蛍光物質を励起する。蛍光物質によって発せられた光の多くはそのまま集光方向zへ放出され、パッケージ内で散乱された光はキャップ972の内側の傾斜した側面で反射され、集光方向に集められる。
次に、上記と同様の光マイクロセルをマトリクス状に配列して構成した光マイクロモジュールの例について説明する。
図26及び図27は、光マイクロモジュール232の側面図及び斜視図である。両図とも、集光方向zは上向きに表わされている。この光マイクロモジュール232は、1つのサファイア基板332の下面に、発光層及びマイクロミラーを配列した光マイクロセル層132を備えている。光マイクロセル層132には、発光層を備えた光マイクロセル1321が多数並んで形成されており、各光マイクロセル1321の両端にはマイクロミラー632が備えられている。1つの光マイクロセル1321は、発光層の側面の4方向をマイクロミラー632によって囲まれるように形成することができる。また、光マイクロセル層132の下面には、背面反射膜532が設けられている。
図26に示されるように、光マイクロセル内の発光層から放出される光のうち、集光方向zに向いた光は透明基板332を通じて集光方向に直進する(p)。また、集光方向zとは反対向きに放出された光は、背面反射膜532により反射され、透明基板332を通して集光方向に集められる(q)。さらに、集光方向zと直角をなす方向への光は、発光層の側面を囲んで形成され且つ発光層に対して略45°の角度で傾斜したマイクロミラー632により略集光方向へ反射され、透明基板332を通じて略集光方向へ集められる(r)。この集光方向zと直角をなす光は、発光層の薄膜に沿って伝播する。その伝播中の減衰を避けるためには、発光層の大きさはできるだけ小さく、光マイクロセル中でマイクロミラーが占める面積はできるだけ小さく、発光層とマイクロミラーとの距離はできるだけ短くすることが好ましい。光マイクロセルを配列したとき、各光マイクロセルの大きさ即ちマイクロミラーのピッチは、例えば、幅・奥行きともに100μm程度で形成するようにすることができる。
さらに、背面反射膜532の下には、各光マイクロセルに電源を供給するための電源配線層772及びフリップチップ層802が備えられる。各光マイクロセルの発光層に電源を供給するための電極は、電源配線層772において配線されて、フリップチップ電極802にまとめるように電気的に接続されている。フリップチップ電極802は、集光の妨げにならないように集光方向とは反対側に設けられている。
図27に表わされるように、光マイクロモジュール232の一辺には、マイクロミラー632が9個設けられており、各マイクロミラー632に挟まれた8個の光マイクロセル1321が配列されている。すなわち、S面とS面にそれぞれ8個の光マイクロセルが表わされており、この光マイクロモジュール232は8×8=64個の光マイクロセルから構成されていることになる。
図28は、図27に示した光マイクロモジュール232を、集光方向zを下に向けて表わした斜視図である。前記のとおり、64個の光マイクロセルへの電源は、フリップチップ電極802から電源配線層772を経由して供給される。
上記光マイクロモジュール232を構成する光マイクロセルの断面構造の一例を、図29に示す。この光マイクロセル133は、サファイア基板333の下面に、透明電極層733、N型GaAlN層433bと活性層433cとP型GaAlN層433aとを備える発光層433、導体膜(背面反射膜)533、シリコン酸化膜573、P型電極733a、及びN型電極733bを備える。P型電極及びN型電極は、Alなど光を反射する材料で形成されている。上記のシリコン酸化膜573は発光層433を覆い、そのシリコン酸化膜上に形成されたN型電極733bが、マイクロミラーとしての作用を有する。
図示されるように、発光層内の活性層433cから放出される光のうち、集光方向zへ放出された光はそのままサファイア基板333を通って集光方向へ直進する(p)。集光方向zとは反対方向へ放出された光は背面反射膜533で反射され、サファイア基板333を通って集光方向へ集まる(q)。また、集光方向と直角をなす方向すなわち活性層に沿って放出された光は、マイクロミラー(N型電極733b)により反射されて略集光方向へ集まる(r)。
上記光マイクロセル133の製造方法の一例を、図30を参照しつつ説明する。
図30(a)は、例えば3インチのサファイア基板333上に、酸化インジウム(ITO)などの透明電極層7331、N型GaAlN層433b、活性層433c、P型GaAlN層433a、反射導体膜533が順に積層されている。このように積層された基板は、サファイア基板上にP型GaAlN半導体層、活性層、N型GaAlN半導体層、酸化インジウム膜を形成して、これを母材となるサファイア基板333上へ転写をする方法により実現されてもよい。
図30(b)は、上記基板上で透明電極7331を残して、例えば幅20μm、ピッチ100μm程度で、反射導体膜533、P型GaAlN層433a、活性層433c、N型GaAlN層433bを除去した状態である。これはフォトリソグラフィーとエッチングの工程により形成することができる。この事例では、ITOがエッチングのストッパーの役割をはたしている。
図30(c)は、シリコン酸化膜573を全面にデポシットした状態を表わす。シリコン酸化膜は、後の加工によって傾斜した壁面を設け易いように、高濃度のリンを添加してある。
図30(d)は、比較的低温でシリコン酸化膜573を半溶融して、膜厚に傾斜を形成したものである。すなわち、上記半導体層(発光層)の側面を覆うシリコン酸化膜の厚さが、基板333側で厚く上方に向けて薄くなるように傾斜して形成されている。このようにシリコン酸化膜にリンを高濃度に含ませ、数百度の低温で半溶融にして傾斜を持たせることは、シリコン半導体の加工技術としては公知の技術である。
図30(e)は、シリコン酸化膜573をエッチングすることにより、電極取り出し用の開口部(コンタクト部)を設けた図である。
図30(f)は、上記の状態で全面にAl薄膜を蒸着した後、そのAl薄膜をエッチングすることによりP型電極733a及びN型電極733bを形成した状態である。
また、上記光マイクロセル133と同様の構造を、別の工程によって実現することもできる。図30(a)から図30(d)までに示した工程は同じである。その後、テーパエッチング手法を用いて、シリコン酸化膜に電極取り出し用の開口部(コンタクト部)を設ける例を、図31(a)〜(c)に示す。これによりマイクロミラーの形状を一層なだらかにすることができる。
図31(a)は、図30(a)〜(d)に示した工程を行った後、シリコン酸化膜573に電極取り出し用の開口部(コンタクト部)を形成するためにフォトレジスト1711を形成した状態を表す図である。
図31(b)は、上記の状態でシリコン酸化膜573をテーパエッチングする工程により、シリコン酸化膜の厚さを意図的になだらかに傾斜させたものである。テーパエッチングはフォトレジストとシリコン酸化膜の密着性を意図的に疎として、図の横方向のエッチングを助長する。それによって、エッチング後の膜の形状に丸みを持たせる公知の手法である。
図31(c)は、上記工程の後、全面にAl薄膜を蒸着した後、そのAl薄膜をエッチングすることによりP型電極733aとN型電極733bを形成したものである。N型電極733bは、マイクロミラーの役割も果たす。電極材料がマイクロミラーの材料成分となるため、電極は単にアルミニウム材を用いるより、クロムやニッケル、銀等を含む積層構造とすることが好ましい。例えば、マイクロミラーの役割のために薄くクロムやニッケル、又は銀の層を設けて、その上にアルミニウム層を設ける構造等が挙げられる。
図32は、図30に示した工程により製造された光マイクロセル133の断面及び半導体層が形成された平面を表わす。図32(a)に示す断面の構成は、図30(f)と同じである。図32(b)の平面図において、「P」で示される領域はP型電極733aであり、間隙を空けてP型電極を取り巻いている領域はN型電極733bである。同図において破線1331は、半導体層(433a〜433c)及び反射導体膜533の境界を示している。このように、一つ一つの光マイクロセル133は独立した構造で構成されており、電気的にはP型層が相互に絶縁されて孤立した構造となっている。
上記図32(b)の平面図に表わされた各光マイクロセルの半導体層及び電極は、図33に示すように、それぞれ四隅に丸みをもたせるように形成されてもよい。特に、境界が破線4334で示されるような四隅に丸みを設けた発光層(半導体層)とすることによって、発光層の四隅が直角に形成される場合に生じる電界の集中を防ぐことができる。丸みを設けた形状により、電界集中により電流が発光に寄与せずに無駄に流れることを最小限に押さえることが可能になる。
図34は、上記光マイクロセルを配列して構成される光マイクロモジュール(図28参照)を、ウェーハ上に形成する例を示す。図34に示されるS面は、前記光マイクロモジュール232のS面(図28)に対応する。本例においては、3インチサイズのウェーハ271上に、1mm角程度の光マイクロモジュール232が形成されており、それぞれの光マイクロモジュール232には、100μm程度のピッチで形成された光マイクロセル1321が64個(8×8)作り込まれている。光マイクロセルは、図29〜33に示したいずれの方法を用いて形成されてもよい。
また、図34に示されるように、光マイクロセルの上に電源配線層772を形成し、さらに各マイクロセルに給電するためのフリップチップ構造の電極802を形成することができる。フリップチップ構造の電極は、例えば、ウェーハ状態で銅メッキや半田メッキをすることにより形成することが可能である。また、ウェーハ状態で形成する方法に限らず、各光マイクロモジュールをチップ状態に分割した後に、スタッドバンプと呼ばれる方法等で形成することもできる。これらの方法は本発明の本質的な部分とは関係しないので説明は省略する。
前記ウェーハから各光マイクロモジュールをチップ状態に切り出すためには、1つの光マイクロモジュールを構成する8×8の光マイクロセルの隣の光マイクロセルを、スクライブラインとして使用することができる。各光マイクロセルは、電源配線層を形成するまでは電気的にも光学的にも独立であるため、発光部として使用せずにスクライブラインとして使用することができる。また、光マイクロモジュールは8×8のセルの構成に限定されず、電源配線層以後のパターンを変更することにより、セル数を自由に選択することができる。
マイクロミラーについて、以上に述べた形成方法とは別のいくつかの例について説明する。
図35に示す光マイクロセルは、サファイア基板334上に、透明電極7341、N型GaAlN層434b、活性層434c、P型GaAlN層434a、反射導体膜534、シリコン酸化膜574、Alを材料としたP型電極734a及びN型電極734bが形成されている。このN型電極734bは、マイクロミラー634の役割も果たす。前述のように、シリコン酸化膜を用いてマイクロミラーの傾斜を形成するために、シリコン酸化膜574には高濃度リンを含有させることができる。
シリコン酸化膜574に形成された凹部の底に近い部分すなわち透明電極7341に近い部分では、傾斜が緩やかになるために、発光の活性層434cは上記凹部の底より高い位置に形成されることが望ましい。本図の例では、N型GaAlN層434bの厚さを他の層より厚くして、活性層434cが上記シリコン酸化膜574の凹部の底より高い位置に形成されるように工夫されている。
図36に示す光マイクロセルのマイクロミラー部は、発光層(半導体層)が高濃度リンを嫌う場合において、高濃度リンを含有したシリコン酸化膜と発光層とを分離するために、バリア透明絶縁膜5742を設ける例を表わす。バリア透明絶縁膜はリンを嫌う種類の発光層に対してリンのバリアになる。この層の厚さを薄く形成し、シリコン酸化膜の凹部の傾斜の形状には影響しないようにすることができる。傾斜角を決めるのは、図35の場合と同様、高濃度リンを含むシリコン酸化膜5741である。
前記図35に示した事例においては、シリコン酸化膜の凹部の底に近い部分では傾斜が緩やかになるために、発光の活性層は凹部の底よりは高い位置に形成される。図37に示す事例では、さらに、活性層からN型GaAlN層に漏れてその側面から放出される光をマイクロミラーで捕捉するために、シリコン酸化膜5744の凹部の底まで傾斜角を略45°にするように加工されている。例えば、シリコン酸化膜5744に設けるN型電極用Alコンタクト穴の形成にドライエッチングを用いるのではなく、アンダーエッチを生じさせるウエットエッチング手法を用いることにより、上記凹部の底のコンタクト部に傾斜(テーパ)が形成される。その結果として、凹部の底まで傾斜したテーパ形状のシリコン酸化膜5744を形成することができる。アンダーエッチを生じさせるウエットエッチング手法については、一般に意図的にアンダーエッチングさせる事例は少ないが、フォトレジストとエッチングする対象膜との密着度を低くすればアンダーエッチングされることは公知の現象である。
図38は、上記の方法で製造した光マイクロセルを、集光方向zを上にして表わした図であり、活性層435cから放出された光が進む方向を示す。N型GaAlN層435b、活性層435c及びP型GaAlN層435aを備える発光層と、反射導体膜535、シリコン酸化膜575、Alを材料としたP型電極735a及びN型電極735bを備える光マイクロセル内において、活性層435cから発する光のうち、集光方向zへ放出された光はそのままサファイア基板335を通り集光方向へ直進する(p)。集光方向zとは反対方向へ放出された光は背面の反射導体膜535で反射され、サファイア基板335を通って集光方向へ集まる(q)。また、集光方向zと略直角をなす方向への光、すなわち活性層に沿って放出された光や、N型GaAlN層435bを通ってその側面から放出される光は、マイクロミラーにより反射されて略集光方向へ集まる(r、r’)。
マイクロミラーは、発光層の形状を基板側で広くその反対側に向けて狭くなるような略台形状に形成して、少なくとも前記発光層の側面を覆うように形成された透過膜層を備え、その透過膜層の外面に反射膜を備えることによっても構成することができる。上記略台形状とは、発光層の基板に垂直な断面が、基板に接する底辺が長い略台形となる形状をいう。すなわち、発光層自体の側面が前記所定範囲の角度で傾斜するように形成される。
図39に示すマイクロミラーの製造例は、反射導体層(図35の534)は設けず、発光層(半導体層)自体をテーパエッチングする場合の構造を示している。図39は、発光層であるGaAlNをエッチングする場合にアンダーエッチングを生じさせるウエットエッチング手法を用いて、発光層を構成するGaAlN半導体層の側面をテーパエッチングした状態を示す。この場合には、背面反射膜として、反射導体膜(514)の代わりに、例えばAlを材料としたP型電極及びN型電極を利用することができ、これら電極層によって光が反射される。
図39(a)は、上記構造を形成するために、アンダーエッチを生じさせるウエットエッチング手法を用いて、発光層を構成するGaAlN半導体層(434a〜434c)をエッチングし、その側面に傾斜を形成した状態を示す。すなわち、フォトレジスト1721とP型GaAlN膜434aとの密着度を低くして、ウエットエッチングした状態である。この構造においてシリコン酸化膜は高濃度リンを含む必要はなく、リン含有の酸化膜を嫌う半導体の場合にはこの構造が適している。
さらに、図39に示したような、発光層の側面に傾斜を形成することによってマイクロミラーを実現するためには、別の方法も挙げられる。
図40(a)は、サファイア基板336上に酸化インジウムなどの透明電極層7361が形成され、さらに、N型GaAlN層436bと活性層436cとP型GaAlN層436aとを備える発光層が積層された状態を表わしている。その上面に、発光層をエッチングするためのフォトレジスト1731のパターンが形成されている。
図40(b)は、上記基板上に透明電極層7361を残して、例えば幅20μm、ピッチ100μmで、発光層をウエットエッチング技術を利用して除去し、発光層の側面に傾斜が形成された状態である。これは、フォトレジスト1731とGaAlN層の密着性を疎にすることにより、フォトリソグラフィーとエッチングの工程を用いて形成することが可能である。この事例では、酸化インジウムの透明電極層7361がエッチングの終点管理の役割をはたしている。このエッチング終了後、フォトレジストを剥離する。
図40(c)は、上記工程に続き、ニッケル、クロムや銀等を用いた反射導体膜を全面に形成し、フォトレジストを塗布し、さらに図40(a)とほぼ同じパターンにて反射導体膜をエッチングすることによって、発光層上にニッケル、クロムや銀等からなる反射導体膜536が形成されている状態を示す。
図40(d)は、上記工程に続き、基板上にシリコン酸化膜576を形成した後、フォトレジスト1732を塗布し、電極用のコンタクト部を形成するためのパターンを形成した状態を示す。
図40(e)は、上記工程に続き、シリコン酸化膜576に電極取り出し用の開口部をテーパエッチングした状態を示している。図40(b)と同様に、フォトレジスト1733とシリコン酸化膜との密着性を意図的に疎とし、ウエットエッチングをすることにより形成することができる。これによって、図の横方向のエッチングが助長され、シリコン酸化膜の凹部の底部が丸みを持った形状にエッチングされ、コンタクト部5761近傍のシリコン酸化膜形状がなだらかな形状となっている。エッチング終了後、フォトレジストは剥離される。
図40(g)は、上記工程に続き、Al等を材料としてP型電極736a及びN型電極736bを形成した状態を示す。N型電極736bの部分はマイクロミラーを構成するため、これら電極の材料は単にAlだけでなく、クロム、ニッケルや銀等を含む積層構造とすることが好ましい。例えば、ミラーの役割のために薄くクロム、ニッケル又は銀の層を設け、その上に電極材料としてAl層を設ける構造が挙げられる。
上記事例の酸化インジウム(透明電導膜7361)の部分を、高濃度N型GaAlN層(NGaAlN層)に置き換えて構成してもよい。高濃度N型GaAlNを用いれば、サファイア基板上にこの様な薄膜層を形成することは容易となる。これは図30(a)の項で説明したサファイア基板上に半導体層、酸化インジウムを形成して、これを母材となるサファイア基板へ転写する方法よりも簡素な手法で基板を作成する方法である。ただし、酸化インジウム膜を用いる場合には、図40(b)に示したように、酸化インジウム膜により半導体層のエッチングの終点管理を行うことができた。その点、高濃度N型GaAlN層を用いる場合には、半導体の不純物濃度の差により多少のエッチング速度の違いはあるが、完全なエッチングの終点管理をこれによって行うことは難しい。したがって、エッチング速度と時間の管理により、図40(b)に示された形状を実現する必要がある。
図41は、高濃度N型GaAlN(NGaAlN層)436dを用いて構成した上記光マイクロセルを、集光方向を上にして表わした図であり、活性層から放出された光が進む方向を表わす。NGaAlN層436d、N―GaAlN層436b、活性層436c、P―GaAlN層436a、反射導体膜536、シリコン酸化膜576、Alを材料とするP型電極736a及びN型電極736bを備える光マイクロセル内において、活性層から発する光のうち、集光方向zの向きに放出された光はそのままサファイア基板336を通り集光方向へ直進する(p)。集光方向zとは反対方向へ放出された光は反射導体膜536で反射され、サファイア基板336を通って集光方向へ集まる(q)。また、集光方向zと直角をなす方向への光、すなわち活性層に沿って放出された光は、マイクロミラー(N型電極736b)により反射されて略集光方向へ集まる(r、r’)。
(実施の形態3)
本発明の光マイクロセルを複数備える光マイクロモジュールは、前記基板を、前記発光層から放出される光を透過させる透明基板と、第2の基板とから構成してもよい。その透明基板の前記集光方向とは反対側の面上に前記発光層を形成し、かつ第2の基板上に側方反射部(マイクロミラー)を形成する。そして、発光層が形成された前記透明基板とマイクロミラーが形成された前記第2の基板とを対向させて貼り合わせることによって、光マイクロセル及び光マイクロモジュールを構成することができる。この場合、第2の基板上には、前記透明基板上に形成された発光層の位置及びサイズに合わせ、その発光層の側面近傍となるようにマイクロミラーが形成される。このマイクロミラーは、シリコンを母材とし前記所定範囲の角度で傾斜して形成することができる。
上記マイクロミラーの傾斜角度(α)は、例えば、上記第2の基板として(110)面方位を持つシリコンを使用し、そのシリコンを水酸化カリウムのようなアルカリ水溶液でエッチングすることにより54°の角度に形成することができる。シリコンの面方位の選択エッチング性を利用して、上記角度を容易に再現性良く形成することが可能である。このようにシリコンウェーハ上にマイクロミラーを形成し、同一口径のサファイアウェーハ上に発光層を形成し、発光層の側面がマイクロミラーによって囲まれるようにシリコンウェーハとサファイアウェーハとを対向させて貼り合わせることにより、マイクロミラー内蔵の光マイクロセル及び光マイクロモジュールを実現することができる。
図42は、上記光マイクロモジュールをパッケージに実装した例を示す断面図である。集光方向zは同図においてパッケージの上方である。図42において、保護用の透明キャップ973とパッケージ基板951を備えるパッケージの中に、光マイクロモジュール251が実装されている。光マイクロモジュール251は、例えばサファイア基板351の下面(集光方向zとは反対側の面)に、N型半導体層とP型半導体層とに挟まれた活性層451cを備え、その下方には背面反射膜551を備えている。また、シリコン基板361上にはマイクロミラー651が形成されており、半導体層等が形成された基板351とシリコン基板361とが貼り合わせられて光マイクロモジュール251が構成されている。マイクロミラー651は前記所定範囲の角度で傾斜して形成されており、活性層451cの側面の近傍に配設される。
マイクロミラー651は、活性層451cの側面を囲むように形成することができる。前記のとおり、活性層を含む半導体層である発光層と、その側方を囲むマイクロミラーを備えて構成される1つの単位を光マイクロセルと呼ぶ。図42に示される光マイクロモジュール251の断面には、2つの光マイクロセルの断面が見えている。
光マイクロモジュール251が備える活性層451cから放出される光のうち、透明基板351側すなわち集光方向zに向けて放出される光は、透明基板351を通じて集光方向へ放出される。活性層から透明基板351とは反対側に放出される光は、背面反射膜551により反射され、透明基板351を通じて集光方向へ放射される。活性層からその側面方向(集光方向zと直角をなす方向)へ放出される光は、マイクロミラー651により反射され、透明基板351を通じて略集光方向へ放出される。活性層に対するマイクロミラーの傾斜角度αと光の反射方向との関係については、前述のとおりである(図5参照)。
光マイクロモジュールには、各発光層に電源を供給するための電極、電源配線等を備えることができる。図42において、光マイクロモジュール251の電極は集光方向zとは反対側に設置され、電源配線層781において配線される。そして、電源はフリップチップ電極821に集中され、これを介してリード861に電気的に接続される。リード861はパッケージ外部に引き出され、外部の接続に用いられる。
図43は、光マイクロモジュール251から集光方向に、蛍光物質を含む蛍光体921を備える場合を示す。図42と同様に、光マイクロモジュール251がフリップチップ電極821を介してパッケージ基板952に実装されている。内面に傾斜反射部を持ったキャップ974の中に蛍光体921が充填され、さらに透明キャップ984で全体が封止される。前記同様に、光マイクロモジュール251が備える活性層から放出された光は集光方向zに集められ、蛍光体921に含まれている蛍光物質を励起する。蛍光物質によって発せられた光の多くはそのまま集光方向へ放出され、パッケージ内で散乱された光はキャップ974内の傾斜した側面で反射されて集光方向に集められる。
次に、上記と同様の光マイクロセルをマトリクス状に配列して構成した光マイクロモジュールの例について説明する。
図44、図45は、光マイクロモジュール252の側面図及び斜視図である。両図とも、集光方向zは下向きに表わされている。この光マイクロモジュール252は、1つのサファイア基板352の上面に、発光層及びマイクロミラーを備えた光マイクロセル層152を備えている。光マイクロセル層152には、発光層を備えた光マイクロセル1521が多数並んで形成されており、各光マイクロセル1521の両端にはマイクロミラー652が備えられている。1つの光マイクロセル1521は、発光層の側面の4方向をマイクロミラー652によって囲まれるように形成することができる。光マイクロセル層152の上面には、背面反射膜552が設けられている。
さらに、背面反射膜552の上には、各光マイクロセルに電源を供給するための電源配線層782及びフリップチップ層822が備えられる。各光マイクロセルの発光層に電源を供給するための電極は、電源配線層782において配線されて、フリップチップ電極822にまとめて電気的に接続されている。電源配線層782及びフリップチップ電極822は、集光の妨げにならないように集光方向zとは反対側に設けられている。
図44に表わされるように、光マイクロモジュール252は、一辺にマイクロミラー652が9個設けられており、各マイクロミラー652に挟まれた8個の光マイクロセル1521を構成している。図45において、S面とS面にそれぞれ8個の光マイクロセルが表わされており、この光マイクロモジュール252は8×8=64個の光マイクロセルから構成されていることになる。前記のとおり、64個の光マイクロセルへの電源は、フリップチップ電極822から電源配線層782を経由して供給される。
図46は、上記光マイクロモジュール252を、集光方向zを上に向けて表わした側面図である。光マイクロセル1521内の活性層から放出される光のうち、集光方向zに向いた光は透明基板352を通じて集光方向に直進する(p)。また、集光方向zとは反対向きに放出された光は、背面反射膜552により反射され、透明基板352通して集光方向に集められる(q)。さらに、集光方向zと直角をなす方向への光は、4方向に形成され且つ活性層に対して略45°(例えば30°から60°)の角度で傾斜したマイクロミラー652により略集光方向へ反射され、透明基板352を通じて集光方向へ集められる(r)。前記のとおり、マイクロミラーの活性層に対する角度(α)が54°に形成されている場合、図示するように反射光rの方向は集光方向zに対して18°の角度になる。
この集光方向zと直角をなす光は発光層の薄膜に沿って伝播する。その伝播中の減衰を避けるためには、発光層の大きさはできるだけ小さく、光マイクロセル中でマイクロミラーが占める面積はできるだけ小さく、発光層とマイクロミラーとの距離はできるだけ短くすることが好ましい。光マイクロセルを配列したとき、各光マイクロセルの大きさ即ちマイクロミラーのピッチは、例えば、幅・奥行きともに100μm程度で形成するようにすることができる。
図47は、1つの光マイクロセルの構造をより詳細に示す断面図(a)及び平面図(b)である。図47(b)の平面図は、光マイクロセル及びその電極の構造を説明するために、電極面から見た図に、半導体層及びマイクロミラー部を合せて描いてある。
図47(a)に示す光マイクロセル153は、サファイア基板353、ITOなどの透明電極7531、N型半導体層453b、活性層453c、P型半導体層453a、サファイア基板側のNi薄膜5531、シリコン基板側のNi薄膜5532、シリコン層363、PIQ膜(絶縁性ポリイミド膜)583を備えている。
この構造により、活性層から放出される光のうち、集光方向zに向いた光は、サファイア基板353を通って集光方向に進む。集光方向zと反対方向へ放出された光は、背面反射膜である薄膜5531により全反射され、サファイア基板353を通って集光方向に進む。集光方向zと直角の方向の光、すなわち活性層に沿った光は、側面の4方向を囲んで形成されているマイクロミラー653により略集光方向に反射されて、サファイア基板353を通って略集光方向に進む。
図47(b)に示すように、Al等を材料としたP型電極753a及びN型電極753bの領域、及び半導体層(453a〜453c)等が積層された領域は、それぞれ四隅を直角形状にせず、丸みを持たせるように形成されている。これにより、電界の集中を避けて平均的な発光を促すことができる。
上記構造の光マイクロセル(光マイクロモジュール)をウェーハ状態で製造する方法について、図48〜図51を参照しつつ説明する。
図48(a)に示す基板は、(110)面方位のN型シリコン363を基板にして、厚さ3μm程度の高濃度P型シリコン層3632をエピタキシャル成長させ、さらに厚さ5μm程度のN型シリコン層3633をエピタキシャル成長させた基板である。この基板上に厚さ0.5μm程度の酸化膜584を形成し、フォトリソグラフィーによりパターンを形成してある。
図49(a)は上記N型シリコンウェーハの斜視図を示し、碁盤の目のように幅2μm程度の酸化膜(SiO)584をフォトリソグラフィーで残したもので、そのピッチは100μm程度とされている。
上記基板をアルカリ性(例えば水酸化カリウム)のエッチング液に入れることによりN型シリコン層3633がエッチングされる。図48(b)は、シリコンの(111)面方位のエッチング速度が遅いという異方性エッチング特性のために、N型シリコン層3633のエッチングが(111)面で停止し、54°に切り立った斜面が形成されている様子を示す。図49(b)は、これを拡大して示す図である。N型シリコン層3633の傾斜面は、4方向ともに形成される。
図48(c)は、その後、酸化膜584を除去したウェーハに、Ni薄膜5532を形成した状態を表している。シリコンの鏡面をそのまま、この状態で使うことも可能であるし、酸化膜を形成して後のサファイア基板と合体した時の共有結合をし易くして使うことも可能であるが、この事例ではNi薄膜を形成してサファイア基板側に形成するNi薄膜と共有結合をし易くしてある。また、この事例ではNi薄膜を用いているが、光の反射率の高い銀薄膜を用いることも同様に可能である。Ni薄膜の代わりに基板に銀薄膜を用いることにより貼り合わせが容易になる。
この形状にてマイクロミラーを形成したシリコンウェーハが完成する。
次に、透明基板(サファイア基板)側の製造方法の例を説明する。
図50(a)に示す基板は、3インチのサファイア基板353にITOなどの透明電極層層7531、N型GaAlN層453b、活性層453c、P型GaAlN層453a、全反射導体(Ni薄膜)5531が積層してある。全体として数μmと薄い膜である。
図50(b)は、上記基板上に深さ10μm、幅20μmの溝3531を形成した状態である。この溝はフォトリソグラフィーとエッチングの工程により形成することができる。
図50(c)は、上記溝を形成したサファイア基板353に、前記マイクロミラーを形成したシリコン基板(図48(c)の状態)を貼り合わせる直前の状態を表す図である。サファイア基板上の溝の中央に、シリコンウェーハに形成されたマイクロミラーの頂点が位置するように、位置を合わせて両ウェーハを貼り合わせる。
図50(d)は、両ウェーハが合体した状態である。両ウェーハは合体面の表層同士が鏡面であり、この事例ではともにNi薄膜層(5531、5532)であるため、分子間引力により分子のレベルで完全に一体化する。これによりマイクロミラー部分は外部から完全に隔離されて安定的なミラーを形成することができる。この技術は近年普及の始まったシリコンの張り合わせ技術と同様である。シリコンの張り合わせの場合にはシリコン面と酸化シリコン面が張り合わされるが、この事例では、シリコンウェーハ上のNi薄膜とサファイア基板上のNi薄膜とが貼り合わされる。
上記はシリコン基板とサファイア基板とをNi薄膜を介して張り合わせる例であるが、ウェーハ口径が大きくなる場合には、両ウェーハのヤング率の違いや熱膨張係数の違いなど物性的な特性値の違いにより、貼り合わせに有機物の接着層が必要になる場合もある。この貼り合わせの以降のプロセスには有機物の限界温度を超えるような数百度の温度処理は必要としないので、有機物を介してシリコン基板とサファイア基板を貼り合わせることも可能である。その場合には、図50(a)の状態で上面に接着層を形成し、他の薄膜層とともにエッチンッグすることができる。ただし、図50(b)に示した溝の部分には接着物が入らないような手順とする必要がある。
図50(e)は、貼り合わせたウェーハのシリコン基板側をエッチングして、厚さ3μm程度だけを残した状態である。図中の3362がシリコン層である。高濃度P型シリコン層3362のエッチング速度が遅いことを利用して、正確な厚さを残すことができる。この3μm程の厚さのシリコン層がマイクロミラーを構造体として支える部位である。
上記のようにシリコン基板とサファイア基板とを貼り合わせた状態から、光マイクロセルの電極を形成する工程を、図51を参照して説明する。
図51(a)は、図50(e)に示した基板に、フォトレジスト181のパターンを形成した状態を示す。この状態において、シリコン層3632のエッチング、シリコン側反射導体(この事例ではNi薄膜)5532のエッチング、サファイア側反射膜(この事例ではNi薄膜)5531のエッチング、半導体層453a〜453cのエッチングを行い、透明電極層(この事例ではITO)7531をストッパーにしてエッチングを終了する。
図51(b)は上記エッチング後の状態を示している。シリコン層3632は(110)の面方位を有しているため、エッチングされた壁面が54°傾斜したテーパ状になり、サファイア基板上に形成されていた半導体層等は、透明電極(ITO)7531を残してエッチングされている。
図51(c)は、PIQ(絶縁性ポリイミド膜)583を塗布した後、P型電極部とN型電極部のPIQを除去した状態を表わす図である。
図51(d)は、上記の状態から、Alなどを材料とした電極材を蒸着した後にエッチングすることにより、P型電極753aと、N型電極753bを形成した状態を表わす。
以上の工程によって、光マイクロセルのマイクロミラー、発光層及びその電極層は形成された。この事例では低温度で使用できるPIQを用いた構造で説明したが、PIQ膜の代わりに低温積層のシリコン酸化膜を用いることもできる。その場合には、PIQを用いるよりも膜内での光の減衰を減らすことができる。
図52は、図51(d)のように形成された光マイクロセルにおける、光の反射の様子を示している。マイクロミラーは、シリコン基板上に形成された凸部表面のNi膜5532である。図52において、活性層453c内で水平方向すなわち薄膜に沿って発光した光は、4方向に形成されているマイクロミラーにより反射されて略集光方向へ向かう(r)。この例では、マイクロミラーの傾斜角度が54°に形成されているため、マイクロミラーにより、光が集光方向zに対して18°傾いた方向に反射される様子を示している。また、活性層からマイクロミラーとは反対方向すなわちN型電極753bの方向に放出された光は、PIQ膜で反射されたり負電極のAlにて反射されたりして発光層内へ戻り、マイクロミラーへ向かう。また、その一部は負電極のAl薄膜の傾斜により集光方向へ内部反射される(r’)。PIQ膜の代わりにシリコン酸化膜を用いれば、殆んど負電極のAl薄膜により反射される(r’)こととなる。
前記のとおり、マイクロミラーの傾斜角度(α)と集光の関係からいえば、α=45°であることが好ましい。シリコンの所定の面方位を利用して形成された上記マイクロミラーはα=54°となり、マイクロミラーによる反射光の方向は集光方向zに対して18°傾いた方向とすることができるため、極めて好ましいマイクロミラーを実現することができる。
図53は、図51(d)に示した光マイクロセルをウェーハ上に配列し、各光マイクロセル1521のP型電極及びN型電極をそれぞれ結線する電源配線層782を設け、さらにフリップチップ電極層822を形成した光マイクロモジュールを表わしている。図では8×8の光マイクロセルの上に電極が形成されている。フリップチップ電極は、このようにウェーハ状態で柱状等に形成されてもよいし、単にフリップチップ実装用に平面状の電極(フリップチップ用電極)を設け、各光マイクロモジュールに分割した後にスタッドバンプというような方法等で形成されてもよい。また、光マイクロモジュールにフリップチップ用電極を設けて、パッケージ基板等の側に設けられた突起状電極に光マイクロモジュールが接合されてもよい。
このウェーハの状態から、図46に示した光マイクロモジュールを切り出すことができる。光マイクロモジュール切り出すためのスクライブラインとして、8×8の光マイクロセルの隣の光マイクロセルを使用することができる。各光マイクロセルは、電源配線層が形成されるまでは電気的にも光学的にも独立であるため、発光部として使用せずにスクライブラインとして使用することができる。また、この事例では8×8のセルであるが、電源配線層以後のパターンを変更することにより、セル数を自由に選択することができる。
本発明は、以上の実施の形態2及び3に詳述した実施例に限定されない。本発明の基本要素は、発光層から放出される光およびその光が半導体層で反射等された光をできる限り多く集光方向に取り出すことである。したがって、反射率ができるだけ高い材料により反射部を構成すること、光マイクロセル内での光の吸収や減衰をできる限り少なくすることが重要である。そのためには、例えば、透明基板(サファイア基板)上に発光層を形成し、その発光層からの光を前記透明基板を通して集光する構造の光マイクロセル(図25参照)又は光マイクロモジュールの場合に、フリップチップ電極等を実装した後、透明基板層を除去することができる。
例えば、図54に示すように、フリップチップ電極を実装した後に、すなわち発光層及び電源配線層等が物理的に固定された後に、基板としての役目を終えたサファイア層をリフトオフ手法にて除去することが可能である。これにより、サファイア層内での光の減衰をなくすることができる。更に、サファイア層の除去によって発光素子の集光方向側の表面(前記サファイア基板と接していた発光層側の表面)が露出されるため、その表面をブラストなどにより梨地のように粗くして発光層内の全反射を減少せしめ、結果として、集光効率を上げることができる。
図55(b)は、同図(a)に示すウェーハ273(透明基板338)上に光マイクロモジュール238が配列して形成され、別のウェーハ943と貼り合わされた状態の断面図である。光マイクロモジュール238には、マイクロミラー638を備えた光マイクロセル1381が配列して形成され、電源配線層783が形成された後にフリップチップ電極803が形成されている。また、別のウェーハ943には、貫通導電ビア9431と表面電極9432が形成されている。光マイクロモジュール238の電極は、フリップチップ電極803を介して、別のウェーハ943上の表面電極9432と接続されている。このような状態で、光マイクロモジュール238を構成する基板上の構造(発光層、マイクロミラー、電源配線層等)は物理的に固定されているため、透明基板338を除去することが可能である。透明基板338は、1つ1つの光マイクロモジュールに分離された後に除去されてもよい。図55(c)は、上記ウェーハ273上の光マイクロモジュール238が個々に分離され、透明基板338が除去された光マイクロモジュール239を、上下を逆にして表わした図である。
上記は一例であり、光マイクロセルの材料の選択や組み合わせが重要な要素となる。事例では、反射膜としてニッケルやコバルトなどを例にあげて説明したが、銀などのようにより反射率の高い材料を利用することも可能である。
また、半導体材料としてはGaAlNを挙げて説明したが、GaNその他の半導体材料にも適用することができる。
さらに、本光マイクロセル又は本光マイクロモジュールの構造は、蛍光体を用いる発光ダイオードに限らず、可視光を発する発光ダイオードにも共通に利用できる構造である。
その他、本発明は以上で詳述した実施形態に限定されず、本発明の請求項に示した範囲で様々な変形または変更が可能である。
発光ダイオードの用途は省エネに向けてその用途が拡大している。自動車分野においてはヘッドライトを始めとする灯具、家庭用ではLEDを用いた灯具、液晶TV受像器等のバックライト、産業用では信号機等、広範な分野で採用されている。発光ダイオードの高効率化は今後一層重要になる技術である。本発明は白色の発光ダイオードに限らず、既存の単色の発光ダイオードにも応用できる基本構成であり、省エネルギーの時代の共通的な技術となるものである。
100、C〜C22、102、103、104、1321、133、1381、1521、153;光マイクロセル(発光ダイオード素子)、1611〜1614、1621〜1624、1631〜1634、1711、1721、1731、1732、181;フォトレジスト、201、231、232、237、238、239、251、252;光マイクロモジュール(発光ダイオードモジュール)、271、273;ウェーハ、302、303、304、331、332、333、334、335、336、338、351、352、353;基板、361、362;第2の基板(シリコン基板)、363;N型シリコン層、3632;高密度P型シリコン層、3633;N型シリコン層、402、403、404、431;発光層(半導体層)、40a、401a、402a、403a、404a、431a、433a、434a、435a、436a、453a;P型半導体層(P型領域)、402c、431c、433c、434c、435c、434c、436c、451c、453c;活性層、40b、401b、402b、403b、404b、431b、433b、434b、435b、436b、453b;N型半導体層(N型領域)、436d;高密度N型半導体層、50、502、503、504、531、532、533、534、536、551、552、5531、5532;背面反射膜、562、563、564、573、574、5741、5744、576;絶縁膜(SiO膜)、583;絶縁膜(PIQ膜)、584;SiO膜、61、602、603、604、631、632、634、638、651、652、653;マイクロミラー(側方反射部)、701a、702a、703a、704a、733a、734a、735a、736a、753a;P(P型)電極、701b、702b、703b、704b、733b、734b、735b、736b、753b;N(N型)電極、733、7331、7341、7351、7361、7531;透明導電膜、7613、7614;透明導電膜、761a、761b、771、772、781、782、783;電源配線層、81a、81b、801、802、803、821、822;フリップチップ電極、85、851、852、861、862;リード、90、901、921;蛍光体、941、942、943、951、952;パッケージ基板、97、971、972、973、974;キャップ、98、983、984;カバーガラス、p、q、r、r’;光の進行方向、S;発光層(活性層)に平行な方向、z;集光方向、α;マイクロミラーの傾斜角。

Claims (6)

  1. 薄膜により基板上の一定領域に形成された発光層を備え、前記発光層から放出される光を前記発光層に垂直な集光方向に取り出す発光ダイオード素子が1つの前記基板上に複数形成されている発光ダイオードモジュールであって、
    前記発光ダイオード素子毎に、前記発光層の側面の全て又は一部を囲んで前記発光層に対して22.5°以上且つ67.5°以下の角度で傾斜した側方反射部を備えて、前記発光層から前記発光層と略平行方向に放出される光を前記側方反射部によって略前記集光方向に反射させ、
    前記発光層を挟んで前記集光方向とは反対側に背面反射膜を備えて、前記発光層から前記集光方向と反対側へ放出される光は、前記背面反射膜によって前記集光方向に反射させ、
    前記基板は前記発光層から放出される光を透過させる透明基板であり、
    前記透明基板側から順に、前記発光層から放出される光を透過させ且つ導電性を有する第1の導電層と、前記発光層と、導電性を有する第2の導電層と、複数の前記発光ダイオード素子上に形成される電源配線層とを積層して備え
    前記電源配線層において、前記第1の導電層と電気的に接続された第1の導体と、前記第2の導電層と電気的に接続された第2の導体とがそれぞれ配線されることにより、各前記発光ダイオード素子が電気的に接続されて構成されることを特徴とする発光ダイオードモジュール。
  2. 前記電源配線層上に配設される少なくとも2つのフリップチップ電極又はフリップチップ用電極を備え、
    各前記フリップチップ電極又はフリップチップ用電極は、前記第1の導体及び前記第2の導体とそれぞれ電気的に接続されて構成される請求項1記載の発光ダイオードモジュール。
  3. 前記発光層から放出される光を透過させ少なくとも前記発光層の側面を覆い、且つ厚さが前記基板側で厚くその反対側に向けて薄くなるように傾斜して形成された透過膜層を備え、
    前記透過膜層の外面に形成された反射膜が前記側方反射部を構成する請求項1又は2に記載の発光ダイオードモジュール
  4. 前記発光層は前記基板側で広くその反対側に向けて狭くなる略台形状に形成され、その発光層から放出される光を透過させ少なくとも前記発光層の側面を覆うように形成された透過膜層を備え、
    前記透過膜層の外面に形成された反射膜が前記側方反射部を構成する請求項1又は2に記載の発光ダイオードモジュール
  5. 前記側方反射部は、シリコンを母材とする第2の基板上に、前記発光層に対応するように形成され、
    前記発光層が形成された前記透明基板と前記側方反射部が形成された前記第2の基板とを対向させて貼り合わせて構成される請求項1又は2に記載の発光ダイオードモジュール
  6. 前記電源配線層上に前記フリップチップ電極又はフリップチップ用電極が配設された後に、前記透明基板が除去されて構成される請求項2乃至5のいずれかに記載の発光ダイオードモジュール。
JP2010544197A 2008-12-28 2009-12-28 発光ダイオードモジュール Expired - Fee Related JP5588882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010544197A JP5588882B2 (ja) 2008-12-28 2009-12-28 発光ダイオードモジュール

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2008336251 2008-12-28
JP2008336251 2008-12-28
JP2009024256 2009-01-11
JP2009024256 2009-01-11
JP2009268051 2009-11-25
JP2009268051 2009-11-25
JP2010544197A JP5588882B2 (ja) 2008-12-28 2009-12-28 発光ダイオードモジュール
PCT/JP2009/071809 WO2010074287A1 (ja) 2008-12-28 2009-12-28 発光ダイオード素子及び発光ダイオードモジュール

Publications (2)

Publication Number Publication Date
JPWO2010074287A1 JPWO2010074287A1 (ja) 2012-06-21
JP5588882B2 true JP5588882B2 (ja) 2014-09-10

Family

ID=42287889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010544197A Expired - Fee Related JP5588882B2 (ja) 2008-12-28 2009-12-28 発光ダイオードモジュール

Country Status (2)

Country Link
JP (1) JP5588882B2 (ja)
WO (1) WO2010074287A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103415935B (zh) * 2011-03-14 2016-09-14 皇家飞利浦有限公司 具有重新分布用于倒装芯片安装的垂直接触件的led
FR3016463A1 (fr) * 2014-01-16 2015-07-17 Commissariat Energie Atomique Micro-ecran d'affichage a forte luminance.
EP3100309B1 (en) 2014-01-29 2022-05-25 Lumileds LLC Light emitting device with a phosphor-converted led in a shallow reflector cup filled with encapsulant
JP2017130588A (ja) * 2016-01-21 2017-07-27 旭化成株式会社 紫外線発光装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2006237156A (ja) * 2005-02-23 2006-09-07 Lg Electronics Inc 光源装置及びその製造方法
JP2006245057A (ja) * 2005-02-28 2006-09-14 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP2007157805A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd Ledパッケージ、発光装置及びledパッケージの製造方法
JP2007335731A (ja) * 2006-06-16 2007-12-27 Sony Corp 発光ダイオード搭載基板、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242820A (ja) * 2006-03-08 2007-09-20 Asahi Kasei Corp 発光デバイス及び発光デバイスモジュール
JP2007305909A (ja) * 2006-05-15 2007-11-22 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法及び発光素子の製造方法
JP4899825B2 (ja) * 2006-11-28 2012-03-21 日亜化学工業株式会社 半導体発光素子、発光装置
JP2008282979A (ja) * 2007-05-10 2008-11-20 Sharp Corp 半導体発光素子とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039197A (ja) * 2003-05-27 2005-02-10 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2006237156A (ja) * 2005-02-23 2006-09-07 Lg Electronics Inc 光源装置及びその製造方法
JP2006245057A (ja) * 2005-02-28 2006-09-14 Sony Corp ハイブリットモジュール及びその製造方法並びにハイブリット回路装置
JP2007157805A (ja) * 2005-12-01 2007-06-21 Stanley Electric Co Ltd Ledパッケージ、発光装置及びledパッケージの製造方法
JP2007335731A (ja) * 2006-06-16 2007-12-27 Sony Corp 発光ダイオード搭載基板、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2008130721A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 発光装置、半導体発光素子および半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2010074287A1 (ja) 2010-07-01
JPWO2010074287A1 (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
WO2010074288A1 (ja) 高電圧駆動の発光ダイオードモジュール
TWI588984B (zh) 顯示裝置
US10985301B2 (en) Light-emitting device
US9985175B1 (en) LED panel
TWI501426B (zh) 發光元件以及其製造方法
KR20190006176A (ko) 고밀도 픽셀 형 멀티-led, 이를 포함하는 장치, 그리고 그 제조 방법
JP2021019015A (ja) マイクロ発光素子及び画像表示素子
CN104885235B (zh) 用于侧发射的具有成形的生长衬底的led
US20110089447A1 (en) Light-emiting device chip with micro-lenses and method for fabricating the same
JPH11317546A (ja) 半導体発光装置
JP2011199221A (ja) 発光ダイオード
CN102263176A (zh) 发光器件、发光器件封装以及发光装置系统
KR101634369B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20180062347A (ko) 복수의 발광셀들을 가지는 발광 다이오드
TW201611339A (zh) 半導體發光裝置
JP5588882B2 (ja) 発光ダイオードモジュール
CN105378949A (zh) 具有圆顶的芯片级发光器件封装
JP2018515898A (ja) 光学レンズ、照明モジュールおよびこれを備えたライトユニット
KR20180122840A (ko) 고 신뢰성의 발광 다이오드
CN111092072A (zh) 发光元件
US20040041157A1 (en) Semiconductor light emitting element and semiconductor light emitting device
US9070849B2 (en) Parallel plate slot emission array
US20210351324A1 (en) Light-emitting element and image displaying apparatus
CN107123713B (zh) 一种适合单色光led晶元级封装的器件结构
JP7348520B2 (ja) 発光装置及び表示装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5588882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees