JP5586839B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5586839B2 JP5586839B2 JP2008279865A JP2008279865A JP5586839B2 JP 5586839 B2 JP5586839 B2 JP 5586839B2 JP 2008279865 A JP2008279865 A JP 2008279865A JP 2008279865 A JP2008279865 A JP 2008279865A JP 5586839 B2 JP5586839 B2 JP 5586839B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- patterns
- layer
- pattern
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
101,101m,201,301,401,501 第1層
102,102m、202,302,402,502 第2層
103,103m,203,403,503 第3層
10A,10B,10Br,20A,20B,30A,30B,40A,40B,40Br,50A,50B ダミーパターン生成可能領域
101d,101md,201d,301d,401d,501d 第1ダミーパターン
102d,102md,202d,302d,402d,502d,502dc 第2ダミーパターン
103d,103md,203d,303d,403d,503d 第3ダミーパターン
101w,201w,301w,401w,501w 第1配線パターン
102w,202w,302w,402w,502w 第2配線パターン
103w,203w,403w,503w 第3配線パターン
303 半導体基板
303i 素子分離領域
303t STI領域
410 非透過膜
Claims (14)
- 半導体基板上に設けられ、CMP(Chemical Mechanical Polishing)によって平坦化された、第1配線パターンと、第2配線パターンと、前記第1及び第2配線パターン間に設けられ、前記第1及び第2配線パターンと同一材料からなる複数の第1ダミーパターンとを含む第1層と、
前記半導体基板上に設けられ、CMPによって平坦化された、第3配線パターンと、第4配線パターンと、前記第3及び第4配線パターン間に設けられ、前記第3及び第4配線パターンと同一材料からなる複数の第2ダミーパターンを含む第2層とを有し、
前記第3及び第4配線パターンの間隔は、前記第1及び第2配線パターンの間隔よりも狭く、
前記複数の第2ダミーパターンの数は、前記複数の第1ダミーパターンの数よりも少なく、
前記複数の第1ダミーパターンの各々と対応する前記複数の第2ダミーパターンの各々とは、前記半導体基板に垂直な方向において中心軸が一致していることを特徴とする半導体装置。 - 前記半導体基板上に設けられ、CMPによって平坦化された、第5配線パターンと、第6配線パターンと、前記第5及び第6配線パターン間に設けられ、前記第5及び第6配線パターンと同一材料からなる複数の第3ダミーパターンを含む第3層をさらに有し、
前記複数の第1ダミーパターンの各々と対応する前記複数の第3ダミーパターンの各々とは、前記半導体基板に垂直な方向において中心軸が一致していることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板の素子分離領域内にSTI(Shallow Trench Isolation)領域と前記半導体基板の一部からなる複数の第4ダミーパターンを有し、
前記複数の第1ダミーパターンの各々と対応する前記複数の第4ダミーパターンの各々とは、前記半導体基板に垂直な方向において中心軸が一致していることを特徴とする請求項1又は2に記載の半導体装置。 - 前記複数の第1ダミーパターンの各々の平面形状と前記複数の第2ダミーパターンの各々の平面形状とが相似形であることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記第1のダミーパターンの前記平面形状及び前記第2ダミーパターンの前記平面形状が矩形であることを特徴とする請求項4に記載の半導体装置。
- 前記第1のダミーパターンの前記平面形状及び前記第2ダミーパターンの前記平面形状が正方形であることを特徴とする請求項5に記載の半導体装置。
- 前記第1乃至第3層のいずれか一層におけるダミーパターンが最密充填されていることを特徴とする請求項2に記載の半導体装置。
- 前記半導体基板と前記第1及び第2層との間に設けられ、CMPによって平坦化された第5配線パターン及び前記第3配線パターンと同一材料からなる複数の第3ダミーパターンを含む第3層と、
前記第3層と前記第1及び第2層との間に設けられた非透過膜とをさらに有し、
前記複数の第1ダミーパターンの各々と対応する前記複数の第3ダミーパターンの各々とは、前記半導体基板に垂直な方向において中心軸がずれていることを特徴とする請求項1に記載の半導体装置。 - 半導体基板上にCMPにより平坦化が行われる第1及び第2層を形成する工程を有し、
前記第1層は、第1配線パターンと、第2配線パターンと、前記第1及び第2配線パターン間に設けられ、前記第1及び第2配線パターンと同一材料からなる複数の第1ダミーパターンとを含み、
前記第2層は、第3配線パターンと、第4配線パターンと、前記第3及び第4配線パターン間に設けられ、前記第3及び第4配線パターンと同一材料からなる複数の第2ダミーパターンとを含み、
前記第3及び第4配線パターンの間隔は、前記第1及び第2配線パターンの間隔よりも狭く、
前記複数の第2ダミーパターンの数は、前記複数の第1ダミーパターンの数よりも少なく、
前記第1及び第2層を形成する前に、
前記第1ダミーパターンの数及び配置を決定するステップと、
前記第2ダミーパターンの中心軸が前記半導体基板に垂直な方向において前記第1ダミーパターンの中心軸と一致するように前記第2ダミーパターンの数及び配置を決定するステップとを備えることを特徴とする半導体装置の製造方法。 - 前記第1及び第2層上にCMPにより平坦化が行われる第3層を形成する工程をさらに有し、
前記第3層は、第5配線パターンと、第6配線パターンと、前記第5及び第6配線パターン間に設けられ、前記第5及び第6配線パターンと同一材料からなる複数の第3ダミーパターンとを含み、
前記第1乃至第3層を形成する前に、
前記第3ダミーパターンの中心軸が前記半導体基板に垂直な方向において前記第1ダミーパターンの中心軸と一致するように前記第3ダミーパターンの数及び配置を決定するステップをさらに備えることを特徴とする請求項9に記載の半導体装置の製造方法。 - 前記複数の第1ダミーパターンの各々の平面形状と前記複数の第2ダミーパターンの各々の平面形状とが相似形であることを特徴とする請求項9又は10に記載の半導体装置の製造方法。
- 前記第1のダミーパターンの前記平面形状及び前記第2ダミーパターンの前記平面形状が矩形であることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記第1のダミーパターンの前記平面形状及び前記第2ダミーパターンの前記平面形状が正方形であることを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記半導体基板と前記第1層との間にCMPより平坦化が行われる第4層を形成する工程と、前記第4層と前記第1層との間に非透過膜を形成する工程とをさらに有し、
前記第1乃至第4層を形成する前に、
前記第4層に形成する前記CMP用の第4ダミーパターンの数及び配置を前記第1ダミーパターンの配置とは無関係に決定するステップをさらに備えることを特徴とする請求項9乃至13のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279865A JP5586839B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体装置及びその製造方法 |
KR20090103363A KR101102295B1 (ko) | 2008-10-30 | 2009-10-29 | 반도체 디바이스 및 그 제조 방법 |
US12/609,925 US8502384B2 (en) | 2008-10-30 | 2009-10-30 | Semiconductor device and manufacturing method thereof |
KR1020110108871A KR20110131152A (ko) | 2008-10-30 | 2011-10-24 | 반도체 디바이스 및 그 제조 방법 |
KR1020120119234A KR101545773B1 (ko) | 2008-10-30 | 2012-10-25 | 반도체 디바이스 및 그 제조 방법 |
US13/908,706 US8736063B2 (en) | 2008-10-30 | 2013-06-03 | Semiconductor device and manufacturing method thereof |
US14/271,781 US9136203B2 (en) | 2008-10-30 | 2014-05-07 | Semiconductor device and manufacturing method thereof |
KR1020150023253A KR101586278B1 (ko) | 2008-10-30 | 2015-02-16 | 반도체 디바이스 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008279865A JP5586839B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014149707A Division JP2014209661A (ja) | 2014-07-23 | 2014-07-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109159A JP2010109159A (ja) | 2010-05-13 |
JP5586839B2 true JP5586839B2 (ja) | 2014-09-10 |
Family
ID=42130399
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008279865A Active JP5586839B2 (ja) | 2008-10-30 | 2008-10-30 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (3) | US8502384B2 (ja) |
JP (1) | JP5586839B2 (ja) |
KR (4) | KR101102295B1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102446158B1 (ko) | 2015-10-05 | 2022-09-22 | 삼성전자주식회사 | 마스크 및 이를 이용해서 형성된 반도체 장치의 금속 배선 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP4222356B2 (ja) | 1997-06-17 | 2009-02-12 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置 |
JP2002373896A (ja) * | 2001-06-15 | 2002-12-26 | Mitsubishi Electric Corp | 半導体装置 |
KR100580110B1 (ko) | 2004-05-28 | 2006-05-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 더미 패턴 구조 |
JP2006140300A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 半導体装置、ウェーハ及び半導体装置の製造方法 |
KR100676606B1 (ko) | 2005-11-15 | 2007-01-30 | 동부일렉트로닉스 주식회사 | Cmp 공정을 위한 더미 패턴을 형성하는 방법 |
JP2009027028A (ja) | 2007-07-20 | 2009-02-05 | Toshiba Corp | 半導体装置の製造方法 |
JP5431661B2 (ja) * | 2007-09-05 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびそのパターンレイアウト方法 |
-
2008
- 2008-10-30 JP JP2008279865A patent/JP5586839B2/ja active Active
-
2009
- 2009-10-29 KR KR20090103363A patent/KR101102295B1/ko active IP Right Grant
- 2009-10-30 US US12/609,925 patent/US8502384B2/en active Active
-
2011
- 2011-10-24 KR KR1020110108871A patent/KR20110131152A/ko active Application Filing
-
2012
- 2012-10-25 KR KR1020120119234A patent/KR101545773B1/ko active IP Right Grant
-
2013
- 2013-06-03 US US13/908,706 patent/US8736063B2/en active Active
-
2014
- 2014-05-07 US US14/271,781 patent/US9136203B2/en active Active
-
2015
- 2015-02-16 KR KR1020150023253A patent/KR101586278B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US8502384B2 (en) | 2013-08-06 |
US8736063B2 (en) | 2014-05-27 |
KR20110131152A (ko) | 2011-12-06 |
US20140239506A1 (en) | 2014-08-28 |
KR20120135151A (ko) | 2012-12-12 |
KR101545773B1 (ko) | 2015-08-19 |
US20100109163A1 (en) | 2010-05-06 |
KR101586278B1 (ko) | 2016-01-19 |
US20130264715A1 (en) | 2013-10-10 |
US9136203B2 (en) | 2015-09-15 |
JP2010109159A (ja) | 2010-05-13 |
KR101102295B1 (ko) | 2012-01-03 |
KR20100048911A (ko) | 2010-05-11 |
KR20150027779A (ko) | 2015-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004193500A (ja) | 固体撮像素子及びその製造方法 | |
JP2008537642A (ja) | 垂直構造体でのフォトマスクの再使用を可能にするための、繰り返される重ね合わせマークおよび繰り返される位置合わせマークの隠蔽 | |
JP2005150463A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP2010219332A (ja) | 多層配線層の電源配線構造およびその製造方法 | |
TWI570807B (zh) | 供接觸開口蝕刻窗孔用之lc模組佈局配置 | |
JP2007324629A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
JP5586839B2 (ja) | 半導体装置及びその製造方法 | |
JP2015122374A (ja) | 固体撮像装置及びその製造方法 | |
JP5141247B2 (ja) | イメージセンサ及びその製造方法 | |
JP2014209661A (ja) | 半導体装置 | |
JP2014175053A (ja) | 有機el発光装置及びその製造方法、並びに有機el光源装置 | |
KR20010038464A (ko) | 반도체 장치의 전도배선 마스크 제조방법 | |
JP2009065151A (ja) | 半導体素子及びその製造方法 | |
CN108227390B (zh) | 一种光刻机的像质检测方法 | |
CN101645435B (zh) | 探测垫结构及其制造方法 | |
JP2009252806A (ja) | 半導体装置及びそのレイアウト方法 | |
JP2009146919A (ja) | 露光位置決定方法 | |
JP2017022293A (ja) | 固体撮像装置の製造方法 | |
JP2010272629A (ja) | 重ね合わせ測定マーク及びパターン形成方法 | |
CN103426811B (zh) | 半导体器件制造方法及半导体器件 | |
KR20060055862A (ko) | 금속 배선 공정의 정렬 마크 형성 방법 | |
JP2010232669A (ja) | 半導体装置及び半導体製造方法 | |
JP2005217454A (ja) | 固体撮像装置 | |
JP2006128371A (ja) | 固体撮像素子及びその測定方法 | |
JP2008283192A (ja) | 半導体素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140723 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5586839 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |