JP5580836B2 - アウトバンドシグナリングのための汎用バッファ回路および方法 - Google Patents
アウトバンドシグナリングのための汎用バッファ回路および方法 Download PDFInfo
- Publication number
- JP5580836B2 JP5580836B2 JP2011547924A JP2011547924A JP5580836B2 JP 5580836 B2 JP5580836 B2 JP 5580836B2 JP 2011547924 A JP2011547924 A JP 2011547924A JP 2011547924 A JP2011547924 A JP 2011547924A JP 5580836 B2 JP5580836 B2 JP 5580836B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- differential
- coupled
- signals
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
本発明の実施の形態は、アウトバンド信号を高速差動シグナリングインターフェイスを通して受信および送信するための回路および方法に関する。特に、本発明の実施の形態は、アウトバンド信号を汎用バッファ回路を用いて受信し送信することに向けられた回路および方法に関する。
信号をシステムおよび集積回路に与え信号をシステムおよび集積回路から受ける際の、シグナリングまたはデータ速度を高めるための技術が開発されている。ある周知の取組みでは、シリアルデータが高周波シリアル差動信号インターフェイスを通して送信される。差動シグナリングは、比較的小さい差動電圧によって隔てられた、通常は極性が互いに逆の信号の対を送信する。差動信号受信機は、この差動電圧を検知し、受信したこれら入力からクロックおよびデータ信号を復元することができる。送信機も同様に、データ信号に対応する差動信号をインターフェイス上で送信することができる。このインターフェイス上で送信される差動電圧が、高信号レベルから低信号レベルに移行するのに必要なのは、全論理レベル電圧信号振幅に満たないため、より高速でスイッチングを実現し得る。これら高周波信号は、最大毎秒10ギガビット(Gps)までのデータ速度で送信し得る。技術の進歩に伴い、これらデータ速度は増し続けている。さらに、これらマルチギガビット差動信号の群を用いることにより、非常に高いデータ送信速度を達成し得る。
差動MGT信号を差動シグナリングインターフェイス上で受信、送信、および送受信し、汎用バッファを用いてOOB信号を同じインターフェイス上で受信および送信するための方法および装置を含む本発明の好都合な実施の形態によって、上記およびその他の問題は全般的に解決または回避され、技術的利点が得られる。
現在MGTインターフェイスと共にOOBシグナリングを利用している通信規格の例は、シリアルATA(SATA)、XAUI、およびPCIエクスプレス規格を含む。これら先行技術のOOBシグナリングプロトコルを受信するための回路を含むあるMGTトランシーバ回路が、設計され、民間の集積回路製造業者から提供されている。たとえば、本願の譲受人であるザイリンクス社(Xilinx Inc.)から入手可能なVirtexファミリーのフィールドプログラマブルゲートアレイ(FPGA)を用いる、入手可能な入力出力バッファは、これら周知のプロトコルのOOB信号のうちいくつかを検出し受信することができる「RocketIO」と呼ばれる選択可能なI/Oバッファを含む。カリフォルニア州95124、サンホセ(San Jose)、ロジックドライブ(Logic Drive)2100のザイリンクス社から入手可能な、2008年2月11日に公表された「Virtex−5 FPGA RocketIO GTPトランシーバユーザーズガイド(Virtex-5 FPGA RocketIO GTP Transceiver Users Guide)」v.1.6と題された文献には、これらMGTトランシーバが記載されている。周知のOOBプロトコルの場合、OOBシグナリングを示す信号をインターフェイス上で検出し得る。これらプロトコルはOOB「ビーコン」と呼ばれることがある。
Claims (15)
- 1対の極性が互いに逆の信号上の第1の周波数の差動信号を結合するための差動信号インターフェイスと、
前記差動信号インターフェイスに結合され受信したデータ信号を出力するための差動信号受信機と、
前記1対の極性が互いに逆の信号のうちの第1の信号に結合され、第1のアウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するため、かつ、前記差動信号受信機の共通モード電圧とは異なる基準電圧を受信するための第1の汎用入力バッファと、
前記1対の極性が互いに逆の信号のうちの第2の信号に結合され、第2のアウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するため、かつ前記基準電圧を受信するための第2の汎用入力バッファとを備える装置であって、
前記基準電圧は、バンド信号の出力を示す、差動電圧に対するしきい値電圧を定め、
前記アウトバンド信号は、前記しきい値電圧よりも低い前記1対の極性が互いに逆の信号上の差動電圧レベルを有する前記差動信号インターフェイス上で受信される、装置。 - 前記第1の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合する第1の抵抗器と、
前記第2の汎用入力バッファを、前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合する第2の抵抗器とをさらに備え、
前記第1の抵抗器および前記第2の抵抗器は、前記差動信号インターフェイスに対して減衰を与える、請求項1に記載の装置。 - 前記1対の極性が互いに逆の信号のうちの前記第1の信号を前記差動信号受信機の第1の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークと、
前記1対の極性が互いに逆の信号のうちの前記第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークとをさらに備える、請求項1に記載の装置。 - 前記第1の終端ネットワークおよび前記第2の終端ネットワークは各々さらに、
前記差動信号インターフェイスとノードとの間に結合された第1の抵抗器と、
前記端子と前記ノードとの間に結合された第2の抵抗器と、
前記ノードと前記差動信号受信機への対応する入力との間に結合された第3の抵抗器とを含む、請求項3に記載の装置。 - 1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。 - 前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項5に記載の装置。
- 高電圧源と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低電圧源と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項5または6に記載の装置。 - 前記第1および第2のトランジスタは、前記第1の汎用出力バッファに応答して、高アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能であり、
前記第3および第4のトランジスタは、前記第2の汎用出力バッファに応答して、低アウトバンド信号を前記差動信号インターフェイス上で送信するように動作可能である、請求項5から7のいずれか1つに記載の装置。 - 1対の差動信号のうちの前記第1の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第1の汎用出力バッファと、
1対の差動信号のうちの前記第2の信号に結合され、前記第2の周波数のアウトバンド信号を送信するための第2の汎用出力バッファとをさらに備える、請求項1から4のいずれか1つに記載の装置。 - 前記第1および第2の汎用出力バッファ各々に結合されたイネーブル信号をさらに含む、請求項9に記載の装置。
- 高電圧と第1および第2の差動信号各々との間に結合され、前記第1の汎用出力バッファの出力に結合されたゲート端子を有する、第1のトランジスタおよび第2のトランジスタと、
低接地電圧と第1および第2の差動信号各々との間に結合され、前記第2の汎用出力バッファの出力に結合されたゲート端子を有する、第3のトランジスタおよび第4のトランジスタとをさらに備える、請求項10に記載の装置。 - 送信データ信号に応答して、極性が互いに逆の差動信号を前記差動信号インターフェイス上で前記第1の周波数で送信するように結合された差動信号送信機をさらに備える、請求項1から11のいずれか1つに記載の装置。
- 前記第1の周波数は1ギガヘルツよりも大きいかまたはこれに等しく、前記第2の周波数は500キロヘルツよりも小さいかまたはこれに等しい、請求項1から12のいずれか1つに記載の装置。
- アウトバンド信号を受信するための方法であって、
第1の周波数の1対の極性が互いに逆の差動信号を、差動信号受信機のマルチギガビット差動信号インターフェイス上で受信するステップと、
前記1対の極性が互いに逆の差動信号のうちの一方の信号に結合され、第1の受信アウトバンド信号出力を有する、前記第1の周波数よりも低い第2の周波数のアウトバンド信号を受信するため、かつ、前記差動信号受信機の共通モード電圧とは異なる基準電圧を受信するための第1の汎用入力バッファを与えるステップと、
前記1対の極性が互いに逆の差動信号のうちの他方の信号に結合され、第2の受信アウトバンド信号出力を有する、前記第2の周波数のアウトバンド信号を受信するため、かつ前記基準電圧を受信するための第2の汎用入力バッファを与えるステップと、
前記基準電圧により定められたしきい値電圧よりも低い差動電圧を有する前記極性が互いに逆の差動信号上の前記第2の周波数のアウトバンド信号を受信するステップとを含む、方法。 - 前記1対の極性が互いに逆の差動信号のうちの第1の信号を差動信号受信機の入力に結合し、前記第1の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第1の信号に結合するための端子を有する、第1の終端ネットワークを与えるステップと、
前記1対の極性が互いに逆の信号のうちの第2の信号を前記差動信号受信機の第2の入力に結合し、前記第2の汎用入力バッファを前記1対の極性が互いに逆の信号のうちの前記第2の信号に結合するための端子を有する、第2の終端ネットワークを与えるステップとをさらに含む、請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/357,369 | 2009-01-21 | ||
US12/357,369 US7786762B2 (en) | 2009-01-21 | 2009-01-21 | Generic buffer circuits and methods for out of band signaling |
PCT/US2009/065021 WO2010085294A1 (en) | 2009-01-21 | 2009-11-18 | Generic buffer circuits and methods for out of band signaling |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012516111A JP2012516111A (ja) | 2012-07-12 |
JP5580836B2 true JP5580836B2 (ja) | 2014-08-27 |
Family
ID=41796420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011547924A Active JP5580836B2 (ja) | 2009-01-21 | 2009-11-18 | アウトバンドシグナリングのための汎用バッファ回路および方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7786762B2 (ja) |
EP (1) | EP2380086A1 (ja) |
JP (1) | JP5580836B2 (ja) |
KR (1) | KR101265910B1 (ja) |
CN (1) | CN102292716B (ja) |
WO (1) | WO2010085294A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10038647B1 (en) | 2016-05-13 | 2018-07-31 | Xilinx, Inc. | Circuit for and method of routing data between die of an integrated circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5325355A (en) | 1993-03-19 | 1994-06-28 | Apple Computer, Inc. | Method and apparatus for implementing a common mode level shift in a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode |
US5914616A (en) | 1997-02-26 | 1999-06-22 | Xilinx, Inc. | FPGA repeatable interconnect structure with hierarchical interconnect lines |
GB2360156B (en) | 2000-03-10 | 2004-03-31 | Nokia Mobile Phones Ltd | Transceiver interface reduction |
US6466049B1 (en) | 2000-09-14 | 2002-10-15 | Xilinx, Inc. | Clock enable control circuit for flip flops |
DE60001923T2 (de) * | 2000-11-24 | 2004-01-15 | Agilent Technologies Inc | Schaltung zur Erzeugung eines logischen Ausgangssignals ,das mit Kreuzpunkten von differentiellen Signalen korrespondiert |
US20030158991A1 (en) | 2002-02-01 | 2003-08-21 | Klaus-Peter Deyring | Transceiver circuitry for sending and detecting OOB signals on serial ATA buses |
JP2005086646A (ja) * | 2003-09-10 | 2005-03-31 | Renesas Technology Corp | スケルチ検出回路 |
JP4387815B2 (ja) * | 2004-01-30 | 2009-12-24 | 富士通株式会社 | シリアルタイプのインターフェイス回路、そのパワーセーブ方法及びシリアルインターフェイスを持つデバイス |
US20090222603A1 (en) | 2004-11-16 | 2009-09-03 | Koninklijke Philips Electronics N.V. | Bus communication system |
JP2006203338A (ja) * | 2005-01-18 | 2006-08-03 | Matsushita Electric Ind Co Ltd | スケルチ検出回路及びスケルチ検出方法 |
JP4476183B2 (ja) * | 2005-06-24 | 2010-06-09 | 株式会社リコー | Oob信号検出回路 |
JP2007049273A (ja) * | 2005-08-08 | 2007-02-22 | Seiko Epson Corp | ホストコントローラ |
-
2009
- 2009-01-21 US US12/357,369 patent/US7786762B2/en active Active
- 2009-11-18 EP EP09802251A patent/EP2380086A1/en not_active Ceased
- 2009-11-18 KR KR1020117019349A patent/KR101265910B1/ko active IP Right Grant
- 2009-11-18 CN CN200980155050.4A patent/CN102292716B/zh active Active
- 2009-11-18 WO PCT/US2009/065021 patent/WO2010085294A1/en active Application Filing
- 2009-11-18 JP JP2011547924A patent/JP5580836B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
EP2380086A1 (en) | 2011-10-26 |
CN102292716A (zh) | 2011-12-21 |
US20100183081A1 (en) | 2010-07-22 |
KR20110115586A (ko) | 2011-10-21 |
US7786762B2 (en) | 2010-08-31 |
KR101265910B1 (ko) | 2013-05-20 |
CN102292716B (zh) | 2014-05-28 |
JP2012516111A (ja) | 2012-07-12 |
WO2010085294A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6480026B2 (en) | Multi-functional I/O buffers in a field programmable gate array (FPGA) | |
US7872495B1 (en) | Programmable termination | |
US10038647B1 (en) | Circuit for and method of routing data between die of an integrated circuit | |
US7579873B1 (en) | Slew rate control circuit for small computer system interface (SCSI) differential driver | |
US6624656B1 (en) | Input/output circuit with user programmable functions | |
US6812734B1 (en) | Programmable termination with DC voltage level control | |
US7420386B2 (en) | Techniques for providing flexible on-chip termination control on integrated circuits | |
US9136690B1 (en) | Front-end circuit with electro-static discharge protection | |
TWI472157B (zh) | 具有可組構輸入/輸出之晶粒裝置及其控制方法 | |
US9712257B1 (en) | Digitally-controlled impedance control for dynamically generating drive strength for a transmitter | |
JP6689289B2 (ja) | 試験信号を挿入してac結合相互接続を試験するように構成された送信機 | |
US20200350899A1 (en) | Loss of signal detection circuit | |
JP2002199030A (ja) | プリント回路基板、集積回路上の回路及び送信ラインの終端方法 | |
US20050179466A1 (en) | Configurable output buffer and method to provide differential drive | |
JP7132940B2 (ja) | 光受信機の電気的な試験 | |
JP5268412B2 (ja) | 出力ドライバ回路装置 | |
US7679397B1 (en) | Techniques for precision biasing output driver for a calibrated on-chip termination circuit | |
JP5580836B2 (ja) | アウトバンドシグナリングのための汎用バッファ回路および方法 | |
US8531205B1 (en) | Programmable output buffer | |
EP2464009B1 (en) | Differential signal termination circuit | |
US20150288366A1 (en) | Clock distribution architecture for integrated circuit | |
US9793893B1 (en) | Differential input buffer circuits and methods | |
Kim et al. | A 16/32 Gb/s dual-mode NRZ/PAM4 voltage-mode transmitter with 2-tap FFE | |
US11831153B1 (en) | High-bandwidth signal driver/receiver | |
US10224911B1 (en) | Dual signal protocol input/output (I/O) buffer circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140711 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5580836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |