KR20110115586A - 대역외 시그널링을 위한 일반적인 버퍼 회로들 및 방법들 - Google Patents

Abstract

제 1 주파수보다 낮은 제 2 주파수의 대역외 신호를 수신, 전송 또는 송수신하기 위해 반대 극성 신호들의 쌍 상에서 제 1 주파수의 차동 신호들(INN, IPP)을 일반적인 버퍼들(12, 13, 14, 15)을 갖는 다중 기가비트 수신기(11)에 결합하기 위한 차동 신호 인터페이스용 회로들 및 방법들이 개시된다. 반대 극성 신호들에 전압들이 가해져서 이들 사이의 차동 전압이 임계 전압보다 낮게 되는 경우 대역외 신호들을 수신하기 위해 일반적인 입력 버퍼들(13, 15)을 반대 극성 신호들(INN, IPP)의 쌍의 각각의 신호들에 결합하는 종단 네트워크들(T1, T2)가 제공된다. 차동 신호 인터페이스 상에서 대역외 신호들을 수신 및 전송하기 위한 다중-기가비트 트랜시버들(11)에 일반적인 버퍼들(12, 13, 14, 15)을 제공하기 위한 방법이 제공된다. 대역외 신호들은 대역외 시그널링 프로토콜이 알려지지 않았을 때 수신된다.

Description

대역외 시그널링을 위한 일반적인 버퍼 회로들 및 방법들{GENERIC BUFFER CIRCUITS AND METHODS FOR OUT OF BAND SIGNALING}

본 발명의 실시예들은 고속 차동 시그널링 인터페이스를 통해 대역외 신호들의 수신 및 전송을 위한 회로 및 방법들에 관한 것이다. 특히, 본 발명의 실시예들은 일반적인 버퍼 회로를 이용하여 대역외 신호들을 수신 및 전송하는 것에 관한 회로들 및 방법에 관한 것이다.

시스템들 및 집적 회로들로부터 신호들을 수신하고 신호들을 제공하는데 있어서, 시그널링 또는 데이터 레이트를 증가시키기 위한 기술들이 개발되어 왔다. 하나의 알려진 접근에서, 직렬 데이터는 고주파수 직렬 차동 신호 인터페이스를 통해 전송된다. 차동 시그널링은 비교적 작은 차동 전압에 의해 분리되는 정규적으로 반대되는 극성 신호들의 쌍을 전송한다. 차동 신호 수신기는 차동 전압을 감지하고 이 수신된 입력들로부터 클록 및 데이터 신호들을 복구할 수 있다. 전송기들은 유사하게 인터페이스 상에서 데이터 신호들에 대응하는 차동 신호들을 송신한다. 이 인터페이스 상에서 전송되는 차동 전압은 고 신호 레벨로부터 저 신호 레벨로의 천이로 인해 전체 로직 레벨 전압 신호 미만을 필요로 하기 때문에, 더 고속 스위칭이 달성될 수 있다. 이 고주파수 신호들은 초당 10 기가비트(Gps)까지의 데이터 레이트들로 전송될 수 있다. 기술이 진보함에 따라, 이 데이터 레이트들은 계속 증가하고 있다. 또한, 이 다중-기가비트 차동 신호들의 그룹을 이용함으로써 매우 높은 데이터 전송율이 달성될 수 있다.

도 1a는 종래 기술의 다중-기가비트 시그널링 인터페이스상의 통상적인 신호들의 전압 파형을 도시한다. 도 1a에서, 2개의 반대 극성 신호들은 TX+ 및 TX-로 지정된다. 예를 들어, 약 2 볼트일 수 있는 차동 전압은 신호 데이터를 나타낸다. 두 신호들 간의 차동 전압이 양(positive)이면, 1 데이터 값, 예를 들어, 논리 "1"을 나타낼 수 있다. 두 전압들 사이의 차동 전압이 음(negative)이면, 신호는 다른 데이터 값, 예를 들어, 논리 "0"을 나타낼 수 있다. 이 논리값 지정들은 임의적이며 당 분야에 알려진 바와 같이 반전될 수 있다.

다중-기가비트 트랜시버들(MGT들)을 활용하는 특정한 시그널링 표준들에서, 대역외(out-of-band; OOB) 신호들은 고속 데이터를 전송 및 수신용 보단 다른 형태들의 메시지들 통신하는데 이용된다. MGT 인터페이스들에 있어서, OOB 신호는 동일한 전압에서 정규적으로 반대되는 극성 차동 신호 라인들 둘 다를 이용하여 송신되는 신호이다. 비-제한적인 예들로서, OOB 신호들은 전력이 들어오거나 리셋시에 디바이스를 초기화하고, MGT 버퍼들에 특정한 파라미터들을 설정하거나, 그렇지 않으면 디바이스에서 다른 파라미터들을 설정 또는 판독하고, 시험 또는 구성 동작들을 수행하는 것 등을 위해 이용될 수 있다.

OOB 시그널링 동안, 2개의 정규적으로 반대되는 차동 신호 라인들은 동일한 전위로 배치될 수 있는데, 즉 차동 전압은 저 전압 임계치 이하로 유지되고 0에 근접한다. 이들 2개의 전압들의 차이의 부재는 OOB 신호의 존재의 검출은 상당히 간단하고 견고하게 한다.

도 1b는 다중-기가비트 신호 인터페이스 상에서의 OOB 신호를 도시한다. 도면에서 도시된 바와 같이, 2개의 정규적으로 반대되는 극성 신호들(TX+ 및 TX-)이 대략적으로 동일한 전압값을 가질 때, 즉, 차동 전압이 임계치 전압보다 낮을 때, OOB 신호의 존재가 검출될 수 있다. OOB 신호들은 통상적으로 비교적 낮은 주파수로 전송되고 예를 들어, 초기화, 관찰(observation), 테스트 및 리셋 형태의 기능성을 시스템에 제공할 수 있다. OOB 신호들을 이용함으로써, 부가적인 입력, 출력 또는 입/출력 성능이 임의의 부가적인 핀들 또는 단자들을 이용하거나 제공할 필요성 없이 디바이스 또는 회로에 제공된다.

현재, OOB 신호들을 갖는 MGT들을 기반으로 한 새로운 차동 시그널링 표준들이 개발되고 있다. 비-제한적 예로서, 현재 개발중인 인텔 퀵패스(QuickPath) 인터페이스로서 알려진 버스 표준은 OOB시그널링 프로토콜을 이용한 MGT 인터페이스를 포함한다. 이 OOB 프로토콜의 상세들은 아직 알려지지 않아서, OOB 회로를 갖는 기존의 MGT 트랜시버 버퍼들은 이러한 아직 정의되지 않은 OOB 프로토콜 신호들을 이용한 시그널링을 지원할 수 있다. 또한, 미래에 정의되는 다른 OOB 시그널링 프로토콜들은 종래 기술의 MGT 트랜시버들에 의해 수신될 수 없다. 종래 기술의 MGT 트랜시버들의 이러한 특성은 이러한 개발중인 OOB 프로토콜들을 수용하기 위해서 회로 재설계를 필요로 한다.

따라서, 다중-기가비트 신호 인터페이스 상에서 OOB 신호들을 추가로 수신, 전송 또는 송수신할 수 있는 다중-기가비트 신호 인터페이스 상에서 차동 신호들을 수신, 전송 및/또는 송수신하기 위한 회로를 제공하는 트랜시버 회로 및 방법에 대한 계속되는 요구가 존재한다. OOB 신호들은 아직 정의되지 않은 OOB 신호 프로토콜들을 포함할 수 있다.

상기 문제점들 및 다른 문제점들은 차동 시그널링 인터페이스 상에서 차동 MGT 신호들을 수신, 전송 및 송수신하고, 동일한 인터페이스 상에서 OOB 신호들을 수신 및 전송하기 위해 범용 버퍼들을 이용하기 위한 방법들 및 장치들을 포함하는 본 발명의 유리한 실시예들에 의해 일반적으로 해결 또는 회피되고, 기술적인 이점들이 일반적으로 달성된다.

예시적인 실시예에서, 반대 극성 신호들의 쌍 상에서 제 1 주파수로 차동 신호를 결합하는 차동 신호 인터페이스; 차동 신호 인터페이스에 결합되고 수신된 데이터 신호들을 출력하는 차동 신호 수신기; 제 1 주파수보다 낮은 제 2 주파수의 대역외 신호(out of band signal)를 수신하고, 반대 극성 신호들의 쌍 중 하나에 결합되고, 제 1 대역외 신호 출력을 갖는 제 1 범용 입력 버퍼; 제 2 주파수의 대역외 신호를 수신하고, 반대 극성 신호들의 쌍 중 다른 하나에 결합되고, 제 2 대역외 신호 출력을 갖는 제 2 범용 입력 버퍼를 포함하는 장치가 제공된다. OOB 신호는 반대 극성 신호들의 쌍의 중 둘 다 상에서 동일한 전압 레벨을 갖는 차동 신호 인터페이스 상에서 수신된다. 다른 예시적인 실시예에서, 위에서 기술된 회로는 반대 극성의 차동 신호들에 차동 수신기 회로를 결합하기 위한 전송 네트워크들을 포함하고, 전송 네트워크들은 차동 신호들의 각각의 신호에 일반적인 입력 버퍼들을 결합하기 위한 단자들을 추가로 갖는다.

다른 예시적인 실시예에서, 구성 가능한 집적 회로는 사용자 정의된 기능성이 제공되고 다중-기가비트 수신기 회로들을 포함한다. 다중-기가비트 수신기 회로들은 반대 극성 신호들의 쌍 상에서 제 1 주파수의 차동 신호들을 수신하도록 결합되고; 실시예는 제 1 주파수보다 낮은 제 2 주파수의 대역외 신호들을 수신하고, 반대 극성 신호들의 쌍 중 하나에 결합되고, 제 1 대역외 신호 출력을 갖는 제 1 범용 입력 버퍼; 제 2 주파수의 대역외 신호들을 수신하고 반대 극성 신호들의 쌍 중 다른 하나에 결합되고, 제 2 대역외 신호 출력을 갖는 제 2 범용 입력 버퍼를 더 포함한다. 대역외 신호들은 반대 극성 신호들의 쌍의 둘 다 상에서 동일한 전압 레벨을 갖는 차동 신호 인터페이스 상에서 수신된다. 다른 예시적인 실시예에서, 회로는 반대 극성 차동 신호들에 다중-기가비트 수신기 회로를 결합하기 위한 전송 네트워크들을 포함하고, 전송 네트워크들은 각각의 차동 신호들에 일반적인 입력 버퍼들을 결합하기 위한 단자들을 추가로 갖는다. 다른 예시적인 실시예에서, 위에서 기술된 회로는 반대 극성 차동 신호들 상에서 대역외 신호들을 전송하기 위해 범용 출력 버퍼들을 추가로 포함한다.

예시적인 방법 실시예에서, 상기 방법은 다중-기가비트 차동 신호 인터페이스 상에서 제 1 주파수의 반대 극성 차동 신호들의 쌍을 수신하는 단계; 제 1 주파수보다 낮은 제 2 주파수의 OOB 신호들을 수신하기 위해 반대 극성 차동 신호의 쌍 중 하나에 결합되고, 수신된 대역외 신호 출력을 갖는 제 1 범용 입력 버퍼를 제공하는 단계; 및 제 1 주파수보다 낮은 제 2 주파수의 대역외 신호를 수신하기 위해 반대 극성 차동 신호들의 쌍의 다른 하나에 결합되고, 수신된 대역외 신호 출력을 갖는 제 2 범용 입력 버퍼를 제공하는 단계를 포함하고, 여기서 대역외 신호들의 수신은 동일한 전압 레벨인 반대 극성 차동 신호들 상에서 신호들을 수신하는 것을 포함한다. 추가의 방법 실시예에서, 위에서 언급한 방법이 수행되고, 추가로 반대 극성 차동 신호들에 차동 수신기 회로를 결합하기 위한 전송 네트워크들을 제공하는 단계를 포함하고, 전송 네트워크들은 차동 신호들의 각각의 신호에 일반적인 입력 버퍼들을 결합하기 위한 단자들을 추가로 갖는다.

위에서는 이어지는 본 발명의 상세한 설명이 더 잘 이해되도록 본 발명의 특정한 예시적인 실시예들의 광범위한 특징들 및 기술적이 이점들이 약술되었다. 본 발명의 청구범위의 주제를 형성하는 본 발명의 부가적인 특징들 및 이점들은 이하에서 기술될 것이다. 당업자는 개시된 개념 및 특정 실시예는 본 발명의 동일한 목적들을 수행하기 위해 다른 구조들 또는 프로세스들을 설계하거나 변형하기 위한 근간으로서 쉽게 활용될 수 있다는 것을 이해해야 한다.

본 발명에 따르면, 대역외 시그널링을 위한 일반적인 버퍼 회로들 및 방법들을 제공하는 것이 가능하다.

본 발명의 및 그 이점들의 보다 완전한 이해를 위해, 첨부 도면들과 함께 이하의 상세한 설명이 이제 참조된다.
도 1a는 데이터를 전송하기 위해 2개의 반대 극성 신호들을 이용하는 차동 신호에 대한 시간-전압 파형을 예시한다.
도 1b는 도 1b의 시간-전압 파형 상에 도시된 대역외 시그널링 기간을 예시한다.
도 2는 대역외 신호가 전송되는 차동 시그널링 인터페이스로부터 수신된 신호들을 예시한다.
도 3은 고주파수 차동 신호들을 수신하고 복구된 데이터를 출력하는 종래 기술의 수신기를 예시한다.
도 4는 차동 시그널링 인터페이스 상에서 다중-기가비트 신호들을 수신 및 전송하기 위한 입력/출력 회로들을 포함하는 FPGA 디바이스를 예시한다.
도 5는 대역외 신호들을 수신 및 전송하기 위해 범용 버퍼들 및 T 네트워크들을 포함하는 MGT 수신기인 본 발명의 제 1 실시예를 예시한다.
도 6은 대역외 신호들을 수신 및 전송하기 위해 범용 버퍼들 및 출력 구동 트랜지스터들을 갖는 T 네트워크들을 포함하는 MGT 수신기인 본 발명의 제 2 실시예를 예시한다.
도 7은 대역외 신호들을 수신 및 전송하기 위해 범용 버퍼들 및 레지스터들을 포함하는 MGT 수신기인 본 발명의 제 3 실시예를 예시한다.
도 8은 대역외 신호들을 수신하기 위해 범용 버퍼들 및 레지스터들을 포함하는 MGT 수신기인 본 발명의 실시예를 예시한다.
도 9는 대역외 신호들을 수신 및 전송하기 위해 범용 입력 및 출력 버퍼들, 출력 트랜지스터들 및 T 네트워크들을 포함하는 MGT 수신기인 본 발명의 다른 실시예를 예시한다.
도 10은 대역외 신호들을 전송하기 위해 범용 출력 버퍼들을 포함하는 MGT 전송기 디바이스인 본 발명의 다른 실시예를 예시한다.
도 11은 대역외 신호들을 전송하기 위해 범용 출력 버퍼들 및 T 네트워크들을 포함하는 MGT 전송기 디바이스인 본 발명의 또 다른 실시예를 예시한다.
도 12는 대역외 신호들을 전송 및 수신하기 위해 범용 출력 버퍼들 및 T 네트워크들을 포함하는 MGT 전송기 디바이스인 본 발명의 또 다른 실시예를 예시한다.
도 13은 대역외 신호들을 전송 및 수신하기 위해 범용 입력 및 출력 버퍼들, T 네트워크들, 및 구동 트랜지스터들을 포함하는 MGT 전송기 디바이스인 본 발명의 또 다른 실시예를 예시한다.

현재 MGT 인터페이스들로 OOB 시그널링을 활용하는 예시적인 통신 표준들은 직렬 ATA(SATA), XAUI, 및 PCU 익스프레스 표준들을 포함한다. 이 종래 기술의 OOB 시그널링 프로토콜들을 수신하기 위한 회로를 포함하는 특정한 MGT 트랜시버 회로들이 설계되어왔고 상업적으로 집적 회로 제조자들에 의해 공급되었다. 예를 들어, 본 출원의 양수인인 Xilinx Inc.로부터 입수할 수 있는 필드 프로그래밍 가능한 게이트 어레이들(FPGA들)의 Virtex 계통을 이용하여, 가용 입력 출력 버퍼들은 이 알려진 프로토콜 OOB 신호들의 일부를 검출 및 수신하는 능력을 갖는 "RocketIOs"로 지정된 선택 가능한 I/O 버퍼들을 포함한다. 2100 Logic Drive, San Jose, California 95124의 Xilinx, Inc.로부터 입수할 수 있고, 2008년 2월 11일 출판되었으며, 명칭이 "Virtex-5 FPGA RocketIO GTP Transceiver Users Guide"(v1.6)인 문서는 이들 MGT 트랜시버들을 기술한다. 알려진 OOB 프로토콜들에 있어서, OOB 시그널링을 나타내는 신호는 인터페이스 상에서 검출될 수 있다. 이 프로토콜들은 OOB"비콘들(beacons)"로서 칭해질 수 있다.

도 2는 수신된 MGT 신호들(RXP 및 RXN) 상에서 일련의 파형들에 대한 수신된 차동 데이터 신호를 도시한다. RXP 및 RXN 전압들은 하나 또는 다른 하나가 대응하는 반대 극성 신호보다 높은 전압에 있도록 천이하기 때문에, 수신된 차동 전압은 도시된 바와 같이 양 또는 음일 수 있다. 이 대표적인 예에서, 차동 전압은 +2B 내지 -2V 레벨의 범위에 있다. 이 전압 레벨들은 변할 수 있다. 종래의 명칭 "P" 및 "N"는 "양" 및 "음" 극성 신호들을 나타내지만, 이들은 임의의 명칭이며 반전될 수 있다.

도면에서 또한 도시된 바와 같이, 2개의 차동 신호들(RXP 및 RXN)은 시간 기간 동안 동일한 또는 대략적으로 동일한 전압 레벨을 가질 때, 임계 전압 미만의 차동 신호(DIFF SIG)가 발생한다. 이것이 검출되면, 이는 OOB 신호를 나타낸다. OOB 신호들은 통상적으로 도면에서 점선 기호들에 의해 표시되는 바와 같이 다중-기가비트 차동 신호의 주파수보다 크기가 낮은 상태들(orders)인 주파수에서 스위칭할 것이다. OOB 신호들은 차동 신호들보다 (시간면에서)훨씬 길다. 0 또는 임계치 미만의 매우 낮은 차동 전압의 존재와 저주파수는 MGT 차동 신호들과 구별되게 하는 OOB 신호의 특성이다.

도 3은 종래 기술의 MGT 수신기(11)의 단순한 개략도를 도시한다. 버퍼는 + 및 -로 라벨링된 차동 입력들 및 하이(high) 또는 로우(low) 차동 출력 전압을 나타내는 HSIN로 라벨링된 출력 신호를 갖는 것으로 도시된다. 이 차동 입력 버퍼(11)는 고주파수 MGT 신호들을 수신하도록 설계되며, OOB 신호가 존재할 때 차동 전압은 너무 낮기 때문에 OOB 신호들을 인지하지 못한다.

도 3의 MGT 수신기(11)는 예를 들어, 회로 보드 상에서 사용하기 위해 이산 컴포넌트로서 제공될 수 있다. 보다 통상적으로, 버퍼는 집적 회로 내에서 MGT 신호들을 위한 입력 수신기 회로로서 배치될 수 있다. MGT 버퍼(11)의 다수의 인스턴스들은 이용 가능한 데이터 스루풋(data throughput)을 증가시키기 위해 함께 배열될 수 있다.

다중-기가비트 차동 신호를 수신 및 전송하는 입력, 출력 및 입력/출력 회로를 포함할 수 있는 사용자 정의 가능한 집적 회로들은 상업적 중요도를 증가시킨다. 프로그래밍 가능한 로직 디바이스들(PLD들)은 사용자 정의 가능한 집적 회로의 타입이다. 일 형태에서 PLD들은 혼성 PLD들(CPLD들)일 수 있다. CPLD들에서, 구성 데이터는 통상적으로 비휘발성 메모리의 온-칩(on-chip) 저장된다. 일부 CPLD들에서, 구성 데이터는 비휘발성 메모리의 온-칩 저장되고, 그 후 초기 구성 시퀀스의 일부로서 휘발성 메모리에 다운로딩된다.

CPLD들에 관한 추가의 정보는 예를 들어, Diba등에 의해 2002년 10월 15일 발행된 미국 특허 번호 제6,466,049 B1호에서 발견할 수 있다.

상업적 중요도를 증가시키는 다른 형태의 PLD는 필드 프로그래밍 가능한 게이트 어레이(FPGA) 회로들이다. FPGA에서, 집적 회로 디바이스는 반도체 제조 공정에 의해 완전한 상태로 제조된다. 그러나 제조 이후에, 디바이스의 실제 기능은, 디바이스의 최종 기능이 사용자에 의해 결정되고 사용자에 의해 프로그래밍 되도록 (명칭이 제안하는 바와 같이 필드에서)프로그래밍 가능하다. FPGA의 구성은 또한 디바이스를 재프로그래밍함으로써 또한 개정될 수 있다.

FPGA들은 통상적으로 프로그래밍 가능한 타일들의 어레이를 포함한다. 이 프로그래밍 가능한 타일들은 예를 들어, 입력/출력 블록들(IOB들), 구성 가능한 로직 블록들(CLB들), 전용 랜덤 액세스 메모리 블록들(BRAM), 곱셈기, 디지털 신호 처리 블록들(DSP들), 처리기, 클록 관리자들, 지연 고정 루프들(DLL들) 등을 포함할 수 있다.

각 프로그래밍 가능한 타일은 통상적으로 프로그래밍 가능한 상호연결 및 프로그래밍 가능한 로직을 포함한다. 프로그래밍 가능한 상호연결은 통상적으로 프로그래밍 가능한 상호연결 포인트들(PIP들)에 의해 상호연결되는 가변 길이의 상당히 다수의 상호연결 라인들을 포함한다. 프로그래밍 가능한 로직은 예를 들어, 함수 생성기들, 레지스터들, 산술 로직 등을 포함할 수 있는 프로그래밍 가능한 소자들을 이용하여 사용자 설계 로직을 구현한다.

프로그래밍 가능한 상호연결 및 프로그래밍 가능한 로직은 통상적으로 프로그래밍 가능한 소자들이 어떻게 구성되는지를 정의하는 내부 구성 메모리 셀들 내로 구성 데이터의 스트림을 로딩함으로써 프로그래밍된다. 구성 데이터는 메모리로부터(예를 들어, 외부의 PROM로부터) 판독되거나 외부 디바이스에 의해 FPGA 내로 기록될 수 있다. 그 후 개별 메모리 셀들의 수집 상태들(collective states)이 FPGA의 기능을 결정한다.

FPGA들은 최종 제품으로서 또는 집적 회로 제조의 더 비싸고 시간 소모적인 방법들로 이동하기 이전에 제안된 집적 회로 설계를 증명하기 위한 수단으로서 사용하기 위한 집적 회로를 설계 및 생산하기 위한 빠른 방법을 제공한다. FPGA는 재프로그래밍될 수 있기 때문에, FPGA의 사용은 집적 회로 기능성이 변경되는 것을 허용함으로써 최종 제품의 설계의 "미래를 대비하는(future-proof)" 일부 능력을 또한 제공한다. 이는 인터페이스들 또는 다른 요건들이 변경될 때 디바이스의 유용성을 유지하는데 중요하다.

상업적으로 이용 가능한 종래 기술의 FPGA의 비-제한적인 예는 도 4의 블록도에서 도시된다. 이 Virtex-4 FPGA 디바이스는 Xilinx, Inc.로부터 입수할 수 있고, 2008년 6월 17일 출판되었으며 Xilinx, Inc.(2100 Logic Drive, San Jose, California 95124)로부터 입수할 수 있으며, "Virtex-4 FPGA Users Guide"란 명칭의 Xilinx 데이터시트에서 상세히 기술된다. Young 등은 1999년 6월 22일 발행되고, "FPGA Repeatable Interconnect Structure with Hierarchical Interconnect Line"이란 명칭의 미국 특허 번호 제5,914,616호의 Virtex FPGA의 상호연결 구조를 추가로 기술한다.

도 4는 다중-기가비트 트랜시버들(MGT들; 101), 구성 가능한 로직 블록들(CLB들; 102), 랜덤 액세스 메모리 블록들(BRAM들; 103), 입력/출력 블록들(IOB들; 104), 구성 및 클록킹 로직(CONFIG/CLOCK; 105), 디지털 신호 처리 블록들(DSP들; 106), 특정된 입력/출력 블록들(I/O; 107)(예를 들어, 구성 포트들 및 클록 포트들), 및 디지털 클록 관리자들, 아날로그-디지털 변환기들, 시스템 모니터링 로직 등과 같은 다른 프로그래밍 가능한 로직(108)을 포함하는 상당히 다수의 상이한 프로그래밍 가능한 타일들을 포함하는 FPGA 아키텍처(100)를 예시한다. 일부 FPGA들은 또한 전용 처리 블록들(PROC; 110)을 포함한다.

일부 FPGA들에서, 각 프로그래밍 가능한 타일은 각 인접한 타일의 대응하는 상호연결 소자로부터의/로의 표준화된 상호연결들을 갖는 프로그래밍 가능한 상호연결 소자(INT; 111)를 포함한다. 그러므로 함께 취해지는 프로그래밍 가능한 상호연결 소자들은 예시되는 FPGA에 대한 프로그래밍 가능한 상호연결 구조를 구현한다. 프로그래밍 가능한 상호연결 소자(INT; 111)는 도 4의 상부에 포함된 예들에 의해 도시된 바와 같이, 동일한 타일내의 프로그래밍 가능한 로직 소자로부터의/로의 연결들을 또한 포함한다.

예를 들어, CLB(102)는 사용자 로직 + 단일의 프로그래밍 가능한 상호연결 소자(INT; 111)를 구현하도록 프로그래밍될 수 있는 구성 가능한 로직 소자(CLE; 112)를 포함할 수 있다. BRAM(103)은 하나 이상의 프로그래밍 가능한 상호연결 소자들 외에 BRAM 로직 소자(BRL; 113)를 포함할 수 있다. 통상적으로 타일에 포함되는 상호연결 소자들의 수는 타일의 높이에 의존한다. 묘사된 실시예에서, BRAM 타일은 4개의 CLB들과 동일한 높이를 갖지만, 다른 수(예를 들어, 5)가 또한 사용될 수 있다. DSP 타일(106)은 적절한 수의 프로그래밍 가능한 상호연결 소자들 외에 DSP 로직 소자(DSPL; 114)를 포함할 수 있다. IOB(104)는 프로그래밍 가능한 상호연결 소자(INT; 111)의 하나의 인스턴스 외에 예를 들어, 입력/출력 로직 소자(IOL; 115)의 2개의 인스턴스들을 포함할 수 있다. 당업자에게 자명할 것처럼, 예를 들어, I/O 로직 소자(115)에 연결되는 실제 I/O 패드들은 다양한 예시된 로직 블록들 위에 적층된 금속을 이용하여 제조되고, 통상적으로 입력/출력 로직 소자(115)의 영역으로 한정되지 않는다.

묘사된 실시예에서, 다이의 중심 근처의 컬럼 영역(columnar area)(도 4에서 음영지게 도시됨)은 구성, 클록, 및 다른 제어 로직을 위해 이용된다. 컬럼 영역으로부터 연장하는 수평 영역(109)은 FPGA의 폭 양단에 걸쳐서 클록들 및 구성 신호들을 분배하는데 이용된다.

도 4는 단지 예시적인 FPGA 아키텍처를 예시하도록 의도된다는 점에 유념한다. 예를 들어, 컬럼의 로직 블록들의 수, 컬럼들의 상대적인 폭, 컬럼들의 수 및 순서, 컴럼들에 포함된 로직 블록들의 타입들, 로직 블록들의 상대적인 크기들, 및 도 4의 상부에 포함된 상호연결/로직 구현들은 순수히 예시적이다. 예를 들어, 실제 FPGA에서 CLB들의 1개 이상의 인접한 컬럼들은 통상적으로 사용자 로직의 효율적인 구현을 용이하게 하기 위해 CLB들이 나타날 때마다 포함되지만, 인접한 CLB 컬럼들의 수는 FPGA의 전체 크기에 따라 변한다.

알려진 MGT들을 이용하여 다중-기가비트 시그널링 인터페이스 상에서 OOB 신호들을 적절히 수신하기 위해, 수신될 OOB 프로토콜은 올바른 OOB 비콘 로직 및 디코딩 회로가 다중-기가비트 트랜시버에 포함되도록 반드시 주지되어야 한다. 따라서, OOB 신호들을 올바르게 수신하는 완성된 집적 회로를 제공하기 위해, 사용자는 반드시 집적 회로 디바이스의 핀들(pins)에서 예상되는 OOB 시그널링 프로토콜을 알아야 하고, MGT I/O 트랜시버를 구성함에 있어서 적절한 빌트-인 트랜시버 기능을 반드시 인에이블해야 한다.

도 5를 참조하면, 본 발명의 회로의 제 1 예시적인 실시예가 예시된다. MGT 수신기(11)는 반대 극성의 차동 신호들(INN 및 IPP)의 차동 쌍에 결합된다. 수신기(11)의 출력은 도시된 바와 같이, INN과 IPP 간의 차동 전압이 양일 때 양이고 INN과 IPP 간의 차동 전압이 음일 때 음인 시간 가변 출력(HSIN)이다. MGT 수신기(11)는 OOB 신호들을 수신 및 전송할 수 있는 범용 버퍼들(12, 13, 14 및 15)에 결합된다.

범용 입력 버퍼들(13 및 15)은 입력(INN 및 IPP)에 각각 결합된다. 이 버퍼들은 종단 네트워크들(termination networks; T 네트워크)(T1 및 T2)을 통해 입력들에 결합된다. 도 5에 도시된 바와 같이, T 네트워크들 각각은 비-제한적인 예에서 3개의 레지스터들을 포함한다. T1은 레지스터들(R1, R2 및 R3)을 포함하고, T2는 레지스터들(R4, R6 및 R5)을 포함한다. 범용 출력 버퍼들(14 및 12)은 T 네트워크들(T1 및 T2)을 통해 OOB 신호들을 차동 신호들(INN 및 IPP)로 출력하도록 결합된다. OOB 신호들이 신호들(INN 및 IPP) 상에 존재할 때, 이 특정한 예시적인 실시예에서 이 신호들은 입력/출력 신호들이고; 반면에 이 예시적인 실시예에서, MGT 신호들만이 수신되어, MGT 버퍼(11)는 단순히 수신기이다. 반도체 제조에서, T 네트워크들(T1 및 T2)내에 레지스터들을 생성하기 위한 다양한 방법들이 알려져 있다. 예를 들어, 폴리실리콘 레지스터들이 이용될 수 있다.

도 5의 수신기 회로 실시예의 T 네트워크들(T1 및 T2)은 몇 개의 중요한 목적에 공헌한다. T 네트워크들은 전송 라인 종단(transmission line termination)을 제공하고, 이는 차동 신호들의 감쇠 및 공통 모드 전압의 감소를 허용한다. 이것은 MGT 수신기(11)의 입력들을, 신호들(INN 및 IPP)을 수신기(11)에 제공하는 MGT 신호 전송기(도시되지 않음)에 의해 제공된 신호 레벨들에 정합시키는데 중요하다. 예를 들어, 상이한 벤더들에 의해 제공된 디바이스들이 결합될 때 또는 전송기 디바이스와 수신기에 제공된 공급 전압들이 상이할 때 발생할 수 있는 공통 모드 전압 오정합이 존재하는 경우, T 네트워크들은 공통 모드 전압을 조정하기 위한 수단을 제공한다. 하나의 비-제한적인 예에서, 수신기(11)는 다른 벤더의 집적 회로 상의 MGT 전송기들에 결합되는 제 1 벤더의 집적 회로의 일부일 수 있다. 이 예에서, 공통 모드 전압 시프팅(shifting)은 적절한 고속 차동 모드 동작을 보장하는데 중요하다.

T 네트워크의 다른 중요한 기능은, 범용 출력 버퍼들이 인에이블되고 OOB 신호들을 차동 신호 쌍에 소싱(source)할 수 있을 때, 차동 신호들의 쌍은 출력이 논리 "1" 신호를 구동할 때 양의 전압으로, 또는 출력이 논리 "0"을 구동할 때 그라운드(ground)로 선택적으로 종결될 수 있다("1"을 하이 또는 Vcc 공급 전압으로, 및 "0"을 그라운드 전압으로 상관시키는 것은 임의적이며, 당 분야에서 알려진 바와 같이 반전될 수 있음). 또한, MGT 인터페이스들 상에서 고주파수 차동 신호들을 구동할 때 T 네트워크들이 Vcc 또는 GND 종결된 MGT 수신기들과 적절히 동작하도록 허용하는데도 중요하다. 이 방식으로, T 네트워크들은 상이한 종단 전압들을 갖는 회로를 호환 가능하게 하도록 기능할 수 있어서, 이들이 올바르게 신호들을 통신할 수 있게 한다. T 네트워크들(T1 및 T2)은 고속 MGT 시그널링 동안 Vcc 및 Vss 종결된 전송기 디바이스들 둘 다와 함께 수신기(11)를 이용하는 것을 허용한다.

T 네트워크들의 다른 중요한 기능은, 수신기 버퍼들(13 및 15)이 동작중일 때, T 네트워크들은 고속 신호들의 동작을 지연시키거나 손상시킴 없이 저속 OOB 시그널링 데이터의 추출을 위한 "탭 포인트(tap point)"를 제공한다는 것이다. 수신기들(13 및 15)은 수신기(11)보다 낮은 주파수에서 동작하도록 설계된 범용 입력 버퍼들이라는 점에 유념한다. 고주파수 MGT 신호들이 MGT 인터페이스 상에 존재할 때, 범용 입력 버퍼들은 이러한 범용 버퍼들의 저역 통과 필터 본질로 인해, 더 높은 주파수 신호들을 검출하지 않을 것이다.

도 5의 기준 전압(Vref)은 공통 모드 전압과 싱이한 전압 레벨이 되도록 선택되어야 한다. 이는 OOB 시그널링 이벤트 동안 전압 시프트(차동 전압이 Vref 입력들에 의해 설정된 임계치 미만일 때)가 범용 입력 버퍼들(13 및 15)에 의한 OOB 데이터 복구를 시동시키는데 이용될 수 있게 하여 중요하다. 전압(Vref)은 OOB 신호들을 나타내는 2개의 정규적으로 반대되는 극성 신호들 사이의 차동 전압에 대한 임계 전압을 결정한다.

도 5의 우측에 도시된 파형들은 통상적인 복구된 신호들을 도시한다. 고속 데이터 입력을 수신하기 위해 신호(HSIN)는 입력들 상에서 수신된 차동 MGT 신호들에 대응하는 시간 가변 파형이다. 이 신호들은 비교적 고주파수이고, 이 신호들의 데이터 레이트는 예를 들어, 초당 1 기가비트를 초과할 수 있다. 신호들은 현재 초당 10기가비트들까지의 범위에 있을 수 있고, 더 높은 레이트들이 미래에 달성될 수 있다. 신호들(OOBINN 및 OOBIPP)은 범용 입력 버퍼들에 의해 수신된 OOB 신호들을 나타낸다. 이 OOB 신호들은 차동 신호들보다 훨씬 낮은 주파수이고, 파형들에서 파선(broken line)에 의해 표시되는 바와 같이 500 kHz 미만 또는 훨씬 더 낮은 주파수일 수 있다. MGT 신호 입력들(INN 및 IPP) 상의 OOB 시그널링 동안, 2개의 정규적으로 반대되는 극성 신호들은 동일한 전압으로 배치되어서, 2개의 수신된 신호들(OOBIPP 및 OOBINN)은 동일한 전압을 갖게 된다. 이 특징은 신호들이 올바르게 수신되고 이들이 사실상 OOB 신호들임을 확인하는 것을 가능하게 한다. 버퍼들(12 및 14)로의 OOBOUT 출력 신호들은, 2개의 OOB 신호들이 이 신호들에 결합된 수신기(도시되지 않음)에 의해 올바르게 인지되고 수신되기 위해 차동 인터페이스 신호들(INN 및 IPP) 상에서 동일한 전압이어야 하기 때문에 또한 동일한 전압 레벨일 것이다. 이 방식으로, 본 발명의 실시예들은, OOB 시그널링 프로토콜들이 알려지지 않았을 때조차 수신되는 OOB 신호들을 검출할 수 있다.

도 6은 다른 예시적인 MGT 수신기 회로 실시예에 대한 회로도를 도시한다. 도 6에서, MGT 수신기(11)는 차동 다중 기가비트 시그널링 쌍(INN 및 INP)에 결합된다. 이 실시예에서, 전송 디바이스(도시되지 않음)는 OOB 시그널링을 허용하도록 MGT 신호들에 대한 그 구동 출력 버퍼를 디스에이블하거나 3상화(tri-state)할 수 없을 수 있다. 이는 범용 출력 버퍼들(12 및 14)이 OOB 시그널링 기간들 동안 버스 상에 존재하는 임의의 MGT 신호들을 과구동(overdrive)할 수 있게 될 필요가 있다는 것을 의미한다. 트랜지스터들(M1, M2, M3 및 M4)은 차동 신호들과 전원 사이에 각각 결합된다. 트랜지스터들(M1 및 M2)은 양의 전압을 차동 버스에 배치하기 위해 결합되고, 트랜지스터들(M3 및 M4)은 그라운드 전압을 차동 버스에 배치하기 위해 결합된다. 이 방식으로, 출력 버퍼들(12 및 14)은 버스 상의 전압들을 제어할 수 있다. 버퍼들(12 및 14)은 신호들을 트랜지스터들의 게이트들로 구동함으로써 OOB 시그널링 동안 적절한 트랜지스터들을 인에이블한다. 따라서 MGT 쌍 상의 OOB 신호들의 전송은 전송 디바이스가 제공할 수 있는 임의의 신호들을 과구동하도록 크기가 정해진(sized) 트랜지스터들의 게이트들을 제어함으로써 제공된다. 정규 MGT 동작 동안, 이 출력 버퍼들(12 및 14)은 인에이블 신호(EN)를 이용하여 디스에이블되고, 이에 따라 트랜지스터들(M1, M2, M3 및 M4)은 정규 동작들을 간섭하지 않는다. 다른 실시예들에서 이들 대형 트랜지스터들은 버퍼들과 함께 집적 회로 내에 형성될 수 있다는 것이 예상되지만, 바람직하게는, 트랜지스터들(M1, M2, M3 및 M4)의 크기 요건들로 인해, 외부 트랜지스터들이 이용될 수 있다.

차동 신호들 상에서 하이 전압 및 그라운드 전압들을 제공하기 위한 트랜지스터들(M1, M2, M3 및 M4)의 이용은 이 전압들(도 6에서 하이 전압에 대한 Vtt 및 그라운드 전압에 대한 Vss)이 범용 출력 버퍼들(12 및 14)로의 공급 전압과 상이하게 되는 것을 허용한다. 이 특징은 신호 전압 레벨을 수신 디바이스와 호환 가능하게 하기 위해 부가적인 조정을 허용함으로써 또 다른 설계 자유도를 제공한다. 이 출력 버퍼들로의 EN 입력은 이들을 MGT 차동 신호 동작들에 대해 디스에이블되게 하고 또한 그 때 회로가 OOB 수신기로서 작동한다. 이때, OOB 신호들은 입력 버퍼들(13 및 15)에 의해 수신된다.

일부 응용들에서 OOB 회로를 MGT 수신기에 제공하기 위해 필요로 되는 컴포넌트들이 더 적게 될 수 있다. 이 응용들에 적합한 대안의 실시예들이 이제 기술된다.

도 7에서, 대안의 실시예가 예시된다. 이 예시적인 실시예에서, 범용 버퍼들에 의해 제공되는 OOB 시그널링 성능을 갖는 MGTS 수신기의 T 네트워크(T1 및 T2)가 단순화될 수 있다. 이 예에서, 신호들(INN 및 INP)에 결합되는 전송 디바이스(도시되지 않음) 및 수신기는 동일한 공통 모드 전압을 갖는다. 따라서, MGTS 수신기(11)에서 어떠한 공통 모드 전압 조정도 필요로 되지 않고, 레지스터들 중 일부가 제거될 수 있다. MGT 신호 수신을 위한 잔여 버퍼(11) 및 버퍼들(12, 13, 14 및 15)는 도 5와 동일한 방식으로 동작한다. 레지스터들(R1 및 R5)은 수신기들(13, 15)에서 OOB들을 수신하기에 편리한 종단을 제공하고, 출력 버퍼들(12 및 14)로부터의 OOB 신호들을 공급하기 위한 단자를 또한 제공한다.

도 8은 OOB 신호들만이 수신기 회로에 의해 수신되도록 요구되는 다른 대안의 실시예를 도시한다. 이 실시예에서, 위에 기술된 실시예들에서 OOB를 전송 또는 구동하는데 사용되는 범용 출력 버퍼들이 제거된다. 이 예시적인 실시예에서, T 네트워크들(T1 및 T2) 및 범용 입력 버퍼들(13 및 15)은 전송 디바이스(도시되지 않음)가 범용 입력 버퍼 통과 주파수보다 낮은 주파수이고, 기준(Vref)에 의해 설정된 임계치보다 낮은 차동 전압을 갖는 신호들을 전송할 때 차동 신호들(INN 및 INP)로부터 OOB 신호들을 수신한다. 더 높은 주파수 MGT 차동 신호들이 수신될 때, 범용 버퍼들은 응답하지 않을 것이고(이 버퍼들의 저역 통과 주파수 필터 본질로 인해), 더 높은 주파수 MGT 입력 버퍼(11)는 차동 신호들을 수신할 것이다.

도 9는 OOB 신호들을 수신하고 또한 전송할 수 있고 MGT 신호들을 수신할 수 있는 도 8의 수신 회로의 대안 실시예를 도시한다. 도 9에서, 응용은 전송기 디바이스(도시되지 않음) 및 수신기가 동일한 공통 모드 전압을 갖는 예이며, 이에 따라 위의 실시예들에서 도시된 T 네트워크들(T1 및 T2)이 제거될 수 있고, 레지스터들(R2, R3 및 R4, R6)은 레벨 시프트 기능이 필요로 되지 않기 때문에 제거될 수 있다. 그렇지 않으면, 이 회로 및 컴포넌트들 버퍼(11), 범용 입력 버퍼들(13 및 15) 및 전송 또는 출력 버퍼들(12 및 14)이 트랜지스터들(M1, M2, M3 및 M4)과 함께 위에서 기술된 것과 동일한 방식으로 동작한다.

도 10은 또 다른 예시적인 실시예를 도시한다. 도 10에서, MGT 전송기(21)는 OOB 신호들을 제공하기 위해 부가된 부가적인 범용 버퍼들(12 및 14), 및 단일의 레지스터들(R1 및 R5)을 갖는다. 이 실시예에서, 전송기(21) 및 수신기(도시되지 않음)의 공통 모드 전압들은 공통 모드 전압 시프트를 갖는 실시예들에 대해 위에서 도시된 T 네트워크가 필요로 되지 않도록 정합된다.

동작에서, 도 10의 전송기 실시예는 고속 데이터 출력(HSOUT)에 응답하여 출력들(ONN 및 OPP) 상에서 차동 신호들을 전송하도록 동작한다. OOB 신호들이 전송되어야 하는 경우, 출력 버퍼들(12 및 14)이 인에이블되고, 신호(OOBOUT) 상의 데이터가 출력들(ONN 및 OPP) 상에서 전송된다. 2개의 버퍼들(12 및 14)은 ONN 및 OPP 사이의 차동 전압이 수신기의 임계 전압들보다 낮을 것이기 때문에, OOB 신호들을 나타내는 ONN 및 OPP 상에서 동일한 전압들을 수신기에 전송할 것이란 점에 유념한다. 레지스터들(R1 및 R5)은 OOB 신호들이 전송될 때 출력 전압들을 조정하기 위한 수단을 제공한다. 인에이블 신호(EN)는 차동 시그널링이 수행될 때 범용 출력 버퍼들(12 및 14)의 출력들을 3-상화하는데 이용되어, 보통의 경우에, 이 범용 출력 버퍼들은 MGT 차동 신호들을 간섭하지 않게 된다.

도 11은 T 네트워크들(T1 및 T2)과 함께 MGT 전송기(21)를 포함하고, OOB 신호 전송기들(12 및 14)을 추가로 포함하는 대안의 예시적인 실시예를 도시한다. 이 실시예에서, 공통 모드 전압은 범용 출력 버퍼들을 이용함으로써 수신기(도시되지 않음)의 공통 모드 전압과 정합하도록 조정될 수 있다. 회로는 MGT 신호들 및 OOB 신호들 둘 다의 전송기이다. 범용 출력 버퍼들에 결합된 인에이블 신호(EN)는 정규적인 MGT 시그널렁 동작들 동안 이 버퍼들을 디스에이블 또는 3상화할 수 있고, 그럼으로써 이들이 MGT 구동기(21)로부터 고속 차동 시그널링을 간섭하는 것을 방지한다.

도 12는 MGT 출력 구동기(21)가 차동 신호들(ONN 및 OPP)을 구동하기 위해 제공되고, 범용 출력 버퍼들(12 및 14)이 OOB 신호들을 차동 출력들(ONN 및 OPP)로 구동하기 위해 제공되고, 범용 입력 버퍼들(13 및 15)이 입력으로서 OOB 신호들을 수신하기 위해 제공되는 다른 회로 실시예를 도시한다. T 네트워크들(T1 및 T2)은 위의 실시예들에서와 동일한 기능을 제공한다.

도 13은 차동 신호쌍(ONN 및 OPP) 상에서 고속 직렬 통신을 위해 MGT 차동 신호들을 제공하고, 트랜지스터들(M1, M2, M3 및 M4)을 이용하여 OOB 출력 신호들을 또한 제공하는 전송기의 대안적인 실시예를 도시한다. 이 예시적인 실시예에서, MGT 전송기(21)는 그 출력을 디스에이블 또는 3-상화할 수 없을 수 있다. 이 예에서, OOB 신호들을 전송하기 위해 범용 버퍼들(12 및 14)은 차동 신호들(ONN 및 OPP) 상에 존재하는 차동 신호들을 과구동할 수 있게 될 필요가 있다. 이에 따라, 트랜지스터들(M1, M2, M3 및 M4)은 논리"1" 또는 논리"0"을 전송하도록 차동 신호들을 고전압 또는 저전압으로 구동하기에 충분하게 크기가 정해져야 한다. 버퍼(14)의 입력의 인버터는 OOB 신호가 ONN 및 OPP 둘 다 상에서 로우일 때 트랜지스터들(M3 및 M4)의 올바른 게이팅을 제공하기 위해 필요로 된다. 인에이블 신호(EN)는, OOB 신호들을 시그널링하지 않을 때 범용 출력 구동기들(12 및 14)이 디스에이블되게 하여서, 이 버퍼들은 정규 차동 시그널링 동작들을 간섭하지 않게 된다.

도 13의 실시예는 T 네트워크들(T1 및 T2)이 전송기에 대해 필요로 되지 않는 응용들을 위해 변형될 수 있다. 전송기(21) 및 수신기(도시되지 않음)가 동일한 공통 모드 전압들을 갖고 차동 신호들(ONN 및 OPP)에 결합되는 경우들에서, 도 13의 회로는 위의 실시예들에서 기술된 바와 같이 T 네트워크들의 레지스터들(R2, R3, R4 및 R6) 없이 제공될 수 있다.

본 발명의 실시예들은 MGT 신호들을 수신 및 전송하고, OOB 신호들을 수신 및 전송하기 위해 범용 버퍼들을 이용하는 MGT 인터페이스 상에서 OOB 신호들을 전송하기 위한 회로 및 방법들을 제공한다. 유리하게는, OOB 프로토콜들이 아직 알려지지 않았을 때조차 회로들이 제공될 수 있다. 실시예들의 이용은 설계자들로 하여금, 미래를 위한, 또는 아직 정의되지 않은 OOB 프로토콜들로서 OOB 신호들을 수신할 수 있는 회로를 완성하는 것을 가능하게 하고, 그럼으로써 미래의 시스템들에 대한 비용을 낮추고 고가의 재설계들에 대한 필요성을 방지하는 방법을 제공한다.

위에서 기술된 실시예들은 OOB 신호 입력 및 출력 버퍼들을 MGT 수신기들에 제공하고, OOB 신호 입력 및 출력 버퍼들을 MGT 전송기들에 제공한다. MGT 트랜시버를 형성하기 위한 MGT 수신기 및 MGT 전송기들의 조합은 본 발명의 일부로서 및 첨부된 청구범위 내에서 예상되는 또 다른 대안적인 실시예이다. MGT 트랜시버는 응용 가능한 경우 T 네트워크와 함께, 응용 가능한 경우 레지스터들(R1 및 R5)와 함께, 및 응용 가능한 경우 하이 OBB 신호 및 로우 OOB 신호들을 제공하기 위한 트랜지스터들(M1, M2, M3 및 M4)과 함께, 위에서 기술된 수신기 및 전송기 실시예들과 같이 배열될 수 있다.

실시예들은 시스템 내의 또는 회로 보드 상의 독립형 회로로서 제공될 수 있다. 보다 통상적으로, 위에서 기술된 회로 실시예들은 집적 회로 상에서 입력 또는 출력 버퍼들로서 구현되는 것이 유리할 수 있다. 이 실시예들의 이용은 FPGA와 같은 프로그래밍 가능한 집적 회로 및 재프로그래밍 가능한 집적 회로에서 특히 유리하다. 그 후 이 집적 회로들은 수신되는 OOB 신호들을 인지하거나, 또는 전송될 OOB 신호들을 형성하도록 회로들을 프로그래밍함으로써 임의의 OOB 신호 프로토콜과 함께 이용될 수 있다. 새로운 버퍼 회로를 제조하거나 집적 회로를 재설계할 필요가 없다. 프로그래밍 단계는 설계를 완료 또는 업데이트할 수 있고, 그럼으로써 설계 공정의 "미래를 대비"한다. 위의 실시예들에 의해 제공된 OOB 신호들은 마침내 출현하는 OOB 프로토콜들을 인지하도록 변경될 수 있는 FPGA 상의 프로그래밍 가능한 회로에 의해 처리될 수 있다.

위에서 기술된 실시예들은 조립형 집적 회로로서 또한 제공될 수 있다. 이 변경 구현들은 본 발명의 부가적인 실시예들로서 예상되고 첨부된 청구범위의 범위내에 있다. 당업자는 예시적인 실시예들에 대한 다수의 명백한 변형들이 개시된 발명들을 여전히 이용하면서 제조될 수 있다는 것을 인지할 것이다. 예를 들어, 위에서 및 첨부된 청구범위에서 이용된 용어들 중 일부는 관련 분야에서 현재 사용되고 작업시에 초안 표준들에서 현재 사용되는 용어들에 대해 선택된다. 산업에서 및 표준 드래프팅(drafting)에서 사용하기에 오래된 용어들 및 약어들의 변경이 예상되고 개시된 본 발명의 범위를 변경하지 않고 첨부된 청구범위의 범위를 제한하지 않는다. 이 변경들은 부가적인 실시예들로서 예상되고, 본 발명의 범위 내에 있는 것으로 간주되며, 첨부된 청구범위의 범위내에 있다.

12, 13, 14, 15: 버퍼
11: 다중 기가비트 수신기
T1, T2: 종단 네트워크

Claims (15)

1. 장치로서,
   반대 극성 신호들의 쌍(pair) 상에서 제 1 주파수로 차동 신호를 결합하는 차동 신호 인터페이스;
   상기 차동 신호 인터페이스에 결합되고 수신된 데이터 신호들을 출력하는 차동 신호 수신기;
   상기 제 1 주파수보다 낮은 제 2 주파수의 대역외 신호(out of band signal)를 수신하고, 상기 반대 극성 신호들의 쌍 중 제 1 신호에 결합되고, 제 1 대역외 신호 출력을 갖는 제 1 범용 입력 버퍼;
   상기 제 2 주파수의 상기 대역외 신호를 수신하고, 상기 반대 극성 신호들의 쌍 중 제 2 신호에 결합되고, 제 2 대역외 신호 출력을 갖는 제 2 범용 입력 버퍼를 포함하고,
   상기 대역외 신호는 상기 반대 극성 신호들의 쌍 상에서 임계 전압 미만인 차동 전압 레벨을 갖는 상기 차동 신호 인터페이스 상에서 수신되는 것인, 장치.
2. 제 1 항에 있어서,
   상기 제 1 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍 중 상기 제 1 신호에 결합하는 제 1 레지스터; 및
   상기 제 2 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍 중 상기 제 2 신호에 결합하는 제 2 레지스터를 더 포함하고,
   상기 제 1 레지스터 및 제 2 레지스터는 상기 차동 신호 인터페이스에 대한 감쇠를 제공하는 것인, 장치.
3. 제 1 항에 있어서,
   상기 반대 극성 신호들의 쌍의 상기 제 1 신호를 상기 차동 신호 수신기의 제 1 입력에 결합하고, 상기 제 1 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍의 상기 제 1 신호에 결합하기 위한 단자를 갖는 제 1 종단 네트워크(termination network); 및
   상기 반대 극성 신호들의 쌍의 상기 제 2 신호를 상기 차동 신호 수신기의 제 2 입력에 결합하고, 상기 제 2 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍의 상기 제 2 신호에 결합하기 위한 단자를 갖는 제 2 종단 네트워크를 더 포함하는 장치.
4. 제 3 항에 있어서,
   상기 제 1 종단 네트워크 및 제 2 종단 네트워크들 각각은,
   상기 차동 신호 인터페이스와 노드 사이에 결합되는 제 1 레지스터;
   상기 단자와 상기 노드 사이에 결합되는 제 2 레지스터; 및
   상기 노드와 상기 차동 신호 수신기에 대한 각 입력 사이에 결합되는 제 3 레지스터를 더 포함하는 장치.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 대역외 신호를 상기 제 2 주파수로 전송하기 위해 상기 차동 신호들의 쌍의 상기 제 1 신호에 결합되는 제 1 범용 출력 버퍼; 및
   상기 대역외 신호를 상기 제 2 주파수로 전송하기 위해 상기 차동 신호들의 쌍의 상기 제 2 신호에 결합되는 제 2 범용 출력 버퍼를 더 포함하는 장치.
6. 제 5 항에 있어서,
   상기 제 1 범용 출력 버퍼 및 제 2 범용 출력 버퍼 각각에 결합되는 인에이블 신호(enable signal)를 더 포함하는 장치.
7. 제 5 항 또는 제 6 항 중 어느 한 항에 있어서,
   하이(high) 전원과 상기 제 1 차동 신호 및 제 2 차동 신호 각각 사이에 결합되고, 상기 제 1 범용 출력 버퍼의 출력에 결합되는 게이트 단자를 갖는 제 1 트랜지스터 및 제 2 트랜지스터; 및
   로우(low) 전원과 상기 제 1 차동 신호 및 제 2 차동 신호 각각 사이에 결합되고, 상기 제 2 범용 출력 버퍼의 출력에 결합되는 게이트 단자를 갖는 제 3 트랜지스터 및 제 4 트랜지스터를 더 포함하는 장치.
8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 제 1 트랜지스터 및 제 2 트랜지스터는 상기 제 1 범용 출력 버퍼에 응답하여 상기 차동 신호 인터페이스 상에서 하이 대역외 신호를 전송하도록 동작할 수 있고;
   상기 제 3 트랜지스터 및 제 4 트랜지스터는 상기 제 2 범용 출력 버퍼에 응답하여 상기 차동 신호 인터페이스 상에서 로우 대역외 신호를 전송하도록 동작할 수 있는 것인, 장치.
9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 대역외 신호를 상기 제 2 주파수로 전송하기 위해 상기 차동 신호들의 쌍 중 상기 제 1 신호에 결합되는 제 1 범용 출력 버퍼; 및
   상기 대역외 신호를 상기 제 2 주파수로 전송하기 위해 상기 차동 신호들의 쌍 중 상기 제 2 신호에 결합되는 제 2 범용 출력 버퍼를 더 포함하는 장치.
10. 제 9 항에 있어서,
    상기 제 1 범용 출력 버퍼 및 제 2 범용 출력 버퍼 각각에 결합되는 인에이블 신호를 더 포함하는, 장치.
11. 제 10 항에 있어서,
    하이 전압과 상기 제 1 차동 신호 및 제 2 차동 신호 각각 사이에 결합되고, 상기 제 1 범용 출력 버퍼의 출력에 결합되는 게이트 단자를 갖는 제 1 트랜지스터 및 제 2 트랜지스터; 및
    로우 그라운드 전압과 상기 제 1 차동 신호 및 제 2 차동 신호 각각 사이에 결합되고, 상기 제 2 범용 출력 버퍼의 출력에 결합되는 게이트 단자를 갖는 제 3 트랜지스터 및 제 4 트랜지스터를 더 포함하는 장치.
12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서,
    전송 데이터 신호에 응답하여, 상기 제 1 주파수로 상기 차동 신호 인터페이스 상에서 반대 극성 차동 신호들을 전송하도록 결합되는 차동 신호 전송기를 더 포함하는 장치.
13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 제 1 주파수는 1 기가헤르츠 이상이고, 상기 제 2 주파수는 500 킬로헤르츠 이하인 것인, 장치.
14. 대역외 신호들을 수신하는 방법으로서,
    다수의 기가비트 차동 신호 인터페이스 상에서 제 1 주파수의 반대 극성 차동 신호들의 쌍을 수신하는 단계;
    상기 제 1 주파수보다 낮은 제 2 주파수의 대역외 신호들을 수신하기 위해 상기 반대 극성 차동 신호의 쌍 중 하나에 결합되고, 제 1 수신된 대역외 신호 출력을 갖는 제 1 범용 입력 버퍼를 제공하는 단계;
    상기 제 2 주파수의 대역외 신호를 수신하기 위해 상기 반대 극성 차동 신호들의 쌍의 다른 하나에 결합되고, 제 2 수신된 대역외 신호 출력을 갖는 제 2 범용 입력 버퍼를 제공하는 단계; 및
    임계치 미만의 차동 전압을 갖는 상기 제 2 주파수의 대역외 신호들을 상기 반대 극성 차동 신호들 상에서 수신하는 단계
    를 포함하는 대역외 신호들을 수신하는 방법.
15. 제 14 항에 있어서,
    상기 반대 극성 차동 신호들의 쌍의 제 1 신호를 차동 신호 수신기의 입력에 결합하고 상기 제 1 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍의 상기 제 1 신호에 결합하기 위한 단자를 갖는 제 1 종단 네트워크를 제공하는 단계; 및
    상기 반대 극성 신호들의 쌍의 제 2 신호를 상기 차동 신호 수신기의 제 2 입력에 결합하고 상기 제 2 범용 입력 버퍼를 상기 반대 극성 신호들의 쌍의 상기 제 2 신호에 결합하기 위한 단자를 갖는 제 2 종단 네트워크를 제공하는 단계
    를 더 포함하는 대역외 신호들을 수신하는 방법.

Images