CN113168392B - 信号损耗检测电路 - Google Patents

Abstract

在所描述的示例中，一种电路(200)包括：第一反相器(210)，其耦合在第一节点(248)与第二节点(256)之间；第二反相器(212)，其耦合在第三节点(250)与第四节点(258)之间；以及第一逻辑电路(214)，其具有耦合到第二节点(256)的第一输入、耦合到第四节点(258)的第二输入，以及输出；以及第一正反馈电路(206)，其耦合在第一节点(248)与第三节点(250)之间并具有控制输入。第一正反馈电路(206)包括：第一开关(224)，其耦合在第一节点(248)与第五节点(252)之间并具有控制输入；第二开关(230)，其耦合在第三节点(250)与第六节点(254)之间并具有控制输入；第三反相器(226)，其具有耦合到第六节点(254)的输入和耦合到第五节点(252)的输出，以及第四反相器(228)，其具有耦合到第五节点(252)的输入以及耦合到第六节点(254)的输出。

Description

信号损耗检测电路

技术领域

本申请总体涉及通用串行总线(USB)标准。

发明内容

在至少一些示例中，一种系统包括具有信号损耗检测器的嵌入式通用串行总线2(eUSB2)设备。信号损耗检测器包括：第一差分比较器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入，以及耦合到第三节点的输出；第二差分比较器，其具有耦合到第二节点的第一输入、耦合到第一节点的第二输入，以及耦合到第四节点的输出。信号损耗检测器进一步包括：第一正反馈电路，其耦合在第三节点与第四节点之间；第一反相器，其耦合在第三节点与第五节点之间；第二反相器，其耦合在第四节点与第六节点之间；以及第一逻辑电路，其具有耦合到第五节点的第一输入、耦合到第六节点的第二输入，以及输出。

在至少一个示例中，一种电路包括第一差分比较器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入以及耦合到第三节点的输出。该电路进一步包括第二差分比较器，其具有耦合到第二节点的第一输入、耦合到第一节点的第二输入以及耦合到第四节点的输出。该电路进一步包括：第一反相器，其耦合在第三节点与第五节点之间；第二反相器，其耦合在第四节点与第六节点之间；以及第一逻辑电路，其具有耦合到第五节点的第一输入、耦合到第六节点的第二输入，以及输出。该电路进一步包括第二逻辑电路，其具有耦合到第三节点的第一输入、耦合到第四节点的第二输入，以及输出；电阻器，其耦合在第二逻辑电路的输出与第七节点之间；以及电容器，其耦合在第七节点与接地节点之间。该电路进一步包括第一正反馈电路，其耦合在第三节点与第四节点之间并且具有耦合到第七节点的控制输入。

在至少一些示例中，一种电路包括：第一反相器，其耦合在第一节点与第二节点之间；第二反相器，其耦合在第三节点与第四节点之间；以及第一逻辑电路，其具有耦合到第二节点的第一输入、耦合到第四节点的第二输入，以及输出。该电路进一步包括第一正反馈电路，其耦合在第一节点与第三节点之间并具有控制输入。第一正反馈电路包括耦合在第一节点与第五节点之间的第一开关，第一开关具有控制输入；耦合在第三节点与第六节点之间的第二开关，第二开关具有控制输入；第三反相器，其具有耦合到第六节点的输入和耦合到第五节点的输出，以及第四反相器，其具有耦合到第五节点的输入和耦合到第六节点的输出。

附图说明

图1示出根据各种示例的说明性系统的框图。

图2示出根据各种示例的说明性电路的示意图。

图3示出根据各种示例的说明性波形的图表。

图4示出根据各种示例的说明性方法的流程图。

具体实施方式

通用串行总线(USB)是一种用于互连电缆、连接器和通信协议的标准建立规范。如本文所述，USB是指无论是现在现有的还是以后开发的，由USB实施者论坛(USB IF)或替代和/或协助USB IF在其角色中监督USB规范的任何适当机构所认证的、包括任何修订或增补的USB规范的任何版本。在至少一个示例中，如本文所指，USB涵盖USB 1.0规范、USB 2.0规范、USB 3.0规范、USB 4.0规范或其任何派生形式中的任何一个或多个，诸如上述规范的修改或“.x”变体。同样，如本文所指，传统USB是指USB 2.x和/或USB1.x。在至少一些示例中，嵌入式USB(eUSB)是指eUSB2。

最初，USB主要旨在实现用于指定个人计算机与外围设备之间的连接和通信标准。然而，随着USB标准的采用已经扩展并且在支持USB标准的计算设备中的实现日益普及，已经做出了努力来延伸和扩展USB的适用性。例如，在最初建立个人计算机与外围设备之间的通信规范时，USB已扩展到外围设备之间、个人计算机之间以及其它用例的通信。由于USB的此类广泛实现和使用，正在进一步努力将USB用作各个子系统或电路(例如，诸如片上系统(SoC))之间的通信协议。此类实施方式有时称为eUSB2。实现eUSB2带来了新的挑战。例如，在电路层级上，计算设备通常以不同于常规USB的电压电平运行，从而在eUSB2与传统USB系统之间的直接通信之间形成障碍。为了减轻这种障碍，eUSB2中继器可作为eUSB2与传统USB系统(反之亦然)之间的桥接器或非线性转接驱动器(redriver)进行操作，以在通常约3.3伏(V)的传统USB信令电压电平与eUSB2信令电压电平之间进行转换，这些eUSB2信令电压电平是电路层级的(例如，硅合适的电压)，诸如约1.0V、1.2V、1.4V或小于3.3V的任何其它合适值。

在至少一些示例中，USB和/或eUSB2系统中的信令线是差分和双向通信线。由于这个原因，在至少一些实施方式中，知道何时可以使用信令线进行传输变得有益。例如，当第一设备通过信令线向第二设备传输时，在一些示例中，第二设备能够确定第一设备不再传输并且第二设备现在可以通过信令线自由地传输至第一设备是有利的。USB和eUSB2系统之间的通信中的数据包以包结束(EOP)指示符结尾。然而，EOP指示符不一定指示设备的传输结束，而仅指示特定数据包的结束。因此，为了确定设备是否已经停止在信令线上传输，确定信令线的差分电压。

例如，在USB或eUSB2系统中的通信的EOP指示符的最后一位经由差分信令线传输之后，在至少一些示例中，eUSB2规范要求发射机(或耦合到发射机的输出的电路)将差分信令线驱动为低(例如，将差分输入信号中的每个信号通过约40欧姆或其它相对较小值的电阻器耦合到接地电势)达4个单位间隔(UI)的最大值，其中单位间隔是用于传输1位数据的时间段。在至少一些示例中，将差分信号驱动为低等同于通过低电阻路径以逻辑“0”驱动差分信令线。在至少一些示例中，将差分信号线中的每一个差分信号线驱动为低旨在清除保留在差分信号线上的任何数据或电压的信号线中的每一个信号线。在将差分信号线驱动为低之后，将激活弱下拉电路，以将差分信号线置于高阻抗(例如，高z)状态，在一些示例中，使得能够经由差分信号线或接收设备中的任一个进行单端通信，以然后开始通过差分信号线传输。在一些示例中，高阻抗状态被定义为通过约7千欧姆或其它相对较大值的电阻器或电阻路径将差分信号线中的每一个差分信号线耦合到接地电势(例如，以逻辑“0”驱动差分信号线)。在至少一些示例中，当将差分信号线驱动为低时，使接收设备能够确定在差分信号线上已经发生的信号损耗(LOS)。这通知接收设备发射机已完成传输，并且差分信号线可用于接收设备以开始通过差分信号线进行传输。在一些示例中，该LOS由LOS检测器确定。

然而，由于信号滤波，至少一些LOS检测器被设计为具有相对较慢的响应时间(例如，高达约3UI或更长)，以防止在差分信号线上数据的正常位转换期间错误的或不正确的LOS检测触发。在至少一些实施方式中，此类方法与具有最小传播延迟的快速响应LOS检测的要求不兼容。然而，为去除信号滤波，可能会在正常信号转换期间产生错误的或不正确的LOS检测触发的可能性，从而在使用LOS检测控制输出驱动器的启用时引起差分信号线上的抖动，或引起其它不正确的系统功能。此外，在至少一些示例中，用于执行信号滤波以防止在正常操作期间错误的或不正确的LOS检测触发的滤波器包括电阻器-电容器(RC)滤波器或电感器-电容器(LC)滤波器，与半导体设备(例如，诸如数字逻辑电路)相比，每个滤波器的大小都比较大。因此，对于一些电路实施方式，期望用于执行快速LOS检测(例如，诸如在2UI或更小范围内)同时还减轻错误的LOS检测触发的机会的LOS检测器。

在至少一些示例中，电路适合于实现为LOS检测器。尽管为了简化起见，本文所描述的电路总体上相对于USB和/或eUSB2进行描述，但是该电路具有更广泛的适用性。例如，在至少一些示例中，该电路适合于LOS检测的任何实施方式，其中通过将差分信号线驱动为低来指示差分信号线上的LOS。在一些示例中，电路是适用于eUSB2接口和USB接口之间介接(interfacing)的eUSB2中继器。在其它示例中，电路是USB设备，而在其它示例中，电路是eUSB2设备。

在至少一些示例中，该电路提供对约2UI内的差分信号线上的LOS的检测。电路的至少一些实施方式明确地在LOS检测电路的输出信号路径中不包括用于对LOS检测电路的输出进行滤波以防止错误的LOS检测触发(例如，通过对LOS检测电路的输出进行滤波，以将LOS检测电路的输出的输出延迟预定义的时间量，以减轻错误的LOS检测触发)的滤波器。此外，在至少一些示例中，电路的实施方式明确地不包括锁相环或其它时钟以用于信号定时或芯片级重定时。为了实现LOS检测而不在输出信号路径中进行滤波以减轻错误的LOS检测触发，在至少一些示例中，该电路包括用于确定存在于差分信号线上的信号的幅度的一个或多个比较器，以及一个或多个可切换的正反馈电路和/或组件。在一些示例中，正反馈电路的实施方式减小了用于一个或多个比较器的输出的输出的非重叠区域，从而减轻了操作的非重叠区域引起错误的LOS检测的可能性，从而实现了比较快速(例如，约2UI或更小)静噪检测时间(例如，确定差分信号线的两条线均已被驱动为低)。

图1示出说明性系统100的框图。在至少一些示例中，系统100说明了计算设备或计算设备的元件。例如，系统100包括处理器105、eUSB2设备110、eUSB2中继器115以及USB设备120。在至少一些示例中，处理器105包括或耦合到发射机(TX)125和接收机(RX)140，并且eUSB2中继器115包括TX 130、RX 135和LOS检测器150。USB设备120是传统USB设备，如本文其它地方所述。在一些示例中，eUSB2设备110或USB设备120中的一者或二者在系统100外部实现，并且被配置为通过适当的接口(例如，诸如适合于分别根据eUSB2或USB协议执行通信的端口和插座)耦合到系统100。在一些示例中，处理器105是SoC。eUSB2设备110是根据用于eUSB2的信号电压电平规范在入口和出口通信方向二者上操作的任何设备。USB设备120是根据用于传统USB的信号电压电平规范在入口和出口通信方向二者上操作的任何设备。例如，在至少一些实施方式中，USB设备120是外围设备，诸如用户输入设备(例如，传感器、扫描仪、成像设备、麦克风等)、输出设备(例如，打印机、扬声器等)、存储设备或适合与处理器105通信的任何其它外围设备、组件或设备。

eUSB2中继器115将处理器105通信地耦合到USB设备120(反之亦然)，从而将适合于处理器105的信号转变成适合于USB设备120的信号(反之亦然)。例如，在一些实施方式中，在约0.8V至约1.4V的范围内执行处理器105中的信令(signaling)。类似地，在一些实施方式中，以约3.3V或约5V执行USB设备120中的信令。在至少一些示例中，eUSB2中继器115用作位级中继器进行操作，其从处理器105或USB设备120中的一个接收信号并转变该信号以供处理器105或USB设备120中的另一个使用(例如，通过基于通信方向向上或向下移位信号的电压电平)。例如，在至少一些实施方式中，TX 130根据eUSB2协议将数据传输到RX 140。在一些示例中，在系统100中传送的差分数据以包开始(SOP)指示符开始并且以EOP指示符结束。

在至少一些示例中，TX 125经由由RX 135接收的差分信号线145根据eUSB2协议或标准传输数据，并且TX 130经由由RX 140接收的差分信号线145根据eUSB2协议或标准传输数据。例如，当LOS检测器150确定TX 125已经停止经由差分信号线145向RX 135传输时，在至少一些示例中，TX 130经由差分信号线145向RX 140传输数据。在一些示例中，当差分信号线145的两个极性都被驱动为低时，LOS检测器150确定TX 125已停止经由差分信号线145传输到RX 135(例如，使得差分信号线145的两个极性上都存在的值小于用于指示差分信号线145处于空闲的预定义阈值)。在一些示例中，LOS检测器150通过确定差分信号线145的正极性和负极性二者的幅度来确定差分信号线145已被驱动为低。在一些示例中，由一个或多个比较器(未示出)来进行确定。当差分信号线145的正极性和负极性二者都被驱动为低时，LOS检测器150确定TX 125已经停止传输并且差分信号线145可用于TX 130以开始传输(例如，诸如根据eUSB2协议)。在一些示例中，差分信号线145上的信号的信号路径中的受限边沿速率(例如，受限的上升时间和/或下降时间)在LOS检测器150的比较器的输出中引起非重叠区域。在一些示例中，非重叠区域是在差分信号线145的正极性上存在的信号下降到阈值以下的点与在差分信号线145的负极上存在的信号上升到阈值以上的下一个点之间的时间段(反之亦然)。为了在确定差分信号线145的正极性和负极性二者的幅度时防止由LOS检测器150的错误的LOS触发，在至少一些示例中，LOS检测器150实现一个或多个正反馈电路(未示出)。在至少一些示例中，正反馈电路向LOS检测器150的比较器的输出提供正反馈，以减轻、减少、消除和/或补偿LOS检测器150的比较器的输出中的非重叠区域。一个或多个逻辑电路(未示出)处理具有增加的正反馈的比较器的输出，以生成LOS检测器150的最终LOS输出信号。在一些示例中，一个或多个逻辑电路包括AND逻辑电路、反相AND(NAND逻辑电路)、缓冲器(例如，反相器逻辑电路)或适合于实现逻辑功能的任何其它电路。在至少一些示例中，正反馈电路的正反馈减轻了由LOS检测器150引起的错误的LOS触发，并且消除了在LOS检测器150的输出信号路径中包括滤波器的需要，以防止LOS检测器150的比较器的输出中的非重叠区域引起错误的LOS检测触发。在至少一些示例中，在LOS检测器150中而不是在LOS检测器150的输出信号路径中实现一个或多个滤波器。

图2示出说明性电路200的示意图。在至少一些示例中，电路200适合于实现为LOS检测器。例如，电路200的至少一些实施方式适合于实现为图1的系统100的LOS检测器150。在一些示例中，电路200包括比较器202、比较器204、反馈电路206、反馈电路208、反相器210、反相器212、逻辑电路214、反相器216、逻辑电路218、电阻器220以及电容器222。在一些示例中，反馈电路206是正反馈电路，其包括开关224、反相器226、反相器228以及开关230。在一些示例中，反馈电路208是正反馈电路，其包括开关232、反相器234、反相器236以及开关238。

尽管仅示出了反馈电路206被耦合在电路200中的节点248与节点250之间，但是在各种示例中，在架构和操作上与反馈电路206基本上相似的任何数量的反馈电路被耦合在节点248与节点250之间。在至少一些示例中，在节点248与节点250之间添加附加的反馈级，提供了可编程性以适应差分输入信号边沿速率和信道损耗分布的变化。在至少一些示例中，电路200中包括的每个反馈电路通过反相器与其它反馈电路隔离，诸如由反相器210和反相器212所图示的，其将反馈电路206与反馈电路208隔离。在其它示例中，电路200的每个可编程级(其中一个可编程级包括可根据控制信号(SW_EN)进行编程以提供正反馈的一个或多个反馈电路，而另一个可编程级不为相同值的SW_EN提供正反馈)通过反相器与其它反馈电路隔离，诸如由反相器210和反相器212所图示的，其将反馈电路206与反馈电路208隔离。

在至少一些示例中，当偶数个反相器串联在节点248与逻辑电路214的第一输入端子之间(以及类似地在节点250与逻辑电路214的第二输入端子之间)时，逻辑电路214被实现为执行逻辑OR运算(例如，当反相器216包括在电路200中时为OR或当反相器216不包括在电路200中时为NOR)。在至少一些示例中，当奇数个反相器串联在节点248与逻辑电路214的第一输入端子之间(并且类似地在节点250与逻辑电路214的第二输入端子之间)时，逻辑电路214被实现为执行逻辑AND运算(例如，当反相器216不包括在电路200中时为AND，或当反相器216包括在电路200中时为NAND)。此外，在至少一些示例中，从电路200中省略了反馈电路208、反相器210和反相器212，使得电路200中提供的基本上所有正反馈都由反馈电路206提供，并且逻辑电路214实现为执行逻辑OR运算(例如，当反相器216包括在电路200中时为OR，或当反相器216不包括在电路200中时为NOR)。在其它示例中，从电路200中省略了反馈电路208，使得电路200中提供的基本上所有正反馈都由反馈电路206提供，并且逻辑电路214被实现为执行逻辑AND运算(例如，当反相器216不包括在电路200中时为AND，或者当反相器216包括在电路200中时为NAND)。在至少一些示例中，其中在电路200中包括更多或附加反馈电路，在电路200中包括一个或多个附加逻辑电路(未示出)以控制在给定时间哪些反馈电路处于活动状态，为多级正反馈系统提供可编程性。作为一个示例，附加逻辑电路在节点266处存在的信号(如下文更详细描述)与用于相应的反馈电路启用或停用该相应的反馈电路的启用信号之间执行AND逻辑运算。

在电路200的至少一些实施方式中，比较器202具有耦合到节点240的第一输入、耦合到节点242的第二输入以及耦合到节点248的输出。比较器204具有耦合到节点242的第一输入、耦合到节点240的第二输入，以及耦合到节点250的输出。在至少一些示例中，节点240被配置为接收差分输入信号的正极性，并且节点242被配置为接收差分输入信号的负极性。反馈电路206耦合在节点248与节点250之间。反相器210耦合在节点248与节点256之间。反相器212耦合在节点250与节点258之间。反馈电路208耦合在节点256与节点258之间。逻辑电路214具有耦合到节点256的第一输入、耦合到节点258的第二输入，以及输出。反相器216耦合在逻辑电路214的输出与节点264之间。逻辑电路218具有耦合到节点248的第一输入、耦合到节点250的第二输入以及通过电阻器220耦合到节点266的输出。电容器222耦合在节点266与接地节点268之间。在反馈电路206的至少一些示例中，开关224耦合在节点248与节点252之间，开关230耦合在节点250与节点254之间，反相器226具有耦合到节点254的输入和耦合到节点252的输出，并且反相器228具有耦合到节点252的输入和耦合到节点254的输出。在反馈电路208的至少一些示例中，开关232耦合在节点256与节点260之间，开关238耦合在节点258与节点262之间，反相器234具有耦合到节点262的输入和耦合到节点260的输出，并且反相器236具有耦合到节点260的输入和耦合到节点262的输出。开关224、开关230、开关232和开关238中的每一个具有耦合到节点266(或者以其它方式被配置为由节点266控制的)的控制端子。例如，在至少一些实施方式中，开关224、开关230、开关232和开关238是晶体管设备，每个晶体管设备具有耦合到节点266的栅极端子或者每个晶体管设备至少部分地根据在节点266处存在的信号来控制(例如，诸如由一个或多个逻辑电路(未示出)直接控制)，该逻辑电路利用在节点266处存在的信号作为输入来执行一个或多个运算。

在电路200的运算的示例中，比较器202和比较器204各自耦合到差分信号线以确定差分信号线上存在的信号的幅度。例如，比较器202被配置为在比较器的正输入端子处接收来自差分输入信号的正极性的信号(LOS_INP)，并在比较器202的负输入端子处接收来自差分输入信号的负极性的信号(LOS_INM)。类似地，比较器204被配置为在比较器204的正输入端子处接收LOS_INM，并且在比较器204的负输入端子处接收LOS_INP。基于所确定的幅度，比较器202生成输出CMP_OUT1，并且比较器204生成输出CMP_OUT2。例如，当比较器202确定LOS_INP-LOS_INM的值已经低于参考阈值(例如，比较器202的内部参考阈值)的值时，比较器202输出具有无效的或逻辑低的值的CMP_OUT1。相反，当比较器202确定LOS_INP-LOS_INM的值等于或大于比较器202的参考阈值的值时，比较器202输出具有有效的或逻辑高的值的CMP_OUT1。类似地，当比较器204确定LOS_INM-LOS_INP的值已经低于参考阈值(例如，比较器204的内部参考阈值)的值时，比较器204输出具有无效的或逻辑低的值的CMP_OUT2。相反，当比较器204确定LOS_INP-LOS_INM的值等于或大于比较器204的参考阈值的值时，比较器204输出具有有效的或逻辑高的值的CMP_OUT2。

在至少一些示例中，当发生LOS事件时，CMP_OUT1和CMP_OUT2二者都无效。然而，在至少一些示例中，在经由比较器202和比较器204耦合到的差分信号线传输的差分信号的正常数据位转换期间，当未发生LOS事件时，CMP_OUT1和CMP_OUT2二者都无效。这将在CMP_OUT1和CMP_OUT2中创建非重叠区域。在一些示例中，该非重叠区域引起LOS检测输出信号(LOS_OUT)的错误触发，从而导致在持续时间上对应于CMP_OUT1和CMP_OUT2的非重叠区域的LOS_OUT中包含毛刺或差错输出。为了减轻该毛刺，如上所述，一些LOS检测器实施方式包括过滤LOS_OUT的滤波器，在LOS_OUT的输出中产生延迟(通常约为2UI)，使得滤波方法有时与快速检测电路规范或要求不兼容。因此，电路200在电路200的输出信号路径中不包括滤波器以减轻由于CMP_OUT1和CMP_OUT2的非重叠区域而导致的LOS_OUT中包含的毛刺，而是实现反馈电路206和反馈电路208以减轻CMP_OUT1和CMP_OUT2的非重叠区域的存在，使得不存在CMP_OUT1和CMP_OUT2的非重叠区域以引起LOS_OUT中的毛刺。

在一些示例中，逻辑电路218是能够和/或适合于执行逻辑OR运算的电路。当CMP_OUT1或CMP_OUT2任一个或者CMP_OUT1和CMP_OUT2二者都有效时，逻辑电路218输出也为有效的信号。电阻器220和电容器222形成电阻器-电容器(RC)滤波器，使得根据电阻器220和电容器222的RC常数，在节点266处存在的SW_EN的值随时间增加。在至少一些示例中，电路200进一步包括辅助电路(未示出)，该辅助电路在电路200启动时对电容器222进行充电，以初始化电容器222，并使其准备用于在生成SW_EN中进行操作，如本文所述。SW_EN控制反馈电路206和反馈电路208的激活和去激活。例如，当SW_EN的值上升到高于开关阈值时(例如，足以引起开关224、开关230、开关232和/或开关238开始导通)，则启用反馈电路206和反馈电路208并提供反馈。当SW_EN的值小于开关阈值时，反馈电路206和反馈电路208被停用并且不提供反馈。以这种方式，当CMP_OUT1和CMP_OUT2二者都无效时，节点266迅速放电以关闭反馈电路206和反馈电路208，并且使得电路200能够进行准确的LOS检测。然而，通过实现反馈电路206和反馈电路208的反馈，基于SW_EN施加的控制，减轻了非重叠区域，使得CMP_OUT1和CMP_OUT2具有非零值重叠，直到发生LOS为止。例如，诸如反馈电路206和/或反馈电路208的正反馈电路具有高的再生增益，从而使反馈电路放大信号路径之间的小差异。在电路200中，在差分输入信号的正常信号转换期间，当比较器202的输出迅速下降并且比较器204的输出保持在接地电平时，正反馈开始并减慢节点248处存在的信号的下降边沿速率，其值减小，同时节点250处存在的信号的值逐渐增大。这将节点248处存在的信号保持为节点250处存在的信号的模拟反相，减轻、减少和/或消除在节点248处存在的信号和在节点250处存在的信号中的非重叠区域。

例如，当SW_EN使开关224和开关230进入导通状态时，分别将节点248耦合到节点252和将节点250耦合到节点254，启用反馈电路206的反馈。当启用反馈电路206的反馈时，反相器226对节点254处存在的信号进行反相以在节点252处提供正反馈，并且反相器228对节点252处存在的信号进行反相以在节点254处提供正反馈。反馈被称为正反馈，因为它增强了已经存在于接收正反馈的节点处的信号的值。

存在于节点248和节点250处的信号的值分别被反相器210和反相器212反相，以在节点256和节点258处提供信号。反馈电路208以与在节点248和节点250处的反馈电路206基本上相同的方式提供在节点256和节点258处的进一步正反馈，并且在本文中不对反馈电路208重复操作的详细描述，而是参考对反馈电路206的相似组件的描述。在一些示例中，逻辑电路214对存在于节点256和节点258处的信号执行反相AND运算，以生成LOS_OUT(LOS_OUTZ)的反相版本，该反相版本随后被反相器216反相以形成在节点264处提供的LOS_OUT。在至少一些示例中，诸如当电路200被配置为在节点264处耦合到具有小电容负载的设备或组件时，逻辑电路214对在节点256和节点258处存在的信号执行AND运算，并且省略了反相器216，使得在节点264处提供了逻辑电路214的输出。

在至少一些示例中，用于确定LOS并生成LOS_OUT的上述基于反馈的方案和电路在电路大小和速度方面优于替代电路布置和过程。例如，结合了用于过滤LOS_OUT的RC滤波器的替代方案会遭受电路大小、成本、功耗以及从发生LOS事件到生成LOS_OUT(指示已发生LOS事件)的时间的增加。类似地，利用时钟或PLL的方法遭受电路大小、成本、功耗的增加。本说明书的教导减轻和/或改善了替代方法的这些负面方面中的至少一些，包括至少使用由反馈电路206和/或反馈电路208提供的可切换正反馈，使得与至少一些上述替代方法相比，电路200消耗更少的物理空间和/或更少的功率、更少的实现成本和/或更快地确定LOS_OUT。

图3示出说明性信号波形的图表300。在至少一些示例中，图表300说明图2的电路200中存在的至少一些信号和/或图1的系统100。例如，在图表300中图示了根据电路200的一种实施方式的信号LOS_INP、LOS_INM、CMP_OUT1、CMP_OUT2和LOS_OUT。此外，在缺乏本说明书的教导的情况下(例如，在缺乏减轻点t1和t2之间的CMP_OUT1*和CMP_OUT2*所示的非重叠区域的电路和/或处理的情况下)，图表300包括分别图示了CMP_OUT1和CMP_OUT2的CMP_OUT1*和CMP_OUT2*。

如图表300所示，并且如上关于电路200所述，当LOS_INP-LOS_INM的值大于指定为x1的阈值时，CMP_OUT1*有效。类似地，当LOS_INM-LOS_INP的值小于x1时，CMP_OUT2*无效。在至少一些示例中，x1近似等于VCM+VTH/2，其中，VCM是LOS_INP和LOS_INM的共模电压，并且VTH是比较器202和比较器204的内部参考阈值，如上面关于图2所述。这将在t1和t2之间为CMP_OUT1*和CMP_OUT2*创建非重叠区域。这导致在LOS_OUT中存在错误的LOS检测，该错误的LOS检测在图表300中由附图标记305指定，这有害地影响了接收LOS_OUT的一个或多个系统、电路或组件的操作。然而，如CMP_OUT1和CMP_OUT2所示，在本说明书的教导下，t1与t2之间的非重叠区域被减轻，使得错误的LOS检测305将不会存在于LOS_OUT中。例如，在t1处，当LOS_INP-LOS_INM低于x1时，CMP_OUT1的值开始减小，直到CMP_OUT1在时间t2无效为止。同样，在t1处，当LOS_INM-LOS_INP上升到表示为x2的第二阈值以上时，CMP_OUT2的值开始增加，直到在时间t2CMP_OUT2有效为止。在至少一些示例中，x2近似等于VCM-VTH/2。以这种方式，当在LOS_INP和LOS_INM中发生转换时，在t1和t2之间不存在非重叠时段。在时间t3，LOS_INM-LOS_INP(或LOS_INP-LOS_INM，取决于LOS_INP和LOS_INM的图形极性)降至x1以下，使得CMP_OUT2变为无效，此时SW_EN也变为无效。无效的CMP_OUT1和CMP_OUT2表明已发生LOS事件，并在时间t4触发LOS_OUT有效。

图4示出说明性方法400的流程图。在至少一些示例中，方法400是信号检测(诸如LOS检测)的方法，并且对应于这里描述的一个或多个硬件组件、电路、设备或系统。例如，系统100和/或电路200的至少一些部分实现或执行方法400的一个或多个操作。

在操作405处，确定差分输入信号的正分量和负分量的幅度。在一些示例中，幅度由差分比较器确定。在操作410处，生成开关控制信号。在一些示例中，开关控制信号是由时间相关的电路生成的，诸如RC定时器或RC滤波器电路，其中开关控制信号的值根据时间相关电路的时间常数随时间增加或减少。在至少一些示例中，开关控制信号控制一个或多个反馈电路的启用或停用，以在包括差分比较器的电路中提供正反馈。在一些示例中，当差分输入信号的正分量或负分量的至少一个确定的幅度为非零时，开关控制信号的值增大。当两个确定的幅度均不为非零时，方法400进行至操作415。当至少一个确定的幅度为非零且开关控制信号的值已增加至高于开关阈值时，方法400进行至操作420。在操作415处，根据确定的幅度生成LOS输出。在一些示例中，在操作415处生成的LOS输出指示已经发生LOS事件。在一些示例中，在操作415处，差分比较器的输出信号由一个或多个逻辑电路处理以生成LOS输出。在操作420处，启用正反馈。在一些示例中，基于开关控制信号的值来启用正反馈。当未发生LOS事件时(例如，诸如在差分输入信号的位转换期间，在差分比较器的输出信号的正常转换期间)，正反馈防止和/或减轻了差分比较器的输出信号中不重叠区域的存在。在操作425处，根据确定的幅度和正反馈来生成LOS输出。在一些示例中，在操作425处生成的LOS输出指示尚未发生LOS事件。在至少一些示例中，根据确定的幅度和正反馈来生成LOS输出，防止了由于差分比较器的输出信号中的非重叠区域而导致的LOS输出中的毛刺或差错的LOS触发的形成。

虽然描述了方法400的操作并用参考数字标记，但在各种示例中，方法400包括本文未列举的附加操作，在一些示例中，本文中列举的任何一个或多个操作包括一个或多个子操作(例如，诸如中间比较、逻辑操作、诸如经由多路复用器的输出选择等)，在一些示例中，省略了本文叙述的任何一个或多个操作，和/或在一些示例中，以与本文所呈现的顺序不同的顺序(例如，以相反的顺序、基本上同时、重叠等)执行本文所述的任何一个或多个操作，所有这些都落入本说明书的范围内。

在本说明书中，术语“耦合”可以覆盖使得能够实现与本说明书的描述一致的功能关系的连接、通信或信号路径。例如，如果设备A生成信号以控制设备B执行动作，则在第一示例中，设备A与设备B耦合，或者在第二示例中，如果中间组件C基本上不会改变设备A和设备B之间的功能关系，则设备A通过中间组件C耦合到设备B，使得设备B会经由设备A生成的控制信号来控制设备B。此外，在本说明书中，“被配置为”执行任务或功能的设备可以由制造商在制造时进行配置(例如，编程和/或硬连线)以执行该功能，和/或可以在制造后由用户配置(或重新配置)以执行该功能和/或其它附加替代功能。可以通过设备的固件和/或软件编程，通过硬件组件的构造和/或布局以及设备的互连，或其组合来进行配置。此外，本文中描述为包括某些组件的电路或设备可以替代地被配置为耦合到那些组件以形成所述的电路或设备。例如，本文描述为包括一个或多个半导体元件(诸如晶体管)、一个或多个无源元件(诸如电阻器、电容器和/或电感器)和/或一个或多个源(诸如电压源和/或电流源)的结构可以代替地仅包括单个物理设备内的半导体元件(例如，半导体管芯和/或集成电路(IC)封装)，并且可以被配置为耦合到至少一些无源元件和/或在制造时或在制造后(诸如由终端用户和/或第三方)形成所述结构的源。

虽然某些组件在本文中被描述为具有特定的处理技术(诸如FET、MOSFET、n型、p型等)，但是这些组件可以交换为其它处理技术的组件(诸如用双极结型晶体管(BJT)替换FET和/或MOSFET，用p型替换n型，反之亦然等。)，并重新配置包括被替换组件的电路，以提供至少部分类似于在组件替换之前可用的功能的期望功能。除非另有说明，否则图示为电阻器的组件通常代表串联和/或并联耦合以提供由图示的电阻器表示的一定量的阻抗的任何一个或多个元件。另外，在本说明书中，短语“接地电压电势”的使用包括机架接地、大地接地、浮动接地、虚拟接地、数字接地、公共接地和/或适用于或适合本说明书的教导的任何其它形式的接地连接。除非另有说明，否则在本说明书中，数值之前的“约”、“大约”或“基本上”是指所述数值的+/-10％。

在权利要求的范围内，所描述的实施例中的修改是可能的，并且其它实施例是可能的。

Claims (20)

1.一种系统，包括：

具有信号损耗检测器的嵌入式通用串行总线2设备即eUSB2设备，其包括：

第一差分比较器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入以及耦合到第三节点的输出；

第二差分比较器，其具有耦合到所述第二节点的第一输入、耦合到所述第一节点的第二输入以及耦合到第四节点的输出；

第一正反馈电路，其耦合在所述第三节点与所述第四节点之间；

第一反相器，其耦合在所述第三节点与第五节点之间；

第二反相器，其耦合在所述第四节点与第六节点之间；以及

第一逻辑电路，其具有耦合到所述第五节点的第一输入、耦合到所述第六节点的第二输入，以及输出。

2.根据权利要求1所述的系统，进一步包括在所述第五节点与所述第六节点之间耦合的第二正反馈电路。

3.根据权利要求1所述的系统，其中，所述第一逻辑电路包括反相AND逻辑电路即NAND逻辑电路。

4.根据权利要求3所述的系统，进一步包括在所述第一逻辑电路的所述输出与第七节点之间耦合的第三反相器。

5.根据权利要求1所述的系统，进一步包括：

第二逻辑电路，其具有耦合到所述第三节点的第一输入、耦合到所述第四节点的第二输入，以及输出；

电阻器，其耦合在所述第二逻辑电路的所述输出与第八节点之间；以及

电容器，其耦合在所述第八节点和接地节点之间。

6.根据权利要求5所述的系统，其中，在所述第八节点处存在开关控制信号，以及其中，所述开关控制信号控制所述第一反馈电路的启用和停用。

7.根据权利要求1所述的系统，其中，所述第一反馈电路包括：

第一开关，其耦合在所述第三节点与第九节点之间，所述第一开关由开关控制信号控制；

第二开关，其耦合在所述第四节点与第十节点之间，所述第二开关由所述开关控制信号控制；

第四反相器，其具有耦合到所述第十节点的输入、耦合到所述第九节点的输出；以及

第五反相器，其具有耦合到所述第九节点的输入和耦合到所述第十节点的输出。

8.一种电路，包括：

第一差分比较器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入以及耦合到第三节点的输出；

第二差分比较器，其具有耦合到所述第二节点的第一输入、耦合到所述第一节点的第二输入以及耦合到第四节点的输出；

第一反相器，其耦合在所述第三节点与第五节点之间；

第二反相器，其耦合在所述第四节点与第六节点之间；

第一逻辑电路，其具有耦合到所述第五节点的第一输入、耦合到所述第六节点的第二输入，以及输出；

第二逻辑电路，其具有耦合到所述第三节点的第一输入、耦合到所述第四节点的第二输入，以及输出；

电阻器，其耦合在所述第二逻辑电路的所述输出与第七节点之间；

电容器，其耦合在所述第七节点与接地节点之间；以及

第一正反馈电路，其耦合在所述第三节点与所述第四节点之间，并且具有耦合到所述第七节点的控制输入。

9.根据权利要求8所述的电路，其中，所述第一反馈电路包括：

第一开关，其耦合在所述第三节点与第八节点之间，所述第一开关具有耦合到所述第七节点的控制输入；

第二开关，其耦合在所述第四节点与第九节点之间，所述第二开关具有耦合到所述第七节点的控制输入；

第三反相器，其具有耦合到所述第九节点的输入，以及耦合到所述第八节点的输出；以及

第四反相器，其具有耦合到所述第八节点的输入，以及耦合到所述第九节点的输出。

10.根据权利要求8所述的电路，进一步包括在所述第五节点与所述第六节点之间耦合的第二正反馈电路，所述第二正反馈电路包括：

第三开关，其耦合在所述第五节点与第十一节点之间，所述第三开关具有耦合到所述第七节点的控制输入；

第四开关，其耦合在所述第六节点与第十二节点之间，所述第四开关具有耦合到所述第七节点的控制输入；

第五反相器，其具有耦合到所述第十一节点的输入和耦合到所述第十二节点的输出；以及

第六反相器，其具有耦合到所述第十二节点的输入和耦合到所述第十一节点的输出。

11.根据权利要求8所述的电路，其中，所述第一逻辑电路包括反相AND逻辑电路即NAND逻辑电路。

12.根据权利要求11所述的电路，进一步包括在所述第一逻辑电路的所述输出与第十三节点之间耦合的第七反相器。

13.根据权利要求8所述的电路，其中，所述第二逻辑电路包括OR逻辑电路。

14.根据权利要求8所述的电路，进一步包括：

第二正反馈电路，其耦合在所述第三节点与所述第四节点之间；以及

第三正反馈电路，其耦合在所述第五节点与所述第六节点之间。

15.一种电路，包括：

第一反相器，其耦合在第一节点与第二节点之间；

第二反相器，其耦合在第三节点与第四节点之间；

第一逻辑电路，其具有耦合到所述第二节点的第一输入、耦合到所述第四节点的第二输入，以及输出；以及

第一正反馈电路，其耦合在所述第一节点与所述第三节点之间，以及具有控制输入，所述第一正反馈电路包括：

第一开关，其耦合在所述第一节点与第五节点之间，所述第一开关具有控制输入；

第二开关，其耦合在所述第三节点与第六节点之间，所述第二开关具有控制输入；

第三反相器，其具有耦合到所述第六节点的输入，以及耦合到所述第五节点的输出；以及

第四反相器，其具有耦合到所述第五节点的输入，以及耦合到所述第六节点的输出。

16.根据权利要求15所述的电路，进一步包括：

第二逻辑电路，其具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入，以及输出；

电阻器，其耦合在所述第二逻辑电路的所述输出与第七节点之间；

电容器，其耦合在所述第七节点与接地节点之间，

其中，所述第一开关的所述控制输入耦合到所述第七节点，并且所述第二开关的所述控制输入耦合到所述第七节点。

17.根据权利要求16所述的电路，进一步包括：

第一差分比较器，其具有被配置为耦合到差分输入信号的正极性的正输入、被配置为耦合到所述差分输入信号的负极性的负输入以及耦合到所述第一节点的输出；以及

第二差分比较器，其具有被配置为耦合到所述差分输入信号的所述负极性的正输入、被配置为耦合到所述差分输入信号的所述正极性的正输入以及耦合到所述第三节点的输出。

18.根据权利要求17所述的电路，进一步包括：

第二正反馈电路，其耦合在所述第二节点与所述第四节点之间并具有控制输入，所述第二正反馈电路包括：

第三开关，其耦合在所述第二节点与第八节点之间，所述第一开关具有耦合到所述第七节点的控制输入；

第四开关，其耦合在所述第四节点与第九节点之间，所述第二开关具有耦合到所述第七节点的控制输入；

第五反相器，其具有耦合到所述第九节点的输入和耦合到所述第八节点的输出；以及

第六反相器，其具有耦合到所述第八节点的输入和耦合到所述第九节点的输出。

19.根据权利要求18所述的电路，进一步包括在所述第一节点与所述第三节点或所述第二节点与所述第四节点之间耦合的第三正反馈电路。

20.根据权利要求15所述的电路，其中，由所述第一逻辑电路执行的逻辑运算包括AND逻辑功能。