JP5577456B2 - 少なくとも1層のマイクロテクノロジカル層の移行方法 - Google Patents
少なくとも1層のマイクロテクノロジカル層の移行方法 Download PDFInfo
- Publication number
- JP5577456B2 JP5577456B2 JP2013505513A JP2013505513A JP5577456B2 JP 5577456 B2 JP5577456 B2 JP 5577456B2 JP 2013505513 A JP2013505513 A JP 2013505513A JP 2013505513 A JP2013505513 A JP 2013505513A JP 5577456 B2 JP5577456 B2 JP 5577456B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- porous
- embrittlement
- desorption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 70
- 239000010410 layer Substances 0.000 claims description 170
- 239000000758 substrate Substances 0.000 claims description 102
- 230000008569 process Effects 0.000 claims description 28
- 238000003795 desorption Methods 0.000 claims description 26
- 239000002344 surface layer Substances 0.000 claims description 26
- 238000005468 ion implantation Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000007743 anodising Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000000137 annealing Methods 0.000 description 5
- 229910021426 porous silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003042 antagnostic effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003102 growth factor Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000010070 molecular adhesion Effects 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000009718 spray deposition Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
−有用面の下方の非ゼロ距離に埋設された多孔層を有する第1基板を形成し、
−前記第1基板は、初期基板の表面上で前記多孔脆化層を形成することによって形成され、
−表面層は、前記多孔脆化層上で作成され、
−前記多孔層と前記有用面間に、前記第1基板の前記表面層(12)におけるイオン注入により、脆弱面を形成し、
−前記第1基板を、第1支持基板に接合し、
−機械的応力を加えることにより、前記多孔層に脱離を生じさせて、第1に前記第1基板の残余構造を、第2に前記第1支持基板に接合し、かつ露出面を有する脱離層を形成し、
−前記脱離層の露出面に技術工程を実施し、
−該技術工程が実施された表面により、前記脱離層を、第2の支持基板に接合し、かつ
−熱処理を行って、前記脆弱層に脱離を生じさせ、第1に前記第2支持基板に接合した脱離層の残余構造を、第2に前記第1支持基板に接合した脱離層の残余構造を形成する、
という工程を備える、少なくとも1層の層の移行方法を提供するものである。
−注入により脆化した領域は、前記第1基板の有用面からある距離に存在し、この距離は、前記脆化領域及び多孔層間の距離より大きく、例えば前記距離の2倍大きい。比を逆にすることも可能である。これにより、薄い層と厚い層の両者の形成が可能である(マイクロ技術において知られているように)。
−前記第1基板は、初期基板の陽極酸化により表面を多孔化し、次いでこの多孔層から、緻密層をエピタキシャル成長させることにより形成される。
−多孔層は、異なった多孔値を有する少なくとも2層の副層により形成されている。
−低多孔度の多孔性副層は、他の多孔性副層より、自由表面に近く位置している。
−前記多孔層は、少なくとも1ミクロンの厚さを有し、これにより、脱離の際の機械的エネルギを効果的に局在化させる。
−前記多孔層及び自由表面間の層は、単結晶物質製であり、例えばこれは、シリコン又はゲルマニウム(又はSi−Ge合金)又はGaAS、又はマイクロ技術で使用される他の物質である。
−前記多孔層及び自由表面間の層は、少なくとも2ミクロンの厚さを有し、(脆化領域における)第2の脱離後に、2層の有用層を得ることに寄与する。
−前記脆化層は、少なくとも1種類のガス成分によるイオン注入により形成される(実際には他の選択肢もあり、脱離が望ましい場合に、成分をイオン注入して液体に変化させることのできる沈殿を生成する)。
−少なくとも水素をイオン注入し、その替わりに、又はそれに追加して、少なくともヘリウムをイオン注入する。
−脱離は、前記多孔層における、機械的エネルギの局在化した印加により起こる。
−前記技術工程は、少なくとも一部のマイクロテクノロジカル成分の形成を含んでいる。これらの工程は、例えば低温析出、例えばタブや模様を区切るためのスライス操作、スクリーン印刷等であり、より一般的には、前記技術工程は、高い機械的応力を生じさせるが、高い熱収支(温度及び継続時間に関して)を必要としない。
−脱離は、機械的エネルギの印加を伴うか、又は伴わない熱処理により、脆化層で起こる。
−前記第1基板の残余構造を、本方法を実行する新規サイクルの第1基板として使用する。
−前記技術工程を、前記脆化領域の脱離で分離される脱離層の部分の各々について行う。これにより、2種類の微細構造処理プロセスを同時に行って、生産性を向上させる。
−より一般的には、半導体物質(InP、GaAs、Ge等)。事実、半導体物質は、陽極酸化により多孔化される。
−金属粉末のスプレイ、又は加圧により付着された金属(アルミニウム、銅、鋼、チタン等)。
−例えばSOGと略記されることのあるスピン・オン・グラスである酸化物(特に特許文献1に記載された態様のもの)、又は金属層の析出及び酸化で得られる酸化物。
−厚い下部層12Bの下方に埋設されたテクノロジカル層17を有する構造体(40+17+12B)、
−基板30の表面に薄い上部層12Aを有する構造体(30+12A)
を製造できることが分かると思う。
初期基板は、p+ドープSi基板(100)(ρ=10mΩ/cm)である。表1の2工程の電気化学的陽極酸化により、多孔性シリコンの二重層が形成される。
初期基板は、p+ドープSi基板(100)(ρ=10mΩ/cm)である。次のプロトコルによる、電気化学的陽極酸化により、多孔性シリコン層を形成する。
10A 有用面
11 多孔脆化層
12 表面層
12A 上部層
12B 下部層
13 脆化層
14 表面
17 層
20 第1基板
20A 自由表面
30 第2基板
40 第3基板
d1、d2 距離
Claims (17)
- −有用面(20A)の下方の非ゼロ距離に埋設された多孔脆化層(11)を有する第1基板(20)を形成し、
前記第1基板(20)は、初期基板の表面上で前記多孔脆化層(11)を形成することによって形成され、
表面層(12)は、前記多孔脆化層(11)上で作成され、
−前記多孔脆化層と前記有用面間に、前記第1基板の前記表面層(12)におけるイオン注入により、脆化層(13)を形成し、
−前記第1基板を、第1支持基板(30)に接合し、
−機械的応力を加えることにより、前記多孔脆化層(11)の脱離を生じさせて、第1に前記第1基板の残余構造を、第2に前記第1支持基板に接合し、かつ露出表面(14)を有する脱離表面層(12)を形成し、
−前記脱離層の露出表面(14)に技術工程を施し、
−該技術工程が施された表面により、前記脱離層を、第2基板(40)に接合し、かつ
−熱処理を行って、前記脆化層(13)に脱離を生じさせ、第1に前記第2支持基板(40)に接合した脱離層の残余構造を、第2に前記第1支持基板(30)に接合した脱離層の残余構造を形成する、
という工程を備える、少なくとも1つの層の移行方法。 - 注入により脆化した領域は、前記第1基板の有用面から距離(d1)に存在し、この距離は、前記脆化領域及び多孔層間の距離(d2)よりも小さい請求項1に記載の方法。
- 前記第1基板(20)は、初期基板(10)の陽極酸化により表面を多孔化され、次いで、この多孔層から緻密な表面層(12)を、エピタキシャル成長することにより形成される請求項1又は2記載の方法。
- 多孔脆化層は、異なった多孔値を有する少なくとも2つの副層により形成されている請求項1〜3のいずれか1項に記載の方法。
- 低多孔度の多孔性副層は、他の多孔性副層より、自由表面に近く位置している請求項4記載の方法。
- 前記多孔脆化層(11)は、少なくとも1ミクロンの厚さを有する請求項1〜5までのいずれか1項に記載の方法。
- 前記多孔脆化層(11)及び自由表面(20A)間の表面層(12)は、単結晶物質製である請求項1〜6のいずれか1項に記載の方法。
- 前記多孔脆化層(11)及び自由表面(20A)間の表面層(12)は、少なくとも2ミクロンの厚さを有する請求項1〜7のいずれか1項に記載の方法。
- 前記脆化層(13)は、少なくとも1種類のガス成分によるイオン注入により形成されている請求項1〜8のいずれか1項に記載の方法。
- 少なくとも水素が注入される請求項9に記載の方法。
- 少なくともヘリウムが注入される請求項9に記載の方法。
- 前記脱離を、前記多孔脆化層(11)における、機械的エネルギの局在化した印加により起こさせる請求項1〜11のいずれか1項に記載の方法。
- 前記技術工程は、少なくとも一部のマイクロテクノロジカル成分の形成を含む請求項1〜12のいずれか1項に記載の方法。
- 前記技術工程は、少なくとも一層の絶縁層の形成を含む請求項1〜13のいずれか1項に記載の方法。
- 前記脱離を、機械的エネルギの印加を伴うか、又は伴わない熱処理により、脆化層(13)で起こさせる請求項1〜14のいずれか1項に記載の方法。
- 前記第1基板の残余部分を、本方法を実行する新規サイクルの第1基板として使用する請求項1〜15のいずれか1項に記載の方法。
- 前記技術工程を、前記脆化領域の脱離で分離される脱離層の各部分にも行う請求項1〜16のいずれか1項に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/FR2010/050767 WO2011131847A1 (fr) | 2010-04-21 | 2010-04-21 | Procédé de transfert d'au moins une couche micro-technologique |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013526030A JP2013526030A (ja) | 2013-06-20 |
JP5577456B2 true JP5577456B2 (ja) | 2014-08-20 |
Family
ID=42734655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013505513A Active JP5577456B2 (ja) | 2010-04-21 | 2010-04-21 | 少なくとも1層のマイクロテクノロジカル層の移行方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP2422365B1 (ja) |
JP (1) | JP5577456B2 (ja) |
WO (1) | WO2011131847A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3074960B1 (fr) * | 2017-12-07 | 2019-12-06 | Soitec | Procede de transfert d'une couche utilisant une structure demontable |
CN110349843B (zh) * | 2019-07-26 | 2021-12-21 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、生物识别器件、显示装置 |
FR3140707A1 (fr) * | 2022-10-06 | 2024-04-12 | Soitec | Procede de fabrication d’une structure composite comprenant des paves |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003078117A (ja) * | 2001-08-31 | 2003-03-14 | Canon Inc | 半導体部材及び半導体装置並びにそれらの製造方法 |
DE10223719C1 (de) * | 2002-05-28 | 2003-11-27 | Infineon Technologies Ag | Schicht-Anordnung und Verfahren zum Herstellen einer Schicht-Anordnung |
US20050082526A1 (en) * | 2003-10-15 | 2005-04-21 | International Business Machines Corporation | Techniques for layer transfer processing |
FR2940852A1 (fr) * | 2009-04-22 | 2010-07-09 | Commissariat Energie Atomique | Procede de transfert d'une couche depuis un substrat de depart vers un substrat final, par double fragilisation |
-
2010
- 2010-04-21 WO PCT/FR2010/050767 patent/WO2011131847A1/fr active Application Filing
- 2010-04-21 JP JP2013505513A patent/JP5577456B2/ja active Active
- 2010-04-21 EP EP10725226.4A patent/EP2422365B1/fr active Active
Also Published As
Publication number | Publication date |
---|---|
WO2011131847A1 (fr) | 2011-10-27 |
EP2422365B1 (fr) | 2014-08-20 |
JP2013526030A (ja) | 2013-06-20 |
EP2422365A1 (fr) | 2012-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625913B2 (ja) | 有用層で被覆された一対の基板の同時製造方法 | |
US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
JP3395661B2 (ja) | Soiウエーハの製造方法 | |
KR100260832B1 (ko) | 반도체기판 및 반도체기판의 제조방법 | |
KR100753741B1 (ko) | 전자 회로용의 자립 반도체 박층을 얻는 방법 | |
US7713369B2 (en) | Detachable substrate or detachable structure and method for the production thereof | |
US6756285B1 (en) | Multilayer structure with controlled internal stresses and making same | |
US8420506B2 (en) | Process for cleaving a substrate | |
US7902038B2 (en) | Detachable substrate with controlled mechanical strength and method of producing same | |
TWI323912B (en) | A method of forming a weak region in a substrate by co-implantation | |
JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
US8754505B2 (en) | Method of producing a heterostructure with local adaptation of the thermal expansion coefficient | |
JP4407127B2 (ja) | Soiウエーハの製造方法 | |
US8822309B2 (en) | Heterogeneous integration process incorporating layer transfer in epitaxy level packaging | |
US8501589B2 (en) | Method in the microelectronics fields of forming a monocrystalline layer | |
US8546238B2 (en) | Method for transferring at least one micro-technological layer | |
KR19980042471A (ko) | 반도체물품의 제조방법 | |
JP2000349267A (ja) | 半導体部材の作製方法 | |
JP5577456B2 (ja) | 少なくとも1層のマイクロテクノロジカル層の移行方法 | |
JP2003282845A (ja) | 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法 | |
JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
FR2944914A1 (fr) | Procede de transfert d'au moins une couche micro-technologique | |
JP3754818B2 (ja) | 半導体基板の作製方法 | |
JP2003179216A (ja) | Soiウエーハ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140610 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5577456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |