JP5576094B2 - 光デバイスの製造方法及び光デバイス - Google Patents

光デバイスの製造方法及び光デバイス Download PDF

Info

Publication number
JP5576094B2
JP5576094B2 JP2009257916A JP2009257916A JP5576094B2 JP 5576094 B2 JP5576094 B2 JP 5576094B2 JP 2009257916 A JP2009257916 A JP 2009257916A JP 2009257916 A JP2009257916 A JP 2009257916A JP 5576094 B2 JP5576094 B2 JP 5576094B2
Authority
JP
Japan
Prior art keywords
optical device
lead frame
manufacturing
substrate
adhesive tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009257916A
Other languages
English (en)
Other versions
JP2011103382A (ja
Inventor
広佑 橋爪
敏昭 福中
一樹 上石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei EMD Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei EMD Corp filed Critical Asahi Kasei EMD Corp
Priority to JP2009257916A priority Critical patent/JP5576094B2/ja
Publication of JP2011103382A publication Critical patent/JP2011103382A/ja
Application granted granted Critical
Publication of JP5576094B2 publication Critical patent/JP5576094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光を検出する、あるいは光を出力する光デバイスの製造方法及び光デバイスに関する。
現在、光を外部に出力する発光素子を含む電子デバイス、あるいは光を検出する受光素子を含む電子デバイスがある。このような素子を含む電子デバイスを、本明細書では、光デバイスと記す。なお、本明細書でいう「光」とは、可視光ばかりでなく、紫外線、赤外線の波長領域を持つ電磁波を含むものとする。
発光素子とは、光電変換素子と、この光電変換素子に電気信号を導く回路とを含む素子とする。受光素子とは、光電変換素子と、光電変換素子の出力を処理して検出信号を生成する回路とを含む素子とする。発光素子、受光素子を、総称して光素子とも記すものとする。光デバイスは、光素子をリードフレーム等の端子に接続し、パッケージ化したものをいう。
光デバイスには、光素子及びその配線を保護するため、光素子を封止したものがある。光素子を封止した光デバイスの従来技術としては、例えば、特許文献1が挙げられる。
図10は、特許文献1の、光素子が封止された光デバイスを説明するための図である。図10に示した構成では、符号1で示す光電変換素子を接続端子3に固定し、接続配線16に金属ワイヤを用いて接続端子3に接続している。この場合、光電変換素子1や接続配線16は封止部材14によって覆われているが、封止部材14には、光電変換素子1を動作させる波長の光を透過しない部材も多く用いられる。
特許文献1の構成では、光電変換部1の光の導出入のため、封止部材14に開口部6が形成されている。この場合、外界と光電変換部1との界面が窓部となり、この窓部に光学調整部13が形成される。光学調整部13上には、保護層51が形成されている。
再公表2006−095834号公報
しかしながら、特許文献1のように、開口部6をエッチングで設けることは、光デバイスを製造する工程数を増やし、製造にかかるコストや負荷を増加させることになる。また、光電変換素子の受光、発光面には当然のことながら高い透過性が求められる。しかし、封止部材14のエッチングでは、封止部材14下の受光面、発光面にダメージを与え、透明性を損なうことが懸念される。
本発明は、このような点に鑑みて行われたものであり、封止部材のエッチング工程を不要として、製造にかかる工程数やコストを抑え、光素子の受光、発光面を外部に露出させることができる光デバイスの製造方法及び光デバイスを提供することを目的とする。
発明の請求項に記載の光デバイスの製造方法は、電磁波を検出する個別素子を備えた光デバイスの製造方法であって、光透過基板の第1面に能動領域を形成し、前記光透過基板をカットすることによって作成された個別素子を、リードフレームが貼り付けられた粘着テープの所定位置に、前記第1面の裏面である第2面を貼り付け面として接着する工程と、前記リードフレームと前記個別素子とを電気的に接続する工程と、前記リードフレームと前記個別素子とをモールドする工程と、前記粘着テープを除去する工程と、前記リードフレームを切断する工程と、を含み、前記個別素子は、電気信号を外部に出力するパッドを備え、当該パッドは、前記個別素子のより中心に近い前記第1面の一部の範囲に設けられていて、当該範囲の外側に光電変換素子が位置することを特徴とする。
また、本発明の請求項に記載の光デバイスの製造方法は、請求項1において、前記リードフレームと前記個別素子とを電気的に接続する工程の後、前記リードフレームと前記個別素子とをモールドする工程の前に、前記リードフレームにおいて前記粘着テープが接着された面と対向する面を貼り付け面として、他の粘着テープを接着する工程(例えば図9(a)に示した工程)を含み、前記リードフレームを切断する工程より前に、前記粘着テープ及び前記他の粘着テープを除去する工程(例えば図9(c)に示した工程)を含むことを特徴とする。
本発明の請求項に記載の光デバイスの製造方法は、請求項1または2おいて、前記光透過基板の前記第1面の能動領域の形成後、前記カットの前に、前記光透過基板の前記第2面に保護膜(例えば図3(c)に示した保護膜104)が形成されることを特徴とする。
本発明の請求項に記載の光デバイスの製造方法は、請求項1からのいずれか1項において、前記光透過基板が、GaAs、Si、InAs、InP、GaP、Geなどの半導体基板、もしくは、GaN、AlN、サファイア基板、ガラス基板などの基板のうち、少なくとも1つの材料を含む基板であることを特徴とする。
請求項に記載の光デバイスの製造方法は、請求項1から4のいずれか1項において、前記リードフレームと前記個別素子とを電気的に接続する工程は、前記リードフレームから前記個別素子に向かって金属を延ばす、逆ボンディングにより前記リードフレームと前記個別素子とを電気的に接続することを特徴とする。
請求項に記載の光デバイスの製造方法は、請求項1からのいずれか1項において、前記個別素子は、赤外線を検出して、検出された赤外線量に応じた電気信号を出力する赤外線センサであることを特徴とする。
請求項に記載の光デバイスの製造方法は、請求項1からのいずれか1項において、前記光電変換素子は、波長250nmの紫外線から波長12μmの赤外線までを検出することを特徴とする。
請求項に記載の光デバイスの製造方法は、請求項1からのいずれか1項において、前記光電変換素子は、赤外線検出素子であることを特徴とする。
請求項に記載の光デバイスは、電磁波を検出する、または電磁波を出力する個別素子を有する光デバイスであって、光透過基板と、前記個別素子の第1面に能動領域を有し、前記能動領域と電気的接続する外部リード端子と、を備え、前記光透過基板の前記第1面の裏面である第2面が露出しており、前記外部リード端子の面は、前記能動領域を覆う封止材の面と、略同一面であり、前記個別素子は、電気信号を外部に出力するパッドを備え、当該パッドは、前記個別素子のより中心に近い前記第1面の一部の範囲に設けられていて、当該範囲の外側に光電変換素子が位置することを特徴とする。
請求項の発明によれば、ワイヤをワイヤパッドに確実に圧着することができるので、ワイヤボンディングの信頼性を高めることができる。
また、請求項の発明によれば、リードフレームにおいて粘着テープが接着された面と対向する面にも他の粘着テープを接着することができる。このため、リードフレームや個別素子の両面で起こる樹脂染みを緩和することができる。
また、請求項の発明によれば、光透過基板の前記第2面に保護膜が形成されるから、個別素子の光を透過する面をより確実に保護して光の利用効率を高めることができる。
また、請求項の発明によれば、光透過基板として適切な材料を用いることができる。
また、請求項に記載の発明によれば、ワイヤボンディング後のワイヤの高さを低くし、ひいては光デバイスの厚さを薄くすることができる。
また、請求項の発明によれば、本発明の光デバイスを、赤外線センサに適用することができる。
請求項の発明によれば、窓形成のためのエッチングをする必要がなく、製造にかかる工程数やコストを抑え、光素子の受光、発光面を外部に露出させることができる光デバイスを提供することができる。
本発明の実施形態1の光デバイスの製造方法によって製造された光デバイスを説明するための図である。 図1に示した光素子の表面の上面図である。 実施形態1の光デバイスの製造方法を説明するための図である。 本発明の実施形態1の、カットされる以前の光透過基板上に形成された能動領域を示している。 本発明の実施形態1の、ダイボンディング後のリードフレーム、粘着テープ、光素子の状態を示すための図である。 本発明の実施形態1の、ワイヤボンディング後の光素子の上面図である。 図3(e)に示した状態の樹脂染みを説明するための図である。 本発明の実施形態1の、ダイシングの状態を説明するための図である。 実施形態2特有の光デバイスの製造工程を説明するための図である。 本発明の従来技術にあたる光デバイスを説明するための図である。
以下、図を参照して本発明に係る光デバイスの実施形態1、実施形態2を説明する。
(実施形態1)
(1)光デバイスの構成
図1は、本発明の実施形態1の光デバイスの製造方法によって製造された光デバイスを説明するための図である。図示したように、実施形態1の光デバイスは、光素子103、光素子103のワイヤパッドに接続されたボンディングワイヤ105によって光素子103と接続するリードフレーム101を備えている。リードフレーム101と光素子103との間には、封止部材106が充填されている。実施形態1では、光素子103を、例えば赤外線センサとする。
ここで、光素子103について説明する。光素子103は、光透過基板の第1面に能動領域を形成し、この光透過基板をカットすることによって作成される。カットによって得られた複数の光素子103の各々は、実施形態1の個別素子に相当する。なお、実施形態1では、能動領域が形成された光透過基板の第1面を以降「表面」とする。そして、表面に対向する光透過基板の面を「裏面」と記す。
図2は、光素子103の表面の上面図であって、光透過基板201の能動領域を示している。図示したように、光透過基板のカット領域205で切断された光素子103は、光透過基板201上に、ワイヤパッド207a、207bを含むパッド部203と、受光部202とを備えて構成されている。
受光部202は、配線204によって複数段に直列接続された複数個の光電変換素子206によって構成されている。複数個の光電変換素子206は、いずれも赤外線検出素子として機能し、ワイヤパッド207a、207bに電気的に接続されている。
光透過基板201としては、GaAs基板が用いられる。また、GaAs基板の他に、例えば、Si、InAs、InP、GaP、Geなどの半導体基板、もしくは、GaN、AlN、サファイア基板、ガラス基板などの基板が用いられる。このような基板によれば、特定波長の透過率が高く、光透過基板201の裏面からの特定波長が効率的に入射される。
また、図2に示した複数の光電変換素子206は、いずれも量子型のフォトダイオードであって、配線204によって直列に接続されている。接続される光電変換素子206の数が大きいほど発生する起電力は大きくなってセンサとしての感度が高まる。図2では、説明を簡単にするため光電変換素子206を直線状にのみ接続している。しかし、千鳥配線等によって光透過基板201上をくまなく埋めるように配置することによってさらに高い感度を得ることができる。
パッド部203は、受光部202の光電変換で得られた電気信号を光透過基板201の外部にある図示しない回路に出力するために設けられている。電気信号の出力は、具体的には、パッド部203に含まれるワイヤパッド207a、207bと、光デバイスのパッケージ内にあるリードフレーム101とをワイヤボンディングを介して接続することによって実現できる。受光部202から出力される電気信号を外部へ導くためには、最低2個のワイヤパッドが必要となる。したがって、実施形態1は、ワイヤパッドを2つ設けることに限定されるものではなく、2以上の数のワイヤパッドを設けるものであってもよい。
以上の構成を有する実施形態1では、ワイヤパッド207a、207bを、光素子103のより中心に近い光透過基板201表面の一部の範囲(中央部)に設けている。また、ワイヤパッド207a、207bを含むパッド部203の周囲に複数の光電変換素子206を配置している。
実施形態1では、ワイヤパッド207a、207bが光透過基板201の中央部に配置されているため、ワイヤパッド207a、207bにワイヤボンディングする際、圧力や超音波が加わっても光透過基板201が欠損し難い。また、欠損が発生し難いために充分な圧力や超音波を加えることができて、後に図示するワイヤをワイヤパッド207a、207bに確実に圧着することができるので、ワイヤボンディングの信頼性を高めることができる。
さらに、後のワイヤボンディングにおいて光透過基板201が傾くことがないので、ワイヤボンディングにおいて加圧が不十分になることがない。この点においても、実施形態1は、ワイヤボンディングの信頼性を高め、後の組立工程の収率を高めることができる。
実施形態1の光デバイスは、図1に示したように、面aと実装面bとを対向させ、リードフレーム101と実装面の電極とを例えばハンダバンプ110で電気的に接続している。リードフレーム101とハンダバンプ110との良好な接続を得るためには、面a、実装面bの汚れ等を除去して共に平坦な状態にしておくことが望ましい。なお、図中にa’で示した面は、図1に示した光デバイスにおいて面aと対抗する面を示している。
さらに、実施形態1は、光素子103が、赤外線検出素子として機能する光電変換素子206を備える構成に限定されるものではない。すなわち、実施形態1では、光電変換素子206を、光透過基板201上にインジウム(ln)及びアンチモン(Sb)を含むInSbのようなn型化合物半導体層(n層)、ノンドープの化合物半導体層層(π層)と、バンドギャップがn層及びπ層よりも大きいAlInSbのような化合物半導体層と、P型の不純物が高濃度にドーピングされているp型化合物半導体層(p層)とを順次積層して構成している。このような光電変換素子206は、2000nm〜7400nmの赤外線を検出する。
しかし、InSbに代えて、AlN、InGaP、InGaAsP、InAsSbといった他の材料を用いれば、波長が約250nmの紫外線から、波長が約12μmの赤外線までを検出することができる光素子を作成することが可能である。
(2)製造方法
図3(a)〜(h)は、実施形態1の光デバイスの製造方法を説明するための縦断図である。以下、図3(a)〜(h)に示した各工程を、順を追って説明する。
図3(a)は、リードフレーム101の縦断面を示した図である。リードフレーム101は、予めPdめっき処理された金属をエッチングすることによって形成されている。リードフレーム101は、図3(b)のように、底面が粘着テープ102の所定の位置に接着される。
粘着テープ102としては、粘着性と共に、耐熱性を有する樹脂製のテープが用いられる。粘着性については、糊厚がより薄いほうが好ましい。また、約150℃〜200℃の温度に耐える耐熱性が必要とされる。
実施形態1では、粘着テープ102として、ポリイミドテープを用いている。ポリイミドテープは、約280℃に耐える耐熱性を有している。このような高い耐熱性を有するポリイミドテープは、後のモールドやワイヤボンディング時に加わる高熱にも耐えることが可能である。
また、粘着テープ102としては、ポリイミドテープの他に、以下のテープを用いることが考えられる。
ポリエステルテープ 耐熱温度、約130℃(但し使用条件次第で耐熱温度は約200℃にまで達する)。
テフロン(登録商標)テープ 耐熱温度:約180℃
PPS(ポリフェニレンサルファイド) 耐熱温度:約160℃
ガラスクロス 耐熱温度:約200℃
ノーメックペーパー 耐熱温度:約150〜200℃
他に、アラミド、クレープ紙が粘着テープとして利用し得る。
次に、実施形態1では、図3(c)のように、光素子103が、リードフレーム101が貼り付けられた粘着テープ102の所定位置に、接着される。この接着は、光素子103の光透過基板201の裏面を貼り付け面として行われる。図中に示した符号104は、光素子103の保護膜を示す。保護膜104は、光透過基板201の裏面に、光透過基板201が個別素子にカットされる以前に成膜される。光透過基板201裏面の保護膜にはフォトレジストが用いられる。
前述したように、光素子103は、図2に示した能動領域が形成された光透過基板201をカットして作成された個別素子である。図4は、カットされる以前の光透過基板201上に形成された能動領域を示している。図4中に示した線L1に沿って光透過基板201をカットすることにより、個別素子としての光素子103が形成される。なお、実施形態1では、カット後の光素子103の各々を、ペレットとも記す。
光素子103のペレットを粘着テープ102へ接着する工程を、ダイボンディングという。実施形態1のダイボンディングは、光素子103を粘着テープ102上の所定の位置に加圧しながら置くことによって行われる。図5は、ダイボンディング後のリードフレーム101、粘着テープ102、光素子103の状態を示すものであって、図3(c)の上面図である。なお、実施形態1では、以降、図3に示した各工程において「上面図」と記した場合、各工程を、図3(c)に示した矢線300の方向から見た図を意味するものとする。
さらに、ダイボンディングの際、粘着テープ102がしわになる、チップが外れる、あるいはずれるといったことが起こり得る。この点を防ぐため、クランプ圧力を従来技術における同様の工程に比べて20%程度小さくする。このようにすれば、リードフレームのたわみが少なくなって粘着テープ102にしわがより難くなる。
また、ダイボンディング時の粘着テープ102のしわ等を防ぐ方法としては、後のモーり度時に流れや込みやすく、固まり難い樹脂を使用することも有効である。さらに、後のモールドにおける注入圧力を低減することも考えられる。
図3(d)は、リードフレーム101と光素子103とを電気的に接続する、ワイヤボンディングの工程を説明するための図である。ワイヤボンディングは、リードフレーム101に設けられたバンプ等から光素子103のワイヤパッド207a、207bに向かってワイヤを伸ばす、所謂逆ボンディングによって行われる。逆ボンディングのワイヤボンディングにより、実施形態1は、ボンディング後のワイヤの高さh(図3(d)中に示す)を低くすることができる。
図6は、図3(d)に示したワイヤボンディング後の光素子103及びリードフレーム101の上面図である。図2で説明したように、実施形態1では、パッド部203が光素子103において中央部分に設けられている。なお、図6に示した例では、光素子103が4つのワイヤパッドを備えているが、前述したように、実施形態1では、光素子103のワイヤパッドの数は2個以上であれば任意の数であってよい。
次に、実施形態1では、図3(e)に示すように、封止部材106をリードフレーム101と光素子103との間に充填するモールド工程が行われる。モールド工程は、トランスファ・モールドによって行われる。より具体的には、図3(d)に示した状態のリードフレーム101及び光素子103を、金型にセットする。そして、金型内に封止部材106を流し込むと共に、金型を使ってリードフレーム101を加圧する。
封止部材106は、モールド樹脂である。このとき、封止部材106となるモールド樹脂の特性や温度、さらには加圧時の圧力等の因子によって、封止部材106となるモールド樹脂が、光デバイスの図1に示した面aや、面a’に染み出すことがある。このような現象は、「樹脂染み」と呼ばれ、光デバイスと実装面bとのコンタクトを損なう原因になり得る。
図7は、図3(e)に示した状態の樹脂染みを説明するための図であって、図1に示した面a’上の樹脂染み701を示している。
このような樹脂染みを防ぎ、ペレット裏面における光素子103と粘着テープ102との密着性を向上させる手段として、熱履歴を与えてテープとペレットを密着させておく、あるいはモールドの条件を最適化することが考えられる。モールドの条件とは、封止部材の注入速度、あるいは注入速度の変化、注入圧力、金型のクランプ圧力、加圧時の温度等が考えられる。さらに上下の露出した端子をウェットブラスト(研磨剤を混入した溶液を噴射する)でクリーニングする。
モールド後、図3(f)に示すように、リードフレーム101及び光素子103下の粘着テープ102が除去される。粘着テープ102の除去後、ポストキュア、ウェットブラスト、さらに、図3(g)に示すように、ペレット裏面の保護膜104が除去される。保護膜104の除去後、モールドによって複数連なっているペレットは、図3(h)のように、リードフレーム101を切り離すことによってパッケージ化する。リードフレーム101を切り離す処理は、ダイシングと呼ばれている。
図8(a)〜(d)は、ダイシングの状態を説明するための図である。図8(a)は、ダイシング前の光素子103及びリードフレーム101の上面図である。図8(b)は、ダイシング後のパッケージの斜視図であって、図8(c)、(d)は、図8(b)中の矢線801、802が示す断面を示した断面図である。
ダイシング後、パッケージは、外観検査、電気特性検査、テーピングといった一般的な後工程によって処理される。
以上述べた実施形態1によれば、封止部材106をエッチングすることなく光素子103に光を入力することができる。このため、従来技術として挙げた特許文献1のように、モールドの後にモールド樹脂をエッチングする必要がない。したがって、実施形態1は、特許文献1の光デバイスの製造方法に比べてマスク工程数が少なく、製造にかかるコストや負荷を低減することができるものといえる。
(実施形態2)
次に、本発明の実施形態2を説明する。
図9(a)、(b)、(c)は、実施形態2特有の光デバイスの製造工程を説明するための図である。図9(a)は、図3(d)に示したリードフレーム101と光素子103とをワイヤボンディングする工程の後、図3(e)に示したモールド工程の前に、図3に示した工程に追加して行われる。なお、図9において、図3に示した構成と同様の構成については同様の符号を付して示し、説明を一部略すものとする。
すなわち、図9(a)のように、実施形態2では、リードフレーム101において粘着テープ102aが接着された面cと対向する面c’を貼り付け面として、他の粘着テープ102bを接着する工程を含む。粘着テープ102a、102bは、リードフレーム101を切断する工程(図3(h)に示した工程)より前に、図9(c)に示したように除去される。
このような実施形態2によれば、図1に示した面aに発生する樹脂染みを緩和することができる。そして、光デバイスと実装面との良好な電気的コンタクトを得ることができる。
以上述べた本発明は、光を入力、あるいは出力する光電変換素子を含む光デバイスであれば、どのようなものにも適用することができる。
101 リードフレーム
102 粘着テープ
103 光素子
104 保護膜
105 ボンディングワイヤ
106 封止部材
110 バンプ
201 光透過基板
202 受光部
203 パッド部
204 配線
206 光電変換素子
207a、207b ワイヤパッド

Claims (9)

  1. 電磁波を検出する個別素子を備えた光デバイスの製造方法であって、
    光透過基板の第1面に能動領域を形成し、前記光透過基板をカットすることによって作成された個別素子を、リードフレームが貼り付けられた粘着テープの所定位置に、前記第1面の裏面である第2面を貼り付け面として接着する工程と、
    前記リードフレームと前記個別素子とを電気的に接続する工程と、
    前記リードフレームと前記個別素子とをモールドする工程と、
    前記粘着テープを除去する工程と、
    前記リードフレームを切断する工程と、を含み、
    前記個別素子は、電気信号を外部に出力するパッドを備え、当該パッドは、前記個別素子のより中心に近い前記第1面の一部の範囲に設けられていて、当該範囲の外側に光電変換素子が位置することを特徴とする光デバイスの製造方法。
  2. 前記リードフレームと前記個別素子とを電気的に接続する工程の後、前記リードフレームと前記個別素子とをモールドする工程の前に、
    前記リードフレームにおいて前記粘着テープが接着された面と対向する面を貼り付け面として、他の粘着テープを接着する工程を含み、
    前記リードフレームを切断する工程より前に、前記粘着テープ及び前記他の粘着テープを除去する工程を含むことを特徴とする請求項1に記載の光デバイスの製造方法。
  3. 前記光透過基板の前記第1面の能動領域の形成後、前記カットの前に、前記光透過基板の前記第2面に保護膜が形成されることを特徴とする請求項1または2に記載の光デバイスの製造方法。
  4. 前記光透過基板は、GaAs、Si、InAs、InP、GaP、Geなどの半導体基板、もしくは、GaN、AlN、サファイア基板、ガラス基板などの基板のうち、少なくとも1つの材料を含む基板であることを特徴とする請求項1からのいずれか1項に記載の光デバイスの製造方法。
  5. 前記リードフレームと前記個別素子とを電気的に接続する工程は、前記リードフレームから前記個別素子に向かって金属を延ばす、逆ボンディングにより前記リードフレームと前記個別素子とを電気的に接続することを特徴とする請求項1からのいずれか1項に記載の光デバイスの製造方法。
  6. 前記個別素子は、赤外線を検出して、検出された赤外線量に応じた電気信号を出力する赤外線センサであることを特徴とする請求項1からのいずれか1項に記載の光デバイスの製造方法。
  7. 前記光電変換素子は、波長250nmの紫外線から波長12μmの赤外線までを検出することを特徴とする請求項1からのいずれか1項に記載の光デバイスの製造方法。
  8. 前記光電変換素子は、赤外線検出素子であることを特徴とする請求項1からのいずれか1項に記載の光デバイスの製造方法。
  9. 電磁波を検出する、または電磁波を出力する個別素子を有する光デバイスであって、
    光透過基板と、
    前記個別素子の第1面に能動領域を有し、
    前記能動領域と電気的接続する外部リード端子と、を備え、
    前記光透過基板の前記第1面の裏面である第2面が露出しており、
    前記外部リード端子の面は、前記能動領域を覆う封止材の面と、略同一面であり、
    前記個別素子は、電気信号を外部に出力するパッドを備え、当該パッドは、前記個別素子のより中心に近い前記第1面の一部の範囲に設けられていて、当該範囲の外側に光電変換素子が位置することを特徴とする光デバイス。
JP2009257916A 2009-11-11 2009-11-11 光デバイスの製造方法及び光デバイス Active JP5576094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257916A JP5576094B2 (ja) 2009-11-11 2009-11-11 光デバイスの製造方法及び光デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257916A JP5576094B2 (ja) 2009-11-11 2009-11-11 光デバイスの製造方法及び光デバイス

Publications (2)

Publication Number Publication Date
JP2011103382A JP2011103382A (ja) 2011-05-26
JP5576094B2 true JP5576094B2 (ja) 2014-08-20

Family

ID=44193607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257916A Active JP5576094B2 (ja) 2009-11-11 2009-11-11 光デバイスの製造方法及び光デバイス

Country Status (1)

Country Link
JP (1) JP5576094B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010025319B4 (de) 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
JP2015133369A (ja) * 2014-01-10 2015-07-23 アピックヤマダ株式会社 光デバイス及び光デバイスの製造方法
US10164159B2 (en) 2016-12-20 2018-12-25 Samsung Electronics Co., Ltd. Light-emitting diode package and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60124885A (ja) * 1983-12-08 1985-07-03 Sumitomo Electric Ind Ltd 受光ダイオードの製造方法
JPH0722689A (ja) * 1993-06-29 1995-01-24 Mitsubishi Electric Corp 半導体レーザ素子およびその製造方法
JP2000164939A (ja) * 1999-01-01 2000-06-16 Nichia Chem Ind Ltd 発光装置
JP2001015542A (ja) * 1999-07-02 2001-01-19 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP3627592B2 (ja) * 1999-10-08 2005-03-09 日亜化学工業株式会社 発光装置の製造方法
JP2004260048A (ja) * 2003-02-27 2004-09-16 Korai Kagi Kofun Yugenkoshi マイクロタイプ発光装置
JP2006066446A (ja) * 2004-08-24 2006-03-09 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US7791014B2 (en) * 2005-03-09 2010-09-07 Asahi Kasei Emd Corporation Optical device and a method of manufacturing an optical device having a photoelectric conversion element and an optical adjustment element
JP4857838B2 (ja) * 2006-03-22 2012-01-18 パナソニック株式会社 発光素子の製造方法
JP4903179B2 (ja) * 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド. 発光装置及びその製造方法
JP5215719B2 (ja) * 2008-04-24 2013-06-19 旭化成エレクトロニクス株式会社 赤外線センサ、赤外線センサの製造方法

Also Published As

Publication number Publication date
JP2011103382A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
US8610271B2 (en) Chip package and manufacturing method thereof
US20150255500A1 (en) Optical apparatus and method for manufacturing same
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
JP5417320B2 (ja) 半導体パッケージ
CN101159279A (zh) 半导体摄像元件及其制法、半导体摄像元件模块及装置
US8686526B2 (en) Semiconductor device and method of manufacturing the same
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
TWI616006B (zh) 磁性感測器
JP5767802B2 (ja) 光センサ装置の製造方法
US8748907B2 (en) Optical coupling device
JP4184371B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
CN109103208B (zh) 一种影像传感芯片的封装方法及封装结构
JP5576094B2 (ja) 光デバイスの製造方法及び光デバイス
CN111900181A (zh) 影像传感芯片晶圆级封装方法
JP5215719B2 (ja) 赤外線センサ、赤外線センサの製造方法
JP2013187231A (ja) 半導体センサ、および、その製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
KR200470928Y1 (ko) 포토 커플러
CN114695414A (zh) 一种芯片封装结构及其制作方法
EP3792983B1 (en) Light-receiving element unit
JP5681457B2 (ja) 光センサ装置の製造方法及び光センサ装置
TWI631737B (zh) 發光元件、發光元件封裝體以及發光元件的製造方法
JP2007053196A (ja) 受光モジュールおよびその製造方法
US20100068847A1 (en) Method for manufacturing an image sensor
CN109103152B (zh) 一种功率器件及其封装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140703

R150 Certificate of patent or registration of utility model

Ref document number: 5576094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350