JP5568850B2 - 記録装置 - Google Patents

Description

本発明に係るいくつかの態様は、記録装置に関し、特に荷物等の品質保証対象物に添付して物流過程で受ける環境の影響を確認するために好適な記録装置等に関する。

近年の高度情報化された物流システムにおいて、荷物が物流過程で受ける環境の影響を把握することは品質保証の観点から重要である。下記特許文献１には、荷物が受ける環境の影響を容易に確認することが可能なデータキャリアが開示されている。このデータキャリアは、ＣＰＵ（Central Processing Unit）、Ａ／Ｄコンバータ、メモリ、リアルタイムクロック及び赤外線通信ブロックからなるマイクロコントローラと、環境状態（温度、湿度、圧力、加速度等）を検出する各種センサーと、電源供給用のバッテリとから構成される。

各種センサーの出力信号はＡ／Ｄコンバータによってデジタルデータに変換され、ＣＰＵはそのデジタルデータが品質保証基準を満たしているか否かの判断を行い、品質保証基準を超えた場合に、そのデータにリアルタイムクロックから出力される現在時刻を付加してメモリに記録する。そして、ＣＰＵは、物流の各過程で赤外線通信ブロックを介して読み出し指令を受けると、メモリに記録したデータを赤外線通信ブロックを介して送信する。
特開２０００−３０２２１１号公報

上記従来技術のデータキャリアの構成では、マイクロコントローラにおけるＣＰＵ、Ａ／Ｄコンバータ、リアルタイムクロックが常に動作している必要があるため、消費電力が大きく、バッテリ寿命が短くなるという問題があった。また、内蔵するリアルタイムクロックの動作が温度に起因して変化した場合に、実際に各種センサーの出力データが品質保証基準値を超えた時刻と、リアルタイムクロックが出力する時刻とに差異が生じてしまい、品質保証基準を超えた要因を後から特定することが困難となるという問題があった。

本発明に係るいくつかの態様は、上述した事情に鑑みてなされたものであり、環境状態の確認を容易にすると共に、バッテリの長寿命化を図ることの可能な記録装置を提供することを目的とする。

上記目的を達成するために、本発明に係る記録装置は、第１のセンサーと、情報記憶用の記憶部と、前記第１のセンサーに対して設定された第１の基準値と前記第１のセンサーの出力とを比較し、前記第１のセンサーの出力が前記第１の基準値を超えた場合に割込み信号を出力する比較部と、前記割込み信号が入力された場合にスリープ状態から復帰し、前記第１のセンサーの出力が前記第１の基準値を超えたことを現在時刻と対応付けて前記記憶部に記憶した後、再度スリープ状態に移行する演算処理部とを備えることを特徴とする。
このような特徴を有する記録装置によれば、例えば、第１の基準値と第１のセンサーの出力とを比較するために比較部のみが動作していれば良く、演算処理部は比較部から割込み信号が出力されるまでスリープ状態で待機していれば良いため、従来と比較して消費電力を抑えることができ、その結果、バッテリの長寿命化を図ることが可能となる。また、記憶部には、第１のセンサーの出力が第１の基準値を超えたことを現在時刻と対応付けて記憶されるため、第１の基準値を超えた要因（つまり環境の状態）を後から確認することが容易となり、品質保証に寄与する。

また、上述した記録装置において、時刻データを含む標準電波を受信する電波時計受信部を備え、前記演算処理部は、前記スリープ状態からの復帰後、前記電波時計受信部を起動して現在時刻を取得し、前記現在時刻の取得後に前記電波時計受信部の動作を停止することが好ましい。
これにより、例えば、必要な時（第１のセンサーの出力が第１の基準値を超えた時）だけ現在時刻を取得することができ、従来のようにリアルタイムクロックを常に動作させる必要がないため、低消費電力化に寄与する。また、従来のようなリアルタイムクロックを使用せず、電波時計から現在時刻を取得することにより、記録装置の使用環境（例えば温度）が変化した場合であっても、正確な現在時刻を取得することができ、基準値を超えた要因の特定を正確に行うことが可能となる。

また、上述した記録装置において、前記演算処理部は、前記電波時計受信部の起動から前記現在時刻の取得完了までに要する時刻取得時間を、取得した現在時刻から減算することにより前記現在時刻を補正することが好ましい。
このように電波時計受信部の起動から現在時刻の取得完了までには無視できない程の時間がかかる場合があるため、例えば、そのような時間（時刻取得時間）を、取得した現在時刻から減算して補正することで、より正確な現在時刻を得ることが可能となる。

また、上述した記録装置において、前記記憶部には前記時刻取得時間が予め記憶されており、前記演算処理部は、前記記憶部に記憶されている時刻取得時間を、取得した現在時刻から減算することにより該現在時刻を補正することが好ましい。
このように、例えば、電波時計受信部の起動から現在時刻の取得完了までに要する時刻取得時間の予想値を予め記憶部に記憶しておくことにより、演算処理部における現在時刻の補正処理が簡単になり（記憶部から時刻取得時間を読み出して減算すれば良い）、動作の高速化を図ることが可能となる。

また、上述した記録装置において、前記記憶部には、前記電波時計受信部の起動から安定して標準電波を受信可能となるまでの起動待機時間と、受信した標準電波に含まれる時刻データの１フレーム分の時間を示すフレーム時間とが予め記憶されており、前記演算処理部は、標準電波の受信開始タイミングから最初の１フレームの開始タイミングまでの取得開始時間を、前記標準電波の前記受信開始タイミングから最初の１フレームの開始タイミングまでに存在する時刻データを表すパルス列のパルス数を基に算出し、算出した前記取得開始時間と前記記憶部に記憶されている起動待機時間及びフレーム時間との加算値を前記時刻取得時間とし、取得した現在時刻から減算することにより前記現在時刻を補正することが好ましい。
上述のように、電波時計受信部の起動から現在時刻の取得完了までに要する時刻取得時間を予め記憶部に記憶しておく場合、一律に現在時刻から減算する値が決まっているため、電波受信状況によっては必ずしも正確な補正ができない場合がある。
そこで、例えば、電波時計受信部の起動から安定して標準電波を受信可能となるまでの起動待機時間（具体的には電波時計受信部で使用される発振回路が安定するまでの時間：電波時計受信部の仕様によるが例として１００ｍｓ）と、標準電波に含まれる時刻データの１フレーム分の時間を示すフレーム時間（標準電波の仕様によるがＪＪＹの規定値は６０秒）とは一義的に求めることができるため、これら起動待機時間及びフレーム時間を予め記憶部に記憶しておく。
そして、標準電波の受信開始タイミングから最初の１フレームの開始タイミングまでの取得開始時間（電波受信状況に大きく依存する）は、両タイミング間に存在する時刻データを表すパルス列のパルス数を基に算出することができるため、演算処理部にそのような取得開始時間の算出機能を設け、算出した取得開始時間と記憶部に記憶されている起動待機時間及びフレーム時間との加算値を時刻取得時間として現在時刻から減算することにより、正確な現在時刻を得ることが可能となる。
なお、例えば、ＪＪＹで規定されている時刻データのフォーマットによると、１フレームのビット数を６０ビット、フレーム時間を６０秒とし、パルス幅変調されたパルスを１秒毎に１パルス（１ビット分のデータに相当）発生させることにより、１フレーム分の時刻データを表している。すなわち、標準電波の受信開始タイミングから最初の１フレームの開始タイミングまでに存在する時刻データを表すパルス列のパルス数が１０個であった場合、取得開始時間は１０個×１秒＝１０秒と算出することができる。

また、上述した記録装置において、更に第２のセンサーを備え、前記比較部は、さらに前記第２のセンサーに対して設定された第２の基準値と前記第２の基準値に対応する前記第２のセンサーの出力とを比較し、前記第１のセンサーの出力が前記第１の基準値を超えた場合又は前記第２のセンサーの出力が前記第２の基準値を超えた場合に割込み信号を出力することが好ましい。
また、更に第２のセンサーを備え、前記比較部は、さらに前記第２のセンサーに対して設定された第２の基準値と前記第２の基準値に対応する前記第２のセンサーの出力とを比較し、前記第１のセンサーの出力が前記第１の基準値を超えた場合かつ前記第２のセンサーの出力が前記第２の基準値を超えた場合に割込み信号を出力することが好ましい。
これにより、例えば、演算処理部を適切な条件の時のみ起動（スリープ状態から復帰）させることが可能となる。その結果、不必要な演算処理部の起動をなくすことができ、モジュールとして消費電力を低減することが可能となる。

また、上述した記録装置において、前記比較部は、デジタルデータとして前記記憶部に記憶されている前記第１の基準値を第１のアナログ信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータから出力される前記第１の基準値を示すアナログ信号と、前記第１のセンサーから出力される環境状態を示す第２のアナログ信号とを比較するアナログコンパレータとから構成されていることが好ましい。
このような構成とすると、一般的にＤ／Ａコンバータはクロック信号を必要としないため、例えば、演算処理部がスリープ状態にあるときに、クロック信号を全く使わずにセンサー出力の監視が可能になり、その結果、消費電力の削減が可能となる。従って、Ａ／Ｄコンバータを使用した構成であってもクロック信号を必要としないものがあれば同様の効果を得られる。その場合、例えば、センサー出力をＡ／Ｄコンバータを通してデジタル値に変換し、その値とデジタルデータで設定された基準値とをデジタルコンパレータで比較すれば良い。

また、上述した記録装置において、外部装置との信号の送受信を可能とする通信インタフェースを備え、前記演算処理部は、前記通信インタフェースを介して外部装置から割込み信号が入力された場合、スリープ状態から復帰して外部装置からの要求に応じた処理を実行した後、再度スリープ状態に移行することが好ましい。
これにより、例えば、外部装置による基準値の再設定や記憶部に記憶した情報の読み出し等を円滑に行うことが可能となると共に、演算処理部は外部装置から割込み信号が入力された場合にスリープ状態から復帰するため、低消費電力化に寄与する。

また、上述した記録装置において、前記演算処理部は、非同期型ＣＰＵであることが好ましい。
例えば、演算処理部として同期型ＣＰＵを用いた場合、割込み信号の待受け状態であるスリープ状態中において、クロック信号に同期しつつ割込み信号の入力の有無を常に監視する必要があるが、非同期型ＣＰＵを用いた場合には、動作タイミングの基準となるクロック信号が不要であり、同期型ＣＰＵのような割込み信号の監視動作を行う必要がなく、低消費電力化に寄与することができる。

以下、本発明に係る記録装置の一実施形態について図面を参照しながら説明する。なお、以下では本発明に係る記録装置として、荷物等の品質保証対象物に添付されて、荷物が物流過程で受ける環境の影響を確認するために用いられるデータキャリアを例示して説明する。

図１は、本実施形態に係るデータキャリア１のブロック構成図である。この図１に示すように、本実施形態に係るデータキャリア１は、非同期型マイクロコントローラ２、センサーブロック３、電波時計受信モジュール４及びバッテリ５から構成されている。さらに、非同期型マイクロコントローラ２は、非同期型ＣＰＵ２ａ、バス２ｂ、メモリ２ｃ、Ｄ／Ａコンバータ２ｄ、コンパレータ２ｅ、赤外線通信インタフェース２ｆ及びモジュールインタフェース２ｇから構成されている。また、センサーブロック３は、圧力センサー３ａ、温度センサー３ｂ及び加速度センサー３ｃから構成されている。

非同期型ＣＰＵ２ａ（演算処理部）は、バス２ｂを介してメモリ２ｃ、Ｄ／Ａコンバータ２ｄ、赤外線通信インタフェース２ｆ及びモジュールインタフェース２ｇと接続されており、メモリ２ｃに記憶されているプログラムを実行することでデータキャリア１の全体動作を統合的に制御する。具体的には、この非同期型ＣＰＵ２ａは、コンパレータ２ｅから割込み信号が入力された場合にスリープ状態から復帰し、圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃのいずれかの出力が品質保証基準値を超えたことを現在時刻と対応付けてメモリ２ｃに記憶した後、再度スリープ状態に移行する機能を有する。また、この非同期型ＣＰＵ２ａは、スリープ状態からの復帰後、電波時計受信モジュール４を起動して現在時刻を取得し、該現在時刻の取得後に電波時計受信モジュール４の動作を停止する機能を有する。なお、このような非同期型ＣＰＵ２ａの動作に関する詳細については後述する。

このように演算処理部としては非同期型ＣＰＵを用いることが好ましい。仮に、演算処理部として同期型ＣＰＵを用いた場合、割込み信号の待受け状態であるスリープ状態中において、クロック信号に同期しつつ割込み信号の入力の有無を常に監視する必要があるが、非同期型ＣＰＵを用いた場合には、動作タイミングの基準となるクロック信号が不要であり、同期型ＣＰＵのような割込み信号の監視動作を行う必要がなく、低消費電力化に寄与することができる。

メモリ２ｃ（記憶部）は、例えばフラッシュメモリ等の書き換え可能な不揮発性メモリであり、非同期型ＣＰＵ２ａが実行するプログラムや、圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃの各センサー毎に設定された品質保証基準値やその他のデータを予め記憶している。また、このメモリ２ｃは、非同期型ＣＰＵ２ａの制御により、圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃのいずれかの出力が品質保証基準値を超えたことを現在時刻と対応付けて記憶する。なお、以下では、圧力センサー３ａに対応する品質保証基準値を圧力基準値、温度センサー３ｂに対応する品質保証基準値を温度基準値、加速度センサー３ｃに対応する品質保証基準値を加速度基準値と称する。

Ｄ／Ａコンバータ２ｄは、非同期型ＣＰＵ２ａの制御により、デジタルデータとしてメモリ２ｃに記憶されている温度基準値、圧力基準値及び加速度基準値を、それぞれアナログ信号に変換してコンパレータ２ｅに出力する。コンパレータ２ｅは、Ｄ／Ａコンバータ２ｄから出力される圧力基準値、温度基準値及び加速度基準値を示すアナログ信号と、それぞれの基準値に対応する圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃから出力されるアナログ信号とを個別に比較するアナログコンパレータである。このコンパレータ２ｅは、圧力センサー３ａの出力が圧力基準値を超えた場合、温度センサー３ｂの出力が温度基準値を超えた場合、または加速度センサー３ｃの出力が加速度基準値を超えた場合の少なくとも１つに該当する場合に割込み信号（例えばハイレベルのパルス信号）を非同期型ＣＰＵ２ａに出力する。
なお、これらＤ／Ａコンバータ２ｄ及びコンパレータ２ｅは、本発明における比較部を構成するものである。

赤外線通信インタフェース２ｆは、赤外線を搬送波として用いて外部装置との信号の送受信を行うことが可能な通信インタフェースであり、外部装置から受信した信号（例えばメモリ２ｃに記憶された情報の読み出しを要求する割り込み信号など）を非同期型ＣＰＵ２ａに出力する一方、非同期型ＣＰＵ２ａによってメモリ２ｃから読み出された情報を信号化して外部装置に送信する。モジュールインタフェース２ｇは、非同期型マイクロコントローラ２と電波時計受信モジュール４との間における信号の入出力を担うインタフェースであり、電波時計受信モジュール４から入力される時刻データを表すパルス列を非同期型ＣＰＵ２ａに出力する一方、非同期型ＣＰＵ２ａから入力されるモジュール制御信号を電波時計受信モジュール４に出力する。

圧力センサー３ａは、本データキャリア１が添付された荷物の物流過程における環境状態の内、荷物に加わる圧力（気圧や圧迫等による圧力を含む）を検出するセンサーであり、検出した圧力を示すアナログ信号をコンパレータ２ｅに出力する。温度センサー３ｂは、本データキャリア１が添付された荷物の物流過程における環境状態の内、荷物が曝される温度を検出するセンサーであり、検出した温度を示すアナログ信号をコンパレータ２ｅに出力する。加速度センサー３ｃは、本データキャリア１が添付された荷物の物流過程における環境状態の内、荷物に加わる加速度（荷物の急激な移動や荷物に加わる衝撃を含む）を検出するセンサーであり、検出した加速度を示すアナログ信号をコンパレータ２ｅに出力する。
なお、センサーブロック３に配置されるセンサーの種類は、これら圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃに限らず、その他の環境状態（湿度や光量など）を検出するセンサーを用いても良く、また、センサーの数は１つでも複数でも良い。

電波時計受信モジュール４は、非同期型ＣＰＵ２ａから入力されるモジュール制御信号に応じて起動または動作停止する機能を有し、起動後に時刻データを含む標準電波を受信し、受信した標準電波を復調することにより時刻データを表すパルス幅変調されたパルス列を抽出して非同期型ＣＰＵ２ａに出力する。バッテリ５は、例えばリチウムイオン電池等の２次電池であり、非同期型マイクロコントローラ２、センサーブロック３、電波時計受信モジュール４の各々に電源電圧を供給する。

次に、上記のように構成された本データキャリア１における非同期ＣＰＵ２ａの動作について説明する。図２（ａ）は、非同期ＣＰＵ２ａが実行するメインルーチンを示す動作フローチャートである。この図２（ａ）に示すように、非同期ＣＰＵ２ａは、電源投入によってリセット状態が解除されると（ステップＳ１）、Ｄ／Ａコンバータ２ｄの出力を設定する（ステップＳ２）。

具体的には、このステップＳ２において、非同期ＣＰＵ２ａは、メモリ２ｃから圧力基準値、温度基準値及び加速度基準値の各基準値を示すデジタルデータを読み出し、これらデジタルデータをＤ／Ａコンバータ２ｄに入力する。これにより、Ｄ／Ａコンバータ２ｄから圧力基準値、温度基準値及び加速度基準値の各基準値を示すアナログ信号がコンパレータ２ｄに出力され続ける。
そして、非同期ＣＰＵ２ａは、上記のようにＤ／Ａコンバータ２ｄの出力を設定した後、スリープ状態に移行する（ステップＳ３）。

一方、電源投入以降、圧力センサー３ａ、温度センサー３ｂ及び加速度センサー３ｃからは、検出された圧力、温度、加速度を示すアナログ信号がコンパレータ２ｅに出力され続ける。ここで、コンパレータ２ｅは、圧力基準値、温度基準値及び加速度基準値を示すアナログ信号と、それぞれの基準値に対応する圧力センサー３ａ、温度センサー３ｂ、加速度センサー３ｃから出力されるアナログ信号とを個別に比較し、圧力センサー３ａの出力が圧力基準値を超えた場合、温度センサー３ｂの出力が温度基準値を超えた場合、または加速度センサー３ｃの出力が加速度基準値を超えた場合の少なくとも１つに該当する場合に割込み信号を非同期型ＣＰＵ２ａに出力する。

図２（ｂ）は、スリープ状態中にコンパレータ２ｅから割込み信号が入力された場合に非同期型ＣＰＵ２ａが実行する割り込みルーチンを示す動作フローチャートである。この図２（ｂ）に示すように、非同期型ＣＰＵ２ａは、スリープ状態中に割込み信号が入力されるとスリープ状態から復帰し（ステップＳ１０）、起動指示用のモジュール制御信号を電波時計受信モジュール４に出力する（ステップＳ１１）。これにより、電波時計受信モジュール４は起動し、標準電波を受信して復調することにより時刻データを表すパルス幅変調されたパルス列を抽出して非同期型ＣＰＵ２ａに出力する。

非同期型ＣＰＵ２ａは、上記のように電波時計受信モジュール４から入力されるパルス列を基に現在時刻を取得し（ステップＳ１２）、現在時刻の取得後、動作停止指示用のモジュール制御信号を電波時計受信モジュール４に出力する（ステップＳ１３）。これにより、電波時計受信モジュール４は動作を停止する。

図３は、電波時計受信モジュール４から出力される時刻データのタイミングチャートである。なお、図３のタイミングチャートは、ＪＪＹで規定されている時刻データのフォーマットに基づくものであるが、説明の簡略化のため省略箇所や変更箇所があることに注意されたい。この図３に示すように、標準電波に含まれる時刻データは、１フレームのビット数を６０ビット、フレーム時間を６０秒とし、パルス幅変調されたパルスを１秒毎に１パルス（１ビット分のデータに相当）発生させることにより、１フレーム分の時刻データを６０秒周期で表したものである。

ＪＪＹでは、「０」を表すデータ用パルスのパルス幅を０．８ｍｓ、「１」を表すデータ用パルスのパルス幅を０．５ｍｓと規定している。また、１フレームの先頭ビット（最初の１秒間）には、マーカ（Ｍ）と呼ばれるパルス幅０．２ｍｓのパルスが毎分０秒に対応して発生する一方、最終ビット（最後の１秒間）には、ポジションマーカ（Ｐ０）と呼ばれるパルス幅０．２ｍｓのパルスが毎分５９秒に対応して発生する。なお、この他、毎分９秒に対応して発生するポジションマーカ（Ｐ１）、毎分１９秒に対応して発生するポジションマーカ（Ｐ２）、毎分２９秒に対応して発生するポジションマーカ（Ｐ３）、毎分３９秒に対応して発生するポジションマーカ（Ｐ４）、毎分４９秒に対応して発生するポジションマーカ（Ｐ５）も存在するが、図３ではこれらポジションマーカの図示を省略している。

このような時刻データの１フレームは、「西暦」、「通算日（１月１日からの通算日：これにより月日がわかる）」、「時（日本標準時の時）」、「分（日本標準時の分）」、「曜日」などを表すデータ領域に分割されており、各データ領域にはそれぞれのデータ量に応じたビット数（時間）が割り当てられている。なお、この他、「うるう秒情報」、「パリティビット」、「予備ビット」、「停波予告情報」などを表すデータ領域も存在するが、図３ではこれらデータ領域の図示を省略している。また、「西暦」、「通算日」、「時」、「分」、「曜日」のデータ領域の配置もＪＪＹの規定とは変更して図示している。

つまり、非同期ＣＰＵ２ａは、ステップＳ１２において、電波時計受信モジュール４から入力されるパルス列を監視し、マーカ（Ｍ）の発生タイミングから１フレームの開始タイミングを把握し、そのタイミング以降に入力されるパルス列の各パルス幅を計測することにより、「西暦」、「通算日」、「時」、「分」、「曜日」等の時刻データを解析して現在時刻を取得する。パルス幅の計測には、パルスの立ち上がりエッジをカウント開始タイミング、立ち下りエッジをカウント終了タイミングとするソフトウェアカウンタを使用することができる。

このように取得した現在時刻とセンサーの出力が品質保証基準値を超えたことを対応付けてメモリ２ｃに記憶するようにしても良いが、電波時計受信モジュール４の起動（例えば図３中の時刻ｔ１）から現在時刻の取得完了（図３中の時刻ｔ４）までには無視できない程の時間がかかる場合があるため、そのような時間（時刻取得時間）を、取得した現在時刻から減算して補正することが好ましい。

そこで、非同期ＣＰＵ２ａは、ステップＳ１３で電波時計受信モジュール４の動作を停止させた後、ステップＳ１２で取得した現在時刻から上記の時刻取得時間を減算することで現在時刻の補正を行う（ステップＳ１４）。この時刻取得時間の求め方としては、以下の２通りが考えられる。

（１）時刻取得時間の予想値を予めメモリ２ｃに記憶しておき、非同期ＣＰＵ２ａによって、メモリ２ｃに記憶されている時刻取得時間を読み出し、取得した現在時刻から減算することにより該現在時刻を補正する。例えば、現在時刻の取得が完了するまでには、必ず１フレーム分の時間（６０秒）は必要であるので、時刻取得時間の予想値を６０秒と設定するか、またはマージンを考慮して６０秒＋α（マージン分）と設定すれば良い。
このように時刻取得時間の予想値を予めメモリ２ｃに記憶しておくことにより、非同期ＣＰＵ２ａにおける現在時刻の補正処理が簡単になり（メモリ２ｃから時刻取得時間を読み出して減算すれば良い）、動作の高速化を図ることが可能となる。

（２）上述の（１）の手法では、一律に現在時刻から減算する値が決まっているため、電波受信状況によっては必ずしも正確な補正ができない場合がある。そこで、電波時計受信モジュール４の起動から安定して標準電波を受信可能となるまでの起動待機時間（図３中の時刻ｔ１からｔ２までの時間、具体的には電波時計受信モジュール４で使用される発振回路が安定するまでの時間：モジュール仕様によるが例として１００ｍｓ）と、標準電波に含まれる時刻データの１フレーム分の時間を示すフレーム時間（標準電波の仕様によるがＪＪＹの規定値で６０秒）とは一義的に求めることができるため、これら起動待機時間及びフレーム時間を予めメモリ２ｃに記憶しておく。

そして、標準電波の受信開始タイミング（図３中の時刻ｔ２）から最初の１フレームの開始タイミング（図３中の時刻ｔ３：マーカ（Ｍ）の発生タイミング）までの取得開始時間は、両タイミング間に存在するパルス列のパルス数を基に算出することができるため、非同期ＣＰＵ２ａにそのような取得開始時間の算出機能を設け、算出した取得開始時間とメモリ２ｃに記憶されている起動待機時間及びフレーム時間との加算値を時刻取得時間として現在時刻から減算することにより、正確な現在時刻を得ることが可能となる。

この場合、非同期ＣＰＵ２ａは、電波時計受信モジュール４が安定して標準電波を受信できるようになる時刻ｔ２から時刻データの入力を受けるため、この時刻ｔ２以降に入力されるパルス数をマーカ（Ｍ）が発生するまでカウントし、そのカウント結果から取得開始時間を算出する（勿論、マーカ（Ｍ）の発生以降はステップＳ１２で説明したように、時刻データの解析を行って現在時刻を取得する）。例えば、カウント結果（パルス数）が１０個であった場合、取得開始時間は１０個×１秒＝１０秒と算出することができる。

上記のような（１）または（２）の手法によって現在時刻を補正した後、非同期ＣＰＵ２ａは、補正後の現在時刻とセンサーの出力が品質保証基準値を超えたことを対応付けてメモリ２ｃに記憶する（ステップＳ１５）。その後、非同期ＣＰＵ２ａは、再度スリープ状態に移行して、割込み信号の待ち受け状態となる（ステップＳ１６）。
以上のような割り込みルーチンが、スリープ状態中にコンパレータ２ｅから割込み信号が入力される度に非同期型ＣＰＵ２ａによって実行されることにより、メモリ２ｃにはデータキャリア１の物流過程における環境状態に関する情報が蓄積されることになる。

また、非同期型ＣＰＵ２ａは、スリープ状態中に、赤外線通信インタフェース２ｆを介して外部装置から割込み信号が入力された場合、スリープ状態から復帰して外部装置からの要求に応じた処理（例えば、メモリ２ｃに蓄積された情報を読み出して外部装置に送信する）を実行した後、再度スリープ状態に移行する。

以上のように、本実施形態に係るデータキャリア１によれば、品質保証基準値とセンサーの出力とを比較するために比較部（Ｄ／Ａコンバータ２ｄ及びコンパレータ２ｅ）のみが動作していれば良く、非同期型ＣＰＵ２ａはコンパレータ２ｅから割込み信号が出力されるまでスリープ状態で待機していれば良いため、従来と比較して消費電力を抑えることができ、その結果、バッテリ５の長寿命化を図ることが可能となる。また、メモリ２ｃには、センサーの出力が品質保証基準値を超えたことを現在時刻と対応付けて記憶されるため、基準値を超えた要因（つまり環境の状態）を後から確認することが容易となり、品質保証に寄与する。

また、必要な時だけ電波時計受信モジュール４を起動させて現在時刻を取得するため、従来のようにリアルタイムクロックを常に動作させる必要がなく、低消費電力化に寄与する。また、従来のようなリアルタイムクロックを使用せず、電波時計から現在時刻を取得することにより、データキャリア１の使用環境（例えば温度）が変化した場合であっても、正確な現在時刻を取得することができ、品質保証基準値を超えた要因の特定を正確に行うことが可能となる。

なお、上記実施形態では、電波時計受信モジュール４を用いて現在時刻を取得したが、現在時刻を取得する手段はこれに限定されない。例えば、赤外線通信インタフェース２ｆ（若しくはその他の通信インタフェース）を介して外部装置から現在時刻を取得しても良い。また、リアルタイムクロックを用いる場合でも、非同期型ＣＰＵ２ａからの要求に応じて必要な時だけ現在時刻を非同期型ＣＰＵ２ａに出力するような機能を備えたものであれば良い。

また、上記実施形態では、受信電波の復調機能のみを備える電波時計受信モジュール４を使用し、非同期型ＣＰＵ２ａ側で時刻データを表すパルス列の解析（パルス幅の計測）を行って現在時刻を取得する場合を説明したが、受信電波の復調機能のみならずパルス列を解析し、現在時刻を示すデジタルデータを非同期型ＣＰＵ２ａに出力するような機能を有する電波時計受信モジュールを用いても良い。この場合、現在時刻を補正するために、電波時計受信モジュール側に標準電波の受信開始タイミングから最初の１フレームの開始タイミングまでの間に存在するパルス列のパルス数をカウントする機能を設け、そのカウント結果を非同期型ＣＰＵ２ａに出力する構成とすれば良い。

また、上記実施形態では、本発明に係る記録装置として、荷物等の品質保証対象物に添付されて、荷物が物流過程で受ける環境の影響を確認するために用いられるデータキャリア１を例示して説明したが、例えば、工場などの製造工程に配置された各種センサーの出力がプロセス基準値を満たしているか否かを確認するためのデータロガー等の他の記録装置としても本発明を適用することができる。

本発明の一実施形態に係るデータキャリア１（記録装置）のブロック構成図である。 本発明の一実施形態に係るデータキャリア１の動作フローチャートである。 本発明のデータキャリア１の動作に関する補足説明図（時刻データのタイミングチャート）である。

符号の説明

１…データキャリア、２…非同期型マイクロコントローラ、３…センサーブロック、４…電波時計受信モジュール、５…バッテリ、２ａ…非同期型ＣＰＵ、２ｂ…バス、２ｃ…メモリ、２ｄ…Ｄ／Ａコンバータ、２ｅ…コンパレータ、２ｆ…赤外線通信インタフェース、２ｇ…モジュールインタフェース、３ａ…圧力センサー、３ｂ…温度センサー、３ｃ…加速度センサー

Claims (7)

1. 第１のセンサーと、
   情報記憶用の記憶部と、
   前記第１のセンサーの出力が前記第１のセンサーの第１の基準値を超えた場合に割込み信号を出力する比較部と、
   時刻データを受信する受信部と、
   前記割込み信号が入力された場合にスリープ状態から復帰し、前記受信部を起動して現在時刻を取得し、前記受信部の起動から前記現在時刻の取得完了までの時刻取得時間を前記現在時刻から減算して前記現在時刻を補正し、補正後の前記現在時刻を前記第１のセンサーの出力が前記第１の基準値を超えたことと対応付けて前記記憶部に記憶した後、再度スリープ状態に移行する演算処理部と、
   を備えることを特徴とする記録装置。
2. 前記記憶部には、前記受信部の起動から安定して標準電波を受信可能となるまでの起動待機時間と、受信した標準電波に含まれる時刻データの１フレーム分の時間を示すフレーム時間とが予め記憶されており、
   前記演算処理部は、標準電波の受信開始タイミングから最初の１フレームの開始タイミングまでの取得開始時間を、前記標準電波の前記受信開始タイミングから最初の１フレームの開始タイミングまでに存在する時刻データを表すパルス列のパルス数を基に算出し、算出した前記取得開始時間と前記記憶部に記憶されている起動待機時間及びフレーム時間との加算値を前記時刻取得時間とし、取得した現在時刻から減算することにより前記現在時刻を補正することを特徴とする請求項１記載の記録装置。
3. 更に第２のセンサーを備え、
   前記比較部は、さらに前記第２のセンサーに対して設定された第２の基準値と前記第２の基準値に対応する前記第２のセンサーの出力とを比較し、
   前記第１のセンサーの出力が前記第１の基準値を超えた場合又は前記第２のセンサーの出力が前記第２の基準値を超えた場合に割込み信号を出力することを特徴とする請求項１又は２に記載の記録装置。
4. 更に第２のセンサーを備え、
   前記比較部は、さらに前記第２のセンサーに対して設定された第２の基準値と前記第２の基準値に対応する前記第２のセンサーの出力とを比較し、
   前記第１のセンサーの出力が前記第１の基準値を超えた場合かつ前記第２のセンサーの出力が前記第２の基準値を超えた場合に割込み信号を出力することを特徴とする請求項１又は２に記載の記録装置。
5. 前記比較部は、
   デジタルデータとして前記記憶部に記憶されている前記第１の基準値を第１のアナログ信号に変換するＤ／Ａコンバータと、
   前記Ｄ／Ａコンバータから出力される前記第１の基準値を示すアナログ信号と、前記第１のセンサーから出力される環境状態を示す第２のアナログ信号とを比較するアナログコンパレータとから構成されていることを特徴とする請求項１〜４のいずれか一項に記載の記録装置。
6. 外部装置との信号の送受信を可能とする通信インタフェースを備え、
   前記演算処理部は、前記通信インタフェースを介して外部装置から割込み信号が入力された場合、スリープ状態から復帰して外部装置からの要求に応じた処理を実行した後、再度スリープ状態に移行することを特徴とする請求項１〜５のいずれか一項に記載の記録装置。
7. 前記演算処理部は、非同期型ＣＰＵ(Central Processing Unit）であることを特徴とする請求項１〜６のいずれか一項に記載の記録装置。

Images