JP5565166B2 - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5565166B2 JP5565166B2 JP2010165293A JP2010165293A JP5565166B2 JP 5565166 B2 JP5565166 B2 JP 5565166B2 JP 2010165293 A JP2010165293 A JP 2010165293A JP 2010165293 A JP2010165293 A JP 2010165293A JP 5565166 B2 JP5565166 B2 JP 5565166B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- porous body
- semiconductor package
- hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
前記中継基板は、
コア基板と、
前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
を有し、
前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、前記パッケージの外周に放熱部が配置されている。
コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
前記封止空間内に、絶縁性の冷媒を注入する
工程を含む。
(1) パッケージ基板内の温度分布を一様にすることで半導体装置のホットスポットを低減できる。
(2)複数のLSI素子を搭載するSiP(システムインパッケージ)において、チップ間の温度ばらつきを平均化し、ヒートシンクの能力を有効利用できる。
(付記1)
半導体集積回路素子と回路配線基板の間に挿入されて前記半導体集積回路素子と前記回路基板を電気的に接続する中継基板を、パッケージ内に密閉した半導体パッケージにおいて、
前記中継基板は、
コア基板と、
前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
を有し、
前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、
前記パッケージの外周に放熱部が配置されていることを特徴とする半導体パッケージ。
(付記2)
前記中継基板は、前記コア基板を貫通する導体ビアをさらに有し、
前記貫通孔の内部に充填される前記多孔質体は、前記導体ビアの外周を取り囲んでいることを特徴とする付記1に記載の半導体パッケージ。
(付記3)
前記半導体集積回路素子は、前記中継基板とともに前記パッケージ内に密閉されており、前記半導体集積回路素子の接合面と反対側の面にさらに放熱部が配置されていることを特徴とする付記1又は2に記載の半導体パッケージ。
(付記4)
前記半導体集積回路素子は、前記パッケージ内で多段に積層されて前記中継基板上に実装され、最上段の前記集積回路素子の接合面と反対側の面に前記放熱部が配置されていることを特徴とする付記3に記載の半導体パッケージ。
(付記5)
前記半導体集積回路素子と前記多孔質体を有する中継基板との間に第2の中継基板をさらに有し、
前記第2の中継基板上に複数の半導体集積回路素子が配置されていることを特徴とする付記1又は2に記載の半導体パッケージ。
(付記6)
前記多孔質体はガスデポジション法により形成された酸化物であることを特徴とする付記1〜5のいずれか1に記載の半導体パッケージ。
(付記7)
前記多孔質体は、気孔径2μm〜5μmの酸化物であることを特徴とする付記1〜6のいずれか1に記載の半導体パッケージ。
(付記8)
前記放熱部は金属で構成され、放熱用のフィン構造を有することを特徴とする付記1〜7のいずれか1に記載の半導体パッケージ。
(付記9)
コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
前記封止空間内に、絶縁性の冷媒を注入する
工程を含むことを特徴とする半導体パッケージの製造方法。
(付記10)
前記中継基板の作製工程は、
前記コア基板の第1の面に所定の深さに達する孔を形成し、
前記孔の内部及び前記第1の面上に多孔質体を形成し、
前記第1の面と反対側の第2の面を研磨して前記孔の内部に充填された前記多孔質体を露出させる
工程を含むことを特徴とする付記9に記載の半導体パッケージの製造方法。
(付記11)
前記中継基板の作製工程は、
前記孔の内部に充填された多孔質体に第2の孔を形成し、
前記第2の孔の内部を導体で充填し、
前記第2の面を研磨して、前記多孔質体及び前記第2の孔に充填された前記導体を露出する
工程をさらに含むことを特徴とする付記10に記載の半導体パッケージの製造方法。
(付記12)
前記多孔質体は、ガスデポジション法により形成されることを特徴とする付記9〜11のいずれか1に記載の半導体パッケージの製造方法。
(付記13)
前記多孔質体は、気孔径2μm〜5μmの酸化物膜として形成されることを特徴とする付記9〜12のいずれか1に記載の半導体パッケージの製造方法。
10 LSI素子
11 回路配線基板
15、16、17、18、65 突起電極(はんだバンプ)
20 放熱部
30A,30B、40、60 インターポーザ基板(中継基板)
31、41 コア基板
32、66 貫通ビア
33、43 多孔質体
42 貫通孔
80 第2のインターポーザ基板(第2の中継基板)
Claims (8)
- 半導体集積回路素子と回路配線基板の間に挿入されて前記半導体集積回路素子と前記回路基板を電気的に接続する中継基板を、パッケージ内に密閉した半導体パッケージにおいて、
前記中継基板は、
コア基板と、
前記コア基板を貫通する貫通孔の内部及び前記コア基板の少なくとも片面に形成された多孔質体と
を有し、
前記パッケージの内部に前記多孔質体と接する絶縁性の冷媒が封入されており、
前記パッケージの外周に放熱部が配置されていることを特徴とする半導体パッケージ。 - 前記中継基板は、前記コア基板を貫通する導体ビアをさらに有し、
前記貫通孔の内部に充填される前記多孔質体は、前記導体ビアの外周を取り囲んでいることを特徴とする請求項1に記載の半導体パッケージ。 - 前記半導体集積回路素子は、前記中継基板とともに前記パッケージ内に密閉されており、前記半導体集積回路素子の接合面と反対側の面にさらに放熱部が配置されていることを特徴とする請求項1又は2に記載の半導体パッケージ。
- 前記半導体集積回路素子と前記多孔質体を有する中継基板との間に第2の中継基板をさらに有し、
前記第2の中継基板上に複数の半導体集積回路素子が配置されていることを特徴とする請求項1又は2に記載の半導体パッケージ。 - コア基板の所定の箇所に貫通孔を有し、当該貫通孔の内部及び前記コア基板の少なくとも片面に多孔質体が形成された中継基板を作製し、
前記中継基板を、半導体集積回路素子と回路配線基板の間に配置して、前記集積回路素子と前記回路配線基板とを突起電極を介して電気的に接続し、
前記回路配線基板、前記中継基板、及び前記半導体集積回路素子を封止して前記中継基板を前記封止空間内に密閉し、
前記封止空間内に、絶縁性の冷媒を注入する
工程を含むことを特徴とする半導体パッケージの製造方法。 - 前記中継基板の作製工程は、
前記コア基板の第1の面に所定の深さに達する孔を形成し、
前記孔の内部及び前記第1の面上に多孔質体を形成し、
前記第1の面と反対側の第2の面を研磨して前記孔の内部に充填された前記多孔質体を露出させる
工程を含むことを特徴とする請求項5に記載の半導体パッケージの製造方法。 - 前記中継基板の作製工程は、
前記孔の内部に充填された多孔質体に第2の孔を形成し、
前記第2の孔の内部を導体で充填し、
前記第2の面を研磨して、前記多孔質体及び前記第2の孔に充填された前記導体を露出する
工程をさらに含むことを特徴とする請求項6に記載の半導体パッケージの製造方法。 - 前記多孔質体は、ガスデポジション法により形成されることを特徴とする請求項5〜7のいずれか1項に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165293A JP5565166B2 (ja) | 2010-07-22 | 2010-07-22 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165293A JP5565166B2 (ja) | 2010-07-22 | 2010-07-22 | 半導体パッケージ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012028532A JP2012028532A (ja) | 2012-02-09 |
JP5565166B2 true JP5565166B2 (ja) | 2014-08-06 |
Family
ID=45781121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010165293A Active JP5565166B2 (ja) | 2010-07-22 | 2010-07-22 | 半導体パッケージ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565166B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6160128B2 (ja) * | 2013-03-05 | 2017-07-12 | 日本電気株式会社 | 3次元積層半導体装置 |
JP6540230B2 (ja) * | 2015-05-26 | 2019-07-10 | 富士通株式会社 | 基板 |
US11317536B2 (en) * | 2017-12-26 | 2022-04-26 | Sugon Dataenergy(Beijing) Co., Ltd | High-efficiency phase-change condenser of a supercomputer |
CN110244014B (zh) * | 2019-07-15 | 2024-08-16 | 石家庄铁路职业技术学院 | 基于开源硬件的水质检测仪 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04311059A (ja) * | 1991-04-09 | 1992-11-02 | Oki Electric Ind Co Ltd | 配線容量の低減方法 |
JPH06310635A (ja) * | 1993-04-22 | 1994-11-04 | Nec Corp | 半導体装置 |
JP2007142026A (ja) * | 2005-11-16 | 2007-06-07 | Zycube:Kk | インターポーザとその製造方法及び半導体装置 |
JP2009026818A (ja) * | 2007-07-17 | 2009-02-05 | Fujitsu Ltd | 電子装置 |
JP5447080B2 (ja) * | 2010-03-26 | 2014-03-19 | 富士通株式会社 | 半導体パッケージ及び半導体装置 |
-
2010
- 2010-07-22 JP JP2010165293A patent/JP5565166B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012028532A (ja) | 2012-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10062665B2 (en) | Semiconductor packages with thermal management features for reduced thermal crosstalk | |
US8310046B2 (en) | Wafer stacked package waving bertical heat emission path and method of fabricating the same | |
TWI476888B (zh) | 嵌埋穿孔中介層之封裝基板及其製法 | |
US7432592B2 (en) | Integrated micro-channels for 3D through silicon architectures | |
JP5626353B2 (ja) | 半導体パッケージ、冷却機構、及び半導体パッケージの製造方法 | |
TWI434379B (zh) | 微電子封裝體及其製作方法 | |
TWI713571B (zh) | 半導體裝置及其製造方法 | |
JP2013537365A (ja) | ポリマー充填剤溝を有する半導体チップデバイス | |
JP5740903B2 (ja) | 電子装置、半導体装置、サーマルインターポーザ及びその製造方法 | |
TWI755632B (zh) | 半導體封裝 | |
US7095111B2 (en) | Package with integrated wick layer and method for heat removal | |
JP5565166B2 (ja) | 半導体パッケージ及びその製造方法 | |
TW201640627A (zh) | 電子裝置及其製法 | |
KR20220168964A (ko) | 레이저 디본딩 캐리어들 및 그 복합 캐리어들 | |
KR101551279B1 (ko) | 임베딩된 다이를 갖는 집적 회로 패키지 내의 열 비아들 | |
CN112088429A (zh) | 均热板以及其制造方法 | |
JP5447080B2 (ja) | 半導体パッケージ及び半導体装置 | |
JP5929059B2 (ja) | 半導体装置及びその製造方法 | |
CN110660759A (zh) | 散热结构 | |
US20240038627A1 (en) | Packages with Liquid Metal as Heat-Dissipation Media and Method Forming the Same | |
TWI796694B (zh) | 電子封裝件及其製法 | |
US20240274504A1 (en) | Package lid with a vapor chamber base having an angled portion and methods for forming the same | |
JP6798311B2 (ja) | 電子装置、及び電子装置の製造方法 | |
TW202435395A (zh) | 半導體裝置、半導體封裝體及其冷卻方法 | |
CN118693018A (zh) | 散热结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130507 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |