JP5565024B2 - システムインパッケージ - Google Patents
システムインパッケージ Download PDFInfo
- Publication number
- JP5565024B2 JP5565024B2 JP2010069984A JP2010069984A JP5565024B2 JP 5565024 B2 JP5565024 B2 JP 5565024B2 JP 2010069984 A JP2010069984 A JP 2010069984A JP 2010069984 A JP2010069984 A JP 2010069984A JP 5565024 B2 JP5565024 B2 JP 5565024B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- package
- unit
- event
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
請求項1記載の発明によれば、イベント制御部は、マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知できるが、代替信号発生部は、イベント制御部からイベント発生が通知されたときに代替信号を発生するため、機能部は代替信号を用いてイベント発生に合わせて動作できる。したがってイベント発生に合わせて様々なデバッグ処理を行うことができる。
さらに、トレース制御部がトレース処理を開始、終了できるため、代替信号発生部が発生する代替信号に応じてデバッグツールによってデバッグ処理する際には、トレースデータを効率良く収集できる。
請求項2記載の発明によれば、イベント制御部は、マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知できるが、代替信号発生部は、イベント制御部からイベント発生が通知されたときに代替信号を発生するため、機能部は代替信号を用いてイベント発生に合わせて動作できる。したがってイベント発生に合わせて様々なデバッグ処理を行うことができる。
しかも、時間測定部は、イベント制御部が発生した2つのイベント間の時間を測定するため、代替信号発生部がイベント発生通知されたときに代替信号を発生できれば、デバッグツールによってデバッグ処理する際には、イベント発生に伴う状態遷移(例えば通常動作状態から割込み状態に遷移)の時間を正確に測定することができ、デバッグ時において必要なデータを効率良く収集できる。
以下、本発明の第1実施形態について図1ないし図3を参照しながら説明する。図1は、システム内蔵パッケージの電気的構成のブロック図を概略的に示しており、図3は、システムインパッケージの内部配置素子の接続状態を模式的に示している。
デバッグツール9によりデバッグ処理が開始されるとパルスクロック信号を発生する(図2(a)参照)。パルスクロック信号が発生しているときにパルス出力が許可になる(図2の(1)参照)と、ロード許可信号がパルスクロック出力で1サイクル分アクティブになり(図2の(2)参照)、パルスパターン有効ビット設定レジスタ7ebに設定されている値(0x8(但し「0x」は16進数を表す))がパルスパターンカウントレジスタ7edにロードされる(図2(e)参照)と共に、パルスパターンシフトレジスタ7edの最下位ビット(LSB)の値が代替パルス信号として出力される(図2(h)参照)。
図4ないし図8は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、デバッグ制御部が、代替パルス発生制御部7eに代えて、代替パターン発生制御部7f、代替AD変換値制御部7gを具備し、さらに時間測定部7hが設けられているところにある。また、デジタル信号、アナログ信号の双方の入力に対応しているところにある。前述実施形態と同一機能を有する部分については同一符号または類似の符号を付して説明を省略し、以下、異なる部分について説明する。
図7に示すように、AD変換値制御部7gは、代替AD変換値設定レジスタ7ga、代替AD変換値レジスタ7gd、制御レジスタ7ggを具備する。
デバッグ制御部12はデバッグツール9からデバッグ処理を行うときに、デバッグ用のデータパターンを周辺機能部6a、6bに入力させる。このとき、デバッグツール9がデバッグ処理する際に、時間測定部7hは、イベント制御部7dがイベント発生(例えば通常状態に移行)を通知してデバッグ用のデータパターンが周辺機能部6a、6bに入力されてから、再度イベント制御部7dがイベント発生(例えば割込み状態に移行)を通知するまでの間のイベント発生間の時間間隔を測定する。このように、時間測定部7hは、イベント発生間の時間間隔を正確に測定することができ、デバッグ時に必要なデータを効率良く収集できる。このような実施形態においても、前述実施形態とほぼ同様の作用効果を奏する。
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。デジタル信号出力部10としてASIC(Application Specific Integrated Circuit)、DSP等のデジタル処理可能な信号出力部を適用しており、アナログ信号出力部11として、Gセンサ、加速度センサなどのセンサ信号を処理可能な信号出力部を適用したが、これらの周辺素子に限られない。MEMS(Micro Electro Mechanical Systems)などで構成したデバイスを内蔵したシステムインパッケージに適用できる。本発明は要旨を逸脱しない範囲で種々の形態に適用可能である。
Claims (4)
- パッケージにマイクロコンピュータおよび周辺素子が互いに電気的に接続された状態で内蔵されたシステムインパッケージであって、
前記マイクロコンピュータは、
前記システムインパッケージの外部に接続されたデバッグツールによりデバッグするときに前記周辺素子が発生する信号に代えて代替信号を発生する代替信号発生部と、
前記周辺素子の発生信号と前記代替信号発生部の代替信号とを切替可能であると共に前記デバッグするときに前記代替信号に切替えて出力する切替部と、
前記切替部により切替えられた代替信号が与えられる機能部とを備え、
前記機能部が代替信号に応じて動作した状態において、前記システムインパッケージの外部に接続されたデバッグツールによってデバッグ可能に構成され、
前記マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知するイベント制御部を備え、
前記代替信号発生部は、前記イベント制御部からイベント発生が通知されたときに代替信号を発生するように構成され、
前記イベント制御部からイベント発生が通知されたときにトレース処理を開始、終了するトレース制御部を備えたことを特徴とするシステムインパッケージ。 - パッケージにマイクロコンピュータおよび周辺素子が互いに電気的に接続された状態で内蔵されたシステムインパッケージであって、
前記マイクロコンピュータは、
前記システムインパッケージの外部に接続されたデバッグツールによりデバッグするときに前記周辺素子が発生する信号に代えて代替信号を発生する代替信号発生部と、
前記周辺素子の発生信号と前記代替信号発生部の代替信号とを切替可能であると共に前記デバッグするときに前記代替信号に切替えて出力する切替部と、
前記切替部により切替えられた代替信号が与えられる機能部とを備え、
前記機能部が代替信号に応じて動作した状態において、前記システムインパッケージの外部に接続されたデバッグツールによってデバッグ可能に構成され、
前記マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知するイベント制御部を備え、
前記代替信号発生部は、前記イベント制御部からイベント発生が通知されたときに代替信号を発生するように構成され、
前記イベント制御部が発生した2つのイベント間の時間を測定する時間測定部を備えたことを特徴とするシステムインパッケージ。 - 前記周辺素子はデジタル信号を発生するデジタル信号出力素子を含み、前記デジタル信号出力素子の発生信号は前記システムインパッケージ内で電気的に前記マイクロコンピュータに接続され、前記発生信号は前記システムインパッケージの端子には出力されていないことを特徴とする請求項1または2記載のシステムインパッケージ。
- 前記周辺素子はアナログ信号を発生するアナログ信号出力素子を含み、前記アナログ信号出力素子の発生信号は前記システムインパッケージ内で電気的に前記マイクロコンピュータに接続され、前記発生信号は前記システムインパッケージの端子には出力されていないことを特徴とする請求項1〜3の何れか一項に記載のシステムインパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069984A JP5565024B2 (ja) | 2010-03-25 | 2010-03-25 | システムインパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069984A JP5565024B2 (ja) | 2010-03-25 | 2010-03-25 | システムインパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204853A JP2011204853A (ja) | 2011-10-13 |
JP5565024B2 true JP5565024B2 (ja) | 2014-08-06 |
Family
ID=44881209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069984A Expired - Fee Related JP5565024B2 (ja) | 2010-03-25 | 2010-03-25 | システムインパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565024B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11331884A (ja) * | 1998-05-11 | 1999-11-30 | Sony Corp | 画像信号処理集積回路 |
JP4335999B2 (ja) * | 1999-05-20 | 2009-09-30 | 株式会社ルネサステクノロジ | プロセッサ内蔵半導体集積回路装置 |
JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
JP4493937B2 (ja) * | 2003-06-03 | 2010-06-30 | 富士通株式会社 | 半導体集積回路および半導体集積回路の機能検証方法 |
JP2005300485A (ja) * | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置 |
JP2006078220A (ja) * | 2004-09-07 | 2006-03-23 | Fujitsu Ten Ltd | 半導体集積回路 |
JP2006163864A (ja) * | 2004-12-08 | 2006-06-22 | Canon Inc | システムlsiのデバッグ方法及び装置 |
JP2008033849A (ja) * | 2006-08-01 | 2008-02-14 | Hitachi Ltd | 障害解析システム |
JP5165404B2 (ja) * | 2007-06-06 | 2013-03-21 | ルネサスエレクトロニクス株式会社 | 半導体装置と半導体装置の製造方法及びテスト方法 |
JP2009049813A (ja) * | 2007-08-21 | 2009-03-05 | Sanyo Electric Co Ltd | ラジオチューナー用の半導体装置及びその製造方法 |
-
2010
- 2010-03-25 JP JP2010069984A patent/JP5565024B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011204853A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6678094B2 (ja) | 温度計測回路、方法、及びマイクロコンピュータユニット | |
JP6664322B2 (ja) | 特にラムダセンサの動作のための汎用制御及び評価ユニット | |
JP5791796B2 (ja) | 保護継電装置の動作試験システム | |
US11852764B2 (en) | Seismic detection switch | |
EP2952852A1 (en) | Inertial force detection device | |
JP5565024B2 (ja) | システムインパッケージ | |
JP6088642B2 (ja) | 複数のアナログ信号検出チャネルを有するアナログ信号入力回路 | |
JP5310819B2 (ja) | マイクロコンピュータ | |
JP5522168B2 (ja) | 電子部品とその故障検知方法 | |
JP2010038733A (ja) | 半導体集積回路 | |
JP5678226B1 (ja) | デジタル回路システム及びブロックユニット | |
JP6342028B1 (ja) | 車両用交流発電機の発電制御装置 | |
US20220278692A1 (en) | Ad converter and semiconductor device including the same | |
JP5592189B2 (ja) | ディジタル保護制御装置 | |
JP4797961B2 (ja) | Ad変換回路 | |
US20200220552A1 (en) | Analog-digital conversion device | |
JP2023081175A (ja) | 電子制御装置 | |
JP7128694B2 (ja) | パラレルシリアル変換回路の監視装置 | |
JPWO2010125793A1 (ja) | 試験装置および試験方法 | |
JP2001228215A (ja) | 集積回路の信号モニタ装置 | |
JP5419651B2 (ja) | モジュール連接システム | |
JP2005085215A (ja) | 半導体集積回路装置および半導体集積回路装置の検査装置 | |
JP3778050B2 (ja) | 半導体集積回路試験装置 | |
JP2011248396A (ja) | 電気回路システム、マイクロコンピュータ、及び電気回路システムの動作方法 | |
JP4952546B2 (ja) | 波形発生装置及び半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120529 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5565024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |