JP5565024B2 - システムインパッケージ - Google Patents

Description

本発明は、マイクロコンピュータをパッケージ内に構成したシステムインパッケージに関する。

一般に、組込用のマイクロコンピュータ（以下、マイコンと称す）は基板に実装されるが、当該マイコンの周辺には、当該マイコンを実際に動作させたり種々の機能を実現させたりするため周辺素子が実装され、これらのマイコンおよび周辺素子は互いに電気的に接続されている。

マイコンの内部にはシステムの動作プログラムが記憶されており、マイコンは例えば周辺素子からの制御指令に応じて動作プログラムを切替えることがある。例えば、周辺素子が例えばパルスを発生するパルス素子により構成され、当該パルス素子によるパルス入力タイミングに応じて複数の動作プログラムを切替えることがある。

このような場合、マイコンの動作プログラムをデバッグするときには、パルス素子のパルス入力タイミングを様々切り替えてテストする必要があるため、パルス素子に代えてパルス発生器などの装置をマイコンに接続する必要がある。

しかし、デバッグするときにデバッグツールだけでなく、パルス発生器などの装置も用意する必要があり作業者の負担になってしまう。また、任意のタイミングでパルスを発生するためには、マイコン側にパルス発生器接続用の端子を別途用意し当該端子からパルス発生器にパルス発生のタイミングを出力する必要がある。このような問題を解決するため、特許文献１の技術思想では、パルス発生器をデバッグツール内に内蔵させることで端子を追加することなく、任意のタイミングでパルスをマイコンに出力している。

しかしながら、特許文献１の技術思想では、デバッグツール内に内蔵されたパルス発生器がマイコンにパルスを出力するため、マイコンとパルス発生素子が基板上で互いに電気的に接続されているときには、デバッグ時に任意のパルス信号をマイコンに入力したいときには当該パルス発生素子を外してデバッグツール内に内蔵されたパルス発生器からのパルス信号をマイコンに接続する必要がある。デバッグ時のパルス入力専用に端子を設けたりテスト端子を別途設けたりすると、マイコンの限られた数の端子を有効利用できないためである。なお、本発明に関連する技術文献として、特許文献２、３の技術思想も開示されている。

特開２０００−１７２５２２号公報 特開平１１−６５８８４号公報 特開２０００−２６６８１６号公報

特許文献１によると、デバッグ時に任意のパルス信号をマイコンに入力したいときにはパルス発生素子に代えてデバッグツールを接続すればよいが、システムインパッケージ（ＳＩＰ（System in Package））の状態では、パルス発生素子がパッケージに内蔵されるため、パルス発生素子に代えてデバッグツールを接続できない。

本発明の目的は、デバッグツールの他の外付け機器用に別途テスト端子を設けたりすることなく、マイクロコンピュータおよび周辺素子がパッケージに内蔵され互いに電気的に接続されたとしても、デバッグ時には前記周辺素子からの信号に替えて任意の信号をマイコンに入力できるようにし、イベント発生に合わせて様々なデバッグ処理を行うことができるようにしたシステムインパッケージを提供することにある。

請求項１、２記載の発明によれば、マイクロコンピュータは、代替信号発生部、切替部、機能部を備え、代替信号発生部はデバッグするときに周辺素子が発生する信号に代えて代替信号を発生し、切替部はデバッグするときに代替信号に切替えて出力し、機能部は与えられた代替信号に応じて動作した状態で外部接続されたデバッグツールによってデバッグできるため、外付け機器用にテスト端子を別途設けることなく、マイクロコンピュータと電気的に接続される周辺素子がパッケージに内蔵されたとしてもデバッグツールを外部接続して正常にデバッグできる。
請求項１記載の発明によれば、イベント制御部は、マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知できるが、代替信号発生部は、イベント制御部からイベント発生が通知されたときに代替信号を発生するため、機能部は代替信号を用いてイベント発生に合わせて動作できる。したがってイベント発生に合わせて様々なデバッグ処理を行うことができる。
さらに、トレース制御部がトレース処理を開始、終了できるため、代替信号発生部が発生する代替信号に応じてデバッグツールによってデバッグ処理する際には、トレースデータを効率良く収集できる。
請求項２記載の発明によれば、イベント制御部は、マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知できるが、代替信号発生部は、イベント制御部からイベント発生が通知されたときに代替信号を発生するため、機能部は代替信号を用いてイベント発生に合わせて動作できる。したがってイベント発生に合わせて様々なデバッグ処理を行うことができる。
しかも、時間測定部は、イベント制御部が発生した２つのイベント間の時間を測定するため、代替信号発生部がイベント発生通知されたときに代替信号を発生できれば、デバッグツールによってデバッグ処理する際には、イベント発生に伴う状態遷移（例えば通常動作状態から割込み状態に遷移）の時間を正確に測定することができ、デバッグ時において必要なデータを効率良く収集できる。

請求項３記載の発明のように周辺素子がデジタル信号を発生するデジタル信号素子を含んで構成されていたとしても、請求項４記載の発明のように周辺素子がアナログ信号を発生するアナログ信号素子を含んで構成され、当該素子の発生信号がシステムインパッケージの端子には出力されていなくても、前述発明を適用することで同様の効果を奏する。

本発明の第１実施形態の電気的構成を概略的に示すブロック図 タイミングチャート システムインパッケージの内部構造を示す縦断側面図 本発明の第２実施形態について示す図１相当図 代替パターン発生制御部の構成を概略的に示すブロック図 代替パターン出力時の波形例を示すタイミングチャート 代替Ａ／Ｄ変換値制御部の構成を概略的に示すブロック図 代替Ａ／Ｄ変換値の波形例を示すタイミングチャート

（第１実施形態）
以下、本発明の第１実施形態について図１ないし図３を参照しながら説明する。図１は、システム内蔵パッケージの電気的構成のブロック図を概略的に示しており、図３は、システムインパッケージの内部配置素子の接続状態を模式的に示している。

図３に示すように、システムインパッケージ（ＳＩＰ：システム内蔵型パッケージ）１内には、マイクロコンピュータ（以下、マイコンと略す）２、周辺素子としてのパルス発生素子３が組込まれており、これらのデバイス２および３は互いに電気的に結線されている。

図１に示すように、マイコン２はＣＰＵ（機能部に相当）４、記憶手段としてのメモリ（機能部に相当）５、周辺機能部（機能部に相当）６、デバッグ制御部７、切替部８の機能を備える。ＣＰＵ４、メモリ５、周辺機能部６、デバッグ制御部７は、アドレス線、データ線、制御信号線により互いに接続されている。

パルス発生素子３は、その出力がマイコン２の端子２ａを通じてマイコン２の内部に与えられるものの、その出力はパッケージ１から外部に出力不能となっている。パッケージ１には複数の端子（図示せず）が設けられているものの、パルス発生素子３の出力用には設けられていない。マイコン２は、端子２ｂを通じてパッケージ１の端子１ｂに接続されており、端子１ｂにはデバッグツール９が接続される。

デバッグ制御部７は、モニタ処理部７ａ、ブレーク制御部７ｂ、トレース制御部７ｃ、イベント制御部７ｄ、代替パルス発生制御部７ｅとしての機能を具備している。これらの各部７ａ〜７ｅはデータ線、制御信号線により互いに接続されている。このデバッグ制御部７は、デバッグツール９によって外部からデバッグ指示が与えられたときにマイコン２内のデバッグ制御する。

イベント制御部７ｄは、デバッグ時においてマイコン２が動作するときの実行アドレス、データアドレス、各種データ、カウント数などの何れか一つ以上の設定条件を満たしたときにイベント発生を各部に通知する。トレース制御部７ｃは、デバッグ時においてイベント発生をトリガとしてデバッグトレースを開始したり、終了したりする。ブレーク制御部７ｂは、デバッグ時においてイベント発生をトリガとしてブレークを発生する。

前述したように、パッケージ１内に設けられたパルス発生素子３は端子２ａを通じてマイコン２内に接続されており、パルス発生素子３はパルス信号を発生して切替部８に出力するが、代替パルス発生制御部７ｅは、パルス発生素子３のパルス信号に代わる代替パルス信号（代替信号に相当）を発生する。

代替パルス発生制御部７ｅは、代替パルス信号、パルス切替許可信号を発生し、切替部８に与える。切替部８は、パルス切替許可信号に応じてパルス信号と代替パルス信号とを切替えて出力し周辺機能部６に与える。周辺機能部６は、これらの何れかのパルス信号に応じて動作する。

代替パルス発生制御部７ｅは、パルスパターンを設定するためのパルスパターン設定レジスタ７ｅａ、パルスパターンの有効ビットを設定するためのパルスパターン有効ビット設定レジスタ７ｅｂ、パルスパターンカウントレジスタ７ｅｃ、パルスパターンシフトレジスタ７ｅｄ、クロック選択レジスタ７ｅｅを備える。パルスクロックの周波数データはクロック選択レジスタ７ｅｅに記憶されており、パルスクロック周波数を選択できる。

パルスパターン設定レジスタ７ｅａ、パルスパターン有効ビット設定レジスタ７ｅｂはデバッグツール（ＩＣＥ）９がＣＰＵ４のブレーク中に設定する。そのため、ユーザの動作プログラムから設定する必要はない。

図２は、デバッグ時における各部の動作をタイミングチャートによって示している。
デバッグツール９によりデバッグ処理が開始されるとパルスクロック信号を発生する（図２（ａ）参照）。パルスクロック信号が発生しているときにパルス出力が許可になる（図２の（１）参照）と、ロード許可信号がパルスクロック出力で１サイクル分アクティブになり（図２の（２）参照）、パルスパターン有効ビット設定レジスタ７ｅｂに設定されている値（０ｘ８（但し「０ｘ」は１６進数を表す））がパルスパターンカウントレジスタ７ｅｄにロードされる（図２（ｅ）参照）と共に、パルスパターンシフトレジスタ７ｅｄの最下位ビット（ＬＳＢ）の値が代替パルス信号として出力される（図２（ｈ）参照）。

その後、パルスパターンカウントレジスタ７ｅｃが１サイクル毎にダウンカウントされると共に、パルスパターンシフトレジスタ７ｅｄの値が１ビットずつ右シフトされ、そのときのパルスパターンシフトレジスタ７ｅｄの最下位ビット（ＬＳＢ）の値が代替パルス信号として出力される（図２の（３）参照）。

パルスパターンカウントレジスタ７ｅｃが０になると（図２の（４）参照）、次のサイクルでは再びロード許可信号がパルスクロック出力で１サイクル分アクティブになり（図２の（５）参照）、パルスパターン有効ビット設定レジスタ７ｅｂの値がパルスパターンカウントレジスタ７ｅｃにロードされる。パルスパターン設定レジスタ７ｅａの値がパルスパターンシフトレジスタ７ｅｄにロードされると共に、パルスパターンシフトレジスタ７ｅｄの最下位ビット（ＬＳＢ）の値が代替パルス信号として出力されるようになる。

パルスパターン設定レジスタ７ｅａの設定値を所望の値に設定すれば、代替パルス信号を任意のタイミングで出力できる。周辺機能部６は、代替パルス信号を受信すると、この代替パルス信号に応じて動作できる。

トレース制御部７ｃは、トレース処理を行うことができるため、デバッグツール９によってデバッグ処理が行われるときに、代替パルス信号が周辺機能部６に入力された状態で、デバッグ用の所定のデータパターンがＣＰＵ４、メモリ５、周辺機能部６などに対して入力される前後のトレースデータを収集できる。したがって、デバッグツール９がデバッグするのに都合が良くなり、デバッグ時においてデータを効率良く収集できる。

本実施形態によれば、代替パルス発生制御部７ｅは、デバッグツール９によってデバッグ処理するときにパルス発生素子３のパルス信号に代えて代替パルス信号を発生し、切替部８はパルス発生素子３のパルス信号と代替パルス発生制御部７ｅの代替パルス信号とを切替え、デバッグするときに代替パルス信号に切替えて出力する。周辺機能部６が代替パルス信号に応じて動作することで、外部接続されたデバッグツール９によってデバッグ可能になっている。このため、パルス発生器用に別途端子を設けたり、テスト端子を設けたりすることなく、パルス発生素子３がパッケージに内蔵されたとしてもデバッグツール９を外部接続して正常にデバッグできる。

トレース制御部７ｃがトレース処理を開始、終了できるため、代替パルス発生制御部７ｅの代替パルス信号に応じてデバッグツール９がデバッグ処理する際には、トレースデータを効率良く収集できる。

（第２実施形態）
図４ないし図８は、本発明の第２実施形態を示すもので、前述実施形態と異なるところは、デバッグ制御部が、代替パルス発生制御部７ｅに代えて、代替パターン発生制御部７ｆ、代替ＡＤ変換値制御部７ｇを具備し、さらに時間測定部７ｈが設けられているところにある。また、デジタル信号、アナログ信号の双方の入力に対応しているところにある。前述実施形態と同一機能を有する部分については同一符号または類似の符号を付して説明を省略し、以下、異なる部分について説明する。

図４は、図１に代わる電気的構成を概略的なブロック図により示している。図４に示すように、マイコン２内には、デジタル信号を入力して各機能を実現する周辺機能部６ａ、周辺機能部６ｂが設けられている。また、マイコン２内には、切替部８に代えてデジタル信号切替部８ａ（パターン信号切替手段）、ＡＤ変換値切替部８ｂ（ＡＤ変換値切替手段）が設けられている。

デジタル信号出力素子１０は、ＡＳＩＣ（Application Specific Integrated Circuit）、ＤＳＰ等のデジタル処理可能な素子によって構成され、デジタル信号端子２ｃを介してマイコン２に接続されている。

デジタル信号切替部８ａには、デジタル信号出力素子１０からデジタル信号（パターン信号）が入力されると共に、代替パターン発生制御部７ｆからデジタル信号（代替パターン信号）が入力されるように接続されており、デジタル信号切替部８ａは、代替パターン発生制御部７ｆのパターン切替許可信号による制御に基いてこれらの入力信号を切替え、当該切替信号を周辺機能部６ａに出力する。周辺機能部６ａは、ＧＰＩＯ（General Purpose Input/Output）を通じて信号入力し、当該入力信号に基いて通信処理する機能ブロックを備え、所望の機能を実現するように構成されている。

アナログ信号出力素子１１は、例えば車両内に設置されたＧセンサや角速度センサなどアナログ信号を出力する各種センサによって構成され、アナログ信号端子２ｄを介してマイコン２に接続されている。

ＡＤ変換値切替部８ｂには、アナログ信号出力素子１１からＡＤ変換器１３を通じてデジタル信号が入力されると共に、代替ＡＤ変換値制御部７ｇから代替ＡＤ変換値（デジタル信号）が与えられるように接続されており、ＡＤ変換値切替部８ｂは、代替ＡＤ変換値制御部７ｇのＡＤ変換値切替許可信号による制御に基いてこれらの入力信号を切替え、当該切替信号を周辺機能部６ｂに出力する。

周辺機能部６ｂはこのＡＤ変換値を用いて所望の機能を実現するように構成されている。ＣＰＵ４、メモリ５、周辺機能部６ａ、６ｂはバス（アドレスバス、データバス）接続されると共に制御信号線によって互いに接続されている。

デバッグ制御部７に代わるデバッグ制御部１２は、前述の各制御部７ｂ〜７ｄと共に、代替パターン発生制御部７ｆ、代替ＡＤ変換値制御部７ｇ、時間測定部７ｈの機能を具備する。代替パターン発生制御部７ｆは、任意の代替パターン信号を発生可能になっている。

図５は、代替パターン発生制御部７ｆの電気的構成を概略的に示しており、図６は、各機能部の動作をタイミングチャートにより示している。図５に示すように、代替パターン発生制御部７ｆは、代替パターン設定レジスタ７ｆａ、有効ビット数設定レジスタ７ｆｂ、カウントレジスタ７ｆｃ、シフトレジスタ７ｆｄによるデータ処理部７ｙと、クロック選択レジスタ７ｆｅ、分周回路７ｆｆ、制御レジスタ７ｆｇを備える。

代替パターン設定レジスタ７ｆａには、デジタル値のパターンが格納されている。この代替パターン設定レジスタ７ｆａ内には、デバッグ時に必要となるデジタル値（デジタル信号出力素子１０の出力の代替値）が所望の値で格納されている。

有効ビット数設定レジスタ７ｆｂには、代替パターン設定レジスタ７ｆａの下位側の（有効ビット数−１）の値が格納されている。クロック選択レジスタ７ｆｅには、分周回路７ｆｆがクロックを分周するときの分周比の選択値が格納されている。

代替パターン発生制御部７ｆは、クロック選択レジスタ７ｆｅに保持された分周比選択値に応じて分周回路７ｆｆがマイコン２から与えられるクロック信号を分周し、レジスタ処理部７ｙにパルスクロックを出力する（図６（ａ）参照）。

制御レジスタ７ｆｇに保持された値はパターン切替許可信号としてレジスタ処理部７ｙおよびデジタル信号切替部８ａに与えられる（図６（ｂ）参照）。この制御レジスタ７ｆｇは、デバッグ開始時に信号が与えられることによって記憶値が切替えられるものである。

レジスタ処理部７ｙは、イベント制御部７ｄからイベント発生が通知されると（図６（ｃ）参照）、ロード許可信号を発生する（図６（ｄ）参照）。ロード許可信号が発生すると、有効ビット数設定レジスタ７ｆｂの値はカウントレジスタ７ｆｃにロードされ（図６（ｅ）（ｆ）参照）、代替パターン設定レジスタ７ｆａの値はシフトレジスタ７ｆｄにロードされる（図６（ｇ）（ｈ）参照）。図６（ｅ）、図６（ｇ）に示す例では、有効ビット数設定レジスタ７ｆｂには「０ｘ８」が記憶されており、代替パターン設定レジスタ７ｆａには、「＊＊＊＊＊＊＊１１１１０１１００」として１６ビット中の下位９ビットが有効に設定されている例を示している。

カウントレジスタ７ｆｃの値は、パルスクロック出力が与えられる度にダウンカウントされ、シフトレジスタ７ｆｄの値は、その最下位ビットから上位ビットにかけて順次代替パターン信号としてデジタル信号切替部８ａを通じて周辺機能部６ａに与えられるようになる（図６（ｉ）参照）。この図６（ｉ）に示す例では、代替パターン設定レジスタ７ｆａに保持された１６ビット記憶値について、下位９ビットの値「１１１１０１１００」を代替パターン信号として、最下位ビット（ＬＳＢ）から上位ビットに向けて繰り返し出力される例を示している。

図７は、ＡＤ変換値制御部７ｇの電気的構成を概略的に示しており、図８は、タイミングチャートを示している。
図７に示すように、ＡＤ変換値制御部７ｇは、代替ＡＤ変換値設定レジスタ７ｇａ、代替ＡＤ変換値レジスタ７ｇｄ、制御レジスタ７ｇｇを具備する。

代替ＡＤ変換値設定レジスタ７ｇａには、デバッグ時に必要なセンサ等の出力値（アナログ信号出力素子１１の代替値）が格納される。制御レジスタ７ｇｇは、デバッグ開始時に信号が与えられることによって記憶値が切替えられる（図８（ａ）のＡＤ変換値切替許可信号参照）。

制御レジスタ７ｇｇに保持された記憶値は、パターン切替許可信号としてＡＤ変換値切替部８ｂに与えられる。ＡＤ変換値切替部８ｂは、通常時にはＡＤ変換器１３の出力値（ＡＤ変換値）を切替出力し、デバッグ時には代替ＡＤ変換値レジスタ７ｇｄの記憶値に切替えて代替ＡＤ変換値を出力する。

周辺機能部６ｂには、ＡＤ制御レジスタ６ｂａ、ＡＤ変換結果レジスタ６ｂｂが設けられており、ＡＤ制御レジスタ６ｂａに格納された値に応じてＡＤ変換値のＡＤ変換結果レジスタ６ｂｂに対する格納を開始／終了する（図８（ｃ）、図８（ｄ）参照）。イベント制御部７ｄがイベントの発生を通知すると、代替ＡＤ変換値制御部７ｇは、代替ＡＤ変換値設定レジスタ７ｇａの値を代替ＡＤ変換値レジスタ７ｇｄにロードする（図８（ｅ）、図８（ｆ）参照）。

周辺機能部６ｂは、ＡＤ制御レジスタ６ｂａの値がＡＤ変換器１３からＡＤ変換終了を示す値とされた時点において、前記した代替ＡＤ変換値レジスタ７ｇｄの値を、ＡＤ変換値切替部８ｂを通じてＡＤ変換結果レジスタ６ｂｂに格納するようになる（図８（ｈ）参照）。この場合、ＡＤ変換器１３の出力は無視される（図８（ｇ）参照）。

周辺機能部６ｂは、この格納された代替ＡＤ変換値を用いて各機能を実現することができ、デバッグツール９はこの周辺機能部６ｂなどの機能をデバッグできる。したがって、代替ＡＤ変換値設定レジスタ７ｇａに所望の値が格納されていれば、周辺機能部６ｂは代替ＡＤ変換値を任意のタイミングで利用することができ、デバッグツール９は正常にデバッグできる。

図４に示す時間測定部７ｈは、イベント制御部７ｄが発生した２つのイベント発生の間隔を測定する機能を備える。
デバッグ制御部１２はデバッグツール９からデバッグ処理を行うときに、デバッグ用のデータパターンを周辺機能部６ａ、６ｂに入力させる。このとき、デバッグツール９がデバッグ処理する際に、時間測定部７ｈは、イベント制御部７ｄがイベント発生（例えば通常状態に移行）を通知してデバッグ用のデータパターンが周辺機能部６ａ、６ｂに入力されてから、再度イベント制御部７ｄがイベント発生（例えば割込み状態に移行）を通知するまでの間のイベント発生間の時間間隔を測定する。このように、時間測定部７ｈは、イベント発生間の時間間隔を正確に測定することができ、デバッグ時に必要なデータを効率良く収集できる。このような実施形態においても、前述実施形態とほぼ同様の作用効果を奏する。

（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。デジタル信号出力部１０としてＡＳＩＣ（Application Specific Integrated Circuit）、ＤＳＰ等のデジタル処理可能な信号出力部を適用しており、アナログ信号出力部１１として、Ｇセンサ、加速度センサなどのセンサ信号を処理可能な信号出力部を適用したが、これらの周辺素子に限られない。ＭＥＭＳ（Micro Electro Mechanical Systems）などで構成したデバイスを内蔵したシステムインパッケージに適用できる。本発明は要旨を逸脱しない範囲で種々の形態に適用可能である。

図面中、１はシステムインパッケージ（パッケージ）、２はマイクロコンピュータ、３はパルス発生素子（周辺素子、デジタル信号出力素子）、４はＣＰＵ（機能部）、５はメモリ（機能部）、６は周辺機能部（機能部）、７ｃはトレース制御部、７ｄはイベント制御部、７ｅは代替パルス発生制御部（代替信号発生部）、８は切替部、８ａはデジタル信号切替部（切替部）、８ｂはＡＤ変換値切替部（切替部）、９はデバッグツール、１０はデジタル信号出力部（デジタル信号出力素子）、１１はアナログ信号出力部（アナログ信号出力素子）を示す。

Claims (4)

1. パッケージにマイクロコンピュータおよび周辺素子が互いに電気的に接続された状態で内蔵されたシステムインパッケージであって、
   前記マイクロコンピュータは、
   前記システムインパッケージの外部に接続されたデバッグツールによりデバッグするときに前記周辺素子が発生する信号に代えて代替信号を発生する代替信号発生部と、
   前記周辺素子の発生信号と前記代替信号発生部の代替信号とを切替可能であると共に前記デバッグするときに前記代替信号に切替えて出力する切替部と、
   前記切替部により切替えられた代替信号が与えられる機能部とを備え、
   前記機能部が代替信号に応じて動作した状態において、前記システムインパッケージの外部に接続されたデバッグツールによってデバッグ可能に構成され、
   前記マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知するイベント制御部を備え、
   前記代替信号発生部は、前記イベント制御部からイベント発生が通知されたときに代替信号を発生するように構成され、
   前記イベント制御部からイベント発生が通知されたときにトレース処理を開始、終了するトレース制御部を備えたことを特徴とするシステムインパッケージ。
2. パッケージにマイクロコンピュータおよび周辺素子が互いに電気的に接続された状態で内蔵されたシステムインパッケージであって、
   前記マイクロコンピュータは、
   前記システムインパッケージの外部に接続されたデバッグツールによりデバッグするときに前記周辺素子が発生する信号に代えて代替信号を発生する代替信号発生部と、
   前記周辺素子の発生信号と前記代替信号発生部の代替信号とを切替可能であると共に前記デバッグするときに前記代替信号に切替えて出力する切替部と、
   前記切替部により切替えられた代替信号が与えられる機能部とを備え、
   前記機能部が代替信号に応じて動作した状態において、前記システムインパッケージの外部に接続されたデバッグツールによってデバッグ可能に構成され、
   前記マイクロコンピュータが動作するときの実行アドレス、データアドレス、データ、カウント数などの少なくとも何れか一つの条件をイベント発生条件としてイベント発生を通知するイベント制御部を備え、
   前記代替信号発生部は、前記イベント制御部からイベント発生が通知されたときに代替信号を発生するように構成され、
   前記イベント制御部が発生した２つのイベント間の時間を測定する時間測定部を備えたことを特徴とするシステムインパッケージ。
3. 前記周辺素子はデジタル信号を発生するデジタル信号出力素子を含み、前記デジタル信号出力素子の発生信号は前記システムインパッケージ内で電気的に前記マイクロコンピュータに接続され、前記発生信号は前記システムインパッケージの端子には出力されていないことを特徴とする請求項１または２記載のシステムインパッケージ。
4. 前記周辺素子はアナログ信号を発生するアナログ信号出力素子を含み、前記アナログ信号出力素子の発生信号は前記システムインパッケージ内で電気的に前記マイクロコンピュータに接続され、前記発生信号は前記システムインパッケージの端子には出力されていないことを特徴とする請求項１〜３の何れか一項に記載のシステムインパッケージ。

Images