JP5557232B2 - 赤外線撮像素子モジュール - Google Patents

Description

この発明は、入射した赤外線による温度変化を温度センサで検出する赤外線撮像素子モジュールに関する。

従来の赤外線撮像素子モジュールでは、２次元状に配置された感光画素と、感光画素から断熱構造および赤外線吸収構造の少なくとも一方を除外して構成した参照画素とによって画素エリアが構成されている。画素エリアの各画素は、行毎に駆動線によって互いに接続され、列毎に信号線によって互いに接続されている。また、駆動線と平行に、駆動線と同一の抵抗値を有するバイアス線が設けられ、画素エリアの列毎に、信号線からの信号とバイアス線からの信号との差を一定時間積分して出力する差動積分回路が設けられている。差動積分回路からの参照画素に対応する信号は、サンプルホールド回路によって保持され、基準電圧と比較されてその差に応じたバイアス電圧がバイアス線に出力される。
これにより、駆動線での電圧降下によるオフセット分布と、素子温度の変化による温度ドリフトとを抑制して、後段回路でのダイナミックレンジオーバーが発生することを防止している（例えば、特許文献１参照）。

特開２００５−２１４６３９号公報

赤外線撮像素子モジュールにおいては、差動積分回路に入力される電圧に対して、画素の両端電圧以外に、信号線での電圧降下が影響する。信号線での電圧降下量は、画素行毎に異なるので、差動積分回路からの出力も画素行毎に異なった値となる。そのため、撮像素子からの素子出力には、信号線の抵抗による信号線方向のオフセット分布が存在する。

従来の赤外線撮像素子モジュールでは、差動積分回路からの参照画素に対応する信号が、サンプルホールド回路によって保持され、バイアス発生回路で基準電圧と比較されて、その差に応じたバイアス電圧がバイアス線に出力される。ここで、信号が保持された参照画素を含む画素行に対して、この保持された信号に基づくバイアス電圧が出力される場合には、信号線での電圧降下によるオフセット分布が低減される。
しかしながら、サンプルホールド回路で保持された信号がバイアス発生回路で比較されて出力されるときには、サンプルホールド回路やバイアス発生回路での処理による時間遅延により、差動積分回路からの出力が既に次の行に移っている。そのため、信号線での電圧降下によるオフセット分布を低減することができないという問題があった。

また、従来の赤外線撮像素子モジュールでは、参照画素における温度変化を抽出するために、参照画素の出力を低域通過フィルタに入力し、フィルタを通過した信号をバイアス電圧としてバイアス線に供給している。ここで、この温度変化の周期を数Ｈｚとしていたので、フィルタの帯域も数Ｈｚに設定されている。
しかしながら、信号線方向に発生するオフセット分布は、数ｋＨｚの帯域があるので、フィルタを通過できずにそのまま残存する。そのため、後段回路のダイナミックレンジを超えて、クリップ発生を生じやすくなるという問題があった。

この発明は、上記のような課題を解決するためになされたものであり、撮像素子の信号線方向に存在するオフセット分布を低減することができる赤外線撮像素子モジュールを得ることを目的とする。

この発明に係る赤外線撮像素子モジュールは、赤外線撮像素子と、赤外線撮像素子の信号線方向に存在するオフセット分布を低減する補正手段とを備えた赤外線撮像素子モジュールであって、赤外線撮像素子は、画素エリアに２次元状に複数配置された感光画素と、画素エリア内の列方向に複数配置され、赤外線の吸収によっては自身の温度が変化しない参照画素と、画素エリアの各画素の一方の極を行毎に共通接続した駆動線と、駆動線の１つを選択して電源に接続する垂直走査回路と、画素エリアの各画素の他方の極を列毎に共通接続した信号線と、駆動線と平行に配置され、画素エリアの列毎に分岐点が設けられたバイアス線と、画素エリアの列毎に設けられ、信号線からの信号とバイアス線の分岐点からの信号との差を積分して出力する差動積分回路と、差動積分回路からの出力信号の１つを選択する水平走査回路とを有し、補正手段は、水平走査回路で選択された出力信号のうち、参照画素に対応する出力信号を、感光画素の行毎に記憶するとともに、この出力信号と基準電圧との差をとって参照画素毎に補正信号を生成し、感光画素の同じ行に対する次回以降の走査周期において、垂直走査回路で選択された駆動線に接続された参照画素に対応する補正信号を、バイアス線に出力するものである。

この発明に係る赤外線撮像素子モジュールによれば、補正手段は、水平走査回路で選択された出力信号のうち、参照画素に対応する出力信号を記憶するとともに、この出力信号と基準電圧との差をとって参照画素毎に補正信号を生成し、次回以降の走査周期において、垂直走査回路で選択された駆動線に接続された参照画素に対応する補正信号を、バイアス線に出力する。
そのため、撮像素子の信号線方向に存在するオフセット分布を低減することができる赤外線撮像素子モジュールを得ることができる。

この発明の実施の形態１に係る赤外線撮像素子モジュールを示す回路図である。 （ａ）、（ｂ）は、この発明の実施の形態１に係る赤外線撮像素子モジュールの感光画素を例示する構成図である。 この発明の実施の形態１に係る赤外線撮像素子モジュールの差動積分回路を例示する回路図である。

以下、この発明の赤外線撮像素子モジュールの好適な実施の形態につき図面を用いて説明するが、各図において同一、または相当する部分については、同一符号を付して説明する。

実施の形態１．
図１は、この発明の実施の形態１に係る赤外線撮像素子モジュールを示す回路図である。
図１において、赤外線撮像素子の画素エリアには、感光画素１が２次元状に複数配置されている。また、赤外線の吸収によっては自身の温度が変化しない参照画素２が、画素エリア内の列方向に複数配置されている。ここで、参照画素２は、画素エリアの左端の１列として配置されている。

なお、図１では、参照画素２が画素エリアの左端の１列として配置されているが、これに限定されず、どの１列に配置されてもよい。また、参照画素２は、１列である必要はなく、複数列設けられてもよい。
また、図１では、説明を簡単にするために、画素エリアを４×４画素の構成としているが、画素数はこれに限定されるものではない。

各感光画素１は、断熱構造と赤外線吸収構造とを有し、１個または直列接続された複数個のダイオードから構成されている。感光画素１の構造について、図２を参照しながら詳細に説明する。
図２は、この発明の実施の形態１に係る赤外線撮像素子モジュールの感光画素１を例示する構成図である。

図２（ａ）、（ｂ）において、温度センサとなるＰＮ接合ダイオード１０１は、シリコン基板１０２に設けられた中空部１０３の上に、２本の長い支持脚１０４によって支持されており、ダイオード１０１の電極配線１０５は、支持脚１０４に埋め込まれている。なお、ＰＮ接合ダイオード１０１は、感度を高めるために、複数個が直列接続されていることが望ましい。中空部１０３は、ＰＮ接合ダイオード１０１とシリコン基板１０２との間の熱抵抗を高めて、断熱構造を形成している。

この例では、ＰＮ接合ダイオード１０１がＳＯＩ基板のＳＯＩ層上に形成されており、ＳＯＩ層下の埋め込み酸化膜が中空構造を支持する構造体の一部になっている。また、ダイオード部に熱的に接触している赤外線吸収構造１０６は、図の上方から入射する赤外線を効率良く吸収できるように、支持脚１０４の上方に張り出した構造となっている。なお、図２の(ｂ)では、下部の構造を判りやすくするため、図の前方の部分での赤外線吸収構造を除いて示してある。

赤外線が感光画素１に入射すると、赤外線吸収構造１０６で吸収され、上記の断熱構造により感光画素１の温度が変化し、温度センサとなるＰＮ接合ダイオード１０１の順方向電圧特性が変化する。このＰＮ接合ダイオード１０１の順方向電圧特性の変化量を、所定の検出回路で読み取ることにより、入射した赤外線量に応じた出力信号を取り出すことができる。赤外線撮像素子では、感光画素１が２次元状に複数配置されており、それらを順にアクセスしていく構造となっている。

このような素子では、画素間の特性均一性が重要であるが、ダイオードの順方向電圧やその温度依存性は、個体間のバラツキが非常に小さく、赤外線撮像素子にとって温度センサにダイオードを用いることは、特性均一性を図る上で特に有効である。なお、この発明において、赤外線吸収構造は、素子に入射した赤外線を吸収して温度センサの温度上昇を生ぜしめる構造であれば良く、上記の構造に限定されない。また、この発明において、断熱構造は、赤外線吸収による温度センサの温度変化を妨げる構造であればよく、上記の中空構造に限定されない。

図１に戻って、参照画素２は、断熱構造および赤外線吸収構造の少なくとも一方を有しない他は、感光画素１と実質的に同様の構成を有している。この参照画素２は、画素エリア内の一部の感光画素１から、断熱構造および赤外線吸収構造の少なくとも一方を除外して構成されてもよい。これにより、参照画素２は、赤外線撮像素子全体の温度変化に応じた参照信号を出力する。なお、赤外線吸収に対する感度が必要なレベルにまで落ちれば、断熱構造および赤外線吸収構造の何れか一方は残してもよい。

参照画素２によって参照信号を出力することにより、素子温度に対する感光画素１の応答特性を正確に模擬することができ、精度の高い温度ドリフト補正を実行することが可能となる。特に、画素エリア内の一部の感光画素１から、断熱構造および赤外線吸収構造の少なくとも一方を除外して参照画素２とすることにより、製造条件のわずかな違いによる特性のずれを防止して、感光画素１の温度応答特性をより高精度に模擬することができる。なお、参照画素２に代えて、サーミスタを用いてもよい。

画素エリアの感光画素１および参照画素２の一方の極には、駆動線３が行毎に共通して接続されている。各駆動線３の終端には、スイッチ４が設けられ、各スイッチ４は、電源線５を介して電源６に接続されている。ここで、垂直走査回路７により駆動線３が順番に選択されると、スイッチ４が閉じて、電源６からの電圧がスイッチ４および駆動線３を経て、感光画素１および参照画素２に印加される。

また、画素エリアの感光画素１および参照画素２の他方の極には、信号線８が列毎に共通して接続されている。各信号線８の終端には、第１定電流源９が接続されている。
また、図１において、画素エリアの上方には、画素エリアの列毎に分岐点が設けられたバイアス線１０が駆動線３と平行に配置されている。バイアス線１０の各分岐点には、第１定電流源９とほぼ同一の電流を流す第２定電流源１１が接続されている。ここで、第１定電流源９と第２定電流源１１とは、互いに近接して設けられている。

バイアス線１０は、駆動線３とほぼ同一の電圧降下を生じるように、駆動線３とほぼ同一の抵抗値を有している。なお、バイアス線１０は、駆動線３とほぼ同一の電圧降下を生じればよく、必ずしも駆動線３と同一の抵抗値を有する必要はない。そのため、第１定電流源９の電流値が第２定電流源１１の電流値と異なる場合には、それに応じて駆動線３とバイアス線１０とが互いに異なる抵抗値を有していてもよい。

また、画素エリアの列毎に、差動積分回路１２が設けられている。差動積分回路１２は、マイナス側端子およびプラス側端子にそれぞれ第１定電流源９の両端電圧および第２定電流源１１の両端電圧が入力されると、両電圧の差を一定時間積分、増幅して出力する。
差動積分回路１２の構造について、図３を参照しながら詳細に説明する。
図３は、この発明の実施の形態１に係る赤外線撮像素子モジュールの差動積分回路１２を例示する回路図である。

図３において、差動積分回路１２は、第１定電流源９の両端電圧と第２定電流源１１の両端電圧とを入力側に接続した差動電圧電流変換アンプ１２１と、差動電圧電流変換アンプ１２１の出力側に接続された積分容量１２２と、積分容量１２２を周期的にリセットするリセットトランジスタ１２３とを有している。差動電圧電流変換アンプ１２１は、負帰還なしの状態で接続されており、その出力インピーダンスと積分容量１２２のキャパシタンスとの積（＝時定数）は、積分時間の５倍以上となるように設定されている。

積分容量１２２の入力端には、サンプルホールド用トランジスタ１２４、サンプルホールド容量１２５およびリセットトランジスタ１２６からなるサンプルホールド回路１２７が接続されている。積分後の出力は、サンプルホールド回路１２７でサンプリングされ、バッファ１２８を介して出力される。
この差動積分回路１２は、負帰還しない状態の差動電圧電流変換アンプ１２１を用いて積分回路が構成されているので、演算増幅器を用いた一般的な構成と比較して、回路構成を簡略化することができる。

図１に戻って、各差動積分回路１２の出力端には、スイッチ１３が設けられている。ここで、水平走査回路１４によりスイッチ１３が順番に選択されると、選択された差動積分回路１２からの出力信号が、出力アンプ１５を介して出力端子１６から出力される。
バイアス線１０では、駆動線３とほぼ同一の電圧降下を生じているので、上記の構成によって、駆動線３での電圧降下分を出力からキャンセルし、駆動線３によるオフセット分布を抑制することができる。

また、この赤外線撮像素子では、画素エリアの左端の１列に配置された参照画素２に接続された第１定電流源９の両端電圧を参照信号として読み出す。この参照信号は、通常の感光画素１からの信号と同様にして読み出される。すなわち、参照画素２の信号線８に接続された第１定電流源９の両端電圧と、バイアス線１０に接続された第２定電流源１１の両端電圧とが、それぞれ差動積分回路１２のマイナス側端子およびプラス側端子に入力されて、積分、増幅される。そして、水平走査回路１４およびスイッチ１３によって、通常の画像読み出しの１ライン毎に参照画素２に対応した出力信号が読み出され、出力アンプ１５を介して出力端子１６から出力される。

また、赤外線撮像素子の出力端子１６と入力端子１７との間には、水平走査回路１４で選択された出力信号のうち、参照画素２に対応する出力信号を記憶するとともに、この出力信号と基準電圧との差をとって参照画素２毎に補正信号を生成し、次回以降の走査周期において、垂直走査回路７で選択された駆動線３に接続された参照画素２に対応する補正信号を、バイアス線１０に出力する補正回路（補正手段）２０が接続されている。
補正回路２０は、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）コンバータ２１、制御回路（処理手段）２２、ラインメモリ２３、減算器（減算手段）２４、基準電源２５、およびＤ／Ａ（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ）コンバータ２６を有している。

Ａ／Ｄコンバータ２１は、水平走査回路１４で選択された出力信号のうち、参照画素２に対応する出力信号をデジタル変換して制御回路２２に出力する。制御回路２２は、Ａ／Ｄコンバータ２１からの出力信号とラインメモリ２３に記憶された出力信号の平均値とに基づいて、参照画素２毎に平均化処理を実行する。ここで、出力信号を平均化することにより、信号に重畳するノイズを除去することができる。ラインメモリ２３は、制御回路２２で平均化された出力信号の平均値を記憶するとともに、この平均値を減算器２４および制御回路２２に出力する。なお、ラインメモリ２３は、出力信号の平均値を記憶できる容量を有していれば、別のメモリであってもよい。

減算器２４の正入力側には基準電源２５が接続され、負入力側にはラインメモリ２３が接続されている。減算器２４は、ラインメモリ２３からの出力信号の平均値と基準電源２５からの基準電圧との差をとって、補正信号を生成する。Ｄ／Ａコンバータ２６は、減算器２４で生成された補正信号をアナログ変換し、入力端子１７を介してバイアス線１０に出力する。これにより、参照画素２からの出力信号と基準電圧との差に応じて、この差を減少させる方向にバイアス線１０の電圧を変化させることができる。

補正回路２０からの補正信号は、参照画素２毎の出力信号の平均値と基準電圧との差として出力される。ここで、各参照画素２は、それぞれ画素エリアの各行と対応している。そこで、補正回路２０は、次回以降の走査周期において、垂直走査回路７で選択された駆動線３に接続された参照画素２に対応する補正信号を、バイアス線１０に出力する。
また、この補正信号には、信号線８での電圧降下によるオフセット成分と、素子温度の変化による温度ドリフト成分とが含まれている。そのため、補正信号をバイアス線１０に出力することにより、信号線８での電圧降下によるオフセット分布と、素子温度の変化による温度ドリフトとを低減することができる。

なお、基準電源２５の基準電圧は、ある一定の電圧であれば良く、特定の電圧値には限定されない。すなわち、基準電圧は、フィードバックする補正信号を一定の電圧に自動修正する際の基準となるものである。したがって、基準電圧は、ある一定の電圧であり、かつ、差動積分回路１２からの出力信号が後段回路のダイナミックレンジに入るように選択されていれば、どのような電圧であってもよい。

以上のように、実施の形態１によれば、補正手段は、処理手段により、水平走査回路で選択された出力信号のうち、参照画素に対応する出力信号に対して、参照画素毎に平均化処理を実行し、出力信号の平均値を記憶する。また、補正手段は、減算手段により、記憶された出力信号の平均値と基準電圧との差をとって参照画素毎に補正信号を生成する。また、補正手段は、次回以降の走査周期において、垂直走査回路で選択された駆動線に接続された参照画素に対応する補正信号を、バイアス線に出力する。
信号線での電圧降下によるオフセット成分を含む補正信号をバイアス線に出力することにより、撮像素子の信号線方向に存在するオフセット分布を低減することができる。
また、この補正信号には、素子温度の変化による温度ドリフト成分が含まれているので、素子温度の変化による温度ドリフトを低減することができる。
また、撮像素子の信号線方向に存在するオフセット分布が低減されるので、後段回路でのゲインを十分にとることができる。

なお、上記実施の形態１において、制御回路２２は、Ａ／Ｄコンバータ２１からの出力信号とラインメモリ２３に記憶された出力信号の平均値とに基づいて、参照画素２毎に平均化処理を実行すると説明したが、これに限定されない。
制御回路２２は、赤外線撮像素子の立ち上がり時の所定期間（所定時間または所定回数）のみ、平均化処理を実行してもよい。例えば、制御回路２２は、信号線８での電圧降下によるオフセット成分を得るために、赤外線撮像素子の立ち上がり時の所定回数にわたって参照画素２毎の出力信号を平均し、オフセット成分を含む平均値をラインメモリ２３に記憶させる。そして、制御回路２２は、その後は平均化処理を実行せず、減算器２４は、立ち上がり時にラインメモリ２３に記憶された出力信号の平均値と基準電源２５からの基準電圧との差をとって、補正信号を生成する。
この場合には、平均化処理による補正回路２０の処理負荷を低減することができる。

また、制御回路２２は、要求があったときのみ、平均化処理を実行してもよい。例えば、制御回路２２は、外部信号等にて要求があったときのみ、所定期間（所定時間または所定回数）にわたって参照画素２毎の出力信号を平均し、オフセット成分を含む平均値をラインメモリ２３に記憶させる。そして、制御回路２２は、その後は平均化処理を実行せず、減算器２４は、要求があったときにラインメモリ２３に記憶された出力信号の平均値と基準電源２５からの基準電圧との差をとって、補正信号を生成する。
この場合には、平均化処理による補正回路２０の処理負荷を低減しつつ、素子温度の変化による温度ドリフトに追従することができる。なお、要求は、外部より任意に与えられてもよいし、例えばタイマを用いて一定期間毎に与えられてもよい。

また、制御回路２２は、重み付け平均を用いて平均化処理を実行してもよい。例えば、制御回路２２は、赤外線撮像素子の立ち上がり後所定回数の平均化処理に大きな重み付けを与え、次第に重み付けを減少させる。
この場合には、信号線８での電圧降下によるオフセット成分を残しつつ、素子温度の変化による温度ドリフトに追従することができる。

また、制御回路２２は、平均化処理を行うことなくＡ／Ｄコンバータ２１からの出力信号をそのままラインメモリ２３に記憶し、減算器２４は、この出力信号と基準電源２５からの基準電圧との差をとって、補正信号を生成してもよい。
この場合には、急激な温度変化等が生じた場合であっても、高い追従性を発揮することができる。

１ 感光画素、２ 参照画素、３ 駆動線、５ 電源線、６ 電源、７ 垂直走査回路、８ 信号線、９ 第１定電流源、１０ バイアス線、１１ 第２定電流源、１２ 差動積分回路、１４ 水平走査回路、１５ 出力アンプ、２０ 補正回路（補正手段）、２２ 制御回路（処理手段）、２４ 減算器（減算手段）、２５ 基準電源。

Claims (6)

1. 赤外線撮像素子と、前記赤外線撮像素子の信号線方向に存在するオフセット分布を低減する補正手段とを備えた赤外線撮像素子モジュールであって、
   前記赤外線撮像素子は、
   画素エリアに２次元状に複数配置された感光画素と、
   前記画素エリア内の列方向に複数配置され、赤外線の吸収によっては自身の温度が変化しない参照画素と、
   前記画素エリアの各画素の一方の極を行毎に共通接続した駆動線と、
   前記駆動線の１つを選択して電源に接続する垂直走査回路と、
   前記画素エリアの各画素の他方の極を列毎に共通接続した信号線と、
   前記駆動線と平行に配置され、前記画素エリアの列毎に分岐点が設けられたバイアス線と、
   前記画素エリアの列毎に設けられ、前記信号線からの信号と前記バイアス線の分岐点からの信号との差を積分して出力する差動積分回路と、
   前記差動積分回路からの出力信号の１つを選択する水平走査回路と、を有し、
   前記補正手段は、前記水平走査回路で選択された出力信号のうち、前記参照画素に対応する出力信号を、前記感光画素の行毎に記憶するとともに、この出力信号と基準電圧との差をとって参照画素毎に補正信号を生成し、前記感光画素の同じ行に対する次回以降の走査周期において、前記垂直走査回路で選択された駆動線に接続された参照画素に対応する補正信号を、前記バイアス線に出力することを特徴とする赤外線撮像素子モジュール。
2. 前記補正手段は、
   前記水平走査回路で選択された出力信号のうち、前記参照画素に対応する出力信号に対して、参照画素毎に平均化処理を実行する処理手段と、
   前記処理手段で平均化された前記出力信号と前記基準電圧との差をとって前記補正信号を生成する減算手段と、を有する
   ことを特徴とする請求項１に記載の赤外線撮像素子モジュール。
3. 前記処理手段は、前記赤外線撮像素子の立ち上がり時の所定期間のみ前記平均化処理を実行することを特徴とする請求項２に記載の赤外線撮像素子モジュール。
4. 前記処理手段は、外部から要求があったときのみ前記平均化処理を実行することを特徴とする請求項２に記載の赤外線撮像素子モジュール。
5. 前記処理手段は、重み付け平均を用いて前記平均化処理を実行することを特徴とする請求項２に記載の赤外線撮像素子モジュール。
6. 前記赤外線撮像素子は、
   前記信号線の各終端に接続された第１定電流手段と、
   前記バイアス線の各分岐点に接続され、前記第１定電流源と同一の電流を流す第２定電流源と、をさらに有し、
   前記バイアス線は、前記駆動線と同一の抵抗値を有することを特徴とする請求項１から請求項５までの何れか１項に記載の赤外線撮像素子モジュール。

Images