JP5539618B2 - 超高真空管のための半導体取り付け - Google Patents

超高真空管のための半導体取り付け Download PDF

Info

Publication number
JP5539618B2
JP5539618B2 JP2007513190A JP2007513190A JP5539618B2 JP 5539618 B2 JP5539618 B2 JP 5539618B2 JP 2007513190 A JP2007513190 A JP 2007513190A JP 2007513190 A JP2007513190 A JP 2007513190A JP 5539618 B2 JP5539618 B2 JP 5539618B2
Authority
JP
Japan
Prior art keywords
high vacuum
ultra
package
die
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007513190A
Other languages
English (en)
Other versions
JP2007537598A (ja
Inventor
コステロ、ケネス・エー
ローデリック、ケヴィン・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intevac Inc
Original Assignee
Intevac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intevac Inc filed Critical Intevac Inc
Publication of JP2007537598A publication Critical patent/JP2007537598A/ja
Application granted granted Critical
Publication of JP5539618B2 publication Critical patent/JP5539618B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/26—Image pick-up tubes having an input of visible light and electric output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Description

本発明は、超高真空管での半導体ダイまたは半導体ダイ組立体の効率的で物理的に適した取り付けおよび相互接続に関する。
本発明は超高真空（ＵＨＶ）管に使用される真空ハウジング内でダイを取り付けるのに適した真空適合ダイ結合技術である。特に本発明が有用となる応用は、たとえば、特許文献１（米国特許第４６８７９２２号明細書）（ＣＣＤ）および特許文献２（米国特許第６２８５０１８号Ｂ１明細書）（ＣＭＯＳ）に開示されているように、半導体ダイ（ＣＣＤまたはＣＭＯＳ）がイメージングシステムで直接電子の衝撃をうける真空環境下で、ＣＣＤ（電荷結合素子）またはＣＭＯＳとともの使用されるときである。本発明ではまた、光電陰極を含む真空管で、セラミックのような熱的に不一致の基板に、ハイブリッドリードアウト集積回路素子（ＲＯＩＣ）を取り付けることができる。
米国特許第４６８７９２２号明細書 米国特許第６２８５０１８号Ｂ１明細書
たとえば、特許文献３（米国特許第６２８１５７２号明細書）に開示の従来技術では、中間ペデスタルが熱的に一致しない材料の間に使用されている。ペデスタルは、最終素子において熱膨張係数（ＴＣＥ）不一致によるゆがみを制限するために、ＴＣＥが中間であって、使用領域が限定される。最終素子に誘導されたゆがみは、ＴＣＥ掛けるろう付け材の凝固からの変化掛けるろう付けの一次元寸法に比例する。典型的なろう付け材および融点は、ＡｕＳｎ（〜２８０℃）およびＡｕＧｅ（〜３６１℃）合金である。半導体素子を有する最新の光電陰極を含むセンサーは典型的に超高真空（ＵＨＶ）条件下でシールされている。これらの条件を達成するために、真空管の要素は典型的に、要素からガスを除去するために真空下、２００℃を超える温度で焼き付けされる。典型的に、ろう付け材料は、真空管内で半導体素子の位置を正確に定めるために固定材を使用し位置合わせされる。固定材は後で除去され、真空管はＵＨＶシールサイクルを受ける。半導体素子が真空シール工程の間確実に移動しないように、ろう付け合金の融点は高温である。高融点のろう付けの欠点は、それが常温で冷えると、最終製品においてかなりのひずみを残すことである。従来技術で採用されている他のアプローチは単純にひずみを最小にするために、ろう付けパッドの最大の一次元の寸法を最小にすることである。１．２７mmのろう付けパッドは、ＡｕＳｎのろう付けとは非常によく機能する。特許文献４（米国特許第６５０７１４７号明細書）は、非常に小さな領域のろう付けを使用するＵＨＶ応用に適して従来技術のパッケージを開示する。しかし、このアプローチもまた欠点を有する。小さなパッドの使用は、半導体素子とその下の基板との間の熱の移動を制限する。電子衝撃ＣＭＯＳイメージングセンサーまたはＣＭＯＳ電極をもつＲＯＩＣの場合、チップからのセンサーの熱は、センサーの性能を低下させる。従来技術でのこれら課題は、ＵＨＶ管の真空領域内でダイを有効に取り付ける真空適合ダイ結合技術の使用により避けられ、あるいは相当に除去される。
米国特許第６２８１５７２号明細書 米国特許第６５０７１４７号明細書
特許文献３に開示のもののような従来技術のＵＨＶ管では、半導体素子と真空エンベロープの内側との間の電気的な接続は、半導体ダイの露出面から真空パッケージの下側に位置する表面へと伸びるワイヤー結合の使用により行われる。このワイヤー結合の使用は、半導体素子と熱膨張係数が一致しないパッケージとの間で多数の電気的接続子を作る確立した信頼のある方法である。このアプローチの欠点は、上に位置する半導体ダイの突出した外形の外側にある環状リングのパッド専用のパッケージ容積があることである。低融点で物理的に適したろう付け材の使用で、接続パッドは半導体ダイの下で移動することができ、そのためパッケージの容積および突出した領域が保護される。
本発明は、従来技術およびペデスタルを使用した場合の欠点を最小ないし除去し、コストの低減を図る。本発明は、半導体素子をその下の基板に結合するために、インジウム（融点が〜１５６℃）または低融点（２００℃以下）の金属または合金（予想される有用な温度範囲にわたって延性を維持している）を使用することである。低融点の結合材料を選択することは、その材料が真空管の真空処理の間、再溶融することを意味する。パッドが典型的に、ろう付け材の形状を特定し、ろう付け材の冶金を制御するために、半導体素子または他の基板とろう付け材との間の中間体として使用される。再溶解についての問題は二つのアプローチのうちのひとつで扱うことができる。一つのアプローチは、従前のろう付け材が使用された中央に位置するパッド（一次元の寸法が最大で、０．０５インチ（１．２７mm））を低融点の金属が使用されたひとつまたは複数のパッドで取り囲むようにすることである。他方、より好適なアプローチは、半導体素子およびその下の基板に、整合したパターンで小さく、好適には丸いパッドアレーを形成することである。パッド、冶金、形状、ろう付け材の容積を適切に選択すると、ダイは、真空処理でろう付け材が溶けるとき、ろう付け材の表面張力により形成される位置合わせ力により、真空管内で適切に位置合わせされ維持される。実際上、開示のアプローチは、この分野で使用される従来技術により達成されるものよりも半導体素子の位置づけの再現性、平坦性を良くする。表面張力による力は、完全な溶融状態で、重大な位置の移動、位置の逆転ということなしに、ダイを支持するのに十分なものである。さらに、ＡｕＳｎろう付け材で予想される場合よりも、インジウムろう付け材では、一次元の寸法がより長くなる。このことは、インジウムが延性を維持するという事実から推測でき、したがってＴＣＥの不一致により誘導される残留ゆがみを軽減する。多数の小さなパッドの使用はまた、ダイとその下の基板との間の熱の移動の問題を扱うために使用することができる。個々のろう付け材は小さく、ろう付け材は、全ダイ領域の大部分にわたるように、緻密に包まれ、そのため有効な熱移動が容易となる。このアプローチは、１平方センチメートルのダイに対しても有効であることを示している（この技術が大きなダイに対して有用でないといういかなる示唆もない）。
半導体素子への電気的な接続は適切な冶金により達成することができる。この技術は重大な熱膨張形の不一致に順応し、常温と液体窒素の温度（大気圧）との間で何度も熱サイクルを受けても信頼のあるものであることを示している。この技術は、近接焦点真空管に対し非常に有益である（ワイヤー結合と異なり、新規な接触技術は露出面がより平坦である）。このことは、過度の生産性の損失なしに、覆い被さる真空管の壁を半導体素子の表面近くに移動させることができる。このことはまたイメージセンサーを高性能にする。このことはまた、半導体素子がＣＣＤまたはＣＭＯＳイメージャーである、近接焦点真空イメージングセンサーに対し特にいえることである。この場合、カソード−半導体間隙またはＭＣＰ−半導体間隙が、イメージャーの性能および“ハロー（Halo）”と言われている性能パラメータに影響を与える。真空管間隙は典型的に、真空管のバイアスされた二つの面（負の極にある光電陰極またはマクロチャネルプレート（ＭＣＰ）と、正の極にある半導体素子）の間にあるピーク電場により制限される。その設計上の間隙は、最大の設計上の電場を形成する間隙を、半導体素子の面の上の突出部の高さに加えることにより、さらに電極のろう付け材のものを含むパッケージの平行度の許容量により見積もることができる。たとえば、最大の電場が２００Ｖ／ミルで電圧降下が１０００Ｖとなる設計がされたとすると、最大の電場の設計上の間隙は５ミル（０．１２７mm）となる。典型的なワイヤー結合は約３ミル（０．０７６２mm）、電極の面の上に伸びる。典型的な固定ろう付け材に対する平行度の許容量はほぼ２ミル（０．０５０８mm）である。結局は、１０ミル（０．２５４mm）の設計上の間隙は、高生産性を達成するために必要となる。本発明にしたがった半導体ダイでは、最大の電場は、開始した際の５ミル（０．１２７mm）間隙のままである。電極面の上の突出部は＜＜１ミル（０．０２５４mm）である。平行度の許容量は＜０．５ミル（０．０１２７mm）となった。その結果、高生産性の設計上の間隙は〜５．５ミル（０．１４mm）になった。このことは分解能やハローを顕著に改良する。したがって、本発明は真空管の分解能を改良するのと同様に、高性能の近接焦点管に寄与する。
同様の電気的な相互接続のアプローチは、フリップチップパッケージ化およびボールグリッドアレー（ＢＧＡ）とともに使用する集積回路の業界で調べられた。しかし、ＢＧＡとともに使用するために開発された技術は有機材料の使用である。特許文献５（米国特許第６６５６７６８号明細書）はＢＧＡパック化のアプローチを開示する。最終素子の機械的、熱的性能を高めるために、はんだペーストバインダー、はんだフラックス、最後にアンダーフィル材として有機物が使用される。しかし有機物は、本発明を実施する真空管の光電陰極が有機物の使用の結果として損傷を受けることから、ＵＨＶ処理環境下では使用することができない。ＵＨＶ処理に必要な高温度では、有機物は破壊されガスを発生する。結局、有機物の使用を除去することが本発明の他の利点でもある。
米国特許第６６５６７６８号明細書
標準的なプロセスおよび設計上の規則にそって設計された市販のセラミックパッケージを採用することが、本発明の目的である。標準的な多重層のセラミック製パッケージが使用されるが、これは京セラの“多重層セラミック設計ガイドライン”（１９９５年ＣＡＴ／２Ｔ９５０４ＴＨＡ／１２４４Ｅ）に説明されている。セラミック製パッケージの製造についての他の技術もあり、本発明において使用することができる。
複数のダイ結合パッドが半導体電極をその下の基板に止め付けるために使用される。好適な実施例としては、少なくとも三つの異なるパッドが使用される。ダイはろう付けにより止め付けられる。融点が低く、蒸気圧が低い、展性のある材料がろう付け材として使用される。インジウムおよびその合金は良いろう付け材である。パッドは典型的に、基板、典型的にはパッケージと整合するパターンで半導体素子に付着される。以下の材料が適切なろう付けパッドを形成するものである。
ＳｉＯｘＮｙ−３０００オングストローム（この層の厚さおよびｘ／ｙ比は重要ではない。）
クロム−２０００オングストローム
金−５００オングストローム
他の材料もまた適切なろう付けパッドを形成する。
ＳｉＯｘＮｙ−３０００オングストローム（この層の厚さおよびｘ／ｙ比は重要ではない。）
チタニウム−２００オングストローム
プラチナ−５０００オングストローム
金−５００オングストローム
ＳｉＯｘＮｙ層は絶縁体で、シリコン基板上に付着されると特に有用な二次のバリアー層として機能する。クロムおよびプラチナはろう付け材に対するバリアー層として機能する。最後の金の層はインジウムを含むろう付け材に対するぬれ材として機能する。このことは有機物を必要とせず、またフラックスを必要とせずに高い生産性を可能とする。過度の厚い金の層が結合の信頼性を悪化させる。二相図は、もろい中間金属合成物、おそらくＡｕＩｎ２が、金とインジウムとが上記ろう付けの間溶融状態で混合し、そして凝固するときに形成されることを示している。この層は、純粋な展性のあるインジウムのマトリクス内にもろく、粗い立方晶系結晶として生じる。結晶片が臨界値を越えると、ろう付け材はもはや展性をもたず、基板としてだめになる。金は、半導体ろう付けパッドとパッケージダイ結合パッドからろう付け部に入る。半導体素子とパッケージとの間のろう付け部は典型的に、ほぼ円柱状となるように設計される。その結果、インジウムろう付け材内の金の部分（両表面上に付着厚さが固定され、ろう付け条件も固定されているとする）は、単位領域当たりのインジウムおよび結合厚さの両方にほぼ逆比例する。実際上、標準的な金でコートされた京セラのダイパッドおよび上記の半導体結合パッドを使用すると、４ミル（０．１０１６mm）以下のろう付け部の厚さは信頼性のないものであることが分かり、６ミル（０．１５２４mm）以上の厚さのろう付け部は非常に有用であることが分かった。ろう付けパッドの直径がろう付けの厚さ以上であるとき、任意の半導体ダイ位置づけ性能が得られる。現在、１０ミル（０．２５４mm）またはそれ以上のパッドが６ミル（０．１５２４mm）の厚さを達成するために使用されている。
図１は本発明に使用する半導体素子１０を示す。この素子１０には、限定するものではないが、電子衝撃ＣＣＤ（ＥＢＣＣＤ）、電子衝撃ＣＭＯＳ、電子衝突活性画素センサー（ＥＢＡＰＳ）、電子感知性ＲＯＩＣのようなイメージングセンサーがある。ＥＢＣＣＤ、ＥＢＡＰＳ素子の場合、半導体素子は、図１に図示の側の反対側にある薄い層にある。これら素子では、半導体素子は典型的にシリコンまたはガラスの支持構造物に結合される。こらは、半導体装置の裏打ちを容易に薄くする。特許文献１、特許文献５（米国特許出願第２００３／００６６９５１号Ａ１明細書）に、このような素子の改良電子衝撃イメージングを改良するものとして開示されている。これらの場合、符号１０はこの結合構造または半導体素子を示す。特許文献６（米国特許第６０２０６４６号明細書）は、ＵＨＶ適合性集積回路ダイ組立体を製造する一つの方法を説明する。符号５、９は大きさの異なるろう付けパッドを示す。ろう付けパッド５は相互接続トレース１３の上に位置し、これによりダイ組立体の上にある結合パッドは、相互接続のろう付けパッド５と接続する。ろう付けパッド９は相互接続パッド１３および相互接続のろう付けパッド５から電気的に絶縁されている。シリコン基板の場合、パッドまたは相互接続は典型的に、ＳｉＯｘＮｙ層（厚さが３０００オングストローム）上に付着される。Ｐｙｒｅｘ（登録商標）上に付設されたＥＢＣＣＤまたはＥＢＡＰＡ素子の場合では、ＳｉＯｘＮｙ層は素子の正面および側面のシリコンの上に位置する。相互接続パッド１３は典型的に、厚さが５００オングストロームのチタニウム層、厚さが２０００オングストロームのアルミニウム、厚さが５００オングストロームのクロムから成る。パッドは２０００オングストロームのクロムおよび５００オングストロームの金から成る。半導体素子１はほぼ１センチ平方である。
米国特許出願第２００３／００６６９５１号Ａ１明細書 米国特許第６０２０６４６号明細書
純粋なインジウムは好適なろう付け材料である。しかし、スズ、銀、アルミニウム、ガリウムといった材料も、低融点、低蒸気圧で展性のあるろう付け接点部を形成するために、それぞれ一緒に、またはインジウムと一緒に使用することができる。ビスマス、カドミウム、鉛のようなろう付けや半田付け材料として一般的な材料は多少蒸気圧が高く、そのため、ＵＨＶようの機器には十分な注意が払われなければならない。
ろう付けパッドの構成は非常に広範囲な格子にわたって変化してもよい。しかし、一般的に、信頼性のある結合をもたらすいくつかのガイドラインがある。まず、最小のパッドの大きさはろう付けの厚さに等しいかそれよりも大きいか（＞＝）でなければならない。ろう付け材および標準的な京セラパッド金属化のようにインジウムを使用するとき、呼びろう付け厚さが５８ミル（１．４７mm）のものが対象となる。このことは、インジウムの量がパッケージ許容誤差を補償するために調節できる機能的に有用な範囲である。言い換えると、よう付けの厚さは、ギャップに詰め物をするために使用することができ、このことによりパッケージの許容量が緩和される。このことはパッケージのコストを低減する。このように、平均的な間隙が詰め物され平行化されることは分かるであろう。したがって、最小のろう付けパッドの大きさは、対象のろう付けの厚さの上限範囲で特定される。相互接続パッド５は直径が約１０ミル（０．２５４mm）である。実際上は、直径が１０ミル（０．２５４mm）の大きさのアルミニウムパッドは５−８ミル（０．１２５−０．２０３mm）の対象ろう付けの厚さのものとともに使用することができた。混合したパッドの大きさは、特に問題もなく個々のダイに使用することができた。一般的に、パッドのアレーは、パッドの間で均等にゆがみを誘導するＴＣＴの均衡を図るために対称的となっている。パッド９は典型的、電気的な相互接続パッドよりも大きい。大きさが５０から１００ミル（１．２７−２．５４mm）のパッド９のアレーは、半導体ダイ（組立体）１０からの熱をよく移す。厚さが５ミル（０．１２７mm）の対象のろう付けは真空処理においてさらに利点を有する。半導体ダイのベースとパッケージとの間の間隙が大きければ大きいほど、ＵＨＶ管処理に必要な真空焼き付けサイクルの間、それらの表面をより効率的で容易にポンピングすることができる。
ろう付けパッドへの電気的な接続は、別個の金属トレース１３を介してなされる。このトレースは、ＳｉＯｘＮｙ層と第一のパッド金属層との間に付着される。電気的トレースは典型的に、厚さが５００オングストロームのチタニウム層、それに続く２００００オングストロームのアルミニウム、それに続く５００オングストロームのクロムからなる。電気的トレースは典型的に、結合パッドから出て、ダイの側方をまわり焼き付け結合表面に至る。インジウムがろう付け材料として使用されると、トレースに対してろう付け材料のぬれがみられず、さらなるマスキング層が必要とならない。さらに、特定のダイ用の結合パッドとなるように、同じ金属化付着の物理的な位置を再配置するために、一般的なセラミックパッケージで同じ金属化付着を採用することができる。
図２に示されているように、好適な実施例の管体部１７は、特許文献４（米国特許第６５０７１４７号明細書）に詳細に開示されている。この特許文献４は、ここで開示されているダイおよび相互接続のアプローチを説明していない。一体的となったセラミック体は好適なアプローチではあるが、ここで開示されているダイおよび相互接続技術は高感度ハイブリッド固体センサー用として特許文献５（米国特許出願第２００３／００６６９５１Ａ１明細書）に開示され、従前の金属／セラミックろう付け高真空管組立体とでも使用できる。相互接続パッド２１およびダイ結合パッド２５は、標準的な多重層セラミックパッケージ製造方法（京セラの“多重層セラミック設計ガイドライン”（１９９５年、ＣＡＴ／２Ｔ９５０４ＨＴＡ／１２４４Ｅ）、他の多重層セラミック供給者による同様のガイドライン）により作られる。ダイ結合パッド２５は典型的に、パッケージの反対側から一つのピンに電気的に接続される。相互接続パッド２１のそれぞれがパッケージ２７の反対側にある個々のピンに結びつけられる。符号２７は金属化パッドを示す。
ダイ結合および相互連結パッドの好適な形状は、丸くない形状が非常にうまくいってはいるが、丸いものである。ダイ結合パッド２５は半導体素子からパッケージの背面壁部に効率的に熱が移動するように密にパッケージされている。図２において、相互連結パッド２１の輪郭は約1平方センチで、半導体ダイの大きさとほぼ一致する。
半導体ダイ１０は組み合うパッドのそれぞれの間にろう付け材を配置し、ろう付けサイクルの間に物理的に積み重ねられた部分を設けることによりパッケージ１７と一緒となって組み立てられる。インジウムがろう付け材として使用されると、組立体は、それら部分が物理的に整合し、互いに押し付けられるときに、一体化する。さらなる整合や取り付けが必要とされない。積み重ねられたところのいくつかで結合すると、ろう付け材料の表面張力はＸ方向およびＹ方向の両方向で整合し、Ｚ方向で互いに部分を引きつける。
ろう付け処理の間、インジウムの母材（preform）が金属化パッド２７にわたって付着される。このことにより、インジウムは溶け、パッド２７に対してぬれた状態となる。このインジウム層は真空管を光電陰極に対して密着させるために使用することができる。
図３は相互接続ろう付けを含む結合ダイの略示断面図である（スケールは分かりやすいようにしてある）。この図において、半導体素子１０は、展性ろう付け２９を介してパッケージ１７にろう付けされている。パッド５に対して知られた方法およびパッド２１に対する京セラの標準相互接続パッド金属化を使用して、ろう付けの容積は、すくなくとも厚さが４ミル（０．１０２mm）のろう付けを行えるように選択される。層３３（図４）はＳｉＯｘＮｙ層である（典型的に、厚さが約３０００オングストロームで、相互接続トレースの電気的絶縁を行う）。絶縁体はほとんどこの目的のために使用することができるが、ＳｉＯｘＮｙは、最小のピンホール、最小の応力で容易に付着でき、接続の必要のある領域から容易にエッチングできるように選択された。層３７は、活性回路および相互接続部を含む半導体素子の一部を示す。
センサーがろう付け処理の間働いた後、真空焼き付けされ、活性光電陰極４１にシールされる。シールは、パッド２７に対してぬれたインジウム層４５へと光電陰極４１を押し付けることによりなされる。半導体素子１に極めて近い光電陰極４１では、このアプローチは組立体１０の頂部面からワイヤー接続をなくすものよりも利点がある。同様に、パッケージ１７について、３ミル（０．０７５mm）の平坦さについての標準的な許容量は、組立体１０と光電陰極４１との間の間隙をパッケージの深さを測定し、ろう付け２９で使用されるろう付け材料を調節することにより、埋めることに利点は明らかであろう。
図４はセラミックパッケージ１７の表面に、融点が低温のろう付け材２９を介して取り付けられた半導体ダイ組立体１０の断面を示す。ろう付けの形成は、パッケージのパッド２１と、半導体ダイ組立体の電気的な相互接続パッド５との間になされる。電気的接続パッド５は、トレース１３を介して、層３７により示される半導体回路に接続される。パッド５の電気的な絶縁は、ＳｉＯｘＮｙ層３３を介することで確実となる。図４は分かりやすいスケールにし、薄膜は図示よりはるかに薄い。
本発明は特定の実施例を参照して説明してきたが、本発明の範囲、特許請求の範囲から逸脱することなく、種々の修正および変更が可能であることは当業者の知るところである。
図１は底面上の結合パッドの位置や分布を示す半導体素子の略示図である。 図２は、セラミック製の真空管体部内にある整合パターンの略示図である。 図３は、半導体素子およびそのパッケージを示す展性ろう付けの略示断面図を示す。 図４は、パッケージされた真空管の結合素子の断面図である。

Claims (27)

  1. 超高真空（ＵＨＶ）管の製造の際に半導体ダイを異なる材料のパッケージの内面に結合する方法であって、
    複数の結合パッドをダイの表面に形成する工程と、
    複数の整合結合パッドをパッケージの前記内面に形成する工程と、
    前記結合パッドと前記整合結合パッドとのそれぞれの間に、２００℃以下の融点をもつろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドの表面を互いに位置合わせする工程と、
    前記ダイを前記パッケージに結合するためのろう付けサイクルを通して、そして次の前記ろう付け材を再溶融させ、前記パッケージ内の圧力を１０-7Ｐａ以下にする超高真空処理サイクルを通して、互いに位置合わせされた前記表面を維持する工程と、
    を含む方法。
  2. 超高真空（ＵＨＶ）管の製造の際に半導体ダイを異なる材料のパッケージの内面に結合する方法であって、
    複数の結合パッドをダイの表面に形成する工程と、
    複数の整合結合パッドをパッケージの前記内面に形成する工程と、
    前記結合パッドと前記整合結合パッドとのそれぞれの組み合わせのうちの一方の組み合わせの間に、２００℃を超える超高真空処理の間、溶解しないろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドとのそれぞれの組み合わせのうちの他方の組み合わせの間に、２００℃以下の融点をもつろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドの表面を互いに位置合わせする工程と、
    前記ダイを前記パッケージに結合するためのろう付けサイクルを通して、そして次の前記パッケージ内の圧力を１０-7Ｐａ以下にする超高真空処理サイクルを通して、互いに位置合わせされた前記表面を維持する工程と、
    を含む方法。
  3. イメージング素子としての超高真空（ＵＨＶ）管であって、
    半導体ダイと、
    当該真空管のためのセラミック製ハウジングと、
    を有し、
    前記ダイは、前記セラミック製ハウジング内の結合パッドにより、前記ダイ内の対応する結合パッドにより、そしてパッドのそれぞれの組み合わせのものの間にある、ハウジング内を超高真空とする真空処理の間、再溶融する２００℃以下の融点をもつろう付け材により、前記セラミック製ハウジングに電気的に接続する複数の接続子を有し、前記対応する結合パッドは、前記ハウジングにあるピンのそれぞれに結びつけられ、前記ハウジング内は１０-7Ｐａ以下の超高真空である、
    ことを特徴とする超高真空管。
  4. 前記ハウジング内の超高真空中に光電陰極を有する、請求項３に記載の超高真空管。
  5. 前記半導体ダイが電荷結合素子からなり、前記電荷結合素子が近接イメージングのために、前記光電陰極と整合する、ことを特徴とする請求項４に記載の超高真空管。
  6. 前記半導体ダイがＣＭＯＳ素子からなり、該ＣＭＯＳ素子は近接イメージングのために、前記光電陰極と整合する、ことを特徴とする請求項４に記載の超高真空管。
  7. 前記半導体ダイが、支持基板に結合された背面薄化シリコンイメージングセンサーからなり、該センサーは近接イメージングのために、前記光電陰極と整合する、ことを特徴とする請求項４に記載の超高真空管。
  8. 前記パッドがＳｉＯｘＮｙ、クロムおよび金からなる、請求項４に記載の超高真空管。
  9. 前記パッドがＳｉＯｘＮｙ、チタニウム、プラチナおよび金からなる、請求項４に記載の超高真空管。
  10. 前記ろう付け材が、低融点の金属または合金からなる、請求項３に記載の超高真空管。
  11. 前記ＣＭＯＳ素子が、当該超高真空管内で前記光電陰極が電子衝撃を受けるように、前記超高真空管内で前記光電陰極と整合するＡＰＳ素子からなる、請求項８に記載の超高真空管。
  12. 前記ろう付け材が低融点の金属または合金からなる、請求項９に記載の超高真空管。
  13. 前記ろう付け材がインジウムからなる、請求項６または１２に記載の超高真空管。
  14. イメージング素子としての超高真空（ＵＨＶ）管であって、
    半導体ダイと、
    当該真空管のための異なる材料のハウジングと、
    を有し、
    前記ダイは、前記ハウジング内の結合パッドにより、前記ダイ内にある電気的に絶縁された結合パッドにより、そして前記結合パッドの間にあり、２００℃以下の融点をもつろう付け材により、前記セラミック製ハウジングに電気的に接続され、前記ハウジング内は１０-7Ｐａ以下の超高真空であり、前記ハウジングはさらに前記ハウジングにあるピンのそれぞれに結びつけられる対応する相互接続パッドを有する、
    ことを特徴とする超高真空管。
  15. 前記ろう付け材がインジウムからなる、請求項３または１４に記載の超高真空管。
  16. 前記ハウジング内の前記結合パッドが互いに電気的に接続される、請求項３または１４に記載の超高真空管。
  17. 前記真空内に前記半導体ダイと位置合わせされるＭＣＰを有し、
    該ＭＣＰへの入力イメージに対応して前記半導体ダイの入力部にイメージが形成される、請求項３または１４に記載の超高真空管。
  18. イメージセンサーを製造する方法であって、
    セラミック製パッケージの内面に半導体ダイを結合する工程と、
    前記パッケージ内で前記半導体ダイに隣接して光電陰極を配置する工程と、
    シリコン製ダイの表面に電気的に絶縁された複数の結合パッドを形成する工程と、
    前記セラミック材からなるパッケージの前記内面に複数の整合係合パッドを形成する工程と、
    前記結合パッドと前記整合結合パッドとのそれぞれの組み合わせのものの間にろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドの表面を互いに位置合わせする工程と、
    前記ダイを前記セラミック製パッケージに結合するためのろう付けサイクルを通して、そして次の前記ろう付け材を再溶融させ、前記パッケージ内の圧力を１０-7Ｐａ以下にする超高真空処理サイクルを通して、互いに位置合わせされた前記表面を維持する工程と、
    を含む方法。
  19. インジウムが前記ろう付け材として使用される、請求項１８に記載の方法。
  20. 近接焦点化イメージが前記半導体ダイの入力部で形成されるように、前記光電陰極と前記半導体ダイとが配置される、請求項１８に記載の方法。
  21. 超高真空（ＵＨＶ）管の製造の際に半導体ダイをパッケージの内面に結合する方法であって、
    ダイの表面に複数の結合パッドおよび複数の相互接続パッドを形成する工程と、
    パッケージの前記内面に複数の整合結合パッドおよび複数の整合相互接続パッドを形成する工程と、
    前記結合パッドと前記相互接続パッドとのそれぞれの間に、２００℃以下の融点をもつろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドの表面を互いに位置合わせする工程と、
    前記ダイを前記パッケージに結合させるためのろう付けサイクルを通して、そして次の前記ろう付け材を再溶融させ、前記パッケージ内の圧力を１０-7Ｐａ以下にする超高真空処理サイクルを通して、互いに位置合わせされた前記表面を維持する工程と、
    を含む方法。
  22. 超高真空（ＵＨＶ）管の製造の際に半導体ダイを異なる材料のパッケージの内面に結合する方法であって、
    ダイの表面に複数の結合パッドを形成する工程と、
    パッケージの前記内面に複数の整合結合パッドを形成する工程と、
    前記結合パッドと前記整合結合パッドとのそれぞれの間に、２００℃以下の融点をもつろう付け材を設ける工程と、
    前記結合パッドと前記整合結合パッドの表面を互いに位置合わせする工程と、
    前記ダイを前記パッケージに結合するためのろう付けサイクルを通して、そして次の前記ろう付け材を再溶融させ、前記パッケージ内の圧力を１０−７Ｐａ以下にする超高真空処理サイクルを通して、互いに位置合わせされた前記表面を維持する工程と、
    を含み、位置合わせを維持する力がろう付け材の表面張力により形成される方法。
  23. イメージング素子としての超高真空（ＵＨＶ）管であって、
    半導体ダイと、
    当該真空管のためのハウジングと、
    を有し、
    前記ダイは、前記ハウジング内のパッドにより、前記ダイ内のパッドにより、そしてパッドのそれぞれの組み合わせのものの間にある、前記ハウジング内を超高真空とする真空処理の間、再溶融する２００℃以下の融点をもつろう付け材により、前記ハウジングに接続する複数の接続子を有し、前記ハウジング内は１０−７Ｐａ以下の超高真空であり、前記半導体ダイと前記ダイと向かい合う前記ハウジングとの間の間隙は、前記半導体ダイを前記ハウジングに結合するために使用される前記ろう付けの直径の一倍よりも大きくない、ことを特徴とする超高真空管。
  24. 前記真空内で前記半導体ダイと位置合わせされるＭＣＰおよび光電陰極を有し、
    光電陰極により形成される電位イメージから形成される、前記ＭＣＰへの入力イメージに対応して前記半導体ダイの入力部にイメージが形成される、請求項３に記載の超高真空管。
  25. 前記半導体ダイが基板に支持される背面薄化されたＣＭＯＳ素子からなる、請求項２４に記載の超高真空管。
  26. 前記半導体ダイが基板に支持される背面薄化された電荷結合素子からなる、請求項２４に記載の超高真空管。
  27. 前記半導体ダイがＲＯＩＣからなる、請求項２４に記載の超高真空管。
JP2007513190A 2004-05-14 2005-05-02 超高真空管のための半導体取り付け Expired - Fee Related JP5539618B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/846,060 US7012328B2 (en) 2004-05-14 2004-05-14 Semiconductor die attachment for high vacuum tubes
US10/846,060 2004-05-14
PCT/US2005/015086 WO2005114727A2 (en) 2004-05-14 2005-05-02 Semiconductor die attachment for high vaccum tubes

Publications (2)

Publication Number Publication Date
JP2007537598A JP2007537598A (ja) 2007-12-20
JP5539618B2 true JP5539618B2 (ja) 2014-07-02

Family

ID=35308623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007513190A Expired - Fee Related JP5539618B2 (ja) 2004-05-14 2005-05-02 超高真空管のための半導体取り付け

Country Status (4)

Country Link
US (2) US7012328B2 (ja)
EP (2) EP3089208B1 (ja)
JP (1) JP5539618B2 (ja)
WO (1) WO2005114727A2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7607560B2 (en) * 2004-05-14 2009-10-27 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7012328B2 (en) * 2004-05-14 2006-03-14 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7772609B2 (en) * 2004-10-29 2010-08-10 Ledengin, Inc. (Cayman) LED package with structure and materials for high heat dissipation
US8816369B2 (en) 2004-10-29 2014-08-26 Led Engin, Inc. LED packages with mushroom shaped lenses and methods of manufacturing LED light-emitting devices
US9929326B2 (en) 2004-10-29 2018-03-27 Ledengin, Inc. LED package having mushroom-shaped lens with volume diffuser
US7670872B2 (en) * 2004-10-29 2010-03-02 LED Engin, Inc. (Cayman) Method of manufacturing ceramic LED packages
US8134292B2 (en) * 2004-10-29 2012-03-13 Ledengin, Inc. Light emitting device with a thermal insulating and refractive index matching material
US8324641B2 (en) * 2007-06-29 2012-12-04 Ledengin, Inc. Matrix material including an embedded dispersion of beads for a light-emitting device
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
US7972885B1 (en) * 2008-09-25 2011-07-05 Banpil Photonics, Inc. Broadband imaging device and manufacturing thereof
US8075165B2 (en) * 2008-10-14 2011-12-13 Ledengin, Inc. Total internal reflection lens and mechanical retention and locating device
US20100117106A1 (en) * 2008-11-07 2010-05-13 Ledengin, Inc. Led with light-conversion layer
US8507300B2 (en) * 2008-12-24 2013-08-13 Ledengin, Inc. Light-emitting diode with light-conversion layer
US8598793B2 (en) 2011-05-12 2013-12-03 Ledengin, Inc. Tuning of emitter with multiple LEDs to a single color bin
US7985000B2 (en) * 2009-04-08 2011-07-26 Ledengin, Inc. Lighting apparatus having multiple light-emitting diodes with individual light-conversion layers
US8384097B2 (en) 2009-04-08 2013-02-26 Ledengin, Inc. Package for multiple light emitting diodes
US8303141B2 (en) * 2009-12-17 2012-11-06 Ledengin, Inc. Total internal reflection lens with integrated lamp cover
US9345095B2 (en) 2010-04-08 2016-05-17 Ledengin, Inc. Tunable multi-LED emitter module
US8858022B2 (en) 2011-05-05 2014-10-14 Ledengin, Inc. Spot TIR lens system for small high-power emitter
US9080729B2 (en) 2010-04-08 2015-07-14 Ledengin, Inc. Multiple-LED emitter for A-19 lamps
US8513900B2 (en) 2011-05-12 2013-08-20 Ledengin, Inc. Apparatus for tuning of emitter with multiple LEDs to a single color bin
US11032884B2 (en) 2012-03-02 2021-06-08 Ledengin, Inc. Method for making tunable multi-led emitter module
US9897284B2 (en) 2012-03-28 2018-02-20 Ledengin, Inc. LED-based MR16 replacement lamp
US9234801B2 (en) 2013-03-15 2016-01-12 Ledengin, Inc. Manufacturing method for LED emitter with high color consistency
US9406654B2 (en) 2014-01-27 2016-08-02 Ledengin, Inc. Package for high-power LED devices
JP6563495B2 (ja) 2014-11-26 2019-08-21 エルイーディエンジン・インコーポレーテッド 穏やかな調光及び色調整可能なランプ用のコンパクトなｌｅｄエミッタ
US9530943B2 (en) 2015-02-27 2016-12-27 Ledengin, Inc. LED emitter packages with high CRI
US10219345B2 (en) 2016-11-10 2019-02-26 Ledengin, Inc. Tunable LED emitter with continuous spectrum
US10575374B2 (en) 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips
CN112872720A (zh) * 2021-01-07 2021-06-01 南京精准传感科技有限公司 一种钎焊传感器烧结底座的制作工艺
US11428531B1 (en) 2021-03-22 2022-08-30 Northrop Grumman Systems Corporation Diffusion block for an evacuated instrument system

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350886A (en) * 1980-02-25 1982-09-21 Rockwell International Corporation Multi-element imager device
FR2488444A1 (fr) * 1980-08-08 1982-02-12 Thomson Csf Dispositif semi-conducteur utilisable en tres haute frequence et son procede de fabrication
US4379218A (en) * 1981-06-30 1983-04-05 International Business Machines Corporation Fluxless ion beam soldering process
FR2574239B1 (fr) 1984-11-30 1987-01-23 Labo Electronique Physique Capteur d'images pour camera fonctionnant en mode " jour-nuit "
US4921157A (en) * 1989-03-15 1990-05-01 Microelectronics Center Of North Carolina Fluxless soldering process
US5090609A (en) * 1989-04-28 1992-02-25 Hitachi, Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
JPH02303676A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd ろう材接合法および処理装置ならびに半導体装置
JPH06333987A (ja) * 1993-05-18 1994-12-02 Hitachi Ltd 電子回路接合装置及び電子回路接合方法
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
US5370301A (en) * 1994-01-04 1994-12-06 Texas Instruments Incorporated Apparatus and method for flip-chip bonding
JPH08139096A (ja) * 1994-11-07 1996-05-31 Sony Corp 電子部品及び電子部品の実装方法並びに電子部品の実装装置
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
US5612256A (en) * 1995-02-10 1997-03-18 Micron Display Technology, Inc. Multi-layer electrical interconnection structures and fabrication methods
US5800726A (en) * 1995-07-26 1998-09-01 International Business Machines Corporation Selective chemical etching in microelectronics fabrication
JPH09129680A (ja) * 1995-10-26 1997-05-16 Hitachi Ltd 半導体ペレットおよびそれを使用した半導体装置
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
CA2213034C (en) * 1996-09-02 2002-12-17 Murata Manufacturing Co., Ltd. A semiconductor device with a passivation film
JP4098852B2 (ja) * 1997-07-24 2008-06-11 浜松ホトニクス株式会社 電子管
US6020646A (en) 1997-12-05 2000-02-01 The Charles Stark Draper Laboratory, Inc. Intergrated circuit die assembly
US6281572B1 (en) * 1997-12-05 2001-08-28 The Charles Stark Draper Laboratory, Inc. Integrated circuit header assembly
US5994784A (en) * 1997-12-18 1999-11-30 Micron Technology, Inc. Die positioning in integrated circuit packaging
US6303986B1 (en) 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
AU1983199A (en) * 1999-01-21 2000-08-07 Hamamatsu Photonics K.K. Electron tube
US6331753B1 (en) * 1999-03-18 2001-12-18 Litton Systems, Inc. Image intensifier tube
US6285018B1 (en) 1999-07-20 2001-09-04 Intevac, Inc. Electron bombarded active pixel sensor
JP2001053074A (ja) * 1999-08-05 2001-02-23 Seiko Epson Corp 半導体装置及びその製造方法
US6642593B2 (en) * 1999-12-27 2003-11-04 Texas Instruments Incorporated Microelectromechanical switch
US6656768B2 (en) 2001-02-08 2003-12-02 Texas Instruments Incorporated Flip-chip assembly of protected micromechanical devices
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
KR100398716B1 (ko) * 2000-06-12 2003-09-19 가부시키가이샤 히타치세이사쿠쇼 반도체 모듈 및 반도체 장치를 접속한 회로 기판
US6581640B1 (en) * 2000-08-16 2003-06-24 Kelsey-Hayes Company Laminated manifold for microvalve
US6507147B1 (en) * 2000-08-31 2003-01-14 Intevac, Inc. Unitary vacuum tube incorporating high voltage isolation
US6747258B2 (en) 2001-10-09 2004-06-08 Itt Manufacturing Enterprises, Inc. Intensified hybrid solid-state sensor with an insulating layer
CN1445049A (zh) * 2002-03-19 2003-10-01 日本胜利株式会社 焊锡膏、焊接成品及焊接方法
US7017795B2 (en) * 2003-11-03 2006-03-28 Indium Corporation Of America Solder pastes for providing high elasticity, low rigidity solder joints
US7012328B2 (en) 2004-05-14 2006-03-14 Intevac, Inc. Semiconductor die attachment for high vacuum tubes
US7183641B2 (en) * 2005-03-30 2007-02-27 Intel Corporation Integrated heat spreader with intermetallic layer and method for making
US7224067B2 (en) * 2005-09-15 2007-05-29 Intel Corporation Intermetallic solder with low melting point

Also Published As

Publication number Publication date
EP3089208B1 (en) 2018-01-24
US20060113655A1 (en) 2006-06-01
EP1745506A4 (en) 2008-09-17
EP1745506A2 (en) 2007-01-24
US7608533B2 (en) 2009-10-27
WO2005114727A2 (en) 2005-12-01
US7012328B2 (en) 2006-03-14
EP3089208A1 (en) 2016-11-02
JP2007537598A (ja) 2007-12-20
WO2005114727A3 (en) 2006-02-02
US20050253242A1 (en) 2005-11-17
EP1745506B1 (en) 2016-07-13

Similar Documents

Publication Publication Date Title
JP5539618B2 (ja) 超高真空管のための半導体取り付け
JP5063597B2 (ja) 高真空容器用半導体ダイアタッチメント
US7429724B1 (en) Low profile wire bond for an electron sensing device in an image intensifier tube
US6204090B1 (en) Method for attaching a die to a carrier utilizing an electrically nonconductive layer
US8044523B2 (en) Semiconductor device
US5185613A (en) Hybrid structures
JP5798181B2 (ja) コリメータ結合構造及びコリメータ結合方法
JPS6336136B2 (ja)
WO2013084529A1 (ja) 撮像装置およびその製造方法
US6281572B1 (en) Integrated circuit header assembly
JP2000100869A (ja) 半導体装置およびその製造方法
JP3261912B2 (ja) バンプ付き半導体装置およびその製造方法
Clayton et al. Assembly technique for a fine-pitch, low-noise interface; Joining a CdZnTe pixel-array detector and custom VLSI chip with Au stud bumps and conductive epoxy
US11621289B2 (en) Compact proximity focused image sensor
JP3175315U (ja) 金属箔配線による半導体装置
KR100359790B1 (ko) 반도체 패키지 및 그 제조방법
SE204934C1 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080428

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120404

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120704

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120803

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120810

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130319

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130412

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130816

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140307

R150 Certificate of patent or registration of utility model

Ref document number: 5539618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140501

LAPS Cancellation because of no payment of annual fees