JPH09129680A - 半導体ペレットおよびそれを使用した半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 バリアメタル層とパッシベーション膜との熱
膨張係数差に伴う応力によるパッシベーション膜におけ
るクラックや剥離の発生を防止する。 【解決手段】 ペレット１１に形成されたはんだバンプ
１２の下に拡散防止層１７と接合層１８とからなるバリ
アメタル層が敷設されており、接合層１８が複数に分割
されている。 【効果】 接合層１８が複数に分割されているため、接
合層１８の熱膨張を低減できる。その結果、バリアメタ
ル層とパッシベーション膜１５との熱膨張係数差に基づ
いてパッシベーション膜１５に発生する応力を低減で
き、パッシベーション膜１５に剥離やクラックが発生す
るのを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置、特
に、半導体ペレット（以下、ペレットまたはチップとい
う。）がフリップチップ方式により配線基板（以下、単
に基板という。）にボンディングされている半導体装置
に関し、例えば、集積回路が作り込まれたペレットが基
板上にコントロールド・コラップス・リフロー・ボンデ
ィング（以下、ＣＣＢという。）により機械的かつ電気
的に接続されている半導体装置に利用して有効な技術に
関する。

【０００２】

【従来の技術】フリップチップ法とは、チップを裏返し
にしてその表面または基板に形成された接続端子を用い
てボンディングする、いわゆるフェイスダウンボンディ
ングすることから与えられた呼称である。フリップチッ
プ法には形成するその接続端子の形態によって、チップ
に金属ボールをつけるボール方式、アルミニウムあるい
は銀合金により突起電極をつけるバンプ方式、あるいは
基板にペデスタルをつけるペデスタル方式等がある。

【０００３】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ（突起電極、Ｂｕｍ
ｐ）がＮｉとＡｕメッキされたＣｕボールの表面を被覆
したはんだ（Ｐｂ−Ｓｎ）から形成されていることにあ
る。製法はまず、Ａｌ電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、バリアメタル（Ｃｒ−Ｃｕ−Ａｕ）
で電極下地を形成し、この上にＮｉおよびＡｕをメッキ
したＣｕボールを置いてはんだにて溶着したバンプを形
成する。この方法は、Ｃｕボールを介して接続するの
で、電極数の多いチップに対しては不向きである。

【０００４】そこで、この方式の改良形に、同じくコン
トロールド・コラップス・リフローチップがある。これ
は、前記ボール方式のＣｕボールに代えて、Ｓｎ−Ｐｂ
を用いて半球状のバンプを形成したものである。バンプ
はバリアメタル（Ｃｒ−Ｃｕ−Ａｕ）層を介してＡｌパ
ッド上に形成されている。ボンディングにあたってはん
だの流れすぎを防止するため、内部配線と接続しないパ
ッドを持ったチップも考え出されている。

【０００５】ＡｌあるいはＡｇ−Ｓｎバンプによるフリ
ップチップは、Ａｌ、Ａｇ合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはＳｉＯ₂ 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
バリアメタル（ＣｒやＴｉ）を接着用金属として薄く蒸
着した後、バンプ金属を付着し、バンプ部分を残してエ
ッチング除去して形成する。バンプ金属の付着厚は、エ
ッチング歩留りとボンディング性とのかねあいで決めら
れ、一般的には２５μｍ程度である。また、バンプの大
きさはチップ寸法で制限される。Ａｌ、Ａｇ−Ｓｎの代
わりにはんだを用いたフリップチップもある。

【０００６】ところで、ペレットの電気配線（Ａｌ、
Ｗ、Ｍｏ等）とバンプ（はんだ、Ａｕ等）との低融点金
属同士の機械的接続強度は弱い。また、通例、ペレット
の電気配線が形成されている表面にはパッシベーション
膜が形成されており、このパッシベーション膜はシリコ
ン酸化膜やシリコン窒化膜で形成されるため、パッシベ
ーション膜と金属で形成されたバンプ（はんだ、Ａｕ
等）との機械的接続強度は弱い。そこで、前述した通
り、フリップチップ接続においては接続端子の境界部分
の機械的強度を確保するために、接合層として機能する
バリアメタル層（Ｃｒ、Ｃｕ、Ａｕ等）がバンプの下に
敷設されている。

【０００７】また、ペレットの電気配線（Ａｌ、Ｗ、Ｍ
ｏ等）とバンプ（はんだ、Ａｕ等）とを互いに直接接触
させると、金属が相互に拡散し、拡散によって金属間化
合物等の機械的に脆い物質が形成されるため、機械的接
続強度が低下する。そこで、前述した通り、フリップチ
ップ接続においては接続部分の機械的強度を確保するた
めに、拡散防止層として機能するバリアメタル層（Ｔ
ｉ、Ｎｉ、Ａｕ等）がバンプの下に形成されている。

【０００８】なお、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「ＩＣ化実装技術」
昭和５５年１月１５日発行 Ｐ８１、Ｐ１０３〜Ｐ１０
５、がある。

【０００９】

【発明が解決しようとする課題】上記のフリップチップ
接続構造においては、パッシベーション膜とバリアメタ
ル層との熱膨張係数が相違しているため、ペレットの基
板へのボンディング時や、半導体装置の環境試験時や稼
働時における温度サイクルによって、熱膨張係数の差に
基づいてパッシベーション膜に応力が作用し、パッシベ
ーション膜に剥離やクラックが発生するという問題点が
ある。

【００１０】本発明の目的は、バリアメタル層とパッシ
ベーション膜との熱膨張係数差に伴う応力によるパッシ
ベーション膜における剥離やクラックの発生を防止する
ことができる半導体装置を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。

【００１３】すなわち、パッシベーション膜に開設され
たスルーホールの底に電極パッドが形成されているとと
もに、この電極パッド上およびパッシベーション膜上の
電極パッド周辺部にバリアメタル層が敷設されており、
このバリアメタル層の上にはんだバンプが形成されてい
る半導体ペレットにおいて、前記バリアメタル層におけ
る少なくともはんだバンプ側の層に空白部が二次元的に
形成されていることを特徴とする。

【００１４】

【作用】前記した手段によれば、バリアメタル層がバン
プの下の領域に一様に形成されておらず部分的に形成さ
れていることにより、バリアメタル層の熱膨張が低減さ
れるため、バリアメタル層とパッシベーション膜との熱
膨張係数差によって発生する機械的応力は低減する。そ
の結果、パッシベーション膜に剥離やクラックが発生す
るのを未然に防止することができる。

【００１５】

【発明の実施の形態】図１は本発明の一実施形態である
半導体ペレットを示しており、（ａ）は全体斜視図、
（ｂ）はバンプ部の拡大部分断面図、（ｃ）は（ｂ）の
ｃ−ｃ線に沿う平面断面図である。図２は本発明の一実
施形態である半導体装置を示しており、（ａ）は正面
図、（ｂ）は拡大部分断面図である。

【００１６】本実施形態において、本発明に係る半導体
ペレットは図１に示されているように構成され、また、
本発明に係る半導体装置はその半導体ペレットが使用さ
れて図２に示されているように構成されている。すなわ
ち、半導体装置３０は半導体素子を含む集積回路が作り
込まれた図１に示されている半導体ペレット（以下、ペ
レットという。）１１を、電極パッドおよび電気配線が
作り込まれた配線基板（以下、基板という。）２１にＣ
ＣＢによって機械的かつ電気的に接続されており、ピン
・グリッド・アレーパッケージに構成されている。

【００１７】そして、このペレット１１および半導体装
置３０の最大の特徴は、基板２１にペレット１１を機械
的かつ電気的に接続した接続端子２０を形成するための
はんだバンプ１２の下に敷設されたバリアメタル層のう
ち上側のバリアメタル層１８が４分割されている点にあ
る。以下、その構成の詳細を説明する。

【００１８】まず、図１に示されているペレット１１に
ついて説明する。ペレット１１の接続側主面には接続端
子２０を形成するためのはんだバンプ１２が複数個、所
定の間隔を置いてアレー状に配列されて形成されてい
る。なお、図１おいては図示の便宜上、はんだバンプ１
２は９個だけが示されているが、実際には、はんだバン
プ１２は１００個以上の多数個が設けられる。ペレット
およびバンプの製造作業は、半導体装置の製造工程にお
ける所謂前工程において、ウエハの形態で実施される。
以下、はんだバンプ１２の形成工程を主体にして、ペレ
ットの製造工程を簡単に説明する。

【００１９】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で半導体素子を含む集積回
路（図示せず）が各ペレット１１に対応するように作り
込まれる。次いで、電気配線形成工程において、集積回
路の絶縁膜１３上には電気配線１４が形成される。通
例、この電気配線１４はアルミニウムが用いられてスパ
ッタリング法や蒸着法等の適当な薄膜形成処理が実施さ
れた後に、リソグラフィー処理およびエッチング処理に
よってパターニングされて形成される。電気配線１４が
形成された表面にはパッシベーション膜１５がＣＶＤ法
等の適当な薄膜形成処理により被着される。通例、この
パッシベーション膜１５はシリコン酸化膜（ＳｉＯ₂ ）
やシリコン窒化膜（Ｓｉ₃ Ｎ₄ ）等の硬質の絶縁膜によ
って構成されている。

【００２０】このパッシベーション膜１５にはスルーホ
ール１６が複数個、互いに間隔を置かれた所定の箇所に
配列されてそれぞれ開設される。開設された各スルーホ
ール１６の底面には所定の電気配線１４が露出されてお
り、したがって、スルーホール１６により電極パッド１
６Ａが実質的に構成されている。このスルーホール１６
の開設作業は、リソグラフィー処理およびエッチング処
理により選択的に実施される。

【００２１】その後、バンプ形成工程において、蒸着等
の薄膜形成処理ならびにリソグラフィー処理およびエッ
チング処理が用いられて、ペレット１１の各電極パッド
１６Ａ、スルーホール１６の内周面およびパッシベーシ
ョン膜１５におけるスルーホール１６の周辺部には、拡
散防止層として機能するバリアメタル層１７（以下、拡
散防止層１７という。）が同心円に形成される。この拡
散防止層１７はＮｉ、Ｃｒ、Ｔｉ、Ａｕ等の金属層、あ
るいはこれらの混合層から形成されている。

【００２２】次いで、拡散防止層１７の上には蒸着等の
薄膜形成処理ならびにリソグラフィー処理およびエッチ
ング処理が用いられて、接合層として機能するバリアメ
タル層１８（以下、接合層１８という。）が同心円に形
成される。この接合層１８はＣｒ、Ｎｉ、Ｃｕ、Ａｕ等
の金属層、あるいはこれらの混合層から形成されてい
る。そして、この接合層１８は電極パッド１６Ａの中心
点を中心にして４等分に分割されている。すなわち、接
合層１８には空白部としての分割線１９が電極パッド１
６Ａの中心を起点にして十字形状に形成されており、こ
の分割線１９によって接合層１８は中心から周辺にわた
って全体的に四半円形に分割されている。この分割線１
９が形成された部分は接合層１８としては空白部になっ
ており、相対的に下地の拡散防止層１７が露出した状態
になっている。

【００２３】その後、接合層１８の上にははんだ材料
（Ｓｎ−Ｐｂ）から成るはんだバンプ１２が、薄膜形成
処理ならびにリソグラフィー処理およびエッチング処理
によって形成される。ちなみに、はんだバンプ１２はめ
っき処理によっても形成することができる。通例、はん
だバンプ１２は直径が約１００μｍの半球形状に形成さ
れる。

【００２４】以上のようにしてペレット１１およびはん
だバンプ１２が形成されたウエハは、ダイシング工程に
おいて各ペレット１１にそれぞれ分割される。ダイシン
グされた後のペレット１１は、後記する基板２１上のペ
レット搭載領域に対応する微小な平板形状に形成されて
いる。例えば、ペレット１１は１５ｍｍ×１５ｍｍの正
方形の平板形状に形成される。

【００２５】本実施形態に係る半導体装置はピン・グリ
ッド・アレーパッケージに構成されており、図２に示さ
れている基板２１が使用されている。次に、基板２１の
構成について説明する。

【００２６】基板２１はガラスセラミックが用いられて
形成されたベース２２を備えており、ベース２２はピン
・グリッド・アレーパッケージの一部を構成し得るよう
に適当な強度および大きさを有する正方形の平板形状に
形成されている。ベース２２の一主面の中央部には基板
側電極パッド２３が複数個、ペレット１１の各はんだバ
ンプ１２に対応するように配されて形成されている。ベ
ース２２の周辺部にはスルーホール２４がはんだバンプ
１２に対応する複数個、間隔をあけて１列または複数列
に環状に配置されて厚さ方向に貫通するように開設され
ており、各スルーホール２４にはスルーホール導体２５
が形成されている。そして、各スルーホール導体２５と
各基板側電極パッド２３とは電気配線２６によって電気
的に接続された状態になっている。そして、各スルーホ
ール２４にはピン２７が挿入され、ピン２７とスルーホ
ール導体２５との間にはんだ層２８が形成されることに
より、ピン２７はベース２２に機械的かつ電気的に接続
されている。なお、２９は絶縁膜である。

【００２７】上記基板２１にはＣＣＢ工程において、前
記構成に係るペレット１１がギャングボンディングされ
る。すなわち、予備はんだ処理が施された各基板側電極
パッド２３に各はんだバンプ１２がそれぞれ整合するフ
ェイスダウンの状態で、ペレット１１が基板２１に位置
合わせされて仮接着される。

【００２８】この後、適当なリフローはんだ付け処理に
よって、各はんだバンプ１２がそれぞれ溶融されること
により、ペレット１１の各電極パッド１６Ａと基板２１
の各基板側電極パッド２３との間にペレット１１の各は
んだバンプ１２による接続端子２０がそれぞれ形成され
る。この接続端子２０により、各ペレット１１は基板２
１に機械的に接続された状態になるとともに、その集積
回路が各接続端子２０によって各基板側電極パッド２３
にそれぞれ電気的に接続された状態になる。このように
して、図２に示されている半導体装置３０が製造された
ことになる。

【００２９】次に作用を説明する。パッシベーション膜
１５を形成しているシリコン酸化膜やシリコン窒化膜の
熱膨張係数に比べて、拡散防止層１７や接合層１８を形
成している金属の熱膨張係数は大きい。このため、ＣＣ
Ｂ時、さらには、半導体装置３０の稼働時等において、
大きな熱的変動が作用した際に、パッシベーション膜１
５と拡散防止層１７および接合層１８との間の熱膨張量
に大きな差が発生することにより、パッシベーション膜
１５に応力が作用し、パッシベーション膜１５に剥離や
クラックが発生するという問題点があることが、本発明
者によって明らかにされた。

【００３０】しかし、本実施形態においては、図１に示
されているように、接合層１８が４分割されているた
め、パッシベーション膜１５の熱膨張と接合層１８の熱
膨張との差の大きさが低減される。その結果、熱膨張係
数差に基づいてパッシベーション膜１５に発生する応力
が低減されるため、パッシベーション膜１５に剥離やク
ラックが発生するのが防止される。ここで、接続端子２
０のはんだ材が空白部としての分割線１９で露出した状
態になるが、拡散層１７には空白部が形成されていない
ため、はんだ材がパッシベーション膜１５および電気配
線１４に拡散することは防止される。

【００３１】前記実施形態によれば次の効果が得られ
る。 はんだバンプの下に敷設されている接合層および拡
散防止層からなるバリアメタル層のうち上側の接合層を
４分割することにより、接合層の熱膨張を低減させるこ
とができるため、バリアメタル層とパッシベーション膜
との熱膨張係数差に基づいてパッシベーション膜に発生
する応力を低減することができ、その結果、パッシベー
ション膜における剥離やクラックの発生を未然に防止す
ることができる。

【００３２】 上記により、パッシベーション膜に
作用する応力を低減することができるため、機械的強度
が比較的弱いパッシベーション膜であっても、ＣＣＢ接
続することが可能になる。

【００３３】 ＣＣＢによって基板とペレットとが接
続されるに際して、パッシベーション膜に剥離やクラッ
クが発生するのを防止することにより、ＣＣＢによる半
導体装置の歩留りを高めることができるとともに、その
品質および信頼性を高めることができる。

【００３４】 バリアメタル層のうち接合層だけを分
割線によって分割することにより、分割線の空白部にお
いてはんだバンプのはんだ材がパッシベーション膜およ
び電気配線に拡散するのを拡散層によって防止すること
ができるため、はんだ材によってパッシベーション膜お
よび電気配線に金属間化合物が生成されるのを未然に防
止することができる。

【００３５】図３は本発明の実施形態２である半導体ペ
レットのはんだバンプを省略した電極パッド部の拡大図
を示し、（ａ）は正面断面図、（ｂ）は平面図である。

【００３６】本実施形態２における半導体ペレットが前
記実施形態１における半導体ペレットと異なる点は、接
合層１８が碁盤目状に多数分割されている点にある。す
なわち、バリアメタル層のうち接合層１８は縦横に規則
的に形成された分割線１９によって多数の島状に分割さ
れており、下地である拡散防止層１７が接合層１８の空
白部である分割線１９において露出された状態になって
いる。なお、分割線１９はリソグラフィー処理およびエ
ッチング処理によって形成することができる。

【００３７】このように構成されている半導体ペレット
は、接合層１８の熱膨張をより一層低減することができ
るため、パッシベーション膜における剥離やクラックの
発生をより一層効果的に防止することができる。

【００３８】図４は本発明の実施形態３である半導体ペ
レットのはんだバンプを省略した電極パッド部の拡大図
を示し、（ａ）は正面断面図、（ｂ）は平面図である。

【００３９】本実施形態３における半導体ペレットが前
記実施形態１における半導体ペレットと異なる点は、接
合層１８が格子状に形成されている点、にある。すなわ
ち、正方形の空白部１９Ａがマトリクス状に配列されて
おり、下地である拡散防止層１７が各空白部１９Ａにお
いて島状に露出された状態になっている。

【００４０】本実施形態３においても、接合層１８は空
白部１９Ａが形成されていることによって熱膨張を低減
することができるため、前記実施形態２と同様の作用お
よび効果が奏されることになる。

【００４１】図５は本発明の実施形態４である半導体ペ
レットのバンプ部を示しており、（ａ）は拡大部分断面
図、（ｂ）は（ａ）のｂ部の拡大部分断面図である。

【００４２】本実施形態４における半導体ペレットが前
記実施形態１における半導体ペレットと異なる点は、拡
散防止層１７と接合層１８との両方がパッシベーション
膜１５の上において分割されている点、にある。

【００４３】本実施形態４においては、拡散防止層１７
と接合層１８との両方がパッシベーション膜１５の上に
おいて分割されているため、拡散防止層１７と接合層１
８の熱膨張がパッシベーション膜１５の領域において低
減するため、パッシベーション膜１５における剥離やク
ラックの発生をより一層効果的に防止することができ
る。なお、はんだバンプ１２のはんだ材が拡散防止層１
７および接合層１８に開設された空白部１９からパッシ
ベーション膜１５に拡散する蓋然性があるが、はんだ材
はパッシベーション膜１５に拡散し難いばかりでなく、
金属間化合物が形成され難いため、支障は殆ど発生しな
い。

【００４４】図６は本発明の実施形態５である半導体ペ
レットのはんだバンプにおけるパッシベーション膜部を
示しており、（ａ）は図５の（ｂ）に相当する拡大部分
断面図、（ｂ）は（ａ）のはんだバンプを省略した平面
図である。

【００４５】本実施形態５における半導体ペレットが前
記実施形態４における半導体ペレットと異なる点は、拡
散防止層１７と接合層１８との両方がパッシベーション
膜１５の上において碁盤目状に多数分割されている点に
ある。すなわち、パッシベーション膜１５の上において
拡散防止層１７が多数個、縦横互いに離間して規則的に
マトリクス状に配列されており、各拡散防止層１７の上
に一回り小さい接合層１８がそれぞれ配置されている。

【００４６】本実施形態４においては、拡散防止層１７
と接合層１８との両方がパッシベーション膜１５の上に
おいて多数に分割されているため、拡散防止層１７およ
び接合層１８の熱膨張がパッシベーション膜１５の領域
においてより一層低減するため、パッシベーション膜１
５における剥離やクラックの発生をより一層効果的に防
止することができる。

【００４７】図７は本発明の実施形態６である半導体ペ
レットのはんだバンプにおけるパッシベーション膜部を
示しており、（ａ）は図５の（ｂ）に相当する拡大部分
断面図、（ｂ）は（ａ）のはんだバンプを省略した平面
図である。

【００４８】本実施形態６における半導体ペレットが前
記実施形態４における半導体ペレットと異なる点は、拡
散防止層１７と接合層１８との両方がパッシベーション
膜１５の上において格子状に形成されており、格子状の
拡散防止層１７上に一回り小さい接合層１８が配置され
ている点、にある。

【００４９】本実施形態６においても、前記実施形態５
と同様の作用および効果が奏されることになる。

【００５０】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【００５１】例えば、はんだバンプはＳｎ−Ｐｂで形成
するに限らず、Ｓｎ−Ａｇ系はんだ等で形成してもよ
い。

【００５２】また、ペレットを基板にフリップチップボ
ンディングする方法としては、ＣＣＢ法を使用するに限
らず、他のフリップチップ法を使用してもよい。

【００５３】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるピン・
グリッド・アレーパッケージを備えている半導体装置に
適用した場合について説明したが、それに限定されるも
のではなく、ペレットが基板にフリップチップ法により
ボンディングされる半導体装置全般に適用することがで
きる。

【００５４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。

【００５５】電極パッド上およびパッシベーション膜上
の電極パッド周辺部に敷設されてその上にはんだバンプ
が形成されるバリアメタル層における少なくともはんだ
バンプ側の層に空白部を二次元的に形成することによ
り、バリアメタル層の熱膨張を低減させることができる
ため、バリアメタル層とパッシベーション膜との熱膨張
係数差によって発生する機械的応力を低減することがで
き、その結果、パッシベーション膜に剥離やクラックが
発生するのを未然に防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態である半導体ペレットを示
しており、（ａ）は全体斜視図、（ｂ）はバンプ部の拡
大部分断面図、（ｃ）は（ｂ）のｃ−ｃ線に沿う平面断
面図である。

【図２】本発明の一実施形態である半導体装置を示して
おり、（ａ）は正面図、（ｂ）は拡大部分断面図であ
る。

【図３】本発明の実施形態２である半導体ペレットのは
んだバンプを省略した電極パッド部の拡大図を示し、
（ａ）は正面断面図、（ｂ）は平面図である。

【図４】本発明の実施形態３である半導体ペレットのは
んだバンプを省略した電極パッド部の拡大図を示し、
（ａ）は正面断面図、（ｂ）は平面図である。

【図５】本発明の実施形態４である半導体ペレットのバ
ンプ部を示しており、（ａ）は拡大部分断面図、（ｂ）
は（ａ）のｂ部の拡大部分断面図である。

【図６】本発明の実施形態５である半導体ペレットのは
んだバンプにおけるパッシベーション膜部を示してお
り、（ａ）は図５の（ｂ）に相当する拡大部分断面図、
（ｂ）は（ａ）のはんだバンプを省略した平面図であ
る。

【図７】本発明の実施形態６である半導体ペレットのは
んだバンプにおけるパッシベーション膜部を示してお
り、（ａ）は図５の（ｂ）に相当する拡大部分断面図、
（ｂ）は（ａ）のはんだバンプを省略した平面図であ
る。

【符号の説明】

１１…ペレット、１２…はんだバンプ、１３…絶縁膜、
１４…電気配線、１５…パッシベーション膜、１６…ス
ルーホール、１６Ａ…電極パッド、１７…拡散防止層
（バリアメタル層）、１８…接合層（バリアメタル
層）、１９、１９Ａ…空白部（分割線）、２０…接続端
子、２１…基板、２２…ベース、２３…基板側電極パッ
ド、２４…スルーホール、２５…スルーホール導体、２
６…電気配線、２７…ピン、２９…絶縁膜、３０…半導
体装置。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パッシベーション膜に開設されたスルー
   ホールの底に電極パッドが形成されているとともに、こ
   の電極パッド上およびパッシベーション膜上の電極パッ
   ド周辺部にバリアメタル層が敷設されており、このバリ
   アメタル層の上にはんだバンプが形成されている半導体
   ペレットにおいて、 前記バリアメタル層における少なくともはんだバンプ側
   の層に空白部が二次元的に形成されていることを特徴と
   する半導体ペレット。
2. 【請求項２】 前記バリアメタル層はパッシベーション
   膜の領域においてはんだバンプ側およびパッシベーショ
   ン膜側の層に空白部が二次元的に形成されていることを
   特徴とする請求項１に記載の半導体ペレット。
3. 【請求項３】 請求項１に記載の半導体ペレットを使用
   した半導体装置であって、 前記はんだバンプに対応する電極パッドが配列されてい
   る基板を備えており、この基板と前記ペレットとが、前
   記はんだバンプと電極パッドとが整合された状態ではん
   だバンプを溶融されて形成された接続端子によって機械
   的かつ電気的に接続されていることを特徴とする半導体
   装置。