JP5525878B2 - 光電変換膜積層型固体撮像素子及び撮像装置 - Google Patents

光電変換膜積層型固体撮像素子及び撮像装置 Download PDF

Info

Publication number
JP5525878B2
JP5525878B2 JP2010061625A JP2010061625A JP5525878B2 JP 5525878 B2 JP5525878 B2 JP 5525878B2 JP 2010061625 A JP2010061625 A JP 2010061625A JP 2010061625 A JP2010061625 A JP 2010061625A JP 5525878 B2 JP5525878 B2 JP 5525878B2
Authority
JP
Japan
Prior art keywords
film
photoelectric conversion
layer
imaging device
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010061625A
Other languages
English (en)
Other versions
JP2011198855A5 (ja
JP2011198855A (ja
Inventor
拓也 高田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010061625A priority Critical patent/JP5525878B2/ja
Priority to US13/048,600 priority patent/US20110228150A1/en
Publication of JP2011198855A publication Critical patent/JP2011198855A/ja
Publication of JP2011198855A5 publication Critical patent/JP2011198855A5/ja
Application granted granted Critical
Publication of JP5525878B2 publication Critical patent/JP5525878B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、光電変換膜を積層した固体撮像素子及びこの固体撮像素子を搭載した撮像装置に関する。
従来の一般的に用いられているCCD型やCMOS型のイメージセンサ(固体撮像素子)は、半導体基板表面部に二次元アレイ状に配列形成された複数の画素(光電変換部:フォトダイオード)で構成される受光部(有効画素領域部)を備え、この受光部に結像された被写体光像に応じた被写体画像信号が、各画素から出力される構成になっている。そして、受光部の周囲には、遮光膜で覆ったオプティカルブラック(Optical Black:OB)部が設けられており、このOB部から出力された暗時の信号を基準信号として、受光部から出力された被写体画像信号のオフセット成分を除去している。
即ち、光が入射しない状態での熱的に発生するノイズ成分(=OB部出力)いわゆる暗電流を被写体画像信号(=受光部出力)から減算することにより、受光部からの微小な被写体画像信号を高精度に検出することが可能となり、固体撮像素子の高S/N化が達成可能となる。
上述した従来のCCD型やCMOS型の固体撮像素子は、半導体基板上に、光電変換部(フォトダイオード)と、光電変換部で検出した被写体画像信号を外部に読み出す信号読出回路(CCD型であれば電荷転送路及び出力アンプ、CMOS型であればMOSトランジスタ回路)とを同じ半導体基板表面部に形成しなければならないため、固体撮像素子のチップ面積に対する光電変換部の占める割合を100%にすることはできないという開口率の問題がある。この開口率は、近年では、画素の微細化に伴って小さくなる傾向があり、S/Nを低下させる要因となってきている。
そこで、光電変換部を半導体基板表面部に設けずに、半導体基板には信号読出回路だけを設け、半導体基板の上方に光電変換膜を積層する構造の固体撮像素子が注目を集めるようになってきている。
例えば、下記の特許文献1に記載されている積層型固体撮像素子は、半導体基板表面上方に積層したアモルファスシリコン等で光電変換を行ってX線や電子線を検出する様になっている。また、下記の特許文献2記載の光電変換膜積層型固体撮像素子は、赤色検出用の光電変換膜と、緑色検出用の光電変換膜と、青色検出用の光電変換膜の3つの光電変換層を設け、被写体のカラー画像を撮像する様になっている。
そして、特許文献1記載の固体撮像素子では、固体撮像素子の最表面のうち、有効画素領域(受光部)の周囲に厚さ2μmの遮光層を積層することで、暗電流を検出する様になっている。特許文献2記載の固体撮像素子では、半導体基板表面と最下層の光電変換膜との間に遮光膜を積層し、光が信号読出回路に入射しない様にしているだけであり、OB部の構成については特に考慮していない。
特開平6―310699号公報 特開2006―228938号公報
特許文献1に記載されている積層型固体撮像素子では、OB部に設ける遮光膜を、厚さ2μm積層しているため、OB部と受光部との間に2μmの段差が生じている。従って、この段差部分に光に入射し乱反射すると、被写体画像を劣化させる虞がある。また、特許文献2に記載の光電変換膜積層型固体撮像素子では、光電変換膜に光を入射させない状態つまり遮光した状態での暗電流を検出することができないため、高S/Nの被写体画像信号を得ることができない。
また、積層型固体撮像素子では、半導体基板の上方に光電変換層を設け、この光電変換層の上部にOB部用の遮光膜を形成するが、この遮光膜を、遮光性の高い金属材料で膜形成する場合がある。この金属製遮光膜が、高インピーダンスで電気的に浮いていると、製造工程時等に発生する帯電により、膜が破壊され、或いは、帯電集塵して膜形成の欠陥(膜厚むら、亀裂、ピンホール)を起こし、製造不良や画質を劣化させる虞がある。遮光膜に信号読出回路や周辺回路の電源を供給する構成にすることも考えられるが、そうすると、信号読出回路の電源から半導体基板上方の遮光膜まで別途配線しなければならず、構造が複雑になってしまうという問題がある。
本発明の目的は、高品質,高S/Nの撮像画像信号を得ることができ、しかも、複雑な構造にすることなくインピーダンスを低くして、製造工程時等に発生する帯電による膜破壊、帯電集塵による欠陥のない膜を形成し、製造歩留まりを向上させ、安定した画像信号を得ることができる光電変換膜積層型固体撮像素子及び撮像装置を提供することにある。
本発明の光電変換膜積層型固体撮像素子は、信号読出手段が表面部に形成された半導体基板と、該半導体基板の表面上方に積層され画素毎に区分けされた複数の第2電極膜と、前記複数の第2電極膜上方に積層された第1電極膜と、前記第1電極膜と前記複数の第2電極膜の間に形成された光電変換膜と、前記第1電極膜上方に形成された平滑化層と、有効画素領域における前記平滑化層上に形成されたカラーフィルタ層と、前記有効画素領域の外側における前記平滑化層上に前記カラーフィルタ層と同層で形成された導電性の遮光膜と、を備え、前記第1電極膜と前記遮光膜とが電気的に接続されている。
本発明の撮像装置は、上記の光電変換膜積層型固体撮像素子を搭載したことを特徴とする。
本発明によれば、有効画素領域の外側に遮光膜を設けOB部としたため、品質の高い撮像画像を得ることが可能となる。また、OB部から精度の高い暗時の基準信号を得ることができ、高S/Nの高品質な撮像画像信号を得ることが可能となる。
更に、本発明によれば、遮光膜と第1電極膜とを素子内で短絡させる構成としたため、簡単な構造で遮光膜のインピーダンスを低くでき、製造工程時等に発生する帯電による膜破壊がなく、帯電集塵による欠陥のない膜を形成でき、製造歩留まりが向上し、安定した画像信号を得ることが可能となる。
本発明の一実施形態に係る撮像装置の機能ブロック図である。 図1に示す固体撮像素子の表面模式図である。 図2のIII―III線断面模式図である。 図3に示す固体撮像素子の簡易断面模式図である。 図4に示す固体撮像素子の信号出力と対向電圧との関係を示すグラフである。 本発明の別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。 本発明の更に別実施形態に係る固体撮像素子の簡易断面模式図である。
以下、本発明の一実施形態について、図面を参照して説明する。
図1は、本発明の一実施形態に係るデジタルカメラ(撮像装置)の構成図である。このデジタルカメラは20は、固体撮像素子100と、固体撮像素子100の前段に置かれた撮影レンズ21と、固体撮像素子100から出力されるアナログの画像データを自動利得調整(AGC)や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部22と、アナログ信号処理部22から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部(A/D)23と、後述のシステム制御部(CPU)29からの指示によって撮影レンズ21,A/D23,アナログ信号処理部22,固体撮像素子100の駆動制御を行う駆動制御部(タイミングジェネレータを含む)24と、CPU29からの指示によって発光するフラッシュ25とを備える。駆動制御部24は、後述する上部電極膜104と画素電極膜113との間に所要のバイアス電圧を印加する制御も行う。
本実施形態のデジタルカメラは更に、A/D23から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正,RGB/YC変換処理等を行うデジタル信号処理部26と、画像データをJPEG形式などの画像データに圧縮したり逆に伸長したりする圧縮/伸長処理部27と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部28と、デジタルカメラ全体を統括制御するシステム制御部(CPU)29と、フレームメモリ等の内部メモリ30と、JPEG画像データ等を格納する記録メディア32との間のインタフェース処理を行うメディアインタフェース(I/F)部31と、これらを相互に接続するバス40とを備え、また、システム制御部29には、ユーザからの指示入力を行う操作部33が接続されている。
図2(a)は、図1に示す固体撮像素子100の表面模式図である。固体撮像素子100の中央部分の矩形領域101は、有効画素領域(受光部)であり、この受光部101に結像した被写体の光像が電気信号に変換され、被写体画像信号として出力される。
図示する例では、受光部101の四辺の夫々に隣接して、詳細は後述する構成のOB(オプティカルブラック)部102が設けられている。矩形枠103で示す領域は、後述の有機膜(光電変換膜)が設けられた領域であり、矩形枠104で示す領域は、後述の上部電極(対向電極)膜が設けられた領域である。
図2(b)は、図2(a)に替わる別実施形態に係る固体撮像素子100の表面模式図である。図2(a)に示す例では、有効画素領域101の四辺の夫々に隣接してOB部102を設けたが、本実施形態では、有効画素領域101の左右の二辺に隣接してOB部102を設けている。
OB部102から検出する暗時の基準信号と、有効画素領域101の各画素信号との差分を取るには、OB部102を有効画素領域101の行方向の端部に設けることで、各水平走査期間内の水平ブランキング期間にてOB部102の画素からOBレベルを取得できる。各水平ブランキング期間に得られるOBレベルは、図1のアナログ信号処理部22内に設けられた相関二重サンプリング(Correlated Double Sampling:CDS)回路によりクランプされ、当該水平ブランキング期間の直後に続く有効映像期間の被写体画像信号の補正に用いられる。
図3は、図2(a)(b)のIII―III線位置における固体撮像素子100の断面模式図である。光電変換膜積層型の固体撮像素子100は、半導体基板110に形成されるが、この半導体基板110の表面部には、信号読出回路としてのMOS回路(図示省略)が画素毎に形成されている。信号読出回路は、CCD型でも良い。
半導体基板110の表面には絶縁層111が積層されると共に、この絶縁層111内に、配線層112が埋設される。この配線層112は、上層を透過して洩れてきた入射光が上記の信号読出回路等に入射しない様にする遮蔽板の機能も果たす。
絶縁層111の表面には、画素毎に区分けされ上方から見たとき正方格子状に配列される複数の画素電極膜113が成膜されている。各画素電極膜113には、半導体基板110の表面にまで達する縦配線114が立設され、各縦配線114は、半導体基板110の表面に形成された図示しない信号電荷蓄積部に接続される。
上記の画素毎の信号読出回路は、対応する信号電荷蓄積部に蓄積された信号電荷量に応じた信号を被写体画像信号として外部に読み出す様になっている。なお、画素電極膜113は、図2で説明した有効画素領域101とOB部102とに設けられる。
正方格子状に配列形成された複数の画素電極膜113の上には、光電変換機能を有する図2で説明した有機膜103が各画素電極膜共通に一枚構成で積層され、その上に、同様に一枚構成の上部電極膜(対向電極膜,共通電極膜ともいう。)104が積層される。本実施形態の固体撮像素子100では、有機膜103と、これを上下に挟む下部電極膜113,上部電極膜104とで光電変換層が形成される。
上部電極膜104は、端部において、絶縁層111の表面に露出する接続端子116に電気的に接続状態となっており、配線層112a,接続パッド112bを介して所要電圧(上部電極は画素電極に対する対向電極であるため、この所要電圧を、以下、対向電圧という。)が印加される様になっている。即ち、図1の駆動制御部24によって、上部電極膜104と各画素電極膜113との間に所要のバイアス電圧が印加される。
上部電極膜104の上には保護層117が積層され、その上に平滑化層118が積層される。平滑化層118の上の、図2で説明した有効画素領域101上方には、各画素電極膜113に対応するカラーフィルタ120が積層される。例えば三原色赤(R)緑(G)青(B)のカラーフィルタがベイヤ配列される。
また、本実施形態では、有効画素領域101の周囲且つカラーフィルタ120と同層に、遮光膜121が積層される。この遮光膜121は、上方から入射する光が、OB部102に形成された有機膜103に入射しない様に機能し、OB部102の上記信号電荷蓄積部に、暗時の基準信号に応じた電荷が蓄積される様にする。
遮光膜121は、端部の例えばその一部が立ち下げられて保護膜117の裾野部分を覆うように形成され、更に、接続端子116の位置において、保護膜117に設けられた開口(短絡部115)を通して上部電極膜104に電気的に接触する状態で積層される。遮光膜121と上部電極膜104とが短絡部115を通して電気的に導通状態となっているため、遮光膜121及び上部電極膜104のインピーダンスは低インピーダンスとなっている。
カラーフィルタ120及び遮光膜121の上には、平坦化層122が積層される。
上述した上部電極膜104は、有機膜103に光を入射させる必要があるため、入射光に対して透明な導電性材料で構成される。上部電極膜104の材料としては、可視光に対する透過率が高く、抵抗値が小さい透明導電性酸化物(TCO:Transparent Conducting Oxide)を用いることができる。
Au(金)などの金属薄膜も用いることができるが、透過率を90%以上得ようとして膜厚を薄くすると、抵抗値が極端に増大するため、TCOの方が好ましい。TCOとして、特に、酸化インジウム錫(ITO)、酸化インジウム、酸化錫、弗素ドープ酸化錫(FTO)、酸化亜鉛、アルミニウムドープ酸化亜鉛(AZO)、酸化チタン等を好ましく用いることができる。プロセス簡易性、低抵抗性、透明性の観点からはITOが最も好ましい。尚、上部電極膜は、実施形態では全画素部で共通の一枚構成としているが、画素部毎に分割してあっても良い。
下部電極膜(画素電極膜)113は、画素部毎に分割された薄膜であり、透明又は不透明の導電性材料で構成される。下部電極膜113の材料として、Cr,In,Al,Ag、W、TiN(窒化チタン)等の金属や、TCOを用いることができる。
遮光膜121は、金属からなる不透明な材料、銅(Cu)、アルミニウム(Al)、窒化チタン(TiN)、チタン(Ti)、タングステン(W)、窒化タングステン(TiW)、モリブデン(Mo)、タンタル(Ta)、プラチナ(Pt)、それらの合金、または、そのシリサイド(遷移金属ケイ化物)を使用する。金属材料の場合、スパッタ、蒸着等とフォトリソグラフィ及びエッチング、メタルマスクを使用し周知の技術で形成する。
保護層117、平滑化層118、平坦化層122は、積層製造上、平滑化、平坦化させるだけでなく、製造工程時の発塵等による光電変換膜欠陥(亀裂やピンホール等)に起因する光電変換膜(有機膜103)の特性劣化と水分や酸素等による光電変換膜の経時劣化を防止する。
保護層117、平滑化層118、平坦化層122には、透明な絶縁材料、シリコン酸化膜、シリコン窒化膜、酸化ジルコニウム、酸化タンタル、酸化チタン、酸化ハフニウム、酸化マグネシウム、アルミナ(Al)、ポリパラキシレン系樹脂、アクリル樹脂、全フッ素透明樹脂(サイトップ)等で構成される。
保護層、平滑化層、平坦化層は、化学気相法(CVD法)、原子層堆積法(ALD ALCVD)等の周知の技術で形成し、必要に応じてCVD法、原子層堆積法等で堆積された複数の絶縁膜と組み合わせた多層膜であってもよい。平滑化層、平坦化層は、成膜した後、化学機械研磨(CMP)により、凸部を除去し平滑、平坦化する。
保護層、平滑化層、平坦化層の厚みはそれぞれの機能を果たし、且つ極力薄いことが望ましく、それぞれ、0.1μm〜10μmが好ましい。
次に、製造方法の一例を説明する。公知のプロセスによって信号電荷蓄積部及び信号読出回路を形成した半導体基板110上に、配線層112を埋設しながら酸化珪素等からなる絶縁膜111を形成し、そこにフォトリソグラフィによって開口を形成し、この開口にタングステンを埋め込んでプラグ(縦配線114)を形成する。
次に、絶縁膜111上にスパッタ法等によってTiNを成膜、この膜をフォトリソグラフィ及びエッチングによってパターニングし、下部電極膜(画素電極膜113)を形成する。
次に、下部電極膜113上にスパッタ法、蒸着法等によって光電変換材料を成膜して光電変換膜(有機膜103)を形成し、この上にスパッタ法、蒸着法等によってITOを成膜して上部電極膜104を形成する。次に、上部電極膜104上に、物理気相堆積法(例えばスパッタ法)、化学気相法(CVD法)、原子層堆積法(ALD ALCVD)等によって、保護膜117,平滑膜118を形成する。
光電変換膜103や保護膜117の形成は、その形成時に水分や酸素等の光電変換膜103を劣化させる劣化因子が混入されるのを防ぐために、真空中又は不活性ガス雰囲気下で一貫して形成することが好ましい。
次に、遮光膜が金属材料の場合、スパッタ法、蒸着法等とフォトリソグラフィ及びエッチング、メタルマスクを使用し、有効画素領域101の周囲部分に、周知の技術で形成する。
次に、有効画素領域101内の平滑膜上に、カラーフィルタ材料を成膜し、フォトリソグラフィ及びエッチングによってパターニングする。この工程をR,G,Bのカラーフィルタ材料毎に繰り返し、例えばベイヤ配列のカラーフィルタ層120を形成する。
次に、カラーフィルタ層120の上に、平坦化層122を、保護膜117と同様の周知の技術で形成する。カラーフィルタ層120の上に、マイクロレンズを形成する場合もある。
光電変換膜103の上に積層する上層は、これを構成する膜形成(成膜)温度が低い方が良い。つまり、光電変換膜103の耐熱性を考慮した低い温度で形成可能な材料で上層を形成し、あるいは、耐熱性の低い材料で上層を形成するのが好ましい。膜成膜時の基板温度は、好ましくは、300℃以下で、さらに好ましくは200℃以下、さらに好ましくは150℃以下が良い。
カラーフィルタ層120の上層を構成する膜形成(成膜)温度も、カラーフィルタ120の耐熱性を考慮した低い温度で形成可能、あるいは、耐熱性の低い材料で形成するのが好ましい。膜成膜時の基板温度は、上記と同様に、好ましくは300℃以下で、さらに好ましくは200℃以下、さらに好ましくは150℃以下が良い。
図4は、図3で説明した遮光膜121を設けた固体撮像素子100の簡易断面模式図である。図示する様に、本実施形態の固体撮像素子100は、遮光膜121を上部電極膜104の上に保護層117(図では、平滑化層118と分けて図示していない)を挟んで、カラーフィルタ層120と同層に形成したため、固体撮像素子100の薄型化を図ることができ、更に固体撮像素子100の表面全体の平坦化を図ることができ、画像出力用の有効画素間の混色を防ぐことが可能となる。また、OB部102への斜め光の入射防止を図ることも可能となり、暗時の基準信号の精度を向上させることが可能となる。
また、本実施形態の固体撮像素子100では、遮光膜121と上部電極膜104とは、短絡部115を通して電気的に導通状態となっているため、簡単な構成により遮光膜121は低インピーダンスとなっている。このため、固体撮像素子100の製造工程時等に発生する帯電による膜破壊がなく、帯電集塵による欠陥のない膜を形成でき、製造歩留まりが向上し、安定した画像信号を得ることが可能となる。
実施形態の固体撮像素子100では、電源150から、上部電極膜104及び遮光膜121に対向電圧を印加する。対向電圧は、通常、固体撮像素子100を高感度に動作させ且つ高速応答させるため、半導体基板中の信号読出回路で使用する電圧とは異なる電圧を供給する。
図5は、対向電圧と、信号出力との関係を示すグラフである。露光期間が長ければ、それだけ光電変換膜103で発生する信号電荷量が増えるため、信号出力は増加する。このとき、遮光膜121及び上部電極膜104に印加する対向電圧を大きくすると、同じ露光量でも、信号出力が増大する。光入射を受けた光電変換膜103では励起子が発生し、この励起子は、上部電極膜104と画素電極膜113との間に印加されるバイアス電圧によって正孔・電子対に解離する。このバイアス電圧(対向電圧)が大きいと、正孔・電子対が多く解離するためである。即ち、図1の駆動部24は、対向電圧を制御することで、固体撮像素子100の感度調整を行うことができる。
図6〜図9は、本発明の別実施形態に係る固体撮像素子の簡易断面模式図である。光電変換膜103、電極膜104,113、絶縁材料、カラーフィルタなどの積層材料の温度、圧力、化学反応等の積層条件によっては、遮光膜121の積層構造を変更する必要が生じ、図4の構造をとれない場合も生じる。
図6の実施形態では、上部電極膜104上の保護膜131の上に遮光膜121を設けている。遮光膜121は、保護膜117上に形成された第2の保護膜131と同層且つ有効画素領域外に形成されており、保護膜131及び遮光膜121の層上に平滑化層132が積層され、その上に、カラーフィルタ層120,平坦化層122が設けられている。図示する例では、カラーフィルタ層120は、有効画素領域にのみ設けられ、その周囲には絶縁層133が設けられている。そして、本実施形態でも、短絡部115において、遮光膜121と上部電極膜104とが電気的に導通状態で積層される。
この実施形態では、光電変換膜103とカラーフィルタ120との間の距離が図4の実施形態に比較して離れるが、保護膜や平滑化層は薄くて良いため、問題はない。
図7の実施形態では、図6の実施形態の絶縁層133の替わりに遮光膜121bを設けた点が異なる。この実施形態では、遮光膜121a,121bの2層の遮光膜を備えるため、遮光性が優れる。2層の遮光膜121a,121bは共に短絡部115で上部電極膜104に電気的に接続され、遮光膜の面積が増大するため、遮光膜全体のインピーダンスが低下する。
2層の遮光膜121a,121bを短絡する場合には、短絡部115において、間の絶縁層(保護膜や平滑化膜)等にエッチングで開口を開け、その上に上層となる遮光膜を積層することで短絡する。なお、2層のうちの一方の遮光膜が金属製でなく樹脂製の場合には、樹脂製の遮光膜を他方の遮光膜や上部電極膜に短絡する必要がないのはいうまでもない。
図8の実施形態では、図6の実施形態の絶縁層133位置までカラーフィルタ層120を設けた点が異なる。絶縁層133をカラーフィルタ層と別工程で製造する替わりに、絶縁層133の箇所までカラーフィルタ120を設けるため、製造工程数が少なくなる。
図9の実施形態では、図8の実施形態の有効画素領域から外れた箇所のカラーフィルタ層120の上に第2の遮光膜121bを形成し、遮光膜121a,121bの2層の遮光膜で遮光性を高めている。遮光膜121bと同層の有効画素領域上には透明な絶縁膜134を形成し、最上層に平坦化膜122を設けている。
この実施形態でも、2層の遮光膜121a,121bを共に短絡部115において上部電極膜104に電気的に接続している。
以上述べた様に、実施形態による光電変換膜積層型固体撮像素子は、信号読出手段が表面部に形成された半導体基板と、該半導体基板の表面上方に積層され第1電極膜と画素毎に区分けされた複数の第2電極膜との間に光電変換膜が形成された光電変換層と、該光電変換層に対して光入射側且つ有効画素領域の外側に形成され前記第1電極膜と電気的に短絡状態で積層された導電性の遮光膜とを備えることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、信号読出手段が表面部に形成された半導体基板と、該半導体基板の表面上方に積層され第1電極膜と画素毎に区分けされた複数の第2電極膜との間に光電変換膜が形成された光電変換層と、該光電変換層の光入射側の上方に積層され光を透過する材料で形成された光透過層と、該光透過層と同層に形成され有効画素領域の外側を覆い前記第1電極膜と電気的に短絡状態で積層された導電性の遮光膜とを備えることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記光透過層がカラーフィルタ層であることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記有効画素領域の外側位置で前記上部電極膜に前記遮光膜が直接積層され短絡状態となることを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記遮光膜とは別の遮光膜が前記光電変換層の上層且つ有効画素領域の外側に積層され2層の遮光膜で遮光を行うことを特徴とする。
また、実施形態の光電変換膜積層型固体撮像素子は、前記別の遮光膜が導電性材料で形成され、該遮光膜も前記上部電極膜に電気的に短絡されることを特徴とする。
また、実施形態の撮像装置は、上記のいずれかに記載の光電変換膜積層型固体撮像素子を搭載したことを特徴とする。
また、実施形態の撮像装置は、前記第1電極膜に印加する電圧を調整する撮像素子駆動部を備えることを特徴とする。
以上述べた実施形態によれば、有効画素領域の外側に設ける遮光膜を、有効画素領域内に設ける第1光透過膜等の他の構成膜と同層に設けるため、固体撮像素子の表面を平坦にすることができ、光が乱反射に起因する画質劣化を避けることが可能となる。また、OB部における暗時の信号を基準信号として精度良く検出できるため、高品質な被写体画像信号を得ることが可能となる。
更に、上部電極膜に遮光膜を電気的に短絡して設けたため、実効的に遮光膜のインピーダンスが低下し、製造工程中に遮光膜が電気的に浮いた状態になってもそれによる不具合は回避可能となる。なお、遮光膜は、基板上の上部電極とは異なるいずれかの電源(例えばグランド、ただしこれに限るものではない)に接続すればよい。
本発明に係る光電変換膜積層型固体撮像素子は、製造歩留まりが高く安価に製造でき、しかも高品質な被写体画像を撮像することができるため、デジタルスチルカメラ,デジタルビデオカメラ,カメラ付携帯電話機,カメラ付電子装置,監視カメラ,内視鏡,車載カメラ等に搭載すると有用である。
21 撮影レンズ
26 デジタル信号処理部
29 システム制御部
100 光電変換膜積層型固体撮像素子
101 有効画素領域
102 OB(オプティカルブラック)部
103 光電変換膜(有機膜)
104 上部電極膜(共通電極膜,対向電極膜:第1電極膜)
110 半導体基板
111 絶縁層
112 配線層
113 下部電極膜(画素電極膜:第2電極膜)
114 縦配線(プラグ)
117 保護層
118,133,134 平滑化層
120 カラーフィルタ層
121,121a,121b 遮光膜
122 平坦化層

Claims (5)

  1. 信号読出手段が表面部に形成された半導体基板と、
    該半導体基板の表面上方に積層され画素毎に区分けされた複数の第2電極膜と
    前記複数の第2電極膜上方に積層された第1電極膜と、
    前記第1電極膜と前記複数の第2電極膜の間に形成された光電変換膜と、
    前記第1電極膜上方に形成された平滑化層と、
    有効画素領域における前記平滑化層上に形成されたカラーフィルタ層と、
    前記有効画素領域の外側における前記平滑化層上に前記カラーフィルタ層と同層で形成された導電性の遮光膜と、を備え、
    前記第1電極膜と前記遮光膜とが電気的に接続されている光電変換膜積層型固体撮像素子。
  2. 請求項に記載の光電変換膜積層型固体撮像素子であって、前記遮光膜とは別の遮光膜が前記第1電極膜の上層且つ有効画素領域の外側に積層され2層の遮光膜で遮光を行う光電変換膜積層型固体撮像素子。
  3. 請求項に記載の光電変換膜積層型固体撮像素子であって、前記別の遮光膜が導電性材料で形成され、該別の遮光膜前記第1電極膜電気的に接続される光電変換膜積層型固体撮像素子。
  4. 請求項1乃至請求項のいずれかに記載の光電変換膜積層型固体撮像素子を搭載したことを特徴とする撮像装置。
  5. 請求項に記載の撮像装置であって、前記第1電極膜に印加する電圧を調整する撮像素子駆動部を備える撮像装置。
JP2010061625A 2010-03-17 2010-03-17 光電変換膜積層型固体撮像素子及び撮像装置 Active JP5525878B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010061625A JP5525878B2 (ja) 2010-03-17 2010-03-17 光電変換膜積層型固体撮像素子及び撮像装置
US13/048,600 US20110228150A1 (en) 2010-03-17 2011-03-15 Photoelectric conversion film stack-type solid-state imaging device and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061625A JP5525878B2 (ja) 2010-03-17 2010-03-17 光電変換膜積層型固体撮像素子及び撮像装置

Publications (3)

Publication Number Publication Date
JP2011198855A JP2011198855A (ja) 2011-10-06
JP2011198855A5 JP2011198855A5 (ja) 2012-08-02
JP5525878B2 true JP5525878B2 (ja) 2014-06-18

Family

ID=44646961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061625A Active JP5525878B2 (ja) 2010-03-17 2010-03-17 光電変換膜積層型固体撮像素子及び撮像装置

Country Status (2)

Country Link
US (1) US20110228150A1 (ja)
JP (1) JP5525878B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6135109B2 (ja) * 2012-12-07 2017-05-31 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
JP2015012239A (ja) * 2013-07-01 2015-01-19 ソニー株式会社 撮像素子および電子機器
JP6344555B2 (ja) * 2014-05-28 2018-06-20 パナソニックIpマネジメント株式会社 固体撮像装置
JP2016143851A (ja) 2015-02-05 2016-08-08 ソニー株式会社 固体撮像素子、および電子装置
US10531020B2 (en) 2015-11-18 2020-01-07 Sony Semiconductor Solutions Corporation Solid-state image pickup device, manufacturing method therefor, and electronic apparatus
KR102619669B1 (ko) 2016-12-30 2023-12-29 삼성전자주식회사 이미지 센서
JP2019016667A (ja) * 2017-07-05 2019-01-31 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR20190054380A (ko) * 2017-11-13 2019-05-22 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
EP3806153A4 (en) 2018-06-05 2021-07-21 Sony Semiconductor Solutions Corporation IMAGING DEVICE
US11988855B2 (en) 2019-06-25 2024-05-21 Visera Technologies Company Limited Optical fingerprint sensors
JP7536522B2 (ja) * 2020-06-16 2024-08-20 キヤノン株式会社 半導体装置
WO2022130776A1 (ja) * 2020-12-16 2022-06-23 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出システム、電子機器および移動体

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63164268A (ja) * 1986-12-26 1988-07-07 Toshiba Corp 固体撮像装置
JPH02166769A (ja) * 1988-12-21 1990-06-27 Toshiba Corp 積層型固体撮像装置及びその製造方法
JPH0878719A (ja) * 1994-09-01 1996-03-22 Nec Corp 光電変換素子
US7642711B2 (en) * 2004-07-06 2010-01-05 Fujifilm Corporation Functional layer having wiring connected to electrode and barrier metal between electrode and wiring
JP2006032445A (ja) * 2004-07-13 2006-02-02 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP4759396B2 (ja) * 2006-01-25 2011-08-31 富士フイルム株式会社 固体撮像素子
JP2009176949A (ja) * 2008-01-24 2009-08-06 Fujifilm Corp 裏面照射型固体撮像装置及びその製造方法
JP4725614B2 (ja) * 2008-01-24 2011-07-13 ソニー株式会社 固体撮像装置
JP5288823B2 (ja) * 2008-02-18 2013-09-11 キヤノン株式会社 光電変換装置、及び光電変換装置の製造方法
KR101786069B1 (ko) * 2009-02-17 2017-10-16 가부시키가이샤 니콘 이면 조사형 촬상 소자, 그 제조 방법 및 촬상 장치

Also Published As

Publication number Publication date
US20110228150A1 (en) 2011-09-22
JP2011198855A (ja) 2011-10-06

Similar Documents

Publication Publication Date Title
JP5525878B2 (ja) 光電変換膜積層型固体撮像素子及び撮像装置
JP7301936B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US9006018B2 (en) Method of manufacturing a solid-state imaging device
CN111430385B (zh) 摄像元件和摄像装置
US8304278B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
JP4779054B1 (ja) 固体撮像素子及び撮像装置
JP4887452B2 (ja) 光電変換層積層型固体撮像素子及び撮像装置
TW201201364A (en) Solid-state image capturing device and electronic device
US10868068B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
JP2015119154A (ja) 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2010109295A (ja) 固体撮像装置及びその製造方法、並びに電子機器
CN111512443A (zh) 摄像元件和摄像装置
US8659687B2 (en) Photoelectric conversion film stack-type solid-state imaging device and imaging apparatus
JP5427541B2 (ja) 固体撮像素子及びその製造方法並びに撮像装置
TW202101743A (zh) 攝像元件及攝像裝置
JP6663887B2 (ja) 固体撮像装置、および、その製造方法、電子機器
JP2009194256A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2009152242A (ja) 固体撮像素子及び撮像装置
JP2011066685A (ja) 固体撮像素子及びその駆動方法並びに撮像装置
JP2009064797A (ja) 固体撮像素子の製造方法および固体撮像素子並びに撮像装置
JP2007335694A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2011216730A (ja) 固体撮像素子及びその製造方法並びに撮像装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120618

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120914

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

R150 Certificate of patent or registration of utility model

Ref document number: 5525878

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250