JP5524170B2

JP5524170B2 - 記憶装置

Info

Publication number: JP5524170B2
Application number: JP2011269671A
Authority: JP
Inventors: 淳出口
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2014-06-18
Anticipated expiration: 2031-12-09
Also published as: US8427930B1; JP2013120616A

Description

本明細書に記載の実施の形態は、記憶装置に関する。

一般に、電子機器に搭載される記録装置として、駆動ステージに固定された記録層と、記録層に対向して配置されて記録層に対する読み出し／書き込み動作を行うプローブとを備える記憶装置が知られている。このような記憶装置では、データの書き込み速度や読み出し速度の高速化を図るため、多数のプローブを用いて同時にデータの読み出しや書き込みが行われる。

この多数のプローブは、プローブアレイ上に例えば、マトリックス状に配置される。複数のプローブは、読み出し／書き込みを行う複数の箇所（微細な記録層）に、正確に対向させる必要がある。そのため、記憶装置では、プローブが設けられたプローブアレイを適切に制御し、プローブを正確に位置決めをすることが必要とされる。

Ju-Il Lee, Xinghui Huang, and Chu, P.B., "Nanoprecision MEMS Capacitive Sensor for Linear and Rotational Positioning," Journal of Microelectromechanical Systems, JUNE 2009, VOL. 18, NO. 3, p. 660-670.

以下に記載の実施の形態が解決しようとする課題は、プローブを正確に位置決めをすることのできる記憶装置を提供することである。

一の実施の形態に係る記憶装置は、データを記録するための記録層がマトリクス状に設けられた記録領域、及び記録領域の外側にそれぞれ設けられた第１の位置決め領域及び第２の位置決め領域を有する記録アレイと、記録領域に対向して配置され、記録層に対してデータの書き込み、読み出し及び消去を行うための複数の第１のプローブと、第１の位置決め領域及び第２の位置決め領域に対向して配置され、記録領域の位置情報を表す位置決め信号を生成するための複数の第２のプローブとを有するプローブアレイと、記録アレイとプローブアレイとの相対位置を移動させるように構成されたアクチュエータと、位置決め信号を用いてアクチュエータの動作を制御するとともに、記録層に対するデータの書き込み、読み出し及び消去動作を制御するように構成された制御回路とを備える。第１の位置決め領域は、第１の方向に伸び、所定の第１の間隔をあけて設けられた複数の第１のライン部からなる第１の位置決め用パターンを有する。第２の位置決め領域は、第１の方向と交差する第２の方向に伸び、所定の第２の間隔をあけて設けられた複数の第２のライン部からなる第２の位置決め用パターンを有する。制御回路は、第２のプローブが第１及び第２の位置決め用パターンのライン部に接しているか否かに基づいて、位置決め信号を生成する。

実施の形態に係る記憶装置の概略構成を示す図である。実施の形態に係る記憶装置の記録アレイ及びプローブアレイの断面図である。第１の実施の形態に係る記憶装置の位置決め領域に形成されるパターンを説明する図である。第１の実施の形態に係る記憶装置の位置決め動作を説明する図である。第１の実施の形態に係る記憶装置の位置決め動作を説明する図である。第１の実施の形態に係る記憶装置の位置決め動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第１の実施の形態に係る記憶装置の記録層選択動作を説明する図である。第２の実施の形態に係る記憶装置の位置決め領域に形成されるパターンを説明する図である。第２の実施の形態に係る記憶装置の位置決め動作を説明する図である。第２の実施の形態に係る記憶装置の位置決め動作を説明する図である。第２の実施の形態に係る記憶装置の位置決め動作を説明する図である。

以下、図面を参照しながら実施の形態に係る記憶装置について説明する。以下の実施の形態は、記録層に対向して配置されたプローブによりデータの書き込み、読み出し及び消去を行うプローブメモリ装置を例にして説明する。

［第１の実施の形態］
［全体構成］
図１は、第１の実施の形態に係る記憶装置の概略構成を示す図である。図２は、記憶装置に用いられる記録アレイ１０及びプローブアレイ２０のＸ方向の断面図である。

本実施の形態のプローブメモリ装置は、データの記憶に用いられる記録領域１１が設けられた記録アレイ１０と、記録領域１１へのデータの書き込み、読み出し及び消去や位置制御に用いられるプローブ２１、２２が設けられるプローブアレイ２０とを備える。また、プローブメモリ装置は、アクチュエータ３０と、アドレスデコーダ４０と、制御回路５０と、パルスカウンタ６０とを備える。

アクチュエータ３０は、記録アレイ１０及びプローブアレイ２０を相対的に移動させるとともに、記録アレイ１０及びプローブアレイ２０の位置制御を行う。アクチュエータ３０は、記録アレイ１０をＸ方向及びＹ方向に駆動させるものであっても良いし、プローブアレイ２０をＸ方向及びＹ方向に駆動させるものであっても良い。アドレスデコーダ４０は、選択される記録層１２を表すアドレス信号や、記録領域１１の位置情報を表す位置決め信号等に基づきアクチュエータ３０の動作を制御する。制御回路５０は、外部から入力されたコマンド、アドレス、データ等に基づき、アドレス信号や位置決め信号をアドレスデコーダ４０に送信するとともに、読み出し／書き込みされるデータをプローブアレイ２０に送信する。また、制御回路５０は、プローブ２１を用いて記録層１２に対するデータの書き込み、読み出し及び消去処理を行うとともに、外部に対してデータ等を出力することができるように構成されている。

記録アレイ１０及びプローブアレイ２０には、それぞれ記録部分Ｒと、記録部分Ｒの外側に設けられた位置センサ部分Ｓとが設けられている。記録アレイ１０の記録部分Ｒには、情報を記録するための記録層１２がマトリクス状に形成された記録領域１１が設けられる。記録層１２には、プローブ２１から与えられた磁気により情報を読み出し／書き込みできる磁性体や、プローブ２１から電流・電圧等が与えられて抵抗値が変化する可変抵抗素子等の種々の記録素子を用いることができる。また、プローブアレイ２０の記録部分Ｒには、記録領域１１に対向して配置され、記録層１２に対してデータの書き込み、読み出し及び消去を行うための複数のプローブ２１が設けられている。プローブ２１は、記録領域１１の数に対応する数だけ設けられている。記録アレイ１０がアクチュエータ３０により駆動され、プローブ２１は記録領域１１内の選択された記録層１２にアクセスすることができる。ここで、１つの記録領域１１は、１つのプローブ２１が移動可能な領域に対応する。

記録アレイ１０の位置センサ部分Ｓには、第１の位置決め領域１３及び第２の位置決め領域１４が設けられる。第１及び第２の位置決め領域１３、１４のパターンや、第１及び第２の位置決め領域１３、１４を用いた位置決め動作については後述する。また、プローブアレイ２０の位置センサ部分Ｓには、第１の位置決め領域１３及び第２の位置決め領域１４に対向して配置され、記録領域１１の位置情報を表す位置決め信号を生成するための複数のプローブ２２が設けられている。

パルスカウンタ６０は、プローブ２２を用いて第１及び第２の位置決め領域１３、１４を検知することにより得られるパルスを計数して、計数結果を制御回路５０に出力する。制御回路５０は、このパルスカウンタ６０の出力信号に基づいて記録領域１１の位置情報を表す位置決め信号を生成し、アドレスデコーダ４０に送信する。

［位置決め動作］
次に、本実施の形態に係る記憶装置における位置決め動作について説明する。図３は、本実施の形態に係る記憶装置の位置決め領域に形成されるパターンを説明する図である。図３は、記録アレイ１０に形成される記録領域１１、第１の位置決め領域１３、及び第２の位置決め領域１４を示している。

図３に示すように、記録アレイ１０の四隅にそれぞれ第１の位置決め領域１３及び第２の位置決め領域１４が設けられている。この第１の位置決め領域１３及び第２の位置決め領域１４は、必ずしも記録アレイ１０の四隅にそれぞれ設けられる必要はない。第１の位置決め領域１３及び第２の位置決め領域１４は、記録アレイ１０の中に少なくとも１つずつ設けられていればよい。

第１の位置決め領域１３には、Ｘ方向に伸び、所定の間隔Ｄ１をあけて設けられた複数のライン部（幅Ｄ１）からなる第１の位置決め用パターン１５が形成されている。この第１の位置決め用パターン１５は、記録アレイ１０上に導電性の材料を用いて形成されたパターンである。第１の位置決め用パターン１５のライン部の端部は共通に接続されており、接地電圧Ｖｓｓが与えられる。また、第２の位置決め領域１４には、Ｙ方向に伸び、所定の間隔Ｄ２をあけて設けられた複数のライン部（幅Ｄ２）からなる第２の位置決め用パターン１６が形成されている。第２の位置決め用パターン１６のライン部の端部は共通に接続されており、接地電圧Ｖｓｓが与えられる。ライン部の幅Ｄ１と、幅Ｄ２とは、等しい長さであっても良いし、異なる長さであっても良い。

ここで、第１及び第２の位置決め用パターン１５、１６のライン部は、直交する方向に伸びている必要はない。第１及び第２の位置決め用パターン１５、１６のライン部は、それぞれの伸びる方向が交差するように形成されていればよい。また、第１の位置決め用パターン１５及び第２の位置決め用パターン１６に与えられる電圧は接地電圧Ｖｓｓである必要はなく、所定の電圧が与えられていても良い。

本実施の形態に係る記憶装置では、この第１及び第２の位置決め領域１３、１４に対向するようにプローブ２２が設けられている。プローブ２２には、所定の電圧が印加されており、第１及び第２の位置決め用パターン１５、１６のライン部に接しているか否かを検出することができる。例えば、プローブ２２が第１及び第２の位置決め用パターン１５、１６のライン部に接している場合、プローブ２２は放電され、電圧値が接地電圧Ｖｓｓまで低下する。一方、プローブ２２が第１及び第２の位置決め用パターン１５、１６のライン部に接していない場合、記録アレイ１０に用いられる材料の抵抗があるため、プローブ２２は放電されない。この場合、プローブ２２は所定の電圧値を維持する。プローブ２２の電圧値を検出することにより、プローブ２２が第１及び第２の位置決め用パターン１５、１６に接しているか否かを検出することができる。

また、プローブ２２が第１及び第２の位置決め用パターン１５、１６の複数のラインを跨ぐように移動した場合、プローブ２２の電圧値が上下してパルス波形が生じる。このパルス波形に表れたパルスの回数と、ライン部の幅Ｄ１、Ｄ２とに基づいてプローブ２２が移動した量を検出することもできる。

次に、図４乃至図６を参照して、第１及び第２の位置決め領域１３、１４に形成された第１及び第２の位置決め用パターン１５、１６を用いた位置決め動作について説明する。図４乃至図６は、本実施の形態に係る記憶装置の位置決め動作を説明する図である。

図４は、記録アレイ１０がＸ方向に移動する場合の例を示している。Ｘ方向の移動開始前において、第１の位置決め領域１３では、プローブ２２が第１の位置決め用パターン１５の最も上部のライン上にある。また、Ｘ方向の移動開始前において、第２の位置決め領域１４では、プローブ２２が第２の位置決め用パターン１６の最も左側のライン上にある。

図４に示すように、記録アレイ１０がＸ方向に移動した場合、第１の位置決め領域１３では、プローブ２２は第１の位置決め用パターン１５の最も上部のライン上を移動するのみである。その結果、プローブ２２の電圧は変化することなくパルス波形が生じないため、パルスカウンタ６０では、パルスを検知しない。一方、記録アレイ１０がＸ方向に移動した場合、第２の位置決め領域１４では、プローブ２２は第２の位置決め用パターン１６の複数のラインを跨ぐように移動する。その結果、プローブ２２の電圧が変化してパルス波形が生じ、パルスカウンタ６０でパルスが検知される。

第１及び第２の位置決め領域１３、１４にそれぞれ対向するプローブ２２により検出されたパルスを計数することにより、制御回路５０は、記録アレイ１０のＸ方向の移動量を知ることができる。制御回路５０は、このＸ方向の移動量に基づいて記録アレイ１０の位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。

図５は、記録アレイ１０がＹ方向に移動する場合の例を示している。Ｙ方向の移動開始前において、第１の位置決め領域１３では、プローブ２２が第１の位置決め用パターン１５の最も上部のライン上にある。また、Ｙ方向の移動開始前において、第２の位置決め領域１４では、プローブ２２が第２の位置決め用パターン１６の最も左側のライン上にある。

図５に示すように、記録アレイ１０がＹ方向に移動した場合、第１の位置決め領域１３では、プローブ２２は第１の位置決め用パターン１５の複数のラインを跨ぐように移動する。その結果、プローブ２２の電圧が変化してパルス波形が生じ、パルスカウンタ６０でパルスが検知される。一方、記録アレイ１０がＹ方向に移動した場合、第２の位置決め領域１４では、プローブ２２は第２の位置決め用パターン１６の最も左側のライン上を移動するのみである。その結果、プローブ２２の電圧は変化することなくパルス波形が生じないため、パルスカウンタ６０では、パルスを検知しない。

第１及び第２の位置決め領域１３、１４にそれぞれ対向するプローブ２２により検出されたパルスを計数することにより、制御回路５０は、記録アレイ１０のＹ方向の移動量を知ることができる。制御回路５０は、このＹ方向の移動量に基づいて記録アレイ１０の位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。

図６は、記録アレイ１０がＸ方向に移動する場合において、Ｙ方向にずれが生じた例を示している。Ｘ方向の移動開始前において、第１の位置決め領域１３では、プローブ２２が第１の位置決め用パターン１５の最も上部のライン上にある。

ここで、図４に示すように、記録アレイ１０が正確にＸ方向に移動した場合、第１の位置決め領域１３では、プローブ２２は第１の位置決め用パターン１５の最も上部のライン上を移動する。しかし、図６に示すように、Ｘ方向への移動中にＹ方向にずれが生じた場合、第１の位置決め領域１３では、プローブ２２は第１の位置決め用パターン１５のラインから外れる。その結果、プローブ２２の電圧が変化する。ここで、Ｙ方向のずれが小さい場合、パルスの波形が生じない場合もあり得るが、プローブ２２の電圧の変化が検出できれば、制御回路５０はＹ方向のずれが生じたことを検出することができる。

同様に、記録アレイ１０がＹ方向に移動する場合において、Ｘ方向にずれが生じた場合も、制御回路５０はＸ方向のずれを検出することができる。制御回路５０は、このＸ方向及びＹ方向のずれに基づいて、記録アレイ１０のずれを補正することができるような位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。

［記録層選択動作］
次に、本実施の形態に係る記憶装置における記録層選択動作について説明する。図７は、本実施の形態に係る記憶装置の記録層選択動作を説明する図である。図７は、第１及び第２の位置決め領域１３、１４に形成される第１及び第２の位置決め用パターン１５、１６と、記録領域１１に形成される記録層１２のパターンとの関係を示す図である。

図７に示すように、本実施の形態に係る第１及び第２の位置決め用パターン１５、１６を重ね合わせた場合、ライン部が重なる箇所は、Ｙ方向及びＸ方向の長さがそれぞれＤ１、Ｄ２となる矩形形状となる。また、ライン部が重なる箇所は、Ｙ方向及びＸ方向にそれぞれＤ１、Ｄ２の間隔をあけてマトリクス状に配列される。

ここで、図７に示すように、本実施の形態に係る記録領域１１に形成される記録層１２は、第１及び第２の位置決め用パターン１５、１６のライン部が重なる箇所と同じ配置となるように形成されている。記録層１２は、Ｙ方向及びＸ方向の長さがそれぞれＤ１、Ｄ２となる矩形形状となり、Ｙ方向及びＸ方向にそれぞれＤ１、Ｄ２の間隔をあけてマトリクス状に配列される。

ここで、図１及び図２に示すように、記録領域１１に対向するプローブ２１と、第１及び第２の位置決め領域１３、１４に対向するプローブ２２とは、同一のプローブアレイ２０に設置されて、移動量は互いに関連している。図７に示すように記録層１２と第１及び第２の位置決め用パターン１５、１６とが対応している場合、それぞれの領域に対向するプローブ２１と、プローブ２２とを適切な位置に配置すれば、記録層１２に対するプローブ２１の位置決めに、第１及び第２の位置決め用パターン１５、１６を用いることができる。

例えば、第１及び第２の位置決め領域１３、１４に対向するプローブ２２が、それぞれ第１及び第２の位置決め用パターン１５、１６のライン部の上にあるときに、記録領域１１に対向するプローブ２１が記録層１２の上にある。また、第１及び第２の位置決め領域１３、１４に対向するプローブ２２のいずれか一方でも、第１及び第２の位置決め用パターン１５、１６のライン部の上から外れた場合、記録領域１１に対向するプローブ２１が記録層１２から外れる。このように、第１及び第２の位置決め用パターン１５、１６と記録層１２とを、同様の幅及び間隔を持つように形成することにより、第１及び第２の位置決め用パターン１５、１６を参照して記録領域１１を選択・位置決めを行うことができる。

次に、図８Ａ乃至図１１Ｃを参照して、第１及び第２の位置決め用パターン１５、１６を参照して記録層１２の読み出しを行うためのクロック信号ＣＬＫを生成する動作と、このクロック信号ＣＬＫを用いる記録層１２の読み出し動作について説明する。図８Ａ乃至図９Ｃは、第２の位置決め用パターン１６を参照して記録層１２の読み出しを行うためのクロック信号ＣＬＫを生成する動作を説明する図である。

図８Ａ乃至図９Ｃは、例として、第２の位置決め領域１４に設けられる第２の位置決め用パターン１６と、第２の位置決め領域１４に対向して設けられたプローブ２２と、プローブ２２からの検知結果に基づいてクロック信号ＣＬＫを生成する回路とを示している。図８Ａ乃至図９Ｃには、プローブ２２から接地に至るまでの経路の等価回路も併せて示されている。ここでクロック信号ＣＬＫを生成する回路は例えば制御回路５０内に設けられる。プローブ２２には、定電流回路から所定の電流・電圧が印加される。コンパレータＣは、非反転入力端子に参照電圧Ｖｒｅｆが与えられ、反転入力端子にプローブ２２の電圧が与えられる。コンパレータＣは、この参照電圧Ｖｒｅｆとプローブ２２の電圧とを比較して、クロック信号ＣＬＫを出力する。

例えば、プローブ２２が第２の位置決め用パターン１６に接している場合、第２の位置決め用パターン１６の導電性の材料を介してプローブ２２の電圧が放電される。ここで、プローブ２２と第２の位置決め用パターン１６との接触抵抗Ｒ１の抵抗値は、１ＭΩ程度である。また、第２の位置決め用パターン１６の抵抗値Ｒ２は数ｋΩ程度である。そのため、プローブ２２の電圧は参照電圧Ｖｒｅｆを下回る程度まで下がる。このときコンパレータＣから出力されるクロック信号ＣＬＫは“Ｈ”状態となる。

一方、プローブ２２が第２の位置決め用パターン１６に接していない場合、記録アレイ１０に用いられる材料は抵抗値が高く、プローブ２２の電圧が放電されない。ここで、プローブ２２と第２の位置決め用パターン１６との接触抵抗は、１ＭΩ程度である。また、記録アレイ１０に用いられる材料の抵抗値Ｒ３は１０ＭΩ程度である。そのため、プローブ２２の電圧は参照電圧Ｖｒｅｆを上回ったまま保持される。このときコンパレータＣから出力されるクロック信号ＣＬＫは“Ｌ”状態となる。

図８Ａ乃至図９Ｃは、記録アレイ１０がＸ方向に等速で移動する場合の例を示している。図８Ａに示すＸ方向の移動開始前において、第２の位置決め領域１４では、プローブ２２が第２の位置決め用パターン１６の最も左側のライン上にある。

図８Ａ乃至図９Ｃに示すように、記録アレイ１０がＸ方向に移動した場合、第２の位置決め領域１４では、プローブ２２は第２の位置決め用パターン１６の複数のラインを跨ぐように移動する。その結果、プローブ２２の電圧が変化してコンパレータＣからクロック信号ＣＬＫが出力される。クロック信号ＣＬＫの波形は、Ｘ方向の移動速度に対応したデューティー比及び周波数を有するパルス波形となる。図８Ａ乃至図９Ｃに示すように記録アレイ１０がＸ方向に等速で動いた場合、クロック信号ＣＬＫのパルス幅とパルス間の間隔は等しくなる。

上述したように、第１及び第２の位置決め用パターン１５、１６と記録層１２とが、同様の幅及び間隔を持つように形成されている場合、このクロック信号ＣＬＫを参照して、記録層１２に対する読み出し／書き込み動作のタイミングを制御することができる。クロック信号ＣＬＫが“Ｈ”状態となっている場合は、プローブ２２が第２の位置決め用パターン１６に接しているため、記録領域１１に対向するプローブ２１も記録層１２に接している。また、クロック信号ＣＬＫが“Ｌ”状態となっている場合は、プローブ２２が第２の位置決め用パターン１６に接していないため、記録領域１１に対向するプローブ２１も記録層１２に接していない。制御回路５０は、クロック信号ＣＬＫに基づき記録アレイ１０の位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。その結果、制御回路５０は、記録層１２の選択・位置決め動作を実行することができる。

次に、図１０Ａ乃至図１１Ｃは、記録アレイ１０がＸ方向に非等速で移動する場合の例を示している。プローブメモリ装置において、記録アレイ１０とプローブアレイ２０とは、特定の周波数で振動するように相対移動することがある。その場合、記録アレイ１０がプローブアレイ２０上を非等速で移動することになる。図１０Ａに示すＸ方向の移動開始前において、第２の位置決め領域１４では、プローブ２２が第２の位置決め用パターン１６の最も左側のライン上にある。

図１０Ａ乃至図１１Ｃに示すように、記録アレイ１０がＸ方向に移動した場合、第２の位置決め領域１４では、プローブ２２は第２の位置決め用パターン１６の複数のラインを跨ぐように移動する。その結果、プローブ２２の電圧が変化してコンパレータＣからクロック信号ＣＬＫが出力される。クロック信号ＣＬＫの波形は、Ｘ方向の移動速度に対応したデューティー比及び周波数を有するパルス波形となる。図１０Ａ乃至図１１Ｃに示すように記録アレイ１０がＸ方向に非等速で動いた場合、クロック信号ＣＬＫのパルス幅とパルス間の間隔は互いに異なる。

上述したように、このクロック信号ＣＬＫを参照して、記録層１２に対する読み出し／書き込み動作のタイミングを制御することができる。記録アレイ１０が非等速で移動した場合でも、第１及び第２の位置決め用パターン１５、１６と記録層１２とが、同様の幅及び間隔を持つように形成されていれば、クロック信号ＣＬＫの“Ｈ”状態又は“Ｌ”状態は、プローブ２１と記録層１２とが接しているか否かを表す。制御回路５０は、クロック信号ＣＬＫに基づき記録アレイ１０の位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。その結果、制御回路５０は、記録層１２の選択・位置決め動作を実行することができる。

［効果］
以上に説明したように、本実施の形態の第１及び第２の位置決め用パターン１５、１６を参照することにより、プローブ２１の位置を正確に記録層１２にあわせることが可能となる。また、第１及び第２の位置決め用パターン１５、１６を参照して、位置ずれを検出することも可能である。ここで、１個のプローブ２２が移動する領域は、非常に小さい。そのため、例えば図３に示すように、記録アレイ１０の四隅にそれぞれ第１及び第２の位置決め領域１３、１４を設けた場合、８個のプローブ２２が移動する領域があれば、プローブ２１の位置決め動作を正確に行うことができる。

また、第１及び第２の位置決め用パターン１５、１６を参照してクロック信号ＣＬＫを生成し、読み出し／書き込み動作のタイミングを制御することも可能となる。この場合、記録アレイ１０が非等速で動いた場合でも、読み出し／書き込み動作のタイミングを正確に制御することができる。

［第２の実施の形態］
次に、第２の実施の形態の記憶装置を、図１２乃至図１３Ｃを参照して説明する。本実施の形態の記憶装置の全体構成は、第１の実施の形態と同様であり、その詳細な説明は省略する。また、第１の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。

第１の実施の形態では、第１及び第２の位置決め領域１３、１４に形成される第１及び第２の位置決め用パターン１５、１６は、それぞれＸ方向・Ｙ方向に伸びるライン部を有する形状であるものとして説明した。これに対し、以下の第２の実施の形態では、第１及び第２の位置決め用パターン１５、１６ではなく、第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄが形成されている点が第１の実施の形態と異なる。第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄは、それぞれプローブ２２に対して所定の間隔ずつずれ方が異なるように形成された矩形部からなる形状を有するものである。本実施の形態のプローブメモリ装置は、この第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄを参照して記録アレイ１０の位置決め動作を実行する。以下、第２の実施の形態の記録アレイ１０の位置決め動作について説明する。

図１２は、本実施の形態に係る記憶装置の位置決め領域に形成されるパターンを説明する図である。図１２は、記録領域１１の外側に形成される第１の位置決め領域１３Ａ〜１３Ｄ及び第２の位置決め領域１４Ａ〜１４Ｄを示している。

図１２に示すように、記録アレイ１０の位置センサ部分Ｓには、位置決め領域がそれぞれ４個ずつ（第１の位置決め領域１３Ａ〜１３Ｄ及び第２の位置決め領域１４Ａ〜１４Ｄ）設けられている。この第１の位置決め領域１３Ａ〜１３Ｄ及び第２の位置決め領域１４Ａ〜１４Ｄの数は４個には限定されず、それぞれ複数個が設けられていればよい。

第１の位置決め領域１３Ａ〜１３Ｄには、それぞれＹ方向に所定の間隔Ｄｙずつずれ方が異なるように形成された第３の位置決め用パターン１７Ａ〜１７Ｄが形成されている。この第３の位置決め用パターン１７Ａ〜１７Ｄは、記録アレイ１０上に導電性の材料を用いて形成されたパターンである。第３の位置決め用パターン１７Ａ〜１７Ｄは、接地電圧Ｖｓｓが与えられる。また、第２の位置決め領域１４Ａ〜１４Ｄには、それぞれＸ方向に所定の間隔Ｄｘずつずれ方が異なるように形成された第４の位置決め用パターン１８Ａ〜１８Ｄが形成されている。第４の位置決め用パターン１８Ａ〜１８Ｄは、接地電圧Ｖｓｓが与えられる。

本実施の形態に係る記憶装置では、この第１の位置決め領域１３Ａ〜１３Ｄ及び第２の位置決め領域１４Ａ〜１４Ｄにそれぞれ対向するようにプローブ２２が設けられている。プローブ２２には、所定の電圧が印加されており、第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄに接しているか否かを検出することができる。例えば、プローブ２２が第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄに接している場合、プローブ２２は放電され、電圧値が接地電圧Ｖｓｓまで低下する。一方、プローブ２２が第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄに接していない場合、記録アレイ１０に用いられる材料の抵抗があるため、プローブ２２は放電されない。この場合、プローブ２２は所定の電圧値を維持する。プローブ２２の電圧値を検出することにより、プローブ２２が第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄに接しているか否かを検出することができる。

次に、図１３Ａ乃至図１３Ｃを参照して、第１及び第２の位置決め領域１３Ａ〜１３Ｄ、１４Ａ〜１４Ｄに形成された第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄを用いた位置決め動作について説明する。図１３Ａ乃至図１３Ｃは、本実施の形態に係る記憶装置の位置決め動作を説明する図である。

図１３Ａは、記録アレイ１０がＸ方向に移動する場合の例を示している。Ｘ方向の移動開始前において、プローブ２２は、第４の位置決め用パターン１８Ａ〜１８Ｄのうち、最も左側まで形成された第４の位置決め用パターン１８Ａにのみ接している。プローブ２２は、Ｘ方向に所定の間隔Ｄｘずつずれた位置にある第４の位置決め用パターン１８Ｂ〜１８Ｄには接していない。

図１３Ｂに示すように、記録アレイ１０がＸ方向に距離Ｄｘだけ移動した場合、第２の位置決め領域１４Ａ〜１４Ｄでは、プローブ２２は第４の位置決め用パターン１８Ａ〜１８Ｄのうち、第４の位置決め用パターン１８Ｂに新たに接する。同様に、図１３Ｃに示すように、記録アレイ１０がＸ方向に距離Ｄｘだけ移動した場合、第２の位置決め領域１４Ａ〜１４Ｄでは、プローブ２２は第４の位置決め用パターン１８Ａ〜１８Ｄのうち、第４の位置決め用パターン１８Ｃに新たに接する。

第２の位置決め領域１４Ａ〜１４Ｄに対向するプローブ２２のうち、どのプローブ２２が第４の位置決め用パターン１８Ａ〜１８Ｄに接しているかを検出することにより、制御回路５０は、記録アレイ１０のＸ方向の移動量を知ることができる。同様に、第１の位置決め領域１３Ａ〜１３Ｄに対向するプローブ２２のうち、どのプローブ２２が第３の位置決め用パターン１７Ａ〜１７Ｄに接しているかを検出することにより、制御回路５０は、記録アレイ１０のＹ方向の移動量を知ることができる。制御回路５０は、このＸ方向・Ｙ方向の移動量に基づいて記録アレイ１０の位置決め信号を生成し、アドレスデコーダ４０へ送信することができる。

［効果］
以上に説明したように、本実施の形態の第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄを参照することによっても、プローブ２１の位置を正確に記録層１２にあわせることが可能となる。ここで、第１の実施の形態の第１及び第２の位置決め用パターン１５、１６は、ライン部を有するように形成されていたため、配線パターンの加工精度以上の精度で形成することができない。これに対し、本実施の形態の第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄは、ライン部を形成する必要がないため、配線パターンの加工精度よりも細かく位置を制御することができる。この第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄを参照することにより、プローブ２１の位置決め動作をさらに正確に行うことができる。

また、第１の実施の形態と同様に、第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄを参照してクロック信号ＣＬＫを生成し、読み出し／書き込み動作のタイミングを制御することも可能である。そして、第３及び第４の位置決め用パターン１７Ａ〜１７Ｄ、１８Ａ〜１８Ｄへのプローブ２２の接触／非接触状態をＡＤ変換することにより、プローブ２２の位置をデジタル値で取得可能となる。この場合、制御回路５０による記録アレイ１０の移動制御がさらに容易になる。

［その他］
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、図３に示すように、第１及び第２の位置決め用パターン１５、１６を有する第１及び第２の位置決め領域１３、１４を記録アレイ１０の四隅に配置することにより、Ｘ方向・Ｙ方向の位置決めだけではなく記録アレイ１０の回転も検出することが可能となる。また、第１及び第２の位置決め用パターン１５、１６のライン部の幅及び間隔は、記録層１２の幅及び間隔とは同じである必要はない。例えば、第１及び第２の位置決め用パターン１５、１６のライン部の幅及び間隔が、記録層１２が幅及び間隔の２分の１であれば、さらに正確にプローブ２１を記録層１２の位置にあわせることが可能となる。記録層１２の幅及び間隔が、第１及び第２の位置決め用パターン１５、１６のライン部の幅及び間隔の整数倍であれば、記録層１２に対する位置決めを行うことができる。

１０・・・記録アレイ、１１・・・記録領域、１２・・・記録層、１３・・・第１の位置決め領域、１４・・・第２の位置決め領域、１５・・・第１の位置決め用パターン、１６・・・第２の位置決め用パターン、１７・・・第３の位置決め用パターン、１８・・・第４の位置決め用パターン、２０・・・プローブアレイ、２１、２２・・・プローブ、３０・・・アクチュエータ、４０・・・アドレスデコーダ、５０・・・制御回路、６０・・・パルスカウンタ。

Claims

データを記録するための記録層がマトリクス状に設けられた記録領域、及び前記記録領域の外側にそれぞれ設けられた第１の位置決め領域及び第２の位置決め領域を有する記録アレイと、
前記記録領域に対向して配置され、前記記録層に対してデータの書き込み、読み出し及び消去を行うための複数の第１のプローブと、前記第１の位置決め領域及び第２の位置決め領域に対向して配置され、前記記録領域の位置情報を表す位置決め信号を生成するための複数の第２のプローブとを有するプローブアレイと、
前記記録アレイと前記プローブアレイとの相対位置を移動させるように構成されたアクチュエータと、
前記位置決め信号を用いて前記アクチュエータの動作を制御するとともに、前記記録層に対するデータの書き込み、読み出し及び消去動作を制御するように構成された制御回路と
を備え、
前記第１の位置決め領域は、第１の方向に伸び、所定の第１の間隔をあけて設けられた複数の第１のライン部からなる第１の位置決め用パターンを有し、
前記第２の位置決め領域は、前記第１の方向と交差する第２の方向に伸び、所定の第２の間隔をあけて設けられた複数の第２のライン部からなる第２の位置決め用パターンを有し、
前記制御回路は、前記第２のプローブが第１及び第２の位置決め用パターンのライン部に接しているか否かに基づいて、前記位置決め信号を生成し、
前記第１の間隔は、マトリクス状に設けられた前記記録層の前記第２の方向の間隔と等しく、
前記第２の間隔は、マトリクス状に設けられた前記記録層の前記第１の方向の間隔と等しく、
前記制御回路は、前記第２のプローブが前記第１の位置決め用パターン及び前記第２の位置決め用パターンを通過したタイミングに基づいて生成されたクロック信号を参照して、前記記録層に対するデータの書き込み、読み出し及び消去を制御する
を備えることを特徴とする記憶装置。
データを記録するための記録層がマトリクス状に設けられた記録領域、及び前記記録領域の外側にそれぞれ設けられた第１の位置決め領域及び第２の位置決め領域を有する記録アレイと、
前記記録領域に対向して配置され、前記記録層に対してデータの書き込み、読み出し及び消去を行うための複数の第１のプローブと、前記第１の位置決め領域及び第２の位置決め領域に対向して配置され、前記記録領域の位置情報を表す位置決め信号を生成するための複数の第２のプローブとを有するプローブアレイと、
前記記録アレイと前記プローブアレイとの相対位置を移動させるように構成されたアクチュエータと、
前記位置決め信号を用いて前記アクチュエータの動作を制御するとともに、前記記録層に対するデータの書き込み、読み出し及び消去動作を制御するように構成された制御回路と
を備え、
前記第１の位置決め領域は、第１の方向に伸び、所定の第１の間隔をあけて設けられた複数の第１のライン部からなる第１の位置決め用パターンを有し、
前記第２の位置決め領域は、前記第１の方向と交差する第２の方向に伸び、所定の第２の間隔をあけて設けられた複数の第２のライン部からなる第２の位置決め用パターンを有し、
前記制御回路は、前記第２のプローブが第１及び第２の位置決め用パターンのライン部に接しているか否かに基づいて、前記位置決め信号を生成する
ことを特徴とする記憶装置。
前記第１の間隔は、マトリクス状に設けられた前記記録層の前記第２の方向の間隔と等しく、
前記第２の間隔は、マトリクス状に設けられた前記記録層の前記第１の方向の間隔と等しい
ことを特徴とする請求項２に記載の記憶装置。
前記制御回路は、前記第２のプローブが前記第１の位置決め用パターン及び前記第２の位置決め用パターンを通過したタイミングに基づいて生成されたクロック信号を参照して、前記記録層に対するデータの書き込み、読み出し及び消去を制御する
ことを特徴とする請求項２又は３に記載の記憶装置。
データを記録するための記録層がマトリクス状に設けられた記録領域、及び前記記録領域の外側にそれぞれ設けられた複数の第１の位置決め領域及び複数の第２の位置決め領域を有する記録アレイと、
前記記録領域に対向して配置され、前記記録層に対してデータの書き込み、読み出し及び消去を行うための複数の第１のプローブと、前記複数の第１の位置決め領域に対向して配置され、前記記録領域の位置情報を表す位置決め信号を生成するための複数の第２のプローブと、前記複数の第２の位置決め領域に対向して配置され、前記位置決め信号を生成するための複数の第３のプローブとを有するプローブアレイと、
前記記録アレイと前記プローブアレイとの相対位置を移動させるように構成されたアクチュエータと、
前記位置決め信号を用いて前記アクチュエータの動作を制御するとともに、前記記録層に対するデータの書き込み、読み出し及び消去動作を制御するように構成された制御回路と
を備え、
前記複数の第１の位置決め領域は、前記複数の第２のプローブに対して所定の間隔ずつずれ方が異なるように形成された複数の矩形部からなる第３の位置決め用パターンを有し、
前記複数の第２の位置決め領域は、前記複数の第３のプローブに対して所定の間隔ずつずれ方が異なるように形成された複数の矩形部からなる第４の位置決め用パターンを有し、
前記制御回路は、前記第２及び第３のプローブが第１及び第２の位置決め用パターンの矩形部に接しているか否かに基づいて、前記位置決め信号を生成する
ことを特徴とする記憶装置。