JP5515896B2 - 入出力接続装置、情報処理装置及び入出力デバイス検査方法 - Google Patents
入出力接続装置、情報処理装置及び入出力デバイス検査方法 Download PDFInfo
- Publication number
- JP5515896B2 JP5515896B2 JP2010059979A JP2010059979A JP5515896B2 JP 5515896 B2 JP5515896 B2 JP 5515896B2 JP 2010059979 A JP2010059979 A JP 2010059979A JP 2010059979 A JP2010059979 A JP 2010059979A JP 5515896 B2 JP5515896 B2 JP 5515896B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- tag
- input
- received
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Information Transfer Systems (AREA)
Description
次に、図2を用いて、実施例2に係る情報処理装置100の構成を説明する。図2は、実施例2に係る情報処理装置の構成を示す機能ブロック図である。実施例2に係る情報処理装置100は、CPU200と、I/Oデバイス300と、I/Oデバイス400と、I/O接続装置500とを有する。
次に、図8を用いて、実施例2に係る情報処理装置100による処理の処理手順を説明する。図8は、実施例2に係る情報処理装置による処理の処理手順を説明するフローチャートである。
図9を用いて、実施例2に係るレジスタアクセス処理の処理手順を説明する。図9は、実施例2に係るレジスタアクセス処理の処理手順を説明するフローチャートである。なお、ここで説明する処理は、図8のステップS102に対応する。
図10を用いて、実施例2に係る送信部522bによる処理の処理手順を説明する。図10は、実施例2に係る送信部による処理の処理手順を説明するフローチャートである。
上述してきたように、実施例2に係る情報処理装置100の生成部522aは、タグを付与した検査用パケットを生成する。送信部522bは、生成した検査用パケットをI/Oデバイス300の共通レジスタへ定期的に送信する。受信部522cは、I/Oデバイス300からパケットを受信する。第1判定部522は、受信部522cがI/Oデバイス300から受信したパケットのタグに基づいて当該パケットが送信部522bによって送信された検査用パケットに対する応答パケットであるか否かを判定する。
次に、図11を用いて、実施例3に係る情報処理装置600の構成を説明する。図11は、実施例3に係る情報処理装置の構成を示す機能ブロック図である。実施例3に係る情報処理装置600は、CPU200と、I/Oデバイス300と、I/Oデバイス400と、I/O接続装置700とを有する。なお、ここでは、図2に示した各部と同様の役割を果たす機能部については、同一符号を付すことにしてその詳細な説明を省略する。
図13を用いて、実施例3に係る送信部722bによる処理の処理手順を説明する。図13は、実施例3に係る送信部による処理の処理手順を説明するフローチャートである。
図14を用いて、実施例3に係る情報処理装置600によるCPU200を宛先とするパケットを受信した場合の処理の処理手順を説明する。図14は、実施例3に係る情報処理装置によるCPUを宛先とするパケットを受信した場合の処理の処理手順を説明するフローチャートである。
上述してきたように、本実施例3では、送信部722bは、生成部522aが付与したタグと同一のタグを有するパケットをCPU200から受信した場合には、CPU200から受信したパケットのタグを書き換え、I/Oデバイス300へ送信する。したがって、情報処理装置600は、遅延なくCPU200から受信したパケットを転送し、I/Oデバイス300を検査することができる。
次に、図15を用いて、実施例4に係る情報処理装置800の構成を説明する。図15は、実施例4に係る情報処理装置の構成を示す機能ブロック図である。実施例4に係る情報処理装置800は、CPU200と、I/Oデバイス300と、I/Oデバイス400と、I/O接続装置900とを有する。なお、ここでは、図2に示した各部と同様の役割を果たす機能部については、同一符号を付すことにしてその詳細な説明を省略する。
次に、図18を用いて、実施例4に係る情報処理装置800による処理の処理手順を説明する。図18は、実施例4に係る情報処理装置による処理の処理手順を説明するフローチャートである。
上述してきたように、本実施例4では、I/Oデバイス300がPCI Expressで規格化されているAER機能を有している場合には、送信部922bは、生成部922aが生成した検査用パケットをAERレジスタへ送信する。第2判定部922eは、応答パケットに有効なエラービットが付与されているか判定することによって、I/Oデバイス300内部に生じた異常を検査し、検査した異常の詳細情報を取得することができる。
例えば、実施例2、実施例3、及び実施例4では、I/O接続装置が共通レジスタのROレジスタへアクセスしてI/Oデバイスの異常を検出する例について説明したが、本願はこれに限定されるものではない。例えば、I/O接続装置は、I/Oデバイスに干渉しなければ、ROレジスタ以外のレジスタにもアクセス可能である。例えば、ROレジスタ以外に使用できるレジスタについて図19を用いて説明する。
本実施例において説明した各処理のうち自動的に行われるものとして説明した処理の全部または一部を手動的に行うこともできる。あるいは、手動的に行われるものとして説明した処理の全部又は一部を公知の方法で自動的に行うこともできる。この他、上記文章中や図面中で示した処理手順、制御手順、具体的名称については、特記する場合を除いて任意に変更することができる。
異常処理部による異常処理は切り離すこととして説明したが、これに限定されない。異常処理部による異常処理の他の一例について図21を用いて説明する。図21は、I/Oデバイスとの接続が二重化されている場合の異常処理部による処理の一例を示す図である。図21に示すように、I/Oデバイスが多重化されている場合には、異常が生じたI/Oデバイスの接続を切断して多重化を解除し、正常なI/Oデバイスとのみ接続してもよい。また、第2判定部は、図示していないモニタへ検査結果を表示させてもよい。
前記検査用パケットを入出力デバイスへ送信する送信部と、
パケットを受信する受信部と、
前記受信部によって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信部から送信された前記検査用パケットに対する応答パケットであるか否かを判定する第1判定部と、
前記第1判定部によって前記受信パケットが応答パケットであると判定された場合に、前記受信パケットを解析して、入出力デバイスが異常であるか否かを判定する第2判定部と、
を有することを特徴とする入出力接続装置。
前記検査用パケットを入出力デバイスへ送信する送信部と、
パケットを受信する受信部と、
前記受信部によって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信部から送信された前記検査用パケットに対する応答パケットであるか否かを判定する第1判定部と、
前記第1判定部によって前記受信パケットが応答パケットであると判定された場合に、前記受信パケットを解析して、入出力デバイスが異常であるか否かを判定する第2判定部と、
を有することを特徴とする情報処理装置。
前記検査用パケットを入出力デバイスへ送信する送信ステップと、
パケットを受信する受信ステップと、
前記受信ステップによって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信ステップから送信された前記検査用パケットに対する応答パケットであるか否かを判定する第1判定ステップと、
前記第1判定ステップによって前記受信パケットが応答パケットであると判定された場合に、前記受信パケットを解析して、入出力デバイスが異常であるか否かを判定する第2判定ステップと、
を含んだことを特徴とする入出力デバイス検査方法。
11 生成部
12 送信部
13 受信部
14 第1判定部
15 第2判定部
Claims (6)
- パケットを一意に識別するタグを付与した検査用パケットを所定の時間間隔で生成する生成部と、
前記検査用パケットが生成されると前記検査用パケットを入出力デバイスに送信し、CPUからパケットを受信すると、受信したパケットを前記入出力デバイスへ送信する送信部と、
パケットを前記入出力デバイスから受信する受信部と、
前記受信部によって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信部から送信されて前記入出力デバイスにアクセスした前記検査用パケットに対する応答パケットであるか否かを判定する第1判定部と、
前記第1判定部によって前記受信パケットが前記応答パケットであると判定された場合に、前記受信パケットを解析して、前記入出力デバイスが異常であるか否かを判定する第2判定部と、
を有することを特徴とする入出力接続装置。 - 前記送信部は、前記入出力デバイスがPCI Expressで規格化されているAERレジスタを有している場合には、該AERレジスタへ前記検査用パケットを送信することを特徴とする請求項1に記載の入出力接続装置。
- 前記送信部は、付与したタグと同一のタグを有する第2のパケットをCPUから受信した場合には、前記CPUから受信した前記第2のパケットを前記入出力デバイスへ送信しないように抑止制御することを特徴とする請求項1または2に記載の入出力接続装置。
- 前記送信部は、付与したタグと同一のタグを有する第3のパケットをCPUから受信した場合には、前記CPUから受信した前記第3のパケットのタグを書き換えて前記入出力デバイスに送信することを特徴とする請求項1または2に記載の入出力接続装置。
- パケットを一意に識別するタグを付与した検査用パケットを所定の時間間隔で生成する生成部と、
前記検査用パケットが生成されると前記検査用パケットを入出力デバイスに送信し、CPUからパケットを受信すると、受信したパケットを前記入出力デバイスへ送信する送信部と、
パケットを前記入出力デバイスから受信する受信部と、
前記受信部によって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信部から送信されて前記入出力デバイスにアクセスした前記検査用パケットに対する応答パケットであるか否かを判定する第1判定部と、
前記第1判定部によって前記受信パケットが前記応答パケットであると判定された場合に、前記受信パケットを解析して、前記入出力デバイスが異常であるか否かを判定する第2判定部と、
を有することを特徴とする情報処理装置。 - パケットを一意に識別するタグを付与した検査用パケットを所定の時間間隔で生成する生成ステップと、
前記検査用パケットが生成されると前記検査用パケットを入出力デバイスに送信し、CPUからパケットを受信すると、受信したパケットを前記入出力デバイスへ送信する送信ステップと、
パケットを前記入出力デバイスから受信する受信ステップと、
前記受信ステップによって受信された受信パケットのタグに基づいて、該受信パケットが、前記送信ステップから送信されて前記入出力デバイスにアクセスした前記検査用パケットに対する応答パケットであるか否かを判定する第1判定ステップと、
前記第1判定ステップによって前記受信パケットが前記応答パケットであると判定された場合に、前記受信パケットを解析して、前記入出力デバイスが異常であるか否かを判定する第2判定ステップと、
を含んだことを特徴とする入出力デバイス検査方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059979A JP5515896B2 (ja) | 2010-03-16 | 2010-03-16 | 入出力接続装置、情報処理装置及び入出力デバイス検査方法 |
US13/047,137 US8867369B2 (en) | 2010-03-16 | 2011-03-14 | Input/output connection device, information processing device, and method for inspecting input/output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010059979A JP5515896B2 (ja) | 2010-03-16 | 2010-03-16 | 入出力接続装置、情報処理装置及び入出力デバイス検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011192216A JP2011192216A (ja) | 2011-09-29 |
JP5515896B2 true JP5515896B2 (ja) | 2014-06-11 |
Family
ID=44647187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010059979A Active JP5515896B2 (ja) | 2010-03-16 | 2010-03-16 | 入出力接続装置、情報処理装置及び入出力デバイス検査方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8867369B2 (ja) |
JP (1) | JP5515896B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6241323B2 (ja) * | 2014-03-06 | 2017-12-06 | 富士通株式会社 | スイッチ装置、情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58203533A (ja) | 1982-05-24 | 1983-11-28 | Meidensha Electric Mfg Co Ltd | デ−タ処理装置 |
US4654846A (en) * | 1983-12-20 | 1987-03-31 | Rca Corporation | Spacecraft autonomous redundancy control |
JPH08227406A (ja) * | 1995-02-22 | 1996-09-03 | Hitachi Ltd | 並列計算機 |
JP2000267950A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 |
US6721900B1 (en) | 1999-12-22 | 2004-04-13 | Rockwell Automation Technologies, Inc. | Safety network for industrial controller having reduced bandwidth requirements |
US6909923B2 (en) | 1999-12-22 | 2005-06-21 | Rockwell Automation Technologies, Inc. | Safety communication on a single backplane |
JP4804680B2 (ja) * | 2001-09-21 | 2011-11-02 | 株式会社リコー | データ転送用集積回路の評価装置 |
JP2003198550A (ja) * | 2001-12-25 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 通信装置及び通信方法 |
JP2006190150A (ja) * | 2005-01-07 | 2006-07-20 | Yaskawa Information Systems Co Ltd | フィールドバスプロトコル検査装置 |
JP2007081938A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 装置診断システム |
JP2009009481A (ja) | 2007-06-29 | 2009-01-15 | Ricoh Co Ltd | テスト装置、高速シリアルコントローラ及び画像処理装置 |
JP5116497B2 (ja) | 2008-01-31 | 2013-01-09 | 株式会社日立製作所 | 情報処理システム、i/oスイッチ及びi/oパスの交替処理方法 |
JP5163180B2 (ja) * | 2008-02-26 | 2013-03-13 | 日本電気株式会社 | デバイス制御装置 |
US7676617B2 (en) * | 2008-03-31 | 2010-03-09 | Lsi Corporation | Posted memory write verification |
JP4582180B2 (ja) * | 2008-04-03 | 2010-11-17 | パナソニック株式会社 | データ伝送装置 |
US8412860B2 (en) * | 2009-04-01 | 2013-04-02 | Fusion-Io, Inc. | Input/output (I/O) virtualization system |
US20100306442A1 (en) * | 2009-06-02 | 2010-12-02 | International Business Machines Corporation | Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network |
-
2010
- 2010-03-16 JP JP2010059979A patent/JP5515896B2/ja active Active
-
2011
- 2011-03-14 US US13/047,137 patent/US8867369B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20110228681A1 (en) | 2011-09-22 |
JP2011192216A (ja) | 2011-09-29 |
US8867369B2 (en) | 2014-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7715450B2 (en) | Sideband bus setting system and method thereof | |
US7917664B2 (en) | Storage apparatus, storage apparatus control method, and recording medium of storage apparatus control program | |
US8904055B2 (en) | Switching control device and switching control method | |
JP4408126B2 (ja) | 監視装置、半導体集積回路、および監視方法 | |
CN102446146A (zh) | 服务器及其避免总线冲突的方法 | |
US9672127B2 (en) | Bus interface system for interfacing to different buses | |
JP5191934B2 (ja) | 状態監視システムおよび状態監視方法 | |
JP2013161210A (ja) | 情報処理装置、情報取得方法、及びプログラム | |
JP5515896B2 (ja) | 入出力接続装置、情報処理装置及び入出力デバイス検査方法 | |
CN113961478A (zh) | 一种内存故障记录方法以及装置 | |
JP5651962B2 (ja) | Raid装置、異常デバイス検出装置および異常デバイス検出方法 | |
CN107526677A (zh) | 一种软件错误现场定位及处理的方法及装置 | |
JP2008176477A (ja) | 計算機システム | |
US10581555B2 (en) | Information processing device and burst error reproducing method | |
JP4299634B2 (ja) | 情報処理装置及び情報処理装置の時計異常検出プログラム | |
US8151176B2 (en) | CPU instruction RAM parity error procedure | |
US7409605B2 (en) | Storage system | |
US11733689B2 (en) | Control system, programmable logic controller, and information processing method | |
US8489927B2 (en) | Device for use in inspecting a CPU and method thereof | |
CN110928814A (zh) | 串口硬盘传输异常检测方法、装置及电子设备 | |
JP2006146839A (ja) | 装置を管理するシステム及び方法 | |
US20220050139A1 (en) | System, apparatus and method for communicating debug messages on a sideband of a serial link according to a debug type messaging protocol | |
JP2013196410A (ja) | サーバ装置及び障害管理方法及び障害管理プログラム | |
JP5510679B2 (ja) | ディスクアレイ装置、ディスクアレイシステム、障害経路特定方法、及びプログラム | |
CN111309529B (zh) | 依处理器信息完整测试处理器内通信链路的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5515896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |