JP5514045B2 - スイッチ素子駆動回路 - Google Patents

Description

本発明は、スイッチ素子駆動回路に関するものである。

従来、入力電源の両端間にトランスの一次巻線を介してスイッチング素子を接続し、トランスの二次巻線にダイオードを介して平滑コンデンサを接続してなるフライバックコンバータが提供されている（例えば特許文献１参照）。

上記特許文献に開示されたフライバックコンバータでは、二次側の出力電圧変動を誤差検出回路で検出し、フォトカプラーにより制御回路へ伝達し、制御回路でスイッチング素子のオン／オフを制御することで、出力電圧を制御している。

ところで、負荷への電力供給をオン／オフするためのスイッチ素子を駆動するスイッチ素子駆動回路として、スイッチ素子の制御電極に二次巻線が接続されたトランスと、トランスの一次巻線に流れる電流を制御する制御回路を備えたものが従来提案されている。このスイッチ素子駆動回路では、二次側の電圧又は電流を一次側の制御回路にフィードバックし、制御回路が、二次側の電圧又は電流に基づいて、トランスの一次巻線に流れる電流を制御することによって、スイッチ素子のオン／オフを制御している。

特開平１−１９０２６２号公報

上述したスイッチ素子駆動回路では、トランスの二次巻線に発生する電圧や二次巻線に流れる電流をモニタし、一次側にフィードバックすることで、制御回路が、トランスの一次巻線に流れる電流を制御していた。そのため、二次側と電気的に絶縁された一次側に、二次側の電圧や電流をフィードバックするための回路構成が複雑になり、小型化やコストダウンが図りにくいという問題があった。

本発明は上記課題に鑑みて為されたものであり、その目的とするところは、小型化及びコストダウンを図ることができるスイッチ素子駆動回路を提供することにある。

上記課題を解決するために、第１の発明のスイッチ素子駆動回路は、負荷への電力供給をオン／オフするスイッチ素子と、前記スイッチ素子の制御端子に二次巻線が接続されたトランスと、前記トランスの一次巻線に電流が流れるオン期間と前記一次巻線に電流が流れないオフ期間を交互に設けて、前記スイッチ素子をオン／オフさせる制御回路とを備える。前記制御回路は、前記一次巻線に流れる電流及び前記一次巻線に印加される電圧のうち少なくとも何れか一方に基づいて前記スイッチ素子の負荷状態をモニタし、負荷状態に応じて二次側に供給する出力を制御しており、前記制御回路は、前記一次巻線に電圧を印加する際に前記一次巻線に流れる電流がゼロから始まらない連続モードとなるように、前記一次巻線に印加する信号の電圧値、周期及びオンデューティのうちの少なくとも何れか１つを制御することを特徴とする。

このスイッチ素子駆動回路において、スイッチ素子は、双方向の電流をオン／オフできるように逆向きに直列接続された複数個のトランジスタからなり、各々のトランジスタの制御端子にトランスの二次巻線が接続されることも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ドレイン電極とソース電極の間に複数個のゲート電極を具備して双方向に電流を流す双方向素子からなり、トランスが備える複数の二次巻線がそれぞれゲート電極に接続されることも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタからなることも好ましい。

このスイッチ素子駆動回路において、スイッチ素子は、ゲート電極が接合型のゲート構造を有する電界効果トランジスタからなることも好ましい。

本発明によれば、一次巻線に流れる電流又は一次巻線に印加される電圧に基づいて、二次側の負荷状態をモニタし、それによって二次側に供給する出力を制御している。したがって、二次側の電流、電圧を、二次側と電気的に絶縁された一次側にフィードバックすることなく、一次側だけで二次側に供給する出力を制御できるから、制御回路の回路構成を簡単にでき、小型化及びコストダウンを図ることができる。

実施形態１のスイッチ素子駆動回路の回路図である。 同上の一次側電流Ｉ１と二次側電流Ｉ２の関係し、（ａ）は不連続モードの波形図、（ｂ）は臨界モードの波形図、（ｃ）は連続モードの波形図である。 同上の二次側電力と電流検出回路の出力との関係を示す図である。 （ａ）〜（ｄ）は同上の各部の波形図である。 実施形態２のスイッチ素子駆動回路の概略構成を示すブロック図である。 （ａ）（ｂ）は同上の別の回路構成を説明するブロック図である。 （ａ）は同上に用いられるスイッチ素子のドレイン−ソース間電圧とドレイン電流の関係を説明する図、（ｂ）はゲート電圧とゲート電流の関係を説明する図である。 （ａ）（ｂ）は同上のまた別の回路構成を説明するブロック図である。 同上に用いられるスイッチ素子の断面図である。

以下に本発明の実施の形態を図面に基づいて説明する。

（実施形態１）
本発明の実施形態１を図１〜図４に基づいて説明する。図１に本実施形態のスイッチ素子駆動回路１０の回路図を示す。このスイッチ素子駆動回路１０は、ドレイン−ソース間に負荷２１と直流電源２２が直列に接続されるスイッチ素子１（例えばＦＥＴからなる）のオン／オフを制御するものである。

このスイッチ素子駆動回路１０は、スイッチ素子１と、スイッチ素子１の制御端子（ゲート電極１ｇ）に二次巻線ｎ２が接続されたトランス１１と、トランス１１の一次巻線ｎ１に流れる電流を制御する制御回路１２とで構成される。スイッチ素子１のドレイン電極１ｄとソース電極１ｓの間には、負荷２１と直流電源２２の直列回路が接続されており、スイッチ素子駆動回路１０がスイッチ素子１のオン／オフを制御することによって、負荷２１に供給される電力が制御される。

トランス１１の二次巻線ｎ２は、スイッチ素子１のゲート電極１ｇとソース電極１ｓの間に接続されている。

制御回路１２は、トランス１１の一次巻線ｎ１と直列に接続されたトランジスタ１４及び抵抗１５の直列回路と、電流検出回路１６と、オン／オフ制御回路１３を主要な構成として備えている。
トランス１１の一次巻線ｎ１とトランジスタ１４と抵抗１５との直列回路には一定の電圧Ｖ１が印加されており、トランジスタ１４がオン／オフすることによって、一次巻線ｎ１に電流が流れる。

電流検出回路１６は、一次巻線ｎ１に流れる電流を検出する回路であり、抵抗１５の両端間に接続された抵抗１７及びコンデンサ１８の直列回路で構成される。電流検出回路１６では、抵抗１５の両端電圧Ｖ２をコンデンサ１８で平滑した電圧Ｖ３を、オン／オフ制御回路１３に出力する。

オン／オフ制御回路１３は、トランジスタ１４のオン／オフを制御することによって、一次巻線ｎ１に電流が流れるオン期間Ｔ１と、一次巻線ｎ１に電流が流れないオフ期間Ｔ２を交互に設けている。ここで、トランス１１の二次巻線ｎ２は一次巻線ｎ１と逆巻きに巻かれており、オフ期間Ｔ２に二次巻線ｎ２に発生する電流によってスイッチ素子１がオンになり、負荷２１に電力が供給される。

このオン／オフ制御回路１３は、電流検出回路１６から入力される電圧Ｖ３の電圧値をもとに一次巻線ｎ１に流れる電流Ｉ１を検出し、この電流Ｉ１の電流値からスイッチ素子１に接続された負荷の負荷状態をモニタする。そして、オン／オフ制御回路１３では、スイッチ素子１に接続された負荷の大小に応じて、一次巻線ｎ１に流れる電流を制御することによって、トランス１１の二次側に供給される電力を制御する。

図２（ａ）〜（ｃ）はトランス１１の一次巻線ｎ１に流れる一次側電流Ｉ１と、二次巻線ｎ２に流れる二次側電流Ｉ２の関係を示し、同図（ａ）は軽負荷時、同図（ｃ）は重負荷時、同図（ｂ）は軽負荷と重負荷の中間負荷（臨界状態）の場合の説明図である。また、図３はトランス１１の二次側に供給される二次側電力と、電流検出回路１６の出力電圧Ｖ３との関係を示す図である。また、図４はスイッチ素子駆動回路１０の各部の波形図であり、同図（ａ）はトランジスタ１４のベース電圧、同図（ｂ）は一次側電流Ｉ１を、同図（ｃ）は抵抗１５の両端電圧Ｖ２、同図（ｄ）は電流検出回路１６の出力電圧Ｖ３をそれぞれ示している。尚、図４（ｂ）〜（ｄ）において点線Ｂ１は連続モードの波形を、実線Ｂ２は臨界モード及び不連続モードの波形を示している。

軽負荷時は、スイッチ素子１に流れる出力電流が小さいため、オフ期間Ｔ２の終了前に二次巻線ｎ２に流れる電流がゼロになり、一次側にも二次側にも電流が流れない期間が発生する（不連続モード）。この軽負荷時には、負荷の大きさに関係無く、一次巻線ｎ１に流れる一次側電流Ｉ１の大きさは同じになるので、図３に示すように２次側電力がＷ１（臨界モードの時の電力）以下の範囲（軽負荷時）は、電圧Ｖ３が一定の値となる。

臨界モードでは、オフ期間Ｔ２の終了時に一次側電流Ｉ１、二次側電流Ｉ２が共にゼロになる。ここで、不連続モード及び臨界モードでは、一次側電流Ｉ１は同じ値となるので、抵抗１５の両端電圧Ｖ２及びコンデンサ１８の両端電圧Ｖ３も同じ値となる。

一方、重負荷時は、オフ期間Ｔ２に負荷２１に流れる電流が増加するため、オフ期間Ｔ２の終了時に二次巻線ｎ２に流れる二次側電流Ｉ２はゼロにならず、二次側電流Ｉ２が増加する。このように、オフ期間Ｔ２に二次巻線ｎ２に流れる電流が増加するため、二次側電流Ｉ２の増加に伴い、オン期間Ｔ１に一次巻線ｎ１に流れる一次側電流Ｉ１が増加し、電流Ｉ１，Ｉ２の両方とも最大値と最小値のピーク差が小さくなる。また、一次側電流Ｉ１が増加することによって、抵抗１５の両端電圧Ｖ２及びコンデンサ１８の両端電圧Ｖ３も増加する。ここにおいて、オフ期間Ｔ２の終了時に二次巻線ｎ２に流れる電流がゼロとならず、一次巻線ｎ１に電圧が印加された際に、一次巻線ｎ１に流れる電流がゼロから始まらないような動作モードを連続モードという。

したがって、二次側電力がＷ１より大きい範囲（連続モード）では、二次側電力が大きくなるにつれて、電圧Ｖ３の電圧値も大きくなるので、オン／オフ制御回路１３では、電圧Ｖ３の電圧値をもとに、二次側に接続された負荷の状態をモニタすることができる。よって、オン／オフ制御回路１３は、電圧Ｖ３の電圧値が増加するにつれて、例えばトランジスタ１４のオンデューティを増加させることにより、負荷状態に合わせて負荷に供給する電力を制御することができる。

このスイッチ素子駆動回路１０では、一次巻線に流れる電流に基づいて、スイッチ素子１に接続された負荷の状態をモニタし、それによって二次側に供給する電力を制御している。したがって、二次側と電気的に絶縁された一次側に二次側の電流、電圧をフィードバックすることなく、一次側だけで二次側への供給電力を制御できるから、スイッチ素子駆動回路１０の回路構成を簡単にでき、小型化及びコストダウンを図ることができる。

ここにおいて、スイッチ素子駆動回路１０では、トランス１１の一次巻線ｎ１に電圧を印加する際、一次巻線ｎ１に流れる電流がゼロから始まらない連続モードとなるよう、一次巻線ｎ１に印加する信号の周期を制御する。

上述のように連続モードでは、スイッチ素子１の負荷が大きくなるほどトランス１１の一次巻線ｎ１に流れる電流が増加するので、一次巻線ｎ１に流れる電流をモニタすることで、負荷の大きさを検知することができる。また、トランス１１を連続モードで駆動することによって、スイッチ素子Ｑ１のゲート電極１ｇに必要な電力を常に供給することができる。尚、スイッチ素子駆動回路１０では、連続モードで動作するように、一次巻線ｎ１に印加する信号の周期を制御する代わりに、一次巻線ｎ１に印加する信号の電圧値又はオンデューティを制御してもよい。さらに、スイッチ素子駆動回路１０では、連続モードで動作するように、一次巻線ｎ１に印加する信号の電圧値、周期及びオンデューティのうちの複数を制御してもよい。

尚、本実施形態の制御回路１２は、トランス１１の一次巻線ｎ１に流れる電流に基づいて負荷状態をモニタしているが、一次巻線ｎ１に印加される電圧に基づいて負荷状態をモニタしてもよい。

（実施形態２）
本発明の実施形態２を図５〜図９に基づいて説明する。

図５はスイッチ素子駆動回路１０の概略構成を示すブロック図であり、実施形態１で説明した回路と共通する構成要素には、同一の符号を付してその説明は省略する。

実施形態１のスイッチ素子１は１方向の電流をオン／オフする素子であるが、本実施形態のスイッチ素子１Ａは、双方向の電流をオン／オフできるように逆向きに直列接続された２個の電界効果トランジスタ（以下、トランジスタと略称す。）２，３で構成されている。このスイッチ素子１の出力端子間には、例えば負荷２１と交流電源２３の直列回路が接続されており、スイッチ素子１のオン／オフに応じて、負荷２１に電力が供給されるようになっている。

スイッチ素子駆動回路１０のトランス１１は、２個のトランジスタ２，３のゲート−ソース間にそれぞれ接続される２つの二次巻線ｎ２１，ｎ２２を備え、２つの二次巻線ｎ２１，ｎ２２は一次巻線ｎ１に磁気的に結合されている。制御回路１２は、トランス１１の一次巻線ｎ１に電流が流れるオン期間と、電流が流れないオフ期間を交互に設けることによって、一次側電流Ｉ１のオフ期間に二次巻線ｎ２１，ｎ２２に電流を流している。また制御回路１２は、一次側電流Ｉ１の電流値を検出することによって、スイッチ素子１に接続された負荷の状態をモニタする。制御回路１２は、負荷状態をモニタした結果に基づいて、例えば負荷の大小に応じてトランジスタ１４のオンデューティを制御することで、二次側に供給する電力を制御する。

このスイッチ素子駆動回路１０においても、実施形態１と同様、一次巻線に流れる電流に基づいて、二次側の負荷状態をモニタし、それによって二次側に供給する電力を制御している。したがって、二次側と電気的に絶縁された一次側に二次側の電流、電圧をフィードバックすることなく、一次側だけで二次側への供給電力を制御できるから、制御回路の回路構成を簡単にでき、小型化及びコストダウンを図ることができる。

また、スイッチ素子駆動回路１０では、実施形態１と同様、トランス１１の一次巻線ｎ１に電圧を印加する際、一次巻線ｎ１に流れる電流がゼロから始まらない連続モードとなるよう、一次巻線ｎ１に印加する信号の周期を制御する。

連続モードではスイッチ素子１の負荷が大きくなるほどトランス１１の一次巻線ｎ１に流れる電流が増加するので、一次巻線ｎ１に流れる電流をモニタすることで、負荷の大きさを検知することができる。また、トランス１１を連続モードで駆動することによって、スイッチ素子Ｑ１のゲート電極１ｇに必要な電力を常に供給することができる。尚、スイッチ素子駆動回路１０では、連続モードで動作するように、一次巻線ｎ１に印加する信号の周期を制御する代わりに、一次巻線ｎ１に印加する信号の電圧値又はオンデューティを制御してもよい。さらに、スイッチ素子駆動回路１０では、連続モードで動作するように、一次巻線ｎ１に印加する信号の電圧値、周期及びオンデューティのうちの複数を制御してもよい。

また、図５に示す回路では１つの制御回路１２で、２個のトランジスタ２，３のオン／オフを制御しているが、図６（ａ）に示すように各トランジスタ２，３のオン／オフを個別に制御する制御回路１２ａ，１２ｂを備えてもよい。図６（ａ）の回路では、各トランジスタ２，３のゲート−ソース間に二次巻線ｎ２１，ｎ２２がそれぞれ接続されるとともに、各二次巻線ｎ２１，ｎ２２にはそれぞれ一次巻線ｎ１１，ｎ１２が磁気的に結合されている。そして、制御回路１２ａ，１２ｂは、それぞれ、一次巻線ｎ１１，ｎ１２に流れる電流に基づいて、対応するトランジスタ２，３の負荷状態をモニタし、負荷の大小に応じて二次側に供給する電力を制御する。

ところで、２個のトランジスタ２，３が逆向きに直列接続されたスイッチ素子１Ａでは、図６（ｂ）に示すようにオン抵抗に由来するゲート−ソース間抵抗Ｒ１，Ｒ２が存在する。そのため、ゲート−ソース間抵抗Ｒ１，Ｒ２で発生する電圧降下によって、トランス１１の二次巻線ｎ２１，ｎ２２に発生する電圧Ｖ２１，Ｖ２２と、実際にトランジスタ２，３の動作を決定する電圧Ｖｇ１，Ｖｇ２の電圧値は異なる値となる。ここで、スイッチ素子１Ａの出力電流をＩ３とすると、電圧Ｖｇ１，Ｖｇ２は次式のように表される。

Ｖｇ１＝Ｖ２１＋Ｉ３×Ｒ１
Ｖｇ２＝Ｖ２２−Ｉ３×Ｒ２
したがって、二次巻線ｎ２１，ｎ２２に発生する電圧Ｖ２１，Ｖ２２が同じ電圧値であれば、ハイ側のトランジスタ２では、ロー側のトランジスタ３に比べてゲート−ソース間電圧Ｖｇｓが大きくなる（図７（ａ）参照）。その結果、２個のトランジスタ２，３の動作状態が異なり、ハイ側のトランジスタ２では、制御回路１２ａから印加される電圧で、十分にオンさせることができる。一方、ロー側のトランジスタ３では、制御回路１２ｂから印加される電圧で想定されるオン状態に比べて、十分にオンさせることができない可能性があり、ロー側のトランジスタ３によって負荷に流せる電流が制限されることになる。

さらに、スイッチ素子１Ａが、ゲート電極が接合型のゲート構造を有するような電界効果トランジスタである場合、ゲート電圧が閾値レベル以下ではゲートに電流が流れずにＪＦＥＴのような動作を行い、ゲート電圧が閾値レベルを超えるとゲートに電流が流れる。このようなスイッチ素子１ＡがＪＦＥＴとして動作する場合に、図７（ｂ）に示すようにハイ側のトランジスタ２に印加されるゲート−ソース間電圧Ｖｇ１が、ロー側のトランジスタ３に印加されるゲート−ソース間電圧Ｖｇ２よりも大きいと、トランジスタ２のゲート電流Ｉｇ１に比べて、ロー側のトランジスタ３のゲート電流Ｉｇ２は小さくなる。そのため、ハイ側のトランジスタ２に十分なゲート電流Ｉｇ１を供給できなかったり、ハイ側のトランジスタ２の電流駆動能力にひきずられて、ロー側のトランジスタ３のゲート電流Ｉｇ１が不足したりするという問題があった。

このように、二次巻線ｎ２１，ｎ２２に同じ電圧を発生させた場合、オン抵抗の影響でハイ側のトランジスタ２とロー側のトランジスタ３の動作状態が異なってしまうのであるが、図６の回路では二次巻線ｎ２１，ｎ２２の出力を個別に制御する制御回路１２ａ，１２ｂが設けられている。

そして、制御回路１２ａ，１２ｂが、一次巻線ｎ１１，ｎ１２に流れる電流に基づいて負荷状態をモニタし、その結果に基づいて二次側に供給する電力を制御することで、オン抵抗に起因したオン状態の差を低減でき、ロー側のトランジスタ３によって負荷電流が制限されるのを抑制できる。また、片方のトランジスタが不完全なオン状態であると、効率が悪くなり、発熱などの損失が発生するが、トランジスタ２，３のオン状態の差を低減することで、このような損失を低減できる。また制御回路１２ａ，１２ｂは、トランス１１の一次側に流れる電流に基づいて、二次側の負荷状態をモニタし、負荷状態に基づいて二次側に供給する出力を制御している。したがって、二次側と電気的に絶縁された一次側に二次側の電流、電圧をフィードバックすることなく、一次側だけで二次側への供給電力を制御できるから、制御回路１２の回路構成を簡単にでき、小型化及びコストダウンを図ることができる。

上述のように本実施形態では、スイッチ素子１Ａが、双方向の電流をオン／オフできるように逆向きに直列接続された複数個のトランジスタ２，３からなり、各々のトランジスタ２，３の制御端子にトランス１１の二次巻線ｎ１１，ｎ１２が接続されている。そして、制御回路１２では、各二次巻線ｎ１１，ｎ１２に磁気結合された一次巻線ｎ１１，ｎ１２に流れる電流に基づいて、スイッチ素子１Ａの負荷状態をモニタしている。

これにより、トランジスタ２，３のオン抵抗に起因したゲート−ソース間電圧の違いによって、トランジスタ２，３の動作状態が異なってしまうのを抑制できる。

ここで、図８（ａ）に示すように、上述した図６（ａ）の回路のスイッチ素子１Ａに代えて、ドレイン電極とソース電極の間に複数個のゲート電極を有する双方向素子からなるスイッチ素子１Ｂを用いてもよい。

図９はこのようなスイッチ素子１Ｂの断面図である。このスイッチ素子１Ｂは、サファイア基板１０１と、サファイア基板１０１の表面に形成されたバッファ層１０２と、バッファ層１０２上に形成されたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３上に形成されたアンドープＡｌＧａＮ層１０４を備える。また、アンドープＡｌＧａＮ層１０４の表面にはドレイン電極１０５とソース電極１０６とが設けられるとともに、両電極１０５，１０６の間には２個のゲート電極１０７，１０８が設けられている。ここで、ゲート電極１０７，１０８とチャネル層（アンドープＧａＮ層１０３の上面）との間にはそれぞれｐ型半導体領域が形成されており、ノーマリオフ型の接合型電界効果トランジスタ（ＪＦＥＴ）となっている。

ＡｌＧａＮやＧａＮのバンドギャップはＳｉなどに比べて大きいため、絶縁破壊電界が大きく、高耐圧で低オン抵抗のスイッチ素子を実現できる。第１及び第２の半導体層としてのアンドープＡｌＧａＮ層１０４とアンドープＧａＮ層１０３のヘテロ界面にはピエゾ効果や自発分極効果によって高い濃度の二次元電子ガスが発生する。そして、両半導体層の界面に沿って電子が移動することで、スイッチ素子１Ｂの出力端子間に電流が流れるようになっている。

このスイッチ素子１Ｂは、ゲート電圧が閾値レベル（例えば２．５Ｖ）以下ではゲートに電流が流れず、ＪＦＥＴのような動作を行う。一方、ゲート電圧が閾値レベルを超えると、ゲート電極１０７，１０８とチャネル層の間に設けられたｐ型半導体領域からアンドープＧａＮ層１０３の上面部に正孔が注入されることで、ゲート電圧の増加に応じてドレイン電流が増加する。

このように、ゲート電圧が閾値レベルを超えると、ゲート電極１０７，１０８に電流が流れるため、ＧａＮやＡｌＧａＮのようなワイドバンドギャップ型半導体では、安定な絶縁型ゲートを実現する点で課題がある。そこで、制御回路１２ａ，１２ｂでは、ゲート電圧が閾値レベルを超えない範囲でスイッチ素子１Ｂを駆動しており、この場合にはＪＦＥＴのような動作を行うので、絶縁型ゲートの課題を解消できる。ここで、ワイドバンドギャップとは、Ｓｉのバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）をいう。またワイドバンドギャップ半導体は、例えば周期律表第２周期の軽元素（Ｂ，Ｃ，Ｎ，Ｏ）を構成要素とする半導体である。

上述のようにスイッチ素子１Ｂは、ドレイン電極とソース電極の間に複数個のゲート電極を具備して双方向に電流を流す双方向素子からなり、トランス１１が備える複数の二次巻線ｎ１１，ｎ１２がそれぞれ対応するゲート電極に接続されている。

これにより、スイッチ素子を１素子で実現でき、回路のさらなる小型化、低コスト化を実現することができる。

また、双方向素子よりなるスイッチ素子１Ｂは、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタで構成されており、ワイドバンドギャップ半導体を用いることによって、高耐圧でオン抵抗の小さい素子を実現できる。

また、図８（ａ）の回路では二次巻線ｎ２１，ｎ２２毎に制御回路１２ａ，１２ｂが設けられているが、図５に示す回路のように１つの制御回路で、各二次巻線ｎ２１，ｎ２２の出力を制御してもよい。図８（ｂ）はその場合の回路図を示し、二次巻線ｎ２１，ｎ２２に磁気結合された一次巻線ｎ１１に流れる電流を１つの制御回路１２が制御することで、各二次巻線ｎ２１，ｎ２２の出力を制御することができる。

尚、上述の制御回路１２，１２ａ，１２ｂは、トランス１１の一次巻線ｎ１，ｎ１１，ｎ１２に流れる電流に基づいて負荷状態をモニタしているが、一次巻線ｎ１，ｎ１１，ｎ１２に印加される電圧に基づいて負荷状態をモニタしてもよい。
また、上述の各実施形態において、スイッチ素子として、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタを用いてもよいし、ゲート電極が接合型のゲート構造を有する電界効果トランジスタを用いてもよい。

１ スイッチ素子
１ｇ ゲート電極（制御端子）
２，３ トランジスタ
１０ スイッチ素子駆動回路
１１ トランス
１２ 制御回路
ｎ１ 一次巻線
ｎ２ 二次巻線

Claims (5)

1. 負荷への電力供給をオン／オフするスイッチ素子と、
   前記スイッチ素子の制御端子に二次巻線が接続されたトランスと、
   前記トランスの一次巻線に電流が流れるオン期間と前記一次巻線に電流が流れないオフ期間を交互に設けて、前記スイッチ素子をオン／オフさせる制御回路とを備え、
   前記制御回路は、前記一次巻線に流れる電流及び前記一次巻線に印加される電圧のうち少なくとも何れか一方に基づいて前記スイッチ素子の負荷状態をモニタし、負荷状態に応じて二次側に供給する出力を制御しており、
   前記制御回路は、前記一次巻線に電圧を印加する際に前記一次巻線に流れる電流がゼロから始まらない連続モードとなるように、前記一次巻線に印加する信号の電圧値、周期及びオンデューティのうちの少なくとも何れか１つを制御することを特徴とするスイッチ素子駆動回路。
2. 前記スイッチ素子は、双方向の電流をオン／オフできるように逆向きに直列接続された複数個のトランジスタからなり、
   各々の前記トランジスタの制御端子に前記トランスの二次巻線が接続されたことを特徴とする請求項１記載のスイッチ素子駆動回路。
3. 前記スイッチ素子は、ドレイン電極とソース電極の間に複数個のゲート電極を具備して双方向に電流を流す双方向素子からなり、
   前記トランスが備える複数の二次巻線がそれぞれ前記ゲート電極に接続されたことを特徴とする請求項１記載のスイッチ素子駆動回路。
4. 前記スイッチ素子は、ワイドバンドギャップ半導体のヘテロ接合構造を有する電界効果トランジスタからなることを特徴とする請求項１乃至３の何れか１項に記載のスイッチ素子駆動回路。
5. 前記スイッチ素子は、ゲート電極が接合型のゲート構造を有する電界効果トランジスタからなることを特徴とする請求項１乃至３の何れか１項に記載のスイッチ素子駆動回路。

Images