JP5508870B2 - モータ制御装置 - Google Patents

Description

本発明は、モータ制御装置の改良に関する。

モータを駆動するモータ制御装置にあっては、直流電圧が印加されるパワーライン間に、直列に接続される二つのスイッチング素子間をモータの巻線に接続した複数のアームを介装した駆動回路を備え、各アームのスイッチング素子を開閉動作させることで、モータを駆動するようにしている。

他方、モータは、種々の機器を駆動する駆動源として使用され、正常に動作する場合には問題は無いが、機器に異常が生じた際にモータをそのまま動作させるのは好ましくない場合があり、このような場合には速やかにモータを制動させる必要がある。

これに対応するために、モータ駆動回路では、モータを正常動作させるだけでなく、上記構成とは別に、各アームと電源との間に介装したリレーと、各アームの両端に接続されて上記巻線を短絡するバイパスと、バイパスの途中に設けた短絡用スイッチング素子とを備えており、フェール時には、リレーを開動作させるとともに短絡用スイッチング素子を閉動作させて、バイパスで巻線を短絡させモータを制動させるようにするものがある（たとえば、特許文献１参照）。

また、電源が出力する電圧は、ノイズの重畳や温度変化の影響等によって安定せずに脈動することがあり、モータの巻線に安定した電圧を印加するため、電源に並列してキャパシタを設けて電源電圧を平滑化している。

特開２００１−２０４１８４号公報

しかしながら、特開２００１−２０４１８４号公報に開示されているモータ駆動回路にあっては、フェール時にリレーの開動作と短絡用スイッチング素子の閉動作を同時に行うようにしているので、キャパシタに蓄電されていた電荷が短絡用スイッチング素子へ一気に突入電流となって流れ込むことになって、上記短絡用スイッチング素子が破壊されてしまい、フェール動作に支障を来たしてしまう危惧があるのである。

そこで、本発明は、上記した不具合を改善するために創案されたものであって、その目的とするところは、フェール時に短絡用スイッチング素子を保護して確実にフェール動作を行うことが可能なモータ駆動回路を提供することである。

上記した目的を達成するため、本発明の課題解決手段におけるモータ制御装置は、パワーライン間に直流電圧を出力する電源と、直列に接続される二つのスイッチング素子間をモータの巻線に接続し上記パワーライン間に介装される複数のアームを有する駆動回路と、上記パワーライン間に電源に並列に接続されて電源電圧を平滑化するキャパシタと、上記パワーライン間と上記電源との間に介装した電源スイッチと、上記パワーライン間に介装されて上記巻線を短絡するバイパスと、上記バイパスの途中に設けられた短絡用スイッチング素子と、上記駆動回路を制御するとともに制御信号を出力して上記電源スイッチと上記短絡用スイッチング素子とを開閉制御する制御部とを備え、上記制御部は、制御系統が正常であるときに所定電圧でなる制御信号を出力し、制御系統が異常であるときに電圧０でなる制御信号を出力し、上記制御部が所定電圧でなる制御信号を出力すると、上記短絡用スイッチング素子は開動作し、上記制御部が電圧０でなる制御信号を出力すると、上記電源スイッチは開動作し、上記短絡用スイッチング素子は上記電源スイッチの開動作に遅延して閉動作し、上記制御部は、上記電源スイッチが開動作してから上記短絡用スイッチング素子が閉動作するまでは上記駆動回路を制御して上記キャパシタの電荷を消費するように上記モータを界磁制御することを特徴とする。

本発明のモータ制御装置によれば、短絡用スイッチング素子が閉動作してバイパスにて巻線を短絡するまでの間に、モータを界磁制御するので、キャパシタの放電が進んで短絡用スイッチング素子へ過電流が流れ込むことが阻止され、短絡用スイッチング素子の破壊が防止され、フェール動作を確実に行って、モータを巻線の短絡による制動トルクで停止させることができる。また、界磁制御によって、モータが停止状態にあっても、キャパシタの電荷を消費することができ、短絡用スイッチング素子が閉動作するまでの間に、キャパシタの電荷を確実に消費することができる。

モータ制御装置の概略図である。

以下、図に示した実施の形態に基づき、本発明を説明する。一実施の形態におけるモータ制御装置１は、図１に示すように、パワーライン２ａ，２ｂ間に直流電圧を出力する電源３と、モータＭの巻線Ｕ，Ｖ，Ｗのそれぞれに対応して接続されて上記パワーライン２ａ，２ｂ間に介装される三つのアーム４，５，６とを有する駆動回路Ｃと、上記パワーライン２ａ，２ｂ間に電源３に並列に接続されて電源電圧を平滑化するキャパシタ７と、上記パワーライン２ａ，２ｂ間と上記電源３との間に介装した電源スイッチとしてのリレー８と、上記パワーライン２ａ，２ｂ間に介装されて上記巻線Ｕ，Ｖ，Ｗを短絡するバイパス９と、上記バイパス９の途中に設けられた短絡用スイッチング素子１０と、リレー８の開動作に遅延させて短絡用スイッチング素子１０を閉動作させる遅延回路１１と、遅延回路１１および各アーム４，５，６に設けたスイッチング素子１２，１３，１４，１５，１６，１７を開閉制御してモータを駆動制御する制御部１８とを備えて構成されている。

この場合、モータＭは、三相の巻線Ｕ，Ｖ，Ｗを備えたブラシレスモータとされており、このモータＭを駆動するため駆動回路Ｃは、三つのアーム４，５，６を備えているが、モータＭがブラシレスモータの場合には巻線の相数に対応する数のアームを設ければよい。また、モータＭがＤＣブラシ付モータの場合には、アームを二つとして巻線の両端を各アームに接続すればよい。なお、このモータＭの場合、図示するところでは、巻線Ｕ，Ｖ，ＷがＹ字型に結線されているが、Δ結線とされてもよく、Δ結線する場合には、結線部分をそれぞれ対応するアーム４，５，６へ接続すればよい。

上記したアーム４は、スイッチング素子１２，１３を直列に接続して構成され、このスイッチング素子１２，１３間をモータＭの巻線Ｕの一端に接続している。アーム５は、スイッチング素子１４，１５を直列に接続して構成され、このスイッチング素子１４，１５間をモータＭの巻線Ｖの一端に接続している。アーム６は、スイッチング素子１６，１７を直列に接続して構成され、このスイッチング素子１６，１７間をモータＭの巻線Ｗの一端に接続している。なお、スイッチング素子１２，１３，１４，１５，１６，１７は、具体的にはたとえば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）とされている。

これらアーム４，５，６は、電源３が直流電圧を印加するパワーライン２ａ，２ｂ間に並列に介装されて接続されており、リレー８を介して各アーム４，５，６の図１中上方側の接続点を電源３に接続し、図１中下方側の接続点がパワーライン２ｂを介して接地してある。また、電源３から駆動回路Ｃへの電流供給の可不可は、上記したリレー８によって行われるが、リレー８については周知であり詳しくは説明しないが、リレー８に内蔵されるコイルが励磁されている状態では、リレー８は閉じて各アーム４，５，６へ電力供給可能なように設定されている。なお、本実施の形態では、電源スイッチをリレー８としているが、通電時に閉じるスイッチとすればよいので、リレー以外のスイッチを用いてもよい。電源３は、パワーライン２ａ，２ｂ間に直流電圧を印加することができればよいので、交流電源とコンバータとで電源３を構成するようにしてもよい。

このように、駆動回路Ｃは構成され、たとえば、上記のスイッチング素子１２とスイッチング素子１５をオンすると、モータＭの巻線Ｕ，Ｖに電流を流すことができ、アーム４，５，６の図１中上方側のスイッチング素子１２，１４，１６と図１中下方側のスイッチング素子１３，１５，１７を適宜オンすることによって、モータＭの各巻線Ｕ，Ｖ，Ｗに任意に通電することができる。

そして、制御部１８は、モータＭの図外のロータの電気角および各巻線Ｕ，Ｖ，Ｗに流れる電流に基づいて通電位相切換制御によりモータＭの各巻線Ｕ，Ｖ，Ｗに回転磁界を作り出すように通電し、モータＭを回転駆動するようになっている。

制御部１８は、詳しくは図示はしないが、具体的には例えば、モータＭの巻線Ｕ，Ｖ，Ｗのうち任意の二つの巻線に流れる電流の値と、モータＭの図外のロータの電気角とを検知し、上記電流値と電気角からｄｑ変換を行ってｄｑ直交座標系におけるｄ軸電流値とｑ軸電流値を求め、別個に求めたｄ軸電流指令値とトルク指令であるｑ軸電流指令値と、上記したｄ軸電流値とｑ軸電流値との偏差からｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値Ｖｑを求め、上記ｄ軸電圧指令値Ｖｄおよびｑ軸電圧指令値ＶｑをＵ，Ｖ，Ｗの各相の電圧指令値Ｖｕ，Ｖｖ，Ｖｗに変換する。さらに、制御部１８は、上記電圧指令値Ｖｕ，Ｖｖ，Ｖｗ通りに各巻線Ｕ，Ｖ，Ｗを印加すべく、上記スイッチング素子１２，１３，１４，１５，１６，１７のゲート電極に電圧を印加しこれらを開閉制御することによってモータＭを駆動し、さらに、ＰＷＭ制御によりモータＭの出力トルクを制御するようになっている。

なお、制御部１８は、基本的には、ｄ軸電流指令値を０として制御を実行するが、ロータの電気角速度が大きい場合にｄ軸電流指令値をマイナスの値に誘導して弱め界磁制御をするようにしてもよく、また、ｄ軸電流指令値をプラスの値に誘導して強め界磁制御を行うようにしてもよい。

つづいて、このモータ制御装置１にあっては、電源３にキャパシタ７を並列させている。キャパシタ７は、具体的には、パワーライン２ａ，２ｂ間であって電源３と各アーム４，５，６との間に介装されて接続している。このキャパシタ７は、具体的には、単位体積当たりの静電容量が大きく、経済性の点で有利な電解キャパシタとされているが、これ以外のキャパシタを使用しても差し支えない。なお、キャパシタ７と電源３との間に電源スイッチとしてのリレー８を配置しているのは、特に、電源３が電池である場合に未充電のキャパシタ７へ電源３を接続すると大電流が流れてスパークを発生する危惧があるので、回路の組立時に電源３とキャパシタ７とをリレー８で分断しつつ組立作業を行えるようにしている。

さらに、バイパス９は、この場合、パワーライン２ａ，２ｂ間に各アーム４，５，６に対して並列に介装されて接続されており、このバイパス９の途中には短絡用スイッチング素子１０が設けられている。この短絡用スイッチング素子１０は、たとえば、ＭＯＳＦＥＴとされて、ドレイン電極とソース電極をバイパス９の途中に接続してあり、ゲート電極に電圧が印加されるとオンとなり、電圧の印加が無いとオフとなる。

詳しくは、短絡用スイッチング素子１０は、ゲート電極を後述する遅延回路用電源２２を接地させるスイッチング用ライン３０の途中に接続してあり、短絡用スイッチング素子１０の開閉はスイッチング用ライン３０の途中に設けたトランジスタ３１によって切換制御される。トランジスタ３１は、スイッチング用ライン３０の途中であってコレクタを遅延回路用電源２２側へ接続するとともにエミッタを接地側に接続してあり、ベースは信号入力ライン３２を介して制御部１８に接続されている。なお、スイッチング用ライン３０の途中であって短絡用スイッチング素子１０より遅延回路用電源２２側には抵抗４４が介装されている。

そして、トランジスタ３１は、制御系統が正常であるときに制御部１８が出力する所定電圧でなる制御信号Ｈの入力を受けるとオン状態となって、短絡用スイッチング素子１０のゲート電極を接地させるので、短絡用スイッチング素子１０を開動作させることになる。反対に、トランジスタ３１は、制御系統が異常であるフェール時には制御部１８が電圧０となる制御信号Ｌを出力すると、ベースが印加されないのでオフ状態となり、遅延回路用電源２２が接地されず短絡用スイッチング素子１０のゲート電極が遅延回路用電源２２によって印加されるので、短絡用スイッチング素子１０を閉動作させることになる。

ここで、スイッチング素子１２，１３，１４，１５，１６，１７がＭＯＳＦＥＴとされており、このＭＯＳＦＥＴはソース電極からドレイン電極へ向かう向きを順方向としてソース電極とドレイン電極とを接続する寄生ダイオードＤを内蔵しているので、上記短絡用スイッチング素子１０がオンされて閉じられると、リレー８が開状態にあって各スイッチング素子１２，１３，１４，１５，１６，１７がオフされて開状態であってもバイパス９と各スイッチング素子１２，１３，１４，１５，１６，１７における寄生ダイオードＤとを介して各巻線Ｕ，Ｖ，Ｗが短絡されることになる。反対に、短絡用スイッチング素子１０がオフされて開状態とされる場合には、バイパス９が遮断されて各スイッチング素子１２，１３，１４，１５，１６，１７がオフされて開状態であると、各巻線Ｕ，Ｖ，Ｗは短絡されることはない。

すなわち、制御部１８が正常を示す制御信号Ｈを出力する場合には、短絡用スイッチング素子１０が開いてバイパス９は機能しないので巻線Ｕ，Ｖ，Ｗは短絡されず、反対に、制御部１８が異常を示す制御信号Ｌを出力する場合には、短絡用スイッチング素子１０が閉じてバイパス９が機能し巻線Ｕ，Ｖ，Ｗは短絡されることになる。

なお、モータＭがブラシレスモータの場合であって、アーム４，５，６でモータＭをＰＷＭ駆動するようにしているので、一つのバイパス９を各アーム４，５，６に並列接続しておくだけでモータＭの巻線Ｕ，Ｖ，Ｗを短絡でき、モータＭがブラシレスモータの場合にはモータＭの巻線数が増えても一つのバイパス９のみで巻線Ｕ，Ｖ，Ｗを短絡することができる。また、モータＭの構造によっては、一つのバイパスのみでは巻線を短絡できない場合もあるが、その場合には、巻線を短絡するのに必要な数のバイパスを設けて各バイパスの途中に短絡用スイッチング素子を設けるようにしてもよい。さらに、モータＭがブラシレスモータであっても、各アーム４，５，６を巻線Ｕ，Ｖ，Ｗの短絡に使用しない場合には、短絡用スイッチング素子を備えた二つあるいは三つのバイパスを設けて巻線Ｕ，Ｖ，Ｗを短絡するようにしてもよい。

つづいて、遅延回路１１は、フェール時に、上記電源スイッチとしてのリレー８の開動作に遅延させて上記短絡用スイッチング素子１０を閉動作させるものであり、詳しくは、制御部１８から入力される制御信号Ｈ，Ｌに基づいてリレー８を開閉制御するリレー制御回路２０と、同じく制御部１８から入力される制御信号に基づいて短絡用スイッチング素子１０を開閉制御するスイッチング素子制御回路２１とを備えて構成されている。

リレー制御回路２０は、リレー８へ電力供給する遅延回路用電源２２と、リレー８への通電の可否を司るリレー切換スイッチとしてのトランジスタ２３とを備えており、より具体的には、遅延回路用電源２２を接地させるリレー用パワーライン２４の途中にリレー８が配置され、トランジスタ２３は、リレー用パワーライン２４の途中のリレー８より接地側に介装されており、詳しくは、コレクタを遅延回路用電源２２側にエミッタを接地側にしてリレー用パワーライン２４に接続されている。また、トランジスタ２３のベースは、信号入力ライン３２の途中に接続されて、制御部１８から制御信号Ｌ，Ｈが入力されるようになっている。

そして、制御系統が正常であるときに制御部１８が出力する制御信号Ｈの入力を受けると、トランジスタ２３はオン状態となってリレー用パワーライン２４を接地せしめてリレー８が通電されて閉状態となり、電源３からパワーライン２ａ，２ｂを介してアーム４，５，６へ電力供給され、反対に、制御系統が異常であるときには制御部１８の出力が電圧０となる制御信号Ｌとなって、トランジスタ２３のベースは印加されずオフ状態となってリレー８への電流供給が断たれて電源３からアーム４，５，６への電力供給も断たれることになる。

スイッチング素子制御回路２１は、遅延回路用キャパシタ２５と、遅延回路用電源２２を電源として遅延回路用キャパシタ２５を充電するとともに遅延回路用キャパシタ２５に蓄電された電荷を放電させる充放電回路２６と、上述のトランジスタ３１とを備えて構成され、充放電回路２６は、信号入力ライン３２へ接続されて遅延回路用キャパシタ２５の電荷を放電する際に信号入力ライン３２を通じてトランジスタ３１のベースを印加するようになっている。

なお、信号入力ライン３２の途中であって充放電回路２６の接続点より制御部１８側には、ダイオード３３が設けられており、充放電回路２６の放電時に制御部１８側へ電流が逆流することが無いように配慮されている。

充放電回路２６は、制御部１８が正常を示す制御信号Ｈを出力する際には遅延回路用電源２２で遅延回路用キャパシタ２５を充電し、制御部１８が異常を示す制御信号Ｌを出力する際には遅延回路用キャパシタ２５に蓄えられた電荷を放電して、トランジスタ３１を印加し、遅延回路用キャパシタ２５が放電し終えるまで短絡用スイッチング素子１０を開状態に保つようになっている。

したがって、制御部１８が制御信号Ｈを出力する場合には、制御信号Ｈが信号入力ライン３２を介してトランジスタ３１へ供給されて短絡用スイッチング素子１０が開状態とされ、リレー制御回路２０がリレー８を閉状態に維持し、スイッチング素子制御回路２１における充放電回路２６が遅延回路用キャパシタ２５を充電するので、各アーム４，５，６には電源３から正常に電力供給されるとともに、バイパス９による巻線Ｕ，Ｖ，Ｗの短絡は行われない。

逆に、制御部１８の出力する信号が制御信号Ｈから異常を示す制御信号Ｌに切換ると、リレー制御回路２０がリレー８を開状態に切換え、スイッチング素子制御回路２１における充放電回路２６によって遅延回路用キャパシタ２５の電荷を信号入力用ライン３２を介してトランジスタ３１のベースへ放電するようになる。このとき、制御部１８の制御信号Ｌは、信号入力用ライン３２を介してトランジスタ３１のベースへ入力されるようになっているが、上記遅延回路用キャパシタ２５の放電によって当該放電が終了するまではトランジスタ３１はコレクタエミッタ間を通電状態に維持するので、遅延回路用キャパシタ２５の放電時間分だけリレー８の開動作に遅延して短絡用スイッチング素子１０が閉動作することになる。

なお、充放電回路２６は、この実施の形態の場合、遅延回路用電源２２を遅延回路用キャパシタ２５へ接続する充電ライン２７と、遅延回路用キャパシタ２５に蓄えられる電荷を放電する放電ライン２８とを備えて構成されている。充電ライン２７は、遅延回路用電源２２と遅延回路用キャパシタ２５との間に抵抗３５と遅延回路用電源２２から遅延回路用キャパシタ２５へ向かう向きを順方向とするダイオード３６とを備えている。他方の放電ライン２８は、遅延回路用キャパシタ２５を信号入力ライン３２へ接続しており、途中に、抵抗３７と遅延回路用キャパシタ２５から信号入力ライン３２へ向かう向きを順方向とするダイオード３８とを備えている。

また、充放電回路２６における遅延回路用キャパシタ２５の充電と放電の切換を行うために、充電ライン２７における抵抗３５とダイオード３６との間を充放電切換スイッチとしてのトランジスタ３９を介して接地してある。このトランジスタ３９は、コレクタを充電ライン２７へ接続しエミッタを接地してある。さらに、トランジスタ３９のベースは、リレー制御回路２０におけるリレー用パワーライン２４の途中であってリレー８とトランジスタ２３との間と遅延回路用電源２２とを接続するトランジスタ駆動用ライン４０の途中に接続されている。

そして、トランジスタ２３のベースが印加されている場合には、トランジスタ３９のベースがトランジスタ２３を介して接地された状態となるため電位が０となってトランジスタ３９は遅延回路用電源２２を接地させず、反対に、トランジスタ２３のベースが印加されない場合には、トランジスタ３９のベースが遅延回路用電源２２によって印加された状態となってトランジスタ３９が遅延回路用電源２２を接地させる状態となる。

すなわち、制御部１８が正常を示す制御信号Ｈを出力していてトランジスタ２３のベースが印加されてリレー８が閉じ、各アーム４，５，６が電源３から電力供給を受けることができる状況となると、トランジスタ３９は開いた状態で遅延回路用電源２２が接地されないので、遅延回路用キャパシタ２５が遅延回路用電源２２によって充電される。他方、制御部１８の出力が制御信号Ｈから異常を示す制御信号Ｌに切換ると、トランジスタ２３のベースへの印加が途絶えてリレー８が開き各アーム４，５，６へ電源３からの電力供給が断たれるとともに、トランジスタ３９が閉じて遅延回路用電源２２を接地させるので充電ライン２７の抵抗３５とダイオード３６との間の電位が０となって遅延回路用キャパシタ２５は放電ライン２８を通じて蓄えていた電荷を信号入力ライン３２へ放電して短絡用スイッチング素子１０の閉動作をリレー８の開動作に対して遅延させる。

なお、トランジスタ駆動用ライン４０の途中であってトランジスタ３９よりリレー用パワーライン２４側と、トランジスタ駆動用ライン４０とトランジスタ３９のベースとの間には、ダイオード４１，４２が介装されており、ダイオード４１はトランジスタ３９へリレー用パワーライン２４側から電流供給されてしまうことを阻止しており、ダイオード４２は電流の向きをトランジスタ３９へ向かう方向となるよう制限している。さらに、トランジスタ駆動用ライン４０のトランジスタ３９より遅延回路用電源２２側には抵抗４３が介装されている。

なお、上述した抵抗３５，３７，４３，４４は、それぞれ、単一の遅延回路用電源２２から短絡用スイッチング素子１０、トランジスタ３１，３９の動作電圧を得るために設けられている。

このように遅延回路１１における詳細各部が本実施の形態のようにトランジスタ２３，３１，３９、キャパシタ２５およびダイオード３３，３６，３８で構成することで、マイコン等の高価な処理装置を使用せずに遅延回路１１を実現できるが、上記構成以外の構成によって、フェール時に上記電源スイッチとしてのリレー８の開動作に遅延させて上記短絡用スイッチング素子１０を閉動作させるようにしてもよい。

そして、遅延回路１１が上記の如くの動作を行う一方で、制御部１８が制御信号Ｌを出力してリレー８を開動作させ、電源３からアーム４，５，６へ電力供給が断たれる場合、電源３の電圧を平滑化するキャパシタ７がリレー８で分断されずにアーム４，５，６へ接続された状態となっているので、キャパシタ７は放電して、キャパシタ７の放電が終了するまでは各アーム４，５，６への電力供給が継続されることになる。

そこで、このキャパシタ７の放電の最中には、制御部１８は、信号入力ライン３２へは異常を示す制御信号Ｌを出力する一方で、各アーム４，５，６におけるスイッチング素子１２，１３，１４，１５，１６，１７の駆動を継続して、キャパシタ７の放電による電力供給でモータＭを界磁制御して、キャパシタ７の電荷を消費し、短絡用スイッチング素子１０が閉動作した後はスイッチング素子１２，１３，１４，１５，１６，１７の駆動を停止する。

具体的には、制御部１８は、ｄｑ直交座標系においてトルクに寄与しないｄ軸に電流を流すように制御する。すなわち、モータ制御装置１は、フェール時に電源スイッチとしてのリレー８を開いてから短絡用スイッチング素子１０を閉動作させるまでの間に、トルクに寄与しないｄ軸へ電流を流して巻線Ｕ，Ｖ，Ｗが作る界磁を弱めるか強める界磁制御を行って、モータＭにキャパシタ７に溜まった電荷を消費させるようにする。

このようにすることで、フェール時において、リレー８を開いてから短絡用スイッチング素子１０を閉動作させるまでの間に正常時における制御と同様の制御を実行してモータＭを制御するようにしても、モータＭへのトルク指令が０付近であって、キャパシタ７に溜まった電荷を消費できないような場合にあっても、本発明のモータ制御装置１にあっては、リレー８を開いてから短絡用スイッチング素子１０を閉動作させるまでの間にモータＭを界磁制御するのでキャパシタ７の電荷を速やかに消費することができる。つまり、モータＭが停止状態にあっても、キャパシタ７の電荷を消費することができる。なお、フェール時には、トルク指令であるｑ軸電流指令値を０にしｄ軸のみに電流を流すようにｄ電流指令値を設定して界磁制御するようにしてもよいが、短絡用スイッチング素子１０が閉じるまでは、正常時におけるトルク指令であるｑ軸電流指令値通りにｑ軸電流値を誘導する制御を行いつつ、ｄ軸電流指令値を０以外の値に設定する界磁制御を行ってもよい。

また、界磁制御を行うにあたり、ｄ軸電流指令値とｑ軸電流指令値の合成ベクトル或いはｄ軸電流値とｑ軸電流値の合成ベクトルが、モータＭを制御可能な範囲内の値（所定閾値）内にある場合に、リレー８を開いてから短絡用スイッチング素子１０を閉動作させるまでの間に完全にキャパシタ７の電荷を消費するようにすると、モータＭを指令通りに制御しつつキャパシタ７の電荷を消費することができる。

そして、遅延回路１１におけるリレー８の開動作してから短絡用スイッチング素子１０を閉動作させるまでの遅延時間は、上記の如くの界磁制御によってキャパシタ７の放電を充分に行うことができる程度に設定されており、短絡用スイッチング素子１０が閉動作してバイパス９にて巻線Ｕ，Ｖ，Ｗを短絡するまでにはキャパシタ７の放電が進んで短絡用スイッチング素子１０へ過電流が流れ込むことが阻止され、短絡用スイッチング素子１０の破壊が防止される。

なお、上記遅延時間中に行う界磁制御は、弱め界磁制御だけでなく強め界磁制御でもよいが、強め界磁制御を行う場合、無負荷最大回転数が低下するので、モータＭが外力によって高速回転させられるとモータＭが発電してしまいキャパシタ７の電荷を消費できなくなる場合もあるので、弱め界磁制御を採用するのが好ましい。

したがって、本発明のモータ制御装置１によれば、電源３からの電力供給が遮断された折に、キャパシタ７から短絡用スイッチング素子１０へ突入電流の流れ込みが防止され、フェール動作を確実に行って、モータＭを巻線Ｕ，Ｖ，Ｗの短絡による制動トルクで停止させることができる。

また、電源３からの電力供給が遮断された際に、巻線Ｕ，Ｖ，Ｗが短絡される前にキャパシタ７が充分に放電するまでの遅延時間中に界磁制御と平行して正常時と同様の制御を実行することで、フェール時にキャパシタ７の電荷を消費するためにモータＭを急峻に駆動するようなことがなく、フェール時のモータＭの動作が安定し、モータＭの発生トルクや回転数の急激な変化を抑制でき、機器に与える負荷を軽減できる。

さらに、別にキャパシタ７の電荷を放電するために特に放電回路を設けることなくキャパシタ７の放電を速やかに行うことができるので、モータ制御装置１のコスト上昇を抑制することができる。

なお、遅延回路１１は、遅延回路用キャパシタ２５から放電する放電時間を利用してリレー８の開動作に対して短絡用スイッチング素子１０の閉動作を遅延させるようにしているが、モータＭの起動時に短絡用スイッチング素子１０の開動作に遅れを生じるが充放電回路２６に代えて信号入力ライン３２の途中に遅延時間を充分に確保できる程度の時定数に設定されるローパスフィルタを設けて短絡用スイッチング素子１０の閉動作を遅延させるようにすることも可能である。換言すれば、充放電回路２６を用いることでモータＭの起動時に短絡用スイッチング素子１０の開動作に遅れを生じさせないという利点があるのである。

また、上記したところでは、電源３と遅延回路用電源２２を別々に設けているが、電源３に遅延回路用電源２２を集約させて単一の電源でモータＭと遅延回路１１を駆動するようにしてもよい。

以上で、本発明の実施の形態についての説明を終えるが、本発明の範囲は図示されまたは説明された詳細そのものには限定されないことは勿論である。

本発明は、モータ制御に利用可能である。

１ モータ制御装置
２ａ，２ｂ パワーライン
３ 電源
４，５，６ アーム
７ キャパシタ
８ 電源スイッチとしてのリレー
９ バイパス
１０ 短絡用スイッチング素子
１１ 遅延回路
１２，１３，１４，１５，１６，１７ スイッチング素子
１８ 制御部
２０ リレー制御回路
２１ スイッチング素子制御回路
２２ 遅延回路用電源
２３ リレー切換スイッチとしてのトランジスタ
２４ リレー用パワーライン
２５ 遅延回路用キャパシタ
２６ 充放電回路
２７ 充電ライン
２８ 放電ライン
３０ スイッチング用ライン
３１，３９ トランジスタ
３２ 信号入力ライン
３３，３６，３８，４１，４２ ダイオード
３５，３７，４３，４４ 抵抗
４０ トランジスタ駆動用ライン
Ｃ 駆動回路
Ｄ 寄生ダイオード
Ｍ モータ
Ｕ，Ｖ，Ｗ 巻線

Claims (7)

1. パワーライン間に直流電圧を出力する電源と、
   直列に接続される二つのスイッチング素子間をモータの巻線に接続し上記パワーライン間に介装される複数のアームを有する駆動回路と、
   上記パワーライン間に電源に並列に接続されて電源電圧を平滑化するキャパシタと、
   上記パワーライン間と上記電源との間に介装した電源スイッチと、
   上記パワーライン間に介装されて上記巻線を短絡するバイパスと、
   上記バイパスの途中に設けられた短絡用スイッチング素子と、
   上記駆動回路を制御するとともに制御信号を出力して上記電源スイッチと上記短絡用スイッチング素子とを開閉制御する制御部とを備え、
   上記制御部は、制御系統が正常であるときに所定電圧でなる制御信号を出力し、制御系統が異常であるときに電圧０でなる制御信号を出力し、
   上記制御部が所定電圧でなる制御信号を出力すると、上記短絡用スイッチング素子は開動作し、
   上記制御部が電圧０でなる制御信号を出力すると、上記電源スイッチは開動作し、上記短絡用スイッチング素子は上記電源スイッチの開動作に遅延して閉動作し、上記制御部は、上記電源スイッチが開動作してから上記短絡用スイッチング素子が閉動作するまでは上記駆動回路を制御して上記キャパシタの電荷を消費するように上記モータを界磁制御する
   ことを特徴とするモータ制御装置。
2. 遅延回路用キャパシタと、当該遅延回路用キャパシタを充放電させる充放電回路と、ベースへ電圧の印加があると上記短絡用スイッチング素子を開動作させるトランジスタとを有して上記電源スイッチの開動作に遅延させて上記短絡用スイッチング素子を閉動作させる遅延回路を備え、
   当該遅延回路は、上記電源スイッチが閉じている状態では上記遅延回路用キャパシタを充電し、上記電源スイッチが開動作すると上記トランジスタのベースへ上記遅延回路用キャパシタの電荷を放電させる
   ことを特徴とする請求項１に記載のモータ制御装置。
3. 上記電源スイッチがリレーであって、
   上記充放電回路が上記遅延回路用キャパシタの充電と放電の切換を行う充放電切換スイッチを備え、
   当該充放電切換スイッチを上記リレーへの通電の可否を制御するリレー切換スイッチにて切換動作させる
   ことを特徴とする請求項２に記載のモータ駆動回路。
4. 上記リレー切換スイッチが上記リレーへ電力供給するリレー用パワーラインの途中に設けられて上記所定電圧でなる制御信号の入力に対しては閉じる一方、上記電圧０でなる制御信号の入力に対しては開き、
   上記トランジスタがベースへの上記所定電圧でなる制御信号の入力に対しては上記短絡用スイッチング素子を開動作させる一方、上記電圧０でなる制御信号の入力に対しては上記短絡用スイッチング素子を閉動作させるように設定されてなり、
   上記充放電回路は、上記リレー切換スイッチが閉じると上記充放電切換スイッチの動作によって遅延回路用キャパシタを充電し、上記リレー切換スイッチが開くと上記充放電切換スイッチの動作によって遅延回路用キャパシタの電荷を放電させることを特徴とする請求項３に記載のモータ駆動回路。
5. 制御系統が異常であるときに、少なくとも上記電源スイッチが開動作してから上記短絡用スイッチング素子を閉動作するまでは上記モータを弱め界磁制御することを特徴とする請求項１から４のいずれか一項に記載のモータ制御装置。
6. 上記モータに流れる電流とロータの電気角とからｄｑ変換を用いてｄ軸およびｑ軸の電流値を求め、ｄ軸電流指令値およびｑ軸電流指令値を求めて上記モータをベクトル制御するとともに、制御系統が異常であるときに、ｄ軸電流指令値とｑ軸電流指令値の合成ベクトル或いはｄ軸電流値とｑ軸電流値の合成ベクトルが所定の閾値以下の場合に、上記電源スイッチが開動作してから上記短絡用スイッチング素子を閉動作するまでの間で上記キャパシタの電荷を消費するように上記モータを界磁制御する
   ことを特徴とする請求項１から５のいずれか一項に記載のモータ制御装置。
7. 上記制御部は、制御系統が異常であるときに、上記巻線へ上記モータのトルクに寄与しない電流を流すように上記駆動回路を制御して、上記キャパシタの電荷を消費させる
   ことを特徴とする請求項１から６のいずれか一項に記載のモータ制御装置。

Images