JP5500307B2 - 正特性サーミスタ素子 - Google Patents
正特性サーミスタ素子 Download PDFInfo
- Publication number
- JP5500307B2 JP5500307B2 JP2013501037A JP2013501037A JP5500307B2 JP 5500307 B2 JP5500307 B2 JP 5500307B2 JP 2013501037 A JP2013501037 A JP 2013501037A JP 2013501037 A JP2013501037 A JP 2013501037A JP 5500307 B2 JP5500307 B2 JP 5500307B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor ceramic
- region
- inner region
- outer region
- temperature coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
- H01C7/022—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Description
本発明は正特性サーミスタ素子、特にモータ用途に用いる正特性サーミスタ素子に関するものである。
チタン酸バリウム(BaTiO3)系の半導体セラミックは、電圧の印加により発熱し、正方晶から立方晶に相転移するキュリー点Tcを超えると抵抗値が急激に増大するPTC特性を有する。このPTC特性を利用して、半導体セラミックはヒータ用途やモータ起動用途等に広く使用されている。
ところで、例えば正特性サーミスタ素子がモータ用途に用いられる場合には、使用する電圧の他に、モータ起動時に電磁誘導による起電力がさらに加わることから、特に、瞬間的な高電圧に対する耐性(耐圧性)が要求される。そして、高い耐圧性が得られる正特性サーミスタ素子として、例えば特許文献1では、内側領域と外側領域とを具備しており、かつ、外側領域のポア占有率が内側領域よりも大きく設定されている正特性サーミスタ素子が記載されている。
しかしながら、特許文献1に記載の正特性サーミスタ素子に用いられる半導体セラミックには鉛が含まれている。鉛は環境負荷物質であることから、環境面を考慮すると、実質的に鉛を含まない非鉛系の半導体セラミックの開発が求められている。
本発明はかかる課題に鑑みてなされたものであって、半導体セラミックの主成分に環境負荷物質を含まずに、耐圧性の優れた正特性サーミスタ素子を提供することを目的とする。
本発明に係る正特性サーミスタ素子は、BaTiO3(ただし、Baの一部はCa、Sr、及び希土類元素のうち少なくとも1つの元素で置換しても良い)を主成分として含む半導体セラミックと、前記半導体セラミックの両主面に形成されている一対の電極と、を備える正特性サーミスタ素子であって、前記半導体セラミックは、前記一対の電極とそれぞれ接する一対の外側領域と、前記一対の外側領域に挟まれている内側領域と、を有し、前記外側領域のポア含有率が前記内側領域のポア含有率よりも大きく、外側領域の比抵抗が、内側領域の比抵抗よりも高く、外側領域の比抵抗を高ρ、内側領域の比抵抗を低ρ、高ρと低ρの比抵抗比である(高ρ−低ρ)/低ρをRρと表したとき、0.05≦Rρ≦0.50を満たすとともに、一対の外側領域の合計の厚みをt 1 、内側領域の厚みをt 2 、全体の厚みに占める外側領域の厚みの割合であるt 1 /(t 1 +t 2 )をRt 1 と表したとき、−0.8889×Rρ+49.444≦Rt 1 ≦−0.8889×Rρ+89.444を満たすことを特徴としている。
また、本発明に係る正特性サーミスタ素子では、前記主成分は一般式(Ba1-x-y-zCaxSryLnz)TiO3(ただし、Lnは希土類元素であり、前記x、y、zは、0≦x≦0.20、0≦y≦0.20、0.0035≦z≦0.0085、の各条件を満足する)で表される化合物であることが好ましい。
また、本発明に係る正特性サーミスタ素子では、前記外側領域のポア含有率が12.5%以上25.0%以下であり、前記外側領域と内側領域のポア含有率の差が5%以上であることが好ましい。
この発明によれば、耐圧性の優れた正特性サーミスタ素子を提供することが可能である。
以下において、本発明を実施するための形態について説明する。
図1は、本発明に係る正特性サーミスタ素子を示す断面図である。正特性サーミスタ素子1は、半導体セラミック11と、電極12、13と、を備えている。半導体セラミック11は、BaTiO3(ただし、Baの一部はCa、Sr、及び希土類元素のうち少なくとも1つの元素で置換しても良い)を主成分として含んでいる。また、半導体セラミック11は、実質的に鉛を含有していない。ここで、「実質的に鉛を含まない」とは、鉛が主成分中に含有していないことをいう。したがって、特性に影響を与えない範囲で不可避的に混入する10重量ppm以下の範囲で混入する程度の鉛までも排除するものではない。また、本明細書中で、鉛が主成分中に含有している組成系の材料を鉛系材料という。
半導体セラミック11は主面を有する板状に形成されている。本実施形態では半導体セラミック11は円板状に形成されているが、直方体状に形成されていても良い。
電極12、13は、半導体セラミック11の両主面に形成されている。電極12、13の材質としては、Cu、Ni、Al、Cr、Ni−Cr合金等が挙げられる。また、本実施形態では電極12、13は1層構造であるが、多層構造であっても良い。
半導体セラミック11は、外側領域15、16と、内側領域14と、を有している。外側領域15、16は、半導体セラミック11の主面側に存在しており、電極12、13とそれぞれ接している。また、内側領域14は、半導体セラミック11の内側に存在しており、外側領域15、16に挟まれている。
本発明では、外側領域15、16のポア含有率が、内側領域14のポア含有率よりも大きいことを特徴としている。この場合、外側領域15、16の抵抗値(比抵抗値)が、内側領域14の抵抗値(比抵抗値)に比べて大きくなる。
半導体セラミックに瞬間的な高電圧を印加した場合に、破壊に至るプロセスは以下の通りである。通常の半導体セラミックに電圧が印加されると、半導体セラミックの内側は表面側に比べて放熱しにくいため、内側が高温になる。そして、内側が熱膨張し応力が発生して、応力が大きくなりすぎると半導体セラミックが破壊する。本発明のように、外側領域15、16の抵抗が内側領域14の抵抗よりも大きいと、外側領域15、16が高温になりやすく、内側領域14の熱膨張による応力が緩和されるため、半導体セラミック11の耐圧性が向上する。
また、半導体セラミックに瞬間的な高電圧を印加して耐圧性を測定する、いわゆるフラッシュ耐圧試験時に半導体セラミックに発生する破壊モードには、「層ワレモード」と、「縦ワレモード」の2種類が存在する。図2と図3は、フラッシュ耐圧試験で破壊された半導体セラミックの外観写真である。図2は層ワレモードの例であり、図3は縦ワレモードの例である。図2の層ワレモードでは、破断面は平滑であり、破壊の方向は半導体セラミックの主面に沿う方向である。一方、図3の縦ワレモードでは、破断面に凹凸が存在しており、破壊の方向はセラミックの厚さ方向に沿う方向である。
本発明に係る正特性サーミスタ素子は、素子を組み込む装置の構造を工夫することにより、フェールセーフ機能を持たせることが可能である。ここでのフェールセーフ機能とは、高電圧が印加されて半導体セラミックが破壊した際に、半導体セラミックが破断面で分離して回路が切断され、回路全体を保護する機能である。
しかし、半導体セラミックが層ワレモードで破壊すると、縦ワレモードに比べて破断面の面積が大きいため、割れた素子同士が接触しやすくなり、半導体セラミックの破壊後に短絡しやすくなる。そのため、層ワレモードの発生は好ましくない。
BaTiO3系セラミックは鉛系材料に比べて耐圧性が低く、1層構造でのフラッシュ耐圧試験時の破壊モードは層ワレモードである。しかし、本発明のように、半導体セラミックが2つの外側領域と内側領域を有する3層構造の場合には、フラッシュ耐圧試験時の破壊モードは縦ワレモードとなる。このモードはBaTiO3系セラミック特有の破壊モードであり、鉛系材料では3層構造とした場合にも、層ワレモードの破壊が発生する。そのため、本発明の構成とすることにより、フラッシュ耐圧試験時に層ワレモードの破壊を抑えることが可能となる。
また、半導体セラミックの主成分は一般式(Ba1-x-y-zCaxSryLnz)TiO3(ただし、Lnは希土類元素であり、前記x、y、zは、0≦x≦0.20、0≦y≦0.20、0.0035≦z≦0.0085、の各条件を満足する)で表される化合物であることが好ましい。この場合に、耐圧性の向上の効果が顕著である。また、(Ba,Ca,Sr,Ln)/Tiのモル比は、特に定められるものではないが、0.980〜1.005の範囲が好ましい。なお、半導体セラミックには、主成分の他に、Mn、Mg、Si等が副成分として含まれていて良い。
半導体セラミックは、例えば加圧成形やシート成形で作製される。この時、それぞれのスラリーに樹脂ビーズを含有させ、外側領域に対応する部分に含まれる樹脂ビーズ量と、内側領域に対応する部分に含まれる樹脂ビーズ量を制御することで、外側領域と内側領域のポア含有率を変化させることが可能である。なお、ここでは樹脂ビーズの含有量を変えているが、例えば、含有するバインダ量を異ならせることでも調整できる。
ポア含有率は、研磨した素子断面を顕微鏡により観察し、測定する。
また、外側領域のポア含有率が12.5%以上25.0%以下であり、外側領域と内側領域のポア含有率の差が5%以上であることが好ましい。この場合には、復帰時間が短いという効果を有する。復帰時間は、正特性サーミスタ素子に一定電圧を一定時間印加した後に、放電してから抵抗値が2倍点(25℃での抵抗値の2倍)の値に戻るまでの時間であり、復帰時間が小さいほどモータ用途に適している。
外側領域と内側領域のポア含有率の差の上限は特に設けられるものではないが、半導体セラミックの強度を考慮すると、20.0%以下であることが好ましい。
なお、外側領域の比抵抗は、内側領域の比抵抗よりも高く、外側領域の比抵抗を高ρ、内側領域の比抵抗を低ρ、高ρと低ρの比抵抗比である(高ρ−低ρ)/低ρをRρと表したとき、0.05≦Rρ≦0.50を満たすとともに、一対の外側領域の合計の厚みをt1、内側領域の厚みをt2、全体の厚みに占める外側領域の厚みの割合であるt1/(t1+t2)をRt1と表したとき、−0.8889×Rρ+49.444≦Rt1≦−0.8889×Rρ+89.444を満たす。この場合には、優れた耐圧向上率を得ることができる。
次に、正特性サーミスタ素子の製造方法について説明する。
最初に、半導体セラミックの原料粉末を作製する。まず、主成分の構成元素を含む酸化物、炭酸物等の化合物粉末を所定の割合で混合し、仮焼し、主成分の原料粉末を得る。この方法は一般的に固相合成法と呼ばれるものであるが、他の方法として、水熱合成法、シュウ酸法等の湿式合成法を用いても良い。
次に、主成分の原料粉末に、必要に応じて副成分であるMnやSi等と、酢酸ビニル系の有機バインダと、純水とを加えメディアと共に湿式で混合し、得られたスラリーを乾燥させて半導体セラミックの原料粉末を得る。
次に、半導体セラミックの原料粉末と樹脂ビーズとを混合した後に、加圧成形やシート成形で成形体を得る。
次に、この成形体を大気雰囲気、窒素雰囲気、あるいはこれらの混合気流中、500〜600℃でバインダを燃焼させる。その後、大気中で、半導体セラミックが半導体化する温度、例えば1250〜1450℃で所定時間焼成して、半導体セラミックを得る。
次に、半導体セラミックの両主面に電極を形成する。電極は、めっきや、スパッタや、焼き付け等により形成される。以上のようにして、正特性サーミスタ素子を作製する。
なお、本発明は上記の実施形態に限定されるものではない。例えば、上記半導体セラミック中に、アルカリ金属、遷移金属、Cl、S、P、Hf等が、本発明の効果を妨げない量の範囲で含まれていても良い。
次に、この発明に基づいて実施した実験例について説明する。
[実験例1]
実験例1では、正特性サーミスタ素子のフラッシュ耐圧試験を実施し、鉛系材料との比較を行った。
実験例1では、正特性サーミスタ素子のフラッシュ耐圧試験を実施し、鉛系材料との比較を行った。
(A)半導体セラミックの原料粉末の作製
最初に、主成分の出発原料であるBaCO3、CaCO3、SrCO3、Er2O3の各粉末を用意した。そして、各出発原料を秤量し、調合した。そして、エタノールと高分子型の分散剤を加えて、ボールミル内でPSZボールと共に、一定時間湿式粉砕を行った。その後エタノールを乾燥させ、目開き300μmのメッシュで整粒した。続いて、800〜1000℃の温度範囲で2時間熱処理して、主成分の原料粉末を得た。
最初に、主成分の出発原料であるBaCO3、CaCO3、SrCO3、Er2O3の各粉末を用意した。そして、各出発原料を秤量し、調合した。そして、エタノールと高分子型の分散剤を加えて、ボールミル内でPSZボールと共に、一定時間湿式粉砕を行った。その後エタノールを乾燥させ、目開き300μmのメッシュで整粒した。続いて、800〜1000℃の温度範囲で2時間熱処理して、主成分の原料粉末を得た。
次に、副成分の出発原料であるMnOとSiO2を用意して、主成分の原料粉末に加えた。そして、酢酸ビニル系の有機バインダを加えて、ボールミル内でPSZボールと共に、一定時間湿式粉砕を行った。そして、このスラリーを乾燥させた後、目開き300μmのメッシュで整粒して、組成式(1)で表される半導体セラミックの原料粉末を得た。なお、各試料番号の配合割合は、後述する表1に示す。
組成式(1):100(Ba1-x-y-zCaxSryLnz)TiO3+aMn+bSi
(B)成形体の作製
まず、上記の原料粉末が100重量%である第1の粉末と、上記の原料粉末100重量%に対して、球形で平均粒径が20μmのポリメチルメタアクリレート(PMMA)の樹脂ビーズを4重量%混合した第2の粉末を用意した。
組成式(1):100(Ba1-x-y-zCaxSryLnz)TiO3+aMn+bSi
(B)成形体の作製
まず、上記の原料粉末が100重量%である第1の粉末と、上記の原料粉末100重量%に対して、球形で平均粒径が20μmのポリメチルメタアクリレート(PMMA)の樹脂ビーズを4重量%混合した第2の粉末を用意した。
次に、外側領域と内側領域でポア含有率の異なる成形体を作製した。まず、乾式プレス機の金型の内部に第2の粉末を1g充填して、400kgf/cm2の圧力で加圧して、外側領域に対応する部分を成形した。次に、外側領域に対応する部分の上に第1の粉末を1g充填して、400kgf/cm2の圧力で加圧して、内側領域に対応する部分を成形した。次に、内側領域に対応する部分の上に第2の粉末を1g充填して、2000kgf/cm2の圧力で加圧して、外側領域に対応する領域を成形すると同時に、全体の圧縮をすることで、3層構造の成形体を作製した。
また、比較のため、第1の粉末を3g充填し、2000kgf/cm2の圧力で加圧して、1層構造の成形体を作製した。
(C)正特性サーミスタ素子の作製
次に、得られた成形体を1350℃で焼成して、直径が16mmで、厚さが2.5mmの半導体セラミックを得た。この時、第2の粉末に含まれていた樹脂ビーズは消失し、樹脂ビーズの部分はポアになることから、外側領域のポア含有率は内側領域のポア含有率よりも大きい。研磨した素子断面を顕微鏡により観察してポア含有率を測定したところ、本実験例では、外側領域のポア含有率は20%であった。一方、内側領域のポア含有率は5%であった。
次に、得られた成形体を1350℃で焼成して、直径が16mmで、厚さが2.5mmの半導体セラミックを得た。この時、第2の粉末に含まれていた樹脂ビーズは消失し、樹脂ビーズの部分はポアになることから、外側領域のポア含有率は内側領域のポア含有率よりも大きい。研磨した素子断面を顕微鏡により観察してポア含有率を測定したところ、本実験例では、外側領域のポア含有率は20%であった。一方、内側領域のポア含有率は5%であった。
次に、半導体セラミックの両主面にNiとAgを主成分とする導電性ペーストを塗布して焼き付けることにより、電極を形成した。
このようにして、試料番号1〜19の正特性サーミスタ素子を作製した。また、比較のために、Pbが含まれている試料番号20〜22の正特性サーミスタ素子も同時に作製した。
(D)特性評価
まず、1層構造の正特性サーミスタ素子について、試料の熱伝導率をレーザーフラッシュ法で測定した。
まず、1層構造の正特性サーミスタ素子について、試料の熱伝導率をレーザーフラッシュ法で測定した。
次に、フラッシュ耐圧試験を実施した。まず、各試料の室温(25℃)での抵抗値を4端子法で測定した。そして、各試料に100Vの電圧を3秒間印加した後、室温まで低下させたうえで抵抗値を再度測定した。そして、測定した抵抗値が初期の抵抗値と変わらない場合には、電圧を上げて同様の測定を繰り返した。そして、半導体セラミックが破壊して抵抗値が変化した直前の電圧値を耐圧値とした。また、1層構造での耐圧値を100%としたときの、3層構造での耐圧値の向上率を耐圧向上率とした。表1に結果を示す。なお、試料番号に*を付したものは、この発明の範囲外の試料である。
表1より、試料番号1〜19のように、一般式(Ba1-x-y-zCaxSryLnz)TiO3(ただし、Lnは希土類元素であり、前記x、y、zは、0≦x≦0.20、0≦y≦0.20、0.0035≦z≦0.0085、の各条件を満足する)で表される組成の範囲で、耐圧向上率が50%以上となった。これは、鉛が含まれている試料番号20〜22の40〜43%に比べて大きい値である。また、フラッシュ耐圧試験での破壊モードは、試料番号1〜19では縦ワレモードであり、試料番号20〜22では層ワレモードであった。
[実験例2]
実験例2では、外側領域及び内側領域のポア含有率と復帰時間との関係を評価した。正特性サーミスタ素子の製造方法は実験例1と同様であり、半導体セラミックの組成は、実験例1の試料番号4と同じものを用いた。そして、半導体セラミックの原料粉末に混合するPMMAの量を変化させることで、内側領域と外側領域のポア含有率の異なる試料番号31〜40の正特性サーミスタ素子を作製した。復帰時間は、150Vの電圧を10分印加した後に、放電してから抵抗値が2倍点の値に戻るまでの時間を測定した。
実験例2では、外側領域及び内側領域のポア含有率と復帰時間との関係を評価した。正特性サーミスタ素子の製造方法は実験例1と同様であり、半導体セラミックの組成は、実験例1の試料番号4と同じものを用いた。そして、半導体セラミックの原料粉末に混合するPMMAの量を変化させることで、内側領域と外側領域のポア含有率の異なる試料番号31〜40の正特性サーミスタ素子を作製した。復帰時間は、150Vの電圧を10分印加した後に、放電してから抵抗値が2倍点の値に戻るまでの時間を測定した。
表2に、試料番号31〜40におけるポア含有率、比抵抗、及び復帰時間の結果を示す。
試料番号31では、外側領域でのポア含有率が10.0%と低く、復帰時間が52秒と大きくなった。また、試料番号32では、外側領域と内側領域のポア含有率の差が2.5%と小さく、復帰時間が50秒と大きくなった。一方、外側領域が12.5%以上で、外側領域と内側領域のポア含有率の差が5%以上である試料番号33〜40では、復帰時間が46秒以内になり、復帰時間が小さい結果となった。
[実験例3]
実験例3では、同一組成の半導体セラミックを用いて、外側領域の比抵抗と内側領域の比抵抗の比抵抗比、および、素子全体の厚みに占める外側領域の厚みの割合を変化させた19種類の正特性サーミスタ素子(試料番号41〜59)を作製した。
実験例3では、同一組成の半導体セラミックを用いて、外側領域の比抵抗と内側領域の比抵抗の比抵抗比、および、素子全体の厚みに占める外側領域の厚みの割合を変化させた19種類の正特性サーミスタ素子(試料番号41〜59)を作製した。
また、試料番号41〜59の正特性サーミスタ素子それぞれと比較するために、試料番号41〜59それぞれの低ρ材料を用いて1層構造で作製した比較のための正特性サーミスタ素子を作製した。
正特性サーミスタ素子の製造方法は実験例1と同様とし、半導体セラミックの組成には、実験例1の試料番号4と同じものを用いた。
外側領域の比抵抗と内側領域の比抵抗の比抵抗比は、外側領域に含まれる樹脂ビーズ量を変化させ、外側領域と内側領域のポア含有率を変化させることにより変化させた。なお、上述のとおり、外側領域の比抵抗は、内側領域の比抵抗よりも高いため、外側領域の比抵抗を「高ρ」、内側領域の比抵抗を「低ρ」と表記することとした。また、高ρと低ρの比抵抗比である(高ρ−低ρ)/低ρは、Rρと表記することとした。
素子全体の厚みに占める外側領域の厚みの割合は、外側領域の厚みと内側領域の厚みを変化させることにより変化させた。なお、一対の外側領域の合計の厚みを「t1」、内側領域の厚みを「t2」、全体の厚みに占める外側領域の厚みの割合であるt1/(t1+t2)を「Rt1」と表記することとした。
試料番号41〜59に係る各正特性サーミスタ素子の、高ρと低ρの比抵抗比Rρ[(高ρ−低ρ)/低ρ]と、素子全体の厚みに占める外側領域の厚みの割合Rt1[t1/(t1+t2)]を表3に示す。また、試料番号41〜59に係る各正特性サーミスタの耐圧(3層構造耐圧)[V]と、比較のため正特性サーミスタ素子の正特性サーミスタの耐圧(1層構造耐圧)[V]と、1層構造での耐圧値を100%としたときの3層構造での耐圧値の向上率を示す耐圧向上率[%]を表3に示す。なお、耐圧向上率の欄において、「◎」は耐圧向上率が50%以上であった場合を、「○」は耐圧向上率が50%未満であった場合を示す。
また、試料番号41〜59の各正特性サーミスタ素子の、高ρと低ρの比抵抗比であるRρと、全体の厚みに占める外側領域の厚みの割合Rt1を図4に示す。なお、図4において、数字は試料番号を示し、「◎」は耐圧向上率が50%以上であった場合を、「○」は耐圧向上率が50%未満であった場合を示す。
図4から分かるように、高ρと低ρの比抵抗比であるRρ[(高ρ−低ρ)/低ρ]が、0.05≦Rρ≦0.50を満たすとともに、素子の全体の厚みに占める外側領域t1の厚みの割合であるRt1[t1/(t1+t2)]が、−0.8889×Rρ+49.444≦Rt1≦−0.8889×Rρ+89.444を満たす場合に、耐圧向上率が50%以上となり、好ましいことが分かった。
[実験例4]
実験例4では、使用する半導体セラミックの組成を種々変更することにより、高ρと低ρの比抵抗比であるRρ[(高ρ−低ρ)/低ρ]を45%に維持したまま、また、素子の全体の厚みに占める外側領域t1の厚みの割合であるRt1[t1/(t1+t2)]を25%に維持したまま、耐圧の異なる7種類の正特性サーミスタ素子(試料番号61〜66)を作製した。
実験例4では、使用する半導体セラミックの組成を種々変更することにより、高ρと低ρの比抵抗比であるRρ[(高ρ−低ρ)/低ρ]を45%に維持したまま、また、素子の全体の厚みに占める外側領域t1の厚みの割合であるRt1[t1/(t1+t2)]を25%に維持したまま、耐圧の異なる7種類の正特性サーミスタ素子(試料番号61〜66)を作製した。
また、試料番号61〜66の正特性サーミスタそれぞれと比較するために、試料61〜66それぞれの低ρ材料を用いて1層構造で作製した比較のための正特性サーミスタを作製した。
試料番号61〜66に係る各正特性サーミスタの、高ρと低ρの比抵抗比Rρ[(高ρ−低ρ)/低ρ]と、素子全体の厚みに占める外側領域の厚みの割合Rt1[t1/(t1+t2)]を表4に示す。また、試料番号61〜66に係る各正特性サーミスタの耐圧(3層構造耐圧)[V]と、比較のため正特性サーミスタの正特性サーミスタの耐圧(1層構造耐圧)[V]と、1層構造での耐圧値を100%としたときの3層構造での耐圧値の向上率を示す耐圧向上率[%]を表4に示す。なお、耐圧向上率の欄において、「◎」は耐圧向上率が50%以上であった場合を、「○」は耐圧向上率が50%未満であった場合を示す。
表4から分かるように、0.05≦Rρ≦0.50、および、−0.8889×Rρ+49.444≦Rt1≦−0.8889×Rρ+89.444の範囲内において、RρおよびRt1を一定に維持したまま、使用する半導体セラミックの組成を種々変更しても、50%以上の高い耐圧向上率が得られることが分かった。
1 正特性サーミスタ素子
11 半導体セラミック
12、13 電極
14 内側領域
15、16 外側領域
11 半導体セラミック
12、13 電極
14 内側領域
15、16 外側領域
Claims (3)
- BaTiO3(ただし、Baの一部はCa、Sr、及び希土類元素のうち少なくとも1つの元素で置換しても良い)を主成分として含む半導体セラミックと、
前記半導体セラミックの両主面に形成されている一対の電極と、を備える正特性サーミスタ素子であって、
前記半導体セラミックは、前記一対の電極とそれぞれ接する一対の外側領域と、前記一対の外側領域に挟まれている内側領域と、を有し、前記外側領域のポア含有率が前記内側領域のポア含有率よりも大きく、
前記外側領域の比抵抗が、前記内側領域の比抵抗よりも高く、
前記外側領域の比抵抗を高ρ、前記内側領域の比抵抗を低ρ、高ρと低ρの比抵抗比である(高ρ−低ρ)/低ρをRρと表したとき、0.05≦Rρ≦0.50を満たすとともに、
前記一対の外側領域の合計の厚みをt 1 、前記内側領域の厚みをt 2 、全体の厚みに占める外側領域の厚みの割合であるt 1 /(t 1 +t 2 )をRt 1 と表したとき、
−0.8889×Rρ+49.444≦Rt 1 ≦−0.8889×Rρ+89.444を満たすことを特徴とする正特性サーミスタ素子。 - 前記主成分は一般式(Ba1-x-y-zCaxSryLnz)TiO3(ただし、Lnは希土類元素であり、前記x、y、zは、0≦x≦0.20、0≦y≦0.20、0.0035≦z≦0.0085、の各条件を満足する)で表される化合物であることを特徴とする、請求項1に記載の正特性サーミスタ素子。
- 前記外側領域のポア含有率が12.5%以上25.0%以下であり、前記外側領域と内側領域のポア含有率の差が5%以上であることを特徴とする、請求項1または2に記載の正特性サーミスタ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013501037A JP5500307B2 (ja) | 2011-02-24 | 2012-02-21 | 正特性サーミスタ素子 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011038763 | 2011-02-24 | ||
JP2011038763 | 2011-02-24 | ||
JP2012022122 | 2012-02-03 | ||
JP2012022122 | 2012-02-03 | ||
JP2013501037A JP5500307B2 (ja) | 2011-02-24 | 2012-02-21 | 正特性サーミスタ素子 |
PCT/JP2012/054027 WO2012115063A1 (ja) | 2011-02-24 | 2012-02-21 | 正特性サーミスタ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5500307B2 true JP5500307B2 (ja) | 2014-05-21 |
JPWO2012115063A1 JPWO2012115063A1 (ja) | 2014-07-07 |
Family
ID=46720840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501037A Expired - Fee Related JP5500307B2 (ja) | 2011-02-24 | 2012-02-21 | 正特性サーミスタ素子 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5500307B2 (ja) |
CN (1) | CN103403814B (ja) |
TW (1) | TWI441203B (ja) |
WO (1) | WO2012115063A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS525458A (en) * | 1975-07-02 | 1977-01-17 | Hitachi Ltd | Highhvoltageewithstanding thermistor having positive characteristics |
JPH0917606A (ja) * | 1995-06-29 | 1997-01-17 | Murata Mfg Co Ltd | 正特性サーミスタ素子 |
JPH11135302A (ja) * | 1997-10-27 | 1999-05-21 | Murata Mfg Co Ltd | 正特性サーミスタ |
JP2009177017A (ja) * | 2008-01-25 | 2009-08-06 | Tdk Corp | 積層型ptcサーミスタ及びその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005093574A (ja) * | 2003-09-16 | 2005-04-07 | Murata Mfg Co Ltd | 積層型正特性サーミスタおよびその製造方法 |
EP2159207B1 (en) * | 2007-06-14 | 2016-11-16 | Murata Manufacturing Co. Ltd. | Semiconductor ceramic material |
EP2371788A4 (en) * | 2008-12-12 | 2012-07-04 | Murata Manufacturing Co | SEMICONDUCTOR CERAMICS AND THERMISTOR WITH POSITIVE TEMPERATURE COEFFICIENT |
EP2377837B1 (en) * | 2008-12-12 | 2018-08-08 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic and positive temperature coefficient thermistor |
CN102224119B (zh) * | 2008-12-12 | 2014-03-26 | 株式会社村田制作所 | 半导体陶瓷以及正温度系数热敏电阻 |
EP2695869B1 (en) * | 2011-03-30 | 2015-07-29 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic, and positive temperature coefficient thermistor |
-
2012
- 2012-02-21 JP JP2013501037A patent/JP5500307B2/ja not_active Expired - Fee Related
- 2012-02-21 WO PCT/JP2012/054027 patent/WO2012115063A1/ja active Application Filing
- 2012-02-21 CN CN201280010257.4A patent/CN103403814B/zh not_active Expired - Fee Related
- 2012-02-22 TW TW101105889A patent/TWI441203B/zh not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS525458A (en) * | 1975-07-02 | 1977-01-17 | Hitachi Ltd | Highhvoltageewithstanding thermistor having positive characteristics |
JPH0917606A (ja) * | 1995-06-29 | 1997-01-17 | Murata Mfg Co Ltd | 正特性サーミスタ素子 |
JPH11135302A (ja) * | 1997-10-27 | 1999-05-21 | Murata Mfg Co Ltd | 正特性サーミスタ |
JP2009177017A (ja) * | 2008-01-25 | 2009-08-06 | Tdk Corp | 積層型ptcサーミスタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103403814B (zh) | 2016-08-10 |
WO2012115063A1 (ja) | 2012-08-30 |
TW201243871A (en) | 2012-11-01 |
CN103403814A (zh) | 2013-11-20 |
JPWO2012115063A1 (ja) | 2014-07-07 |
TWI441203B (zh) | 2014-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4400754B2 (ja) | 圧電体磁器組成物、及び圧電セラミック電子部品 | |
JP4988451B2 (ja) | 非鉛系圧電セラミックス用焼結助剤、非鉛系圧電セラミックスおよび非鉛系圧電セラミックスの製造方法 | |
TWI433827B (zh) | NTC thermal resistors for semiconductor porcelain compositions and NTC thermal resistors | |
TW200839814A (en) | Dielectric ceramic composition and electronic device | |
JP4727458B2 (ja) | 圧電セラミックス用焼結助剤、bnt−bt系圧電セラミックス、積層型圧電デバイスおよびbnt−bt系圧電セラミックスの製造方法 | |
JP6523930B2 (ja) | 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ | |
KR102116675B1 (ko) | 유전체 자기 조성물, 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
JP5345834B2 (ja) | 非鉛系圧電セラミックス、積層型圧電デバイスおよび非鉛系圧電セラミックスの製造方法 | |
JP5192737B2 (ja) | 非鉛系圧電セラミックス用焼結助剤、非鉛系圧電セラミックスおよび非鉛系圧電セラミックスの製造方法 | |
JP4995412B2 (ja) | 圧電磁器組成物及びこれを用いた圧電素子 | |
JP6636744B2 (ja) | 誘電体磁器組成物及びこれを用いた電子素子 | |
JP5831079B2 (ja) | 誘電体磁器組成物および電子部品 | |
JP4940389B2 (ja) | 無鉛圧電磁器複合体及びこれを用いた圧電素子 | |
JP5500307B2 (ja) | 正特性サーミスタ素子 | |
JP5817839B2 (ja) | Ptcサーミスタおよびptcサーミスタの製造方法 | |
JP5812091B2 (ja) | 半導体セラミック及び正特性サーミスタ | |
JP6034017B2 (ja) | 圧電セラミックスおよび積層型圧電素子 | |
JP5469475B2 (ja) | 圧電セラミックス及びその製造方法 | |
JP5834674B2 (ja) | 誘電体磁器組成物および電子部品 | |
JP5668569B2 (ja) | 誘電体磁器組成物および電子部品 | |
JP4283730B2 (ja) | 圧電磁器及び圧電素子の製造方法、圧電磁器の製造における焼成工程の焼成温度を低下させる方法、並びに圧電素子 | |
JP2012209292A (ja) | 正特性サーミスタ | |
JP2008156182A (ja) | 焼結助剤、焼結体及セラミックコンデンサ | |
WO2012036142A1 (ja) | 正特性サーミスタ及び正特性サーミスタの製造方法 | |
JP5173752B2 (ja) | 圧電磁器及びその製造方法並びに圧電素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5500307 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |