JP5498088B2 - 映像処理装置、映像処理方法 - Google Patents

映像処理装置、映像処理方法 Download PDF

Info

Publication number
JP5498088B2
JP5498088B2 JP2009186775A JP2009186775A JP5498088B2 JP 5498088 B2 JP5498088 B2 JP 5498088B2 JP 2009186775 A JP2009186775 A JP 2009186775A JP 2009186775 A JP2009186775 A JP 2009186775A JP 5498088 B2 JP5498088 B2 JP 5498088B2
Authority
JP
Japan
Prior art keywords
period
enable signal
assert
data
data enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009186775A
Other languages
English (en)
Other versions
JP2011039303A5 (ja
JP2011039303A (ja
Inventor
伸一 砂川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009186775A priority Critical patent/JP5498088B2/ja
Publication of JP2011039303A publication Critical patent/JP2011039303A/ja
Publication of JP2011039303A5 publication Critical patent/JP2011039303A5/ja
Application granted granted Critical
Publication of JP5498088B2 publication Critical patent/JP5498088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、映像処理技術に関するものである。
テレビ(TV)受信機やモニタディスプレイに代表される表示装置が普及している。TV受信機はアナログ放送やデジタル放送を受信し、または外部入力インタフェースから映像データを入力して映像の表示を行なう。モニタディスプレイは、外部入力インタフェースからコンテンツを入力して映像の表示を行なう。
外部入力インタフェースにはPCやDVDレコーダなどの各種ソース機器を接続することができる。インタフェース方式としては、HDMI、DVI、アナログRGB、D端子、S端子、コンポジット信号等、各種の方式がある。装置内部では、各インタフェースのレシーバLSIでベースバンドのデジタル映像信号に変換した後に、映像処理LSIに入力する。ベースバンドのデジタル映像信号は、同期信号と画素データとで構成されている。信号タイミングは、SMPTE−274M等の規格で規定されている。同期信号と画素データの例を図9〜10を用いて説明する。
図10は、各フレームの画面を構成する為の各タイミング信号と画素データとを示す図である。500は垂直同期信号(vsync)であり、フィールドの開始タイミングを示す。501はフィールド信号(field)であり、奇数フィールドと偶数フィールドの区別を示す。502は垂直ブランキング信号(v_blank)であり、垂直方向のブランク期間を示す。503は水平同期信号(hsync)であり、水平方向の走査線の開始タイミングを示す。504はデータイネーブル信号(de)であり、水平方向の画素データが有効であることを示す。505は画素データであり、RGBやYCbCr色空間で表された色データである。垂直同期信号500のパルスで区切られた期間が1フィールドを構成する。インターレス映像データの場合は、奇数フィールドと偶数フィールドにより1フレームが構成される。
図11は、1つのフィールド画面を構成する1ライン期間中の各タイミング信号と画素データとを示す図である。500〜505は図10で説明したものと同じ信号である。図11において水平同期信号503のパルスで区切られた期間が1ラインを構成する。ライン中でデータイネーブル信号504がアサートされている期間が有効表示領域である。有効表示領域の期間の画素データ505が表示に使用される。
図9は、図10、11で示したタイミング信号と、1枚のフィールド画面と、の関係を示す図である。510は1フィールド分の画面を示している。中央の511は有効表示領域であり、パネル画面に表示される。512はブランク領域である。有効表示領域511を識別するために同期信号が使用される。垂直方向には垂直同期信号500、フィールド信号501、垂直ブランキング信号502が使用され、水平方向には水平同期信号503、データイネーブル信号504が使用される。垂直方向に関しては、垂直ブランキング信号502を使用せずに、データイネーブル信号504を用いて有効表示領域511を識別することもできる。
これら同期信号にノイズが混入すると、有効表示領域を誤検出してしまうために、画面のずれやちらつきなどの表示乱れが発生する。データイネーブル信号に関する補正方法としては、例えば下記のものがある。
(1) データイネーブル信号へのノイズの影響を低減させる方法が考案されている。これによれば、データイネーブル信号の幅が所定値未満の場合は、データイネーブルをアサートしないよう動作する(特許文献1)。
(2) TMDSインタフェース回路で、信号線のスキューやノイズの影響を低減させる方法が考案されている。これによれば、データイネーブル信号がアサートされている期間は、水平・垂直同期信号のアサートを抑制するよう動作する(特許文献2)。
特開2007-41437号公報 特開2001-13927号公報
しかしながら、上記従来例においては、有効表示領域が複数個あるような信号が入力されると補正できないという課題があった。特許文献1では、極短いパルス状のノイズを除去することはできるが、所定長以上のものが入力された場合は補正できないという問題がある。このような場合の補正は、後段の画像処理回路でそれぞれに対策する必要があり、回路の複雑化を招いていた。また、複数の画像処理パスに分岐して供給する場合は、それぞれのパスで同じ対策を行なわないとシステムのハングアップを招くこともあった。
本発明は以上の問題に鑑みてなされたものであり、複数個の有効表示領域が示された場合でも、一つの有効表示領域のみを出力することで、ノイズ混入による表示乱れを低減する技術を提供することを目的とする。
本発明の目的を達成するために、例えば、本発明の映像処理装置は以下の構成を備える。即ち、1フィールド中の水平同期信号及びデータイネーブル信号を取得する取得手段と、
前記1フィールド中の水平同期信号及びデータイネーブル信号を出力する出力手段とを備え、
前記出力手段は、
前記データイネーブル信号の着目アサート区間と、当該着目アサート区間の直前のアサート区間と、の間の区間で、前記水平同期信号における1以上のアサート区間を検知した場合には、前記データイネーブル信号において前記着目アサート区間以降を、画素出力に無効な期間を示す区間としてマスクして出力する
ことを特徴とする。
本発明の構成によれば、複数個の有効表示領域が示された場合でも、一つの有効表示領域のみを出力することで、ノイズ混入による表示乱れを低減することができる。
映像信号整形部21の機能構成例を示すブロック図。 映像処理装置の機能構成例を示すブロック図。 ビデオ入力I/F10の機能構成例を示すブロック図。 1ライン分の各信号のタイミングチャートを示す図。 1フィールド分の各信号のタイミングチャートを示す図。 映像信号整形部21の機能構成例を示すブロック図。 有効領域記録部51がライン1について記録したデータの構成例を示す図。 2ライン分(ライン1,ライン2)の各信号のタイミングチャートを示す図。 図10、11で示したタイミング信号と1枚のフィールド画面との関係を示す図。 各フレームの画面を構成する為の各タイミング信号と画素データとを示す図。 1フィールド画面中の1ライン期間中の各タイミング信号と画素データとを示す図。
以下、添付図面を参照し、本発明の好適な実施形態について説明する。なお、以下説明する実施形態は、本発明を具体的に実施した場合の一例を示すもので、特許請求の範囲に記載の構成の具体的な実施例の1つである。
[第1の実施形態]
本実施形態では、各水平ラインについて、データイネーブル信号の最初のアサート区間(アサート期間)を有効表示領域とする。即ち、2つ目以降のアサート期間についてはマスクする。
<本実施形態に係る映像処理装置の構成>
図2は、本実施形態に係る映像処理装置の機能構成例を示すブロック図である。本実施形態に係る映像処理装置は、デジタル放送を受信して表示するTV受信機として説明するが、データイネーブル信号と画素データとを含む映像を処理する装置であれば、その他の種類の装置に適用しても良い。
1は映像処理装置の本体であり、以下の各部を含む。デジタルチューナ2は、放送電波(RF入力)を受信し、復調されたストリームデータを出力する。MPEGデコーダ3は、復調されたストリームデータに含まれている「MPEG2等の方式で圧縮された映像データ」を伸張し、ベースバンドのデジタル映像信号に変換して出力する。ビデオ信号レシーバ4は、外部インタフェース経由で各種方式のビデオ信号(外部I/F入力)を入力し、図10、11で説明したようなベースバンドのデジタル映像信号に変換して出力する。外部インタフェースの方式としては、HDMI、DVI、アナログRGB端子、D端子、S端子、コンポジットビデオ端子等がある。
画像処理LSI5は、MPEGデコーダ3やビデオ信号レシーバ4から入力されたデジタル映像信号に対して色や形状の補正を行う。パネルドライバ6は、画像処理LSI5から出力されたデジタル映像信号に従って、パネル7に表示するための駆動信号を出力する。パネル7は、パネルドライバ6による駆動制御に従って映像を表示するものであり、LCDやプラズマ、CRT、有機EL、SED等の方式で構成される。全体制御部8は、映像処理装置を構成する各部の動作制御を行う。
次に、画像処理LSI5について説明する。ビデオ入力I/F10は、MPEGデコーダ3やビデオ信号レシーバ4から入力されたデジタル映像信号に対して後述の各処理を施し、処理済みのデジタル映像信号を後段の画像処理部11、タイミングジェネレータ13に送出する。画像処理部11は、ビデオ入力I/F10から受けたデジタル映像信号に対して各種の画像処理を行なう。タイミングジェネレータ13は、デジタル映像信号を出力するためのタイミングを示すタイミング信号を生成する。またタイミングジェネレータ13は、ビデオ入力I/F10から供給される入力同期信号を用いて、ゲンロック制御を行う。ビデオ出力I/F12は、タイミングジェネレータ13が生成したタイミング信号に基づいて、画像処理部11から出力されたデジタル映像信号をパネルドライバ6に対して出力する。
<ビデオ入力I/F10について>
次に、ビデオ入力I/F10についてより詳細に説明する。図3は、ビデオ入力I/F10の機能構成例を示すブロック図である。ノイズ除去部20は、デジタル映像信号中の同期信号に重畳されたグリッチ状のパルスノイズを取り除く。映像信号整形部21は、デジタル映像信号中に異常な同期信号が入力された場合に、その同期信号の整形を行なう。映像信号整形部21の詳細については後述する。フォーマット変換部22は、デジタル映像信号のフォーマットを内部フォーマットに変換する。例えば、同期信号と画素データ、制御データをパッキングした内部バス信号として出力する。波形測定部23は、デジタル映像信号中の同期信号の極性やパルス幅、周期などを測定する。エラー検出部24は、入力信号のタイミングエラーを検出し、割込み信号を出力する。
<映像信号整形部21について>
次に、映像信号整形部21についてより詳細に説明する。図1は、映像信号整形部21の機能構成例を示すブロック図である。映像信号整形部21は、データイネーブル信号において2回目以降のアサート区間については、画素出力に無効な区間としてマスクする、という動作を行う。
ノイズ除去部20からは、垂直同期信号(vsync_in)、水平同期信号(hsync_in)、データイネーブル信号(de_in)、画素データ(data_in)が出力される。そしてそのうち垂直同期信号、水平同期信号については、映像信号整形部21を介してそのままvsync_out、hsync_outとしてそれぞれフォーマット変換部22に送出される。データイネーブル信号については、有効領域検出部30、マスク制御部32に入力される。画素データは、マスク制御部32に入力される。以下に、映像信号整形部21を構成する有効領域検出部30、マスク制御部32の動作について説明する。
有効領域検出部30は、1ライン分のデータイネーブル信号de_inが入力されるとこれを取得し、その信号値を監視し、信号値が最初に立ち上がったタイミングT1、信号値が最初に立ち下がったタイミングT2を検知する。信号値の立ち上がり/立ち下がりのタイミングを検出するための技術については周知の技術である。例えば、信号の微分値を求め、その微分値が正の所定値以上となったタイミングを「立ち上がりのタイミング」として検知し、微分値が負の所定値以下となったタイミングを「立ち下がりのタイミング」として検知する。
そして、有効領域検出部30は常にフラグ信号flgをマスク制御部32に対して出力しているのであるが、有効領域検出部30は、タイミングT1を検知した時点でフラグ信号flgに1をセットし、タイミングT2を検知した時点で0をセットする。即ち、有効領域検出部30は、データイネーブル信号de_inにおいて、信号値が最初に立ち上がったタイミングから信号値が最初に立ち下がったタイミングまでの間の区間(画素出力有効区間)を検出している。そしてこの区間は「最初のアサート区間」であり、フラグ信号flgに反映されていることになる(フラグ信号flgが1となっている期間が、画素出力有効区間)。
マスク制御部32は、ノイズ除去部20からデータイネーブル信号を受けると、これをde_outとしてフォーマット変換部22に送出するのであるが、その際、マスク制御部32は、有効領域検出部30から送出されるフラグ信号flgを監視している。即ち、マスク制御部32は、フラグ信号flgが0となっている期間に対応するデータイネーブル信号de_inの区間はマスクしてから送出する。換言すれば、マスク制御部32は、データイネーブル信号de_inにおいて画素出力有効区間以外の区間については、画素出力に無効な期間としてマスクしてから出力している。このように、データイネーブル信号de_inにおいて、画素出力有効区間以外の区間をマスクした結果が、de_outである。
図4は、1ライン分の各信号のタイミングチャートを示す図である。以下では、図4を用いて、映像信号整形部21の動作について説明する。図4において、101は水平同期信号hsync_in、103は入力画素データdata_in、104はデータイネーブル信号de_in、107はデータイネーブル信号de_out、108は出力画素データdata_outである。
水平同期信号hsync_inにおいて1つのパルスが立ってから次のパルスが立つまでの間の期間が、1つのラインについて与えられた期間である。また、図4では、データイネーブル信号de_inにおいてアサート区間(立ち上がりから立ち下がりまでの間の区間)は2つとなっているが、本実施形態では、最初のアサート区間のみを採用し、2つ目以降のアサート区間についてはマスクする。
上述の通り有効領域検出部30は、データイネーブル信号de_inの信号値が最初に立ち上がったタイミングT1(120)から最初に立ち下がったタイミングT2(121)の間のみflg=1としており、それ以外の期間ではflg=0としている。そしてマスク制御部32は、フラグ信号flgが0となっている期間に対応するデータイネーブル信号de_inの区間をマスクし、その結果をde_outとして出力している。従って、図4に示す如く、データイネーブル信号de_in104において最初のアサート区間については、データイネーブル信号de_out107についてもアサート区間となっている。しかし、データイネーブル信号de_in104において2つ目以降のアサート区間については、データイネーブル信号de_out107ではマスクされている。
然るに108に示す如く、入力画素データdata_in103においてデータイネーブル信号de_out107のアサート区間に対応する部分のみが有効画素データ(valid data)となっており、それ以外はブランク(blank)となっている。
マスク制御部32は、入力画素データdata_in103を受けると、これをそのまま出力画素データdata_outとして出力する。従って、マスク制御部32からは出力画素データdata_outとデータイネーブル信号de_outとが出力されるので、データイネーブル信号de_inにおいて2つ目以降のアサート区間に対応する画素データを使用対象外とすることができる。
なお、入力画素データdata_inのうち、データイネーブル信号de_outのアサート区間に対応する画素データはそのまま出力し、非アサート期間に対応する画素データは、ブランク区間のデータとして扱われるデータに置換して出力しても良い。これは以下の実施形態ても同様である。そして以上説明した動作を、それぞれのラインについて行えばよい。
以上の説明により、本実施形態によれば、水平ラインにおいて最初のアサート区間に対応する画素データのみを有効な画素データとして扱うことで、ノイズによる表示乱れを低減することができる。
なお、データイネーブル信号de_inにおいて最初のアサート区間に対応する画素データのみを出力する為の構成は、本実施形態で説明した構成以外にも様々なものがあり、何れを用いても良い。
[第2の実施形態]
本実施形態では、1フィールド中のデータイネーブル信号のうち、最初のアサート区間群を有効表示領域とする。即ち、2つ目以降のアサート区間群についてはマスクする。然るに、本実施形態に係る映像処理装置は、有効領域検出部30の動作のみが第1の実施形態と異なる。従って、以下では、本実施形態に係る有効領域検出部30の動作について説明する。
有効領域検出部30は、1フィールド中のデータイネーブル信号de_inにおいて最初のアサート区間群を特定し、その特定したアサート区間群内ではフラグ信号flgを1にセットし、それ以外の区間ではフラグ信号flgを0にセットする。図5は、1フィールド分の各信号のタイミングチャートを示す図である。以下では、図5を用いて、有効領域検出部30の動作について説明する。
有効領域検出部30は、データイネーブル信号de_in202において最初のアサート区間を検知すると、フラグ信号flgを1にセットする。そして以降、それぞれのアサート期間を検知する。そして、現在検知したアサート区間(着目アサート区間)と、このアサート区間の直前に検知したアサート区間との間の区間(非アサートの期間)で、水平同期信号hsync_in201において1以上のアサート期間があったか否かを判断する。即ち、本実施形態では、水平同期信号hsync_in201は、有効領域検出部30にも供給されることになる。
そして係る判断の結果、「なかった」と判断した場合には、フラグ信号flgの値は変更しない(即ちフラグ信号flgの値は1のまま)。一方、「あった」と判断した場合には、フラグ信号flgを0にセットする。即ち、データイネーブル信号de_in202において220で示す区間ではフラグ信号flgには1がセットされており、221で示す区間ではフラグ信号flgには0がセットされていることになる。
従って、マスク制御部32は、データイネーブル信号de_in202において区間221に対応する部分についてはマスクして出力する。即ち、データイネーブル信号de_in202において着目アサート区間以降を、画素出力に無効な期間を示す区間としてマスクして出力する。これにより結果として、データイネーブル信号de_out209を出力することになる。そしてこれにより、data_out210として、データイネーブル信号de_out209においてアサート区間内におけるデータを有効なデータ、それ以外を無効なデータが出力されることになる。
以上の説明により、本実施形態によれば、垂直方向についても第1の実施形態と同様の効果を奏することができる。なお、本実施形態では、データイネーブル信号を用いて二回目の有効表示領域を検出したが、垂直ブランキング信号を用いるようにしてもよい。この場合の有効表示領域の検出は、前述の実施形態と同様のものを使用することができる。
また本実施形態では、インターレス映像の場合の説明を行なったが、プログレッシブ映像に使用することもできる。プログレッシブ映像に本実施例の構成を実施した場合には、1フレーム内で二回目以降の有効表示領域がマスクされる。
[第3の実施形態]
データイネーブル信号に対するノイズは、フロントポーチ期間だけでなく、バックポーチ期間に発生することもある。本実施形態では、1ライン分のデータイネーブル信号において、一番長いアサート区間を有効とし、それ以外をマスクする。
然るに、本実施形態に係る映像処理装置は、映像信号整形部21の動作のみが第1の実施形態と異なる。従って、以下では、本実施形態に係る映像信号整形部21の動作について説明する。
図6は、本実施形態に係る映像信号整形部21の機能構成例を示すブロック図である。本実施形態に係る映像信号整形部21は、1ライン分の画素データを内部のバッファメモリに記録し、1ライン遅らせて出力する。その際に、データイネーブル信号において最長のアサート区間以外をマスクして出力する。
有効領域検出部50は、1ライン分のデータイネーブル信号de_inが入力されると、その信号値を監視し、信号値が立ち上がったタイミングT1、信号値が立ち下がったタイミングT2を検知する。そして有効領域検出部50は、検知したT1,T2を後段の有効領域記録部51に送出する。有効領域記録部51は、有効領域検出部50からT1,T2を受け取る毎に、その差分Δ=(T2−T1)を計算し、これをT1,T2と共に自身が管理するメモリに記録する。従って、1ライン分のデータイネーブル信号de_in中に複数のアサート区間が存在する場合、有効領域検出部50はそれぞれのアサート区間についてT1,T2を検知する。また、有効領域記録部51はそれぞれのアサート区間について差分Δを計算し、T1,T2と共に記録する。
データバッファ52は、1ライン分の画素データdata_inを格納し、次の1ライン分の画素データdata_inが入力されると、先に格納していた画素データdata_inを出力するためのものである。即ち、データバッファ52は、入力された1ライン分の画素データdata_inを遅らせて出力するためのものである。
有効領域セレクト部53は、有効領域記録部51が1ライン分について記録したそれぞれの差分Δのうち最長の差分Δ’を特定し、特定した差分Δ’と共に記録されたT1,T2を特定する。マスク制御部54は、データイネーブル信号de_inにおいて、有効領域セレクト部53が特定したT1とT2との間の期間以外の期間をマスクし、これをデータイネーブル信号de_outとして出力する。更にマスク制御部54は、データバッファ52に格納されている画素データdata_inを読み出してこれを画素データdata_outとして出力する。
図8は、2ライン分(ライン1,ライン2)の各信号のタイミングチャートを示す図である。以下では、図8を用いて、映像信号整形部21の動作について説明する。図8では、ライン1のデータイネーブル信号de_in302には3つのアサート区間320,321,322が存在する。そして、画素データdata_in303においてアサート区間320に対応する画素データが330で示されており、アサート区間321に対応する画素データが331で示されており、アサート区間322に対応する画素データが332で示されている。
従って、図8の場合、有効領域検出部50は、アサート区間320、321,322のそれぞれについてT1,T2を検知し、有効領域記録部51は、アサート区間320、321,322のそれぞれについて差分Δ=T2−T1を計算することになる。そして有効領域記録部51は、アサート区間320、321,322のそれぞれについて、{T1,T2,Δ}のセットを自身が管理するメモリに記録する。
図7は、有効領域記録部51がライン1について記録したデータの構成例を示す図である。図7において列400には、それぞれのアサート区間に対するインデックスが登録される。ここでは、アサート区間320については#1、アサート区間321については#2、アサート区間322については#3が発行されている。係るインデックスは、有効領域記録部51がT1,T2を受け取る毎に自身が発行している。なお、これらのインデックスは1ライン内で固有のものであり、次のラインではまた新たに発行する。
列401には、T1(rise)が登録される。ここでは、アサート区間320のT1として「50」が登録されており、アサート区間321のT1として「150」が登録されており、アサート区間322のT1として「300」が登録されている。
列402には、T2(fall)が登録される。ここでは、アサート区間320のT2として「120」が登録されており、アサート区間321のT2として「280」が登録されており、アサート区間322のT2として「330」が登録されている。
列403には、差分Δ(interval)が登録される。ここでは、アサート区間320のΔとして「70」が登録されており、アサート区間321のΔとして「130」が登録されており、アサート区間322のΔとして「30」が登録されている。従ってこの場合、最長のΔは「130」であり、対応するT1,T2はそれぞれ150,280となっている。
なお、本実施形態では、有効領域記録部51は、図7に例示したテーブルのデータを自身が管理するメモリ内に格納するものとしている。しかし、T1,T2、Δのセットをアサート区間毎に管理することができるのであれば、これらの情報の管理形態については特に限定するものではない。
そして有効領域記録部51がライン1について図7に例示したテーブルのデータを作成すると、有効領域セレクト部53は、次のラインのタイミング(hsync_in301においてライン2の開始)で係るテーブルを参照する。そして、それぞれのΔのうち最長のΔを特定する。上述の通り、最長のΔは「130」である。次に、有効領域セレクト部53は、この最長のΔ「130」に対応するT1,T2を特定する。上述の通り、最長のΔ「130」に対応するT1,T2はそれぞれ150,280となっている。そして有効領域セレクト部53は、この特定したT1=150,T2=280をマスク制御部54に通知する。
マスク制御部54は、データイネーブル信号de_inにおいて、次のラインのタイミング(hsync_in301においてライン2の開始)からT1だけ経過した時点からT2だけ経過した時点までの間の期間のみをアサートする。そしてこの期間以外をマスクする。これにより、データイネーブル信号de_outを生成する。従って図8に示す如く、データイネーブル信号de_out308においてライン2の開始から150(サイクル)だけ経過した時点から、280(サイクル)だけ経過した時点までの間の期間342のみがアサートの期間となっている。一方で、データバッファ52からは、ライン1の期間で格納された画素データdata_inがライン2の期間でdata_outとして出力され、このdata_outにおいて期間342に対応する部分が有効な画素データ343として用いられることになる。
以上の説明により、本実施形態によれば、水平ラインにおいて最長のアサート区間に対応する画素データのみを有効な画素データとして扱うことで、ノイズによる表示乱れを低減することができる。
なお、本実施形態では、データイネーブル信号において最長のアサート区間以外をマスクするようにしたが、規定の長さのアサート区間以外をマスクするようにしても良い。例えば、予め設定された長さに最も近い長さを有するアサート区間以外をマスクするようにしても良い。
また、予めT1,T2を設定しておき、それぞれのラインのデータイネーブル信号においてT1〜T2の期間以外をマスクするようにしても良い。また、直前のラインやフィールドにおけるアサート区間を記録しておき、次のラインやフィールドにおいてこのアサート区間に最も近いアサート区間以外をマスクするようにしても良い。また、バッファメモリに1フィールド分のデータを記録するようにすることで、垂直方向の有効表示領域のノイズ低減に応用することもできる。
なお、上記各実施形態は選択的に用いるようにしても良いし、適宜組み合わせても良い。また、上記各実施形態で述べた技術事項は、それぞれの実施形態で述べた構成に基づいて実施することに限定するものではなく、様々な構成の元で実施することができる。

Claims (8)

  1. 1フィールド中の水平同期信号及びデータイネーブル信号を取得する取得手段と、
    前記1フィールド中の水平同期信号及びデータイネーブル信号を出力する出力手段とを備え、
    前記出力手段は、
    前記データイネーブル信号の着目アサート区間と、当該着目アサート区間の直前のアサート区間と、の間の区間で、前記水平同期信号における1以上のアサート区間を検知した場合には、前記データイネーブル信号において前記着目アサート区間以降を、画素出力に無効な期間を示す区間としてマスクして出力する
    ことを特徴とする映像処理装置。
  2. 前記取得手段は更に、前記1フィールド分のデータイネーブル信号に対応する画素データを取得し、
    前記出力手段は更に、前記着目アサート区間と、当該着目アサート区間の直前のアサート区間と、の間の区間で、前記水平同期信号における1以上のアサート区間を検知した場合には、前記取得手段が取得した画素データのうち、前記着目アサート区間までのアサート区間に対応する画素データについてはそのまま出力し、
    前記取得手段が取得した画素データのうち、前記着目アサート区間以降の区間に対応する画素データについては、ブランク区間の画素データとして扱われるデータに置換して出力する
    ことを特徴とする請求項に記載の映像処理装置。
  3. 1ライン分のデータイネーブル信号を取得する取得手段と、
    前記データイネーブル信号において各アサート区間の長さを求める計算手段と、
    それぞれのアサート区間の長さに基づいて、該それぞれのアサート区間のうち1つのアサート区間を特定する特定手段と、
    前記データイネーブル信号を出力する出力手段とを備え、
    前記出力手段は、前記データイネーブル信号において前記特定手段が特定した1つのアサート区間以外の区間については、画素出力に無効な期間を示す区間としてマスクしてから出力することを特徴とする映像処理装置。
  4. 前記特定手段は、最長のアサート区間を特定することを特徴とする請求項に記載の映像処理装置。
  5. 前記特定手段は、予め設定された長さに最も近いアサート区間を特定することを特徴とする請求項に記載の映像処理装置。
  6. 前記取得手段は更に、前記1ライン分のデータイネーブル信号に対応する画素データを取得し、
    前記出力手段は更に、前記取得手段が取得した画素データのうち、前記特定手段が特定したアサート区間に対応する画素データについてはそのまま出力し、
    前記取得手段が取得した画素データのうち、前記特定手段が特定したアサート区間以外の区間に対応する画素データについては、ブランク区間の画素データとして扱われるデータに置換して出力する
    ことを特徴とする請求項乃至の何れか1項に記載の映像処理装置。
  7. 映像処理装置が行う映像処理方法であって、
    前記映像処理装置の取得手段が、1フィールド中の水平同期信号及びデータイネーブル信号を取得する取得工程と、
    前記映像処理装置の出力手段が、前記1フィールド中の水平同期信号及びデータイネーブル信号を出力する出力工程とを備え、
    前記出力工程では、
    前記データイネーブル信号の着目アサート区間と、当該着目アサート区間の直前のアサート区間と、の間の区間で、前記水平同期信号における1以上のアサート区間を検知した場合には、前記データイネーブル信号において前記着目アサート区間以降を、画素出力に無効な期間を示す区間としてマスクして出力する
    ことを特徴とする映像処理方法。
  8. 映像処理装置が行う映像処理方法であって、
    前記映像処理装置の取得手段が、1ライン分のデータイネーブル信号を取得する取得工程と、
    前記映像処理装置の計算手段が、前記データイネーブル信号において各アサート区間の長さを求める計算工程と、
    前記映像処理装置の特定手段が、それぞれのアサート区間の長さに基づいて、該それぞれのアサート区間のうち1つのアサート区間を特定する特定工程と、
    前記映像処理装置の出力手段が、前記データイネーブル信号を出力する出力工程とを備え、
    前記出力工程では、前記データイネーブル信号において前記特定工程で特定した1つのアサート区間以外の区間については、画素出力に無効な期間を示す区間としてマスクしてから出力することを特徴とする映像処理方法。
JP2009186775A 2009-08-11 2009-08-11 映像処理装置、映像処理方法 Expired - Fee Related JP5498088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009186775A JP5498088B2 (ja) 2009-08-11 2009-08-11 映像処理装置、映像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009186775A JP5498088B2 (ja) 2009-08-11 2009-08-11 映像処理装置、映像処理方法

Publications (3)

Publication Number Publication Date
JP2011039303A JP2011039303A (ja) 2011-02-24
JP2011039303A5 JP2011039303A5 (ja) 2012-09-20
JP5498088B2 true JP5498088B2 (ja) 2014-05-21

Family

ID=43767136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009186775A Expired - Fee Related JP5498088B2 (ja) 2009-08-11 2009-08-11 映像処理装置、映像処理方法

Country Status (1)

Country Link
JP (1) JP5498088B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224855A (ja) * 1993-01-25 1994-08-12 Sony Corp 赤外線パルス通信方式の受光装置
JP3439020B2 (ja) * 1996-04-02 2003-08-25 三洋電機株式会社 垂直同期回路及びタイミングコントローラ
JP3602280B2 (ja) * 1996-11-20 2004-12-15 富士写真フイルム株式会社 写真画像の出力方法および装置
JPH11249613A (ja) * 1998-02-27 1999-09-17 Komatsu Ltd フラットディスプレイ表示装置
JP2001134244A (ja) * 1999-11-09 2001-05-18 Toshiba Corp 平面表示装置及びその駆動方法
JP3863348B2 (ja) * 2000-06-02 2006-12-27 三菱電機株式会社 画像表示装置
JP2003167545A (ja) * 2001-11-30 2003-06-13 Sharp Corp 画像表示用信号の異常検出方法および画像表示装置
JP2007041437A (ja) * 2005-08-05 2007-02-15 Sharp Corp 表示装置
JP2008241828A (ja) * 2007-03-26 2008-10-09 Hitachi Displays Ltd 表示装置
JP2009109955A (ja) * 2007-11-01 2009-05-21 Mitsubishi Electric Corp マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置

Also Published As

Publication number Publication date
JP2011039303A (ja) 2011-02-24

Similar Documents

Publication Publication Date Title
US8482480B2 (en) Multi display system and multi display method
WO2004107746A1 (ja) デジタルインターフェイスデコード受信装置
JP2010154343A (ja) 映像信号処理装置とその映像信号処理方法及び映像表示装置
CN104581132A (zh) 检测系统及检测方法
EP1737220A1 (en) Video processing apparatus
WO2010070812A1 (ja) データ送信回路
JP5498088B2 (ja) 映像処理装置、映像処理方法
US8379149B2 (en) Display apparatus and control method thereof
JP3043307B2 (ja) 同期信号判定方法及び装置
JP6128901B2 (ja) 映像処理装置及びその制御方法、タイミングジェネレータ、同期信号生成方法
US20100277647A1 (en) Noise detection method and image processing method using the noise detection method
US8514206B2 (en) Display processing device and timing controller thereof
US8203651B2 (en) Video signal synchronization
JP2007110215A (ja) 受信装置、受信方法および受信装置を用いた電子機器
WO2012120780A1 (ja) 映像処理装置及びそれを用いた映像表示装置、並びに同期信号出力方法
KR100707258B1 (ko) 디스플레이장치
JP5896642B2 (ja) 映像処理装置、映像処理方法、及びプログラム
JP2006140627A (ja) 映像信号処理装置,テレビジョン受像機
KR101235522B1 (ko) 디지털 신호의 노이즈 제거 장치 및 이를 이용한 동기신호보정장치
JP2006279340A (ja) 映像処理装置
KR100609058B1 (ko) 디스플레이장치 및 그 제어방법
JP2006229788A (ja) 映像・音声信号処理装置
KR100472445B1 (ko) 복사 방지된 dvd 신호를 처리하는 디스플레이 장치 및방법
KR100933772B1 (ko) 엘씨디 패널의 입력 신호 보정 장치 및 방법
JP2009077007A (ja) クロマキー合成処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R151 Written notification of patent or utility model registration

Ref document number: 5498088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees