JP5495252B2

JP5495252B2 - 電源装置

Info

Publication number: JP5495252B2
Application number: JP2009158408A
Authority: JP
Inventors: 野村　　勝
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2009-07-03
Filing date: 2009-07-03
Publication date: 2014-05-21
Anticipated expiration: 2029-07-03
Also published as: JP2011015562A

Description

本発明は、入力電圧を所定の電圧値の出力電圧に変換する電源装置に関する。

各種の電子・電気機器にとって電源装置は、内蔵・外付けを問わず必要なものである。特に近年では、このような電源装置において、エネルギー節約の傾向が高まっており、電力の変換効率が従来用いられていたシリーズレギュレータに比べて高いスイッチング電源への需要が高まっている。

ところで、一般的に、スイッチング電源は、軽負荷だと電力の変換効率が悪化する。例えば、ＳＴマイクロエレクトロニクス社が公表している、該社製のスイッチング電源用ＩＣ「Ｌ６５９９」の技術設計資料（アプリケーションノート）の「ＡＮ２３９３」（非特許文献１参照）には、液晶テレビ受像機向けのハーフブリッジと呼ばれる、定格２００Ｗ出力のスイッチング電源の設計例が記載されている。

このアプリケーションノートの１０／３５ページには、当該スイッチング電源が負荷に供給する電力に対する変換効率のグラフが開示されている。このグラフによれば、ＡＣ１１５Ｖ入力の場合、定格２００Ｗから６０Ｗ程度までの負荷範囲では、変換効率が８９％程度であるのに対し、定格の１０％である２０Ｗの軽負荷では、変換効率が８３％まで低下する。このように、スイッチング電源装置の変換効率は軽負荷で悪化する。

これには種々の理由があるが、代表的なものを２つ以下に列記する。
（１）スイッチング電源は、入力電力を周期的にスイッチング（断続）して所望の出力電力を供給している。このスイッチング動作を行う素子（ＦＥＴやＩＧＢＴなど）は、ＯＮ／ＯＦＦするたびにエネルギーを消費し、このエネルギーは軽負荷でも重負荷でも大差がなく、スイッチング動作を行うたびに消費される。この消費されるエネルギーが損失となる。

（２）また、スイッチング電源は、変圧器（トランス）やチョークコイルと言ったインダクタンス性の部品を用いて電力の蓄積、平滑化、あるいは伝送を行うことが多い。これらの部品は、磁性体であるフェライトやパーマロイなどの材質をコアとして、このコアに導線を巻いて作られる。このインダクタンス性の部品には、無負荷であってもスイッチング動作にともない微小の電流が流れる。そのため、このコアの磁化方向や強度が変化することによって発熱損失（鉄損・コア損）が発生する。

これらの損失は、電源装置が駆動していると常に発生する損失であり、負荷に依存しないため固定損と呼ばれる。一方、例えば、トランスやチョークコイルの巻線抵抗によるジュール発熱損などの負荷電力の増大に伴って増大する損失は、負荷依存損あるいは可変損などと呼ばれる。

なお、電源装置は、想定される負荷の最大消費電力を供給可能に設計されるが、常に最大消費電力を供給する（最大負荷で使われる）とは限らない。液晶テレビを例に挙げれば、明るく動きの激しい画面を明るい部屋で表示する際には、液晶・駆動回路やバックライトの消費電力は大きくなる。しかしながら、動きの少ない暗めの画像を表示する際には、バックライトを暗くすることで消費電力を削減し、明るさの表現範囲（コントラスト）を高めている。このような場合、電源装置の設計定格値よりも非常に低い消費電力となる。

ここで、最大消費電力が大きい機器向けに設計された電源装置では、スイッチング素子もトランス・インダクタ類も大型になるため、固定損が大きい。このような電源装置を軽負荷で使うと、負荷への供給電力が小さい一方、固定損は大きいため、変換効率が悪化してしまう。また、負荷への供給電力が大きくなると、可変損が大きくなり、変換効率は悪化してしまう。このように、電源装置は、軽負荷であっても重負荷であっても変換効率が低下してしまい、負荷に応じて変換効率が変動する。

そこで、負荷に対して供給可能な電力が小容量の電源ユニットを複数台並列に接続して、負荷の要求する電力に応じて電源ユニットの駆動台数を増減することで、変換効率を改善しようとするものが、例えば、特許文献１、特許文献２及び特許文献３に開示されている。

これらの文献に記載された電源装置は、いずれも負荷に流れる出力電流を検出する手段を有しており、検出した出力電流に応じて電源ユニットの運転台数を増加させるか否かを判断している。具体的には、特許文献１には、出力電流検出手段として専用のトランスを別途設ける構成が記載されている。また、特許文献２、特許文献３には、出力電流検出手段は明示されていないが、電流を検出するには変流器あるいはカレントトランスと呼ばれるトランス、あるいは、検出用抵抗を設けなければならないのは自明である。

一方、特許文献４には、複数の電源ユニットのスイッチング周波数が負荷電力と関連していることを利用して、そのスイッチング周波数が所定値を上回れば、電源ユニットの運転台数を増やし、別の所定値を下回れば運転台数を減らすとともに、分担する負荷電力を均等にするために各電源ユニットのスイッチング周波数を同じにする構成が開示されている。

特開２００１−１１２２５６号公報特開２００７−１３５３７３号公報特開平１１−１２７５７３号公報実開平３−１２０６４７号公報

ＳＴマイクロエレクトロニクス社アプリケーションノート「ＡＮ２３９３」

しかしながら、特許文献１に記載されているように、電流検出専用のトランスが必要であると、比重の大きいコアを必要とすることから重量が増加してしまい、実装面積や回路基板の寸法・重量が増加してしまう。また、特許文献２及び特許文献３に記載されているように、抵抗器を用いて出力電流を検出しようとすると、負荷ではなく、検出用抵抗器で消費される電力損失が問題となる。その上、出力電流を高精度に検出するには、大電力に耐え、しかも精度の高い抵抗器が必要となり、コストが増大するとともに、実装面積が増加してしまう。

また、特許文献４に記載の電源装置では、運転する電源ユニットの台数が増減したときに、各電源ユニットが分担する負荷電力（出力電流）を均等にしようとして、各電源ユニットのスイッチング周波数が一斉に変動する。具体的には、特許文献４の図２に示すように、台数が２台から３台に増大するときには、全ての電源ユニットのスイッチング周波数はｆＢとなる。すると、全ての電源ユニットにおいて変換効率が低下してしまい、装置全体における変換効率が低下してしまうだけでなく、特許文献４が「解決しようとする課題（１）」に挙げている、「負荷電流に応じてスイッチング周波数が変化するので、リップルが増大したり過渡応答特性が悪化すること」を改善することには繋がらず、運転台数の増減の際の上記課題は解決されない。

そこで、本発明の目的は、コストを低減し、且つ、装置を小型化しながら、高い変換効率を維持するとともに、運転台数増減時のリプルや応答特性の変化の影響を軽減でき、出力のレギュレーションを良好に維持することができる電源装置を提供することである。

本発明の電源装置は、並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えている。前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第１制御回路を有している。前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のスイッチング周波数を取得し、負荷の増加にともない、当該スイッチング周波数が第１スイッチング周波数より小さくなったときに、前記第２スイッチング素子の駆動を開始し、前記第１スイッチング素子を前記第１スイッチング周波数で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第２制御回路を有している。前記第１スイッチング周波数は、前記第１電源ユニットが最も高い変換効率近傍で駆動するスイッチング周波数である。

本発明の電源装置によると、第１スイッチング素子のスイッチング周波数が第１スイッチング周波数以上であるときには、第１電源ユニットだけで十分電力供給可能であり、第２電源ユニットを駆動せずに第１電源ユニット単体で駆動する。そのため、第２電源ユニットが駆動することによる運転損失をなくし、第２電源ユニットによる電力供給が不要な負荷範囲における電源装置の変換効率を向上することができる。また、第２電源ユニットが駆動するか否かを決定する、第１電源ユニットの第１スイッチング素子のスイッチング周波数は、電流や電力を検出するときに必要な精度の高い抵抗器やトランスなどがなくても容易に検出することができるため、コストを低減し、且つ、装置を小型化することができる。さらに、第１電源ユニットは第１スイッチング周波数を保ちながら最も高い変換効率近傍で駆動し、第２電源ユニットは第１電源ユニットでは供給不足な小電力を補っているだけなので、装置全体として高い変換効率を維持することができるとともに、運転台数増減時のリプルや応答特性の変化の影響を軽減でき、出力のレギュレーションを良好に維持することができる。
本発明の電源装置において、前記第２制御回路は、前記第１スイッチング素子のスイッチング周波数が前記第１スイッチング周波数より小さくなったときに、前記第１スイッチング周波数から前記第１スイッチング素子のスイッチング周波数を引いた差の大きさに比例して、前記第２スイッチング素子のスイッチング周波数の初期値を大きくし、そのスイッチング周波数において前記第２電源ユニットの駆動を開始する。これによると、負荷に対して不足している電力を第２電源ユニットによって迅速に供給することができる。
代替的には、本発明の電源装置において、前記第２制御回路は、前記第２スイッチング素子が駆動して負荷に供給する電流が第２スイッチング周波数に対応する電流値より小さい場合には、前記第２スイッチング素子を前記第２スイッチング周波数よりも大きなスイッチング周波数で駆動した後、当該スイッチング周波数の１周期よりも長い期間停止する動作を繰り返すよう制御する。これによると、第２電源ユニットによる運転損失をさらに低減し、電源装置の変換効率をより向上することができる。

また、前記第２制御回路は、前記第１制御回路から取得した第１スイッチング素子のスイッチング周波数を参酌して、前記第２スイッチング素子のスイッチング周波数を変化させることが好ましい。これによると、第１スイッチング素子のスイッチング周波数を第１スイッチング周波数に確実に保持しながら、第２電源ユニットを駆動することができる。

さらに、前記第２制御回路は、前記第１制御回路から前記第１スイッチング素子のスイッチング周波数をデジタル信号として取得することが好ましい。これによると、第２制御回路は、マイクロコンピュータやＤＳＰ（Digital Signal Processor）などのデジタル回路により構成でき、対象を簡易に制御可能となる。

加えて、前記第２制御回路は、前記第１制御回路から取得した前記第１スイッチング素子のスイッチング周波数ではなく、前記出力電圧検出回路によって検出された出力電圧を参酌して、前記第２スイッチング素子のスイッチング周波数を変化させることが好ましい。負荷変動が大幅且つ急激であった場合、第１スイッチング素子や第２スイッチング素子のスイッチング周波数変化に対して、応答の時間遅れが生じて発振やハンチングが生じるおそれがあり、出力電圧を所定の電圧値に保つことが困難である。そこで、第２スイッチング素子のスイッチング周波数を出力電圧を参酌して変化させることで、出力電圧を所定の電圧値に容易に保つことができる。

また、前記第１制御回路は、前記第２電源ユニットが駆動しているときは、前記第１スイッチング素子のスイッチング周波数が前記第１スイッチング周波数を含む所定範囲外で変化しないように、前記第１スイッチング素子を制御することが好ましい。これによると、第１スイッチング素子のスイッチング周波数の変化可能範囲を制限することで動作が安定して、発振やハンチングが生じるのを防止することができる。

一方、別の観点では、本発明の電源装置は、並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えている。前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１電源ユニットの第１スイッチング素子の所定のスイッチング周波数におけるＯＮ時間幅を負荷の変動に応じて変化させる第１制御回路を有している。前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のＯＮ時間幅を取得し、負荷の増加にともない、当該ＯＮ時間幅が第１のＯＮ時間幅より大きくなったときに、前記第２電源ユニットの駆動を開始し、前記第１スイッチング素子を前記第１のＯＮ時間幅で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のスイッチング周波数でのＯＮ時間幅を負荷の変動に応じて変化させる第２制御回路を有している。前記第１のＯＮ時間幅は、前記第１電源ユニットが最も高い変換効率近傍で駆動するＯＮ時間幅である。

本発明の電源装置によると、第１スイッチング素子のＯＮ時間幅が第１のＯＮ時間幅以下であるときには、第１電源ユニットだけで十分電力供給可能であり、第２電源ユニットを駆動せずに第１電源ユニット単体で駆動する。そのため、第２電源ユニットが駆動することによる運転損失をなくし、第２電源ユニットによる電力供給が不要な負荷範囲における電源装置の変換効率を向上することができる。また、第２電源ユニットが駆動するか否かを決定する、第１電源ユニットの第１スイッチング素子の第１のＯＮ時間幅は、電流や電力を検出するときに必要な精度の高い抵抗器やトランスなどがなくても容易に検出することができるため、コストを低減し、且つ、装置を小型化することができる。さらに、第１電源ユニットは第１のＯＮ時間幅を保ちながら最も高い変換効率近傍で駆動し、第２電源ユニットは第１電源ユニットでは供給不足な小電力を補っているだけなので、装置全体として高い変換効率を維持することができるとともに、運転台数増減時のリプルや応答特性の変化の影響を軽減でき、出力のレギュレーションを良好に維持することができる。
本発明の電源装置において、前記第２制御回路は、前記第１スイッチング素子のＯＮ時間幅が前記第１のＯＮ時間幅より大きくなったときに、前記第１スイッチング素子のＯＮ時間幅から前記第１のＯＮ時間幅を引いた差の大きさに比例して、前記第２スイッチング素子のＯＮ時間幅の初期値を大きくし、そのＯＮ時間幅において前記第２電源ユニットの駆動を開始する。これによると、負荷に対して不足している電力を第２電源ユニットによって迅速に供給することができる。
代替的には、本発明の電源装置において、前記第２制御回路は、前記第２スイッチング素子が駆動して負荷に供給する電流が第２のＯＮ時間幅に対応する電流値より小さい場合には、前記第２スイッチング素子を前記第２のＯＮ時間幅よりも大きなＯＮ時間幅で駆動した後、当該スイッチング周波数の１周期よりも長い期間停止する動作を繰り返すよう制御する。これによると、第２電源ユニットによる運転損失をさらに低減し、電源装置の変換効率をより向上することができる。

また、前記第２制御回路は、前記第１制御回路から取得した第１スイッチング素子のＯＮ時間幅を参酌して、前記第２スイッチング素子のＯＮ時間幅を変化させることが好ましい。これによると、第１スイッチング素子のＯＮ時間幅を第１のＯＮ時間幅に確実に保持しながら、第２電源ユニットを駆動することができる。

さらに、前記第２制御回路は、前記第１制御回路から前記第１スイッチング素子のＯＮ時間幅をデジタル信号として取得することが好ましい。これによると、第２制御回路は、マイクロコンピュータやＤＳＰ（Digital Signal Processor）などのデジタル回路により構成でき、対象を簡易に制御可能となる。

加えて、前記第２制御回路は、前記第１制御回路から取得した前記第１スイッチング素子のＯＮ時間幅ではなく、前記出力電圧検出回路によって検出された出力電圧を参酌して、前記第２スイッチング素子のスイッチング周波数を変化させることが好ましい。負荷変動が大幅且つ急激であった場合、第１スイッチング素子や第２スイッチング素子のＯＮ時間幅変化に対して、応答の時間遅れが生じて発振やハンチングが生じるおそれがあり、出力電圧を所定の電圧値に保つことが困難である。そこで、第２スイッチング素子のＯＮ時間幅を出力電圧を参酌して変化させることで、出力電圧を所定の電圧値に容易に保つことができる。

また、前記第１制御回路は、前記第２電源ユニットが駆動しているときは、前記第１スイッチング素子のＯＮ時間幅が前記第１のＯＮ時間幅を含む所定範囲外で変化しないように、前記第１スイッチング素子を制御することが好ましい。これによると、第１スイッチング素子のＯＮ時間幅の変化可能範囲を制限することで動作が安定して、発振やハンチングが生じるのを防止することができる。

第１スイッチング素子のスイッチング周波数が第１スイッチング周波数以上であるときには、第１電源ユニット単体で駆動するため、第２電源ユニットが駆動することによる運転損失をなくし、第２電源ユニットによる電力供給が不要な負荷範囲における電源装置の変換効率を向上することができる。また、第２電源ユニットが駆動するか否かを決定する、第１電源ユニットの第１スイッチング素子のスイッチング周波数は、電流や電力を検出するときに必要な精度の高い抵抗器やトランスなどがなくても容易に検出することができるため、コストを低減し、且つ、装置を小型化することができる。さらに、第１電源ユニットは第１スイッチング周波数を保ちながら最も高い変換効率近傍で駆動し、第２電源ユニットは第１電源ユニットでは供給不足な小電力を補っているだけなので、装置全体として高い変換効率を維持することができる。

本発明の第１実施形態に係る電源装置の回路図である。降圧チョッパー型のコンバータにおける電流の時間変化を説明する図であり、（ａ）はＤＣＭの場合であり、（ｂ）はＢＣＭの場合であり、（ｃ）はＣＣＭの場合である。本発明の第１実施形態に係る第１電源装置におけるＯＮ時間幅と負荷電力の関係を示す図である。本発明の第１実施形態に係る基準判断手段の内部構成を示す回路図である。本発明の第２実施形態に係る電源装置の回路図である。フライバック型のコンバータにおける電流の時間変化を説明する図であり、（ａ）は負荷電力が小さい場合の１次巻線に流れる電流であり、（ｂ）は負荷電力が小さい場合の２次巻線に流れる電流であり、（ｃ）は負荷電力が大きい場合の１次巻線に流れる電流であり、（ｄ）は負荷電力が大きい場合の２次巻線に流れる電流である。本発明の第２実施形態に係る第１電源装置におけるスイッチング周波数と負荷電力の関係を示す図である。本発明の第２実施形態に係る基準判断手段の内部構成を示す回路図である。本発明の第３実施形態に係る第２電源ユニットのＭＯＳＦＥＴのＯＮ時間幅の初期値を算出する方法を説明する図である。本発明の第３実施形態に係るＯＮ時間決定手段の内部構成を示す回路図である。本発明の第４実施形態に係る第２電源ユニットのＭＯＳＦＥＴのスイッチング周波数の初期値を算出する方法を説明する図である。本発明の第４実施形態に係るスイッチング周波数決定手段の内部構成を示す回路図である。第２電源ユニットのＭＯＳＦＥＴを駆動した場合における負荷電力に対する損失について説明する図であり、（ａ）は連続動作時であり、（ｂ）は間歇駆動時である。本発明の第６実施形態に係る電源装置の回路図である。ＲＣＣコントローラ内のスイッチング周波数の監視及びそれに伴うＴｏｎの決定を行う回路図である。本発明の第１実施形態に係る判断基準手段の内部構成の変形例を示す回路図である。

＜第１実施形態＞
次に、本発明の第１実施形態について説明する。第１実施形態における電源装置は、降圧チョッパー型のＤＣ／ＤＣコンバータを２台並列に接続したものである。図１に示すように、電源装置１は、２つの電源ユニット３、４が並列に接続された電圧変換回路２と、電圧変換回路２から出力された出力電圧を検出する出力電圧検出回路１０とを有しており、２つの共通となった入力端に電力供給源である直流電源Ｖ１が接続され、共通となった出力端に負荷Ｒ１が接続されている。なお、電源ユニット３を第１電源ユニット３とし、電源ユニット４を第２電源ユニット４とする。また、直流電源Ｖ１から電源装置１に印加される電圧をＶｉとし、電源装置１から負荷Ｒ１に印加される電圧をＶｏとする。

第１電源ユニット３の内部回路について説明する。なお、第２電源ユニット４は、第１電源ユニット３の内部回路とほぼ同様の構成であるため、その説明を省略する。しかしながら、第１電源ユニット３の後述する第１制御回路５と第２電源ユニット４の後述する第２制御回路６の内部構成は異なるため、その点については後述する。

第１電源ユニット３は、スイッチング素子であるＭＯＳＦＥＴＱ１（第１スイッチング素子）と、インダクタＬ１と、フライホイールダイオードＤ１と、出力平滑用のコンデンサＣ１と、第１制御回路５と、を有している。

第１電源ユニット３は、ＭＯＳＦＥＴＱ１がＯＮ（導通）することで、直流電源Ｖ１から負荷Ｒ１に電流を流すとともに、この電流によってインダクタＬ１にエネルギーを蓄える。そして、ＭＯＳＦＥＴＱ１がＯＦＦすることで、インダクタＬ１が電流の流れを保とうとして起電力を発生し、フライホイールダイオードＤ１を介して負荷Ｒ１に電流が流れる。

このＭＯＳＦＥＴＱ１のスイッチング動作は、第１制御回路５によりゲートを駆動制御することで行われる。ＭＯＳＦＥＴＱ１のゲート端子は、第１制御回路５に接続されている。第１制御回路５には、電圧監視線２０を介して出力電圧検出回路１０から検出された出力電圧に関する信号が入力されており、この信号に応じてＭＯＳＦＥＴＱ１のゲートを駆動制御して、第１電源ユニット３から負荷Ｒ１に対して所定の電圧Ｖｏとなった出力電力を供給する。

具体的には、第１電源ユニット３は、電圧変換回路２から出力された出力電圧の電圧値が電圧Ｖｏよりも小さい場合には、ＭＯＳＦＥＴＱ１のスイッチング周波数を一定としたままデューティー比を大きくする。これにより、ＭＯＳＦＥＴＱ１のＯＮ時間が長くなり、電圧変換回路２から出力される出力電圧が大きくなる。また、電圧変換回路２から出力された出力電圧の電圧値が電圧Ｖｏよりも大きい場合には、ＭＯＳＦＥＴＱ１のスイッチング周波数を一定としたままデューティー比を小さくする。これにより、ＭＯＳＦＥＴＱ１のＯＮ時間が短くなり、電圧変換回路２から出力される出力電圧が小さくなる。

第２電源ユニット４は、第１電源ユニット３と同様にＭＯＳＦＥＴＱ２（第２スイッチング素子）のスイッチング動作により負荷Ｒ１に対して出力電力を供給するが、第１電源ユニット３と異なる点としては、第２制御回路６には、出力電圧検出回路１０から検出された出力電圧が入力されておらず、スイッチング情報線２１を介して第１電源ユニット３のＭＯＳＦＥＴＱ１のスイッチングＯＮ時間幅（以下、ＯＮ時間幅と称する）が入力されている。

この第２電源ユニット４の第２制御回路６は、スイッチング情報線２１を介して取得したＭＯＳＦＥＴＱ１のＯＮ時間幅に応じて、第２電源ユニット４のＭＯＳＦＥＴＱ２を駆動する判断基準回路７を有している。

本実施形態における電源装置１は、負荷Ｒ１が小さいときは、第１電源ユニット３を駆動し、第２電源ユニット４を停止させており、負荷Ｒ１がある一定の大きさより大きくなると、第２電源ユニット４の駆動を開始し、第１電源ユニットとともに第２電源ユニット４を駆動する。

一般的に、本実施形態における電源ユニット３、４のような降圧チョッパー型のコンバータでは、図２（ａ）に示すように、負荷電力（出力電流）が小さい場合には、第１電源ユニット３のインダクタＬ１を流れる電流は、流れない時間を含む断続的な波形となる。このような状態を断続導通モード（Discontinuous Conduction Mode：ＤＣＭ）と呼称する。

このＤＣＭにおいては、ＯＮ時間Ｔｏｎの期間において電流を磁気的エネルギーの形でインダクタＬ１に蓄積するとともに、ＯＦＦ時間Ｔｏｆｆ中の期間Ｔｘの間に蓄積したエネルギーをフライホイールダイオードＤ１を通じてコンデンサＣ１及び負荷Ｒ１に放出する。インダクタＬ１が磁気的エネルギーをコンデンサＣ１及び負荷Ｒ１に放出し終わると、フライホイールダイオードＤ１の導通は停止する。したがって、ＤＣＭにおいては、Ｔｏｆｆ期間中のＴｘを除いた時間はインダクタＬ１を流れる電流はゼロである。なお、この波形の平均値が、負荷Ｒ１に供給される平均電流である。

負荷電力が中程度に増大した場合には、ＯＮ時間Ｔｏｎの期間により多くの磁気的エネルギーをインダクタＬ１に蓄積するとともに、ＯＦＦ時間Ｔｏｆｆの期間内にインダクタＬ１及び負荷Ｒ１に蓄積したエネルギーを電力として負荷Ｒ１に供給する。したがって、図２（ｂ）に示すように、インダクタＬ１を流れる電流はＯＦＦ時間Ｔｏｆｆの期間中に減少して一瞬ゼロとなった途端に、再びＯＮ時間Ｔｏｎに切り替わって増大へと向かう連続した三角波形となる。これを境界導通モード（Boundary Conduction Mode：ＢＣＭ）と呼称する。このＢＣＭにおいては、インダクタＬ１に電流が流れないのはほんの一瞬である。なお、波形の平均値が負荷Ｒ１に供給される平均電流であることはＤＣＭの場合と同じである。

さらに負荷電力が増大すると、図２（ｃ）に示すように、ＯＮ時間Ｔｏｎの期間にインダクタＬ１を流れる電流はさらに増大し、ＯＦＦ時間Ｔｏｆｆにおいてもその電流は減少するがゼロには到達しない。これを連続導通モード（Continuous Conduction Mode：ＣＣＭ）と呼称する。この場合も、波形の平均電流についての考え方はＤＣＭやＢＣＭの場合と同じである。

第１電源ユニット３では、ＣＣＭの状態では周期Ｔに対するＯＮ時間Ｔｏｎの割合、即ちデューティー比Ｄは
（式１）

で定義される。

ＣＣＭで動作をしている第１電源ユニット３では、直流電源Ｖ１の電圧Ｖｉと負荷に供給される出力電圧Ｖｏとが決まれば、デューティー比Ｄは基本的には一定であって、式２の関係が成立する。
（式２）

しかしながら、実際には負荷電力が増えると、ＯＦＦ時間Ｔｏｆｆの期間にその増分を含めて供給するためのエネルギーをインダクタＬ１に蓄えるため、ＯＮ時間Ｔｏｎの期間は長くなる。これは、負荷の増大にともない第１電源ユニット３の出力インピーダンスによって電圧降下が発生するので、それを補うために式２のデューティー比Ｄが大きくなり、出力電圧Ｖｏの電圧降下を補正しているとみなせる。

一方、軽負荷で生じるＤＣＭでは、ＯＮ時間Ｔｏｎは短くなる。したがって、インダクタＬ１に蓄えたエネルギーを軽負荷では余り消費せず、負荷Ｒ１へ供給する出力電圧Ｖｏは上昇しない。ここから消費電力が増えるにしたがい、ＯＮ時間Ｔｏｎは長くなり、ＤＣＭからＢＣＭに至る。さらに、負荷電流が増えると、ＯＮ時間Ｔｏｎは大きくは変わらないものの、多少の増大をともなってＣＣＭに至る。

次に、負荷電力とＯＮ時間幅の関係について図３を参照しつつ説明する。ＣＣＭやＢＣＭにおいては、ＯＮ時間Ｔｏｎは式２で表される電圧の関係式を満たすデューティー比Ｄとして、式２で定義されるものであり、そのデューティー比Ｄから逆算してＯＮ時間Ｔｏｎが決定されているとみなせる。ただし、出力電圧Ｖｏが所定の電圧値からずれるようであれば、第１電源ユニット３の第１制御回路５がＯＮ時間Ｔｏｎ（すなわちデューティー比Ｄ）を変化させる。特に、軽負荷のＤＣＭでは、ＯＮ時間Ｔｏｎは式１、式２から計算される値より小さく修正されるのは上述したとおりである。

これらの状態をまとめると、軽負荷時にはＤＣＭであり、ＯＮ時間Ｔｏｎは短い。また、中程度の負荷ではＢＣＭに移行し、ＯＮ時間Ｔｏｎは式１、式２で定まる値まで増大する。負荷がさらに増大するとＣＣＭに移行し、ＯＮ時間Ｔｏｎは出力電圧の低下を補うためにやや増大する。したがって、ＯＮ時間幅（ＯＮ時間Ｔｏｎの幅）を監視していれば、第１電源ユニット３の動作状態がＤＣＭ、ＢＣＭ、ＣＣＭのいずれの状態にあるかを把握することができる。本実施形態においては、第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅により、第２電源ユニット４の動作を決定する。

例えば、図３に示すように、第１電源ユニット３の定格出力、もしくは変換効率が最も高くなる出力電力がＰ＿ｒｅｆであったとする。第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅が、Ｐ＿ｒｅｆを供給するＯＮ時間幅Ｔｏｎ＿ｒｅｆを超えている場合、第１電源ユニット３は過負荷、もしくは変換効率が低下した状態で運転していると判断することができる。一方、ＭＯＳＦＥＴＱ１のＯＮ時間幅がＴｏｎ＿ｒｅｆ以下であれば、第１電源ユニット３だけで負荷に電力を供給できると判断することができる。このときには、第２電源ユニット４を動作させて、その動作にともない損失を発生させてまで電力供給を助力しなくてもよい。

これらの判断は、第２電源ユニット４の判断基準回路７で行われる。判断基準回路７は、スイッチング情報線２１から第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅を取得し、それがＴｏｎ＿ｒｅｆ以下であれば、ＭＯＳＦＥＴＱ２を駆動させる必要がないと判断し、停止させたままとする。

そこから負荷電力が増大した場合、ＭＯＳＦＥＴＱ１のＯＮ時間幅は出力電圧を電圧Ｖｏに保とうとして次第に増大する。そこから、例えば、負荷電力がＰ＿１まで増大した場合、ＭＯＳＦＥＴＱ１のＯＮ時間幅はＴｏｎ＿１となる。第２電源ユニット４はそれをスイッチング情報線２１から検知し、判断基準回路７でＭＯＳＦＥＴＱ１のＯＮ時間幅がＴｏｎ＿ｒｅｆを超えたと判断する。

すると、第２制御回路６は、ＭＯＳＦＥＴＱ２のスイッチング動作を開始する。そして、ＭＯＳＦＥＴＱ２のＯＮ時間幅を短い初期状態から長くしていくことで、第１電源ユニット３が負荷Ｒ１に供給する電力は次第に低下し、過負荷もしくは変換効率の悪い状態での運転するのを防止することができる。この場合、第２電源ユニット４が負担する電力は、Ｐ＿ｒｅｆとＰ＿１の差であり、その電力量は小さい。そのため、第２電源ユニット４のＭＯＳＦＥＴＱ２は、比較的短いＯＮ時間幅で駆動している。

ところで、第２電源ユニット４が駆動して電力供給を行うと、第１電源ユニット３の負担する負荷電力は減少し、第２電源ユニット４の負担する負荷電力が増える。すると、さらに第１電源ユニット３の負担する負荷電力が減少してしまい、２台の電源ユニット３、４がともに変換効率の悪い軽負荷状態で運転することが考えられる。

そこで、第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅を、スイッチング情報線２１を介して第２電源ユニット４の判断基準回路７が監視している。そして、第２制御回路６は、ＭＯＳＦＥＴＱ１ＯＮ時間幅がＴｏｎ＿ｒｅｆに近づくにつれて（すなわち第１電源ユニット３の供給電力がＰ＿ｒｅｆに近づくにつれて）、ＭＯＳＦＥＴＱ２のＯＮ時間幅を短くして、第２電源ユニット４から負荷Ｒ１に供給される電力を減少させる。

これにより、第１電源ユニット３の負荷Ｒ１への供給電力はＰ＿ｒｅｆ近傍に保たれる。その結果、上述したように２台の電源ユニット３、４がともに変換効率の悪い軽負荷で運転せず、第１電源ユニット３が定格もしくは変換効率が最も高い出力であるＰ＿ｒｅｆまでの電力を供給し、不足分を第２電源ユニット４が供給することになる。

なお、第２電源ユニット４の駆動を開始するか否かを判断する基準であるＭＯＳＦＥＴＱ１のＯＮ時間幅Ｔｏｎ_ｒｅｆは、第１電源ユニット３の定格出力（短時間であれば多少の過負荷を認める、もしくは安全性や信頼性の観点から定格よりも若干低減した値）となるＯＮ時間幅を含む、第１電源ユニット３の定格出力よりも低い値であり、変換効率が最も高くなる出力電力を供給可能なＯＮ時間幅近傍であることが好ましい。また、第２電源ユニット４が動作を開始して、その動作にともなう損失分を加味した総合的な変換効率が最も高くなるＯＮ時間幅であってもよい。

また、第１電源ユニット３と第２電源ユニット４のいずれも駆動している状態から負荷が小さくなっていくと、ＭＯＳＦＥＴＱ１のＯＮ時間幅はＴｏｎ＿ｒｅｆに保たれ、ＭＯＳＦＥＴＱ２のＯＮ時間幅は小さくなる。そして、第１電源ユニット３のみで電力供給可能な負荷になると、第２電源ユニット４の駆動は停止し、第１電源ユニット３のＯＮ時間幅はＴｏｎ＿ｒｅｆに保たれずに、負荷に応じてＯＮ時間幅を変化させる。

次に、判断基準回路７の内部構成について図４を参照しつつ説明する。図４に示すように、判断基準回路７は、信号整形回路２２と、積分器２３と、基準電圧発生回路２４と、コンパレータＯＰ３と、を有したアナログ回路である。

信号整形回路２２は、スイッチング情報線２１から取得したＭＯＳＦＥＴＱ１のＯＮ時間幅に関する信号をデジタル的な一定振幅に整形して、積分器２３に出力する。具体的には、信号整形回路２２は、コンパレータやデジタル化素子などで構成され、入力された信号の振幅が小さければ増幅し、大きければツェナーダイオードなどで振幅を制限した後、波形を整形して、立ち上がり・立ち下がりのエッジが明確且つ俊敏な一定振幅のデジタル波形を出力する。これは、信号整形回路２２に入力されるＭＯＳＦＥＴＱ１のＯＮ時間幅に関する信号は、ＭＯＳＦＥＴのゲート構造がコンデンサ状であることや、ミラー容量の充放電によりなまってしまうからである。

積分器２３は、信号整形回路２２から入力されたデジタル信号を積分して出力する。積分器２３の出力電圧は、デジタル信号がＨＩレベルの間、すなわちＴｏｎ時間では、時間比例して直線的に増加したランプ波形となり、ＯＮ時間幅をアナログ的に表現したものとみなすことができる。なお、積分器２３による積分はスイッチングの各周期で行う必要があるため、信号整形回路２２からのデジタル信号の立ち上がり（Ｔｏｎ開始時点）で積分値を一旦リセットする。このリセット信号は、信号整形回路２２から信号線２５を介して積分器２３に入力される。

基準電圧発生回路２４は、例えば、Ｄ／Ａコンバータからなり、第２制御回路６から信号線２６を介して入力されたＴｏｎ＿ｒｅｆに相当するデジタル信号をアナログ信号に変換して出力する。なお、基準電圧発生回路２４は、ツェナーダイオードなどでＴｏｎ＿ｒｅｆに相当するアナログ電圧を発生してもよい。

コンパレータＯＰ３は、非反転入力端子に積分器２３の出力が入力され、反転入力端子に基準電圧発生回路２４の出力が入力され、これらの出力を比較して、ＨＩレベルまたはＬＯＷレベルの信号を第２制御回路６に出力する。例えば、第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅がＴｏｎ＿ｒｅｆより長い場合には、コンパレータＯＰ３の出力はＨＩレベルになる。第２制御回路６は、このＨＩレベルの信号が入力されることで、ＭＯＳＦＥＴＱ２のスイッチング動作を開始させ、電力の供給を開始する。

以上のように、第１実施形態における電源装置１では、ＭＯＳＦＥＴＱ１のＯＮ時間幅がＴｏｎ＿ｒｅｆ以下であるときには、第１電源ユニット３だけで十分電力供給可能であり、第２電源ユニット４を駆動せずに第１電源ユニット３単体で駆動する。そのため、第２電源ユニット４が駆動することによる運転損失をなくし、第２電源ユニット４による電力供給が不要な負荷範囲における電源装置１の変換効率を向上することができる。また、第２電源ユニット４が駆動するか否かを決定する、ＭＯＳＦＥＴＱ１のＯＮ時間幅は電流や電力を検出するときに必要な精度の高い抵抗器やトランスなどがなくても容易に検出することができるため、コストを低減し、且つ、装置を小型化することができる。

さらに、第１電源ユニット３はＯＮ時間幅を保ちながら最も高い変換効率近傍で駆動し、第２電源ユニット４は第１電源ユニット３では供給不足な小電力を補っているだけなので、電源装置１全体として高い変換効率を維持することができる。加えて、第２電源ユニット４が参入するときに着眼しても、第１電源ユニット３は所定のＯＮ時間幅を保つように駆動するため、第１電源ユニット３及び第２電源ユニット４のＯＮ時間幅が大きく変動して、出力電圧が変動したり、応答特性が急減したりするのを抑制することができる。換言すれば、第１電源ユニット３は長めのＯＮ時間に基づき、最も高い変換効率近傍で比較的大電力を供給している一方、第２電源ユニット４はＯＮ時間が比較的短くスイッチング周期が速いため、負荷電力の急変に対しても素早く応じる、いわば出力電圧のレギュレーションの改善・向上を担うことで、双方の利点を活かす協調動作を行っている。このレギュレーションの改善・向上と言う利点は、以降の各実施形態においても共通するものであり、本発明における特徴点である。

また、第２電源ユニット４のＭＯＳＦＥＴＱ２は、第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅に基づいて動作している。そのため、第２電源ユニット４には、出力電圧検出回路１０によって検出された出力電圧が入力される監視線は必要ない。したがって、第２電源ユニット４の回路構成を簡略化し、コストを低減することができる。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、第１実施形態と同様の機能を有する構成要素については説明を省略し、同一番号を付与する。第１実施形態における電源装置１は、第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅を参酌して、第２電源ユニット４のＭＯＳＦＥＴＱ２のＯＮ時間幅を変化させていたが、第２実施形態における電源装置では、第１電源ユニットのＭＯＳＦＥＴのデューティー比一定におけるスイッチング周波数を参酌して、第２電源ユニットのＭＯＳＦＥＴのスイッチング周波数を変化させる。

第２実施形態における電源装置は、自励式のＲＣＣ（Ringing Choke Converter）と呼ばれるフライバック型のコンバータを２台並列に接続したものである。図５に示すように、電源装置３０は、２つの電源ユニット３２、３３が並列に接続された電圧変換回路３１を有しており、２つの共通となった入力端に電力供給源である直流電源Ｖ１が接続され、共通となった出力端に負荷Ｒ１が接続されている。なお、電源ユニット３２を第１電源ユニット３２とし、電源ユニット３３を第２電源ユニット３３とする。

第１電源ユニット３２の内部回路について説明する。なお、第２電源ユニット３３は、第１電源ユニット３２の内部回路とほぼ同様の構成であるため、その説明を省略する。なお、第１電源ユニット３２の後述する第１制御回路３５と第２電源ユニット３３の後述する第２制御回路３６の内部構造は異なるため、その点については後述する。

第１電源ユニット３２は、ＲＣＣコントローラ４０と、スイッチング素子であるＮチャネル型のＭＯＳＦＥＴＱ３と、トランスＴ１と、ダイオードＤ２と、コンデンサＣ２と、フィードバック回路４１と、抵抗器Ｒ３、Ｒ４とを有している。

ＲＣＣコントローラ４０は、第１電源ユニット３２の自励動作の制御を行う。トランスＴ１は、１次巻線４２と２次巻線４３と補助巻線４４とが同じコアに巻回されて磁気的に結合されている。ダイオードＤ２は、２次巻線４３に発生する交流を整流して出力する。コンデンサＣ２は、ダイオードＤ２によって整流された出力を平滑化した直流として負荷Ｒ１に供給する。フィードバック回路４１は、実際に負荷Ｒ１に供給されている出力電圧を検出して、この電圧と出力電圧Ｖｏとの誤差をＲＣＣコントローラ４０に伝達する。つまり、本実施形態におけるフィードバック回路４１は、本発明における出力電圧検出回路を含んでいる。

抵抗器Ｒ３は、起動抵抗であり、直流電源Ｖ１が投入（接続）されると、ＭＯＳＦＥＴＱ３のゲート端子に直流電源Ｖ１から直接電圧が印加され、ＭＯＳＦＥＴＱ３の駆動が開始する。これにより、トランスＴ１の１次巻線４２に電流が流れ、補助巻線４４に誘起電圧が生じ、ＲＣＣコントローラ４０に動作用電源が供給される。ＲＣＣコントローラ４０が駆動すると、ＭＯＳＦＥＴＱ３のゲート端子の電圧制御、すなわちスイッチング動作の制御はＲＣＣコントローラ４０に委ねられる。

抵抗器Ｒ４は、電流検出抵抗であり、ＭＯＳＦＥＴＱ３に流れる電流を電圧に変換する。この電圧は、ＲＣＣコントローラ４０に印加されており、ＭＯＳＦＥＴＱ３に過大な電流が流れた場合（例えば、ＭＯＳＦＥＴＱ３の破壊に繋がるような重大な過負荷状態）には、ＭＯＳＦＥＴＱ３の駆動を停止するための判断材料となる。この抵抗器Ｒ４は、極めて低い抵抗値が用いられ、損失はゼロではないが非常に小さい。なお、この抵抗器Ｒ４は負荷への供給電力の大小の判断に用いられる訳では無く、しかも電源ユニット３２、３３の動作の切替・変更と言う本発明の目的・技術には直接関与しないので、本実施形態を含め、以下抵抗器Ｒ４について特段の言及は行わない。

次に、通常時における第１電源ユニット３２の動作について説明する。
（１）ＭＯＳＦＥＴＱ３がＯＮしているＴｏｎ期間中には、トランスＴ１の１次巻線４２に電流が流れ、その電流は巻線インダクタンスの影響で時間的とともにほぼ直線的に増大する電流となる。そして、トランスＴ１のコア中には、流れた電流による磁気的エネルギーが蓄積される。
（２）このとき、補助巻線４４に誘起される電圧をＲＣＣコントローラ４０は時間的に積分し、その積分結果が所定レベルを超えた場合にＭＯＳＦＥＴＱ３をＯＦＦする。

（３）ＭＯＳＦＥＴＱ３がＯＦＦすると、トランスＴ１の２次巻線４３にはダイオードＤ２を通って電流が流れる。この電流は、（１）で蓄積した磁気的エネルギーがなくなるまで続くが、巻線インダクタンスの影響で直線的に減少する電流となっている。ただし、コンデンサＣ２によりこの電流は平滑化され、ほぼ直流として負荷Ｒ１に供給される。
（４）２次巻線４３の電流がゼロになったことをＲＣＣコントローラ４０は補助巻線４４の誘起電圧がゼロになったことで検知し、ＭＯＳＦＥＴＱ３がＯＦＦしているＴｏｆｆ期間を終了させて再び（１）に戻る。

（５）２次側電圧（あるいは基準値との誤差）の情報はフィードバック回路４１を経由してＲＣＣコントローラ４０に送られる。負荷Ｒ１に供給される電力・電流が大きいと、２次側の電圧低下が大きくなるので、上記（１）から（３）のシーケンスでトランスＴ１の１次巻線４２から２次巻線４３に転送される（コアに蓄積される）エネルギーを大きくするべく、ＲＣＣコントローラ４０は（２）における積分結果を判断する所定レベルを変化させ、Ｔｏｎ時間を長くする。Ｔｏｆｆ時間もこれに比例とはいかないまでも長くなるので、デューティー比一定においてスイッチング周波数は低くなる。２次側負荷電力が小さい時は、Ｔｏｎ時間、Ｔｏｆｆ時間ともに短くなり、スイッチング周波数も高くなる。

（６）ただし、ＭＯＳＦＥＴＱ３の動作が停止すると、出力電力はゼロとなる。この場合、停止した電源ユニットの２次側のダイオード（例えば、第１電源ユニット３２においてはダイオードＤ２）が逆流阻止手段として機能し、他の電源ユニットからの電流の流れ込み（逆流）を防ぐ。

本実施形態において、第１電源ユニット３２は、負荷の要求する最小電力から所定の電力までの供給を担う。第１電源ユニット３２は、ＭＯＳＦＥＴＱ３のゲート端子電圧の大小変化を第１制御回路３５に対して出力し、この出力をスイッチング情報線３８を介して第２電源ユニット３３の第２制御回路３６に出力する。

なお、ＭＯＳＦＥＴＱ３のゲート端子電圧は、スイッチングＯＦＦ時はほぼ０Ｖであり、スイッチングＯＮ時は数Ｖからせいぜい１２Ｖ程度の振幅である。したがって、この第１制御回路３５は、ゲート端子電圧の情報を第２制御回路３６へそのまま出力してもよいし、バッファアンプや減衰器を通してから出力してもよい。

一方、第２電源ユニット３３の第２制御回路３６は、第１制御回路３５からスイッチング情報線３８を介してＭＯＳＦＥＴＱ３のスイッチング周波数に関する情報を得る。第２電源ユニット３３は、第２制御回路３６内に、その情報に基づき、駆動を開始するか否かを判断する判断基準回路３７を有している。また、電源ユニット３３は、ＭＯＳＦＥＴＱ４のスイッチング動作の禁止・許可を制御するトランジスタＱ５を有している。

第２制御回路３６からトランジスタＱ５のゲート端子に入力された電圧が０Ｖ近い（ＬＯＷレベル）ときには、トランジスタＱ５がＯＦＦ状態であるため、ＭＯＳＦＥＴＱ４の動作は、ＲＣＣコントローラ４０の制御に委ねられる。一方、トランジスタＱ５のゲート端子に入力された電圧が数Ｖ以上の電圧（ＨＩレベル）のときには、トランジスタＱ５がＯＮして、ＭＯＳＦＥＴＱ４のゲート端子は接地される。すると、ＲＣＣコントローラ４０からＭＯＳＦＥＴＱ４のゲート端子へスイッチングＯＮのための駆動信号が供給されてもそのスイッチング動作は強制的に禁止され、第２電源ユニット３３は、電力を負荷に供給しない非動作（停止）状態となる。

次に、第１電源ユニット３２におけるトランスＴ１の１次巻線４２及び２次巻線４３に流れる電流について図６を参照しつつ説明する。図６（ａ）は負荷電力が小さい場合の１次巻線４２に流れる電流であり、図６（ｂ）は負荷電力が小さい場合の２次巻線４３に流れる電流であり、図６（ｃ）は負荷電力が大きい場合の１次巻線４２に流れる電流であり、図６（ｄ）は負荷電力が大きい場合の２次巻線４３に流れる電流である。

図６（ａ）に示すように、ＭＯＳＦＥＴＱ３がＯＮしているＴｏｎ期間、１次巻線４２の電流はほぼ直線的に増大してトランスのコアにエネルギーを磁気的に蓄える。一方、図６（ｂ）に示すように、スイッチング素子がＯＦＦしているＴｏｆｆ期間、１次巻線４２には電流は流れず、２次巻線４３にはほぼ直線的に減少する電流が流れる。

そして、Ｔｏｎ期間にコアに蓄積した磁気的エネルギーが、ダイオードＤ２を通って、コンデンサＣ２及び負荷Ｒ１に放出される。磁気的エネルギーを放出し終わると、２次巻線４３の電流はゼロとなる。２次巻線４３の電流がゼロになると、ＲＣＣコントローラ４０は次のＴｏｎ期間を開始するので、１回のスイッチング周期はＴｏｎとＴｏｆｆの和に等しい。第１実施形態ではＤＣＭ、ＢＣＭ、ＣＣＭについて説明したが、本実施形態におけるＲＣＣでは１次及び２次巻線の電流を時間的につなげて考えると、ＢＣＭで動作を行っているとみなせる。

また、図６（ｃ）及び図６（ｄ）に示すように、負荷の消費する電力が大きいときには、コアに大量の磁気的エネルギーを蓄積してまた放出する必要があるので、スイッチング周期は長くなり、スイッチング周波数は低くなる。

次に、負荷電力とスイッチング周波数との関係について図７を参照しつつ説明する。図７に示すように、第１電源ユニット３２から負荷Ｒ１への供給電力が所定値Ｐｎｏｍに達したときのスイッチング周波数をｆｎｏｍとすれば、ＭＯＳＦＥＴＱ３のスイッチング周波数がｆｎｏｍを下回った場合に、第２電源ユニット３３は駆動を開始し、負荷Ｒ１への電力供給の助力を行う。

したがって、判断基準回路３７はスイッチング情報線３８からのＭＯＳＦＥＴＱ３のスイッチング周波数がｆｎｏｍを下回ったことを判断すると、第２制御回路３６はトランジスタＱ５のゲート端子にＬＯＷレベルの信号を出力して、第２電源ユニット３３のＭＯＳＦＥＴＱ４は駆動を開始する。判断基準回路３７の判断基準レベルは任意であるが、第１電源ユニット３２の定格出力電力がＰｎｏｍであったとすると、第１電源ユニット３２の変換効率はその近傍もしくは若干低い辺りで最良となるように設計されるのが一般的であり、判断基準レベルはｆｎｏｍか、それより若干高い値に設定しておくのが好ましい。

そして、第２電源ユニット３３は、第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング周波数がｆｎｏｍに保たれるように、ＭＯＳＦＥＴＱ４のスイッチング周波数を変化させて駆動する。

次に、判断基準回路３７の内部構成について図８を参照しつつ説明する。図８に示すように、判断基準回路３７は、モノマルチバイブレータ５１と、ローパスフィルタ５２と、基準電圧発生回路５３と、コンパレータＯＰ４とを有したアナログ回路である。

モノマルチバイブレータ５１は、スイッチング情報線３８から取得したＭＯＳＦＥＴＱ３のスイッチング周波数に関する信号に応じて、デジタル的な信号の立ち上がりから一定期間、一定振幅のパルス信号を出力する。ローパスフィルタ５２は、抵抗Ｒ６とコンデンサＣ６からなり、モノマルチバイブレータ５１から出力されたパルス信号の時間的な平均値、すなわちＭＯＳＦＥＴＱ３のゲート端子電圧の時間的な変化の回数である、スイッチング周波数に比例した電圧を出力する。

基準電圧発生回路５３は、例えば、Ｄ／Ａコンバータからなり、第２制御回路３６から信号線５４を介して入力されたｆｎｏｍに相当するデジタル信号をアナログ信号に変換して出力する。なお、基準電圧発生回路５３は、ツェナーダイオードなどでｆｎｏｍに相当するアナログ電圧を発生してもよい。

コンパレータＯＰ４は、非反転入力端子にローパスフィルタ５２の出力が入力され、反転入力端子に基準電圧発生回路５３の出力が入力され、これらの出力を比較して、ＨＩレベルまたはＬＯＷレベルの信号を第２制御回路３６に出力する。

例えば、第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング周波数がｆｎｏｍより小さい場合には、コンパレータＯＰ４の出力はＬＯＷレベルになる。第２制御回路３６は、このＬＯＷレベルの信号が入力されることで、第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング動作を開始させ、電力の供給を開始する。

以上のように、第２実施形態における電源装置３０では、ＭＯＳＦＥＴＱ３のスイッチング周波数がｆｎｏｍ以上であると、第１電源ユニット３２だけで十分変換効率よく負荷に対して電力供給することができる。したがって、第２電源ユニット３３が駆動することによる運転損失をなくし、このような第２電源ユニット３３による電力供給が不要な負荷範囲における電源装置３０の変換効率を向上することができる。また、第２電源ユニット３３は、ＭＯＳＦＥＴＱ３のスイッチング周波数に応じて駆動するか否かを決定するが、このスイッチング周波数は電流や電力を検出するときに必要な精度の高い抵抗器やトランスなどがなくても容易に検出することができ、コストを低減し、且つ、装置を小型化することができる。

また、第１電源ユニット３２は第１スイッチング周波数を保ちながら最も高い変換効率近傍で駆動し、第２電源ユニット３３は第１電源ユニットでは供給不足な小電力を補っているだけなので、装置全体として高い変換効率を維持することができる。さらに、第２電源ユニット３３が参入するときにおいても、第１電源ユニット３２は所定のスイッチング周波数を保つように駆動するため、第１電源ユニット３２及び第２電源ユニット３３のスイッチング周波数が大きく変動して、出力電圧が変動したり、応答特性が急減したりするのを抑制することができる。換言すれば第１実施形態で言及したように、第１電源ユニット３２は低めのスイッチング周波数において、最も高い変換効率近傍で比較的大電力を供給している一方、第２電源ユニット４はスイッチング周波数が大きいため、負荷電力の急変に対しても素早く応じる、いわば出力電圧のレギュレーションの改善・向上を担うことで、双方の利点を活かす協調動作を行っている。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。なお、第１実施形態及び第２実施形態と同様の機能を有する構成要素については説明を省略し、同一符号を付与する。第１実施形態における電源装置では、第１電源ユニットのＯＮ時間幅が所定値を超えると、第２電源ユニットが短いＯＮ時間幅から駆動を開始し、第１電源ユニットのＯＮ時間幅が所定値に保たれるように、第２電源ユニットのＯＮ時間幅を少しずつ長くしていた。しかしながら、本実施形態における電源装置では、第１電源ユニットのＯＮ時間幅と所定値との差から第２電源ユニットで負担する電力を推測し、その電力に対応するＯＮ時間幅で第２電源ユニットの駆動を開始するものである。

第３実施形態における電源装置は、第１実施形態における判断基準回路７に替わって、ＯＮ時間決定回路７０（図１０参照）を有している。その他の構成に関しては、第３実施形態における電源装置は、第１実施形態における電源装置と同様である。

本実施形態における電源装置のＯＮ時間決定回路７０は、第１電源ユニット３内のＭＯＳＦＥＴＱ１のＯＮ時間幅に関する情報をスイッチング情報線２１から取得すると、それを所定の基準値と比較する。そして取得したＯＮ時間幅が所定値以下であれば、第２電源ユニット４の第２制御回路６はＭＯＳＦＥＴＱ２のスイッチング動作を行わず停止しており、所定値を超えていればＭＯＳＦＥＴＱ２のスイッチング動作を開始させる。このとき、ＭＯＳＦＥＴＱ２のＯＮ時間幅の初期値をＭＯＳＦＥＴＱ１のＯＮ時間幅と所定の基準値との差で決まる値から算出する。

次に、ＭＯＳＦＥＴＱ２のＯＮ時間幅の駆動開始時における初期値の算出方法について図９を参照しつつ説明する。図９に示すように、スイッチング情報線２１から得られた第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅を、ＯＮ時間決定回路７０は基準値Ｔｏｎ＿ｒｅｆと比較する。このとき、例えば、ＭＯＳＦＥＴＱ１のＯＮ時間幅がＴｏｎ＿１であるとする。すると、両者の差Ｔｏｎ＿ｄｉｆｆが算出され、この値に基づいて第１電源ユニット３がＴｏｎ＿１のＯＮ時間幅で駆動することで供給している負荷電力Ｐ＿ｌｏａｄと、第１電源ユニット３の定格負荷もしくは変換効率が最良となる電力Ｐ＿ｒｅｆとの差Ｐ＿ｄｉｆｆを推定することができる。このＰ＿ｄｉｆｆが第２電源ユニット４から負荷に供給すべき電力となる。

したがって、ＯＮ時間決定回路７０は、原点（出力電力ゼロ）からこの推定結果Ｐ＿ｄｉｆｆに基づいてＭＯＳＦＥＴＱ２の駆動開始時の初期値となるＯＮ時間Ｔｏｎ＿２を算出し、第２電源ユニット４の第２制御回路６は、その初期値でＭＯＳＦＥＴＱ２のスイッチング動作を開始する。その結果、第１電源ユニット３の出力は迅速に所定値Ｐ＿ｒｅｆに復帰し保持された状態で、不足する分の電力を第２電源ユニット４から供給するので、第１電源ユニット３が過負荷状態であればそれは速やかに解消され、変換効率の良い動作点で電力を供給することができる。

ＯＮ時間決定回路７０は、図１０に示すように、第１実施形態における判断基準回路７に設けられたコンパレータＯＰ３が差動アンプＯＰ５に替わり、差動アンプＯＰ５の出力端子に関数ブロック７１が接続されている。差動アンプＯＰ５は、非反転入力端子に積分器２３の出力が入力され、反転入力端子に基準電圧発生回路２４の出力が入力され、これらの出力の差に応じた電圧を関数ブロック７１に出力する。関数ブロック７１は、差動アンプＯＰ５の出力電圧の大きさや符号を元に、第２電源ユニット４のＭＯＳＦＥＴＱ２のＯＮ時間の初期値を推測し、その初期値に応じた電圧を第２制御回路６に出力する。

例えば、第２制御回路６は、関数ブロック７１から出力された電圧がある基準電圧より大きい場合には、その大きさに比例して長くなったＯＮ時間幅で第２電源ユニット４のＭＯＳＦＥＴＱ２のスイッチング動作を開始させ、電力の供給を開始する。また、第２制御回路６は、関数ブロック７１から出力された電圧がある基準電圧より小さい場合には、第２電源ユニット４のＭＯＳＦＥＴＱ２のスイッチング動作を停止させたままにしておく。

これらより、ＯＮ時間決定回路７０は、負荷電力からＯＮ時間幅を推測するため、図１０のグラフに相当するデータを記憶している必要があるが、図１０の横軸及び縦軸の値の組み合わせを数点データテーブルとして記憶して他の値は補間演算するものであっても、簡単な折れ線で近似演算するものであってもよい。

ところで、本実施形態においては、第１電源ユニット３及び第２電源ユニット４が同一定格の場合を説明した。そのため、負荷電力とスイッチング素子のＯＮ時間幅の関係はほぼ同一となるので、ＯＮ時間決定回路７０が記憶するグラフは１本であり、これに基づいて第１電源ユニット３のＭＯＳＦＥＴＱ１のＯＮ時間幅から第２電源ユニット４のＭＯＳＦＥＴＱ２のＯＮ時間幅の初期値を決定していた。しかしながら、仮に、第１電源ユニット３及び第２電源ユニット４の定格が異なっていたとしても、第１電源ユニット３及び第２電源ユニット４のそれぞれに対するデータテーブルあるいは折れ線近似演算を記憶していれば本発明を適用することができる。

以上のように、第３実施形態における電源装置では、第２電源ユニット４のＭＯＳＦＥＴＱ２のＯＮ時間幅の初期値の設定に誤差があったとしても、ゼロもしくはかなり小さいＯＮ時間幅からスイッチングを開始するのに比べ、第２電源ユニット４から負荷Ｒ１への電力供給は速やかである。したがって、第１電源ユニット３の過負荷状態、もしくは最良変換効率の動作点から外れて動作する時間が短くて済む。したがって、第１及び第２実施形態において述べた、第１電源ユニットと第２電源ユニットの協調動作による利点に加え、第１電源ユニットは定格もしくは最良変換効率の動作点で運転を継続した状態をほぼ維持できるので、電源装置全体としての変換効率を高く維持することができる。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。なお、第１実施形態〜第３実施形態と同様の機能を有する構成要素については説明を省略し、同一符号を付与する。第２実施形態における電源装置では、第１電源ユニットのスイッチング周波数が所定値を超えると、第２電源ユニットが高いスイッチング周波数から駆動を開始し、第１電源ユニットのスイッチング周波数が所定値に保たれるように、第２電源ユニットのスイッチング周波数を少しずつ短くしていた。しかしながら、本実施形態における電源装置では、第１電源ユニットのスイッチング周波数と所定値との差から第２電源ユニットで負担する電力を推測し、その電力に対応するスイッチング周波数で第２電源ユニットの駆動を開始するものである。

第４実施形態における電源装置は、第２実施形態における判断基準回路３７に替わって、スイッチング周波数決定回路８０（図１２参照）を有している。その他の構成に関しては、第４実施形態における電源装置は、第２実施形態における電源装置と同様である。

本実施形態における電源装置のスイッチング周波数決定回路８０は、第１電源ユニット３２内のＭＯＳＦＥＴＱ３のスイッチング周波数に関する情報をスイッチング情報線２１から取得すると、それを所定の基準値と比較する。そして取得したスイッチング周波数が所定値以上であれば、第２電源ユニット３３の第２制御回路３６６はＭＯＳＦＥＴＱ４のスイッチング動作を行わず停止しており、所定値を下回っていればＭＯＳＦＥＴＱ４のスイッチング動作を開始させる。このとき、ＭＯＳＦＥＴＱ４のスイッチング周波数の初期値をＭＯＳＦＥＴＱ３のスイッチング周波数と所定の基準値との差で決まる値から算出する。

次に、ＭＯＳＦＥＴＱ４のスイッチング周波数の駆動開始時における初期値の算出方法について図１１を参照しつつ説明する。図１１に示すように、スイッチング情報線３８から得られた第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング周波数を、スイッチング周波数決定回路８０は基準値ｆ＿ｒｅｆと比較する。このとき、例えば、ＭＯＳＦＥＴＱ３のスイッチング周波数がｆ＿１であるとする。すると、両者の差ｆ＿ｄｉｆｆが算出され、この値に基づいて第１電源ユニット３２がｆ＿１のスイッチング周波数で駆動することで供給している負荷電力Ｐ＿ｌｏａｄと、第１電源ユニット３２の定格負荷もしくは変換効率が最良となる電力Ｐ＿ｒｅｆとの差Ｐ＿ｄｉｆｆを推定することができる。このＰ＿ｄｉｆｆが第２電源ユニット３３から負荷に供給すべき電力となる。

したがって、スイッチング周波数決定回路８０は、原点（出力電力ゼロ）からこの推定結果Ｐ＿ｄｉｆｆに基づいてＭＯＳＦＥＴＱ４の駆動開始時の初期値となるスイッチング周波数ｆ＿２を算出し、第２電源ユニット３３の第２制御回路３６は、その初期値でＭＯＳＦＥＴＱ４のスイッチング動作を開始する。その結果、第１電源ユニット３２の出力は迅速に所定値Ｐ＿ｒｅｆに復帰し保持された状態で、不足する分の電力を第２電源ユニット３３から供給するので、第１電源ユニット３２が過負荷状態であればそれは速やかに解消され、変換効率の良い動作点で電力を供給することができる。

スイッチング周波数決定回路８０は、図１２に示すように、第２実施形態における判断基準回路３７に設けられたコンパレータＯＰ４が差動アンプＯＰ６に替わり、差動アンプＯＰ６の出力端子に関数ブロック８１が接続されている。差動アンプＯＰ６は、非反転入力端子にローパスフィルタ５２の出力が入力され、反転入力端子に基準電圧発生回路５３の出力が入力され、これらの出力の差に応じた電圧を関数ブロック８１に出力する。関数ブロック８１は、差動アンプＯＰ６の出力電圧の大きさや符号を元に、第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング周波数の初期値を推測し、その初期値に応じた電圧を第２制御回路３６に出力する。

例えば、第２制御回路３６は、関数ブロック８１から出力された電圧がある基準電圧より大きい場合には、その大きさに比例して低くなったスイッチング周波数で第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング動作を開始させ、電力の供給を開始する。また、第２制御回路３６は、関数ブロック８１から出力された電圧がある基準電圧より小さい場合には、第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング動作を停止させたままにしておく。

これらより、スイッチング周波数決定回路８０は、負荷電力からスイッチング周波数を推測するため、図１１のグラフに相当するデータを記憶している必要があるが、図１１の横軸及び縦軸の値の組み合わせを数点データテーブルとして記憶して他の値は補間演算するものであっても、簡単な折れ線で近似演算するものであってもよい。

ところで、本実施形態においては、第１電源ユニット３２及び第２電源ユニット３３が同一定格の場合を説明した。そのため、負荷電力とスイッチング素子のスイッチング周波数の関係はほぼ同一となるので、スイッチング周波数決定回路８０が記憶するグラフは１本であり、これに基づいて第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング周波数から第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング周波数の初期値を決定していた。しかしながら、仮に、第１電源ユニット３２及び第２電源ユニット３３の定格が異なっていたとしても、第１電源ユニット３２及び第２電源ユニット３３のそれぞれに対するデータテーブルあるいは折れ線近似演算を記憶していれば本発明を適用することができる。

以上のように、第４実施形態における電源装置では、第２電源ユニット３３のＭＯＳＦＥＴＱ４のスイッチング周波数の初期値の設定に誤差があったとしても、初期値がかなり高いスイッチング周波数からスイッチングを開始するのに比べ、第２電源ユニット３３から負荷Ｒ１への電力供給は速やかである。したがって、第１電源ユニット３２の過負荷状態、もしくは最良変換効率の動作点から外れて動作する時間が短くて済む。したがって、この第４実施形態においても第３実施形態と同様、第１及び第２実施形態において述べた、第１電源ユニットと第２電源ユニットの協調動作による利点に加え、第１電源ユニットは定格もしくは最良変換効率の動作点で運転を継続した状態をほぼ維持できるので、電源装置全体としての変換効率を高く維持することができる。

＜第５実施形態＞
次に、第５実施形態について説明する。第５実施形態における電源装置は、第４実施形態における電源装置とほぼ同一の構成であり、同様の機能を有する構成要素については説明を省略し、同一符号を付与する。

第５実施形態における電源装置は、第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング周波数に応じて、第２電源ユニット３３から負荷Ｒ１への電力供給の有無及びその大小を決定するのは、第４実施形態における電源装置と同様であり、第２電源ユニット３３が負担し、負荷Ｒ１に供給する電力が小さい場合には、ＭＯＳＦＥＴＱ４のスイッチング動作を間歇的に行わせる。

ＭＯＳＦＥＴＱ４の間歇動作について説明する。第５実施形態における第２制御回路３６のスイッチング周波数決定回路８０は、第２電源ユニット３３から負荷Ｒ１に供給する電力Ｐ＿ｄｉｆｆがＰ＿ｄｉｆｆより小さなＰ＿ｍｉｎ以下の場合には、ＭＯＳＦＥＴＱ４に間歇的にスイッチング動作を行わせる。これは、スイッチング周波数決定回路８０が、関数ブロック８１に間歇動作と連続動作の境界となるＰ＿ｍｉｎの判断処理を行うことで実現可能である。つまり、間歇動作とは、ＭＯＳＦＥＴＱ４をＰ＿ｍｉｎに対応するｆ＿ｍｉｎよりも大きなスイッチング周波数で駆動した後、ｆ＿ｍｉｎの１周期よりも長い期間停止する動作を繰り返すことである。

一般的に、ＭＯＳＦＥＴがスイッチング動作を行うと、ＯＮ／ＯＦＦのためにエネルギーを要するほか、周辺の回路、例えば、トランスの巻線やダイオードなどでの電圧降下による損失、もしくはトランスのコアの励磁に伴うコア損など、負荷Ｒ１に電力を供給しない無負荷状態であっても発生する固定損が生じる。したがって、第２電源ユニット３３から供給する電力が非常に小さい場合に連続してスイッチング動作させると、この固定損が無視できない大きさであり、電源装置全体としての変換効率を低下させてしまう。

そこで、連続的にスイッチング動作をさせては停止する間歇動作を繰り返すことで、連続的に動作しているときには固定損の割合を供給電力に対して相対的に小さなものとし、停止時には固定損をほぼゼロとすることができるため、時間平均したときに第２電源ユニット３３の固定損を小さくすることができる。

出力電力に応じた間歇動作について図１３を参照しつつ説明する。図１３における横軸は出力電力、縦軸は電力損失である。また、損失のうち、出力電力に依存せず定常的に存在する損失を固定損Ｐｆｉｘ、出力電力に依存する損失を可変損Ｐｖａｒ（ここでは簡便のため負荷電力に比例するものとして表示）としており、両者の和が各出力電力における損失となる。

ＭＯＳＦＥＴＱ４に連続的にスイッチング動作を行わせた場合、図１３（ａ）に示すように、出力電力ゼロにおいても固定損Ｐｆｉｘがスイッチング動作を行う限り発生し、その結果、出力電力が小さいほど全体の損失のうち固定損Ｐｆｉｘの占める割合が大きい。それに対して、出力電力がＰ＿ｍｉｎより小さい場合にＭＯＳＦＥＴＱ４に間歇的に（動作対停止の時間比率は１：１）を行わせた場合、図１３（ｂ）に示すように、動作時に２倍の電力を供給するため可変損Ｐｖａｒは２倍になるが、全体時間の半分は停止しているため、可変損Ｐｖａｒは連続的にスイッチング動作を行わせた場合と変わらない。しかしながら、停止時には固定損Ｐｆｉｘはゼロであるから、固定損Ｐｆｉｘは連続的にスイッチング動作を行わせた場合の半分で済む。その結果、出力電力がＰ＿ｍｉｎより小さくなると、間歇動作を行わせる方が、間歇動作を行わせない場合より全体損失が小さくなる。

したがって、出力電力が小さい軽負荷時に第２電源ユニット３３のスイッチング動作を間歇的に行わせると、第２電源ユニット３３を含む電源装置全体としての損失を削減し、変換効率を高めることができる。

なお、第２電源ユニット３３の供給する電力は、例えば、間歇動作の動作と停止の時間比率を１：１とするならば、動作時には第２電源ユニット３３の供給電力をＰ＿ｄｉｆｆの２倍とし、動作と停止の時間比率を１：３とするならば動作時の供給電力をＰ＿ｄｉｆｆの４倍とすればよい。これは、スイッチング周波数決定回路８０によりＲＣＣコントローラ４０を制御することで実現することができる。

本実施形態のような自励式ＲＣＣは、基本的にＢＣＭ、すなわちＭＯＳＦＥＴＱ４のＯＦＦ期間が終われば、すぐに次のＯＮ期間を開始する構成である。しかしながら、動作と停止の時間比率に応じて第２制御回路３６がＲＣＣコントローラ４０の動作を許可・禁止してもよいし、ＲＣＣコントローラ４０内部に自らの動作の許可・禁止を制御するタイマを有し、そのタイマを第２制御回路３６が設定するなどして、間歇動作を行わせることができる。

なお、スイッチング周波数決定回路８０が判断し決定する、間歇動作の動作と停止の比率は一定であっても、Ｐ＿ｍｉｎより小さくなるに連れて停止時間の比率を大きくしてもよい。また、Ｐ＿ｍｉｎの値の決め方は一意的なものではなく、その値が大きければ、かなりの電力まで第２電源ユニット３３は間歇動作を行うので固定損Ｐｆｉｘの削減効果は大きい一方で、間歇動作に伴うリプルが若干大きくなる。

なお、第２電源ユニット３３が間歇動作を行うのは、負荷Ｒ１への電力供給をほとんど第１電源ユニット３２で行える状態であり、第２電源ユニット３３が供給する不足分の電力は非常に小さい値（例えば、第１電源ユニット３２が供給している電力の数％から２０％程度、大きくても３０%程度）である。また、第２電源ユニット３３の出力のコンデンサや第１電源ユニット３２の出力のコンデンサＣ２）によって平滑化（平均化）もされる。そのため、第２電源ユニット３３が間歇動作を行うことで発生するリプルは非常に小さく問題とはならない。

また、負荷Ｒ１への供給電力がかなり小さく、第１電源ユニット３２単体において駆動している場合においても、その負荷Ｒ１への供給電力が所定値を下回ると、ＭＯＳＦＥＴＱ４のスイッチング動作を第２電源ユニット３３の動作と同様に間歇動作としてもよい。これにより、幅広い負荷電力の範囲で電源装置全体としての変換効率をなお一層高めることができる。なお、かなりの軽負荷状態においては第１電源ユニット３２だけの間歇動作による電力供給であるので、リプル特性の悪化が懸念されるが、実際には負荷電力がかなり小さい場合には第１電源ユニット３２の出力のコンデンサＣ２による電気的エネルギーの平滑化が十分に行われるので、リプルの発生は小さく問題とならない。

＜第６実施形態＞
続いて、本発明の第６実施形態について説明する。第２実施形態における電源装置では、第１電源ユニットのＯＮ時間幅が所定値に保たれるように、第２電源ユニットが駆動していた。しかしながら、後述する種々の条件により、第１電源ユニットのＯＮ時間幅は発振やハンチングを生じることがあるため、第６実施形態における電源装置では、第１電源ユニットに加えて、第２電源ユニットが負荷に電力供給を行う際には、第１電源ユニットの出力が所定の範囲から外れないように第１電源ユニットのＭＯＳＦＥＴのＯＮ時間幅の可変範囲を制限する。まずは、ＯＮ時間幅の下限を設定する場合について説明する。

図１４に示すように、第６実施形態における電源装置９１は、第２制御回路３６から補助電源動作信号線９４を介して第１制御回路３５に第２制御回路３６が動作している旨を伝達する信号が入力され、この入力信号は第１制御回路３５内の電力範囲制限回路９２に入力される。そして、電源装置９１は、第２電源ユニット３３が駆動していることを検出すると、第１制御回路３５から電力範囲設定線９３を介してＲＣＣコントローラ４０に電力範囲の設定を行う信号を伝達し、第１電源ユニット３２が負荷Ｒ１に供給する電力が所定値以下にならないようにする。

スイッチング電源は、出力電力の変動を連続的ではなく、スイッチングサイクル単位でしか出力に反映させることができないとともに、反映された量を検知することはできない。したがって、特に第１電源ユニット３２のスイッチング周波数が低い場合、ＭＯＳＦＥＴＱ３のスイッチング周波数の変化を検知できるまでに時間的な遅延がある。その遅延した信号で第２電源ユニット３３が自らの出力を絞る。すると、第２電源ユニット３３のスイッチング周波数単位で結果が反映される。そして第２電源ユニット３３が自らの出力を絞った結果、第１電源ユニット３２はそこから再度電力供給量を増大させようとする動作に移るが、その動作結果が反映されるにはやはり時間的な遅れがある。このように、時間的な遅れにより、出力電圧・出力電力がフラフラ変動し、発振またはハンチングが生じることがある。

そこで、本実施形態では、第２電源ユニット３３から電力を供給している期間は、第１電源ユニット３２に対して動作の範囲を制限する。具体的には、所定値以下の電力を供給しないように出力電力の下限値を設定する。したがって、第１電源ユニット３２が負荷Ｒ１に供給する電力の最低量は保証されるので、第２電源ユニット３３はその最低保証される電力から負荷Ｒ１が要求する電力との差分だけを供給すればよい。

さらに、第２電源ユニット３３が負荷Ｒ１へ電力を供給している期間は、第２電源ユニット３３は第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング状態（スイッチングＯＮ時間幅やスイッチング周波数）を監視せず、出力電圧を監視して出力電圧を一定にするように駆動する。これにより、第２電源ユニット３３が電力供給を開始したことによる第１電源ユニット３２の動作状態の変化によって、再び第２電源ユニット３３の動作状態が影響を受けるような制御ループの循環を断ち切ることができる。その結果、第１電源ユニット３２及び第２電源ユニット３３の間で負荷Ｒ１への供給電力分担を相互に増減し合う結果生じる、発振またはハンチングを確実に防ぎ、安定した電力分担供給を行う電源装置を構成することができる。

この出力電力の下限値は、例えば、図１１に示すように、第１電源ユニット３２の定格もしくは変換効率が最良となる電力Ｐ＿ｒｅｆを設定すればよい。電力範囲制限回路９２は、電力範囲設定線９３を介してその値を直接ＲＣＣコントローラ４０に設定してもよいし、電力範囲制限回路９２において、このＰ＿ｒｅｆに相当するスイッチング周波数ｆｒｅｆあるいはその逆数であるスイッチング周期に変換して、電力範囲設定線９３を介してその値をＲＣＣコントローラ４０に設定してもよい。出力電力の下限値を設定すると、スイッチング周波数がある値より上がらない（スイッチング周期がある値より短くならない）ということである。

スイッチング周期は、ＭＯＳＦＥＴＱ３のＯＮとＯＦＦの期間の和であるので、ＲＣＣコントローラ４０はＴｏｎとＴｏｆｆの時間幅を観測し、その和が所定値より短ければ、Ｔｏｎを強制的に延長させればよい。なお、ＲＣＣでの電力とスイッチング周波数の関係は良く知られているが、例えば、佐藤守男、「スイッチング電源設計入門」（２００８年７月２５日初版９刷、日刊工業新聞社）の２１ページから２５ページを参照すれば次の式３で表される。

（式３）

なお、Ｖ１：大元の直流電源Ｖｉの電圧、Ｖ２：負荷Ｒ１に出力する電圧、ｎ１：１次巻線４２の巻数、ｎ２：２次巻線４３の巻数、Ｐ１：入力電力（≒出力電力）、Ｌ１：１次巻線のインダクタンス、ｆ：スイッチング周波数である。

式３でのＰ１は入力電力であるが、ＲＣＣでの損失を無視すれば出力電力と大凡近似してもよい。なお、下限値の算出に若干の誤差があっても動作の根本・目的は変わらず、その誤差分を見込んで下限値を補正してやれば十分な値となる。

また、スイッチング周波数の監視及びそれに伴うＴｏｎの決定であるが、図１５に示すように、第１電源ユニット３２のＲＣＣコントローラ４０の中にはＭＯＳＦＥＴＱ３を駆動するゲートドライバブロック１０１が存在する。ゲート駆動信号の立ち上がりエッジがＴｏｎの開始点であるから、その立ち上がりエッジで一定幅と振幅のパルスを発生するモノステーブルマルチバイブレータ１０３をトリガする。その出力を抵抗とコンデンサからなるローパスフィルタ１０４で平均化すると、スイッチング周波数に比例した電圧信号が得られる。

これに対して、第１制御回路３５から電力範囲設定線９３を介してＲＣＣコントローラ４０内部のＤ／Ａコンバータ１０５には出力すべき電力の下限に相当する、スイッチング周波数に相当するデータが設定される。そして、Ｄ／Ａコンバータ１０５により設定された周波数に相当するアナログ電圧に変換された後、差動アンプＯＰ７により、ローパスフィルタ１０４で得られたスイッチング周波数に応じた電圧信号との差が求められる。

差動アンプＯＰ７は両入力が同電圧であった場合、基準電圧Ｖｒｅｆを出力する。また、差動アンプＯＰ７の出力がＶｒｅｆよりプラスであった場合、ＭＯＳＦＥＴＱ３のスイッチング周波数が大きすぎる、すなわち第１電源ユニット３２の出力が設定した下限値を下回っていると判断して、ＲＣＣコントローラ４０はその出力を受けてＴｏｎの時間を延長するべく、その出力の大きさに応じてゲートドライバブロック１０１のＯＮ駆動時間を延長する。差動アンプＯＰ７の出力がＶｒｅｆよりマイナスであればその逆であり、スイッチング周波数が小さすぎ、第１電源ユニット３２からの出力電力が設定した下限値よりも大きく、ＲＣＣコントローラ４０はＴｏｎ時間に対して何の補正処理も行わない。

次に、第６実施形態における電源装置の動作について説明する。まず、負荷がゼロから順次増大してＰ＿ｒｅｆに至るまでは、第１電源ユニット３２だけが電力を負荷Ｒ１に供給する。このとき、第２電源ユニット３３の第２制御回路３６は補助電源動作信号線９４を介して第１電源ユニット３２の第１制御回路３５に対して第２電源ユニット３３が非動作状態にあることを通知する。

すると、第１電源ユニット３２の電力範囲制限回路９２は、出力電力範囲を制限する必要がないと判断し、電力範囲設定線９３を介してＲＣＣコントローラ４０に対して出力電力範囲の制限を解除する。ここで、負荷Ｒ１の消費電力が急増してＰ＿ｌｏａｄに達した場合、ＭＯＳＦＥＴＱ３のスイッチング周波数がｆｒｅｆを下回ってｆ＿１に達したことを第２電源ユニット３３のスイッチング周波数決定回路８０は検知し、第２電源ユニット３３のＭＯＳＦＥＴＱ４は駆動を開始する。

同時に、第２制御回路３６は補助電源動作信号線９４を介して第１制御回路３５に対し、第２電源ユニット３３が動作中であると通達する。この通告を受けて第１電源ユニット３２の電力範囲制限回路９２は、電力範囲設定線９３を介してＲＣＣコントローラ４０に対し、第１電源ユニット３２から供給する出力電力がＰ＿ｒｅｆを下回らないよう動作するべく下限を制限する指示を与える。

これにより、第２電源ユニット３３が動作している期間は、第１電源ユニット３２はＰ＿ｒｅｆだけの電力供給を続ける様に下限の制限を受けているので、その負荷Ｒ１への出力電力はＰ_ｒｅｆで固定される。そのため第２電源ユニット４が負担する電力はＰ＿ｄｉｆｆを超えることはない。

なお、第２電源ユニット３３のスイッチング周波数決定回路８０は、第２電源ユニット３３が動作し負荷Ｒ１に電力を供給している期間は、ＭＯＳＦＥＴＱ３のスイッチング周波数の監視を中止する。これは、第２電源ユニット３３で第１電源ユニット３２のスイッチング周波数を監視し続けていると、以下の様な現象が生じることがあるからである。

第２電源ユニット３３としては、負荷Ｒ１への供給電力が第１電源ユニット３２だけで供給可能なレベルに減少したと誤判断して動作を停止する。すると、負荷Ｒ１への供給電力は不足するので、第１電源ユニット３２はＰ＿ｌｏａｄまで上昇する。それを第１電源ユニット３２のＭＯＳＦＥＴＱ３の動作から検知した第２電源ユニット３３が再度動作を開始する。すると、第２電源ユニット３３の駆動により、第１電源ユニット３２の出力がＰ＿ｒｅｆまで減少する。このように、上述した発振やハンチングとは異なる理由により発振やハンチングが生じることがある。したがって、第２電源ユニット３３が負荷Ｒ１に電力を供給している間は、第２電源ユニット３３はＭＯＳＦＥＴＱ３の動作状態の監視を中止する。これにより、発振やハンチングを防止することができる。

次に、負荷Ｒ１への供給電力が大きい状態（負荷電力値：Ｐ＿ｌｏａｄ）から次第に減少して行く際の動作を説明する。負荷Ｒ１の消費電力が減少すると、その消費電力がＰ＿ｒｅｆよりもまだ大きい範囲では、第１電源ユニット３２はＰ＿ｒｅｆだけの電力を出力し続ける一方、第２電源ユニット３３も電力供給を分担している状態であるので、第２電源ユニット３３が次第にその出力電力を減らす。そして、負荷Ｒ１の電力が減少するにしたがい、第２電源ユニット３３の分担電力はさらに減少し、最後にはゼロとなって動作を停止する。

第２電源ユニット３３の電力分担がゼロになり動作を停止すると、第２電源ユニット３３の第２制御回路３６は、補助電源動作信号線９４を介して第１電源ユニット３２の第１制御回路３５に対して第２電源ユニット３３が非動作状態にあることを通知するとともに、第１電源ユニット３２のＭＯＳＦＥＴＱ３のスイッチング状態の監視を再開する。また、第１電源ユニット３２は、非動作状態の通知を受けて、出力電力の下限の制限を外し、負荷Ｒ１の消費電力の減少に対応してその出力電力を減少させる。

さらに、第１電源ユニット３２の出力電力に下限値に加えて、上限値を設定してもよい。これは、第２電源ユニット３３が運転を開始しても、第１電源ユニット３２から負荷Ｒ１への供給電力の不足分を第２電源ユニット３３が適切に供給できるとは限らないからである。例えば、第２電源ユニット３３の出力インピーダンスが第１電源ユニット３２よりも高い、または電圧変動率が大きい場合、第２電源ユニット３３から負荷Ｒ１に対して電力を供給しようとすると、第２電源ユニット３３の出力電圧は第１電源ユニット３２の出力電圧よりも低下してしまい、電力を負荷Ｒ１に適切に供給することが困難な場合がある。

これでは、負荷Ｒ１への電力供給は、第１電源ユニット３２が単独で行い続けることになり、電力分担がうまく行われない。そこで、第２電源ユニット３３が動作している期間、電力範囲制限回路９２を用いて、第１電源ユニット３２のＲＣＣコントローラ４０に対して出力電力の上限を設定し、それ以上の出力を行わないようにする。例えば、Ｐｍａｘが電力の上限であり、対応するＭＯＳＦＥＴＱ３のスイッチング周波数がｆｐｍａｘである。このように上限を設定すると、例えば、負荷Ｒ１の消費電力がＰ＿ｌｏａｄである場合、第１電源ユニット３２はＰｍａｘまでの電力しか供給しないので、負荷Ｒ１に出力される電圧は低下する。すると、第２電源ユニット３３からも負荷Ｒ１に電力が供給されることとなり、電力の分担が適切に行われることとなる。

なお、上限値Ｐｍａｘは、第１電源ユニット３２の定格出力電力以下に設定するのが望ましい。この場合、電力下限値も同時に設定しようとすると設定値が交錯する可能性もある。そのような場合には、下限値として参照したＰ＿ｒｅｆを第１電源ユニット３２の定格あるいは変換効率最良点となる出力電力より若干低めに設定するとともに、第２電源ユニット３３の動作開始及び停止の判断基準も同じＰ＿ｒｅｆとすればよい。

電力の上限設定を行う際には、図１５に示すような回路構成において、差動アンプＯＰ７の出力がＶｒｅｆよりマイナスであれば、スイッチング周波数が設定した上限値よりも低い、すなわち第１電源ユニット３２が設定した上限値よりも大きな電力を負荷に供給しているということになる。したがって、ＲＣＣコントローラ４０は差動アンプＯＰ７の出力のＶｒｅｆとの差の大きさも勘案しながらゲートドライバブロック１０１に対してＴｏｎ時間の短縮、すなわちスイッチング周波数の上昇、出力電力の制限を図る。

なお、電力の上限と下限双方を設定する場合、図１５に示すような回路構成において、Ｄ／Ａコンバータと差動アンプを上限用、下限用にそれぞれ１つずつ設け、上限値を上回った時にＴｏｎ時間の短縮（スイッチング周波数の上昇）、下限値を下回った時にはＴｏｎ時間の延長（スイッチング周波数の降下）の処理をそれぞれ行えばよい。

これによると、この第６実施形態においては、第５実施形態で述べたような間歇動作を導入することが必要ない。また、本実施形態においては、第１電源ユニット３２及び第２電源ユニット３３は自励式ＲＣＣを例示しているが、例えば第１実施形態で例示した降圧チョッパー型のコンバータであっても、他の形式のものであってもよい。

次に、前記実施形態に種々の変更を加えた変更形態について説明する。但し、前記実施形態と同様の構成を有するものについては、同じ符号を付して適宜その説明を省略する。

上述したいずれの実施形態においても、個々の電源ユニットの構造・形式は降圧チョッパー型のコンバータや自励式ＲＣＣに限らず、例えば、共振ハーフブリッジ型などを含め、負荷へ供給する電力をＭＯＳＦＥＴなどのスイッチング素子のＯＮ時間幅やスイッチング周波数で制御するものであればどのようなものでも適用可能である。

また、第１実施形態における判断基準回路７、第２実施形態における判断基準回路３７、第３実施形態におけるＯＮ時間決定７０及び第４実施形態におけるスイッチング周波数決定回路８０は、アナログ回路で構成されていたが、デジタル回路で構成されてもよい。一例として、第１実施形態における判断基準回路７を例に挙げて説明する。

図１６に示すように、判断基準回路７は、信号整形回路１１１と、計測回路１１２と、クロック生成回路１１３と、判断基準値設定回路１１４と、コンパレータ１１５と、を有したデジタル回路である。

信号整形回路１１１は、スイッチング情報線２１からのＯＮ時間幅に関する信号をデジタル的な一定振幅に整形して、計測回路１１２に出力するものである。計測回路１１２は、信号整形回路１１１からの信号の立ち上がりから立ち下がりまでのエッジ間隔、すなわち第１電源ユニット３２のＭＯＳＦＥＴＱ１のＴｏｎの時間幅を、クロック生成回路１１３が生成するクロックの個数として計測するカウンタである。

判断基準値設定回路１１４は、設定値情報線１１６を介して第２制御回路６から入力された、Ｔｏｎ＿ｒｅｆに相当する計測回路１１２の計測値に相当する値をコンパレータ１１５に出力する。コンパレータ１１５は、デジタル的に構成されており、計測回路１１２の計測結果と判断基準値設定回路１１４の値とを比較して、その結果を第２制御回路６に出力する。

このコンパレータ１１５の出力信号に対する処理は、第１実施形態における電源装置１と同様である。このように、判断基準回路７をデジタル回路として構成することで、第１電源ユニット３２のＭＯＳＦＥＴＱ１のＯＮ時間幅をデジタル値として容易に取得でき、動作の継続・停止などの判断・選択が容易となる。また、このような判断基準回路７であるデジタル回路は、マイクロコンピュータやＤＳＰなどのデジタル回路により構成でき、対象を簡易に制御可能であるとともに、ハードウェアを設ける必要がなく低いコストで実現可能となる。

また、第６実施形態におけるスイッチング周波数の監視及びそれに伴うＴｏｎの決定は、図１５に示すように、ＲＣＣコントローラ４０内のアナログ処理により行われていたが、上述したようなデジタル処理に行われてもよい。

さらに、上述した実施形態では、第１電源ユニット及び第２電源ユニットの２台並列構成を示したが、これを３台以上に拡張しても本発明は適用可能である。具体的には、第２電源ユニットのＭＯＳＦＥＴなどのスイッチング素子のＯＮ時間幅やスイッチング周波数を第３電源ユニットに与え、第３電源ユニットが動作し始めるＴｏｎ＿ｒｅｆの値を、第２電源ユニットの定格若しくは変換効率が最高となる出力電力に相当する、第２電源ユニットのスイッチング素子のＯＮ時間幅やスイッチング周波数に定めればよい。

１、３０電源装置
２、３１電圧変換回路
３、３２第１電源ユニット
４、３３第２電源ユニット
５、３５第１制御回路
６、３６第２制御回路
１０出力電圧検出回路
４０ＲＣＣコントローラ
Ｑ１、Ｑ２、Ｑ３、Ｑ４ＭＯＳＦＥＴ

Claims

並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、
前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えており、
前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第１制御回路を有しており、
前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のスイッチング周波数を取得し、負荷の増加にともない、当該スイッチング周波数が第１スイッチング周波数より小さくなったときに、前記第２スイッチング素子の駆動を開始し、前記第１スイッチング素子を前記第１スイッチング周波数で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第２制御回路を有しており、
前記第１スイッチング周波数は、前記第１電源ユニットが最も高い変換効率近傍で駆動するスイッチング周波数であり、
前記第２制御回路は、前記第１スイッチング素子のスイッチング周波数が前記第１スイッチング周波数より小さくなったときに、前記第１スイッチング周波数から前記第１スイッチング素子のスイッチング周波数を引いた差の大きさに比例して、前記第２スイッチング素子のスイッチング周波数の初期値を大きくし、そのスイッチング周波数において前記第２電源ユニットの駆動を開始することを特徴とする電源装置。
並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、
前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えており、
前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第１制御回路を有しており、
前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のスイッチング周波数を取得し、負荷の増加にともない、当該スイッチング周波数が第１スイッチング周波数より小さくなったときに、前記第２スイッチング素子の駆動を開始し、前記第１スイッチング素子を前記第１スイッチング周波数で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のデューティー比におけるスイッチング周波数を負荷の変動に応じて変化させる第２制御回路を有しており、
前記第１スイッチング周波数は、前記第１電源ユニットが最も高い変換効率近傍で駆動するスイッチング周波数であり、
前記第２制御回路は、前記第２スイッチング素子が駆動して負荷に供給する電流が第２スイッチング周波数に対応する電流値より小さい場合には、前記第２スイッチング素子を前記第２スイッチング周波数よりも大きなスイッチング周波数で駆動した後、当該スイッチング周波数の１周期よりも長い期間停止する動作を繰り返すよう制御することを特徴とする電源装置。
前記第２制御回路は、前記第１制御回路から取得した第１スイッチング素子のスイッチング周波数を参酌して、前記第２スイッチング素子のスイッチング周波数を変化させることを特徴とする請求項１又は２に記載の電源装置。
並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、
前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えており、
前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１電源ユニットの第１スイッチング素子の所定のスイッチング周波数におけるＯＮ時間幅を負荷の変動に応じて変化させる第１制御回路を有しており、
前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のＯＮ時間幅を取得し、負荷の増加にともない、当該ＯＮ時間幅が第１のＯＮ時間幅より大きくなったときに、前記第２電源ユニットの駆動を開始し、前記第１スイッチング素子を前記第１のＯＮ時間幅で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のスイッチング周波数でのＯＮ時間幅を負荷の変動に応じて変化させる第２制御回路を有しており、
前記第１のＯＮ時間幅は、前記第１電源ユニットが最も高い変換効率近傍で駆動するＯＮ時間幅であり、
前記第２制御回路は、前記第１スイッチング素子のＯＮ時間幅が前記第１のＯＮ時間幅より大きくなったときに、前記第１スイッチング素子のＯＮ時間幅から前記第１のＯＮ時間幅を引いた差の大きさに比例して、前記第２スイッチング素子のＯＮ時間幅の初期値を大きくし、そのＯＮ時間幅において前記第２電源ユニットの駆動を開始することを特徴とする電源装置。
並列に接続された、第１スイッチング素子を含む第１電源ユニット、及び、第２スイッチング素子を含む第２電源ユニットを有し、入力電圧を所定の電圧値の出力電圧に変換する電圧変換回路と、
前記電圧変換回路から出力された出力電圧を検出する出力電圧検出回路と、を備えており、
前記第１電源ユニットは、前記出力電圧検出回路によって検出された出力電圧が所定の電圧値になるように、前記第１電源ユニットの第１スイッチング素子の所定のスイッチング周波数におけるＯＮ時間幅を負荷の変動に応じて変化させる第１制御回路を有しており、
前記第２電源ユニットは、前記第１制御回路から前記第１スイッチング素子のＯＮ時間幅を取得し、負荷の増加にともない、当該ＯＮ時間幅が第１のＯＮ時間幅より大きくなったときに、前記第２電源ユニットの駆動を開始し、前記第１スイッチング素子を前記第１のＯＮ時間幅で駆動したときに負荷に供給される電流では不足する電流を負荷に供給するように、第２スイッチング素子の所定のスイッチング周波数でのＯＮ時間幅を負荷の変動に応じて変化させる第２制御回路を有しており、
前記第１のＯＮ時間幅は、前記第１電源ユニットが最も高い変換効率近傍で駆動するＯＮ時間幅であり、
前記第２制御回路は、前記第２スイッチング素子が駆動して負荷に供給する電流が第２のＯＮ時間幅に対応する電流値より小さい場合には、前記第２スイッチング素子を前記第２のＯＮ時間幅よりも大きなＯＮ時間幅で駆動した後、当該スイッチング周波数の１周期よりも長い期間停止する動作を繰り返すよう制御することを特徴とする電源装置。