JP5489609B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5489609B2 JP5489609B2 JP2009213553A JP2009213553A JP5489609B2 JP 5489609 B2 JP5489609 B2 JP 5489609B2 JP 2009213553 A JP2009213553 A JP 2009213553A JP 2009213553 A JP2009213553 A JP 2009213553A JP 5489609 B2 JP5489609 B2 JP 5489609B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- convex pattern
- semiconductor device
- convex
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005498 polishing Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 27
- 239000010410 layer Substances 0.000 description 19
- 239000002002 slurry Substances 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、半導体装置の製造方法に関する。
半導体装置のウェーハプロセスにおいては、ＣＭＰ（Chemical Mechanical Polishing）による研磨手段が使用される。ＣＭＰは、被研磨面を研磨具に押し付けて、各種化学成分および硬質微粒子を含んだスラリーを被研磨面と研磨具との間隙に流入しながら、被研磨面を研磨する手段である。このような手段は、素子分離層、層間絶縁膜の平坦化処理に用いられる。
ところで、近年、半導体装置の高密度化、小面積化は、益々進行している。このため、半導体基板上の配線パターンは、複雑になっている。このような状況の中、単純なＣＭＰ処理では、被研磨面の平坦性が確保できない。
ところで、近年、半導体装置の高密度化、小面積化は、益々進行している。このため、半導体基板上の配線パターンは、複雑になっている。このような状況の中、単純なＣＭＰ処理では、被研磨面の平坦性が確保できない。
これに対し、最近では、ダミーパターンを半導体基板上に配置して、研磨前の被研磨面の凹凸段差を調整する方法や（例えば、特許文献１参照）、配線パターン上に位置する被研磨面に、湿式エッチングを施して、研磨前の被研磨面の凹凸段差を調整する方法が開示されている（例えば、特許文献２参照）。
しかしながら、ダミーパターンを形成すると、設計上の制約が増えてしまう。また、湿式エッチングを施した結果、研磨前の被研磨面がなだらかで凹凸段差が小さいと、かえってスラリーが被研磨面と研磨具との間隙に行き渡らず、被研磨面の充分な平坦性が得られない場合がある。
本発明の目的は、半導体装置における被研磨面の平坦性をさらに向上させることにある。
本発明の一態様によれば、平面部分から突き出た第１の凸状パターンが形成された下地の上に埋め込み層を形成して前記凸状パターンを埋め込む工程と、前記第１の凸状パターンの断面に、前記第１の凸状パターンの高さと同じ高さを有し、かつ前記第１の凸状パターンの上面と同じ幅を有する矩形状の第２の凸状パターンの断面を重ねた場合に、前記第２の凸状パターンの側面と前記平面部分とが交差する点から前記第１の凸状パターンの裾部と前記平面部分とが交差する点までの距離を前記第１の凸状パターンの高さによって除算した割合を異方度とした場合、前記異方度が閾値よりも大きい場合には、前記第１の凸状パターンの上の前記埋め込み層に異方性エッチングを施して、前記第１の凸状パターンの上の前記埋め込み層に凹部を形成する工程と、前記埋め込み層の表面を化学機械研磨により研磨する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体装置における被研磨面の平坦性がさらに向上する。
以下、図面を参照しつつ、本発明の実施の形態について説明する。
図１〜図４は、本実施の形態に係る半導体装置の製造工程を説明する図である。
図１（ａ）には、半導体基板の上面模式図が示され、図１（ｂ）には、図１（ａ）のＸ−Ｙ断面が示されている。
図１（ａ）には、半導体基板の上面模式図が示され、図１（ｂ）には、図１（ａ）のＸ−Ｙ断面が示されている。
まず、図１に示すように、基板（下地）１０上には、配線パターン（凸状パターン）２０が選択的に設けられている。基板１０は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）等で構成された半導体基板、あるいは、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２Ｏ３）等で構成された絶縁層などが該当する。配線パターン２０は、例えば、ゲート電極（ポリシリコン層）、ゲート配線等が該当する。配線パターン２０は、基板１０上に設けた引き回し配線であってもよい。これらの配線パターン２０の断面は、基板１０に対し、凸状になっている。配線パターン２０の厚みは、例えば、２１０ｎｍである。
続いて、Ｘ−Ｙに沿った断面模式図を参照しながら、本実施の形態に係る半導体装置の製造方法を説明する。
図２（ａ）に示すように、配線パターン２０が選択的に設けられた基板１０上に、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２Ｏ３）等の絶縁膜（埋め込み層）３０を形成する。絶縁膜３０は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成することができる。例えば、絶縁膜３０が酸化ケイ素である場合は、ＴＥＯＳ（テトラエトキシシラン）を主原料としたＣＶＤにより、絶縁膜３０を形成することができる。絶縁膜３０は、ノンドープの酸化ケイ素膜（ＮＳＧ膜）でもよい。あるいは、絶縁膜３０は、スパッタリング法により形成してもよい。このような絶縁膜３０は、例えば、基板１０上に設けられる層間絶縁膜、素子分離層、あるいは半導体メモリの誘電体として用いられる。絶縁膜３０の誘電率は、ｈｉｇｈ−ｋ（高誘電率）であってもよく、ｌｏｗ−ｋ（低誘電率）であってもよい。絶縁膜３０の厚みは、例えば、５００ｎｍ以上である。
図２（ａ）に示すように、配線パターン２０が選択的に設けられた基板１０上に、例えば、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、アルミナ（Ａｌ２Ｏ３）等の絶縁膜（埋め込み層）３０を形成する。絶縁膜３０は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成することができる。例えば、絶縁膜３０が酸化ケイ素である場合は、ＴＥＯＳ（テトラエトキシシラン）を主原料としたＣＶＤにより、絶縁膜３０を形成することができる。絶縁膜３０は、ノンドープの酸化ケイ素膜（ＮＳＧ膜）でもよい。あるいは、絶縁膜３０は、スパッタリング法により形成してもよい。このような絶縁膜３０は、例えば、基板１０上に設けられる層間絶縁膜、素子分離層、あるいは半導体メモリの誘電体として用いられる。絶縁膜３０の誘電率は、ｈｉｇｈ−ｋ（高誘電率）であってもよく、ｌｏｗ−ｋ（低誘電率）であってもよい。絶縁膜３０の厚みは、例えば、５００ｎｍ以上である。
このような絶縁膜３０を配線パターン２０が設けられた基板１０上に設けると、配線パターン２０が位置する部分では凸状部分３２が形成し、配線パターン２０間には凹状部分３３が形成する。凸状部分３２および凹状部分３３以外の部分には平面部分３４が形成する。これにより、絶縁膜３０の表面は、凹凸形状になる。
まず、図２（ａ）に示す状態から、塗布法により、レジスト層４０を絶縁膜３０上に形成する。この状態を、図２（ｂ）に示す。
次に、光リソグラフィ技術により、レジスト層４０のパターニングを行う。この状態を、図３（ａ）に示す。
図示するように、配線パターン２０上のレジスト層４０に開口４１が形成される。開口４１の幅は、配線パターン２０の幅（配線パターン２０を短手方向に切断した場合、基板１０の主面に対して略平行な方向の幅）に対応している。なお、レジスト層４０をパターニングする際に用いるマスク部材については、レジストパターンと、配線パターンとが同じである場合には、配線パターン加工で使用したマスク部材を用いてもよい。
次に、光リソグラフィ技術により、レジスト層４０のパターニングを行う。この状態を、図３（ａ）に示す。
図示するように、配線パターン２０上のレジスト層４０に開口４１が形成される。開口４１の幅は、配線パターン２０の幅（配線パターン２０を短手方向に切断した場合、基板１０の主面に対して略平行な方向の幅）に対応している。なお、レジスト層４０をパターニングする際に用いるマスク部材については、レジストパターンと、配線パターンとが同じである場合には、配線パターン加工で使用したマスク部材を用いてもよい。
次に、ＣｘＦｙガス等を用いて、ＲＩＥ（Reactive Ion Etching）により絶縁膜３０にレジスト層４０のパターンを反映する。この状態を、図３（ｂ）に示す。図示するように、配線パターン２０上の絶縁膜３０に凹部３１を形成する。ここで、ＲＩＥは異方性エッチングであるために、絶縁膜３０に形成した凹部３１の断面（基板１０の主面に対して略垂直に切断した場合の断面）の形状は、矩形状になる。すなわち、凹部３１は、底面３１ｂと、底面３１ｂに対して略垂直に立設された側面３１ｗと、を有する。これにより、凹凸段差の大きい絶縁膜３０が基板１０上に形成する。ＲＩＥ後、レジスト層４０を除去する。
なお、凹部３１の形成を湿式エッチングに委ねると、その手法が等方的であるために、充分な凹凸段差が得られない。例えば、側面３１ｗは底面３１ｂに対して略垂直に立設することはなく、波線Ｃで示されるような滑らかな表面を形成してしまう。
また、凹部３１内の配線パターン２０上の基板１０表面からの絶縁膜３０の高さは、配線パターン２０が配置されていない基板１０上における基板１０表面からの絶縁膜３０の高さと略同じになるように、凹部３１を形成する。具体的には、ＣＭＰ処理前に、配線パターン２０上の基板１０表面からの絶縁膜３０の高さｄ１と、配線パターン２０が配置されていない基板１０上の絶縁膜３０の厚さｄ２とが略同じになるように、凹部３１を形成することが好ましい。これにより、ＣＭＰ研磨後の研磨面において良好な平坦面が形成する（後述）。底面３１ｂにおける絶縁膜３０の厚みは、５０ｎｍ以上形成する。これは、後述するＣＭＰ処理で、凹部３１の底から基板１０の表面が剥きだしになることを避けるためである。
次に、図４（ａ）に示すように、スラリー５０を研磨具５１と絶縁膜３０との間隙に流入しながら、研磨具５１を絶縁膜３０の表面に押し当てて、絶縁膜３０の表面をＣＭＰ処理する。研磨具５１は、研磨布あるいは研磨パッドが該当する。スラリー５０としては、例えば、水酸化カリウム（ＫＯＨ）溶液、水酸化アンモニウム（ＮＨ４ＯＨ）溶液、あるいは水系分散溶液等に、酸化ケイ素（ＳｉＯ２）、セリア（ＣｅＯ２）等の硬質微粒子を分散させたものなどが用いられる。このようなスラリー５０は、絶縁膜３０の表面が凹凸段差を形成しているために、研磨具５１と絶縁膜３０との間隙に満遍なく流入する。例えば、図示するように、スラリー５０は、絶縁膜３０の平面部分３４のほか、凹部３１内にも回り込む。
このような状態では、ＣＭＰ研磨中に、研磨具５１と絶縁膜３０との間隙に満遍なくスラリー５０が存在するので、図４（ｂ）に示すように、表面が平坦な絶縁膜３０が形成する。例えば、凹部３１を形成しない場合、絶縁膜３０の平面部分３４が特異的にＣＭＰにより研磨される所謂ディッシングが発生する場合があるが、本実施の形態ではそのような現象は抑制される。
なお、凹部３１については、その側面が基板１０の主面に対し、より垂直に近い形状の方が絶縁膜３０表面の凹凸段差が大きくなる。凹凸段差が大きくなるほど、スラリー５０の回り込みが向上する。従って、ＲＩＥ加工では、凹部３１の側面を基板１０の主面に対し、なるべく垂直になるように形成する方が好ましい。さらに、凹部３１の幅（基板１０の主面に対して略垂直に切断した場合の断面の幅）については、配線パターン２０の幅以上に形成することが好ましい。これは、凹部３１の幅が配線パターン２０の幅以上に形成されると、平面状態に近い凸状部分３２の頂面が除去されて、ＲＩＥ後の絶縁膜３０表面の凹凸段差がより大きくなるからである。
このように本実施の形態では、ＣＭＰ研磨後の絶縁膜３０の平坦性が向上する。また、特定の部分だけが凹状に研磨されるディッシング現象も起きにくい。これにより、高い製造歩留まりをもって、高品質および低コストで半導体装置を製造することができる。
また、本実施の形態では、ダミー配線パターンを基板１０上に形成する必要がない。従って、半導体装置の設計自由度が向上する。また、ダミー配線パターンを基板１０上に配置すると、半導体装置内に電気的な浮遊状態が発生する場合があるが、本実施の形態では、このような電気的な浮遊状態については抑制される。
次に、被研磨体の形状が与える影響について説明する。ここでは、絶縁膜３０の異方度（アンイソトロピー）という指標を導入する。
例えば、図５には、３種類の絶縁膜３０ａ、３０ｂ、３０ｃの断面が重ねて表示されている。絶縁膜３０ａ、３０ｂ、３０ｃは、何れも平面部分３４から突き出た凸部３０ｔを有している。凸部３０ｔの平面部分３４からの高さは、高さＡである。
例えば、図５には、３種類の絶縁膜３０ａ、３０ｂ、３０ｃの断面が重ねて表示されている。絶縁膜３０ａ、３０ｂ、３０ｃは、何れも平面部分３４から突き出た凸部３０ｔを有している。凸部３０ｔの平面部分３４からの高さは、高さＡである。
まず、絶縁膜３０ａについては、その断面が矩形状になっている。すなわち、絶縁膜３０ａの凸部３０ｔの側面は、平面部分３４に対し垂直に配向している。なお、この場合の凸部３０ｔの側面と平面部分３４とが交差する点をＰとする。
絶縁膜３０ｂについては、その断面が矩形状ではなく、絶縁膜３０ａよりも裾が拡がっている。具体的には、絶縁膜３０ｂは、点Ｐから距離Ｂ１のところまで裾が拡がっている。この距離Ｂ１は、例えば、高さＡのおよそ半分である。
絶縁膜３０ｃについては、絶縁膜３０ｂよりもさらに裾が拡がっている。具体的には、絶縁膜３０ｃは、点Ｐから距離Ｂ２（＞距離Ｂ１）のところまで裾が拡がっている。この距離Ｂ２は、例えば、高さＡ程度になっている。
さらに、裾が拡がると、点Ｐからの距離Ｂは、距離Ｂ１、Ｂ２よりもさらに大きくなる。
絶縁膜３０ｂについては、その断面が矩形状ではなく、絶縁膜３０ａよりも裾が拡がっている。具体的には、絶縁膜３０ｂは、点Ｐから距離Ｂ１のところまで裾が拡がっている。この距離Ｂ１は、例えば、高さＡのおよそ半分である。
絶縁膜３０ｃについては、絶縁膜３０ｂよりもさらに裾が拡がっている。具体的には、絶縁膜３０ｃは、点Ｐから距離Ｂ２（＞距離Ｂ１）のところまで裾が拡がっている。この距離Ｂ２は、例えば、高さＡ程度になっている。
さらに、裾が拡がると、点Ｐからの距離Ｂは、距離Ｂ１、Ｂ２よりもさらに大きくなる。
これらの距離Ｂ１、Ｂ２、・・・を、変数Ｂとしてまとめ、「Ｂ／Ａ×１００（％）」を絶縁膜３０の異方度とする。
例えば、絶縁膜３０ａの異方度は０％となる。絶縁膜３０ｂの異方度は５０％となる。絶縁膜３０ｃの異方度は１００％となる。例えば、図２（ａ）には、異方度が５０％より大きい絶縁膜３０が表示されている。
例えば、絶縁膜３０ａの異方度は０％となる。絶縁膜３０ｂの異方度は５０％となる。絶縁膜３０ｃの異方度は１００％となる。例えば、図２（ａ）には、異方度が５０％より大きい絶縁膜３０が表示されている。
基板１０上に形成した絶縁膜３０においては、その異方度が大きい場合に、化学機械研磨（ＣＭＰ）前に凹部３１を形成することが好ましい。その理由は、異方度が大きくなるほど、絶縁膜３０の表面がなだらかで凹凸段差が小さくなり、この状態のまま化学機械研磨を施しても、絶縁膜３０の被研磨面は充分に平坦にならないからである。
研磨前の絶縁膜３０の表面がなだらかで、その凹凸段差が小さいと、ＣＭＰ処理で用いられるスラリーが絶縁膜３０の表面とＣＭＰ研磨具との間隙に充分に行き渡らないと考えられる。それゆえ、絶縁膜３０の異方度がある閾値（例えば、５０％）以上の場合に、上述した前加工（異方性エッチング）を絶縁膜３０に施す。
これに対し、異方度が閾値より小さい絶縁膜３０については、平面部分３４からの凸部３０ｔ側面の立ち上がりが急峻であり、予め平面部分３４と、凸部３０ｔとにより、凹凸段差の大きい表面が形成されている。
このような絶縁膜３０に対しては、ＲＩＥ加工を経ずに、そのまま絶縁膜３０にＣＭＰ処理を施してもよい。この場合、絶縁膜３０に凹部３１を形成する工程が略されるので、より低コストで半導体装置を製造できる。なお、異方度が小さい絶縁膜３０は、成膜条件（例えば、雰囲気圧低減）を調整することにより容易に形成できる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。例えば、本実施の形態の半導体装置の製造方法は、ＣＭＯＳ形成にも適用可能である。また、上述した凸状パターンは、配線パターン２０を例に説明したが、凸状パターンとしては、凸状の半導体層でもよく、凸状の絶縁層でもよい。埋め込み層については、上述した絶縁膜３０のほか、金属膜や半導体膜でもよい。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０ 基板
２０ 配線パターン
３０、３０ａ、３０ｂ、３０ｃ 絶縁膜
３０ｔ 凸部
３１ 凹部
３１ｂ 底面
３１ｗ 側面
３２ 凸状部分
３３ 凹状部分
３４ 平面部分
４０ レジスト層
４１ 開口
５０ スラリー
５１ 研磨具
Ａ 高さ
Ｃ 波線
ｄ１ 高さ
ｄ２ 厚さ
２０ 配線パターン
３０、３０ａ、３０ｂ、３０ｃ 絶縁膜
３０ｔ 凸部
３１ 凹部
３１ｂ 底面
３１ｗ 側面
３２ 凸状部分
３３ 凹状部分
３４ 平面部分
４０ レジスト層
４１ 開口
５０ スラリー
５１ 研磨具
Ａ 高さ
Ｃ 波線
ｄ１ 高さ
ｄ２ 厚さ
Claims (3)
- 平面部分から突き出た第１の凸状パターンが形成された下地の上に埋め込み層を形成して前記凸状パターンを埋め込む工程と、
前記第１の凸状パターンの断面に、前記第１の凸状パターンの高さと同じ高さを有し、かつ前記第１の凸状パターンの上面と同じ幅を有する矩形状の第２の凸状パターンの断面を重ねた場合に、前記第２の凸状パターンの側面と前記平面部分とが交差する点から前記第１の凸状パターンの裾部と前記平面部分とが交差する点までの距離を前記第１の凸状パターンの高さによって除算した割合を異方度とした場合、前記異方度が閾値よりも大きい場合には、前記第１の凸状パターンの上の前記埋め込み層に異方性エッチングを施して、前記第１の凸状パターンの上の前記埋め込み層に凹部を形成する工程と、
前記埋め込み層の表面を化学機械研磨により研磨する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記異方性エッチングにおいて、前記凹部における前記埋め込み層の前記下地表面からの高さは、前記第１の凸状パターンが形成されていない部分における前記埋め込み層の前記下地表面からの高さと略同じになるように、前記凹部を形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記凹部の前記下地表面に対して平行な方向の幅は、前記第１の凸状パターンの幅以上に形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009213553A JP5489609B2 (ja) | 2009-09-15 | 2009-09-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009213553A JP5489609B2 (ja) | 2009-09-15 | 2009-09-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011066082A JP2011066082A (ja) | 2011-03-31 |
| JP5489609B2 true JP5489609B2 (ja) | 2014-05-14 |
Family
ID=43952060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009213553A Expired - Fee Related JP5489609B2 (ja) | 2009-09-15 | 2009-09-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5489609B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0974136A (ja) * | 1995-09-07 | 1997-03-18 | Nec Corp | 半導体装置の製造方法 |
| JPH10116972A (ja) * | 1996-10-09 | 1998-05-06 | Nec Corp | 半導体装置の製造方法 |
-
2009
- 2009-09-15 JP JP2009213553A patent/JP5489609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011066082A (ja) | 2011-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100383504B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20070087565A1 (en) | Methods of forming isolation regions and structures thereof | |
| CN101425477A (zh) | 浅沟槽隔离结构的形成方法及半导体结构的研磨方法 | |
| JP5069109B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008226935A (ja) | 半導体装置の製造方法 | |
| US20050170661A1 (en) | Method of forming a trench structure | |
| JP5489609B2 (ja) | 半導体装置の製造方法 | |
| TWI775763B (zh) | 用於製作半導體結構之方法 | |
| JP2005209799A (ja) | 電子装置の設計方法および製造方法、電子装置 | |
| KR100832106B1 (ko) | 반도체 소자의 제조방법 | |
| JP2000036533A (ja) | 半導体装置の製造方法 | |
| US6551922B1 (en) | Method for making a semiconductor device by variable chemical mechanical polish downforce | |
| US6833622B1 (en) | Semiconductor topography having an inactive region formed from a dummy structure pattern | |
| TW412838B (en) | Method of forming shallow trench isolation | |
| TWI527094B (zh) | 形成積體電路中鰭狀結構的方法 | |
| US9735015B1 (en) | Fabricating method of semiconductor structure | |
| US9012982B2 (en) | Recessed transistor and method of manufacturing the same | |
| TWI686857B (zh) | 化學機械研磨製程 | |
| KR19990004561A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| JP4786697B2 (ja) | 半導体装置 | |
| KR20090051894A (ko) | 반도체 소자의 제조 방법 | |
| KR100734653B1 (ko) | 산화막 ｃｍｐ 방법 | |
| JP2006190750A (ja) | 半導体装置の製造方法 | |
| CN118213270A (zh) | 图形半导体衬底的平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5489609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |