JP5485099B2 - Circuit board inspection apparatus and circuit board inspection method - Google Patents

Circuit board inspection apparatus and circuit board inspection method Download PDF

Info

Publication number
JP5485099B2
JP5485099B2 JP2010225523A JP2010225523A JP5485099B2 JP 5485099 B2 JP5485099 B2 JP 5485099B2 JP 2010225523 A JP2010225523 A JP 2010225523A JP 2010225523 A JP2010225523 A JP 2010225523A JP 5485099 B2 JP5485099 B2 JP 5485099B2
Authority
JP
Japan
Prior art keywords
inspection
circuit board
condition
inspection condition
pass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010225523A
Other languages
Japanese (ja)
Other versions
JP2012078276A (en
Inventor
浩 山嵜
利彦 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2010225523A priority Critical patent/JP5485099B2/en
Publication of JP2012078276A publication Critical patent/JP2012078276A/en
Application granted granted Critical
Publication of JP5485099B2 publication Critical patent/JP5485099B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板の導体パターンに対して検査用信号を供給したときの物理量に基づいて回路基板の良否を予め決められた検査条件で検査する回路基板検査装置および回路基板検査方法に関するものである。   The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for inspecting the quality of a circuit board under predetermined inspection conditions based on a physical quantity when an inspection signal is supplied to a conductor pattern of the circuit board. is there.

この種の回路基板検査装置として、特開2003−172757号公報に開示された絶縁検査装置が知られている。この絶縁検査装置は、可変電圧源、電圧計、制御部およびスパーク検出回路などを備えて構成され、回路基板における配線パターン間の絶縁状態の良否を判定し、絶縁状態が不良な配線パターンが存在するときにはその回路基板が不良であると判定する。また、この絶縁検査装置は、絶縁検査中に配線パターン間で発生するスパークをスパーク検出回路が検出し、スパークを検出したときにも、その回路基板が不良であると判定する。具体的には、可変電圧源から出力される直流電圧の印加によってスパークが発生すると、可変電圧源の出力電圧が急変動(急低下)し、スパーク検出回路が、この出力電圧の変動を検出してスパーク発生信号を出力する。また、制御部が、スパーク検出回路からスパーク発生信号が出力されたときに、回路基板が不良であると判定する。   As this type of circuit board inspection apparatus, an insulation inspection apparatus disclosed in Japanese Patent Application Laid-Open No. 2003-172757 is known. This insulation inspection device is composed of a variable voltage source, a voltmeter, a control unit, a spark detection circuit, etc., and determines whether the insulation state between the wiring patterns on the circuit board is good or not, and there is a wiring pattern with a poor insulation state. When it is determined that the circuit board is defective. In addition, the insulation inspection apparatus detects a spark generated between the wiring patterns during the insulation inspection, and determines that the circuit board is defective even when the spark detection circuit detects the spark. Specifically, when a spark occurs due to the application of a DC voltage output from a variable voltage source, the output voltage of the variable voltage source suddenly fluctuates (rapidly decreases), and the spark detection circuit detects this output voltage fluctuation. Output a spark generation signal. Further, the control unit determines that the circuit board is defective when a spark generation signal is output from the spark detection circuit.

特開2003−172757号公報(第4−5頁、第1図)JP 2003-172757 A (page 4-5, FIG. 1)

ところが、上記の回路基板検査装置には、以下の問題点がある。すなわち、この回路基板検査装置では、複数の回路基板の良否を判定する際に、予め決められたレベルの直流電圧を予め決められた時間だけ検査対象の配線パターンに印加して、絶縁状態やスパークの発生の有無を判定する処理を全ての回路基板に対して実行している。つまり、予め決められた1つの検査条件で全ての回路基板に対する良否判定を行っている。一方、スパークのような物理現象は不安定であるため、直流電圧の印加時間や電圧レベルを僅かに増やしただけでスパークが発生したり、1回の検査ではスパークが発生しなくても再度の検査においてスパークが発生したりすることがある。このため、この回路基板検査装置によって良好と判定された回路基板の中には、直流電圧の印加時間や電圧レベル、および検査回数などの検査条件の基準を僅かに高めただけで不良と判定されるような回路基板(潜在的な不良要因を有する回路基板)が存在している可能性があり、検査精度の向上が困難であるという問題点が存在する。この場合、例えば、1つの配線パターンについて複数回の検査を実行したり、配線パターンに印加する直流電圧の印加時間を長くして検査条件の基準を高めることにより、潜在的な不良要因を有する回路基板が良好と判定されないようにすることができる。しかしながら、このように検査条件の基準を一律的に高めたときには、1つの配線パターンについての検査に多くの時間がかかるため、数多くの回路基板を検査する際の検査時間が長時間化して検査効率が低下するという問題点が生じる。   However, the circuit board inspection apparatus has the following problems. That is, in this circuit board inspection apparatus, when determining the quality of a plurality of circuit boards, a DC voltage of a predetermined level is applied to the wiring pattern to be inspected for a predetermined time, and an insulation state or a spark is determined. The process for determining the presence or absence of occurrence is performed on all circuit boards. That is, the pass / fail judgment for all circuit boards is performed under one predetermined inspection condition. On the other hand, since a physical phenomenon such as a spark is unstable, a spark can be generated by slightly increasing the DC voltage application time or voltage level, or even if a spark does not occur in one inspection, Sparks may occur during inspection. For this reason, some circuit boards that have been determined to be good by this circuit board inspection apparatus are determined to be defective by slightly raising the criteria of the inspection conditions such as the DC voltage application time, voltage level, and number of inspections. There is a possibility that such a circuit board (a circuit board having a potential failure factor) exists, and there is a problem that it is difficult to improve the inspection accuracy. In this case, for example, a circuit having a potential cause of failure by performing a plurality of inspections on one wiring pattern or increasing the application time of a DC voltage applied to the wiring pattern to increase the inspection condition standard. The substrate can be prevented from being determined to be good. However, when the standard of the inspection condition is uniformly increased in this way, it takes a lot of time to inspect one wiring pattern. Therefore, the inspection time for inspecting a large number of circuit boards is prolonged, and the inspection efficiency is increased. This causes the problem of lowering.

本発明は、かかる問題点に鑑みてなされたものであり、検査効率の低下を抑制しつつ検査精度を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。   The present invention has been made in view of such problems, and a main object of the present invention is to provide a circuit board inspection apparatus and a circuit board inspection method capable of improving inspection accuracy while suppressing a decrease in inspection efficiency.

上記目的を達成すべく請求項1記載の回路基板検査装置は、回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該回路基板の良否を検査する良否検査を予め決められた第1検査条件で実行する検査部を備えた回路基板検査装置であって、前記検査部は、同種類の複数の前記回路基板に対して前記良否検査を実行する際に、前記複数の回路基板のうちの一部の回路基板に対する前記良否検査が終了した中間時点における当該回路基板の不良率が予め規定された第1基準率以上のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する第1処理、および前記中間時点における前記回路基板の不良率が前記第1基準率よりも低い値に予め規定された第2基準率以下のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が低い第3検査条件に変更する第2処理の少なくとも一方を行う。   In order to achieve the above object, the circuit board inspection apparatus according to claim 1 measures a physical quantity that accompanies the supply of the inspection signal to the conductor pattern of the circuit board and inspects the quality of the circuit board based on the measured value. A circuit board inspection apparatus including an inspection unit that performs a pass / fail inspection to be performed under a predetermined first inspection condition, wherein the inspection unit performs the pass / fail inspection on a plurality of the same type of circuit boards. When the defect rate of the circuit board at the intermediate time point when the pass / fail inspection for some circuit boards of the plurality of circuit boards is over a first reference rate defined in advance, A first process for changing the inspection condition in the pass / fail inspection to a second inspection condition having a higher standard than the first inspection condition, and a defect rate of the circuit board at the intermediate time point is lower than the first reference rate At least one of the second processes for changing the inspection condition in the pass / fail inspection after the intermediate time point to a third inspection condition having a reference lower than the first inspection condition when the value is equal to or less than a second reference rate defined in advance. Do.

また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記導体パターンに対して供給する前記検査用信号の供給時間が規定され、前記第2検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも長い時間に規定され、前記第3検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも短い時間に規定されている。   The circuit board inspection apparatus according to claim 2 is the circuit board inspection apparatus according to claim 1, wherein the first inspection condition, the second inspection condition, and the third inspection condition are supplied to the conductor pattern. The supply time of the inspection signal is defined, the supply time in the second inspection condition is defined to be longer than the supply time in the first inspection condition, and the supply time in the third inspection condition is It is specified to be shorter than the supply time in the first inspection condition.

また、請求項3記載の回路基板検査装置は、請求項1または2記載の回路基板検査装置において、前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記導体パターンに対して供給する前記検査用信号の信号レベルが規定され、前記第2検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも高いレベルに規定され、前記第3検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも低いレベルに規定されている。   The circuit board inspection apparatus according to claim 3 is the circuit board inspection apparatus according to claim 1 or 2, wherein the first inspection condition, the second inspection condition, and the third inspection condition are applied to the conductor pattern. A signal level of the inspection signal to be supplied is defined, the signal level in the second inspection condition is defined to be higher than the signal level in the first inspection condition, and the signal level in the third inspection condition Is defined at a level lower than the signal level in the first inspection condition.

また、請求項4記載の回路基板検査装置は、請求項1から3のいずれかに記載の回路基板検査装置において、前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記検査用信号を供給して前記物理量を測定する処理を前記導体パターン1つ当りに対して実行する回数が規定され、前記第2検査条件における前記回数が前記第1検査条件における前記回数よりも多い回数に規定され、前記第3検査条件における前記回数が前記第1検査条件における前記回数よりも少ない回数に規定されている。   The circuit board inspection apparatus according to claim 4 is the circuit board inspection apparatus according to any one of claims 1 to 3, wherein the first inspection condition, the second inspection condition, and the third inspection condition are The number of times that the process of supplying the inspection signal and measuring the physical quantity is performed per conductor pattern is defined, and the number of times in the second inspection condition is larger than the number of times in the first inspection condition. The number of times in the third inspection condition is specified to be smaller than the number of times in the first inspection condition.

また、請求項5記載の回路基板検査装置は、請求項1から4のいずれかに記載の回路基板検査装置において、前記検査部は、前記変更後の検査条件を新たな前記第1検査条件として、前記第1処理および前記第2処理の少なくとも一方を行う。   The circuit board inspection apparatus according to claim 5 is the circuit board inspection apparatus according to any one of claims 1 to 4, wherein the inspection unit sets the changed inspection condition as the new first inspection condition. Then, at least one of the first process and the second process is performed.

また、請求項6記載の回路基板検査方法は、回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該回路基板の良否を検査する良否検査を予め決められた第1検査条件で実行する回路基板検査方法であって、同種類の複数の前記回路基板に対して前記良否検査を実行する際に、前記複数の回路基板のうちの一部の回路基板に対する前記良否検査が終了した中間時点における当該回路基板の不良率が予め規定された第1基準率以上のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する第1処理、および前記中間時点における前記回路基板の不良率が前記第1基準率よりも低い値に予め規定された第2基準率以下のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が低い第3検査条件に変更する第2処理の少なくとも一方を行う。   According to a sixth aspect of the present invention, the circuit board inspection method performs a pass / fail test for measuring a physical quantity that accompanies the supply of the test signal to the conductor pattern of the circuit board and checking the pass / fail of the circuit board based on the measured value. A circuit board inspection method executed under a predetermined first inspection condition, wherein when performing the pass / fail inspection on a plurality of the same type of circuit boards, a part of the plurality of circuit boards When the defect rate of the circuit board at an intermediate time point when the pass / fail inspection for the circuit board is finished is equal to or higher than a first reference rate defined in advance, the inspection condition in the pass / fail inspection after the intermediate time point is higher than the first inspection condition. A first process for changing to a second inspection condition having a high reference, and a defect rate of the circuit board at the intermediate time point is equal to or lower than a second reference rate that is defined in advance to a value lower than the first reference rate The test conditions in the quality inspection of the intermediate time points after performing at least one of a second process of changing to the third inspection condition criteria is lower than the first inspection condition.

請求項1記載の回路基板検査装置、および請求項6記載の回路基板検査方法では、同種類の複数の回路基板の一部に対する良否検査が終了した中間時点における回路基板の不良率が第1基準率以上のときに中間時点以後の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する第1処理、および中間時点における回路基板の不良率が第1基準率よりも低い第2基準率以下のときに中間時点以後の良否検査における検査条件を第1検査条件よりも基準が低い第3検査条件に変更する第2処理の少なくとも一方を行う。このため、この回路基板検査装置および回路基板検査方法によれば、第1処理を実行したときには、中間時点以後の良否検査において良好と判定された回路基板の中に潜在的な不良要因を有する回路基板が含まれる可能性を低く抑えることができる結果、その分、検査精度(検査の信頼性)を十分に向上させることができる。また、この回路基板検査装置および回路基板検査方法によれば、潜在的な不良要因を有する回路基板を不良と判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、全ての回路基板に対して必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を十分に低く抑えることができる。また、この回路基板検査装置および回路基板検査方法によれば、第2処理を実行したときには、中間時点以後の良否検査において1枚の回路基板に対する良否検査に要する時間を短縮することができる結果、検査効率を十分に向上させることができる。   The circuit board inspection apparatus according to claim 1 and the circuit board inspection method according to claim 6, wherein the defect rate of the circuit board at the intermediate time point when the pass / fail inspection for a part of the plurality of circuit boards of the same type is completed is the first reference. The first processing for changing the inspection condition in the pass / fail inspection after the intermediate time point to the second inspection condition whose reference is higher than the first inspection condition when the ratio is equal to or higher than the rate, and the defect rate of the circuit board at the intermediate time point is higher than the first reference rate. At least one of the second processes for changing the inspection condition in the pass / fail inspection after the intermediate time point to the third inspection condition having a lower reference than the first inspection condition when the second reference rate is lower than the second reference rate. Therefore, according to the circuit board inspection apparatus and the circuit board inspection method, when the first process is executed, a circuit having a potential failure factor in the circuit board determined to be good in the quality inspection after the intermediate time point As a result of suppressing the possibility that the substrate is included, inspection accuracy (inspection reliability) can be sufficiently improved accordingly. In addition, according to the circuit board inspection apparatus and the circuit board inspection method, by setting, as the first inspection condition, an inspection condition necessary and sufficient to determine that a circuit board having a potential failure factor is defective. Compared with a configuration in which a pass / fail inspection is performed on a circuit board under an inspection condition having a higher standard than necessary, a decrease in inspection efficiency can be suppressed sufficiently low. Further, according to the circuit board inspection apparatus and the circuit board inspection method, when the second process is executed, the time required for the quality inspection for one circuit board in the quality inspection after the intermediate time point can be shortened. Inspection efficiency can be improved sufficiently.

また、請求項2記載の回路基板検査装置によれば、第1検査条件として導体パターンに対して供給する検査用信号の供給時間を規定し、第2検査条件として検査用信号の供給時間を第1検査条件における供給時間よりも長い時間に規定し、第3検査条件として検査用信号の供給時間を第1検査条件における供給時間よりも短い時間に規定したことにより、回路基板の導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて回路基板に対する良否検査を実行する際の第2検査条件を確実かつ容易に第1検査条件よりも高い基準とすることができると共に、この物理量に基づいて回路基板に対する良否検査を実行する際の第3検査条件を確実かつ容易に第1検査条件よりも低い基準とすることができる。   According to the circuit board inspection apparatus of the second aspect, the supply time of the inspection signal supplied to the conductor pattern is defined as the first inspection condition, and the supply time of the inspection signal is set as the second inspection condition. By defining the time longer than the supply time in the first inspection condition, and as the third inspection condition, the supply time of the inspection signal is shorter than the supply time in the first inspection condition. The second inspection condition when performing the pass / fail inspection on the circuit board based on the physical quantity generated when the inspection signal is supplied can be reliably and easily set as a higher reference than the first inspection condition. Accordingly, the third inspection condition when performing the pass / fail inspection for the circuit board can be reliably and easily set as a reference lower than the first inspection condition.

また、請求項3記載の回路基板検査装置によれば、第1検査条件として導体パターンに対して供給する検査用信号の信号レベルを規定し、第2検査条件として検査用信号の信号レベルを第1検査条件における信号レベルよりも高いレベルに規定し、第3検査条件として検査用信号の信号レベルを第1検査条件における信号レベルよりも低いレベルに規定したことにより、回路基板の導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて回路基板に対する良否検査を実行する際の第2検査条件を一層確実かつ容易に第1検査条件よりも高い基準とすることができると共に、この物理量に基づいて回路基板に対する良否検査を実行する際の第3検査条件を一層確実かつ容易に第1検査条件よりも低い基準とすることができる。   According to the circuit board inspection apparatus of the third aspect, the signal level of the inspection signal supplied to the conductor pattern is defined as the first inspection condition, and the signal level of the inspection signal is defined as the second inspection condition. By defining the signal level higher than the signal level in one inspection condition and defining the signal level of the inspection signal as a third inspection condition lower than the signal level in the first inspection condition, The second inspection condition when performing the pass / fail inspection on the circuit board based on the physical quantity generated when the inspection signal is supplied can be more reliably and easily set as a reference higher than the first inspection condition. The third inspection condition when performing the pass / fail inspection on the circuit board based on the physical quantity can be more reliably and easily set as a reference lower than the first inspection condition.

また、請求項4記載の回路基板検査装置によれば、第1検査条件として検査用信号を供給して物理量を測定する処理を導体パターン1つ当りに対して実行する回数を規定し、第2検査条件としてこの回数を第1検査条件における回数よりも多い回数に規定し、第3検査条件としてこの回数を第1検査条件における回数よりも少ない回数に規定したことにより、回路基板の導体パターンに対して検査用信号を供給したときに生じる物理量に基づいて回路基板に対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができると共に、この物理量に基づいて回路基板に対する良否検査を実行する際の第3検査条件をさらに確実かつ容易に第1検査条件よりも低い基準とすることができる。   According to the circuit board inspection apparatus of the fourth aspect, the number of times that the processing for supplying the inspection signal and measuring the physical quantity as the first inspection condition is performed per conductor pattern is defined. By defining this number of times as the number of times larger than the number of times in the first inspection condition as the inspection condition, and defining this number of times as the number of times smaller than the number of times in the first inspection condition as the third inspection condition. On the other hand, the second inspection condition when performing the pass / fail inspection on the circuit board based on the physical quantity generated when the inspection signal is supplied can be more reliably and easily set as a higher reference than the first inspection condition. Based on this physical quantity, the third inspection condition when performing the pass / fail inspection on the circuit board can be more reliably and easily set as a reference lower than the first inspection condition.

また、請求項5記載の回路基板検査装置によれば、変更後の検査条件を新たな第1検査条件として、第1処理および第2処理の少なくとも一方を行うことにより、中間時点において検査条件を変更した後に、回路基板の不良率が変化した場合において、その不良率の変化に応じて検査条件を再度変更することができるため、検査効率の低下をさらに抑制しつつ検査精度をさらに向上させることができる。   According to the circuit board inspection apparatus of the fifth aspect, by performing at least one of the first process and the second process using the changed inspection condition as a new first inspection condition, the inspection condition is set at an intermediate time point. When the defect rate of the circuit board changes after the change, the inspection conditions can be changed again according to the change in the failure rate, so that the inspection accuracy can be further improved while further reducing the inspection efficiency. Can do.

回路基板検査装置1の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board inspection device 1. FIG. 検査工程70のフローチャートである。5 is a flowchart of an inspection process 70. 検査条件としての導体パターン81の選択方式を説明するための第1の説明図である。It is the 1st explanatory view for explaining the selection method of conductor pattern 81 as inspection conditions. 検査条件としての導体パターン81の選択方式を説明するための第2の説明図である。It is the 2nd explanatory view for explaining the selection method of conductor pattern 81 as inspection conditions. 検査条件としての導体パターン81の選択方式を説明するための第3の説明図である。It is the 3rd explanatory view for explaining the selection method of conductor pattern 81 as inspection conditions.

以下、回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。   Hereinafter, an embodiment of a circuit board inspection apparatus and a circuit board inspection method will be described with reference to the accompanying drawings.

最初に、回路基板検査装置1の構成について説明する。図1に示す回路基板検査装置1は、例えば、同図に示す電子部品が搭載されていない回路基板(ベアボード)80の良否を検査する良否検査を予め決められた検査条件(第1検査条件)で実行可能に構成されている。具体的には、回路基板検査装置1は、一例として、同図に示すように、信号生成部2、電圧検出部3、電流検出部4、放電検出部5、基板保持部6、搬入搬出機構7、記憶部8および制御部9を備えて構成されている。この場合、電圧検出部3、電流検出部4、放電検出部5および制御部9によって検査部が構成される。   First, the configuration of the circuit board inspection apparatus 1 will be described. The circuit board inspection apparatus 1 shown in FIG. 1 has, for example, predetermined inspection conditions (first inspection conditions) for inspecting the quality of the circuit board (bare board) 80 on which the electronic component shown in FIG. 1 is not mounted. It is configured to be executable. Specifically, the circuit board inspection apparatus 1 includes, as an example, a signal generation unit 2, a voltage detection unit 3, a current detection unit 4, a discharge detection unit 5, a substrate holding unit 6, and a carry-in / carry-out mechanism as shown in FIG. 7, a storage unit 8 and a control unit 9 are provided. In this case, the voltage detection unit 3, the current detection unit 4, the discharge detection unit 5, and the control unit 9 constitute an inspection unit.

信号生成部2は、制御部9の制御に従い、電圧が50V〜200V程度の範囲内に規定された検査用信号(一例として、直流電圧信号)Veを生成して出力する。   The signal generation unit 2 generates and outputs an inspection signal (for example, a direct-current voltage signal) Ve defined within a voltage range of about 50V to 200V under the control of the control unit 9.

電圧検出部3は、図1に示すように、電圧検出回路31およびA/Dコンバータ32を備えて構成されている。電圧検出回路31は、ローパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間の電圧の低周波成分を検出(測定)する。A/Dコンバータ32は、電圧検出回路31によって検出された電圧の低周波成分のサンプリングデータDs1を出力する。   As shown in FIG. 1, the voltage detection unit 3 includes a voltage detection circuit 31 and an A / D converter 32. The voltage detection circuit 31 includes a low-pass filter and a range circuit. The voltage detection circuit 31 is a low frequency voltage between the conductor patterns 81 as a physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the circuit board 80. Detect (measure) the component. The A / D converter 32 outputs the sampling data Ds1 of the low frequency component of the voltage detected by the voltage detection circuit 31.

電流検出部4は、図1に示すように、電流検出回路41およびA/Dコンバータ42を備えて構成されている。電流検出回路41は、ローパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間に流れる電流の低周波成分を検出(測定)する。A/Dコンバータ42は、電流検出回路41によって検出された電流の低周波成分のサンプリングデータDs2を出力する。   As shown in FIG. 1, the current detection unit 4 includes a current detection circuit 41 and an A / D converter 42. The current detection circuit 41 is configured to include a low-pass filter and a range circuit, and a low current flowing between the conductor patterns 81 as a physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the circuit board 80. Detect (measure) frequency components. The A / D converter 42 outputs the sampling data Ds2 of the low frequency component of the current detected by the current detection circuit 41.

放電検出部5は、検査用信号Veの供給に伴う放電の発生を検出する。具体的には、放電検出部5は、図1に示すように、電圧検出回路51およびコンパレータ52を備えて構成されている。電圧検出回路51は、ハイパスフィルタおよびレンジ回路を備えて構成され、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量としての導体パターン81の間の電圧の高周波成分を検出(測定)する。コンパレータ52は、電圧検出回路51によって検出された電圧の高周波成分の値が基準値以上のときに検出信号Sdを出力する。   The discharge detector 5 detects the occurrence of discharge accompanying the supply of the inspection signal Ve. Specifically, the discharge detector 5 includes a voltage detection circuit 51 and a comparator 52 as shown in FIG. The voltage detection circuit 51 includes a high-pass filter and a range circuit, and a high frequency component of a voltage between the conductor patterns 81 as a physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the circuit board 80. Is detected (measured). The comparator 52 outputs the detection signal Sd when the value of the high frequency component of the voltage detected by the voltage detection circuit 51 is equal to or higher than the reference value.

基板保持部6は、回路基板80を保持可能に構成されている。搬入搬出機構7は、制御部9の制御に従い、検査対象の回路基板80を基板保持部6に搬入すると共に、検査が終了した回路基板80を基板保持部6から搬出する。   The board holding unit 6 is configured to hold the circuit board 80. The carry-in / carry-out mechanism 7 carries the circuit board 80 to be inspected into the board holder 6 and carries out the circuit board 80 that has been inspected from the board holder 6 under the control of the control unit 9.

記憶部8は、回路基板80に対する良否検査を実行する際の検査条件として予め決められた第1検査条件、第2検査条件および第3検査条件を示す検査条件データDcを記憶する。この回路基板検査装置1では、第1検査条件として、例えば、導体パターン81に対して供給する検査用信号Veの供給時間が0.1秒に規定されると共に、その際の検査用信号Veの信号レベル(この例では電圧値)が100Vに規定されている。また、第2検査条件として、例えば、検査用信号Veの供給時間が0.2秒に規定されると共に、その際の検査用信号Veの信号レベルが150Vに規定され、第3検査条件として、例えば、検査用信号Veの供給時間が0.08秒に規定されると共に、その際の検査用信号Veの信号レベルが80Vに規定されている。つまり、第2検査条件は、第1検査条件よりも基準が高く(言い替えれば、良品と判定する基準が高く)規定され、第3検査条件は、第1検査条件よりも基準が低く(言い替えれば、良品と判定する基準が低く)規定されている。また、記憶部8は、制御部9の制御に従い、導体パターン81の間の絶縁状態の良否を示すデータや、検査用信号Veの供給によって放電が発生したか否かを示すデータを記憶する。   The storage unit 8 stores inspection condition data Dc indicating a first inspection condition, a second inspection condition, and a third inspection condition that are determined in advance as inspection conditions for executing the pass / fail inspection for the circuit board 80. In the circuit board inspection apparatus 1, as a first inspection condition, for example, the supply time of the inspection signal Ve supplied to the conductor pattern 81 is defined as 0.1 second, and the inspection signal Ve at that time is The signal level (voltage value in this example) is defined as 100V. In addition, as the second inspection condition, for example, the supply time of the inspection signal Ve is defined as 0.2 seconds, and the signal level of the inspection signal Ve at that time is defined as 150 V. As the third inspection condition, For example, the supply time of the inspection signal Ve is defined as 0.08 seconds, and the signal level of the inspection signal Ve at that time is defined as 80V. That is, the second inspection condition is defined to have a higher standard than the first inspection condition (in other words, a higher standard for determining good products), and the third inspection condition is lower than the first inspection condition (in other words, , Standards for determining good products are low). In addition, the storage unit 8 stores data indicating whether the insulation state between the conductor patterns 81 is good or not and whether the discharge is generated due to the supply of the inspection signal Ve in accordance with the control of the control unit 9.

制御部9は、図2に示す検査工程70を行うことにより、上記した各物理量に基づき、回路基板80における導体パターン81の間の絶縁状態の良否を判定すると共に、導体パターン81に対する検査用信号Veの供給に伴う放電の発生の有無を判定し、さらに、これらの判定結果に基づき、回路基板80の良否を判定する良否検査を実行する。   The control unit 9 determines the quality of the insulation state between the conductor patterns 81 on the circuit board 80 based on each physical quantity described above by performing the inspection process 70 shown in FIG. It is determined whether or not a discharge accompanying the supply of Ve has occurred, and further, a quality test for determining the quality of the circuit board 80 is performed based on these determination results.

また、制御部9は、検査工程70を行って同種類の複数の回路基板80に対する良否検査を実行する際に、検査工程70の開始当初においては、上記した第1検査条件で良否検査を実行し、良否検査が終了した回路基板80の数が予め決められた規定数(例えば、検査対象の回路基板80の枚数の5%に相当する枚数)に達した時点(以下、この時点を「中間時点」ともいう)で回路基板80の不良率が第1基準率R1以上のときには、中間時点以後の良否検査(残りの回路基板80に対する良否検査)における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。また、中間時点で回路基板80の不良率が第2基準率R2以下のときには、中間時点以後の良否検査における検査条件を第1検査条件よりも基準が低い第3検査条件に変更する。なお、中間時点以後の良否検査における検査条件を第1検査条件から第2検査条件に変更する処理が第1処理に相当し、中間時点以後の良否検査における検査条件を第1検査条件から第3検査条件に変更する処理が第2処理に相当する。   In addition, when the control unit 9 performs the inspection process 70 and performs the quality inspection on the plurality of circuit boards 80 of the same type, the control unit 9 performs the quality inspection under the first inspection condition at the beginning of the inspection process 70. When the number of circuit boards 80 that have passed the pass / fail inspection reaches a predetermined number (for example, the number corresponding to 5% of the number of circuit boards 80 to be inspected) (hereinafter, this point is referred to as “intermediate”). When the defect rate of the circuit board 80 is equal to or higher than the first reference rate R1 at the time point), the inspection condition in the pass / fail inspection after the intermediate time point (the pass / fail inspection for the remaining circuit boards 80) is higher than the first inspection condition. Change to a high second inspection condition. Further, when the defect rate of the circuit board 80 is equal to or less than the second reference rate R2 at the intermediate time point, the inspection condition in the pass / fail inspection after the intermediate time point is changed to the third inspection condition whose reference is lower than the first inspection condition. The process for changing the inspection condition in the quality inspection after the intermediate time point from the first inspection condition to the second inspection condition corresponds to the first process, and the inspection condition in the quality inspection after the intermediate time point is changed from the first inspection condition to the third inspection condition. The process for changing to the inspection condition corresponds to the second process.

次に、回路基板検査装置1を用いて、一例として、10000枚の同種類の回路基板80に対する良否検査を行う回路基板検査方法、およびその際の回路基板検査装置1の動作について、図面を参照して説明する。なお、上記した規定数が、検査対象の回路基板80の枚数である10000枚の10%に相当する1000枚に規定され、上記した第1基準率R1が1%に規定され、上記した第2基準率R2が0.1%に規定されているものとする。   Next, referring to the drawings, for example, a circuit board inspection method for inspecting 10000 sheets of the same type of circuit boards 80 using the circuit board inspection apparatus 1 and the operation of the circuit board inspection apparatus 1 at that time To explain. The specified number is defined as 1000 sheets corresponding to 10% of the 10,000 circuit boards 80 to be inspected, the first reference rate R1 is defined as 1%, and the second number described above. It is assumed that the reference rate R2 is defined as 0.1%.

この回路基板検査装置1では、検査開始の操作がされたときに、制御部9が、図2に示す検査工程70に従って処理を開始する。この検査工程70では、制御部9は、まず記憶部8から検査条件データDcを読み出し、検査条件データDcによって示される第1検査条件を特定する(ステップ71)。   In this circuit board inspection apparatus 1, when an operation for starting inspection is performed, the control unit 9 starts processing according to the inspection process 70 shown in FIG. In the inspection process 70, the control unit 9 first reads the inspection condition data Dc from the storage unit 8, and specifies the first inspection condition indicated by the inspection condition data Dc (step 71).

次いで、制御部9は、1枚目の回路基板80に対する良否検査を実行する(ステップ72)。具体的には、制御部9は、搬入搬出機構7を制御して1枚目の回路基板80を基板保持部6に搬入させ、続いて、制御部9は、図外のプロービング機構を制御して、プローブ21,21を回路基板80における一対の導体パターン81に接触させる。次いで、制御部9は、信号生成部2を制御して検査用信号Veを出力させる。この場合、制御部9は、検査用信号Veの供給時間を、第1検査条件に規定されている0.1秒に指定すると共に、検査用信号Veの信号レベルを第1検査条件に規定されている100Vに指定する。これにより、プローブ21,21を介して各導体パターン81に検出信号Sdが供給される。   Next, the controller 9 performs a pass / fail inspection for the first circuit board 80 (step 72). Specifically, the control unit 9 controls the loading / unloading mechanism 7 to load the first circuit board 80 into the substrate holding unit 6, and then the control unit 9 controls the probing mechanism (not shown). Then, the probes 21 and 21 are brought into contact with the pair of conductor patterns 81 on the circuit board 80. Next, the control unit 9 controls the signal generation unit 2 to output the inspection signal Ve. In this case, the control unit 9 specifies the supply time of the inspection signal Ve to 0.1 seconds defined in the first inspection condition, and the signal level of the inspection signal Ve is defined in the first inspection condition. Specify 100V. As a result, the detection signal Sd is supplied to each conductor pattern 81 via the probes 21 and 21.

一方、電圧検出部3では、電圧検出回路31が、各導体パターン81の間の電圧を検出し、A/Dコンバータ32が、電圧検出回路31によって検出された電圧のサンプリングデータDs1を出力する。また、電流検出部4の電流検出回路41が、導体パターン81の間に流れる電流を検出し、A/Dコンバータ42が、電流検出回路41によって検出された電流のサンプリングデータDs2を出力する。続いて、制御部9は、電圧検出部3によって出力されるサンプリングデータDs1から特定した電圧、および電流検出部4によって出力されるサンプリングデータDs2から特定した電流に基づき、導体パターン81の間の抵抗値を算出する。次いで、制御部9は、算出した抵抗値が基準値以上であるか否かを判定し、基準値以上であるときには導体パターン81の間の絶縁状態が良好であると判定し、基準値未満であるときには、絶縁状態が不良であると判定する。   On the other hand, in the voltage detection unit 3, the voltage detection circuit 31 detects a voltage between the conductor patterns 81, and the A / D converter 32 outputs sampling data Ds 1 of the voltage detected by the voltage detection circuit 31. Further, the current detection circuit 41 of the current detection unit 4 detects a current flowing between the conductor patterns 81, and the A / D converter 42 outputs sampling data Ds 2 of the current detected by the current detection circuit 41. Subsequently, the control unit 9 determines the resistance between the conductor patterns 81 based on the voltage specified from the sampling data Ds1 output by the voltage detection unit 3 and the current specified from the sampling data Ds2 output by the current detection unit 4. Calculate the value. Next, the control unit 9 determines whether or not the calculated resistance value is equal to or greater than the reference value. When the calculated resistance value is equal to or greater than the reference value, the control unit 9 determines that the insulation state between the conductor patterns 81 is good and is less than the reference value. In some cases, it is determined that the insulation state is defective.

また、制御部9は、放電検出部5からの検出信号Sdの出力の有無に基づき、放電が発生したか否かを判定する。ここで、導体パターン81に欠陥が存在せず、検査用信号Veの供給による放電の発生がないときには、導体パターン81の間の電圧の急激な変動がなく、放電検出部5からの検出信号Sdの出力がないため、制御部9は、放電が発生しないと判定する。一方、導体パターン81に短絡や近接などの欠陥が存在して、検査用信号Veの供給によって放電が発生し、これに伴って導体パターン81の間の電圧が急激に降下したときには、放電検出部5の電圧検出回路51によって変動する電圧が検出される。この場合、電圧の変動量が基準値以上のときには、コンパレータ52が検出信号Sdを出力する。この際には、制御部9が、放電検出部5からの検出信号Sdの出力を判別し、放電が発生したと判定する。   Further, the control unit 9 determines whether or not a discharge has occurred based on the presence or absence of the output of the detection signal Sd from the discharge detection unit 5. Here, when there is no defect in the conductor pattern 81 and no discharge occurs due to the supply of the inspection signal Ve, the voltage between the conductor patterns 81 does not change rapidly, and the detection signal Sd from the discharge detector 5 is detected. Therefore, the control unit 9 determines that no discharge occurs. On the other hand, when a defect such as a short circuit or proximity exists in the conductor pattern 81 and a discharge occurs due to the supply of the inspection signal Ve, and the voltage between the conductor patterns 81 rapidly decreases accordingly, the discharge detector 5 is detected by the voltage detection circuit 51. In this case, when the voltage fluctuation amount is equal to or greater than the reference value, the comparator 52 outputs the detection signal Sd. At this time, the control unit 9 determines the output of the detection signal Sd from the discharge detection unit 5 and determines that a discharge has occurred.

続いて、制御部9は、一対の導体パターン81の組み合わせを変更して、上記した検査用信号Veの供給および各物理量の測定を行い、導体パターン81の間の絶縁状態の良否を判定すると共に、放電の発生の有無を判定する。次いで、制御部9は、一対の導体パターン81の組み合わせの全てについて絶縁状態の良否、および放電の発生の有無を判定したときには、回路基板80の良否を判定する。この場合、制御部9は、全ての導体パターン81のうちのいずれか1つの導体パターン81について絶縁状態または放電の発生があると判定したときには、回路基板80を不良と判定して、その旨を示すデータを記憶部8に記憶させる。続いて、制御部9は、搬入搬出機構7を制御して回路基板80を基板保持部6から搬出させる。以上により、1枚目の回路基板80に対する良否検査(ステップ72)が終了する。   Subsequently, the control unit 9 changes the combination of the pair of conductor patterns 81, supplies the inspection signal Ve and measures each physical quantity, and determines whether the insulation state between the conductor patterns 81 is good or bad. The presence or absence of occurrence of discharge is determined. Next, the control unit 9 determines the quality of the circuit board 80 when determining the quality of the insulation state and the presence or absence of occurrence of discharge for all the combinations of the pair of conductor patterns 81. In this case, when the control unit 9 determines that any one of the conductor patterns 81 has an insulation state or occurrence of discharge, the control unit 9 determines that the circuit board 80 is defective, and notifies that effect. The data shown is stored in the storage unit 8. Subsequently, the control unit 9 controls the carry-in / carry-out mechanism 7 to carry out the circuit board 80 from the board holding unit 6. Thus, the quality inspection (step 72) for the first circuit board 80 is completed.

次いで、制御部9は、良否検査が終了した(検査済みの)回路基板80の枚数が規定数(1000枚)に達したか否かを判別する(ステップ73)。この場合、この時点では、1枚の回路基板80に対する良否検査が終了しただけであるため、制御部9は、次の回路基板80に対する良否検査(ステップ72)を実行する。以後、制御部9は、検査済みの回路基板80の枚数が規定数に達するまで、ステップ72,73を繰り返して実行する。   Next, the control unit 9 determines whether or not the number of circuit boards 80 for which the pass / fail inspection has been completed (inspected) has reached a specified number (1000) (step 73). In this case, at this point in time, the quality test for only one circuit board 80 has been completed, so the control unit 9 performs a quality test for the next circuit board 80 (step 72). Thereafter, the control unit 9 repeatedly executes steps 72 and 73 until the number of inspected circuit boards 80 reaches a specified number.

一方、ステップ73において、検査済みの回路基板80の枚数が規定数に達したと判別したときには、制御部9は、記憶部8に記憶されている良否検査の結果を示すデータに基づき、その時点(中間時点)における回路基板80の不良率が第1基準率R1(1%)以上であるか否かを判別する(ステップ74)。この際に、制御部9は、中間時点における回路基板80の不良率が第1基準率R1以上である、つまり中間時点までに良否検査が終了した1000枚の回路基板80のうちの10枚以上が不良であると判別したときには、検査条件データDcに基づいて第2検査条件を特定し、中間時点以後の良否検査における検査条件を第1検査条件から第2検査条件に変更する(ステップ75)。   On the other hand, when it is determined in step 73 that the number of circuit boards 80 that have been inspected has reached the specified number, the control unit 9 determines the time based on the data indicating the result of the pass / fail inspection stored in the storage unit 8. It is determined whether or not the defect rate of the circuit board 80 at (intermediate time) is equal to or higher than the first reference rate R1 (1%) (step 74). At this time, the control unit 9 has a defect rate of the circuit board 80 at the intermediate time point equal to or higher than the first reference rate R1, that is, 10 or more of the 1000 circuit boards 80 that have passed the pass / fail inspection by the intermediate time point. Is determined to be defective, the second inspection condition is specified based on the inspection condition data Dc, and the inspection condition in the pass / fail inspection after the intermediate time is changed from the first inspection condition to the second inspection condition (step 75). .

続いて、制御部9は、残りの回路基板80(良否検査が終了していない回路基板80)に対する良否検査を実行する(ステップ76)。この場合、制御部9は、信号生成部2から出力させる検査用信号Veの供給時間を、第2検査条件に規定されている0.2秒に指定すると共に、検査用信号Veの信号レベルを第2検査条件に規定されている150Vに指定する。   Subsequently, the control unit 9 performs a pass / fail test for the remaining circuit boards 80 (the circuit boards 80 for which the pass / fail test has not been completed) (step 76). In this case, the control unit 9 specifies the supply time of the inspection signal Ve output from the signal generation unit 2 to 0.2 seconds defined in the second inspection condition, and sets the signal level of the inspection signal Ve. Specify 150V specified in the second inspection condition.

また、制御部9は、1枚の回路基板80に対する良否検査が終了する度に、全ての回路基板80に対する良否検査が終了したか否か(良否検査が終了した回路基板80の枚数が10000枚に達したか否か)を判別する(ステップ77)。この場合、制御部9は、全ての回路基板80に対する良否検査が終了していないと判別したときには、ステップ76,77を繰り返して実行し、全ての回路基板80に対する良否検査が終了したと判別したときには、検査工程70を終了する。   Further, the control unit 9 determines whether or not the pass / fail inspection for all the circuit boards 80 is completed every time the pass / fail inspection for one circuit board 80 is completed (the number of circuit boards 80 that have passed the pass / fail inspection is 10,000). (Step 77). In this case, when it is determined that the quality inspection for all the circuit boards 80 has not been completed, the control unit 9 repeatedly executes steps 76 and 77 to determine that the quality inspection for all the circuit boards 80 has been completed. Sometimes, the inspection process 70 ends.

ここで、一般的に、不良率が高ければ高いほど、良好と判定された回路基板80の中に潜在的な不良要因を有する回路基板80(検査条件の基準を僅かに高めただけで不良と判定されるような回路基板80)が存在している可能性が高くなる。この場合、従来の回路基板検査装置のように、全ての回路基板80に対する良否検査を1つの検査条件で行う構成では、中間時点における不良率が高くても、中間時点以後において同じ検査条件で良否検査が実行され、この結果、良好と判定した回路基板80の中に潜在的な不良要因を有する回路基板80が多く含まれている可能性が高くなり、検査精度(検査の信頼性)が低下するおそれがある。これに対して、この回路基板検査装置1では、上記したように中間時点における回路基板80の不良率が第1基準率R1以上のとき、つまり不良率が比較的高いときには、中間時点以後の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。このため、この回路基板検査装置1によれば、中間時点以後の良否検査において良好と判定された回路基板80の中に潜在的な不良要因を有する回路基板80が含まれる可能性が低く抑えられ、その分検査精度を向上させることが可能となっている。また、この回路基板検査装置1によれば、潜在的な不良要因を有する回路基板80を不良と判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、検査工程70の開始時から必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を抑えることが可能となっている。   Here, in general, the higher the defect rate, the higher the defect rate, the circuit board 80 having a potential defect factor among the circuit boards 80 determined to be good. There is a high possibility that the circuit board 80) to be determined exists. In this case, in the configuration in which the pass / fail inspection for all the circuit boards 80 is performed under one inspection condition as in the conventional circuit board inspection apparatus, even if the defect rate at the intermediate time point is high, the pass / fail inspection is performed under the same inspection condition after the intermediate time point. As a result of the inspection, there is a high possibility that many circuit boards 80 having potential failure factors are included in the circuit boards 80 determined to be good, and the inspection accuracy (reliability of inspection) is reduced. There is a risk. On the other hand, in the circuit board inspection apparatus 1, as described above, when the defect rate of the circuit board 80 at the intermediate point is equal to or higher than the first reference rate R1, that is, when the defect rate is relatively high, the quality after the intermediate point is determined. The inspection condition in the inspection is changed to a second inspection condition having a higher standard than the first inspection condition. For this reason, according to the circuit board inspection apparatus 1, the possibility that the circuit board 80 having a potential failure factor is included in the circuit boards 80 determined to be good in the quality inspection after the intermediate time point is suppressed to a low level. As a result, the inspection accuracy can be improved accordingly. Further, according to the circuit board inspection apparatus 1, by setting the inspection conditions necessary and sufficient to determine that the circuit board 80 having a potential failure factor is defective as the first inspection conditions, Compared with a configuration in which pass / fail inspection is performed under inspection conditions with a higher standard than necessary from the start, it is possible to suppress a decrease in inspection efficiency.

また、制御部9は、ステップ74において、中間時点における回路基板80の不良率が第1基準率R1以上ではない(第1基準率R1未満である)と判別したときには、中間時点における回路基板80の不良率が第2基準率R2(0.1%)以下であるか否かを判別する(ステップ78)。この際に、制御部9は、中間時点における回路基板80の不良率が第2基準率R2以下である、つまり中間時点までに良否検査が終了した1000枚の回路基板80のうち、不良であったものが1枚以下であると判別したときには、検査条件データDcに基づいて第3検査条件を特定し、中間時点以後の良否検査における検査条件を第1検査条件から第3検査条件に変更する(ステップ79)。   Further, when the control unit 9 determines in step 74 that the defect rate of the circuit board 80 at the intermediate time point is not equal to or higher than the first reference rate R1 (less than the first reference rate R1), the circuit board 80 at the intermediate time point. It is determined whether or not the defective rate is less than or equal to the second reference rate R2 (0.1%) (step 78). At this time, the control unit 9 has a defect rate of the circuit board 80 at the intermediate time point equal to or less than the second reference rate R2, that is, out of 1000 circuit boards 80 for which the pass / fail inspection has been completed by the intermediate time point. When it is determined that the number of samples is one or less, the third inspection condition is specified based on the inspection condition data Dc, and the inspection condition in the pass / fail inspection after the intermediate time is changed from the first inspection condition to the third inspection condition. (Step 79).

次いで、制御部9は、ステップ76,77を実行する。この場合、制御部9は、残りの回路基板80(良否検査が終了していない回路基板80)に対する良否検査(ステップ76)を実行する際に、信号生成部2から出力させる検査用信号Veの供給時間を、第3検査条件に規定されている0.08秒に指定すると共に、検査用信号Veの信号レベルを第2検査条件に規定されている80Vに指定する。続いて、制御部9は、ステップ77において、全ての回路基板80に対する良否検査が終了したと判別したときには、検査工程70を終了する。   Next, the control unit 9 executes Steps 76 and 77. In this case, the control unit 9 outputs the inspection signal Ve to be output from the signal generation unit 2 when executing the quality test (step 76) for the remaining circuit boards 80 (the circuit board 80 for which the quality test has not been completed). The supply time is specified to 0.08 seconds defined in the third inspection condition, and the signal level of the inspection signal Ve is specified to 80 V defined in the second inspection condition. Subsequently, when the control unit 9 determines in step 77 that the quality inspection for all the circuit boards 80 has been completed, the control process 9 is terminated.

ここで、従来の回路基板検査装置のように全ての回路基板80に対する良否検査を予め決められた1つの検査条件で一律的に行う構成では、その検査条件の基準が高いときには、中間時点における不良率が低くても、中間時点以後において高い基準の検査条件で良否検査が実行され、この結果、1枚の回路基板80に対する良否検査に要する時間が長くなり、検査効率が低下する。これに対して、この回路基板検査装置1では、上記したように中間時点における回路基板80の不良率が第2基準率R2以下のとき、つまり不良率が十分に低いときには、中間時点以後の良否検査における検査条件を第1検査条件よりも基準が低い第3検査条件に変更する。このため、この回路基板検査装置1によれば、中間時点以後の良否検査において1枚の回路基板80に対する良否検査に要する時間が短縮される結果、検査効率を十分に向上させることが可能となっている。   Here, in the configuration in which the quality inspection for all the circuit boards 80 is uniformly performed under a single predetermined inspection condition as in the conventional circuit board inspection apparatus, when the criterion of the inspection condition is high, the defect at the intermediate time point Even if the rate is low, the pass / fail inspection is performed under a high standard inspection condition after the intermediate time point. As a result, the time required for the pass / fail inspection for one circuit board 80 becomes longer, and the inspection efficiency decreases. On the other hand, in this circuit board inspection apparatus 1, as described above, when the defect rate of the circuit board 80 at the intermediate point is less than or equal to the second reference rate R2, that is, when the defect rate is sufficiently low, the quality after the intermediate point is determined. The inspection condition in the inspection is changed to a third inspection condition whose standard is lower than that of the first inspection condition. For this reason, according to this circuit board inspection apparatus 1, as a result of reducing the time required for the quality inspection for one circuit board 80 in the quality inspection after the intermediate time point, it is possible to sufficiently improve the inspection efficiency. ing.

また、制御部9は、ステップ74において、中間時点における回路基板80の不良率が第1基準率R1以上ではない(第1基準率R1未満である)と判別し、かつステップ78において、中間時点における回路基板80の不良率が第2基準率R2以下ではない(第2基準率R2を超えている)と判別したときには、中間時点以後の良否検査における検査条件を変更することなく(第1検査条件のまま)、回路基板80に対する良否検査(ステップ76)を実行する。次いで、制御部9は、全ての回路基板80に対する良否検査が終了したと判別したときには、検査工程70を終了する。   In step 74, the control unit 9 determines that the defect rate of the circuit board 80 at the intermediate time point is not equal to or higher than the first reference rate R1 (less than the first reference rate R1). When it is determined that the defect rate of the circuit board 80 is not less than or equal to the second reference rate R2 (exceeds the second reference rate R2), the inspection conditions in the pass / fail inspection after the intermediate time point are not changed (first inspection). Under the conditions, a pass / fail inspection (step 76) for the circuit board 80 is executed. Next, when it is determined that the pass / fail inspection for all the circuit boards 80 has been completed, the control unit 9 ends the inspection process 70.

このように、この回路基板検査装置1および回路基板検査方法では、同種類の複数の回路基板80に対する良否検査を実行する際に、一部の回路基板80に対する良否検査が終了した中間時点における回路基板80の不良率が第1基準率R1以上のときに中間時点以後の良否検査における検査条件を第1検査条件よりも基準が高い第2検査条件に変更する。このため、この回路基板検査装置1および回路基板検査方法によれば、中間時点以後の良否検査において良好と判定された回路基板80の中に潜在的な不良要因を有する回路基板80が含まれる可能性を低く抑えることができる結果、その分、検査精度(検査の信頼性)を十分に向上させることができる。また、この回路基板検査装置1および回路基板検査方法によれば、潜在的な不良要因を有する回路基板80を不良と判定するのに必要かつ十分な検査条件を第1検査条件として設定することで、検査工程70の開始時から必要以上に基準の高い検査条件で良否検査を行う構成と比較して、検査効率の低下を十分に低く抑えることができる。また、この回路基板検査装置1および回路基板検査方法では、中間時点における回路基板80の不良率が第2基準率R2以下のときに中間時点以後の良否検査における検査条件を第1検査条件よりも基準が低い第3検査条件に変更する。このため、この回路基板検査装置1および回路基板検査方法によれば、中間時点以後の良否検査において1枚の回路基板80に対する良否検査に要する時間を短縮することができる結果、検査効率を十分に向上させることができる。   As described above, in the circuit board inspection apparatus 1 and the circuit board inspection method, the circuit at the intermediate point in time when the pass / fail inspection for some of the circuit boards 80 is completed when the pass / fail inspection is performed on the plurality of circuit boards 80 of the same type. When the defect rate of the substrate 80 is equal to or higher than the first reference rate R1, the inspection condition in the pass / fail inspection after the intermediate time point is changed to the second inspection condition whose reference is higher than the first inspection condition. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the circuit board 80 having a potential failure factor may be included in the circuit boards 80 determined to be good in the quality inspection after the intermediate time point. As a result, the inspection accuracy (inspection reliability) can be sufficiently improved. In addition, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is possible to set, as the first inspection condition, an inspection condition necessary and sufficient to determine that the circuit board 80 having a potential failure factor is defective. Compared with the configuration in which the pass / fail inspection is performed under an inspection condition having a higher standard than necessary from the start of the inspection step 70, the decrease in inspection efficiency can be suppressed sufficiently low. Further, in the circuit board inspection apparatus 1 and the circuit board inspection method, when the defect rate of the circuit board 80 at the intermediate time point is less than or equal to the second reference rate R2, the inspection condition in the pass / fail inspection after the intermediate time point is higher than the first inspection condition. Change to the third inspection condition with a low standard. For this reason, according to the circuit board inspection apparatus 1 and the circuit board inspection method, it is possible to shorten the time required for the quality inspection of one circuit board 80 in the quality inspection after the intermediate time point, and as a result, the inspection efficiency is sufficiently increased. Can be improved.

また、この回路基板検査装置1および回路基板検査方法によれば、第1検査条件として導体パターン81に対して供給する検査用信号Veの供給時間を規定し、第2検査条件として検査用信号Veの供給時間を第1検査条件における供給時間よりも長い時間に規定し、第3検査条件として検査用信号Veの供給時間を第1検査条件における供給時間よりも短い時間に規定したことにより、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量(導体パターン81の間の電圧の低周波成分、導体パターン81の間に流れる電流の低周波成分、および導体パターン81の間の電圧の高周波成分)に基づいて回路基板80に対する良否検査を実行する際の第2検査条件を確実かつ容易に第1検査条件よりも高い基準とすることができると共に、上記の物理量に基づいて回路基板80に対する良否検査を実行する際の第3検査条件を確実かつ容易に第1検査条件よりも低い基準とすることができる。   Further, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the supply time of the inspection signal Ve supplied to the conductor pattern 81 is defined as the first inspection condition, and the inspection signal Ve is used as the second inspection condition. Is defined as a time longer than the supply time in the first inspection condition, and as the third inspection condition, the supply time of the inspection signal Ve is defined as a time shorter than the supply time in the first inspection condition. Physical quantities generated when the inspection signal Ve is supplied to the conductor pattern 81 of the substrate 80 (low frequency component of voltage between the conductor patterns 81, low frequency component of current flowing between the conductor patterns 81, and conductor pattern 81) Based on the high-frequency component of the voltage between the second inspection condition and the second inspection condition when performing the pass / fail inspection on the circuit board 80 reliably and easily higher than the first inspection condition. It is possible to be a third test condition reliably and easily lower reference than the first inspection condition in performing the quality inspection of the circuit board 80 on the basis of the physical quantity of the.

また、この回路基板検査装置1および回路基板検査方法によれば、第1検査条件として導体パターン81に対して供給する検査用信号Veの信号レベルを規定し、第2検査条件として検査用信号Veの信号レベルを第1検査条件における信号レベルよりも高いレベルに規定し、第3検査条件として検査用信号Veの信号レベルを第1検査条件における信号レベルよりも低いレベルに規定したことにより、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて回路基板80に対する良否検査を実行する際の第2検査条件を一層確実かつ容易に第1検査条件よりも高い基準とすることができると共に、上記の物理量に基づいて回路基板80に対する良否検査を実行する際の第3検査条件を一層確実かつ容易に第1検査条件よりも低い基準とすることができる。   Further, according to the circuit board inspection apparatus 1 and the circuit board inspection method, the signal level of the inspection signal Ve supplied to the conductor pattern 81 is defined as the first inspection condition, and the inspection signal Ve is used as the second inspection condition. Is defined as a level higher than the signal level in the first inspection condition, and as the third inspection condition, the signal level of the inspection signal Ve is defined as a level lower than the signal level in the first inspection condition. The second inspection condition when executing the pass / fail inspection for the circuit board 80 based on the physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the substrate 80 is more reliably and easily made than the first inspection condition. Whether the third inspection condition can be set to a high standard and the third inspection condition for executing the quality inspection for the circuit board 80 based on the physical quantity is more reliable. It is possible to easily lower reference than the first inspection condition.

なお、上記した回路基板検査装置1および回路基板検査方法は、一例であって、適宜変更することができる。上記の例では、検査用信号Veの供給時間、および検査用信号Veの信号レベルの双方を良否検査における検査条件として規定したが、これらのうちの一方のみを検査条件として規定する構成および方法を採用することもできる。   The circuit board inspection apparatus 1 and the circuit board inspection method described above are merely examples, and can be changed as appropriate. In the above example, both the supply time of the inspection signal Ve and the signal level of the inspection signal Ve are defined as the inspection conditions in the pass / fail inspection. However, the configuration and method of defining only one of these as the inspection conditions is described. It can also be adopted.

また、検査条件は、検査用信号Veの供給時間、および検査用信号Veの信号レベルに限定されない。例えば、検査用信号Veを供給して各物理量を測定する処理を導体パターン81の1つ当りに対して実行する回数(以下、「導体パターン81の1つ当りの処理回数」ともいう)を検査条件として規定し、第1検査条件、第2検査条件および第3検査条件においてこの回数を互いに異ならせることができる。この構成および方法の第1の具体例として、第1検査条件として、検査用信号Veを供給して各物理量を測定する処理を一対の導体パターン81当りに対して実行する回数を2回に規定し、第2検査条件として、この回数を3回(第1検査条件における回数よりも多い回数)に規定し、第3検査条件として、この回数を1回(第1検査条件における回数よりも少ない回数)に規定する構成および方法を採用することができる。このような構成および方法においても、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて回路基板80に対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができると共に、上記の物理量に基づいて回路基板80に対する良否検査を実行する際の第3検査条件をさらに確実かつ容易に第1検査条件よりも低い基準とすることができる。   Further, the inspection condition is not limited to the supply time of the inspection signal Ve and the signal level of the inspection signal Ve. For example, the number of times that the process of supplying each of the physical quantities by supplying the inspection signal Ve is performed for each conductor pattern 81 (hereinafter, also referred to as “the number of processes per conductor pattern 81”) is inspected. It is defined as a condition, and this number of times can be made different in the first inspection condition, the second inspection condition and the third inspection condition. As a first specific example of this configuration and method, as the first inspection condition, the number of times that the process of supplying each of the physical quantities by supplying the inspection signal Ve is performed per pair of conductor patterns 81 is defined as two times. Then, as the second inspection condition, this number of times is defined as three times (the number of times greater than the number of times in the first inspection condition), and as the third inspection condition, this number of times is one time (less than the number of times in the first inspection condition) The configuration and the method specified in the number of times) can be adopted. Also in such a configuration and method, the second inspection condition for performing the pass / fail inspection for the circuit board 80 based on the physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the circuit board 80 is further set. It is possible to make the reference higher than the first inspection condition reliably and easily, and the third inspection condition when performing the pass / fail inspection for the circuit board 80 based on the physical quantity is more reliably and easily performed. Can be a lower standard.

また、第1検査条件、第2検査条件および第3検査条件において導体パターン81の1つ当りの処理回数を互いに異ならせる構成および方法の第2の具体例として、次のような構成および方法を採用することができる。この構成および方法では、検査用信号Veの供給および各物理量の測定の対象とする導体パターン81の選択方式を検査条件として規定し、第1検査条件、第2検査条件および第3検査条件においてこの選択方式を互いに異ならせることによって各検査条件における導体パターン81の1つ当りの処理回数を互いに異ならせる。より具体的には、図3〜図5に示すように、M個(図3〜図5の例では10個)の導体パターン81を有する回路基板80における各導体パターン81のうちの一部を選択して第1グループとすると共に第1グループの導体パターン81を除く他の導体パターン81の一部または全部を第2グループとして選択し、第1グループの導体パターン81を同電位とすると共に第2グループの導体パターン81を同電位としつつ第1グループの導体パターン81と第2グループの導体パターン81との間に検査用信号Veを供給させて各物理量を測定する測定処理を、第1グループおよび第2グループとして設定する導体パターン81の組み合わせを変更しつつ(M−1)回実行する場合に、1回目の測定処理において、1つ目の導体パターン81を第1グループとしてその導体パターン81を除く他の導体パターン81を第2グループとし、2回目からN回目の(NはM未満の整数)測定処理において、直前の測定処理で第2グループに属していた各導体パターン81のうちの1つを第2グループから除外して第1グループに加え、(N+1)回目から(M−1)回目の測定処理において、直前の測定処理で最も早くから第1グループに属していた1つの導体パターン81を第1および第2グループから除外すると共に、直前の測定処理で第2グループに属していた各導体パターン81のうちの1つを第1グループに加える。この場合、Nの値が導体パターン81の1つ当りの処理回数(図3〜図5に示す「●」の数)に相当する。このため、例えば、図3に示すように、第1検査条件においてN個を2に規定し、図4に示すように、第2検査条件においてN個を3に規定し、図5に示すように、第3検査条件においてN個を1に規定する。このような構成および方法においても、回路基板80の導体パターン81に対して検査用信号Veを供給したときに生じる物理量に基づいて回路基板80に対する良否検査を実行する際の第2検査条件をさらに確実かつ容易に第1検査条件よりも高い基準とすることができると共に、上記の物理量に基づいて回路基板80に対する良否検査を実行する際の第3検査条件をさらに確実かつ容易に第1検査条件よりも低い基準とすることができる。   In addition, as a second specific example of the configuration and method in which the number of processes per one conductor pattern 81 is made different in the first inspection condition, the second inspection condition, and the third inspection condition, the following configuration and method are as follows. Can be adopted. In this configuration and method, the method of supplying the inspection signal Ve and selecting the conductor pattern 81 to be measured for each physical quantity is defined as the inspection condition, and the first inspection condition, the second inspection condition, and the third inspection condition By making the selection methods different from each other, the number of processes per conductor pattern 81 under each inspection condition is made different. More specifically, as shown in FIGS. 3 to 5, a part of each conductor pattern 81 in a circuit board 80 having M conductor patterns 81 (10 in the example of FIGS. 3 to 5) is used. The first group is selected and part or all of the other conductor patterns 81 excluding the first group of conductor patterns 81 are selected as the second group, and the first group of conductor patterns 81 are set to the same potential and the first group. A measurement process for measuring each physical quantity by supplying an inspection signal Ve between the first group of conductor patterns 81 and the second group of conductor patterns 81 while keeping the two groups of conductor patterns 81 at the same potential. In the case of executing (M-1) times while changing the combination of the conductor patterns 81 set as the second group, the first conductor pattern 81 in the first measurement process. The other conductor pattern 81 excluding the conductor pattern 81 as the first group is the second group, and belongs to the second group in the immediately preceding measurement process in the second to Nth measurement processes (N is an integer less than M). One of the conductor patterns 81 is excluded from the second group and added to the first group. In the (N + 1) th to (M−1) th measurement processes, the first group is the earliest in the immediately preceding measurement process. Is excluded from the first and second groups, and one of the conductor patterns 81 belonging to the second group in the immediately preceding measurement process is added to the first group. In this case, the value of N corresponds to the number of processes per conductor pattern 81 (the number of “●” shown in FIGS. 3 to 5). Therefore, for example, as shown in FIG. 3, N is defined as 2 in the first inspection condition, and as shown in FIG. 4, N is defined as 3 in the second inspection condition, as shown in FIG. In the third inspection condition, N is defined as 1. Also in such a configuration and method, the second inspection condition for performing the pass / fail inspection for the circuit board 80 based on the physical quantity generated when the inspection signal Ve is supplied to the conductor pattern 81 of the circuit board 80 is further set. It is possible to make the reference higher than the first inspection condition reliably and easily, and the third inspection condition when performing the pass / fail inspection for the circuit board 80 based on the physical quantity is more reliably and easily performed. Can be a lower standard.

また、中間時点における回路基板80の不良率が第1基準率R1以上のときに中間時点以後の良否検査における検査条件を第2検査条件に変更する第1処理、および中間時点における回路基板80の不良率が第2基準率R2以下のときに中間時点以後の良否検査における検査条件を第3検査条件に変更する第2処理の双方を実行する構成および方法について上記したが、第1処理および第2処理のいずれか一方のみを実行する構成および方法を採用することもできる。   In addition, when the defect rate of the circuit board 80 at the intermediate time is equal to or higher than the first reference rate R1, the first process for changing the inspection condition in the pass / fail inspection after the intermediate time to the second inspection condition, and the circuit board 80 at the intermediate time The configuration and method for executing both the second process of changing the inspection condition in the pass / fail inspection after the intermediate time point to the third inspection condition when the defect rate is equal to or less than the second reference rate R2 have been described above. A configuration and a method for executing only one of the two processes may be employed.

また、中間時点において変更した変更後の検査条件(第2検査条件または第3検査条件)を新たな第1検査条件として、その後一部の回路基板80に対する良否検査が終了した時点(新たな中間時点)で、第1処理および第2処理の少なくとも一方を再度実行する構成および方法を採用することもできる。この構成および方法によれば、最初の中間時点において検査条件を変更した後に、回路基板80の不良率が変化した場合において、その不良率の変化に応じて検査条件を再度変更することができるため、検査効率の低下をさらに抑制しつつ検査精度をさらに向上させることができる。   Further, when the changed inspection condition (second inspection condition or third inspection condition) changed at the intermediate time point is set as a new first inspection condition, the pass / fail inspection for a part of the circuit boards 80 is thereafter completed (new intermediate condition). It is also possible to employ a configuration and method in which at least one of the first process and the second process is performed again at the time. According to this configuration and method, when the defect rate of the circuit board 80 changes after changing the inspection condition at the first intermediate point, the inspection condition can be changed again according to the change in the defect rate. The inspection accuracy can be further improved while further suppressing the decrease in inspection efficiency.

また、2つのプローブ21,21を回路基板80における一対の導体パターン81に接触させる構成例について上記したが、複数のプローブ21を備えて治具型に構成されたプローブユニットを用いる構成および方法を採用することもできる。   Further, the configuration example in which the two probes 21 and 21 are brought into contact with the pair of conductor patterns 81 on the circuit board 80 has been described above. However, a configuration and method using a probe unit that includes a plurality of probes 21 and is configured in a jig shape. It can also be adopted.

1 回路基板検査装置
3 電圧検出部
4 電流検出部
5 放電検出部
9 制御部
80 回路基板
81 導体パターン
R1 第1基準率
R2 第2基準率
Ve 検査用信号
DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 3 Voltage detection part 4 Current detection part 5 Discharge detection part 9 Control part 80 Circuit board 81 Conductor pattern R1 1st reference rate R2 2nd reference rate Ve Inspection signal

Claims (6)

回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該回路基板の良否を検査する良否検査を予め決められた第1検査条件で実行する検査部を備えた回路基板検査装置であって、
前記検査部は、同種類の複数の前記回路基板に対して前記良否検査を実行する際に、前記複数の回路基板のうちの一部の回路基板に対する前記良否検査が終了した中間時点における当該回路基板の不良率が予め規定された第1基準率以上のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する第1処理、および前記中間時点における前記回路基板の不良率が前記第1基準率よりも低い値に予め規定された第2基準率以下のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が低い第3検査条件に変更する第2処理の少なくとも一方を行う回路基板検査装置。
An inspection unit that measures a physical quantity that accompanies the supply of an inspection signal to a conductor pattern on a circuit board and performs a quality test that inspects the quality of the circuit board based on the measured value under a predetermined first inspection condition. A circuit board inspection apparatus comprising:
The inspection unit performs the pass / fail inspection on the plurality of circuit boards of the same type, and the circuit at an intermediate point in time when the pass / fail inspection on some of the circuit boards is completed. A first process of changing an inspection condition in the pass / fail inspection after the intermediate time point to a second inspection condition having a higher standard than the first inspection condition when a substrate defect rate is equal to or higher than a first reference rate defined in advance; And when the defect rate of the circuit board at the intermediate time is equal to or lower than a second reference rate defined in advance to a value lower than the first reference rate, the inspection condition in the pass / fail inspection after the intermediate time is set to the first inspection. A circuit board inspection apparatus that performs at least one of a second process for changing to a third inspection condition whose standard is lower than the condition.
前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記導体パターンに対して供給する前記検査用信号の供給時間が規定され、
前記第2検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも長い時間に規定され、前記第3検査条件における前記供給時間が前記第1検査条件における前記供給時間よりも短い時間に規定されている請求項1記載の回路基板検査装置。
As the first inspection condition, the second inspection condition, and the third inspection condition, a supply time of the inspection signal supplied to the conductor pattern is defined,
The supply time in the second inspection condition is defined as a time longer than the supply time in the first inspection condition, and the supply time in the third inspection condition is shorter than the supply time in the first inspection condition The circuit board inspection apparatus according to claim 1, as defined in claim 1.
前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記導体パターンに対して供給する前記検査用信号の信号レベルが規定され、
前記第2検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも高いレベルに規定され、前記第3検査条件における前記信号レベルが前記第1検査条件における前記信号レベルよりも低いレベルに規定されている請求項1または2記載の回路基板検査装置。
As the first inspection condition, the second inspection condition, and the third inspection condition, a signal level of the inspection signal supplied to the conductor pattern is defined,
The signal level in the second inspection condition is defined to be higher than the signal level in the first inspection condition, and the signal level in the third inspection condition is lower than the signal level in the first inspection condition The circuit board inspection apparatus according to claim 1 or 2, as defined in claim 1.
前記第1検査条件、前記第2検査条件および前記第3検査条件として、前記検査用信号を供給して前記物理量を測定する処理を前記導体パターン1つ当りに対して実行する回数が規定され、
前記第2検査条件における前記回数が前記第1検査条件における前記回数よりも多い回数に規定され、前記第3検査条件における前記回数が前記第1検査条件における前記回数よりも少ない回数に規定されている請求項1から3のいずれかに記載の回路基板検査装置。
As the first inspection condition, the second inspection condition, and the third inspection condition, the number of times that the process of supplying the inspection signal and measuring the physical quantity is executed per one conductor pattern is defined,
The number of times in the second inspection condition is defined to be greater than the number of times in the first inspection condition, and the number of times in the third inspection condition is defined to be less than the number of times in the first inspection condition. The circuit board inspection apparatus according to claim 1.
前記検査部は、前記変更後の検査条件を新たな前記第1検査条件として、前記第1処理および前記第2処理の少なくとも一方を行う請求項1から4のいずれかに記載の回路基板検査装置。   5. The circuit board inspection apparatus according to claim 1, wherein the inspection unit performs at least one of the first process and the second process using the changed inspection condition as the new first inspection condition. 6. . 回路基板の導体パターンに対する検査用信号の供給に伴って生じる物理量を測定してその測定値に基づいて当該回路基板の良否を検査する良否検査を予め決められた第1検査条件で実行する回路基板検査方法であって、
同種類の複数の前記回路基板に対して前記良否検査を実行する際に、前記複数の回路基板のうちの一部の回路基板に対する前記良否検査が終了した中間時点における当該回路基板の不良率が予め規定された第1基準率以上のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が高い第2検査条件に変更する第1処理、および前記中間時点における前記回路基板の不良率が前記第1基準率よりも低い値に予め規定された第2基準率以下のときに当該中間時点以後の前記良否検査における検査条件を前記第1検査条件よりも基準が低い第3検査条件に変更する第2処理の少なくとも一方を行う回路基板検査方法。
A circuit board that measures a physical quantity that accompanies the supply of an inspection signal to a conductor pattern of a circuit board and performs a quality test for inspecting the quality of the circuit board based on the measured value under a predetermined first inspection condition An inspection method,
When performing the pass / fail inspection on a plurality of the circuit boards of the same type, a defect rate of the circuit board at an intermediate point in time when the pass / fail inspection on a part of the circuit boards is completed. A first process for changing an inspection condition in the pass / fail inspection after the intermediate time point to a second inspection condition having a higher standard than the first inspection condition when the first reference rate is equal to or higher than a first reference rate defined in advance; When the defect rate of the circuit board is equal to or lower than a second reference rate defined in advance to a value lower than the first reference rate, the inspection condition in the pass / fail inspection after the intermediate time point is set to be higher than the first inspection condition. A circuit board inspection method for performing at least one of a second process for changing to a low third inspection condition.
JP2010225523A 2010-10-05 2010-10-05 Circuit board inspection apparatus and circuit board inspection method Expired - Fee Related JP5485099B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010225523A JP5485099B2 (en) 2010-10-05 2010-10-05 Circuit board inspection apparatus and circuit board inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010225523A JP5485099B2 (en) 2010-10-05 2010-10-05 Circuit board inspection apparatus and circuit board inspection method

Publications (2)

Publication Number Publication Date
JP2012078276A JP2012078276A (en) 2012-04-19
JP5485099B2 true JP5485099B2 (en) 2014-05-07

Family

ID=46238677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010225523A Expired - Fee Related JP5485099B2 (en) 2010-10-05 2010-10-05 Circuit board inspection apparatus and circuit board inspection method

Country Status (1)

Country Link
JP (1) JP5485099B2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04205899A (en) * 1990-11-29 1992-07-28 Mitsubishi Electric Corp Semiconductor manufacturing device
JPH06230058A (en) * 1993-02-04 1994-08-19 Hitachi Ltd Electric inspection method for printed wiring board
JP2003028930A (en) * 2001-07-17 2003-01-29 Nec Corp Device and method of test analysis, and recording medium storing test analysis execution procedure program
JP4918339B2 (en) * 2006-11-30 2012-04-18 日本電産リード株式会社 Board inspection equipment
JP2009147015A (en) * 2007-12-12 2009-07-02 Hitachi Ulsi Systems Co Ltd Method and system for inspecting semiconductor device, and method of manufacturing semiconductor device
JP5420277B2 (en) * 2009-03-05 2014-02-19 日置電機株式会社 Circuit board inspection apparatus and circuit board inspection method

Also Published As

Publication number Publication date
JP2012078276A (en) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5541720B2 (en) Inspection device
JP6288106B2 (en) Insulation inspection device and insulation inspection method
JP5177851B2 (en) Insulation inspection method and insulation inspection apparatus
JP2009264736A (en) Substrate inspecting apparatus
JP2008203077A (en) Circuit inspection device and method
JP2010210510A (en) Insulation inspection apparatus and method
JP5215148B2 (en) Insulation inspection device and insulation inspection method
JP2010032457A (en) Insulation inspecting apparatus and technique
JP5507363B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5485099B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP5191805B2 (en) Inspection apparatus and inspection method
JP5897393B2 (en) Resistance measuring device
KR101961536B1 (en) Substrate inspection apparatus and substrate inspection method
JP5485100B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2010204021A (en) Apparatus and method for inspecting circuit board
JP6008493B2 (en) Substrate inspection apparatus and substrate inspection method
JP4259692B2 (en) Circuit board inspection equipment
JP2010066050A (en) Apparatus and method for insulation test
JP5420303B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2014219335A (en) Inspection apparatus and inspection method
JP5425709B2 (en) Insulation inspection device and insulation inspection method
JP5485012B2 (en) Circuit board inspection apparatus and circuit board inspection method
JP2017101947A (en) Substrate inspection device and substrate inspection method
JP2014020815A (en) Substrate inspection device and substrate inspection method
JP5474392B2 (en) Circuit board inspection apparatus and circuit board inspection method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140219

R150 Certificate of patent or registration of utility model

Ref document number: 5485099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees