JP5478825B2 - 半導体層の再結晶化及びドーピングを同時に行うための方法並びにこの方法によって製造される半導体層構造 - Google Patents

半導体層の再結晶化及びドーピングを同時に行うための方法並びにこの方法によって製造される半導体層構造 Download PDF

Info

Publication number
JP5478825B2
JP5478825B2 JP2007530678A JP2007530678A JP5478825B2 JP 5478825 B2 JP5478825 B2 JP 5478825B2 JP 2007530678 A JP2007530678 A JP 2007530678A JP 2007530678 A JP2007530678 A JP 2007530678A JP 5478825 B2 JP5478825 B2 JP 5478825B2
Authority
JP
Japan
Prior art keywords
dopant
layer structure
layer
semiconductor layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007530678A
Other languages
English (en)
Other versions
JP2008513976A (ja
Inventor
リーバー、ステファン
Original Assignee
フラウンホッファー−ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フラウンホッファー−ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファー filed Critical フラウンホッファー−ゲゼルシャフト ツァー フェーデルング デア アンゲバンテン フォルシュング エー ファー
Publication of JP2008513976A publication Critical patent/JP2008513976A/ja
Application granted granted Critical
Publication of JP5478825B2 publication Critical patent/JP5478825B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、複数の半導体層の再結晶化及びドーピングを同時に実施するための方法、特に結晶性シリコン薄層太陽電池を製造するための方法、及びこの方法によって製造される半導体層構造、詳細には結晶性シリコン薄層太陽電池に関する。
電子部品及び太陽電池のための薄い、ドープされた半導体層又は層構造の製造は、現在、数多くの様々な方法で実施される。一般的に、その目的は、異なる条件でドープされた部分層を含む、サンドイッチ状の層構造を形成することである。典型的には、それにより、複数の処理工程が用いられ、そのような層構造は順次に構成される。その構成は、部分層を成長させることによって(堆積、エピタキシ)、又はドーパントを導入することによって(たとえば、拡散若しくは注入による)行われる。それらの方法は典型的には、複数の、異なる条件でドープされた層を形成するために、複数の注入工程又は堆積工程が必要とされることを特徴とする。その例外はいわゆる同時拡散工程であり、その工程では、異なる条件でドープされる層が、異なるドーパント源から同時に形成される。
本発明は半導体層構造に関し、その半導体層構造では、たとえば結晶構造を変更するために、半導体が、堆積工程を実施した後に、液相を経て再結晶化される。そのような用途は、たとえば、「シリコン・オン・インシュレータ」(SOI)技術において、又は結晶性シリコン薄層太陽電池の分野において与えられる。本発明はこれより、一例として特に薄層太陽電池の層構造を参照しながら説明される。
結晶性シリコン薄層太陽電池は、現在、種々の方法によって製造される。従来技術によるこれらの方法のうちの1つは、以下の処理工程を含む。
1.基板を製造すること。
2.導電性中間層を堆積すること。
3.シード層を堆積すること。シード層は通常、そのシード層においてn型又はp型の電気伝導を引き起こすドーパントを添加される。
4.堆積又は熱酸化によって「キャッピング」層を被着すること。
5.シード層を加熱し、再結晶化すること。
6.キャッピング層を除去すること。
7.光起電活性吸収体層を堆積すること。
8.ドーパントを活性吸収体層内に導入することによってpn遷移を形成すること。
9.メタライゼーションを適用すること。
それにより、シード層は、吸収体のエピタキシャル堆積のための結晶化シードを形成するという目的、及び電荷キャリア再結合を低減するために、いわゆる「背面電界」(BSF)を形成するという目的の両方を果たす。シード層は通常、この目的のために高濃度にドープされる。
最新技術の不都合に鑑みて、本発明の目的は、基本構成の機能の削減を必要とすることなく、特にBSF層をなくすことなく、光起電活性吸収体層の別個の堆積を不要にすることである。
この目的は、特許請求項1による製造方法、特許請求項38に従って製造される半導体構造、同じく請求項39による構造によって達成される。本発明による方法の有利な発展が、個々の従属特許請求項において記述される。
以下の処理工程が、本発明による方法において変更される。
処理工程2:ドープされない中間層の代わりに、少なくとも1つの部分層を含む層構造が堆積される。層構造の部分層のうちの少なくとも1つは、活性吸収体層においてアクセプタ又はドナーとしての役割を果たすことができる、或る割合のドーパントを有する。
処理工程3:第3の処理工程において堆積される層のドーピングのレベルは、最終的に製造される半導体構造の、又は最終的に製造される薄層太陽電池の吸収体のために必要とされるドーピング以下になるように選択される。
これら2つの処理工程を変更する結果として、処理工程7(すなわち、吸収体層の別個の堆積)を省くことができる。なせなら、後に記述される工程の結果として、再結晶化工程(工程5)において、処理工程3において堆積される層を吸収体層として用いることができるためである。結局、本発明による方法の核心は、BSF層の形成及び活性吸収体層のドーピングをいずれも、再結晶化工程中に達成できるという事実にある。再結晶化工程及びドーピング工程は同時に達成される。BSF層の形成は、同時に行われる再結晶化及びドーピングの直後に行われるので、BSF層の形成、吸収体層の再結晶化及びドーピングは、高温の工程においてその場で行われる。
有利な実施形態の変形では、処理工程4も変更される。ドープされないキャッピング層の代わりに、少なくとも1つの部分層を含む層構造が堆積される。堆積されるキャッピング層構造のこれらの部分層のうちの少なくとも1つは、吸収体層のドーパントに対して相補的である、或る割合のドーパントを有する。この実施形態は、同じ高温の工程における再凝固の直後に、BSF層の形成と同時にpn遷移の形成を達成する。多層キャッピング層を除去した後に、太陽電池のメタライゼーションを直ちに開始することができる。
さらに、基板底面の反対側にある表面上で放出体/吸収体層をさらに再結晶化する結果として、吸収体厚より薄くなる任意の厚みを有する放出体層を、液化シリコンの厚みを厳密に調整しながら形成することができる。
さらに別の有利な実施形態の変形では、中間層構造のドープされる部分層及びキャッピング層構造のドープされる部分層が、処理工程3において堆積される層(後の吸収体)のドーピングに対して相補的にドープされる。この場合、pnp又はnpnにドープされた構造が形成される。中間層構造は、キャッピング層構造に対して、且つ処理工程3において堆積される層(後の吸収体層)に対して相補的にドープすることもできる。その結果として、後に、npp又はpnnにドープされた構造が形成される。さらに入れ替えることも可能である(ppn又はnnpの構造)。
本発明による方法の利点は、工程の流れが簡単になることにあり、それにより特に、結晶性シリコン薄層太陽電池を経済的に製造できるようになる。その層構造及び層構造の機能を、より少ない処理工程で達成することができる。
ドープされた半導体層構造を製造するための本発明による方法、又はこの方法に従って製造される半導体層構造は、これより記述される実施例と同じように実現又は構成することができる。その実施例は、結晶性シリコン薄層太陽電池を記述するが、特許請求の範囲によって与えられるような保護範囲は、それには限定されない。
図1aは、基板1を示しており、その上に、導電性SiC層2が中間層として配置される。中間層の反対側には、基板底面上に金属ベースコンタクト10が被着される。中間層2の上には、シリコンから形成されるシード層3が配置される。このシード層3は、再結晶化され、高濃度にドープされた形において存在する(太陽電池の場合、通常、>1018原子/cmドーパント)。高濃度にドープされたシード層3の上には、標準的(通常、1016〜1017原子/cm)にドープされたシリコン吸収体層7が配置される。
基板1を参照すると、吸収体層7の上に見られるのは放出体層8であり、その上には、2つの金属放出体コンタクト9が配置される。
図1bは、工程の流れを示しており、結果として、図1aによる再結晶化された結晶性シリコン薄層太陽電池の層構造が製造される。工程1では、帯引上げ法(band pulling)(セラミック/Si帯)によって基板が製造される。その後、工程1aでは、基板の洗浄が行われる。次の工程2では、ドープされるか、又はドープされない導電性中間層の堆積が行われる。処理工程3では、ドープされるか、又はドープされない中間層2の上に、シリコンから形成されるシード層が堆積される。当該シード層は、この場合にはシード層内にn型の電気伝導を引き起こすのに適したドーパントを添加される。しかしながら、そのドーパントはp型の電気伝導を引き起こすこともできる。処理工程4では、キャッピング層が堆積される。このキャッピング層は、この場合にはSiOを含む。キャッピング層の被着は、熱酸化によって行うこともできる。処理工程5、すなわち再結晶化工程では、シリコン層3又はシード層3が加熱され、溶融再結晶化(この場合には、ゾーン溶融再結晶化)によって再結晶化される。再結晶化工程5は、3つの部分工程を含む。第1に、溶融工程では、シード層3のシリコンが液相で存在し、第2に、凝固工程において、液体シリコンが標準的には、一方向に凝固し、第3に、溶融及び凝固工程が終了し、シリコンが固体として存在する場合に、焼戻し工程が行われる(その工程では、凝固する際の応力を散逸させるために、シリコンが溶融温度に近いが、それより低い温度に保持される)。
後続の工程6では、キャッピング層4が再び除去される。その後、処理工程7では、光起電活性シリコン吸収体層7の堆積が行われる。後続の工程8では、pn遷移が形成される。この場合には、これは、ドーパントを添加された供給源層の印刷、噴霧又は堆積によって行われ(このドーパントは吸収体層7内に存在するドーパントに対して相補的であり、すなわち、この場合には、p型の電気伝導を引き起こすが、吸収体層7がp型の電気伝導である場合には、n型の電気伝導を引き起こす)、焼戻しによって、活性吸収体層7の中にドーパントが後に、又は同時に導入される。結果として、放出体層8が形成される。工程9では、最終的に、メタライゼーションの適用又は放出体コンタクト9及びベースコンタクト10の被着が行われる。シリコンシード層3は、2つの目的を果たす。上記層によって、シリコン吸収体7のエピタキシャル堆積のための結晶化シードが形成され、且つ当該層は、中間層2とシリコンとの界面において電荷キャリア再結合を低減するためのいわゆる「背面電界」(BSF)層を形成する役割を果たす。この場合に、この目的を果たすために、シード層3は高濃度にドープされる。
図2a(溶融工程前)及び図2b(溶融工程及びメタライゼーション後)は、最新技術による方法(図1)とは対照的に、本発明による方法において、基本構成の機能の削減を必要とすることなく、特にBSF層をなくすことなく、シリコンエピタキシの処理工程(処理工程7における活性シリコン吸収体層の別個の堆積)が、いかに不要になるかを示す。この図では、図1aの層、又は層構造の構成要素に対応する、すなわち図1aに示される配列の層構造の構成要素に対応する層、又は層構造の構成要素が、同じ参照符号によって特定される。本発明による工程では、処理工程2において、任意にドープされるか、又はドープされない中間層の代わりに、少なくとも1つの部分層を含む中間層構造が堆積される(中間層構造は、これ以降、参照符号2によって同様に特定される)。この中間層構造2の部分層のうちの少なくとも1つは、堆積されることになる活性吸収体層内で後にアクセプタ又はドナーとしての役割を果たす、厳密に規定された割合のドーパントを有する。処理工程3では、この処理工程において堆積されるシリコン層(後の吸収体層を表す)のレベルは、後の吸収体層のために、又は太陽電池吸収体のために必要とされるドーピング以下である。再結晶化工程において行われる、後に記述される工程の結果として、本発明による方法では、シリコン吸収体の別個の堆積(最新技術の処理工程7に対応する)は省くことができる。ここで、図2aは、再結晶化工程5の前の、本発明による半導体層の組み合わせの図を示す。多層導電性中間層2又は対応する中間層構造2は、導電性シリコン基板1上に配置又は堆積されている。この中間層構造2は導電性であるが、特に非導電性にして(たとえば、ドープされたSiO)、高濃度にドープすることができ(この場合には、そのドーピングの結果として、n型の電気伝導になるが、p型の電気伝導にすることもできる)、この場合には1つの部分層を含む。中間層構造2の上には、基板の反対側に、(後の)シリコン吸収体層3が堆積される。この場合の上記吸収体層3は、或るドーピング(ここでは、多層中間層2と同様に、n型のドーピングであるが、中間層構造2がp型のドーピングを有する場合には、p型のドーピングにすることができる)を有し、それは、太陽電池吸収体の場合に最終的に生じるドーピングよりも低い。しかしながら、後の吸収体層3は、ドープされないこともできる(ここで、中間層に対してわずかに相補的であるドーピングも技術的に可能であり、再結晶化中に過剰ドープされる)。図2bでは、吸収体層の2つの部分(基板の反対側にあり、中間層構造に隣接する部分3b、及び部分3bの中間層構造2とは反対側にあり、部分3bに隣接する部分3a)が示される。再結晶化工程後の内部への拡散によって、部分3bにおいて、高濃度にドープされたBSF層が形成された。後の吸収体3上に、キャッピング層4が堆積又は配置される(図2a)。この場合には、これは、多層キャッピング層又はキャッピング層構造(後に示される)である。
中間層構造の特徴は、以下のとおりである(これらの特徴は、後に示されるキャッピング層構造にも当てはまる)。
中間層構造2のドーパント源層内のドーパント濃度は通常、約1018〜1022原子/cmである。層構造2のバッファ層はドープされないことができるか、又は約1018原子/cmまでのドーパント濃度を有することができる。これらの値は、溶融又は再結晶化工程前に当てはまる。溶融又は再結晶化工程後に、ドーパント源層(これは、厳密に規定された割合のドーパントを有する上記の部分層に対応する)のための値は通常、>1016原子/cmである。そのドーパント分布は、急激に変化することもあるが、層断面にわたって(層平面に対して垂直に)その工程に合わせて徐々に変化することもできる。中間層構造2において用いられる層(供給源層及びバッファ層)の数は、再結晶化工程の要件に基づく。通常、それは2〜3層である。それにより、原則として、1つの層だけが供給源層として堆積される。それらの層厚は、その工程の熱の経路に応じて調整されなければならない。通常、100〜1,000nmの桁の層厚が用いられる。層材料として、高い工程温度(最大で約1500℃)において半導体純度を保持する全ての材料を用いることができる。したがって、Si、O、C、N、B、P、Al、Ga、Sb、As及び/又はInを含む化合物が用いられ、特にSiO、SiN(xは1以上の整数である)、SiC、BN及び/又はBCが用いられる。
既に述べられたように、中間層構造2のドーピングは、場合によっては、吸収体層3のドーピングに対して相補的にすることもできる。
薄層太陽電池のためにBSF層が用いられる場合には、その層は、後の吸収体層の背面に、すなわち後の吸収体層の基板に面する側に導入され(しかしながら、別法では、後の吸収体層の前面、すなわち後の吸収体層の基板とは反対に面する側に導入することもできる)、Si太陽電池の場合には、一般的に以下の値が用いられる。
・0.1〜5μmの範囲内のBSF層の層厚(拡散プロファイルによって与えられる)。
・約1017〜1021原子/cmの範囲内のBSF層内のドーパント濃度。
しかしながら、その材料及び応用形態によって、これらの値は、上記の範囲外にすることもできる。
処理工程5、すなわち再結晶化工程では、以下のことが行われる。溶融部分工程中に、中間層構造2からドーパントが溶解され、後の吸収体層3の溶融物の中に或る程度均質に分布する。後の吸収体層3の溶融物が再凝固すると、このドーパントは、結果として形成される吸収体層内に取り込まれ、活性化される。ここで、そのドーパントは、後に活性吸収体層(又は太陽電池の基部)になる、この層の基本的なドーピングのために役立つ。後続の焼戻し及び冷却工程では、中間層構造2から、再形成された吸収体層3の中にさらに多くのドーパントが拡散する。吸収体層3の固体状態では、液相に比べて拡散速度が遅くなるので、ここで、ドーパントは、吸収体層3の背面(すなわち、中間層構造2に面した吸収体層3の表面)上に蓄積し、したがって、内部に拡散する結果として、層領域3bの中に、高濃度にドープされたBSF層を形成する。
再結晶化段階において、すなわち再結晶化工程における制御のために、以下のパラメータを利用することができる。
加熱容量、加熱容量の分布、供給量、加熱/冷却ランプ、焼戻し平坦域のレベル(すなわち温度)及び焼戻し時間。これら全てのパラメータは最終的には、a)シリコンが溶融される時間、及びb)経時的な温度推移に影響を与える。本発明による再結晶化工程は、5つの異なる段階によってさらに正確に記述することができる。
1.加熱及び保持段階(温度上昇のためのランプ):
これは通常数分間続き、シリコンの場合の最終的な温度は通常900℃〜1,300℃の範囲内にある(他の材料の場合、材料に応じて、温度を変更しなければならない)。この段階中の制御パラメータは時間、温度推移、平坦域温度、平坦域時間及び/又はプロセスガス雰囲気である。
2.溶融段階:
ここでシリコン層の溶融が達成され、保持される。ゾーン溶融工程中に、加熱容量の分布、供給量、及び或る程度プロセスガス雰囲気も、加熱容量によって決定される。他の溶融方法の場合、それらのパラメータは異なるようにする、すなわち選択することができる。一般的な持続時間は、十分の数秒〜数十秒である。レーザ再結晶化又は電子ビーム再結晶化中には、その時間ははるかに(ナノ秒単位まで)短くなる。
3.再結晶化段階:溶融した層の再凝固
ZMR工程(ゾーン溶融再結晶化工程)中に、供給量、加熱容量及び加熱容量分布、エネルギー散逸(熱伝導、放射及び対流)、並びにエネルギー結合の方向も再結晶化を決定する。これは、再凝固中に生じる偏析のために重要である(後に説明される)。
4.焼戻し段階:
この段階では、温度及び焼戻し時間を調整することによってのみ、すなわち経時的な温度プロファイルによってのみ制御を行うことができる。ここで、ドーピングが導入され、結晶内の歪みの緩和が達成される。この段階における制御パラメータは、温度(複数可)、保持時間(複数可)及び/又は冷却速度(複数可)(ランプ)である。
5.冷却段階:
ここでは、基板構造の室温への冷却が達成される。ここでの制御用パラメータはランプ持続時間及びランプ形状である。詳細には、溶融段階及び再結晶段階は、所望の最終プロファイルが生成されるような拡散、溶解度及び偏析の相互作用において構成されなければならない。
それゆえ、本発明の核心は、活性吸収体層3aのドーピング、同じく吸収体層3aの再結晶化が高温の工程において同時に達成されるという事実、及びその直後に、同じ高温の工程において(段階3の終了時及び段階4中に)、BSF層3bの製造が達成されるという事実にある。先に説明された処理工程の後に、放出体の拡散が達成され、キャッピング層構造4の除去、及びメタライゼーションの適用又は放出体コンタクト9の被着も達成される。
図2bは、本発明による方法で説明されるように製造される結晶性シリコン薄層太陽電池を示す。導電性シリコン基板1(下面にはベースコンタクト10が被着されている)の上には、ベースコンタクトの反対側に位置する表面上に、導電性で、高濃度にドープされた中間層構造2が配置される。中間層構造2の基板の反対側の表面の上方、又はその上には、当該中間層構造に隣接して、内部に拡散され、高濃度にドープされたBSF層3bが配置される。その後、BSF層の中間層の反対側の表面の上方、又はその上には、BSF層に隣接して、標準的にドープされたシリコン吸収体層、すなわち太陽電池の実際の吸収体(参照符号3a)が配置される。吸収体層3aの真上(そのBSF層と反対側にある表面上)の層配列の上端には、放出体層8を見出すことができる。その後、放出体層上には、吸収体の反対側にある表面上に、2つの放出体コンタクト9が配置される。
図2aを参照すると、最新技術と比べて、試みられる変更の有利な拡張も見出すことができる。ドープされないキャッピング層の代わりに、少なくとも1つの部分層を含むキャッピング層構造4が、後の吸収体層3上に堆積される。このキャッピング層構造の少なくとも1つの部分層(例示される場合では、キャッピング層構造4はこの部分層を含む)は、吸収体層のドーパントに対して相補的である、或る割合のドーパントを有する(それゆえ、吸収体層がp型の電気伝導である場合には、n型の電気伝導を生じ、その逆もある)。この場合には、ドーピングはP型の電気伝導を達成する。ここで、このキャッピング層構造4は、処理工程5中に以下のような役割を果たす。溶融部分工程において、ドーパントがキャッピング層構造4から溶解し、後の吸収体層3の溶融物内に或る程度均質に分布する。その溶融物の中に溶解するか、又はこの溶融物の内部に拡散するドーパントの量は、キャッピング層構造4の、後のシリコン吸収体層3に面して位置する、ドープされないか、又は低濃度にドープされる部分層によって制御することができる。処理工程5の凝固部分工程では、キャッピング層構造4からのドーパントの濃度は、偏析過程において後の吸収体層3内で調整される。
液相と固相との間の偏析(これは、熱平衡が存在する場合であっても、2つの隣接する層間に濃度差が生じる過程である。偏析は、たとえば、シリコン内に鉄の汚染物質がある場合に、凝固中に極端な程度まで生じる。固体シリコンの濃度は、液体状態内よりも10倍だけ小さくすることができる)は、その層内の温度勾配、それゆえ凝固の方向を調整することによって制御することができる。偏析は、2つの異なる材料が互いに接する場合に生じる(たとえば、SiO及びSi)。その際、これは固体偏析と呼ばれ、熱平衡状態にある2つの固体層にわたって濃度勾配が維持されるという事実をもたらすことができる。本発明による方法では、固体偏析は、シリコン、又は吸収体層3との界面上で中間層構造2及び/又はキャッピング層構造4のための層材料を巧みに選択することによって利用することができる。
焼戻し工程では、多層キャッピング層4から現在の固体吸収体層3の中に、さらに多くのドーパントが拡散する。この固体拡散によって、吸収体層3に対して相補的にドープされ、太陽電池放出体又は放出体層8(図2bを参照)としての役割を果たす層が、シリコン層の表面上に形成される。
吸収体層内の第3のドーパントの濃度(第3のドーパントはキャッピング層構造4のドープされた部分層から吸収体層3の中に拡散するドーパントである)は通常、溶融又は再結晶化工程前のシリコンの場合、0原子/cm(ドープされない)〜約1018原子/cmであり、溶融又は再結晶化工程後には、約1017〜1022原子/cmであり、3×1018〜2×1021原子/cmであることが好ましい。低濃度にドープされた吸収体層内、又は吸収体層3の低濃度にドープされた領域内のドーパントの濃度は、溶融又は再結晶化工程前で、0原子/cm(ドープされない)〜約1017原子/cmである。溶融又は再結晶化工程後の対応する濃度は、約1014〜1019原子/cmである。太陽電池の場合、1016〜5×1017原子/cmのドーパント濃度(溶融後)が最適である。
先に説明されたように、多層キャッピング層構造4が用いられる場合には、本発明による製造工程の事例では、pn遷移又は放出体層8の別個の形成は同じように不要であり(最新技術における処理工程8)、すなわちpn遷移の形成は同じように、BSF層の形成が達成される高温の工程において達成することができる。多層キャッピング層4を除去した直後に、太陽電池のメタライゼーションを開始することができる。
しかしながら、代替形態として、従来のキャッピング層4を用いることもでき、最新技術の処理工程8と同じようにしてpn遷移を形成することができる(吸収体層3内に存在するドーピング層に対して相補的であるドーパントを添加された供給源層を印刷、噴霧又は堆積することによる。このドーパントは焼戻しによって活性吸収体層3の中に、後に又は同時に導入される)。
オプションでは、基板の反対側にある表面上又は放出体面上で放出体/吸収体層3、8をさらに再結晶化することによって、液体シリコンの厚みを厳密に調整しながら、吸収体の厚みより薄い厚みを有する放出体層を形成することができる。そのような放出体層は典型的には、約1μmの範囲の厚みを有する。
それゆえ、本発明の不可欠な態様は、ベース層に隣接するドープされた層構造からの拡散によって、溶融段階においてベース層又は吸収体層にドーピングし、このドーピングと同時に吸収体層の再結晶化を達成し、供給源層からの拡散によってBSF層を形成することである。したがって、説明された工程は、ただ1つの高温の工程において達成される。
吸収体層のドーピングの制御は、再結晶化速度、さらには前又は後に行われる加熱工程、冷却工程及び焼戻し工程を適合させることによって行うことができる。しかしながら、吸収体層のドーピングの制御は、多層構造、すなわち多層キャッピング層構造及び/又は中間層多層構造を(用いられる部分層の数及び/又はタイプ、そのドーパント含有量及びその厚みに関して)適合させることによって達成することもできる。
現在の最新技術に基づく方法による結晶性シリコン薄層太陽電池の製造を示す概略図である。 本発明に基づく方法による結晶性シリコン薄層太陽電池の製造を示す概略図である。

Claims (34)

  1. 電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法であって、
    第1の工程において、基板ベース層(1)が製造され、
    第2の工程において、該基板ベース層(1)上に、少なくとも1つの部分層を含む中間層構造(2)が堆積され、該中間層構造(2)の該部分層のうちの少なくとも1つは、第1の濃度で第1のドーパントを添加され、
    第3の工程において、ドープされないか、又は第2の濃度で第2のドーパントをドープされる吸収体層(3)が前記中間層構造(2)の上に堆積され、
    再結晶化工程において、前記吸収体層(3)が加熱され、溶融状態にされて、その後、凝固させるために冷却され、
    前記再結晶化工程は、加熱、冷却及び焼戻しを生じさせることを含み、
    前記再結晶化工程の前記加熱において、前記吸収体層(3)を溶融させて前記中間層構造(2)から前記第1のドーパントを溶融状態の前記吸収体層(3)の中に拡散し、
    前記再結晶化工程の前記冷却において、前記吸収体層(3)を再凝固させ、
    前記再結晶化工程の前記焼戻しにおいて、記中間層構造(2)から前記第1のドーパントを固体状態の前記吸収体層(3)の中に拡散し、前記基板ベース(1)に面する前記吸収体層(3)の一部の中に、BSF層(背面電界)を形成することを特徴とする、
    電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  2. 前記第3の工程の後に、且つ前記再結晶化工程の前に、ドープされないキャッピング層構造(4)が前記吸収体層(3)上に被着されることを特徴とし、該キャッピング層構造(4)は前記再結晶化工程の後に再び除去されることを特徴とする、請求項1に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  3. 前記第3の工程の後に、且つ前記再結晶化工程の前に、少なくとも1つの部分層を含むキャッピング層構造(4)が前記吸収体層(3)上に被着され、該キャッピング層構造(4)の該部分層のうちの少なくとも1つは、第3の濃度で第3のドーパントを添加されることを特徴とする、請求項1又は2に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  4. 前記キャッピング層構造(4)は、前記再結晶化工程の後に再び除去されることを特徴とする、請求項3に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  5. 前記半導体層構造の前記基板の反対側にある表面上に、pn遷移又は放出体層が形成されることを特徴とし、前記吸収体層(3)が溶融されるときに、且つ/又は該吸収体層(3)が再凝固しているときに、且つ/又は該吸収体層(3)が凝固した後に、前記第3のドーパントが前記キャッピング層構造(4)から前記吸収体層(3)の中に拡散するように、前記再結晶化工程が制御されるか、又は前記吸収体層(3)が加熱され、冷却され、焼き戻されることを特徴とする、請求項3又は4に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  6. 内部に拡散される第3のドーパントの量は、前記吸収体層(3)に面する側に配置され、ドープされないか、又は低濃度にドープされる、前記キャッピング層構造(4)の部分層の助けによって制御されることを特徴とする、請求項5に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  7. 前記吸収体層(3)が凝固しているとき、且つ/又は凝固した後に、前記吸収体層(3)の中に拡散する前記第3のドーパントの量及び/又は前記第1のドーパントの量は偏析過程によって調整されることを特徴とする、請求項5又は6に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  8. 前記基板の反対側にあるか、又は該基板に面する側にある、前記半導体層構造の表面又は前記吸収体層(3)の表面上に、pn遷移又は放出体層が形成されることを特徴とし、前記第1のドーパント及び前記第2のドーパントに対して相補的である第3のドーパントが前記吸収体層(3)の中に導入されることを特徴とする、請求項1又は2に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  9. 前記第2のドーパントは前記第1のドーパントに対して相補的であることを特徴とするか、又は該第2のドーパントは該第1のドーパントに対して相補的でないことを特徴とする、請求項1から8のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  10. 前記第1のドーパント及び前記第2のドーパントは同じであることを特徴とする、請求項1から9のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  11. 前記第3のドーパントは前記第2のドーパントに対して相補的であることを特徴とするか、又は該第3のドーパントは該第2のドーパントに対して相補的でないことを特徴とする、請求項3から7のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  12. 前記第2のドーパント及び前記第3のドーパントは同じであることを特徴とする、請求項3、4、5、6、7及び11のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  13. 前記第2のドーパントは前記第1のドーパント及び前記第3のドーパントに対して相補的であることを特徴とするか、又は該第1のドーパントは該第2のドーパント及び該第3のドーパントに対して相補的であることを特徴とするか、又は該第3のドーパントは該第1のドーパント及び該第2のドーパントに対して相補的であることを特徴とする、請求項3、4、5、6,7、11及び12のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  14. 相補的なドーピングが前記再結晶化工程において過剰ドープされるように、前記吸収体層(3)は前記中間層構造(2)に対して相補的にドープされることを特徴とする、請求項1から13のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  15. 前記中間層構造(2)の部分層のうちの少なくとも1つの層厚は、10nmより厚く且つ/もしくは10,000nmより薄いことを特徴とし、且つ/又は該中間層構造はSi、O、C、N、B、P、Al、Ga、Sb、As及び/もしくはInの化合物を含むことを特徴とし、且つ/又は該中間層構造(2)は導電性であることを特徴とする、請求項1から14のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  16. 前記キャッピング層構造(4)の部分層のうちの少なくとも1つの層厚は、10nmより厚く且つ/もしくは10,000nmより薄いことを特徴とし、且つ/又は該キャッピング層構造はSi、O、C、N、B、P、Al、Ga、Sb、As及び/もしくはInの化合物を含むことを特徴とする、請求項2、3、4、5、6、7、11、12及び13のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  17. 加熱容量、及び/又は該加熱容量の分布、及び/又は供給量、及び/又は少なくとも1つの加熱ランプ、及び/又は少なくとも1つの冷却ランプ、及び/又は焼戻し平坦域(tempering plateau)の温度、及び/又は焼戻し時間を介して制御が行われることを特徴とする、請求項1から16のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  18. 温度及び/又は焼戻し時間を介して、又は経時的な温度プロファイルによって制御が行われることを特徴とする、請求項1から17のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  19. 前記吸収体層(3)内の温度勾配、及び/又は前記キャッピング層構造(4)内の温度勾配、及び/又は該吸収体層(3)と該キャッピング層構造(4)との間の温度勾配に関して制御が達成されることを特徴とする、請求項2から7、11から13および16のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  20. 前記pn遷移又は前記放出体層が形成されることを特徴とし、前記第3のドーパントを添加される供給源層が、前記吸収体層(3)に被着されるか、該吸収体層(3)上に印刷、噴霧、又は堆積され、その後、又はそれと同時に、前記第3のドーパントは焼戻しによって前記吸収体層(3)の中に導入されることを特徴とする、請求項5から8のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  21. 前記第2の濃度は、前記製造するための方法の終了後に前記吸収体層(3)において達成されるべきドーパント濃度以下になるように選択されることを特徴とする、請求項1から20のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  22. 前記吸収体層(3)の前記ドープは、再結晶化速度及び/又は再結晶化温度を介して制御されることを特徴とする、請求項1から21のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  23. 前記吸収体層(3)の前記ドープは、前記キャッピング層構造(4)及び/又は前記中間層構造(2)の個々の層の数、厚み及び/又はドーパント含量を介して制御されることを特徴とする、請求項2から7、11から13、16、および19のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  24. 付加的な再結晶化工程の結果として、前記吸収体層(3)は、所定の厚み領域において、前記基板の反対側において溶融されることを特徴とする、請求項1から23のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  25. 前記溶融される厚み領域は、前記吸収体層(3)の厚みより薄いことを特徴とし、且つ/又は放出体層が0.1μmより厚く且つ/もしくは10μmより薄い厚みで形成されることを特徴とする、請求項24に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  26. 前記再結晶化工程もしくは前記溶融の前の前記吸収体層(3)内の前記第3のドーパントの濃度は、0原子/cmより高く且つ/もしくは1018原子/cmより低いことを特徴とし、且つ/又は該再結晶化工程もしくは該溶融の後の該濃度は、1016原子/cmより高く且つ/もしくは1023原子/cmより低いことを特徴とする、請求項3から7、11、12、および20のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  27. 前記再結晶化工程もしくは前記溶融の前の前記中間層構造(2)内の前記第1のドーパントの濃度は、0原子/cmより高く且つ/もしくは1023原子/cmより低いことを特徴とし、且つ/又は該再結晶化工程もしくは該溶融の後の該濃度は、1016原子/cmより高いことを特徴とする、請求項1から26のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  28. 前記再結晶化工程もしくは前記溶融の前の前記吸収体層(3)内の前記第2のドーパントの濃度は、0原子/cmより高く且つ/もしくは1017原子/cmより低いことを特徴とし、且つ/又は該再結晶化工程もしくは該溶融の後の該濃度は、1014原子/cmより高く且つ/もしくは1019原子/cmより低いことを特徴とする、請求項1から27のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  29. 前記第1のドーパント及び前記第2のドーパントはn型の電気伝導を生じる(nnp構造)ことを特徴とし、且つ前記第3のドーパントはp型の電気伝導を生じることを特徴とし、又はその逆に該第1のドーパント及び該第2のドーパントはp型の電気伝導を生じることを特徴とし、且つ該第3のドーパントはn型の電気伝導を生じる(ppn構造)ことを特徴とし、又は該第1のドーパント及び該第3のドーパントはn型の電気伝導を生じることを特徴とし、且つ該第2のドーパントはp型の電気伝導を生じる(npn構造)ことを特徴とし、又はその逆である(pnp構造)ことを特徴とし、又は該第2のドーパント及び該第3のドーパントはn型の電気伝導を生じることを特徴とし、且つ該第1のドーパントはp型の電気伝導を生じる(pnn構造)か、又はその逆である(npp構造)ことを特徴とする、請求項3から7、11、12、20、および26のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  30. 前記基板ベース層(1)上及び/又は前記吸収体層(3)上に金属コンタクト層が被着されるか又はメタライゼーションが適用されることを特徴とする、請求項1から29のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  31. 前記放出体層上に放出体コンタクトが被着されることを特徴とする、請求項5から8、20、および25のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  32. 前記基板ベース層(1)及び/又は前記吸収体層(3)はシリコン(Si)を含み、且つ/又は導電性であることを特徴とする、請求項1から31のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  33. 前記キャッピング層(4)又は前記キャッピング層構造(4)は堆積又は熱酸化によって形成されることを特徴とする、請求項2から7、11から13、16、19、および24のいずれか一項に記載の電子部品及び太陽電池のためのドープされた半導体層構造を製造するための方法。
  34. 電子部品の製造の分野における、又は薄層太陽電池を製造するための、又はその分野における、請求項1から33のいずれか一項に記載の製造方法。
JP2007530678A 2004-09-15 2005-09-14 半導体層の再結晶化及びドーピングを同時に行うための方法並びにこの方法によって製造される半導体層構造 Expired - Fee Related JP5478825B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004044709A DE102004044709A1 (de) 2004-09-15 2004-09-15 Verfahren zur gleichzeitigen Rekristalisierung und Dotierung von Halbleiterschichten und nach diesem Verfahren hergestellte Halbleiterschichtsysteme
DE102004044709.8 2004-09-15
PCT/EP2005/009898 WO2006029849A1 (de) 2004-09-15 2005-09-14 Verfahren zur gleichzeitigen rekristallisierung und dotierung von halbleiterschichten und nach diesem verfahren hergestellte halbleiterschichtsysteme

Publications (2)

Publication Number Publication Date
JP2008513976A JP2008513976A (ja) 2008-05-01
JP5478825B2 true JP5478825B2 (ja) 2014-04-23

Family

ID=35376985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007530678A Expired - Fee Related JP5478825B2 (ja) 2004-09-15 2005-09-14 半導体層の再結晶化及びドーピングを同時に行うための方法並びにこの方法によって製造される半導体層構造

Country Status (7)

Country Link
US (2) US7838437B2 (ja)
EP (1) EP1792349B1 (ja)
JP (1) JP5478825B2 (ja)
AT (1) ATE504087T1 (ja)
DE (2) DE102004044709A1 (ja)
ES (1) ES2359639T3 (ja)
WO (1) WO2006029849A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2243166A1 (en) * 2007-12-31 2010-10-27 Rafael Nathan Kleiman High efficiency silicon-based solar cells
EP2422373B1 (en) * 2009-04-21 2024-06-05 Tetrasun, Inc. Method for manufacturing high efficiency solar cell structures
US9184314B2 (en) 2010-03-26 2015-11-10 Tetrasun, Inc. Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture
DE102012100147A1 (de) 2012-01-10 2012-12-13 Schott Solar Ag Verfahren zur Herstellung von mono-, quasimono- oder multikristallinen Metall- oder Halbmetallkörpern
US9673341B2 (en) 2015-05-08 2017-06-06 Tetrasun, Inc. Photovoltaic devices with fine-line metallization and methods for manufacture

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4046618A (en) * 1972-12-29 1977-09-06 International Business Machines Corporation Method for preparing large single crystal thin films
JPS59205711A (ja) * 1983-03-31 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4707217A (en) * 1986-05-28 1987-11-17 The United States Of America As Represented By The Secretary Of The Navy Single crystal thin films
US5238879A (en) 1988-03-24 1993-08-24 Siemens Aktiengesellschaft Method for the production of polycrystalline layers having granular crystalline structure for thin-film semiconductor components such as solar cells
JP3262232B2 (ja) * 1990-09-25 2002-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE4315959C2 (de) 1993-05-12 1997-09-11 Max Planck Gesellschaft Verfahren zur Herstellung einer strukturierten Schicht eines Halbleitermaterials sowie einer Dotierungsstruktur in einem Halbleitermaterial unter Einwirkung von Laserstrahlung
JPH0878711A (ja) * 1994-09-06 1996-03-22 Sharp Corp 薄膜太陽電池およびその製造方法
AUPM982294A0 (en) * 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
JPH09181344A (ja) * 1995-12-27 1997-07-11 Tdk Corp 多結晶Si薄膜太陽電池及びその製造方法
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
US6632730B1 (en) * 1999-11-23 2003-10-14 Ebara Solar, Inc. Method for self-doping contacts to a semiconductor
JP2002261305A (ja) * 2001-02-28 2002-09-13 Toyota Central Res & Dev Lab Inc 薄膜多結晶シリコン太陽電池及びその製造方法
US6777317B2 (en) * 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
JP2004006703A (ja) * 2002-03-26 2004-01-08 Advanced Lcd Technologies Development Center Co Ltd 半導体のアニールおよびドーピングのための処理方法ならびにその装置

Also Published As

Publication number Publication date
EP1792349A1 (de) 2007-06-06
US7838437B2 (en) 2010-11-23
EP1792349B1 (de) 2011-03-30
ES2359639T3 (es) 2011-05-25
ATE504087T1 (de) 2011-04-15
DE502005011195D1 (de) 2011-05-12
US8168972B2 (en) 2012-05-01
WO2006029849A1 (de) 2006-03-23
US20080311697A1 (en) 2008-12-18
JP2008513976A (ja) 2008-05-01
DE102004044709A1 (de) 2006-03-16
US20110018102A1 (en) 2011-01-27

Similar Documents

Publication Publication Date Title
KR101807381B1 (ko) 안정화된 효율을 가지는 광기전력 소자를 생산하기 위한 방법 및 디바이스
US8263176B2 (en) Method for fabricating a photovoltaic element with stabilised efficiency
KR100437296B1 (ko) 박막트랜지스터및그제조방법
US6468884B2 (en) Method of forming silicon-contained crystal thin film
US6692981B2 (en) Method of manufacturing a solar cell
US10910509B2 (en) Method for improving wafer performance for photovoltaic devices
JP5478825B2 (ja) 半導体層の再結晶化及びドーピングを同時に行うための方法並びにこの方法によって製造される半導体層構造
JP3377160B2 (ja) 半導体装置およびその製造方法
US5225367A (en) Method for manufacturing an electronic device
JPH10150004A (ja) 半導体装置及びその製造方法
JP2001332494A (ja) 半導体素子の製造方法および半導体素子
CN1037050A (zh) 改进的溶液生长硅薄膜的方法
US20180240671A1 (en) Liquid phase epitaxy doping and silicon pn junction photovoltaic devices
JPS5944874A (ja) Mis型半導体装置の製造方法
JPH10303442A (ja) 半導体膜形成用基板及びそれを用いた半導体装置
JPH0437061A (ja) 半導体膜形成方法
JPH04314325A (ja) 半導体装置の製造方法
JPS6362894B2 (ja)
JPS6316652A (ja) 半導体装置及びその製造方法
JPS6321838A (ja) CdTeのPN接合形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111004

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140212

R150 Certificate of patent or registration of utility model

Ref document number: 5478825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees