JP5475886B2 - 電源 - Google Patents

Description

本発明の分野は、包括的に、電源に関し、より具体的には、汎用ＤＣ出力電源に関する。

［関連出願情報］
本出願は、本明細書で完全に述べられているかのように、参照により組込まれる、２００９年６月２８日に出願された米国仮出願第６１／２２９，２１７号の利益を主張する。

電源又は変換器の２つの主要なクラス：（１）ＡＣ−ＤＣ及び（２）ＤＣ−ＤＣが存在する。ＡＣ−ＤＣ電源は、一般に、その入力としてのＡＣライン電圧をＤＣ出力電圧に変換し、例えば、家庭用オーディオ増幅器等の用途に見出される。ＡＣ−ＤＣ電源は、一般に、リニア電源又はスイッチング電源として実装することができる。ＤＣ−ＤＣ電源は、１つの既存のＤＣ電圧を別のＤＣ電圧に、例えば、電池から別のより高い又はより低い電圧レベルに変換する。ＤＣ−ＤＣ電源は、通常、スイッチング電源とともに実装される。一般的な使用の場合、ＤＣ−ＤＣ電源は、電圧を変換し、また、入力と出力との間の絶縁を提供する。

従来の電源の一般的な構成要素は、変圧器、整流器、及び平滑化／蓄電キャパシタを含む。スイッチング電源において一般に利用される更なる構成要素は、制御ＩＣチップ、パワートランジスタ、電磁干渉（ＥＭＩ）を防止するフィルタリング及びスクリーニングを含む。益々小さな機器に対する需要が、スイッチング電源の優位性をもたらした。

例えば家庭用オーディオ増幅器で使用される、従来のリニア電源は、大きく重く費用がかかる変圧器を使用して、低周波数の高電圧ＡＣライン電源を、増幅器又は他の用途に適した低電圧に変換する。高電圧ＡＣライン電源は、最初により低いＡＣ電圧にドロップダウンされ、次に、より低いＡＣ電圧波形が、ＤＣに整流される。しかし、整流電圧は、不連続であるため、増幅器用の平滑な電圧を提供するために、大きな蓄電キャパシタが必要とされる。そうであっても、ＤＣ電源は、依然としてＤＣ上にかなりの不規則性（リップル電圧）が重畳されており、増幅器設計及びレイアウトに関してかなりの配慮がなされない限り、増幅器出力で可聴のハム及びバズとして顕在化する可能性がある。

こうした電源の設計は比較的簡単で、ＥＭＩ放射は比較的低いが、変圧器は、大きく、重く、非常に費用がかかる。蓄電キャパシタもまた、大きく、費用がかかる。そのため、この電源手法の全体のバルクは、軽量で低プロファイル設計に対する使用を不可能にする。電源の電力損失は、比較的低く、総合効率は、一般に８５％〜９０％の範囲に見出される。

リニア電源の使用に対する代替法は、スイッチングモード（switched-mode）電力変換技法を使用することである。この技法では、ライン電圧は、最初に整流され、全ライン電圧において平滑化される。これは、蓄電キャパシタが、リニア電源に比較して小さくなり、同様に費用がかからなくなることを可能にする。その結果得られる高電圧ＤＣ信号は、その後、非常に高い周波数（通常、数十ｋＨｚ）でチョッピングされることによって低電圧に変換されて、ＡＣ出力信号が生成され、そのＡＣ出力信号が、小型の変圧器を通じて低電圧に変換される。動作周波数が、リニア電源の場合よりずっと高いため、変圧器は、従来のリニア電源の場合よりずっと小さくすることができる。しかし、変圧器の出力側のＡＣ信号は、再び、ＤＣを得るために整流されなければならず、リニア電源の場合より小さな蓄電キャパシタではあるものの、蓄電キャパシタによって依然として平滑化されなければならない。こうした電源の例は、ラップトップコンピューターに電力供給するために一般に使用される外部電源である。

この手法において被らなくてはならない１つの不利益は、効率を維持するために、ＤＣのチョッピングが、不連続で方形の波形を有する高周波ＡＣを生成することである。こうした波形は、無線周波数干渉（ＥＭＩ）を引起すように放射する高レベルの非常に高い周波数を生成する。これらの放射を許容可能な限度まで低減するために、注意深い設計、レイアウト、及びスクリーニングが必要とされる。スイッチング周波数構成要素もまた、入力ライン及び出力ラインから取除かれるか又は絶縁される必要があり、電源のコスト及び容積を増加させる特別な磁気構成要素を必要とする。効率は、理論的には非常に高くすることができるが、通常、８０％〜９０％の範囲内に存在する。全体では、スイッチングモード電源のサイズ及び重量は、従来のリニア電源に比較してかなり低減され、基本構成要素のコストもまた低くすることができる。しかし、スイッチング電源の設計に固有の複雑さは、設計及び認可（certification）コストをかなり増加させ、結果として、市場に出るまでの時間が何か月もかかる可能性がある。

要するに、リニア電源は、サイズ及びプロファイルが大きく、比較的高価で、重い傾向がある。リニア電源は、効率及び低いＥＭＩの点で有利である。スイッチング電源は、小型で重量が小さい傾向がある。高周波動作のため、スイッチング電源の変圧器及びキャパシタは、リニア電源の場合より小さい傾向がある。しかし、スイッチング電源は、リニア電源より効率が低く、注意深いフィルタリング及びスクリーニングを必要とするかなり大きなＥＭＩを生成する可能性がある。スイッチング電源はまた、より複雑で、制御回路部及び電力スイッチングデバイスを必要とする。スイッチング電源は、設計するのに長くかかり、一般に、リニア電源より費用がかかる。この傾向は、高周波動作を必要とする益々小型の電源に向かっており、したがって、ＥＭＩに関連するより潜在的な問題に向かっている。

より大きな電源は、これまで述べられた技法に対する代替の電源技法である３相発電を利用することができる。３相システムでは、３つの電力ラインが、異なる時間にその瞬時ピーク値に達する、同じ周波数であるが異なる位相の３つの交流電流を運ぶ。電流波形は、互いから１２０度だけオフセットしている（すなわち、各電流は、他の２つの波形から１サイクルの１／３だけオフセットしている）。波形のこのスタガリング（staggering）は、減少しているがそれでもかなりのリップルがある状態で、エネルギーが負荷（複数の場合もあり）に連続して提供されることを可能にする。結果として、一定量の電力が、電流の各サイクルにわたって伝達される。変圧器を用いて、３相電力網において種々の時点で電圧レベルをステップアップするか又はステップダウンすることができる。３相整流器ブリッジは、一般に６つのダイオードを含み、２つのダイオードが、３相の各ブランチのために使用される。

３相電源システムは、いくつかの利点を有するが、或る欠点又は制限も受ける。例えば、最低限３つの導体又は電力ライン、及び、各ブランチを（変圧器を用いて）レベルシフトさせて整流する回路部の３つのセットが一般に必要とされる。同様に、リップルは、単相電源に比べて低減されるが、依然としてかなりの程度あり、一般に、許容可能なレベルまで減少させることを畜電キャパシタに要求する。

ＥＭＩが最低限度の状態で、小型で、軽量で、適度に安価にすることができる電源又は変換器が必要とされている。スイッチング電源の複雑さ及び複雑化（complexity and complication）を回避する電源が更に必要とされている。大きな構成要素の必要性を低減でき、したがって、サイズ及びプロファイルを小さくしかつ軽量にすることができる電源が更に必要とされている。

一態様では、ＤＣ出力波形の生成について出力波形が最低限の平滑化しか必要としないように、１つ又は複数の入力波形が、整形されるか又はその他の方法で選択される電源が提供される。

１つ又は複数の実施の形態によれば、絶縁変圧器に提供される前に整形されるか又はその他の方法で選択される１つ又は複数の入力波形をもって電源が提供される。入力波形の性状は、変換済み波形が、ＤＣ出力波形の生成のために平滑化を全く必要としないか又は最小限の平滑化しか必要としないように、整形又は選択される。

電源は、波形発生器、電圧レベルをステップアップ（又はステップダウン）するためのレベル変換ステージ、整流ステージ、及び信号合成器を備えることができる。波形発生器は、相補的波形を生成することができ、それにより、相補的波形のそれぞれが整流され合成された後、相補的波形の和が一定になり、したがって、ＤＣ出力波形の生成のために平滑化を全く必要としないか、又は、最小限の平滑化しか必要としなくなる。

一実施の形態では、ＤＣ出力電源は、波形発生器、少なくとも１つの変圧器、整流ステージ、及び信号合成器を備える。波形発生器は、相補的波形を生成することができ、それにより、相補的波形のそれぞれが整流され合成された後、相補的波形の和が一定になる。相補的波形は、好ましくは、同一であるが互いに９０度位相がずれているが、他の実施の形態では、波形は、異なる関係を有することができる。相補的波形は、一対の変圧器又は別個の巻線を有する単一の変圧器に印加される。変圧器の出力は、一対の整流信号を出力する整流ステージに提供される。整流信号は、ともに加算されると、その和が一定になる特性を有する。整流信号は、信号合成器に提供され、信号合成器は、信号を加算し、一定ＤＣ出力信号を生成する。

或る特定の実施の形態では、出力電圧は、監視され、電源の入力側にフィードバックされ、それにより、変圧器（複数の場合もあり）に印加される前に、相補的波形信号の振幅又は他の特性が調整される。

他の実施の形態では、変圧器（複数の場合もあり）の代わりに、スイッチドキャパシタ技法を使用して、相補的波形の電圧レベルを調整（例えば、ステップアップ）する。他の点に関して、電源は同様な方式で作動する。

本明細書で述べる実施の形態は、１つ又は複数の利点をもたらすことができ、１つ又は複数の利点は、高い効率を保持しながら、大きな構成要素を少なくして、従来の電源に比べて、小型で、軽量で、薄く、かつ／又は、安価になることを含む。電源は、最小の又は無視できるＥＭＩを生成するように設計することができる。電源は、設計し製造するのが簡単であるため、より迅速に市場に提供することができ、したがって、より速い製品設計サイクルをもたらす。

更なる実施の形態、代替形態、及び変形形態が、同様に、本明細書で述べられるか、又は、添付図面に示される。

信号レベル変換のために１つ又は複数の変圧器を使用した、本明細書で開示されるＤＣ出力電源の概念ブロック図である。 一例による、図１に示す電源の動作(operation)を示す波形図のセットである。 別の例による、図１に示す電源の動作を示す波形図のセットである。 図１の概念ブロック図によって開示される電圧制御式ＤＣ出力電源の一実施形態の構成要素を示すブロック図である。 図１の概念ブロック図によって開示される電流制御式ＤＣ出力電源の一実施形態の構成要素を示すブロック図である。 本明細書で開示される種々の実施形態に関連して使用することができる信号発生器の一例を示すブロック図である。 図１と同様の技法を使用するが、スイッチドキャパシタ回路を用いて実装される電源の一実施形態を示す概略図である。 本明細書で開示されるＤＣ出力電源の概念ブロック図である。 本明細書で開示される種々の実施形態に関連して使用することができる信号発生器の第２の例を示すブロック図である。 信号発生器によって出力することができる一対の周波数変調信号の例を示す波形図である。 異なる入力波形の１つを使用して図１の原理に従って動作するＤＣ電源の一部分の概略図である。 異なる入力波形の１つを使用して図１の原理に従って動作するＤＣ電源の一部分の概略図である。 積分器として構成された増幅器を有するＤＣ電源の一部分の概略図である。 積分器特性を有するトランスコンダクタンス増幅器を有するＤＣ電源に関連して使用することができる波形図である。 電力増幅器を線形化するためにフィードフォワード技法を使用するＤＣ電源の一部分の概略図である。 フィードフォワード技法とフィードバック技法の両方を使用するＤＣ電源の一部分の概略図である。 フィードフォワード技法とフィードバック技法の両方を使用するＤＣ電源の別の実施形態の概略図である。 マルチステージ電力変換器を形成するためにスイッチドキャパシタを使用する実施形態の概略図である。 正ブースター回路及び反転ブースター回路の組合せを有するスイッチドキャパシタ電源を示す概略図である。

１つ又は複数の実施形態によれば、絶縁変圧器に提供される前に整形されるか又はその他の方法で選択される１つ又は複数の入力波形をもって電源が提供される。入力波形の性状は、変換済み波形が、ＤＣ出力波形の生成について最小の整流及び／又は平滑化を必要とするように、整形されるか、選択されるか、又はその他の方法で生成される。

図８は、本明細書で開示される電源８００の概念ブロック図である。図８では、信号源（波形）発生器８０５は、一対の相補的波形信号８２３、８２４を生成する。相補的波形信号８２３、８２４は、レベル変換ステージ８３０を通じて出力（整流）ステージ８４０に結合された後に一定ＤＣ出力レベルを提供するように選択され、出力（整流）ステージ８４０で、レベル変換された信号は、出力ステージ８４０における蓄電／平滑化キャパシタ要件を最小にしながら、整流され合成される。相補的波形信号８２３、８２４は、好ましくは、本明細書において後で述べるタイプである。相補的波形信号８２３、８２４は、本明細書で更に詳述されるように、例えば１つ若しくは複数の変圧器又はスイッチングキャパシタ網として具現化することができるブロック８３５、８３６を介してそれぞれステップアップ又はステップダウンされる。レベル変換ステージ８３０は、信号８３７、８３８を出力ステージ８４０に提供する。第１のレベル変換ブロック８３５からの信号８３７は、出力ステージ８４０の第１の整流器ブロック８６０に提供される。第２のレベル変換ブロック８３６からの信号８３９は、出力ステージ８４０の第２の整流器ブロック８６１に提供される。整流器ブロック８６０、８６１はそれぞれ、例えば全波整流器ブリッジとして具現化することができる。整流器ブロック８６０、８６１の整流済み出力信号８６６、８６７は、ともに加算されると、得られる結果が一定のＤＣレベルとなるように本質的に相補的である波形である。そのため、整流済み出力信号８６６、８６７は、信号合成器８７０に提供され、信号合成器８７０は、整流済み出力信号８６６、８６７を加算するか又はその他の方法で合成し、一般に蓄電／平滑化キャパシタを必要とすることなく、本質的に実質的に一定であるＤＣ出力信号８８５を提供する。

図１は、図８の一般原理に基づき、かつ、信号レベル変換器用の１つ又は複数の変圧器を使用する、本明細書で開示されるＤＣ出力電源１００の概念ブロック図である。図１に示すように、信号源（波形）発生器１０５は、信号ライン１２３、１２４を通じて一対の相補的波形信号Ｖ_ＩＮ１、Ｖ_ＩＮ２を生成する。相補的波形信号Ｖ_ＩＮ１、Ｖ_ＩＮ２は、変圧器ステージ１３０を通じて出力ステージ１４０に結合された後に一定ＤＣ出力レベルを提供するように選択され、出力ステージ１４０で、信号は、出力ステージ１４０における蓄電／平滑化キャパシタ要件を最小にしながら、整流され合成される。相補的波形信号Ｖ_ＩＮ１、Ｖ_ＩＮ２は、好ましくは、本明細書において後で述べるタイプである。相補的波形信号Ｖ_ＩＮ１、Ｖ_ＩＮ２は、変圧器ステージ１３０を通じて、より具体的には、変圧器ステージ１３０のそれぞれの変圧器１３５、１３６を通じて出力ステージ１４０に結合される。変圧器１３５、１３６は、本質的にステップアップとすることもできるし、ステップダウンとすることもでき、また、相補的波形信号Ｖ_ＩＮ１、Ｖ_ＩＮ２の振幅が同じであると仮定すると、好ましくは特性が同一である。変圧器１３５、１３６は、入力信号１２３、１２４用と出力信号１３７、１３８用の別個の巻線を有するが、同じ磁気コア（複数の場合もあり）を共有する単一変圧器として物理的に具現化することもできるし、そうでなければ、変圧器１３５、１３６は、物理的に別個の２つの変圧器として物理的に具現化することもできる。

変圧器ステージ１３０は、信号１３７、１３８を出力ステージ１４０に提供する。変圧器１３５の２次出力からの信号１３７は、出力ステージ１４０の第１の整流器ブロック１６０に提供される。変圧器１３６の２次出力からの信号１３９は、出力ステージ１４０の第２の整流器ブロック１６１に提供される。整流器ブロック１６０、１６１はそれぞれ、例えば全波整流器ブリッジとして具現化される。整流器ブロック１６０、１６１の整流済み出力信号１６６、１６７は、ともに加算されると、得られる結果が一定のＤＣレベルとなるように本質的に相補的である周期波形とすることができる。そのため、整流済み出力信号１６６、１６７は、信号合成器１７０に提供され、信号合成器１７０は、整流済み出力信号１６６、１６７を加算し、一般に蓄電／平滑化キャパシタを必要とすることなく、本質的に実質的に一定であるＤＣ出力信号１８５を提供する。実際には、少量のリップルが発生する可能性があり、少量のリップルは、整流器ブロック１６０、１６１の出力において、かつ／又は、信号合成器１７０の後等の任意の好都合な場所に設けることができる比較的小さな平滑化キャパシタ（複数の場合もあり）（図示せず）を用いて平滑化することができる。

生成される波形_ＩＮ１、Ｖ_ＩＮ２の特性は、信号が、変換され、整流され、合成（例えば、加算）された後、結果として得られる出力信号１８５が一定のＤＣレベルとなるような周期波形となるように選択される。好ましくは、波形_ＩＮ１、Ｖ_ＩＮ２は、形状が同一であるが互いに９０度だけオフセットしている。また、波形は、好ましくは、全体が平滑であり、ＥＭＩの観点から望ましくない可能性があるスパイク又は他の特徴部がない。信号Ｖ_ＩＮ１、Ｖ_ＩＮ２に適した波形の例は、図１に示され、また、図２により詳細に示される。図２では、グラフ２Ａ及び２Ｂは、それぞれ波形Ｖ_ＩＮ１、Ｖ_ＩＮ２を示し（図２において波形２０３、２０４として表される）、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２はそれぞれ、非反転／反転交番二乗余弦波形を構成するが互いに９０度だけ位相オフセットしている。全波整流後、結果として得られる波形２１３、２１４は、グラフ２Ｃ及び２Ｄに示され、それぞれ波形Ｖ_ＩＮ１、Ｖ_ＩＮ２に関連する。波形２１３、２１４は、互いに９０度だけオフセットした正弦波形である、すなわち、正弦及び余弦の関係を有し、元の波形Ｖ_ＩＮ１、Ｖ_ＩＮ２の位相オフセットを反映する。ともに加算されると、整流済み波形２１３、２１４は、グラフ２Ｅに示すように、一定のＤＣ出力レベルを有する出力波形２２０をもたらす。換言すれば、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２の整流及び加算は、一般に、従来のスイッチング電源において通常必要とされるような大きな蓄電／平滑化キャパシタを必要とすることなく、一定のＤＣ出力レベルをもたらす。

図２のグラフ２Ａ及び２Ｂに示す波形２０３、２０４以外に、他の波形もまた使用され、同様な最終結果を提供できる。図３は、整流及び加算後に一定のＤＣレベルを提供するように選択された相補的周期波形の第２の例を示す。図３では、グラフ３Ａ及び３Ｂは、それぞれ波形Ｖ_ＩＮ１、Ｖ_ＩＮ２（図３の波形３０３、３０４として示される）を示し、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２はそれぞれ、非反転／反転交番三角形波を有するが互いに９０度だけ位相オフセットした三角波形を構成する。全波整流後に、結果として得られる波形３１３、３１４が、グラフ３Ｃ及び３Ｄに示され、それぞれ波形Ｖ_ＩＮ１、Ｖ_ＩＮ２に関連する。整流済み波形３１３、３１４はともに、互いに９０度だけ位相オフセットした、対称形状を有する正の三角波形であり、元の波形Ｖ_ＩＮ１、Ｖ_ＩＮ２の位相オフセットを反映する。ともに加算されると、整流済み波形３１３、３１４は、グラフ３Ｅに示すように、一定のＤＣ出力レベルを有する出力波形３２０をもたらす。整流済み波形３１３、３１４が、三角波の立上り部分及び立下り部分について同じ直線傾斜を有するため、第１の整流済み波形３１３の電圧の降下は、第２の整流済み波形３１４の電圧の上昇に一致し、逆もまた同様である。そのため、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２の整流及び加算は、一般に、従来のスイッチング電源において通常必要とされるような大きな蓄電／平滑化キャパシタを必要とすることなく、一定のＤＣ出力レベルをもたらす。

図２及び図３に示すＶ_ＩＮ１、Ｖ_ＩＮ２の波形以外に、他の波形もまた使用することができる。好ましくは、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２は、変換され全波整流された後、整流済み波形が、ともに加算されて、一定のＤＣ出力レベルをもたらすことができるよう、互いに相補的となるように選択又は生成される。こうした波形は、整流済み波形であって、その立上り傾斜及び曲率が、その立下り傾斜及び曲率と同じとなるように本質的に対称である、整流済み波形をもたらす周期波形を含むことができる。同様に、整流済み波形は、好ましくは、その「正（positive）」及び「負（negative）」の交番波が、形状が同一であるが互いから反転するように、その中間点の周りに対称である。図２及び図３に示す波形例は、上記基準を満たす。こうした整流済み波形が、同一であるが互いに９０度だけオフセットしている場合、整流済み波形の対称性は、１つの整流済み波形の上昇が、他の整流済み波形の降下に正確に一致することになり、したがって、一定の合成出力レベルをもたらすことを意味する。

上記に加えて、より複雑な波形もまた、Ｖ_ＩＮ１、Ｖ_ＩＮ２に使用することができる。例えば、波形Ｖ_ＩＮ１、Ｖ_ＩＮ２は、いくつかの異なる調波で構成することができ、かつ／又は経時的に変動することができる。

上述した電力変換技法は、電圧ベース電源又は電流ベース電源に適用することができる。より詳細な例は、本明細書で更に述べられる。

図４は、図１の概念ブロック図に従って開示される電圧制御式ＤＣ出力電源４００の一実施形態の構成要素を示すブロック図である。電源４００は、電池等のローカル電力源によって供給することもできるし、ライン電源等の外部電力源によって供給することもできる。図４では、信号発生器４０５は、好ましくは本質的に周期的であり、かつ、Ｖ_ＩＮ１及びＶ_ＩＮ２について上記で述べた特性を一般に有する一対の相補的波形信号４１２、４１３を生成する。すなわち、波形信号４１２、４１３は、変圧器ステージを通じて結合され、整流され、合成された後に、一定のＤＣ出力を提供するように整形又は選択される。相補的波形信号４１２、４１３は、電圧制御式増幅器（ＶＣＡ）４１５に提供され、電圧制御式増幅器（ＶＣＡ）４１５は、フィードバックセンス増幅器４９０を介してＤＣ出力信号４８５から受信されるフィードバックに基づいて波形信号４１２、４１３の振幅を調整する。いくつかの実施形態では、電圧制御式増幅器４１５は、フィードバック経路４９１及びセンス増幅器４９０を省略することができるため、省略することができる。

電圧制御式増幅器４１５は、図１及び図２の同様な例で使用される波形と同様の例を示す、図４に示すオーバレイグラフの波形４２３、４２４によって反映されるように、振幅調整済みの一対の相補的波形信号Ｖ_ＩＮ１及びＶ_ＩＮ２をそれぞれ線形増幅器４３０、４３１に出力する。線形増幅器４３０、４３１の電力入力は、電源レール＋Ｖ及びＶに接続され、線形増幅器４３０、４３１は、本質的にレールからレールに及ぶ増幅済み信号４３２、４３３（増幅器４３０、４３１によるわずかな損失を受ける）を出力する。１つの波形例についての信号４３２、４３３の電圧特性は、図４に示すオーバレイグラフ４４０及び４４１（波形Ｖｐ１及びＶｐ２を示す）でそれぞれ反映され、その場合、最初に生成された波形はＶ_ＩＮ１及びＶ_ＩＮ２用のグラフ４２３、４２４として現れる。Ｖｐ１及びＶｐ２の対応する電流特性は、オーバレイグラフ４４２及び４４３（波形Ｉｐ１及びＩｐ２を示す）でそれぞれ反映される。グラフ４４０、４４１、４４２、及び４４３を見てわかるように、この特定の例についての電圧波形Ｖｐ１及びＶｐ２は、反転及び非反転交番二乗余弦波（Ｖｐ１及びＶｐ２は、同一であるが互いに９０度だけオフセットしている）によって特徴付けられる一方、対応する電流波形Ｉｐ１及びＩｐ２は、非反転二乗余弦波の期間に対応する一定の正電流及び反転二乗余弦波の期間に対応する一定の負電流を有する方形波の形態をとる。電圧波形と同様に、電流波形Ｉｐ１及びＩｐ２は、同一であるが互いに９０度だけオフセットしている。

第１の線形増幅器４３０の出力は、第１の変圧器４３５の１次巻線に結合される。第２の線形増幅器４３１の出力は、第２の変圧器４３６の１次巻線に結合される。変圧器４３５、４３６の２次巻線は、変圧器４３５、４３６からの変圧器出力信号４３７、４３８を受取る出力ステージ４５０に結合される。変圧器４３５、４３６は、本質的にステップアップとすることもできるし、ステップダウンとすることもでき、また、相補的波形信号Ｖｐ１、Ｖｐ２の振幅が同じであると仮定すると、好ましくは特性が同一である。変圧器４３５、４３６は、入力信号４２３、４３３用と出力信号４３７、４３８用の別個の巻線を有するが、同じ磁気コア（複数の場合もあり）を共有する単一変圧器として物理的に具現化することもできるし、そうでなければ、変圧器４３５、４３６は、２つの別個の変圧器として物理的に具現化することもできる。変圧器４３５、４３６は、好ましくは低い漏れインダクタンスを有するように設計される。

出力ステージ４５０は、好ましくは、例えば全波整流器ブリッジとして具現化することができる一対の整流器ブロック４６０、４６１を備える。変圧器４３５の２次出力からの信号４３７は、出力ステージ４５０の第１の整流器ブロック４６０に提供される。変圧器４３６の２次出力からの信号４３９は、出力ステージ４５０の第２の整流器ブロック４６１に提供される。整流器ブロック４６０、４６１はそれぞれ、例えば全波整流器ブリッジとして具現化することができる。整流器ブロック４６０、４６１の整流済み出力信号は、この場合、ともに加算されると、得られる結果が一定のＤＣレベルとなるように本質的に相補的である周期波形である。そのため、整流器ブロック４６０、４６１の出力は、整流器ブロック４６０、４６１からの整流済み出力信号が、加法的に合成されるように、ともに直列に連結され、それにより、一般に蓄電／平滑化キャパシタを必要とすることなく、本質的に実質的に一定であるＤＣ出力信号４８５を提供する。実際には、少量のリップルが発生する可能性があり、少量のリップルは、整流器ブロック４６０、４６１の出力において、かつ／又は、負荷４７０の両端で、等の任意の好都合な場所に設けることができる比較的小さな平滑化キャパシタ（複数の場合もあり）（図示せず）を用いて平滑化することができる。そのため、負荷４７０は、一定のＤＣ出力電源信号を供給される。

所望される場合、センス増幅器４９０を介してフィードバックが提供され、センス増幅器４９０は、ＤＣ出力信号４８５をサンプリングし、電圧フィードバック信号を電圧制御式増幅器４１５に提供し、電圧制御式増幅器４１５は、次に、線形増幅器４３０、４３１に適するように入力波形４１２、４１３の振幅を調整する。こうして、ＤＣ出力信号４８５は、一定電圧レベルに維持することができる。

電源４００の動作は、一般に図１の電源１００と同様である。例えば、入力波形４１２、４１３が、図２のグラフ２Ａ及びグラフ２Ｂで示すような周期的な反転／非反転交番二乗余弦波の形状をとる場合、結果として得られる整流済みでかつ結合済みの波形は、上記で説明したように、図２のグラフ２Ｃ、２Ｄで示す波形と同様となる。入力波形４１２、４１３が、図３のグラフ３Ａ及びグラフ３Ｂで示すような反転／非反転交番三角波を有する三角波形の形状をとる場合、結果として得られる整流済みでかつ結合済みの波形は、上記で同様に説明したように、図３のグラフ３Ｃ、３Ｄで示す波形と同様となる。図１の場合と同様に、複数の調波を有するか又は経時的に変動する波形を含む、任意の適した周期波形を使用することができる。本明細書で述べるような適切な波形を用いて、電源４００は、一定のＤＣ出力信号４８５をもたらすことができ、理論的には蓄電／平滑化キャパシタを全く必要としない。

図５は、図１の一般的な手法による、電源５００の別の実施形態の構成要素を示すブロック図である。電圧制御式ＤＣ出力電源である図４の電源と違って、図５は、電流制御式ＤＣ出力電源５００を示す。図５では、５ｘｘと表示される素子は、通常、図４で同様に表示された素子４ｘｘと機能が類似する。電源５００は、前のように、電池等のローカル電力源によって供給することもできるし、ライン電源等の外部電力源によって供給することもできる。信号発生器５０５は、好ましくは本質的に周期的であり、かつ、Ｖ_ＩＮ１及びＶ_ＩＮ２について上記で述べた特性を一般に有する一対の相補的波形信号５１２、５１３を生成する。すなわち、波形信号５１２、５１３は、変圧器ステージを通じて結合され、整流され、合成後に、一定のＤＣ出力を提供するように整形されるか選択される。相補的波形信号５１２、５１３は、電圧制御式増幅器（ＶＣＡ）５１５に提供され、電圧制御式増幅器（ＶＣＡ）５１５は、フィードバックセンス増幅器５９０を介してＤＣ出力信号５８５から受信されるフィードバックに基づいて波形信号５１２、５１３の振幅を調整する。いくつかの実施形態では、電圧制御式増幅器５１５は、フィードバック経路５９１及びセンス増幅器５９０を省略することができるため、省略することができる。

電圧制御式増幅器５１５は、図１及び図２の同様な例で使用される波形と同様の例を示す、図５に示すオーバレイグラフの波形５２３、５２４によって反映されるように、振幅調整済みの一対の相補的波形信号Ｖ_ＩＮ１及びＶ_ＩＮ２をそれぞれ線形トランスコンダクタンス増幅器５３０、５３１に出力する。トランスコンダクタンス増幅器５３０、５３１は、その入力電圧に比例する電流を出力し、したがって、電圧制御式電流源とみなすことができる。トランスコンダクタンス増幅器５３０、５３１の作用は、信号発生器５０５によって生成される波形５１２、５１３が、同様な形状の電流波形に本質的に変換されることである。以下で論じるように、これは、下流の処理について利点を有し、更によいＥＭＩ特性をもたらすことができる。トランスコンダクタンス増幅器５３０、５３１は、電源レール＋Ｖ及び−Ｖに接続され、増幅済み信号５３２、５３３を変圧器５３５、５３６に出力する。信号５３２、５３３の電流特性は、図５に示すオーバレイグラフ５４０及び５４１（波形Ｉｐ１及びＩｐ２を示す）でそれぞれ反映され、その場合、最初に生成された波形はＶ_ＩＮ１及びＶ_ＩＮ２用のグラフ５２３、５２４として現れる。信号５３２、５３３の対応する電圧特性は、オーバレイグラフ５４２及び５４３（波形Ｖｐ１及びＶｐ２を示す）でそれぞれ反映される。グラフ５４０、５４１、５４２、及び５４３を見てわかるように、この特定の例についての電流波形Ｉｐ１及びＩｐ２は、反転及び非反転交番二乗余弦波（Ｉｐ１及びＩｐ２は、同一であるが互いに９０度だけオフセットしている）によって特徴付けられる一方、対応する電圧波形Ｖｐ１及びＶｐ２は、非反転二乗余弦波の期間に対応する一定の正電圧及び反転二乗余弦波の期間に対応する一定の負電圧を有する方形波の形態をとる。電流波形Ｉｐ１及びＩｐ２と同様に、電圧波形Ｖｐ１及びＶｐ２は、同一であるが互いに９０度だけオフセットしている。

第１のトランスコンダクタンス増幅器５３０の出力は、第１の変圧器５３５の１次巻線に結合される。第２のトランスコンダクタンス増幅器５３１の出力は、第２の変圧器５３６の１次巻線に結合される。変圧器５３５、５３６の２次巻線は、変圧器５３５、５３６からの変圧器出力信号５３７、５３８を受取る出力ステージ５５０に結合される。変圧器５３５、５３６は、本質的にステップアップとすることもできるし、ステップダウンとすることもでき、また、到来する信号５３２、５３３の振幅が同じであると仮定すると、好ましくは特性が同一である。変圧器５３５、５３６は、入力信号５２３、５３３用と出力信号５３７、５３８用の別個の巻線を有するが、同じ磁気コア（複数の場合もあり）を共有する単一変圧器として物理的に具現化することもできるし、そうでなければ、変圧器５３５、５３６は、２つの別個の変圧器として物理的に具現化することもできる。

出力ステージ５５０は、好ましくは、例えば全波整流器ブリッジとして具現化することができる一対の整流器ブロック５６０、５６１を備える。変圧器５３５の２次出力からの信号５３７は、出力ステージ５５０の第１の整流器ブロック５６０に提供される。変圧器５３６の２次出力からの信号５３８は、出力ステージ５５０の第２の整流器ブロック５６１に提供される。整流器ブロック５６０、５６１はそれぞれ、例えば全波整流器ブリッジとして具現化することができる。整流器ブロック５６０、５６１の整流済み出力信号は、この場合、ともに加算されると、得られる結果が一定のＤＣレベルとなるように本質的に相補的である周期波形である。そのため、整流器ブロック５６０、５６１の出力は、整流器ブロック５６０、５６１からの整流済み出力信号が、加法的に合成されるように、ともに並列に連結され、それにより、一般に蓄電／平滑化キャパシタを必要とすることなく、本質的に実質的に一定であるＤＣ出力信号５８５を提供する。実際には、少量のリップルが発生する可能性があり、少量のリップルは、整流器ブロック５６０、５６１の出力において、かつ／又は、負荷５７０の両端で、等の任意の好都合な場所に設けることができる比較的小さな平滑化キャパシタ（複数の場合もあり）（図示せず）を用いて平滑化することができる。そのため、負荷５７０は、一定のＤＣ出力電源信号を供給される。

所望される場合、センス増幅器５９０を介してフィードバックが提供され、センス増幅器５９０は、ＤＣ出力信号５８５をサンプリングし、電圧フィードバック信号を電圧制御式増幅器５１５に提供し、電圧制御式増幅器５１５は、次に、トランスコンダクタンス増幅器５３０、５３１に適したレベルになるように入力波形５１２、５１３の振幅を調整する。こうして、ＤＣ出力信号５８５は、一定電圧レベルに維持することができる。フィードバックループは、好ましくは、トランスコンダクタンス増幅器５３０、５３１が、最大効率のためにレールの近くで、しかし、増幅器が線形動作領域に留まりクリップしないように十分に遠くで動作するように設計される。電圧フィードバックループは、たとえ負荷の特性（例えば、その抵抗）が経時的に変動しても、電圧レベルが比較的一定のままであることを保証するのに役立つ。電圧フィードバックはまた、（例えば、入力源としての電池に関して）入力電圧が降下した場合、出力電圧が比較的一定のままであることを保証するために使用することができる。

電源５００の動作は、一般に、波形発生器１０５の出力信号１２３、１２４を電流に関連するものとして扱う図１の電源１００と同様である。入力波形５１２、５１３が、図２のグラフ２Ａ及びグラフ２Ｂで示すような周期的な反転／非反転交番二乗余弦波の形状をとる場合、結果として得られる整流済みでかつ結合済みの波形は、上記で説明したように、図２のグラフ２Ｃ、２Ｄで示す波形と同様となる。入力波形５１２、１３５が、図３のグラフ３Ａ及びグラフ３Ｂで示すような反転／非反転交番三角波を有する三角波形の形状をとる場合、結果として得られる整流済みでかつ結合済みの波形は、上記で同様に説明したように、図３のグラフ３Ｃ、３Ｄで示す波形と同様であることになる。図１の場合と同様に、複数の調波を有するか又は経時的に変動する波形を含む、任意の適した周期波形を使用することができる。本明細書で述べるような適切な波形を用いて、電源５００は、一定のＤＣ出力信号５８５をもたらすことができ、理論的には蓄電／平滑化キャパシタを全く必要としない。

代替の増幅器配置構成を使用する電源の別の実施形態が図１１Ａ及び図１１Ｂに示される。これらの例では、簡潔にするために、１次側電源の半分だけが示され、それぞれの場合の回路部は、電源の１次側部分を完成させるために複製されることになる。そのため、図１１Ａに示す変圧器１１４８は、図１の変圧器１３５（Ｔ１）に概念的に対応し、一方、変圧器１３６（Ｔ２）に対応する第２のセットの回路部及び第２の変圧器は、電源の１次側部分を完成させるために利用されることになる。同様に、１次側の電源回路要素１１０２だけが図１１Ａ及び図１１Ｂに示されるため、２次側の回路部は、全体的に、例えば整流器１６０（Ｒ１）として図１に、又は、図５（すなわち、出力ステージ５５０のダイオードＤ１〜Ｄ４）に示すブリッジ回路部の半分で形成されることになる。

図１１Ａ及び図１１Ｂにおける一般的な手法は、プッシュプル増幅器設計を使用することであり、したがって、変圧器１１４８は、単一の２次巻線１１４６を有するが、２つの１次巻線１１４７を有する。

最初に図１１Ａの例を見ると、電圧源１１０５、１１０６は、電圧源１１０５、１１０６に近接して重ね合わされた添付グラフに示す、出力波形１１１２及び１１１３をそれぞれ生成する。波形１１１２及び１１１３は、全体的に、図２Ａに示す周期波形の、それぞれ正の半サイクル及び負の半サイクルに等しい。第１の電圧源１１０５は、図２Ａの非反転二乗余弦波に対応する波形１１１２を生成し、一方、第２の電圧源１１０６は、図２Ａの反転二乗余弦波に対応する波形を生成する。しかし、これらの波は、２重１次変圧器１１４８の反転側に印加されるため、負の代わりに正として示される。相補的な波形を生成する第２の変圧器（図示せず）の場合、２つの同様な電圧源は、図２Ｂに示す周期波形の、それぞれ、正の半サイクル及び負の半サイクルに対応する波形を生成するために設けられ、図２Ａ及び図２Ｂの波形と同じように電圧発生器１１０５、１１０６の波形から同様に位相オフセットしている。

波形１１１２、１１１３はそれぞれ、一連の非反転二乗余弦波を構成し、この例では、互いから１８０度だけ位相オフセットしている。電圧源１１０５、１１０６は、それぞれ線形増幅器１１２０、１１２１への入力として設けられ、線形増幅器１１２０、１１２１は、次に、電界効果トランジスタ（ＦＥＴ）１１３０、１１３１に給電する。トランジスタ１１３０、１１３１はそれぞれ、変圧器１１４８の１次巻線１１４７の一方に接続され、各トランジスタのソースも、それぞれの信号増幅器１１２０、１１２１の非反転入力並びにそれぞれの電流センス抵抗器１１１６及び１１１７に接続される。また、変圧器１１４９の中央タップ１１４９及び増幅器１１２０、１１２１の電源入力は、例えば一連の電池又は他のＤＣ電力源を備えてもよい別個の電源１１０７に接続される。

増幅器１１２０及びトランジスタ１１３０（Ｑ１）は、増幅器１１２１及びトランジスタ１１３１（Ｑ２）とともに、電圧源１１０５及び１１０６によって印加される電圧波形１１１２、１１１３によって規定される規定済み電流出力を提供するプッシュプル増幅器を形成する。電流波形は、変圧器１１４９に給送され、その後、出力ステージ（図１１Ａには示さず）による整流のために２次巻線１１４６上に現れる。

いくつかの構成では、図１１Ａのデバイスは、単極パワートランジスタデバイスを利用することができ、駆動電圧が単極性でかつグラウンドを基準とすることができる点で利点を提供することができる。

最適性能のために、トランジスタ１１３０、１１３１は、低い出力電流レベルにおいて応答の線形性及び速度を改善するために、永続的な自己消費電流（quiescent current）を伝導させる従来の方法に従って構成することができる。しかし、こうした自己消費電流は、電源の総合効率を減少させる可能性がある。図１１Ｂに示す多少修正された作動配置構成は、自己消費電流の量を減少させることができる。図１１Ｂの基本構造は、図１１Ａと同様であるが、信号発生器１１０５、１１０６によって供給される波形は、修正されて、総合効率の減少を最小にしながら、低い出力電流レベルにおいて応答の線形性及び速度を改善する。主駆動波形１１１２、１１１３の下に示す更なる周期波形１１９７、１１９８は、コモンモード波形がプッシュプル増幅器の両方の半分に同時に付加されるそれぞれの場合における、振幅拡大図である。このコモンモード波形は、トランジスタ１１３０、１１３１に、それぞれの主波形１１１２、１１１３がゼロに近づく領域の周りにだけ自己消費電流を伝導させ、伝導期間以外の他の全ての期間において、トランジスタ１１３０、１１３１はオフにバイアスされる。コモンモード電流は、トランジスタ１１３０、１１３１が作動することを要求される前に、トランジスタ１１３０、１１３１にその伝導領域に入らせ、これによってターンオン歪みを低減する。（２次側の）出力ステージのそれぞれの半分におけるコモンモード電流は、変圧器１１４８において相殺されるため、変圧器の２次巻線１１４６からの出力に現れない。

コモンモード波形がトランジスタ１１３０、１１３１に伝導させる期間は、示す例から変動させることができる。こうして、自己消費電流による平均電力損失は、連続伝導の場合と比較して大幅に低減することができる。

図５並びに図１１Ａ及び図１１Ｂに示す電力増幅器配置構成は、一般に、線形トランスコンダクタンス増幅器であって、線形トランスコンダクタンス増幅器がその入力に給送される相補的波形を正確に再生するように、名目上フラットな周波数応答を有する、線形トランスコンダクタンス増幅器とみなすことができる。相補的波形は、非正弦的であるため、通常、最適性能のために増幅器から高い利得帯域幅積を要求する。

図２Ａ及び図２Ｂに示す特定の相補的波形の場合、この制約は、増幅器が積分器として構成されるような相補的波形の適切な修正によって緩めることができる。積分器の閉ループ応答は、一般に、周波数の増加に伴って６ｄＢ／オクターブで低下し、低い開ループ帯域幅を有する増幅器が使用されることを可能にする。

この手法とともに使用することができる増幅器構成の一例は、図１２に示される。この実施形態では、図１１Ａ及び図１１Ｂの設計の場合と同様に、２つの変圧器の一方に関連する回路部に対応する１次側電源の半分だけが示される。上記の設計の場合と同様に、変圧器１２４８は、この例では、単一の２次巻線１２４６を有するが、２つの１次巻線１２４７を有する。前のように、１次側の電源回路部１２０２だけが示され、一方、１次側回路部のこの半分用の２次側の回路部は、全体的に、例えば図１又は図５の出力ステージの半分の回路部と同様のブリッジ回路部を備えることになる。この例では、一対の電圧源１２０５、１２０６は、電圧源１２０５、１２０６に近接して添付グラフに示す出力波形１２１２、１２１３をそれぞれ生成する。電圧源１２０５、１２０６の出力は、抵抗器１２７０（Ｒ３）及び１２７１（Ｒ４）を介して線形増幅器１２２０、１２２１にそれぞれ提供され、一方、増幅器１２２０、１２２１は、次に、電界効果トランジスタ（ＦＥＴ）１２３０、１２３１に給電する。トランジスタ１２３０、１２３１はそれぞれ、変圧器１２４８の１次巻線１２４７の一方に接続され、各トランジスタのソースはまた、電流センス抵抗器１２１６及び１２１７、並びに、それぞれが抵抗器１２７３（Ｒ５）及び１２７５（Ｒ６）がそれぞれ架けられる各積分キャパシタ１２７２（Ｃ１）及び１２７４（Ｃ２）にそれぞれ接続される。変圧器１２４９の中央タップ１２４９及び増幅器１２２０、１２２１の電源入力は、例えば一連の電池又は他のＤＣ電力源を備えることができる別個の電源１２０７に接続される。

動作時、電流検知抵抗器１２１６（Ｒ１）及び１２１７（Ｒ２）からのフィードバックは、ＤＣ安定性を提供するために含まれる抵抗器１２７３（Ｒ５）及び１２７４（Ｒ６）を有するキャパシタ１２７２（Ｃ１）及び１２７３（Ｃ２）によって達成される。キャパシタ１２７２及び１２７３の積分器動作は、抵抗器１２１６（Ｒ１）及び１２１７（Ｒ２）の両端の電圧、したがって、トランジスタ１２３０（Ｑ１）及び１２３１（Ｑ２）を流れる電流が、信号発生器１２０５及び１２０６による電圧出力の積分、すなわち電圧１２１２及び１２１３の積分であるようにさせる。その電流が所望の形状に一致するために、電圧波形１２１２及び１２１３は、図２Ａに示す波形２０３（又は、１次側電源回路部の相補的セクションの波形２０４）の微分であるように選択され、（図１１Ａと同様に）やはり、波形１２１２及び波形１２１３について波形２０３から１つおきの半サイクルをとる。波形１２１３が、２重１次変圧器１２４８の負巻線に印加されるため、波は、本質的に正として示される。

代替の積分器構成は、キャパシタ１２７３及び１２７４（Ｃ１及びＣ２）をなしで済まし、電流検知抵抗器１２１６及び１２１７（Ｒ１及びＲ２）をインダクタで置換することによって構築することができる。インダクタを流れる電流は、この場合、インダクタの両端の電圧の積分となる。

電力増幅器セクションへの積分器の使用は、これらの特定の例に限定されない。図５の電源回路のより一般的なバージョンでは、増幅器５３０及び５３１は、図５に示す波形５２３及び５２４の代わりに修正された電圧波形を給送された、積分器特性を有するトランスコンダクタンス増幅器として構成することができる。このための修正された波形は、図１３で波形１３１２、１３１３として示され、一方、実線は、積分後に得られる波形１３０３、１３０４を示す。修正された波形１３１２、１３１３は、正弦波形又は余弦波形が、各サイクルの終わりで反転された状態の、正弦波又は余弦波のシーケンスとして述べることができる。図２Ａ及び図２Ｂの場合と同様に、波形１３１２、１３１３及び結果として得られる積分波形１３０３、１３０４は、形状が同一であるが互いから位相オフセットしている。

低い自己消費電力流出の目的は、他の方法で、例えば電力増幅器を線形にするためにフィードフォワード技法を使用することによって達成することもできる。この手法は図１４に示される。簡潔にするために、図１４に示す回路部１４０２は、図１１Ａの電力増幅器の一方の側に対応し、完全な増幅器を作製するために、図１１Ａの電力増幅器の他の半分に対応する第２のセットの同様な構成要素が設けられる。そして次に、電源の他の側での整流及び合成のための相補的信号を提供するために、回路部の全セットが再び複製されることになる。図１４では、増幅器１４２０、トランジスタ１４３０（Ｑ１）、及び抵抗器１４１６（Ｒ１）は、図１１Ａの場合と同様に働くが、自己消費電流が低〜ゼロである増幅器Ａ１を形成する。トランジスタ１４３０（Ｑ１）の出力１４３２は、（図１１Ａに示す変圧器１１４８と同様の）２重１次変圧器の１次巻線の一方に同様に接続される。ＤＣ電力源１４０７は、電力を増幅器１４２０及び１４２１に供給し、また、（ＤＣ源信号が図１１Ａの変圧器１１４８の中央タップに接続されるのと同様に）変圧器の中央タップに接続される。

増幅器１４２１、トランジスタ１４３１（Ｑ２）、及び抵抗器１４１７（Ｒ２）は、Ａ１への入力電圧（信号発生器１４０５からの出力）と抵抗器１４１６（Ｒ１）の両端の出力電圧との差を増幅しスケーリングする低電力誤差補正増幅器Ａ２を形成する。この差電圧のスケーリング済みバージョンは、トランジスタ１４３１（Ｑ２）を通じて電流に変換されて、トランジスタ１４３０（Ｑ１）からの電流に加算される。これは、一部には差分器１４１８を使用して達成され、差分器１４１８は、電圧源１４０５（Ｖ１）からの電圧信号を受信し、トランジスタ１４３０（Ｑ１）のソースとセンス抵抗器１４１６（Ｒ１）との間のノードの電圧信号を減算する。したがって、増幅器Ａ２は、Ａ１の誤差を補償する補正電流を出力に付加する。増幅器Ａ２から要求される補正電流は、一般に増幅器Ａ１から出力される電流よりかなり小さく、したがって、増幅器Ａ２は、増幅器Ａ１に比べて低い電力増幅器とすることができ、同様にずっと小さな自己消費電流消費を有することができる。

トランジスタ対１４３０、１４３１の出力１４３２は、図１１Ａと同様の、変圧器の１次巻線の一方に給送されてもよい。同様に構成された別のフィードフォワード増幅器は、図１１Ａの場合と同様に、変圧器の他の１次巻線に接続されることになる。信号発生器（１４０５及びその対応物）は、図１１Ａ又は本明細書で開示される他の実施形態と同様の信号を生成されるように構成されてもよい。

図１４に示すフィードフォワード補正の使用に対する代替法は、図１５の実施形態に示す配置構成の場合と同様にフィードフォワード技法とフィードバック技法の両方を適用することである。図１４の場合と同様に、図１５の回路部１５０２は、図１１Ａの電力増幅器の一方の側に対応し、第２のセットの同様な構成要素は、完全な増幅器を作製するために、図１１Ａの電力増幅器の他方の半分に対応することになる。そして次に、電源の他方の側での整流及び合成のための相補的信号を提供するために、回路部の全セットが再び複製されることになる。図１５では、増幅器１５２０、トランジスタ１５３０（Ｑ１）、及びインピーダンス素子１５１６（Ｚ４）は、図１１Ａの場合と同様に働くが、自己消費電流が低〜ゼロである増幅器Ａ１を形成する。増幅器１５２１、トランジスタ１５３１（Ｑ２）、及びインピーダンス素子１５１６（Ｚ３）は、低電力補正増幅器を形成する。別のインピーダンス素子１５７２（Ｚ２）は、増幅器１５２０の出力からその反転入力へのフィードバック経路を形成し、インピーダンス素子１５７１（Ｚ１）は、増幅器１５２０の反転入力をトランジスタ１５３０（Ｑ１）とインピーダンス素子１５１６（Ｚ４）との間のノードに接続する。関係Ｚ２・Ｚ４＝Ｚ１・Ｚ３が満たされる場合、トランジスタ１５３０（Ｑ１）及びトランジスタ１５３１（Ｑ２）を流れる電流の和によって形成される出力電流から、トランジスタ１５３０（Ｑ１）の歪みを相殺することができる。そのため、増幅器ステージＡ１は、最大効率のために、低〜ゼロ自己消費電流で作動できる。

さらに、インピーダンス素子１５７２（Ｚ２）がキャパシタとして選択され、インピーダンス素子１５１６（Ｚ４）がインダクタとして選択され、インピーダンス素子１５７１（Ｚ１）及び１５１７（Ｚ３）が抵抗器である場合、出力電流が信号発生器１５０５からの入力電圧Ｖ１の積分でありながら、平衡方程式を満たすことができ、図１２に示す波形が使用されることを可能にする。

同様な結果を達成するために、インピーダンス素子Ｚ１〜Ｚ４の他の組合せを使用することもでき、インピーダンス素子は、単一回路素子である必要がなく、素子網とすることができる。例えば、インピーダンス素子１５７２（Ｚ２）はキャパシタとすることができ、インピーダンス素子１５７１（Ｚ１）は抵抗器とキャパシタの一連の組合せとすることができ、インピーダンス素子１５１６（Ｚ４）は抵抗器とすることができ、インピーダンス素子１５１７（Ｚ３）は抵抗器とキャパシタの並列結合とすることができる。これは、入力として図１２に示す波形を使用できる。別の例として、インピーダンス素子１５７２（Ｚ２）はキャパシタとすることができ、インピーダンス素子１５７１（Ｚ１）は抵抗器とすることができ、インピーダンス素子１５１６（Ｚ４）は、抵抗器とすることもでき、インピーダンス素子１５１７（Ｚ３）はキャパシタとすることができる。この場合、デバイスは、図１１Ａに示す入力波形又は他の適した入力波形を使用できる。

更なる代替法は、Ｚ３用のインピーダンス素子を、増幅器１５２１の非反転入力端子への入力に対するフィルターと組み合わせることである。補正増幅器Ａ２の伝達関数は、図１６に示すフィードバック素子１６７５（Ｚ５）及び１６７６（Ｚ６）の付加によって変更することもできる。例えば、インピーダンス素子１６７５（Ｚ５）は抵抗器とすることができ、インピーダンス素子１６７６（Ｚ６）はキャパシタとすることができる。増幅器Ａ２の伝達関数は、インピーダンス素子１６１７（Ｚ３）を異なるタイプのインピーダンス素子のように見えるよう修正することができる。例えば、インピーダンス素子１６１７（Ｚ３）を抵抗器として実装することが所望される場合があり、したがって、インピーダンス素子１６１７としてリアクタンス素子を使用することが回避される。他の点に関して、図１６は、図１５と同一であり、図１６の構成要素１６ｘｘは、全体的に図１５のその対応物構成要素１５ｘｘに対応する。

フィードフォワード誤差補正技法及びフィードフォワードプラスフィードバック補正技法が、特定の電力増幅器構成に関して述べられ示されたが、それらは、他の電力増幅器及び関連する設計にも適用可能である。

図７は、スイッチドキャパシタを用いて実装される、一般に図８の概念図の原理に従う電源７００の実施形態を示すブロック図である。電源７００は、本明細書で述べる他の例の場合と同様に、電池等のローカル電力源によって供給することもできるし、ライン電源等の外部電力源によって供給することもできる。図７では、この例では一対の信号発生器７０５、７１５を備える波形発生器は、好ましくは本質的に周期的であり、かつ、Ｖ_ＩＮ１及びＶ_ＩＮ２について上記で述べた特性を一般に有する一対の相補的波形信号７０６、７１６を生成する。すなわち、波形信号７０６、７１６は、レベルシフトされ、整流され、合成された後に、一定のＤＣ出力を提供するように整形又は選択される。こうした波形の例は、周期的な反転／非反転交番二乗余弦信号波形７０７及び７１７（一例によれば、波形信号７０６及び７１６にそれぞれ対応する）として示される。相補的な周期的波形信号７０６、７１６は、任意選択で、ＤＣ出力信号７８５から受信されるフィードバック信号（同様に図示せず）に基づいて波形信号７０６、７１６を調整するために電圧制御式増幅器（ＶＣＡ）（図示せず）に提供することができる。

波形信号７０６は、トランスコンダクタンス増幅器７３１及び７５１に提供され、一方、波形信号７１６は、トランスコンダクタンス増幅器７４１及び７６１に提供される。トランスコンダクタンス増幅器７３１、７４１、７５１、及び７６１は、その入力電圧に比例する電流を出力し、したがって、電圧制御式電流源とみなすことができる。トランスコンダクタンス増幅器７３１及び７４１の作用は、波形信号７０６、７１６が、同様な形状の電流波形７３５、７４５に本質的に変換されることである。トランスコンダクタンス増幅器７５１及び７６１の作用は、波形信号７０６、７１６がトランスコンダクタンス増幅器７５１及び７６１の反転入力に結合されていることから、波形信号７０６、７１６が、同様な形状であるが本質的に反転した電流波形７５５、７６５に本質的に変換されることである。図５の実施形態の場合と同様に、電流駆動式波形に変換することは、下流の処理について利点を有し、ＥＭＩ特性の改善をもたらすことができる。トランスコンダクタンス増幅器７３１、７４１、７５１、及び７６１は、上記で述べた構成と同様な構成とすることができる。

図７に示す例の場合、信号７３５及び７４５の電流特性は、反転／非反転交番二乗余弦波（信号７３５及び７４５の電流波形は、同一であるが互いに９０度だけオフセットしている）によって特徴付けられる一方、信号７３５及び７４５に関連する対応する電圧波形は、全体的に、非反転二乗余弦波の期間に対応する一定の正電圧及び反転二乗余弦波の期間に対応する一定の負電圧を有する方形波である。信号７３５及び７４５についての電流波形のように、電圧波形は、同一であるが互いに９０度だけオフセットしている。同様に、信号７５５及び７６５の電流特性及び電圧特性は、信号７３５及び７４５から反転される。そのため、信号７５５及び７６５の電流特性は、この例の場合、非反転／反転交番二乗余弦波（信号７５５及び７６５の電流波形は、同一であるが互いに９０度だけオフセットしている）によって特徴付けられる一方、信号７５５及び７６５に関連する対応する電圧波形は、全体的に、非反転二乗余弦波の期間に対応する一定の正電圧及び反転二乗余弦波の期間に対応する一定の負電圧を有する方形波である。信号７５５及び７６５の電流波形のように、電圧波形は、同一であるが互いに９０度だけオフセットしている。

トランスコンダクタンス増幅器７３１、７４１、７５１、及び７６１の出力はそれぞれ、例えばチャージブーストスイッチドキャパシタの原理を使用して、入力電圧レベルをステップアップ（又はステップダウン）し、レベル変換済み出力を、一定ＤＣ源信号７８５として負荷７７０に提供するように動作する同様の構成要素網に結合される。第１のトランスコンダクタンス増幅器７３１の出力は、その他端が、入力電源レール７８９に結合されるキャパシタ７３２に結合される。トランスコンダクタンス増幅器７３１は、印加信号のレベルをステップアップさせ（ほぼ２倍にさせ）、これによってレベル変換済み信号７３７をもたらすようにキャパシタ７３２を周期的に充電するのに役立つ。ダイオード７３４は、ステップアップ済み（又はステップダウン済み）信号７３７を整流するのに役立つ。同様な方法で、トランスコンダクタンス増幅器７４１、７５１、及び７６１は、キャパシタ７４２、７５２、及び７６２にそれぞれ結合され、キャパシタ７４２、７５２、及び７６２はそれぞれ、ダイオード７４３、７５３、及び７６３を介して入力電源レール７８９にそれぞれ結合される。キャパシタ７４２、７５２、及び７６２並びに関連ダイオード７４３、７５３、及び７６３は、スイッチドキャパシタ回路を形成し、スイッチドキャパシタ回路は、入力信号レベルをステップアップ（又はステップダウン）し、したがって、レベル変換済み信号７４７、７５７、及び７６７をもたらす。整流用ダイオード７４４、７５４、及び７６４は、ステップアップ済み（又はステップダウン済み）信号７３７に対する整流用ダイオード７３４と同じ方法で、ステップアップ済み（又はステップダウン済み）信号７３７をそれぞれ整流するのに役立つ。レベル変換済み信号７３７及び７５７から引出される整流済み信号の加法的結合は、図７に示す例の場合、図２の波形２１３と同様である。レベル変換済み信号７４７及び７６７から引出される整流済み信号の加法的結合は、この同じ例の場合、図２の波形２１４、すなわち、レベル変換済み信号７３７及び７５７から引出される整流済み信号の加法的結合によって生成されるのと同じ波形の９０度オフセットバージョンと同様である。上記で述べたように、波形２１３及び２１４の加法的結合は、一定のＤＣ信号レベルである。

こうして、レベル変換済み信号７３７、７４７、７５７、及び７６７から引出される整流済み信号の４つ全てをともに結合することによって、最終結果は、一般に蓄電／平滑化キャパシタを必要とすることなく、本質的に実質的に一定であるステップアップ済み（又はステップダウン済み）ＤＣ信号７８５である。実際には、少量のリップルが発生する可能性があり、少量のリップルは、負荷７７０の両端等の任意の好都合な場所に設けられる可能性がある比較的小さな平滑化キャパシタ（複数の場合もあり）７７２を用いて平滑化することができる。負荷７７０は、それにより、一定のＤＣ出力電源信号を供給される。４相設計はまた、電源７８９から取出される電流が実質的にリップルなしであることを保証する。図７の例は、電圧ステップアップの単一ステージを示すが、同じ原理を、マルチステージステップアップ変換器に適用することができる。

一態様では、図７は、供給電圧Ｖｓｕｐｐｌｙをほぼ２倍にする単一ブーストステージを提供する、キャパシタを使用する電圧ブースターを示す。この手法は、更なるブーストステージを生成するために、例えば図１７の実施形態に示す更なる整流器及びキャパシタを付加することによって拡張することができる。図１７では、電圧波形Ｖ１及びＶ２は、図７に波形と同一（すなわち、波形７０７及び７１７と同様）とすることができる。図１７で１７ｘｘと表示される構成要素は、通常、図７で７ｘｘと表示されるその対応物に対応する。さらに、第２のステップアップ済み（又はステップダウン済み）ＤＣ信号１７９５が、図１７に設けられる。図７の同じ原理を使用して、更なる出力キャパシタ１７７２’が回路に付加されており、充電キャパシタ１７３２’、 １７４２’、 １７５２’、及び１７６２’は、図７に示す同様なダイオード／キャパシタ構成を介した他の充電キャパシタ（１７３２、１７４２、１７５２、及び１７６２）と同様な方法で、ダイオード１７３３’、１７３４’、１７４３’、１７４４’、１７５３’、１７５４’、１７６３’、及び１７６４’を介して周期的に充電される。更なる電力増幅器ステージは必要とされないが、更なる電力増幅器ステージを任意選択で使用することができ、デバイスの出力及び入力リップルは依然として非常に低い。トランスコンダクタンス増幅器出力にわたる電圧は、図７の場合と同様に方形波のままであるため、図１７の増幅器全体は、依然として高い効率で動作することができる。

図７及び図１７に示す正のブースティングに使用される技法はまた、整流器の極性を変更し、Ｃ型（charging）整流器を、正電圧の代わりにグラウンドを基準にすることによって、反転電源を生成するために使用することができる。２重ブースト電源手法が、１つのセットの電力増幅器上で２ステージブーストを合成できるのと同じ方法で、正ブースター及び反転ブースターに関して同じことが行われることができる。図１８は、正ブースター回路及び反転ブースター回路の組合せを有する電源を示す概略図である。ここで、回路の上半分、すなわち、非反転電力セクション１８０２は、通常、図１７の回路と等価であるが、反転電源セクション１８０３が付加されている。そのため、図１８では、１８ｘｘと表示された構成要素は、通常、図７で７ｘｘと表示されたその対応物に対応する。反転電源セクション１８０３では、更なる充電キャパシタ１８３６、 １８４６、 １８５６、及び１８６６は、充電キャパシタ１８３２、１８４２、１８５２、及び１８６２と同様な方法であるが、同じ入力波形を使用するが反対極性で、ダイオード１８３７、１８３８、１８４７、１８４８、１８５７、１８５８、１８６７、及び１８６８を介して周期的に充電されるため、結果として得られるのは、出力キャパシタ１８７６の両端の負の電源出力電圧１８９６である。こうして、電源は、同じデバイスにおいて、正出力電圧１８８５及び負出力電圧１８９６の双方を提供することができる。

図６は、反転／非反転交番二乗余弦波を有する波形を生成するための、本明細書で開示される種々の実施形態に関連して使用することができる信号発生器６００の一例を示す略ブロック図である。図６に示すように、信号発生器６００は、±Ｖｓにピークを有する正弦波の形態の出力６０３を有する第１の正弦波形発生器６０２を備えることができる。正弦波信号６０３は、加算器６１０への入力として結合される。加算器６１０の他の入力は、固定レベルの＋ＶｓであるＤＣ入力信号６０８である。結果として得られる信号６０７は、グラウンドと＋Ｖｓとの間にピークを有する正弦波信号６０３のＤＣオフセットバージョンである。ＤＣオフセット正弦波信号６０７は、２つの経路に分割され、一方の経路は、アナログインバーター６０４に提供され、アナログインバーター６０４は、グラウンドと−Ｖｓとの間にピークを有するＤＣオフセット正弦波信号６０７の位相反転バージョンを出力する。ＤＣオフセット正弦波信号６０７及び反転ＤＣオフセット正弦波信号６０９は、任意選択で、利得調整用の一対の増幅器６０５、６０６に提供することができ、所望である場合、両方の増幅器６０５、６０６の利得は同じである。増幅器６０５、６０６からの出力６１２、６１３は、入力信号６０７、６０９と同様の、互いに対して位相シフトしたＤＣオフセット正弦波である。スイッチ６２０は、出力６１２と６１３との間で交互になり、下側増幅器６０６からの正弦波が、その上部ピークに達する（上側増幅器６０５からの正弦波がその下側ピークに達するのと同時である）たびに、出力６１２と６１３との間で切換える。結果として得られるのは、図６の出力Ｖ_１で示すように、非反転二乗余弦波と反転二乗余弦波との間のスムーズな移行を有する、半サイクルごとに、「非反転（non-inverted）」二乗余弦波と「反転（inverted）」二乗余弦波との間で交番する出力信号６２１である。

同様な技法を用いて、出力信号６２１の９０度位相シフトしたバージョンを生成することができる。信号発生器６００は、±Ｖｓにピークを有する正弦波の形態の出力６２３を有する第２の正弦波形発生器６２２を備えてもよい。信号６２３は、信号６０３の反転バージョンであり、したがって、信号６２３は、信号６０３を単に反転することによって生成することができる。正弦波信号６２３は、加算器６３０への入力として結合される。加算器６３０の他の入力は、固定レベルの−ＶｓであるＤＣ入力信号６０８である。結果として得られる信号６２７は、グラウンドと−Ｖｓとの間にピークを有する正弦波信号６２３のＤＣオフセットバージョンである。ＤＣオフセット正弦波信号６２７は、２つの経路に分割され、１つの経路は、アナログインバーター６２４に提供され、アナログインバーター６２４は、グラウンドと＋Ｖ_ｓとの間にピークを有するＤＣオフセット正弦波信号６２７の位相反転バージョンを出力する。ＤＣオフセット正弦波信号６２７及び反転ＤＣオフセット正弦波信号６２９は、任意選択で、利得調整用の一対の増幅器６２５、６２６に提供することができ、所望である場合、両方の増幅器６２５、６２６の利得は同じである。増幅器６２５、６２６からの出力６３２、６３３は、入力信号６２７、６２９と同様の、互いに対して位相シフトした、ＤＣオフセット正弦波である。スイッチ６４０は、出力６３２と６３３との間で交互になり、下側増幅器６２６からの正弦波が、その上部ピークに達する（上側増幅器６２５からの正弦波がその下側ピークに達するのと同時である）たびに、出力６３２と６３３との間で切換える。結果として得られるのは、図６の出力Ｖ_２で示すように、非反転二乗余弦波と反転二乗余弦波との間のスムーズな移行を有する、半サイクルごとに、「非反転」二乗余弦波と「反転」二乗余弦波との間で交番する出力信号６４１である。

ともに、出力６２１及び６４１は、本明細書で開示される変圧器ベース電源の実施形態において入力信号Ｖ_ＩＮ１及びＶ_ＩＮ２として使用することができる。

実用的な用途では、信号発生器６００からの出力信号（複数の場合もあり）は、小さなキャパシタ又は高周波フィルターを通過して、信号発生器６００で意図せずに生成される場合がある残留ＤＣ成分が除去することができる。さらに、種々のバイアス電流調整及び他の実装詳細を、当技術分野でよく知られている技法に従って追加することができる。

代替的に、周期的交番波形を生成するために他の技法を使用することもできる。例えば、デジタル合成を用いて、上述した波形と同様の波形を生成することができる。図９に示す１つのこうした実施態様によれば、波形発生器９００は、ルックアップテーブル９０５（例えば、読取り専用メモリ（ＲＯＭ）又は他の不揮発性メモリストレージ）内にデジタル形態で波形データを記憶し、マイクロコントローラー、マイクロシーケンサー、有限状態機械、又は他のコントローラーの制御下で波形データを適切なシーケンスで読出す。デジタルデータは、一対のデジタル／アナログ変換器（ＤＡＣ）９１０、９１１に、各波形について１つ提供することができる。すなわち、上記で述べたように、第１のＤＡＣ９１０は第１の変換済み波形９１４を出力し、第２のＤＡＣ９１１は、第１の変換済み波形９１４に対して同一であるが９０度オフセットした第２の変換済み波形９１５を出力する。変換済み波形９１４、９１５は、平滑化のためにフィルター９２０、９２１に提供される。ともに、出力６３０及び６３１は、本明細書で開示される変圧器ベース電源の実施形態において入力信号Ｖ_ＩＮ１及びＶ_ＩＮ２として使用することができる。

他の実施形態では、ハブダイナモと原理上同様のロータ式機械発電機（rotorized mechanical generator）を、上記で述べ図２に示す、反転及び非反転の交番二乗余弦波の特性を有する波形を生成するために使用することができる。こうした波形発生器は、本明細書で開示する本発明の電源設計の大きなワット数の用途に特に適することができる。ハブダイナモ発電機は、通常、車軸上での永久磁石の回転によって作動し、磁石はワイヤコイル内に配設される。ハブダイナモ発電機の出力は、反転及び非反転の交番二乗余弦波を有する波形であると観測されている。相補的波形は、例えば、第１の磁石と同じ車軸上だが、第１のワイヤコイルから離れた第２のワイヤコイル内で第１の磁石に対して垂直の向きの第２の永久磁石を付加することによって生成することができる。２つの永久磁石は、好ましくは、車軸の長さに沿って互いから横にオフセットすることができる２つのワイヤコイルが持つのと同じサイズ及び物理特性を有する。車軸の回転は、モータ式技法、風力、又は他の手段を含む任意の適した手段によって達成される可能性がある。より一般的には、適切な波形は、１つ又は複数の磁界に対して相対回転運動状態にある、ワイヤコイルを有するロータリー交流発電機を使用して生成することができる。

電源が、比較的高いＤＣ電圧を低いＤＣ電圧に変換するために使用される場合、比較的高い電圧のＤＣ源から生成される高周波ＡＣ波形は、一態様では、本明細書で述べる種々の実施形態で示すような１つ又は複数の小さな変圧器を通じて低電圧に変換される。電源の設計は、変換信号が整流された後に変圧器からの出力電圧を平滑化する大きな蓄電キャパシタについての必要性を回避することを可能にすることができる。電力変換器の入力及び出力はともに、理論的には、フィルタリングのために特別な磁気構成要素が全く必要とされないように、全ての出力レベルにおいてリップルなしにすることができる。出力蓄電要件をなくし、包括的フィルタリングをなくすことによって、例えば、従来のスイッチング電源と比較してサイズ及びコストを低減することができる。

上記で述べたように、実際には、変圧器ステージ又はその他のステージで任意の残留リップルを低減するために、何らかの小出力キャパシタンスが必要とされる可能性がある。こうしたわずかのリップルは、増幅器ステージに固有のインダクタンスによって生じる可能性がある。約３００ｎＦ〜６００ｎＦのキャパシタンスが、２５キロヘルツの周期波形で作動する５０ワット電源に適切であることが予想される。このサイズのキャパシタンスは、従来のスイッチング電源について必要とされるキャパシタンスより大幅に小さい。

出力における任意の残留リップルを低減するために使用することができる別の技法は、低ドロップアウト（ＬＤＯ）線形レギュレーターを使用することである。ＬＤＯ線形レギュレーターは、一般に、出力信号と直列に配設されたパワーＦＥＴを含むことができる。差動増幅器は、ＬＤＯ線形レギュレーターの入力と出力との小さなＤＣ電圧差を維持するように、パワーＦＥＴを制御する。電圧差は、整流用回路の出力でピーク間リップル電圧より高い値に維持される。ＬＤＯ線形レギュレーターは、フィルターによって、リップル電圧を拒否し、リップル電圧がその出力に現れるのを防止するように構成される。残留リップル電圧は、一般に、本明細書で述べ示す実施形態では非常に小さいと予想されるため、ＬＤＯ線形レギュレーターは、残留リップルを低減するか又はなくすための、したがって、効率を大幅に損なうことなく、普通なら出力に持つことが望ましい場合がある小さな平滑化キャパシタの必要性を軽減するか又はなくすための１つのオプションである。

本明細書で開示されるいくつかの電源の実施形態は、２つの変圧器を使用して構築することができる。これらの変圧器は、低プロファイルに作製することができ、したがって、電源電子部品の総合サイズに著しい影響を及ぼさない場合がある。例えば、オーディオシステム用の２００ワット電源の場合、一対のトロイダル変圧器が使用されてもよく、それぞれはサイズが約１”である。結果として得られるのは、同様なワット数の従来のスイッチング電源よりコンパクトである電源である。

本明細書で開示される電源設計は、数百ワットの電力範囲に限定されるのではなく、キロワット以上のずっと大きなＤＣ−ＤＣ変換用途のために使用することもできる。

本明細書で開示される電源の実施形態は、従来のスイッチング電源と比較して大幅に低減されたＥＭＩを有することができる。電圧波形が、図２の場合のように、すなわち、周期的反転／非反転二乗余弦波として現れる場合、対応する電流波形は、方形波であり、ＥＭＩの観点から望ましくない。図５の実施形態は、反転／非反転二乗余弦波を、変圧器ステージに送出される前に電流に変換することによってこれらの問題を克服する。この実施形態の比較的平滑な電流波形は、ＥＭＩの問題を軽減する。対応する電圧波形は方形波になるが、電圧方形波によって生成される静電放射は、電流方形波から生成されることになる電磁放射より、シールドし扱うのが容易である。

ＤＣ−ＤＣ変換の述べた方法によって生成されるＥＭＩは、好ましい入力及び出力の電圧波形及び電流波形の低リップルの性質により、非常に低くすることができるが、時間に関して相補的波形の周波数を変調することによって、実効ＥＭＩ放射を更に低減することが可能である。このタイプの変調は、残留干渉のスペクトル成分を、より広いスペクトル帯域幅にわたって拡散させ、これによって、任意の所与の周波数において干渉の平均振幅を低減する。変調波形は、本質的に周期的とすることもできるし、ランダム（疑似ランダムを含む）とすることもできる。周波数変調済み相補的波形１０３０、１０３１のセットの図の例は、図１０に示される。この特定の例は、チャープ変調に基づき、波形１０３０、１０３１の波長の経時的な偏移は、例証だけのために図１０において誇張されている。

種々の異なる変圧器設計及び技法は、本明細書で述べる種々の電源実施形態の変圧器ステージ（１３０、４３０、又は５３０）に関連して使用することができる。特定の変圧器設計は、所望の用途に従って選択することができる。例えば、変圧器は、１次巻線及び２次巻線が、磁気コアの周りに巻き付けられる前にともに撚り合わされる２本（bifilar）巻線を使用することができる。２本巻線は、漏れインダクタンスを低減する効果を有することができる。代替的に、１次巻線及び２次巻線が同軸に結合される同軸巻線を使用することもできる。同軸巻線も、漏れインダクタンスを大幅に低減することができる。

変圧器の形状及び構成の観点から、変圧器（複数の場合もあり）は、特に低いプロファイル及びおそらくはより簡単な製造を達成するために、（螺旋巻線によって）トロイダルとすることもできるし、そうでなければ平面とすることもできる。別のオプションは、例えば、本明細書で完全に述べられるかのように参照により本明細書に組込まれる、Herbertに対する米国特許第４，６６５，３５７号に全体が述べられるように、一連の中空立方状磁気コアを通して巻線を使用することである。なお別の可能性は、例えば、本明細書で完全に述べられるかのように参照により本明細書に組込まれる、Meretsky他に対する米国特許第４，２１０，８５９号に全体が述べられるように、角の張った縁部を有するトロイダル状磁気コアの側壁内のくり抜かれた溝内に、変圧器１次巻線／２次巻線の一方を（撚り合わされた対又は同軸対として）埋め込むことである。この例では、他の変圧器１次巻線／２次巻線は、従来のトロイダル変圧器と同様に、磁気コアに繰返し巻き付けられるが、１次巻線／２次巻線は、同軸対又は撚り合わされた対である。これを行うことによって、直交しかつ相互作用しない磁界が提供され、増加したエネルギー密度が提供される。この設計は、２つの独立した変圧器が、同じ磁気コアを共有することを可能にする。

もちろん、他の変圧器設計を利用することもできる。

本明細書で述べる電源設計及び技法は、ローカルな電池電源、そうでなければＤＣ出力レベルに変換される前に、最初に入力ＤＣレベルに変換されるライン電源を含む、異なるタイプの電力入力とともに使用することができる。ＡＣライン電源が使用される場合、高電圧ＤＣを生成するために、ラインＡＣ電圧が最初に整流される。その後、ＤＣ−ＤＣ変換プロセスを、比較的高い周波数で実施することができるが、スイッチングモード電力変換と違って、このプロセスのために使用されるＡＣ波形は、非常に低いレベルの無線周波数成分を有するため、電磁干渉は問題にならない。ＡＣ波形は、平滑でかつ非常に低いＥＭＩを有するが、電源が、従来のスイッチングモード電源と通常同程度の、又は、それより良好な、非常に高い効率を保持するように使用される。

本明細書で述べる或る特定の実施形態によれば、高電圧ＤＣから生成される高周波ＡＣ波形は、１つ又は複数の小さな変圧器を通じて低電圧に再び変換される。しかし、特定の設計によって、おそらく、整流後に出力電圧を平滑化する蓄電キャパシタの必要性が回避される。変換器の入力及び出力はともに、理論的には、全ての出力レベルにおいてリップルなしにすることができるため、フィルタリングのために特別な磁気構成要素が全く必要とされない。出力蓄電要件をなくし、包括的フィルタリングをなくすことによって、一般に、スイッチング電源と比較してサイズ及びコストが低減される。

出力蓄電キャパシタをなくすことは、更なる利益をもたらす。本明細書で開示される実施形態による電源は、制御信号に高速に応答できるため、効率がよく、高品質で、低ノイズで、低ＥＭＩのオーディオ電力増幅器用の高速トラッキング電源として使用することができる。ＤＣ電源が、電池又は外部電源から既に利用可能である場合、入力の整流及び蓄電は、なしで済ますことができ、出力蓄電キャパシタをなくすことによって、電源は、その後、著しく低いプロファイルで作製することができる。

本手法は、ＥＭＩ低減に関連して損失が全くないか又は最小であり、また、競合すべき電力デバイスの動的スイッチング損失がないため、効率的な電源をもたらし、それにより、効率は、実際には９０％を超えることができる。

変圧器を駆動するモード、スイッチングアーティファクトの削除、及び制御アーキテクチャーの簡略化は、スイッチングモード電源と比較して、設計プロセスを大幅に単純化し、市場に出るまでの時間を短縮することができる。

本明細書で述べ示す本発明の電源設計は、オーディオデバイス、可搬型電子機器（例えば、ラップトップ、携帯電話、又は無線デバイス等）、軍用機器、アビオニクス機器、医療機器、太陽電力変換、電力分配等を含む、多岐にわたる用途で使用法を見出すことができる。

種々の実施形態では、上述した実施形態に従って構築された電源は、例えば、オーディオ増幅器用の車両用電源として自動車業界で特定の有用性を見出すことができる。本明細書で述べる実施形態は、小型で、軽量で、かつ／又は薄い電源をもたらすことができ、その電源は、ＥＭＩの観点から比較的良性（benign）でありながら、費用がかからず、効率が高く、主要な構成要素を少なくすることができる。電源は、設計し生産するのをより簡単にすることができるため、より迅速に市場にもたらすことができ、したがって、より速い生産設計サイクルをもたらすことができる。とりわけ、低放射は、認可用の時間及びコストを低減する。簡単な設計プロセス、低い構成要素コスト、及び低い認可コストは、既存の電源手法に勝るかなりのコスト節約をもたらす。同様に、低プロファイル、低コスト及び重量、並びに非常に低い放射は、スイッチングモード電源設計によって実現することが現在のところ非常に難しい、車両内の場所での本発明の電源の使用を可能にする。

可搬型電池式製品の場合、低プロファイル能力は、達成することが現在のところ難しいフォームファクターを提供する。

より一般化された大規模な（heavy duty）電力分配用途の場合、大きなエネルギー貯蔵構成要素を使用することなく、リップルなし出力を生成する能力は、従来の手法に勝る明白な利点を有する。

種々の実施形態では、非常に低い入力リップル及び出力リップル並びに非常に低いＥＭＩ放射を有する、低コストで、軽量で、効率的で、絶縁された高速応答のＤＣ出力電力変換器が提供される。電力変換器は、一般に、非常にわずかの出力蓄電キャパシタを必要とするため、非常に低いプロファイル構成で実装することができる。設計プロセスはまた、従来のスイッチングモード変換器より単純であり、より迅速な設計プロセスをもたらす。本電力変換器は、オーディオ増幅器について有利な使用法を有することができるが、その概念において具現化される一般原理は、本電力変換器が、多岐にわたる電力変換用途において適用されることを可能にする。

本明細書で述べる或る特定の実施形態は、或る特定の特性を有する２つの整流済み信号の結合によってＤＣ出力信号を生成する。しかし、同じ原理は、適切な波形が選択されるとすれば、整流され加法的に合成される３つ以上の信号を有する構成に拡張することができる。

本発明の好ましい実施形態が本明細書で述べられたが、本発明の概念及び範囲内に留まる多くの変形が可能である。こうした変形は、仕様及び図面の検証後に当業者に明らかになるであろう。したがって、本発明は、任意の添付特許請求項の趣旨及び範囲内を除いて制限されない。

Claims (55)

1. 第１の波形及び第２の波形を出力する波形発生器と、
   前記第１の波形に結合した第１の整流システムであって、第１の整流信号を出力するものと、
   前記第２の波形に結合した第２の整流システムであって、第２の整流信号を出力するものと、
   前記第１の整流信号及び前記第２の整流信号を連続して加法的に合成することによって形成されたＤＣ出力信号と、
   を含み、
   前記第１の整流信号及び前記第２の整流信号の和が前記ＤＣ出力信号のレベルに等しく、
   前記第１の整流信号及び前記第２の整流信号の両方は、ゼロでないとき、前記ＤＣ出力信号のレベルに同時に加法的に寄与する、電源。
2. 前記波形発生器と前記第１の整流システム及び前記第２の整流システムとの間に挿入されたレベル変換回路を更に含み、前記レベル変換回路は、前記第１の波形及び前記第２の波形のステップアップバージョン又はステップダウンバージョンを出力する、請求項１に記載の電源。
3. 前記レベル変換回路は、前記第１の波形の前記ステップアップバージョン又は前記ステップダウンバージョンに対応する前記第１の出力を出力する第１の変圧器と、前記第２の波形の前記ステップアップバージョン又は前記ステップダウンバージョンに対応する前記第２の出力を出力する第２の変圧器とを含む、請求項２に記載の電源。
4. 前記第１の整流システムは第１の全波整流ブリッジを含み、前記第２の整流システムは第２の全波整流ブリッジを含む、請求項３に記載の電源。
5. 前記レベル変換回路は、前記第１の波形の前記ステップアップバージョン又は前記ステップダウンバージョンに対応する前記第１の出力を出力する第１の対のスイッチドキャパシタ回路と、前記第２の波形の前記ステップアップバージョン又は前記ステップダウンバージョンに対応する前記第２の出力を出力する第２の対のスイッチドキャパシタ回路とを含み、前記第１の対のスイッチドキャパシタ回路及び前記第２の対のスイッチドキャパシタ回路は各々、キャパシタと、充電フェーズ間に前記キャパシタに流入しかつ放電フェーズ間に前記キャパシタから流出する電流波形を制御する相互コンダクタンス増幅器とを含む、請求項２に記載の電源。
6. 前記第１の整流システムは、前記第１の対のスイッチドキャパシタ回路と前記ＤＣ出力信号との間にそれぞれ接続された第１の対の整流器を備え、前記第２の整流システムは、前記第２の対のスイッチドキャパシタ回路と前記ＤＣ出力信号との間にそれぞれ接続された第２の対の整流器を含み、前記第１の対の整流器及び前記第２の対の整流器のそれぞれの出力は、前記ＤＣ出力信号に接続される、請求項５に記載の電源。
7. 前記第１の波形及び前記第２の波形はそれぞれ、非反転波及び反転波の交番周期シーケンスを含み、前記第１の波形及び前記第２の波形は、同一であるが互いに９０度だけオフセットしている、請求項１に記載の電源。
8. 前記第１の波形及び前記第２の波形はそれぞれ、反転二乗余弦波と交番する単一サイクル二乗余弦波の周期シーケンスを含む、請求項６に記載の電源。
9. 前記第１の波形及び前記第２の波形は、整流され加法的に合成された後、該第１の波形及び該第２の波形の加法的合成が、実質的にリップルのない状態で、前記ＤＣ出力信号の一定電圧レベルを生成するように選択される、請求項１に記載の電源。
10. 前記ＤＣ出力信号の前記一定電圧レベルは、出力蓄電キャパシタなしで生成される、請求項９に記載の電源。
11. 前記第１の整流信号及び前記第２の整流信号はそれぞれ、ＤＣオフセットを有する余弦波形と、同じＤＣオフセットを有する正弦波形とを含む、請求項１に記載の電源。
12. 前記波形発生器は、１つ又は複数の磁界に対し相対回転運動状態にあるワイヤコイルを有するロータリー交流発電機を含む、請求項８に記載の電源。
13. 第１の波形及び第２の波形を出力する波形発生器と、
    入力として前記第１の波形を受取る第１の変圧器と、
    入力として前記第２の波形を受取る第２の変圧器と、
    前記第１の変圧器の出力に結合した第１の整流ブリッジであって、第１の整流信号を出力する、第１の整流ブリッジと、
    前記第２の変圧器の出力に結合した第２の整流ブリッジであって、第２の整流信号を出力する、第２の整流ブリッジと、
    前記第１の整流信号及び前記第２の整流信号を連続して加法的に合成することによって形成されたＤＣ出力信号と、
    を含み、
    前記第１の整流信号及び前記第２の整流信号の和が前記ＤＣ出力信号のレベルに等しく、
    前記第１の整流信号及び前記第２の整流信号の両方は、ゼロでないとき、前記ＤＣ出力信号のレベルに同時に加法的に寄与する、電源。
14. 前記第１の波形及び前記第２の波形はそれぞれ、反転二乗余弦波と交番する単一サイクル二乗余弦波の周期シーケンスを含み、前記第１の波形及び前記第２の波形は、同一であるが互いに９０度だけオフセットしている、請求項１３に記載の電源。
15. 前記第１の整流信号及び前記第２の整流信号はそれぞれ、ＤＣオフセットを有する余弦波形及び同じＤＣオフセットを有する正弦波形を含む、請求項１４に記載の電源。
16. 前記波形発生器に提供される、前記ＤＣ出力信号から引出されるフィードバック信号を更に含み、前記波形発生器は、前記フィードバック信号に応じて前記第１の波形及び前記第２の波形の少なくとも一方の増幅を調整するように働く、請求項１３に記載の電源。
17. 前記波形発生器は、電圧制御式増幅器に結合された出力信号を有する信号発生器を含む、請求項１３に記載の電源。
18. 前記第１の変圧器の前に配置された、前記第１の周期波形を増幅する第１の増幅器と、前記第２の変圧器の前に配置された、前記第２の周期波形を増幅する第２の増幅器とを更に含む、請求項１３に記載の電源。
19. 前記第１の増幅器及び前記第２の増幅器は、相互コンダクタンス増幅器であり、前記第１の波形及び前記第２の波形は電流波形であり、前記第１及び第２の整流信号は、連続して加法的に合成されたときに前記ＤＣ出力信号を形成する電流信号である、請求項１８に記載の電源。
20. 前記第１の変圧器及び前記第２の変圧器は、共通磁気コアを共有する、請求項１３に記載の電源。
21. 前記第１の整流ブリッジは、第１のセットの４つのダイオードを備える全波整流器であり、前記第２の整流ブリッジは、第２のセットの４つのダイオードを備える全波整流器である、請求項１３に記載の電源。
22. 第１の交番波形及び第２の交番波形を生成することと、
    前記第１の交番波形及び前記第２の交番波形を整流して第１の整流信号及び第２の整流信号をそれぞれ生成し、その場合、時間的に異なる瞬間における前記第１の整流信号及び前記第２の整流信号の和が実質的に一定値に等しいことと、
    前記第１の整流信号及び前記第２の整流信号を連続して加法的に合成することによって前記実質的に一定値でＤＣ出力信号を形成することと、
    を含み、
    前記第１の整流信号及び前記第２の整流信号の両方は、ゼロでないとき、前記ＤＣ出力信号のレベルに同時に加法的に寄与する、電力変換のための方法。
23. 前記第１の交番波形及び前記第２の交番波形を整流する前に、該第１の交番波形及び該第２の交番波形を、ステップアップレベル又はステップダウンレベルに変換するステップを更に含む、請求項２２に記載の方法。
24. 前記第１の交番波形及び前記第２の交番波形を、前記ステップアップレベル又は前記ステップダウンレベルに変換するステップは、第１の変圧器において前記第１の交番波形を受取り、第１のレベル変換された交番波形を該第１の変圧器から出力することと、第２の変圧器において前記第２の交番波形を受取り、第２のレベル変換された交番波形を該第２の変圧器から出力することとを含む、請求項２３に記載の方法。
25. 前記レベル変換された第１の交番波形及び第２の交番波形を整流して前記第１の整流信号及び前記第２の整流信号をそれぞれ生成するステップは、前記第１のレベル変換された交番波形を第１の全波整流器に印加し、前記第１の整流信号を生成することと、前記第２のレベル変換された交番波形を第２の全波整流器に印加し、前記第２の整流信号を生成することと、を含む、請求項２４に記載の方法。
26. 前記第１の交番波形及び前記第２の交番波形を、前記ステップアップレベル又は前記ステップダウンレベルに変換するステップは、第１の対のスイッチドキャパシタ回路に前記第１の交番波形を印加し、第１のレベル変換された交番波形を出力させることと、第２の対のスイッチドキャパシタ回路に前記第２の交番波形を印加し、第２のレベル変換された交番波形を出力させることと、を含む、請求項２３に記載の方法。
27. 前記第１の対のスイッチドキャパシタ回路と前記ＤＣ出力信号との間で、少なくとも第１の対の整流器を結合し、前記第１のレベル変換された交番波形の整流を実施することと、前記第２の対のスイッチドキャパシタ回路と前記ＤＣ出力信号との間で、少なくとも第２の対の整流器を結合し、前記第２のレベル変換された交番波形の整流を実施することと、を更に含む、請求項２６に記載の方法。
28. 前記第１の交番波形及び前記第２の交番波形はそれぞれ、非反転波及び反転波の交番周期シーケンスを含み、前記第１の交番波形及び前記第２の交番波形は、同一であるが互いに９０度だけオフセットしている、請求項２２に記載の方法。
29. 前記第１の交番波形及び前記第２の交番波形はそれぞれ、反転二乗余弦波と交番する単一サイクル二乗余弦波の周期シーケンスを含む、請求項２８に記載の方法。
30. 前記第１の整流信号及び前記第２の整流信号はそれぞれ、ＤＣオフセットを有する余弦波形及び同じＤＣオフセットを有する正弦波形を含む、請求項２９に記載の方法。
31. 前記第１の交番波形及び前記第２の交番波形は、整流され加法的に合成された後、該第１の交番波形及び前記第２の交番波形の加法的合成が、実質的にリップルのない状態で、前記ＤＣ出力信号の一定電圧レベルを生成するように選択される、請求項２２に記載の方法。
32. 前記ＤＣ出力信号の前記一定電圧レベルは、出力蓄電キャパシタなしで生成される、請求項３１に記載の方法。
33. 前記第１の交番波形及び前記第２の交番波形は、１つ又は複数の磁界に対し相対回転運動状態にあるワイヤコイルを有するロータリー交流発電機を使用して生成される、請求項２２に記載の方法。
34. 前記第１の変圧器を通る電流及び前記第２の変圧器を通る電流は、連続であり、急激な遷移、段差、又は不連続性がない、請求項２４に記載の方法。
35. 前記第１の整流信号、前記第２の整流信号、及び前記ＤＣ出力信号はいずれも電圧信号である、請求項２４に記載の方法。
36. 前記第１の整流信号、前記第２の整流信号、及び前記ＤＣ出力信号はいずれも電圧信号である、請求項１に記載の電源。
37. 前記第１の整流信号および前記第２の整流信号は、互いに９０度だけオフセットしている正弦波形であり、前記正弦波形の各々は各全波形サイクル上にゼロ以上の電圧レベルを有する、請求項３６に記載の電源。
38. 前記第１の整流信号、前記第２の整流信号、及び前記ＤＣ出力信号はいずれも電圧信号である、請求項１３に記載の電源。
39. 前記第１の整流信号および前記第２の整流信号は、互いに９０度だけオフセットしている正弦波形であり、前記正弦波形の各々は各波形サイクル上でゼロ以上である、請求項３６に記載の電源。
40. 複数の波形を出力するように構成された波形発生器と、
    複数の整流システムであって、各々が前記波形の１つを受取り、対応する整流信号を出力し、それにより複数の整流信号を生成するようにされ、前記複数の整流信号の和が実質的に一定値に等しいものと、
    前記複数の整流システムに結合した加算回路であって、前記複数の整流信号を連続して加算することによって前記実質的に一定値と等しいレベルでＤＣ出力信号を形成するように働くものと、
    を含み、
    前記複数の整流信号は、ゼロでないとき、前記ＤＣ出力信号のレベルに同時に加法的に寄与する、電力変換器。
41. 前記整流システムは全波整流器である、請求項４０に記載の電力変換器。
42. 前記波形発生器と前記複数の整流システムとの間に挿入されたレベル変換回路をさらに含み、前記レベル変換回路は前記複数の波形のステップアップバージョン又はステップダウンバージョンを出力する、請求項４０に記載の電力変換器。
43. 前記レベル変換回路は、前記波形の前記ステップアップバージョン又は前記ステップダウンバージョンを出力するように働く複数の変圧器を含む、請求項４２に記載の電力変換器。
44. 前記レベル変換回路は、前記第１の波形の前記ステップアップバージョン又は前記ステップダウンバージョンを出力するように働く複数の対のスイッチドキャパシタ回路を含む、請求項４２に記載の電力変換器。
45. 前記波形は二つあり、前記複数の整流信号は二つある、請求項４０に記載の電力変換器。
46. 前記波形の各々は、反転二乗余弦波と交番する単一サイクル二乗余弦波の周期シーケンスを含む、請求項４５に記載の電力変換器。
47. 第１の時間変化波形信号及び第２の時間変化波形信号を出力するように働く波形発生器と、
    前記波形発生器に結合した第１の整流システムであって、前記第１の時間変化波形信号に応じて第１の全波整流信号を出力するように働くものと、
    前記波形発生器に結合した第２の整流システムであって、前記第２の時間変化波形信号に応じて第２の全波整流信号を出力するように働くものと、
    前記第１の整流システム及び前記第２の整流システムに結合した加算回路であって、前記第１の全波整流信号及び第２の全波整流信号を連続して加算することによってＤＣ出力信号を形成するように働くものと、
    を含み、
    前記第１の全波整流信号及び前記第２の全波整流信号の和は前記ＤＣ出力信号のレベルに等しく、
    前記第１の全波整流信号及び前記第２の全波整流信号の両方は、ゼロでないとき、前記ＤＣ出力信号のレベルに同時に加法的に寄与する、電力変換装置。
48. 前記波形発生器と前記第１及び第２の整流システムとの間に挿入されたレベル変換回路を含み、前記レベル変換回路は前記第１の時間変化波形信号及び第２の時間変化波形信号の前記ステップアップバージョン又は前記ステップダウンバージョンを出力する、請求項４７に記載の電力変換装置。
49. 前記レベル変換回路は、前記第１及び第２の時間変化波形信号の前記ステップアップバージョン又は前記ステップダウンバージョンを出力するように働く複数の変圧器を含む、請求項４８に記載の電力変換装置。
50. 前記第１の変圧器及び前記第２の変圧器を通る電流は急激な遷移又は不連続性なしに連続する、請求項４９に記載の電力変換装置。
51. 前記レベル変換回路は、前記第１及び第２の時間変化波形信号の前記ステップアップバージョン又は前記ステップダウンバージョンを出力するように働く複数のスイッチドキャパシタ回路を含む、請求項４８に記載の電力変換装置。
52. 前記波形の各々は、反転二乗余弦波と交番する単一サイクル二乗余弦波の周期シーケンスを含む、請求項４７に記載の電力変換装置。
53. 前記ＤＣ出力信号は実質的にリップルがないものである、請求項４７に記載の電力変換装置。
54. 前記第１の全波整流信号、前記第２の全波整流信号、及び前記ＤＣ出力信号はいずれも電圧信号である、請求項４７に記載の電力変換装置。
55. 前記第１の整流信号および前記第２の整流信号は、互いに９０度だけオフセットしている正弦波形であり、前記正弦波形の両方は各波形サイクル上でゼロ以上である、請求項４７に記載の電力変換装置。

Images