JP4610245B2 - 直列インターリーブブーストコンバータ力率補正パワーサプライ - Google Patents

Description

（発明の背景）
（１．技術分野）
本発明は、概して、パワーサプライに関し、より具体的には、直列インターリーブ位相制御（ｓｅｒｉｅｓ ｉｎｔｅｒｌｅａｖｅｄ ｐｈａｓｉｎｇ）を用いて力率補正を実行するパワーサプライに関する。

パワーサプライは、パワーのソースとして、電子回路を有するほとんどのデバイスを含む多くの電気デバイスにおいて利用される。パワーサプライは、単相または多相の交流電流ソースからの入力パワーを利用して出力パワーを生成し得る。出力パワーは、所定の範囲の出力電流で、１つ以上の所定の電圧を有して生成され得る。出力パワーは、パワーサプライがサービスを行う負荷に依存する、ほぼ任意の大きさの交流電流（ＡＣ）または直流電流（ＤＣ）であり得る。

いくつかのパワーサプライおよび関連した電気デバイスの負荷は、非線形パワー電子負荷として分類され得る。このような非線形パワー電子負荷は、通常、過剰な負荷電流高調波による所望でない低力率によって特徴付けられる整流器／キャパシタ入力段を備える。負荷電流高調波は、このような非線形パワー電子負荷に供給されるＲＭＳ電流の大きさを増加させることになる。負荷電流高調波電流は結果として力率を低減させる。なぜなら、高調波電流は非線形パワー電子負荷に有用なパワーを供給しないからである。

高パワーオーディオ増幅器または磁気共鳴画像勾配型増幅器等の大きいキロワット非線形パワー電子負荷は、入力パワーのソースに著しい電流を要求する。入力パワーのソースからのパワーフィードは、制限電流を流す容量を有する回路ブレーカから負荷に供給され得る。例えば、単相配電システムであるパワーフィードが、ほぼ１の力率の１５アンペアの持続ＲＭＳ電流で定格化された回路ブレーカから供給され得る。低力率を有する負荷が存在する場合、より多くのＲＭＳ電流が必要とされ、負荷が実質的パワーを生産的に利用しない場合でさえ、回路ブレーカはパワーフィードを開き得る。

高調波の結果として生じるさらなるＲＭＳ電流の大きさを低減するために力率補正（ＰＦＣ）が用いられ得る。力率補正は、ＡＣパワーソースから引き込まれた正弦波形の電流を、ＡＣパワーソースから引き出された正弦波形の電圧と同相に維持するように機能することを含み得る。非線形電子負荷パワー電子負荷については、受動的および能動的力率補正アプローチがある。受動的アプローチは、直流インダクタフィルタおよび共振フィルタを含む。能動的アプローチは、ブースト派生コンバータおよび他のスイッチモードベースのシステムを含む。

一般に、ブースト派生コンバータは、入力パワーソースの周波数（通常５０〜６０Ｈｚ）よりも高いスイッチング周波数を利用して、入力電流波形の形状を制御する。この比較的高いスイッチング周波数は、所望でない高レベルのリップル周波数（例えば、歪み）をもたらし得る。力率補正に加えて、一般的な入力ブーストコンバータと呼ばれるブースト派生コンバータは、公称１００ＶＡＣ（日本）、公称１２０ＶＡＣ（米国）および公称２３０ＶＡＣ（欧州）等の範囲の入力電圧を許容する能力を有する。ブースト派生コンバータは、さらに、コンバータの出力電圧の電圧レギュレーションを提供し得る。

ブースト派生コンバータを含むパワーサプライは、ブリッジ整流器、第２の段、ならびに、インダクタ、スイッチ、ダイオードおよびキャパシタを備える第１の段を備え得る。ＡＣパワーは整流器によって整流され、かつ、インダクタを磁化するために用いられる。スイッチは、高周波数時変デューティサイクルで開閉され、インダクタを磁化および消磁する。デューティサイクルの消磁部分において、インダクタから放出されたエネルギーがキャパシタを充電される。キャパシタ間の電圧は、第２の段に提供されるＤＣブースト電圧である。第２の段は、ＤＣブースト電圧をパワーサプライのＤＣ電圧に変換する。

３レベルブーストコンバータとして知られているあるタイプのブーストコンバータは、キャパシタ分圧器を有する出力を備え得る。３レベルブーストコンバータは、インダクタと１対のブーストサブ回路とを備える。１対のブーストサブ回路は、電気的に直列で接続され、このサブ回路の各々は、スイッチ、キャパシタ、およびダイオードを備える。この直流は、ブースト派生コンバータの電圧定格を他のブースト派生コンバータの半分に低減することを可能にする。なぜなら、各ブーストサブ回路は、ブースト電圧の半分を提供するように動作するからである。しかしながら、軽い負荷の場合、キャパシタ間で等しい電圧が生成され得ない。電圧の不均衡は、３レベルブーストコンバータの不均衡動作をもたらし得、ブーストサブ回路にストレスを発生させる。

いくつかのＰＦＣブースト派生コンバータは、スイッチモード動作を有する不連続導通モード（ＤＣＭ）で動作する。このようなスイッチモード動作と関連したリップル電流を最小化するために、３レベルブーストコンバータ等のいくつかのブースト派生コンバータがインターリーブで動作する。インターリーブ動作は、スイッチング周期の間に連続的に動作するブースト派生コンバータに複数のスイッチを含み、リップルの大きさの低減は、さらに、所望でないライン電流を低減し、この結果、力率を改善する。増加したリップル周波数は、この結果、リップル周波数を増加させる一方でリップルの大きさを低減するスイッチング周波数、スイッチング周波数の側波帯、スイッチング周波数の奇数高調波、および奇数高調波の側帯のリップル電流を消去する。しかしながら、低減された大きさのリップル電流は、依然として所望でない負荷電流を生成する。さらに、３レベルブーストコンバータの上述の不均衡条件に関して、リップル電流の低減は、リップル消去が不完全であるために不利な影響を及ぼし得る。

従って、低い内部電圧の不均衡の影響を受けない、大きい電力効率および低リップル電流を有する力率補正パワーサプライが必要である。

本発明は、ＡＣパワーソースからＤＣパワーを供給するための力率補正パワーサプライを提供する。この力率補正パワーサプライは、入力段パワーコンバータおよび出力段パワーコンバータを備える。入力段パワーコンバータは、ブーストコンバータとして動作し、入力電圧（Ｖｉｎ）を、ブースト電圧（Ｖｂｏｏｓｔ）である第１のＤＣ電圧に変換する。出力段コンバータは、ＤＣ−ＤＣコンバータとして動作し、ブースト電圧を、ＤＣ出力電圧である第２のＤＣ電圧に変換する。ＤＣ出力電圧は、力率補正パワーサプライによって供給されたパワーをオーディオ増幅器等の負荷に供給するために、ＤＣレールに提供される絶縁電圧である。

入力段パワーコンバータは、直列結合の複数のブーストスイッチを備える。ブーストスイッチは、さらに、ＡＣ入力電圧にわたって並列で結合されるように構成される。ブーストスイッチに提供されたＡＣ入力電圧は、整流ＡＣ入力電圧であり得るか、または、整流されないＡＣ入力電圧であり得る。入力段パワーコンバータは、さらに、力率補正（ＰＦＣ）コントローラを備え得る。ブーストスイッチは、力率補正、およびＤＣ出力電圧の電圧レギュレーションを実行するために、ＰＦＣコントローラによって独立して制御され得る。ブーストスイッチは、ＰＦＣコントローラにより高周波数で、直列インターリーブ（ｓｅｒｉｅｓ ｉｎｔｅｒｌｅａｖｅ）でスイッチングされ、リップル電流を低減して力率を改善する。

ブーストスイッチの各々は、ブーストサブ回路に含まれ得る。第１および第２のブーストサブ回路は直列結合で、かつ、第１のブーストコンバータに含まれ得る。第２のブーストコンバータは、直列結合の第３のブーストサブ回路および第４のブーストサブ回路を備え得る。第１および第２のブーストコンバータは、直列結合で、かつ入力段パワーコンバータに含まれ得る。力率補正パワーサプライがパワーソースからのパワーを消費することしかできない場合、ブーストサブ回路の各々は、ダイオードを含み得る。あるいは、力率補正パワーサプライがパワーソースからのパワーを消費するか、またはパワーソースにパワーを供給することができる場合、ブーストサブ回路の各々は、各々のブーストスイッチと直列で結合されたブーストサブスイッチを備え得る。

ブーストスイッチは、ＰＦＣコントローラによって選択されたデューティサイクルで開閉されるように独立して方向付けられる。ブーストスイッチは、同じ周波数でスイッチングするように方向付けられる。さらに、ブーストスイッチは、各ブーストスイッチのスイッチングデューティがスイッチングサイクル内で連続的に位相制御されるようにインターリーブ位相制御を用いてスイッチングするように方向付けられる。ブーストスイッチの各々のデューティサイクルは、入力段パワーコンバータ内に含まれるブーストインダクタを磁化および消磁する。ブーストインダクタは、パワーソースによって磁化され得る。ブーストインダクタの消磁は、入力段パワーコンバータに含まれたブーストキャパシタを充電し得る正弦波形を有するピーク充電電流（Ｉｃ）およびパルス幅変調（ＰＷＭ）電圧（Ｖｃ）を提供する。ブーストキャパシタは、ＰＷＭ電圧（Ｖｃ）および充電電流（Ｉｃ）によって充電電圧を充電され得る。充電電圧は、ブースト電圧（Ｖｂｏｏｓｔ）の少なくとも一部分であり得る。

ＰＷＭ電圧（Ｖｃ）の正弦波形は、力率を改善するためにブーストスイッチを有するＰＦＣコントローラによって生成され得る。ＰＷＭ電圧（Ｖｃ）波形の平均振幅は、ＡＣ入力電圧（Ｖｉｎ）の波形の振幅と実質的に類似になるように制御される。従って、ＡＣ電流波形は、ＡＣ入力電圧（Ｖｉｎ）の波形と実質的に同相に維持され得、力率が改善される。ブーストスイッチのデューティサイクルは、さらに、約９０ＶＡＣ〜約２６５ＶＡＣといった大きさの範囲のＡＣ入力電圧（Ｖｉｎ）を補償するように、ＰＦＣコントローラによって制御される。約３８０〜４００ＶＤＣ等の全ブースト電圧（Ｖｂｏｏｓｔ）を生成するためにＡＣ入力電圧（Ｖｉｎ）が用いられ得る。

ＰＦＣコントローラは、さらに、ブーストスイッチを用いて、力率補正パワーサプライのＤＣ出力電圧をレギュレートする。ＤＣ出力電圧のレギュレーションは、ＰＦＣコントローラの電圧ゲイン全体、従って、ブーストスイッチを用いて生成されたＰＷＭ電圧（Ｖｃ）の大きさを変更することを包含する。ＰＦＣコントローラによる電圧レギュレーションは、測定入力電圧（Ｖｉｎ）、測定ＤＣ出力電圧および測定入力電流（Ｉｉｎ）に基づかれ得る。さらに、全電圧ゲインのさらなる安定が、測定ブースト電圧（Ｖｂｏｏｓｔ）を用いて達成され得る。

力率補正パワーサプライのある特徴は、出力段パワーコンバータを備える。入力段パワーコンバータが、複数のブーストコンバータ、従って、複数のブーストキャパシタを備える場合、出力段パワーコンバータは、ブーストキャパシタを充電する電圧をほぼ等しく維持するように構成される。ブーストコンバータの１つからのブースト電圧（Ｖｂｏｏｓｔ）へのこの充電電圧の寄与率が高い場合、出力段パワーコンバータは、充電電圧が再び実質的に等しくなるまで、そのブーストコンバータからのさらなる電圧および電流を消費し得る。従って、出力段パワーコンバータは、実質的に同じ定格ですべてのブーストコンバータからの電圧および電流を消費し得る。

本発明のさらなるシステム、方法、特徴、および有利な点は、以下の図および詳細な説明を精査することによって当業者に明らかであるか、または明らかになる。すべてのこのようなさらなるシステム、方法、特徴、および有利な点がこの記載に含まれ、本発明の範囲に含まれ、かつ上記の請求項によって保護されることが意図される。

本発明は、以下の図面および記載を参照してより良く理解され得る。図におけるコンポーネントは必ずしも縮尺通りではなく、本発明の原理を説明することに力点が置かれる。さらに、図において、種々の図を通じて同じ参照符号が対応する部分を示す。

本発明による力率補正パワーサプライは、直列で結合された第１のペアのブーストスイッチと、直列で結合された第２のペアのブーストスイッチとを備える入力段パワーコンバータであって、該第１および該ブーストスイッチの第２のペアは直列で結合される、入力段パワーコンバータと、ブーストスイッチの該第１および該第２のペアと結合された、力率を制御する手段であって、該力率を制御する手段は、ブーストスイッチの該第１および該第２のペアの各々をインターリーブで制御して、ブースト電圧の一部分を提供するように構成される、手段と、該入力段パワーコンバータと結合された出力段パワーコンバータであって、該出力段パワーコンバータは、ブーストスイッチの該第１のペアと結合された第１の出力コンバータおよびブーストスイッチの該第２のペアと結合された第２の出力コンバータを備え、該出力段パワーコンバータは、ブーストスイッチの該第１および該第２の各々によって提供された該ブースト電圧の該部分を実質的に平衡させるように構成される、出力段パワーコンバータとを備え、これにより上記目的を達成する。

前記入力段パワーコンバータは、ブーストスイッチの前記第１および前記第２のペアと結合されたインダクタと複数のブーストキャパシタとを備え、ブーストスイッチの該第１および該第２のペアは、該インダクタを磁化して該ブーストキャパシタを充電するようにスイッチ可能であってもよい。

ブーストスイッチの前記第１のペアは、第１のブーストキャパシタを充電するように連係してスイッチ可能であり、ブーストスイッチの該第２のペアは、第２のブーストキャパシタを充電するように連係してスイッチ可能であってもよい。

ブーストスイッチの前記第１のペアに含まれた第１および第２のブーストスイッチは、各々、第１および第２のブーストキャパシタの各々を充電するようにスイッチ可能であり、ブーストスイッチの前記第２のペアに含まれる第３および第４のブーストスイッチは、各々、第３および第４のブーストキャパシタの各々を充電するようにスイッチ可能であってもよい。

前記入力段パワーコンバータは、ブーストスイッチの前記第１および前記第２のペアの各々と結合されたブーストサブスイッチの第１および第２のペアを備え、該入力段パワーコンバータは、前記力率補正コントローラによって制御の関数としてパワーソースにパワーを供給し、かつパワーを該パワーソースから消費するように構成されてもよい。

前記入力段パワーコンバータは、ブーストスイッチの前記第１および前記第２のペアの各々と結合されたダイオードの第１および第２のペアを備え、該入力段パワーコンバータは、前記力率補正コントローラによって制御の関数としてパワーソースからパワーを消費するように構成されてもよい。

本発明による力率補正パワーサプライは、第２のブーストサブ回路と結合された第１のブーストサブ回路を備える第１のブーストコンバータと、該第１のブーストコンバータと直列で結合された第２のブーストコンバータであって、該第２のブーストコンバータは、第４のブーストサブ回路と結合された第３のサブ回路を備える、第２のブーストコンバータと、該第１および第２のブーストコンバータは、入力電圧を受け取り、ブースト電圧を供給するように構成され、該第１および該第２のブーストコンバータと結合された力率補正コントローラであって、該力率補正コントローラは、該ブースト電圧の関数として該第１および該第２のブーストコンバータをインターリーブで制御するように構成される、力率補正コントローラとを備え、これにより上記目的を達成する。

前記第１および前記第２のブーストサブ回路は直列で結合され、前記第３および前記第４のブーストサブ回路は直列で結合されてもよい。

前記力率補正コントローラは、前記第１および前記第２のブーストコンバータを少なくとも４つのインターリーブで制御するように構成されてもよい。

前記第１、第２、第３および第４のブーストサブ回路の各々はブーストスイッチを備え、該第１、第２、第３および第４のブーストサブ回路の各々の該ブーストスイッチは直列で結合され、かつ、入力電圧と並列で結合されるように構成されてもよい。

前記第１、第２、第３および第４のブーストサブ回路の各々は、各々のブーストスイッチと各々のブーストキャパシタとを備え、該各々のブーストキャパシタは、各々のブーストスイッチによって該ブースト電圧の一部分になるようを充電可能であってもよい。

前記第１のブーストコンバータは第１のブーストキャパシタを備え、および前記第２のブーストコンバータは第２のブーストキャパシタを備え、該第１および該第２のブーストサブ回路は、該第１のブーストキャパシタを前記ブースト電圧の一部分になるように充電するように構成され、前記第３および第４のブーストサブ回路は、該第２のブーストキャパシタを該ブースト電圧の一部分になるように充電するように構成されてもよい。

前記第１、第２、第３および第４のブーストサブ回路の各々は、各々のブーストスイッチを備え、該ブーストスイッチの各々は、前記力率補正コントローラによって、前記ブースト電圧に基づいてスケーリング可能であるダブルエッジ自然パルス幅変調三角波形を用いて、該力率補正コントローラによって独立してスイッチ可能であってもよい。

本発明による力率補正パワーサプライであり、直列で結合された少なくとも４つのブーストスイッチを備える入力段パワーコンバータであって、該少なくとも４つのスイッチは、入力電圧と並列で結合されるように構成される、入力段パワーコンバータと、該少なくとも４つのブーストスイッチと結合された力率補正コントローラであって、該力率補正コントローラは、該入力電圧からＤＣブースト電圧を提供するように該少なくとも４つのブーストスイッチを独立してインターリーブで方向付ける、力率補正コントローラと、該力率補正コントローラは、フィードフォワード制御で、該少なくとも４つのブーストスイッチを該ＤＣブースト電圧の関数として方向付けるように構成され、これにより上記目的を達成する。

前記入力電圧および前記ＤＣブースト電圧は、前記少なくとも４つのブーストスイッチの各々の間でほぼ均等に分割されてもよい。

前記入力段パワーコンバータと結合された出力段パワーコンバータをさらに備え、該出力段パワーコンバータは、第１の出力コンバータと第２の出力コンバータとを備えてもよい。

前記第１の出力コンバータは、前記少なくとも４つのブーストスイッチの第１のペアと並列で結合され、前記第２の出力コンバータは、該少なくとも４つのブーストスイッチの第２のペアと並列で結合されてもよい。

前記出力段パワーコンバータは、前記少なくとも４つのブーストスイッチの前記第１および第２のペアの出力電圧を実質的に平衡させるように構成されてもよい。

前記第１および第２の出力コンバータの各々は、スイッチモードコンバータと、変圧器と、ブリッジ整流器とを備え、前記ＤＣブースト電圧を、該ＤＣブースト電圧から絶縁されたＤＣブースト電圧に変換してもよい。

前記第１および第２の出力コンバータの各々は、固定周波数のレギュレートされてない半波ブリッジチョッパを備えてもよい。

前記入力段パワーコンバータは、前記少なくとも４つの各々のブーストスイッチと時間的に交互に動作するように構成された少なくとも４つの各々のブーストサブスイッチを備えてもよい。

前記入力電圧はＡＣ入力電圧であり、前記少なくとも４つのブーストスイッチの２つは、第１の全波ブリッジコンバータとして構成され、該少なくとも４つのブーストスイッチの２つは、第２の全波ブリッジコンバータとして構成されてもよい。

前記入力段パワーコンバータと結合されたブリッジ整流器をさらに備え、該ブリッジ整流器は、整流されたＡＣ入力電圧を前記入力電圧として該入力段パワーコンバータに提供するように構成されてもよい。

前記入力段パワーコンバータと結合された同期整流器をさらに備え、該同期整流器は、整流されたＡＣ入力電圧を前記入力電圧として該入力段パワーコンバータに供給し、かつ、該入力段パワーコンバータから出力電圧を受け取るように構成されてもよい。

本発明による力率補正パワーサプライは、力率補正コントローラと、第２のブーストコンバータと直列で結合された第１のブーストコンバータとを備える入力段パワーコンバータであって、該第１および該第２のブーストコンバータはＤＣブースト電圧を供給し、かつ、パワーソースによって該力率補正パワーサプライに供給可能なＡＣ入力電流の波形を制御するように該力率補正コントローラによってインターリーブで制御される、入力段パワーコンバータと、該第１および該第２のブーストコンバータと結合される出力段パワーコンバータであって、該出力段パワーコンバータは、該第１および該第２のブーストコンバータと結合された該ブースト電圧を平衡させるように構成される、出力段パワーコンバータとを備え、これにより上記目的を達成する。

前記出力段パワーコンバータは、第１の出力コンバータと第２の出力コンバータとを備え、該第１の出力コンバータは前記第１のブーストコンバータと結合され、該第２の出力コンバータは前記第２のブーストコンバータと結合されてもよい。

前記第１および第２の出力コンバータは、前記第１および前記第２のブーストコンバータの各々からの前記ＤＣブースト電圧への電圧の寄与を平衡させるように構成されてもよい。

前記第１および前記第２のブーストコンバータは、各々、直列で結合された複数のブーストサブ回路を備え、該ブーストサブ回路の各々はブーストスイッチを備えてもよい。

前記第１および前記第２のブーストコンバータは、電磁干渉を低減するために前記力率補正コントローラによって周波数変調で制御されてもよい。

前記出力段パワーコンバータは、固定周波数スイッチモードパワーコンバータと変圧器とを備え、該固定周波数スイッチモードパワーコンバータは、ＤＣ出力電圧をＤＣレールに提供するように構成され、該変圧器は、前記第１および前記第２のブーストコンバータのスイッチングノイズを最小化するためにガルバニック絶縁を有してもよい。

前記出力段パワーコンバータは、前記ＤＣブースト電圧を負荷に供給可能なＤＣ出力電圧に変換するように構成された出力コンバータと出力フィルタとを備えてもよい。

前記力率コントローラは、前記ＤＣ出力電圧を前記ＤＣブースト電圧および該ＤＣ出力電圧の関数としてレギュレートするように構成されてもよい。

前記力率補正コントローラは、前記ＤＣブースト電圧と、前記ＤＣ出力電圧と、前記ＡＣ入力電流との関数として該ＤＣ出力電圧をレギュレートするように構成されてもよい。

本発明による力率補正パワーサプライは、第１および第２のブーストスイッチは直列で結合され、かつ、ＡＣパワーソースと並列で結合されるように構成される、第１のブーストスイッチおよび第２のブーストスイッチと、該第１のブーストスイッチと直列で結合された第１のブーストサブスイッチと、該第２のブーストスイッチと直列で結合された第２のブーストサブスイッチと、該第１のブーストサブスイッチと直列で結合された該第１のブーストスイッチ、および該第２のブーストサブスイッチと直列で結合された該第２のブーストスイッチの少なくとも１つにわたって結合されるブーストキャパシタと、該第１および該第２のブーストスイッチおよび該第１および該第２のブーストサブスイッチと結合された力率補正コントローラであって、該第１および該第２のブーストスイッチおよび該第１および該第２のブーストサブスイッチは、該ＡＣパワーソースから供給可能なＡＣ入力電圧から該ブーストキャパシタ上にＤＣブースト電圧の少なくとも一部分を発生させるようにスイッチ可能である、力率補正コントローラとを備え、これにより上記目的を達成する。

前記ブーストキャパシタは、前記第１のブーストスイッチおよび前記第１のブーストサブスイッチの両方にわたって結合され、該ブーストキャパシタは、前記第２のブーストスイッチおよび前記第２のブーストサブスイッチにわたってさらに結合されてもよい。

前記ブーストキャパシタは、第１のブーストキャパシタと第２のブーストキャパシタとを備え、該第１のブーストキャパシタは、前記第１のブーストスイッチおよび前記第１のブーストサブスイッチにわたって結合され、前記第２のブーストキャパシタは、前記第２のブーストスイッチおよび前記第２のブーストサブスイッチにわたって結合されてもよい。

出力段パワーコンバータの少なくとも一部分は、前記ブーストキャパシタと並列に結合されてもよい。

前記ブーストキャパシタと並列で結合される出力段パワーコンバータをさらに備え、該出力段コンバータは、スイッチモードコンバータと、変圧器と、出力フィルタとを備え、前記ＤＣブースト電圧を該ＤＣブースト電圧から絶縁されたＤＣ出力電圧に変換してもよい。

非共振固定周波数スイッチモードコンバータと前記ＤＣブースト電圧をガルバニック絶縁する絶縁変圧器とを含む、出力段パワーコンバータをさらに備えてもよい。

本発明による力率補正パワーサプライは、第２のブーストスイッチと直列で結合された第１のブーストスイッチであって、該第１および該第２のブーストスイッチは、ＡＣパワーソースと並列で結合されるように構成される、第１のブーストスイッチと、該第１および該第２のブーストスイッチの各々と結合されたブーストインダクタと、該第１および該第２のブーストスイッチと並列で結合されたブーストキャパシタであって、該第１および第２のブーストスイッチは、該ブーストインダクタを磁化するようにスイッチ可能であり、かつ、該ブーストインダクタが該ブーストキャパシタ上にＤＣブースト電圧を生成するように消磁される場合、該ブーストキャパシタを充電する、ブーストキャパシタと、該第１および該第２のブーストスイッチと結合される力率補正コントローラであって、該力率補正コントローラは、該ＤＣブースト電圧に基づいて、該第１および該第２のブーストスイッチをフィードフォワード制御で制御するように構成される、力率補正コントローラとを備え、これにより上記目的を達成する。

前記第１および前記第２のブーストスイッチは、整流されないＡＣ入力電圧を受け取るように構成されてもよい。

前記第１および前記第２のブーストスイッチおよび前記ブーストキャパシタは、インターリーブ方式全波ブリッジコンバータを備えてもよい。

前記第１および前記第２の各々のブーストスイッチと結合された第１および第２のブーストサブスイッチをさらに備え、該第１のブーストスイッチおよび該第１のブーストサブスイッチは第１の半波ブリッジを備え、該第２のブーストスイッチおよび該第２のブーストサブスイッチは第２の半波ブリッジを備えてもよい。

前記第１および前記第２の半波ブリッジは直列で結合されてもよい。

前記第１および前記第２のブーストスイッチおよび前記ブーストキャパシタは、前記力率補正コントローラによって方向付けられるように、前記ＡＣパワーソースからのパワーを消費し、かつ、該ＡＣパワーソースにパワーを供給するように構成されてもよい。

前記力率補正コントローラは、前記第１および前記第２のブーストスイッチを少なくとも２のインターリーブで制御してもよい。

本発明による力率補正を力率補正パワーサプライで実行する方法は、入力電圧および入力電流を有するパワーソースを提供するステップと、該入力電圧を第１のＤＣ電圧に変換するように、パワーソースにわたって直列で結合される少なくとも４つのブーストスイッチをインターリーブスイッチングするステップと、出力段パワーコンバータで該第１のＤＣ電圧を第２のＤＣ電圧に変換するステップと、第２のＤＣ電圧を負荷に供給するために、パワーレールに供給するステップとを包含し、これにより上記目的を達成する方法。

前記インターリーブスイッチングするステップは、前記第２のＤＣ電圧を前記第１のＤＣ電圧および該第２のＤＣ電圧の関数として所望の大きさにレギュレートするステップを包含してもよい。

前記インターリーブスイッチングするステップは、少なくとも４つのブーストスイッチの少なくとも１つによってブーストキャパシタに供給されたパルス幅変調の波形を前記入力電圧の波形と実質的に一致させるステップを包含してもよい。

前記インターリーブスイッチングするステップは、前記入力電圧および前記第１のＤＣ電圧を前記少なくとも４つのブーストスイッチ間で分割するステップを包含してもよい。

前記第１のＤＣ電圧を第２のＤＣ電圧に変換するステップは、前記少なくとも４つのブーストスイッチ間での前記第１のＤＣ電圧の分割を実質的に平衡させるステップを包含してもよい。

前記インターリーブスイッチングするステップは、パルス幅変調電圧を生成して、ブーストキャパシタを前記第１のＤＣ電圧の少なくとも一部分を充電するステップを包含してもよい。

前記第１のＤＣ電圧を第２のＤＣ電圧に変換するステップは、該第２のＤＣ電圧から該第１のＤＣ電圧をガルバニック絶縁するステップを包含してもよい。

前記入力電圧は整流されないＡＣ入力電圧であり、前記入力電流は整流されないＡＣ入力電流であってもよい。

前記入力電圧は整流されたＡＣ入力電圧であり、前記入力電流は、整流されたＡＣ入力電流であってもよい。

本発明は、力率補正パワーサプライを含む。この力率補正パワーサプライは、高効率スイッチモード動作を用いてレギュレートされた出力電圧（単数または複数）を提供する。さらに、パワーサプライは、高調波およびリップル電流を最小にすることが。パワーサプライは入力力率を１になるように増加させる力率補正（ＰＦＣ）を有する非線形パワー電子負荷として動作する。

図１は、オーディオ増幅器１０２にレギュレートされたＤＣ電圧を供給する例示応用例における力率補正パワーサプライ１００のブロック図である。力率補正パワーサプライ１００は、１つ以上の出力パワーライン１０４に出力パワーを提供する。示された例において、出力パワーライン１０４は、正のＤＣレール１０６に提供された正のＤＣ出力電圧（＋Ｖｃｃ）と、負のＤＣレール１０８に提供された負のＤＣ出力電圧（−Ｖｃｃ）とを含む。力率補正パワーサプライ１００の他の例は、これよりも少ないか、またはこれよりも多い数の出力電圧およびレールを備え得る。力率補正パワーサプライ１００は、入力ライン１１０をさらに備え得る。ＡＣライン等のパワーソース１１２からの入力電圧（Ｖｉｎ）および入力電流（Ｉｉｎ）が入力ライン１１０に提供され得る。

図１において、正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）の形態のＤＣ出力パワーは、オーディオ増幅器１０２の正および負のＤＣレールに供給される。力率補正パワーサプライ１００によって供給されるＤＣ出力パワーを利用することによって、オーディオ増幅器１０２は、オーディオ信号入力ライン１１４にて受信された入力オーディオ信号を増幅して、増幅されたオーディオ信号ライン１１６上に増幅された出力オーディオ信号を生成し得る。例えば、入力オーディオ信号がマイクロホンから発生され得、増幅された出力オーディオ信号がスピーカを駆動し得る。他の例において、他の負荷は、力率補正パワーサプライ１００からパワーを源とし得る。

図２は、力率補正パワーサプライ１００の例のより詳細なブロック図である。力率補正パワーサプライ１００は、全波ブリッジ整流器（ＢＲ１）２００、入力段パワーコンバータ２０２および出力段パワーコンバータ２０４を備える。力率補正パワーサプライ１００は、さらに、前段２０６を備え得る。図１におけるように、パワーソース１１２は、力率補正パワーサプライ１００にパワーを供給する。パワーソース１１２によって供給された入力電圧（Ｖｉｎ）は、例えば、約９０ＶＡＣ〜約２６５ＶＡＣの範囲であり得る。

説明される例示において、力率補正パワーサプライ１００は、パワーソース１１２である単相アウトレットと取り外し可能に接続することができるパワープラグ２１０を備える。パワープラグ２１０は、フィーダライン２１２、コモンライン２１４、およびグラウンド２１６を備え得る。他の例において、パワーソース１１２に対して他の電圧範囲、位相の数、および相互接続が可能である。本明細書中で用いられるように、用語「接続された（ｃｏｎｎｅｃｔｅｄ）」、「結合された（ｃｏｕｐｌｅｄ）」および「電気的に結合された（ｅｌｅｃｔｒｉｃａｌｌｙ ｃｏｕｐｌｅｄ）」は、コンポーネントおよび／またはデバイス間に電圧および電流を導通することができる直接的および／または間接的接続を広く含むように意図される。

前段２０６は、ラインフィルタ２２０およびソフトスタート回路２２２を備え得る。ラインフィルタ２２０は、力率補正パワーサプライ１００の入力電流リップルによって引き起こされる電磁干渉（ＥＭＩ）を低減することができる任意の形態のフィルタであり得る。ソフトスタート回路２２２は、第１の起動スイッチ２２４と、第２の起動スイッチ２２６と、正の温度係数抵抗器等の抵抗器２２８とを備え得る。第１および第２の起動スイッチ２２４および２２６は、抵抗器２２８においてスイッチングすることによって起動中に突入電流を穏やかにするように動作され得る。さらに、第１および第２の起動スイッチ２２４および２２６は、故障を検出すると、力率補正パワーサプライ１００に故障電流が流れ込むことを防止するために開かれ得る。ＥＭＩおよびソフトスタートが問題でない場合、前段２０６は不必要である。

全波ブリッジ整流器（ＢＲ１）２００は、正弦波形の各半サイクルを整流する任意の回路構成であり得る。ある例において、全波ブリッジ整流器２００は、ブリッジに接続された４つの整流ダイオードを備える。この構成において、正弦波の各半サイクルは、ブリッジの対向し合う４脚でかつお互いに直列であるダイオードのうちの１対によって整流される。全波ブリッジ整流器（ＢＲＩ）２００は、フィーダライン２１２およびコモンライン２１４上の入力電圧（Ｖｉｎ）を整流する。整流されたＡＣ入力電圧（Ｖｉｎ）は、入力段パワーコンバータ２０２に提供される。

入力段パワーコンバータ２０２は、整流ＡＣ入力電圧（Ｖｉｎ）と並列に電気的に結合される。入力段パワーコンバータ２０２は、第１のブーストコンバータ２３０である正のブーストコンバータと、第２のブーストコンバータ２３２である負のブーストコンバータとを備える。さらに、入力段パワーコンバータ２０２は、力率補正（ＰＦＣ）コントローラ２３４を備える。他の例において、より大きい数（奇数または偶数）のブーストコンバータが入力段パワーコンバータ２０２に含まれ得る。第１および第２のブーストコンバータ２３０および２３２は、整流ＡＣ入力電圧（Ｖｉｎ）にわたって並列で電気的に結合される。整流ＡＣ入力電圧（Ｖｉｎ）は、第１のブーストコンバータ２３０と第２のブーストコンバータ２３２との間で分割される。

第１のブーストコンバータ２３０は、ＡＣ−ＤＣブーストコンバータとして動作して、整流されたＡＣ入力電圧（Ｖｉｎ）の約半分を約１９０ＶＤＣと約２００ＶＤＣとの間等のＤＣブースト電圧（Ｖｂｏｏｓｔ）の約半分になるように上昇させる。第２のブーストコンバータ２３２は、同様にＡＣ−ＤＣブーストコンバータと動作して、ＡＣ入力電圧（Ｖｉｎ）の約半分を、ブースト電圧（Ｖｂｏｏｓｔ）の約半分になるように上昇させる。したがって、第１のブーストコンバータ２３０および第２のブーストコンバータ２３２は、連係して動作して、全ブースト電圧（Ｖｏｏｓｔ）の半分を出力段パワーコンバータ２０４に各々供給する。

ＰＦＣコントローラ２３４は、第１のブーストコンバータ２３０および第２のブーストコンバータ２３２を制御する。ＰＦＣコントローラ２３４は、第１のブーストコンバータ２３０および第２のブーストコンバータ２３２に力率補正および電圧レギュレーションを実行することを方向付けることができる回路またはデバイスであり得る。ＰＦＣコントローラ２３４による力率補正および電圧レギュレーションは、ＰＦＣコントローラ２３４によって感知された電圧および電流に基づく。

図３は、入力段パワーコンバータ２０２の模式的回路図である。入力段パワーコンバータ２０２は、第１のブーストコンバータ２３０、第２のブーストコンバータ２３２、および力率補正コントローラ２３４を備える。第１のブーストコンバータ２３０は、第１のブーストサブ回路３０２および第２のブーストサブ回路３０４を備える。第１のブーストサブ回路３０２および第２のブーストサブ回路３０４は、第１のブーストコンバータ２３０内で電気的に直列に結合される。第１のブーストサブ回路３０２および第２のブーストサブ回路３０４は、第１および第２のブーストスイッチ（Ｓ１、Ｓ２）３０６および３０８であるブーストスイッチの第１のペアと、第１および第２のダイオード（Ｄ１、Ｄ２）３１０および３１２であるブーストダイオードの第１のペアと、第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）３１４および３１６であるブーストキャパシタの第１のペアとを各々備える。第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）３１４および３１６は、正の中点３１８を通じて電気的に結合される。

第１のブーストコンバータ２３０および第２のブーストコンバータ２３２は、コンバータ中点３２０を通じて電気的に結合される。負のブーストコンバータ３０４は、第３のブーストサブ回路３２２および第４のブーストサブ回路３２４を備える。第３のブーストサブ回路３２２および第４のブーストサブ回路３２４は、同様に、第２のブーストコンバータ２３２において電気的に直列で結合される。第３および第４のブーストサブ回路３２２および３２４は、第３および第４のブーストスイッチ（Ｓ３、Ｓ４）３２６および３２８であるブーストスイッチの第２のペアと、第３および第４のブーストダイオード（Ｄ３、Ｄ４）３３０および３３２であるブーストダイオードの第２のペアと、第３および第４のブーストキャパシタ（Ｃ３、Ｃ４）３３４および３３６であるキャパシタの第２のペアとを各々備える。第３および第４のブーストキャパシタ（Ｃ３、Ｃ４）３３４および３３６は、負の中点３３８を通じて電気的に接続される。

入力段２０２は、ブーストインダクタ（Ｌ１）３４０をさらに備える。ブーストインダクタ（Ｌ１）３４０は、コモンモードＥＭＩ（ｅｌｅｃｔｒｏ−ｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減させるために、第１のセグメントおよび第２のセグメント３４４に巻き付けられるものとして、示される。第１のセグメント３４２は、フィーダライン２１２と第１のブーストサブ回路３０２との間に電気的に直列接続される。第２のセグメント３４４は、コモンライン２１４と第４のブーストサブ回路３２４との間に電気的に直列で結合される。あるいは、ブーストインダクタ３４０は、１つの巻線で構成され得るか、または、２つ以上の別個のインダクタであり得る。ブーストインダクタ（Ｌ１）３４０の一部分は、さらに、中点３２０としても現れ得る。

整流されたＡＣ入力電圧（Ｖｉｎ）は、第１のブーストコンバータ２３０と第２のブーストコンバータ２３２との間で分割される。整流されたＡＣ入力電圧（Ｖｉｎ）は、直列接続されたブーストサブ回路３０２、３０４、３２２、および３２４でさらに分割される。例えば、ＡＣ入力電圧（Ｖｉｎ）が約２６５Ｖｒｍｓである場合、ブーストサブ回路３０２、３０４、３２２および３２４の各々が約９５ＶＡＣを処理し得る。

第１のブーストスイッチ（Ｓ１）３０６の一方の側および第１のブーストダイオード（Ｄ１）３１０のアノードが第１のセグメント３４２と電気的に結合される。第１のブーストキャパシタ（Ｃ１）３１４は、第１のブーストダイオード（Ｄ１）３１０のカソードおよび第１のブーストスイッチ（Ｓ１）３０６のもう一方の側にまたがって電気的に結合される。第２のブーストスイッチ（Ｓ２）３０８の一方の側は、さらに、第１のブーストスイッチ（Ｓ１）３０６のもう一方の側と結合されて、第１のスイッチ（Ｓ１）３０６および第２のブーストスイッチ（Ｓ２）３０８を直列に配置する。第２、第３および第４のブーストサブ回路３０４、３２２、および３２４は、第１のブーストサブ回路３０２と同様に電気的に接続される。

第１のブーストダイオード（Ｄ１）３１０と第１のブーストキャパシタ（Ｃ１）３１４との間に第１の正のブーストコンバータ出力ライン３４６が結合される。正の中点ライン３４８は、第１のブーストキャパシタ（Ｃ１）３１４と第２のブーストキャパシタ（Ｃ２）３１６との間の正の中点３１８に結合される。第２のブーストダイオード（Ｄ２）３１２と第２のブーストキャパシタ（Ｃ２）３１６との間に、第２の正のブーストコンバータ出力ライン３５０が結合される。第１の負のブーストコンバータ出力ライン３５２、負の中点ライン３５４、および第２の負のブーストコンバータ出力ライン３５６は、第２のブーストコンバータ２３２と同様に結合される。

第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）３１４および３１６、ならびに第３および第４のブーストキャパシタ（Ｃ３、Ｃ４）３３４および３３６は、独立して直列ペアで電気的に結合される。従って、ブースト電圧（Ｖｂｏｏｓｔ）の大きさは、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６間で分割される。例えば、ＡＣ入力電圧（Ｖｉｎ）が約２６５Ｖｒｍｓであり、全ブースト電圧（Ｖｂｏｏｓｔ）が約３８０ＶＤＣ〜約４００ＶＤＣである場合、ブーストサブ回路３０２、３０４、３２２、および３２４の各々は、約９５ＶＡＣを処理して、約９５ＶＤＣのブースト電圧（Ｖｂｏｏｓｔ）の一部分を生成し得る。さらなるブーストコンバータおよびブーストキャパシタを備える他の例において、入力電圧（Ｖｉｎ）は、さらに分割され得る。

直列接続のブーストサブ回路３０２、３０４、３２２、および３２８は、ＡＣ入力電圧（Ｖｉｎ）をＤＣブースト電圧（Ｖｂｏｏｓｔ）に変換する一方で、直列インターリーブの最適な使用によってラインリップル電流をフィルタリングするように動作し得る。直列インターリーブ動作は、類似のスイッチング周波数であるが、スイッチングサイクル（または変換サイクル）内で連続的に位相制御されるスイッチングデューティでサブ回路３０２、３０４、３２２、および３２８を動作させるステップを包含する。直列インターリーブ動作の結果、入力リップル電流は、周波数が大きくなり、振幅が最小になる。リップル電流の最小化は、所望でないＡＣ入力電流（Ｉｉｎ）を最小化し、従って、力率を改善する。さらに、ラインフィルタ２２０（図２）は、より経済的に構成され得る。なぜなら、最小化されたリップル電流は、入力パワーのフィルタリングをあまり必要としなくて良いからである。

ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８は、ダブルエッジ自然パルス幅変調であるスイッチング信号で開閉され得る。自然ダブルエッジＰＷＭは、時間の連続変数として変調されている信号を搬送する三角波形である変調搬送波波形を示す。自然ダブルエッジＰＷＭは、インターリーブの実行を最適化するために用いられ得る。自然ダブルエッジＰＷＭが用いられた場合、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の各々のインターリーブの数とコミュテーション周波数との積の整数倍である周波数を除いて、すべてのリップルスペクトルを消去することが可能である。図３において、独立したスイッチング信号が、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の各々に向けられ得る。

図４は、自然ダブルエッジＰＷＭ変調でのインターリーブ位相制御を用いるブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の動作を示すタイミング図である。第１の変調波形４０２は、第１のブーストスイッチ（Ｓ１）３０６の動作を表し、第２の変調波形４０４は、第２のブーストスイッチ（Ｓ２）３０８の動作を表す。第３のブーストスイッチ（Ｓ３）３２６の動作および第４のブーストスイッチ（Ｓ４）３２８の動作は、第３の変調波形４０６および第４の変調波形４０８によって各々表される。示された変調波形において、パワーソース１１２（図２）からの入力電圧（Ｖｉｎ）は、約１５０ＶＤＣおよびこれ以上の大きさ等のブースト電圧（Ｖｂｏｏｓｔ）の約４０％であり得る。変調波形４０２、４０４、４０６および４０８上の矢印は、減少するブースト比を示す。なぜなら、入力電圧（Ｖｉｎ）は増加するからである。

図４において、変調位相制御図４１０がさらに含まれる。変調位相制御図４１０は、第１および第２の変調波形４０２および４０４の変調を各々表す第１のベクトル４１２および第２のベクトル４１４を含む。さらに、第３および第４の変調波形４０６および４０８は、第３のベクトル４１６および第４のベクトル４１８によって各々表される。図４に示される変調波形４０２、４０４、４０６および４０８は、変調位相制御図４１０の周囲で均等に約９０度間隔をあけて離れる。

図３において、ブーストインダクタ（Ｌ１）３４０は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の直列インターリーブ動作によって磁化および消磁される。ブーストインダクタ（Ｌ１）３４０を磁化するためのパワーは、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の各変換サイクルの間、パワーソース１１２から提供される。ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の直列インターリーブ動作は、さらに、各変換サイクルの間、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６を充電する。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６を充電するために用いられるエネルギーは、ブーストインダクタ（Ｌ１）３４０の消磁から導出される。

動作中、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８は、連続的に開閉される。（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のすべてが開かれた場合、入力電流（Ｉｉｎ）は、ブーストインダクタ（Ｌ１）３４０、すべてのブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６、ならびにブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２を通じて流れる。整流された入力電圧（Ｖｉｎ）は、ブーストインダクタ（Ｌ１）３４０、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６、ならびにブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２にわたって降下される。あるいは、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８が閉じられた場合、ブーストインダクタ（Ｌ１）３４０のみが、入力電流（Ｉｉｎ）および整流された入力電圧（Ｖｉｎ）の影響を受ける。

ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のすべては駆動されて閉じられ得る。従って、ブーストインダクタ（Ｌ１）は、入力電流（Ｉｉｎ）および入力電圧（Ｖｉｎ）によって磁化されてエネルギーを蓄積し得る。第１のブーストスイッチ（Ｓ１）３０６が開かれた場合、ブーストインダクタ（Ｌ１）のエネルギーは、第１のブーストキャパシタ（Ｃ１）３１４に伝送される。第１のブーストスイッチ（Ｓ１）３０６が、その後、開かれて、ブーストインダクタ（Ｌ１）３４０にさらなるエネルギーを蓄積することを可能にする。残りのブーストスイッチ（Ｓ２、Ｓ３、Ｓ４）３０８、３２６および３２８を直列インターリーブで連続的に開閉することによって、各々のブーストキャパシタ（Ｃ２、Ｃ３、Ｃ４）３１６、３３４、および３３６に、ブーストインダクタ（Ｌ１）３４０によって供給されたエネルギーが同様を充電され得る。

入力電圧（Ｖｉｎ）の周波数と比較して、相対的に高い周波数でブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８をスイッチングすることによって、各々のブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６は、入力電圧（Ｖｉｎ）よりも高い充電電圧になるようを充電され得る。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６上の充電電圧が組み合わされた大きさがブースト電圧（Ｖｂｏｏｓｔ）であり得る。さらに、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のデューティサイクルの制御は、パワーソース１１２（図１）から引き出された入力電流（Ｉｉｎ）の波形を制御して力率を改善し得る。さらに、デューティサイクルの制御は、さらに、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６上に蓄積された充電電圧の大きさを制御することによってブースト電圧（Ｖｂｏｏｓｔ）の電圧レギュレーションを提供し得る。

図３の例において、４つの直列に接続されたブーストサブ回路３０２、３０４、３２２および３２４は、出力電圧（Ｖｂｏｏｓｔ）を４分の１に分割する。ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のスイッチングは、比較的低電圧で生じ得るので、スイッチング周波数が大きくなり得る。さらに、直列インターリーブ位相制御の大部分は、リップル電流を低減するために利用される。リップル電流の低減係数（Ｒ_{ｆａｃｔｏｒ}）は
Ｒ_{ｆａｃｔｏｒ}＝１／Ｎ^２ （等式１）
によって決定され得、ここで、Ｎは、ブーストスイッチの数である。図３によると、Ｎ＝４およびリップル電流は、１６分の１に低減する。さらに、インターリーブの使用によって、リップル周波数は、Ｎ倍増加する。図３の例において、リップル周波数は４倍になりこれにより、２５０ＫＨｚでのスイッチングは、１ＭＨｚリップル周波数になり得る。リップル電流が低減されるので、ブーストインダクタ３４０は、物理サイズおよびインダクタンスが著しく低減され得る。さらに、ラインフィルタ２２０（図２）のフィルタリング要件もまた低減され得る。さらなるブーストコンバータが入力段パワーコンバータ２０４に含まれた場合、リップル電流のさらなる低減、およびリップル周波数の増加が達成される。

ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６の電圧は、入力電圧（Ｖｉｎ）より大きくなるようにブーストされる。例えば、約２６５Ｖ ＲＭＳの高さのライン電圧（Ｖｉｎ）での動作は、個々のブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６の電圧が約９５ＶＤＣ〜約１００ＶＤＣにブーストされることを必要とし得る。この例において、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８、ならびにブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２は、約９５Ｖ〜約１００Ｖの電圧にさらされ得る。電圧は比較的低いので、ゼロ電圧スイッチングは必要でないが、実装されてもよい。

起動する間、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６の第１の充電は、ライン電圧（Ｖｉｎ）および低周波数ピーク充電電流（Ｉｃ）から行われ得る。低周波数ピーク充電電流（Ｉｃ）は、ブーストインダクタ（Ｌ１）３４０およびフリーホイーリングブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２を通って流れ得る。従って、初期のブースト電圧（Ｖｏｏｓｔ）を生成するためにブーストサブ回路３０２、３０４、３２２および３２４が動作する必要がない。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６の初期充電の結果生じた突入電流は、ソフトスタート回路２２２（図２）で穏やかにされ得る。第１の起動スイッチ２２４を閉じ、第２の起動スイッチ２２６を開けた状態にしておくことによって、突入電流を穏やかにするために抵抗器２２８のインピーダンスが用いられ得る。

起動に続いて、第２の起動スイッチ２２６が閉じられ得る。故障状態が生じた場合、パワーソース１１２からの入力電流（Ｉｉｎ）の流れを停止するために、第１の起動スイッチ２２４および第２の起動スイッチ２２６の両方が開かれ得る。第１および第２のブーストコンバータ２３０および２３２の動作は、ＰＦＣコントローラ２３４で制御される。

ＰＦＣコントローラ２３４は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のスイッチングデューティ（デューティサイクル）を制御する。ＰＦＣコントローラ２３４は、正のブースト制御ライン３６０上の独立した各々のスイッチング信号により、第１のブーストコンバータ２３０の第１および第２のブーストスイッチ（Ｓ１、Ｓ２）３０６および３０８を選択的に活性化および不活性化する。第３および第４のブーストスイッチ（Ｓ３、Ｓ４）３２６および３２８の制御は、負のブースト制御ライン３６２上の独立した各々のスイッチング信号により、ＰＦＣコントローラ２３４によって活性化および不活性化される。ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のデューティサイクルは、ＰＦＣコントローラ２３４によって感知された電圧および電流に基づいて、ＰＦＣコントローラ２３４によって方向付けられ得る。

示されたＰＦＣコントローラ２３４は、入力電圧感知ライン３６４上の入力段パワーコンバータ２０２への入力電圧（Ｖｉｎ）を感知する。入力電圧（Ｖｉｎ）は、フィーダライン２１２とコモンライン２１４との間を測定することによって、入力段パワーコンバータ２０２の入力側にわたって測定され得る。パワーソース１１２から流れる入力電流（Ｉｉｎ）の大きさおよび波形は、ＡＣ電流を感知するための電流変圧器、ロゴスキーコイル（Ｒｏｇｏｗｓｋｉ ｃｏｉｌ）、抵抗分路器、または、任意の他のメカニズムといった電流センサ３６８で測定され得る。電流センサ３６８は、測定された入力電流（Ｉｉｎ）を入力電流感知ライン３７０でＰＦＣコントローラ２３４に提供し得る。測定された入力電流（Ｉｉｎ）は、スケーリングファクタ（Ｋａ）でスケーリングされ、スケーリングして測定された入力電流（Ｋａ^＊Ｉｉｎ）を形成し得る。

正のＤＣレール１０６および負のＤＣレール１０８（図１）上の正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）は、さらに、正のＶｃｃ感知ライン３７２および負のＶｃｃ感知ライン３７４上のＰＦＣコントローラ２３４によって各々感知される。ＰＦＣコントローラ２３４は、さらに、正のブースト電圧感知ライン３７６および負のブースト電圧感知ライン３７８上の入力段パワーコンバータ２０２のブースト電圧（Ｖｂｏｏｓｔ）を感知し得る。ブースト電圧（Ｖｏｏｓｔ）の半分は、正のブースト電圧感知ライン３７６で第１の正のブーストコンバータ出力ライン３４６と第２の正のブーストコンバータ出力ライン３５０との間で測定され得る。ブースト電圧（Ｖｂｏｏｓｔ）のもう半分は、第１の負のブーストコンバータ出力ライン３５２と第２の負のブーストコンバータ出力ライン３５６との間で測定され得る。

ＰＦＣコントローラ２３４による力率補正は、パワーソース１１２（図１）から入力段パワーコンバータ２０２に供給されたＡＣ入力電流（Ｉｉｎ）の正弦波形の調整を暗黙的に含む。ＡＣ入力電流（Ｉｉｎ）の正弦波形は、パルス幅変調（ＰＷＭ）電圧（Ｖｃ）に対する調整によって暗黙的に調整される。「ＰＷＭ電圧（Ｖｃ）」という用語は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の高周波数インターリーブスイッチングによって生成される電圧の平均的大きさのことである。力率補正を実行するために、ＰＷＭ電圧（Ｖｃ）の平均的大きさは、ライン電圧（Ｖｉｎ）と同じ周波数および位相の正弦波に維持され得る。ＰＷＭ電圧（Ｖｃ）の正弦波および平均的大きさは、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の高周波数インターリーブスイッチングから生じたより高い周波数波形から形成され得る。従って、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のデューティサイクルの制御は、ＰＷＭ電圧（Ｖｃ）の正弦波形の平均的大きさ、周波数および位相を制御し得る。

ＰＷＭ電圧（Ｖｃ）の平均波形を入力電圧（Ｖｉｎ）の正弦波形と実質的に同じものとして維持することによって、高調波が最小化され、力率が改善される。ＰＷＭ電圧（Ｖｃ）の平均波形および入力電圧（Ｖｉｎ）の正弦波形が実質的に同様である場合、入力電流（Ｉｉｎ）の波形も入力電圧（Ｖｉｎ）と実質的に同様である。従って、力率補正パワーサプライ１００は、パワーソース１１２（図１）の観点から、実質的に抵抗負荷として見える。

他方、電圧レギュレーションは、力率補正パワーサプライ１００上の入力電圧（Ｖｉｎ）と負荷が変動する場合の、ＰＦＣコントローラ２３４の全電圧ゲインを制御することを含む。電圧ゲインの制御は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のスイッチングを制御して、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６に供給されたＰＷＭ電圧（Ｖｃ）およびピーク充電電流（Ｉｃ）の大きさを制御することを含む。ＰＷＭ電圧（Ｖｃ）の大きさは、正のＤＣレール１０６および負のＤＣレール１０８（図１）上で所望の電圧を維持するように変更され得る。

図５は、Ｔｅｘａｓ Ｉｎｓｔｒｕｍｅｎｔｓ／Ｕｎｉｔｒｏｄｅ ＵＣ３８５４と類似のＰＦＣコントローラ２３４の例である。示されたＰＦＣコントローラ２３４は、差動増幅器５０２、入力電圧フィードフォワード制御ループ５０４、出力電圧フィードバック制御ループ５０６および電流制御内部ループ５０８を備える。差動増幅器５０２は、スケーリングファクタ（Ｋｉｎ）で動作し、入力電圧感知ライン３６４上で受け取られた入力電圧（Ｖｉｎ）を所定の電圧の大きさにスケーリングする。スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）は、その後、入力電圧フィードフォワード制御ループ５０４および出力電圧フィードバック制御ループ５０６に供給される。

入力電圧フィードフォワード制御ループ５０４は、ローパス（ＬＰ）フィルタ５１２、二乗乗算器５１４、および除算器５１６を備える。ＬＰフィルタ５１２は、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）のＤＣまたは平均値を抽出するように動作する。入力電圧（Ｖｉｎ）は、ブリッジ整流器２００（図２）で予め整流されている。二乗乗算器５１４は、ＬＰフィルタ５１２によって提供されるスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の平均値を二乗する。スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の二乗した値が除算器５１６の分母として提供される。

ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８（図３）のデューティサイクルは、入力電圧フィードフォワード制御ループ５０４で制御され得る。デューティサイクルは、パワーソース１１２（図１）から力率補正パワーサプライ１００に提供された入力電圧（Ｖｉｎ）の範囲に基づいて制御され得る。従って、入力電圧フィードフォワード制御ループ５０４は、変化する入力電圧（Ｖｉｎ）に対して、定常的平均入力パワーで機能する入力段パワーコンバータ２０２（図２）を保持する１つのフィードフォワード技術を提供する。他の例において、類似の機能を達成するために他の技術を用い得る。

出力電圧フィードバック制御ループ５０６は、差動入力増幅器５２０、加算器５２２、積分器５２４、および乗算器５２６を備える。差動入力増幅器５２０は、正のＶｃｃ感知ライン３７２から正のＤＣ出力電圧（＋Ｖｃｃ）、および、負のＶｃｃ感知ライン３７４から負のＤＣ出力電圧（−Ｖｃｃ）を受け取る。差動入力増幅器５２０は、正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ）の差をスケーリングし得る。

単相の応用例において、差動入力増幅器５２０は、所定のゲイン定数（Ｋｆ）をさらに備え得る。ゲイン定数（Ｋｆ）は、差動入力増幅器５２０の出力電圧を差動入力増幅器５２０の動作電圧と適合するようにスケーリングし得る。スケーリングされたバージョンの所望のＤＣ出力電圧（Ｖｒｅｆ）、加算器５２２によってスケーリングされた差動電圧（２＊Ｋｆ＊Ｖｃｃ）から引かれる。出力電圧フィードバック制御ループ５０６の応答速度をかなり大きくすると、単相回路におけるライン電流の歪みは実質的に低下され得る。従って、制御は、積分器５２４によって減速され得る。積分器５２４は、積分器５２４の出力に比例項を含むことによって、比例積分器（ＰＩ）コントローラとしても動作し得る。加算器５２２の出力は、積分器５２４によって積分され、かつ、電圧誤差補償信号（Ｖｅｒｒ）として乗算器５２６に提供される。

電圧誤差補償信号（Ｖｅｒｒ）は、実際のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）と基準電圧（Ｖｒｅｆ）との間の誤差電圧を表す高度にフィルタリングされた信号である。乗算器５２６は、電圧誤差補償信号（Ｖｅｒｒ）とスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を乗算する。乗算器５２６は、さらに、ゲイン係数を調整するためにゲイン定数（Ｋｍ）も含み得る。その結果が分子として除算器に提供され、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）の二乗値によってスケーリングされる。除算器５１６は、所望の電流波形（Ｉｄ）のスケーリングされたバージョンを生成する。所望の電流波形（Ｉｄ）は、実質的に１の力率を達成し得る電流波形である。所望の電流波形（Ｉｄ）は、電流制御内部ループ５０８に提供される。

電流制御内部ループ５０８は、加算器５３０、誤差増幅器５３２、およびスイッチコントローラ５３４を備える。加算器５３０は、入力電流感知ライン３７０上で受け取られたスケーリングされた測定入力ライン電流（Ｋａ＊Ｉｉｎ）を所望の電流波形（Ｉｄ）から引く。誤差増幅器５３２は、電流誤差信号を積分し、かつ、比例誤差を提供して、誤差信号（Ｉｅ）を形成し、スイッチコントローラ５３４を駆動し、ピーク充電電流（Ｉｃ）およびＰＷＭ電圧（Ｖｃ）を生成する。スイッチコントローラ５３４は、比例誤差によって駆動され、入力段パワーコンバータ２０２を通じてのトランスコンダクタンスを制御することによって、入力段パワーコンバータ２０２（図２）の実効入力インピーダンスを制御する。

入力段パワーコンバータ２０２の実効入力インピーダンスは、入力電流（Ｉｉｎ）で除算された入力電圧（Ｖｉｎ）から引かれたＰＷＭ電圧（Ｖｃ）である。実効入力インピーダンスの制御は、ＡＣ入力電流（Ｉｉｎ）の波形の位相制御、従って、力率を制御する。負の電流フィードバックの制御された量は、入力段パワーコンバータ２０２（図２）の実効入力インピーダンスの増大の効果を有し得る。入力段パワーコンバータ２０２の実効入力インピーダンスの変動が、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のデューティサイクルによって達成され得る。デューティサイクルは、トランスコンダクタンス、従って、入力段パワーコンバータ２０２の実効入力インピーダンスを調整するように選択的に変動され得る。

図５に示されるＰＦＣコントローラ２３４に関して、トランスコンダクタンスの制御は、主に、内部電流制御ループ５０８の入力ライン電流（Ｉｉｎ）に基づく。ＰＷＭ電圧（Ｖｃ）と入力電圧（Ｖｉｎ）との大きさの差は、入力電流（Ｉｉｎ）の流れに基づいて決定され得る。換言すると、ＰＷＭ電圧（Ｖｃ）（例えば、より高い電圧ゲイン）の大きさがより大きいと、結果的にはピーク充電電流（Ｉｃ）をより低くする。同様に、ＰＷＭ電圧（Ｖｃ）（例えば、より低いゲイン）の大きさがより小さいと、ピーク充電電流（Ｉｃ）がより高くなる。入力ライン電流（Ｉｉｎ）の大きさに基づいて、ＰＦＣコントローラ２３４の全電圧ゲインは調整され得る。

スイッチコントローラ５３４は、パルス幅変調（ＰＷＭ）変調器５３６、およびブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８を駆動するための複数のゲートドライバ５３８を備え得る。図３に示される例において、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８は、正のブースト制御ライン３６０および負のブースト制御ライン３６２を介して各々駆動される。

ブーストサブ回路３０２、３０４、３２２および３２４を駆動するために、ＰＷＭ変調器５３６は、ダブルエッジ自然ＰＷＭで動作し、インターリーブの使用を最適化し得る。ダブルエッジ自然ＰＷＭを用いて、変調する波形は三角波形であり、変調された信号は、時間の連続変数である。従って、ＰＷＭ変調器は、Ｎのインターリーブで動作し、ここで、Ｎは、ブーストスイッチおよびゲートドライバ５３８の数である。示される例において、第１および第２のブーストコンバータ２３０および２３２（図２）の各々は、２つのブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８を備え、従って、Ｎ＝４である。他の例において、さらなるブーストスイッチが含まれ得る。

図６は、図５を参照して記載されたものとは異なった制御構造を有するＰＦＣコントローラ２３４の別の例である。簡略化するために、以下の記載は、これらの差異に的を絞る。この例において、電圧ゲインは、入力電圧（Ｖｉｎ）に基づいてＰＦＣコントローラ２３４によって主に制御される。図６のＰＦＣコントローラ２３４は、差動増幅器５０２、入力電圧フィードフォワード制御ループ６０２、出力電圧フィードバック制御ループ６０４、および電圧制御内部ループ６０６を備える。差動増幅器５０２は、スケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を入力電圧フィードフォワード制御ループ６０２に含まれる加算器６１０に提供する。

出力電圧フィードバック制御ループ６０４は、図５と同様に、差動増幅器５２０、加算器５２２および積分器５２４を備える。さらに、出力電圧フィードバック制御ループ６０４は、電圧誤差補償信号（Ｖｅｒｒ）とスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を乗算する乗算器６１２を備える。その結果は、加算器６１０に提供される。加算器６１０は、電圧誤差補償信号（Ｖｅｒｒ＊Ｋｍ＊Ｋｉｎ＊Ｖｉｎ）およびスケーリングされた測定された入力電流（Ｋａ＊Ｉｉｎ）をスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）から引いて、駆動信号（Ｖｄ）を生成してスイッチコントローラ６０６を駆動する。スイッチコントローラ６０６は、ＰＷＭ変調器６１６および複数のゲートドライバ６１８を備える。

図５のＰＷＭ変調器５３６と同様に、ＰＷＭ変調器６１６は、ブーストサブ回路３０２、３０４、３２２および３２４におけるブーストスイッチのデューティサイクル（図３の例においてＮ＝４）を方向付けるＮのインターリーブで動作する。しかしながら、図６のＰＷＭ変調器６１６は、さらなるフィードフォワード制御ループをさらに備える。ブースト電圧（Ｖｂｏｏｓｔ）は、フィードフォワード信号として、正および負のブースト電圧感知ライン３７６および３７８上のＰＷＭ変調器６１６に提供される。内部電圧制御フープ６０６は、ＰＷＭ変調器６１６によって生成された変調波形のスケーリングの制御を提供する。変調する三角波形は、所望のブースト電圧（Ｖｂｏｏｓｔ）に比例するようにスケーリングされ得る。さらなるフィードフォワード制御ループは、加算器６１０から提供された駆動信号（Ｖｄ）のゲインの安定化を提供する。

電圧制御内部ループ６０６の電圧ゲインは、固定され得る。従って、ＰＷＭ変調器６１６のゲインは、ブーストキャパシタ上のブースト電圧（Ｖｂｏｏｓｔ）の誤差を補償する逆数ゲインであり得る。このような補償がない場合、ＰＷＭ変調器６１６のゲインは、ブーストキャパシタのブースト電圧（Ｖｂｏｏｓｔ）に比例し、すなわち、固定されず、変化する。この制御法を用いて、ＰＦＣコントローラ２３４は、ＰＷＭ電圧（Ｖｃ）がブースト電圧（Ｖｂｏｏｓｔ）に基づいて振幅制御された場合、電圧制御を提供するデューティとして線形である内部制御ループ（電圧制御内部ループ６０６）を備える。ゲイン安定化のための類似のタイプのフィードフォワード制御ループが、さらに、図５を参照して記載されたＰＦＣコントローラ２３４で実装され得る。

図６の例示的ＰＦＣコントローラ２３４において、入力電圧フィードフォワード制御ループ６０２は、電圧制御内部ループ６０６への主な信号としてスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）を確立する。電圧制御内部ループ６０６は、（１／Ｋｉｎ）の電圧ゲインを備える。電圧ゲイン（１／Ｋｉｎ）は、（Ｋｉｎ）を消去し、制御信号として入力電圧（Ｖｉｎ）のみを残して、負荷のない状態下でＰＷＭ電圧（Ｖｃ）を生成する。その結果、静止状態（例えば、力率補正パワーサプライへの負荷が小さいか、または無い）の間、入力段パワーコンバータ２０２（図２）は、ＰＷＭ電圧（Ｖｃ）で入力電圧（ｖｉｎ）をトラッキングし得る。

入力電圧（Ｖｉｎ）は、トラッキングゲイン比に基づいて、ＰＷＭ電圧（Ｖｃ）によってトラッキングされ得る。「トラッキングゲイン比」は、ピークツーピーク（ｐｅａｋ ｔｏ ｐｅａｋ）ＡＣ ＰＷＭ電圧（Ｖｃ）の大きさに対するピークツーピークＡＣ入力電圧（Ｖｉｎ）の大きさの比として定義される。従って、入力段パワーコンバータ２０２（図２）は、デフォルトでは電力を伝達し得ない。図６のＰＦＣコントローラ２３４を用いる入力段パワーコンバータ２０２の動作は、動作の反転（ｒｅｖｅｒｓｅ）増幅器の形態として記載され得る。反転増幅器の動作は、従来の増幅器動作の反対であり、そこでは、増幅器は、ここでの場合のように、入力をトラッキングするのではなく、期待された形態の出力を有するように駆動される。

フィードフォワード制御ループは、主な制御信号としてスケーリングされた入力電圧（Ｋｉｎ＊Ｖｉｎ）で動作するので、出力電圧フィードバック制御ループ６０４からの電圧誤差補償信号（Ｖｅｒｒ）の影響が最小化される。フィードフォワード制御が電圧制御内部ループ６０６によって提供されるため、力率補正パワーサプライ１００（図１）の電圧レギュレーションを損なうことなく電圧誤差補償信号（Ｖｅｒｒ）が最小化され得る。ブースト電圧（Ｖｂｏｏｓｔ）でのさらなるフィードフォワード制御の結果、乗算器６１２は、フィードフォワード制御信号の一部分のみを管理し得る。さらに、乗算器６１２は、ダイナミックレンジをあまり有しなくて良い。従って、乗算器６１２は、図５を参照して記載される乗算器５２６ほどには正確でなく、かつ高価でなくて良い。

非静止状態の間、図６のＰＦＣコントローラ２３４は、スケーリングされた、測定された入力電流（Ｋａ＊Ｉｉｎ）の形態での比較的適度な量の負の電流フィードバックを用いて、入力段パワーコンバータ２０２（図２）の実効入力インピーダンスを制御し得る。実効入力インピーダンスの制御は、上述のように、力率を制御する。

さらに、非静止状態の間、全電圧ゲインは、力率補正パワーサプライ１００（図１）のＤＣ出力電圧（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））をレギュレートするように調整され得る。上述のように、全電圧ゲインの調整は、出力フィードバック制御ループ６０４を通じて行われ得る。ＰＦＣコントローラ２３４の全電圧ゲインが変更されると、入力段パワーコンバータ２０２は、良好な制御で、パワーソース１１２（図１）から取得されるパワーの量を調整し得る。

図３に示された入力段パワーコンバータ２０２は、パワーソース１１２（図１）にパワーを戻すことを可能にしない。なぜなら、ブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２（図３）は、パワーソース１１２に向かってエネルギーが逆流することを防ぐからである。従って、図３の入力段パワーコンバータ２０２は、パワーソース１１２からのパワーを消費するために、第２象現および第４象現にて動作し得る。しかしながら、入力段パワーコンバータ２０２が、パワーソース１１２へのエネルギーを逆流させることができる場合、ＰＦＣコントローラ２３４は、ブーストサブ回路３０２、３０４、３２２および３２４の制御をサポートして、パワーをパワーソース１１２に戻し得る。従って、入力段パワーコンバータ２０２は、パワーソース１１２へのパワーのソースとして、第１象現および第３象現にて動作し得、第２および第４象現は、パワーソース１１２からのパワーを消費するように動作し得る。ＰＦＣコントローラ２３４が１未満の全フィードフォワード増幅器ゲインを生成した場合、パワーは、入力段パワーコンバータ２０２に流れ込む。しかしながら、全電圧ゲインが１を超える場合、パワーは、入力段パワーコンバータ２０２からパワーソース１１２に流れ出す。

ＰＦＣコントローラ２３４の全電圧ゲインを約１になるように変更するために、電圧ゲインの制御に寄与する乗算器６１２は、乗算器６１２のバイポーラ入力に提供された入力電圧（Ｋｉｎ＊Ｖｉｎ）を有する、少なくとも１つの２象現分で動作する乗算器（２および４象現で動作する）であり得る。ＰＦＣコントローラ２３４の全電圧ゲインは、乗算器６１２および電圧制御内部ループ６０６を考慮しない場合、スケーリング増幅器５０２のスケーリングファクタ（Ｋｉｎ）または加算器６１０内のスケーリングを調整することによって、わずかに１を超えるように設定され得る。従って、全電圧ゲインを低減するために乗算器６１２が用いられ得る。

入力段パワーコンバータ２０２がパワーソース１１２からのパワーのみを消費し得る場合、乗算器６１２の必要とされる全作業範囲は、２象現分であり得る。乗算器６１２は、２象現分であり得る。力率補正パワーサプライ１００（図１）への負荷が増加すると、出力電圧フィードバック制御ループ６０４は、乗算器６１２にバイアスをかけて電圧誤差補償信号（Ｖｅｒｒ）で動作することが必要とされるに過ぎないから、乗算器６１２は２象現分であり得る。図３の入力段パワーコンバータ２０２は、パワーソース１１２にパワーを戻すことができないので、乗算器６１２は、４象現分動作をサポートする必要がない。

あるいは、入力段パワーコンバータ２０２（図２）がパワーソース１１２からパワーを消費するか、またはこれにパワーを戻すことができる場合、乗算器６１２は、４象現分動作をサポートし得る。この構成において、ＰＦＣコントローラ２３４は、パワーソース１１２（図１）にパワーを送達するか、または、これからのパワーを消費するように入力段パワーコンバータ２０２を制御し得る。４象現分動作をサポートする際に、ＰＦＣコントローラ２３４の全電圧ゲインは、乗算器６１２および電圧制御内部ループ６０６を考慮しない場合、実質的に１に設定され得る。その結果、乗算器６１２は、全電圧ゲインを１を超える、および１未満の両方に調整し得る。

入力段パワーコンバータ２０２（図２）のブーストキャパシタが過剰なエネルギーを蓄積した場合、エネルギーは、パワーソース１１２（図１）に戻され得る。蓄積されるエネルギーが過剰になる主な原因は、出力電圧フィードバック制御ループ６０４または電圧制御内部ループ６０６におけるパワーソース１１２のサージおよび制御オーバーシュートであり得る。ブーストキャパシタ上の電圧が入力および出力段パワーコンバータ２０２および２０４（図２）にとって有害である場合、ＰＦＣコントローラ２３４は、電圧が安全なレベルに低下（ｂｌｅｅｄ ｄｏｗｎ）するまでブーストスイッチのすべてのスイッチングをディセーブルし得る。

図７は、さらに別の例示的ＰＦＣコントローラ２３４である。示されたＰＦＣコントローラ２３４は、図６と同様に、差動増幅器５０２、入力電圧フィードフォワード制御ループ６０２および電圧制御内部ループ６０６を備える。差動増幅器５０２、入力電圧フィードフォワード制御ループ６０２および電圧制御内部ループ６０６は、すべて、図６の例と同様に機能する。図７のＰＦＣコントローラは、図６を参照して記載された出力電圧フィードバック制御ループ６０４と同様である出力電圧フィードバック制御ループ７０２をさらに備える。

しかしながら、出力電圧制御ループ７０２は、ローパス（ＬＰ）フィルタ７０６および加算器７０８のさらなる要素を備える。ローパスフィルタ７０６および加算器７０８は、測定された入力電流（Ｉｉｎ）を出力電圧フィードバック制御ループ７０２に導入する。測定された入力電流（Ｉｉｎ）は、スケーリングファクタ（Ｋｂ）でスケーリングされて、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）を形成し得る。

スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）は、ブリッジ整流器２００（図２）によって整流され、ＬＰフィルタ７０６に提供され得る。あるいは、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）は、ＬＰフィルタ７０６の前の整流器によって整流され得る。整流、スケーリングされた測定入力電流（Ｋｂ＊Ｉｉｎ）の平均は、ＬＰフィルタ７０６によってフィルタリングされる。フィルタリングに続いて、フィルタリング、整流、スケーリングした測定された入力電流（Ｋｂ＊Ｉｉｎ）は、加算器７０８によって電圧誤差補償信号（Ｖｅｒｒ）に加算され、ＤＣ出力電圧の（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））「スーパーレギュレーション（ｓｕｐｅｒ ｒｅｇｕｌａｔｉｏｎ）」を行う。

スーパーレギュレーションは、入力段パワーコンバータ２０２（図２）によって引き出された測定された入力電流（Ｉｉｎ）の平均値の大きさを感知することによって導出され得る。ＤＣ出力電圧（正および負のＤＣ出力電圧（＋Ｖｃｃおよび−Ｖｃｃ））は、その後、測定された入力電流（Ｉｉｎ）の平均値の大きさに応答して調整され得る。ＤＣ出力電圧が上昇した場合、この効果は、任意の実効供給インピーダンスを低下させ、従って、測定された入力電流（Ｉｉｎ）の平均値の大きさを増加させることである。同様に、ＤＣ出力電圧が低下した場合、実効供給インピーダンスは上昇し、測定された入力電流（Ｉｉｎ）の平均値の大きさは小さくなる。十分な電流フィードバックが行われた場合、ＤＣ出力電圧がパワーの流出の増加を伴って上昇する。このような応答は、負の出力抵抗を定義することによる。

電圧制御内部制御ループ６０６上で用いられる瞬間的な負の電流フィードバックの量は、スーパーレギュレーションによって増加され得る。図５に示されるＰＦＣコントローラ２３４の電流制御内部ループ５０８等におけるような、比較的大量の瞬間的な負の電流フィードバックの場合には、スーパーレギュレーションは不必要である。しかしながら、図６および図７におけるような比較的少ない量の負の電流フィードバックの場合には、瞬間的な負の電流フィードバックを増加させることは小さいデューティ対電圧変換誤差から生じた入力電流（Ｉｉｎ）の歪みを低減する。入力段パワーコンバータ２０２の入力インピーダンスが非常に低いので、ＰＷＭ電圧（Ｖｃ）における小さい歪みは、入力電流（Ｉｉｎ）の大きい歪みとして表し得る。負の電流フィードバックを通じて第１のパワー段コンバータ２０２のインピーダンスを増加することにより、第１のパワー段コンバータ２０２の線形的要求が緩和され得る。しかしながら、ＤＣ出力電圧のレギュレーションは、影響され得る。

図６を参照して記載されたＰＦＣコントローラ２３４と同様に、単相ＰＦＣ回路におけるライン電流の歪みは、出力電圧フィードバック制御ループ７０２の過度に速い応答速度によって実質的に劣化される。従って、図６および図７に示されるＰＦＣコントローラ２３４の出力電圧フィードバック制御ループ６０４および７０２の応答速度は、穏やかに遅くなり得る。しかしながら、この遅さが負荷または入力電圧（Ｖｉｎ）変化に対する応答を高速でトラッキングすることを難しくさせ得る。

図７のスーパーレギュレーションは、応答速度の改善を達成する。測定入力電流（Ｉｉｎ）の追加フィードバックもまた、早くなくても、入力電流（Ｉｉｎ）の歪みに加算することを避けるために、速すぎてもいけないが、改善された応答速度が達成され得る。制御補償信号のリップル（電圧誤差補償信号（Ｖｅｒｒ）および整流、スケーリングした測定入力電流（Ｋｂ＊Ｉｉｎ））は、異なるように位相制御され得る。リップルは、正味リップルが、制御補償信号のどちらか１つによってもたらされたものよりも小さくなるように位相制御され得る。

図２において、出力段パワーコンバータ２０４は、入力段パワーコンバータ２０２によって提供されたブースト電圧（Ｖｂｏｏｓｔ）の電圧変換、および出力段パワーコンバータ２０４によって提供されたＤＣ出力電圧のガルバニック絶縁を提供することができる回路またはデバイス（単数または複数）であり得る。あるいは、ブースト電圧（Ｖｂｏｏｓｔ）が負荷に直接パワーを供給するために使用できる場合、出力段パワーコンバータ２０４は省略され得る。示された出力段パワーコンバータ２０４のＤＣ出力電圧は、正のＤＣレール１０６に提供された正のＤＣ出力電圧（＋Ｖｃｃ）、および負のＤＣレール１０８に提供された負のＤＣ出力電圧（−Ｖｃｃ）を備える。例示的出力段パワーコンバータ２０４は、第１の出力コンバータ２３６、第２の出力コンバータ２３８および出力フィルタ２４０を備えるＤＣ−ＤＣパワーコンバータである。

示された出力段パワーコンバータ２０４は、入力段パワーコンバータ２０２からブースト電圧（Ｂｏｏｓｔ）および電流を受け取る。第１および第２の出力コンバータ２３６および２３８は、第１および第２のブーストコンバータ２３０および２３２のガルバニック絶縁を各々提供し得る。第１および第２のブーストコンバータ２３０および２３２は、力率補正パワーサプライ１００からパワーを送達するオーディオ増幅器等のようにグラウンド基準負荷からガルバニック絶縁され得る。出力フィルタ２４０は、過渡的高周波数ノイズ等に対して力率補正パワーサプライ１００のＤＣ出力電圧をフィルタリングすることができる回路またはデバイスであり得る。

図８は、第１および第２の出力コンバータ２３６および２３８ならびに出力フィルタ２４０を備える出力段２０４の例示的模式的回路図である。第１の出力コンバータ２３６は、第１のスイッチモードコンバータ８０２、第１の変圧器（Ｔ１）８０４、および第１の出力ブリッジ整流器（ＢＲ２）８０６を備える。第２の出力コンバータ２３６は、第２のスイッチモードコンバータ８０８、第２の変圧器（Ｔ２）８１０および第２の出力ブリッジ整流器（ＢＲ３）８１２を備える。示された第１および第２のスイッチモードコンバータ８０２および８０８は、半波ブリッジチョッパである。他の例において、第１および第２のスイッチモード変換器８０２および８０８は、半波ブリッジ直列共振スイッチモードコンバータ、全波ブリッジ直列共振スイッチモードコンバータ、全波ブリッジチョッパ、または同様の機能を提供する任意の他のスイッチモードコンバータ構成であり得る。

第１のスイッチモードコンバータ８０２は、第１の出力スイッチ（Ｓ５）８１６、第２の出力スイッチ（Ｓ６）８１８を備え、第２のスイッチモードコンバータ８０８は、第３の出力スイッチ（Ｓ７）８２０および第４の出力スイッチ（Ｓ８）８２２を備える。出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２は、スイッチモードコンバータ８０２および８０８のアクティブ要素を形成する。出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２は、ＭＯＳＦＥＴ、ＩＧＢＴ、または任意の他のスイッチングデバイスであり得る。出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２は、さらに、ゼロ電圧スイッチング（ＺＶＳ）動作で、ゼロ電圧でオンにすることを可能にするために、十分なデッドタイムで、コミュテーションシーケンスで設計され得る。

第１および第２の正のブーストコンバータ出力ライン３４６および３５０は、第１の出力スイッチ（Ｓ５）８１６および第２の出力スイッチ（Ｓ６）８１８と各々電気的に結合される。従って、第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）３１４および３１６（図３）に蓄積された充電電圧は、第１および第２の出力スイッチ（Ｓ５、Ｓ６）８１６および８１８間に供給される。第３および第４の出力スイッチ（Ｓ７、Ｓ８）８２０および８２２は、第１および第２の負のブースト出力ライン３５２および３５６と各々電気的に結合される。第３および第４のブーストキャパシタ（Ｃ３、Ｃ４）３３４および３３６（図３）に蓄積された充電電圧は、第３および第４の出力スイッチ（Ｓ７、Ｓ８）８２０および８２２間に供給される。さらに、第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０は、各々の正および負の中点ライン３４８および３５４によって正および負の中点３１８および３３８と各々電気的に結合される。

第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０は、第１および第２のスイッチモードコンバータ８０２および８０８から提供された信号のガルバニック絶縁および電圧スケーリングを提供することができる任意の電圧変換デバイスであり得る。第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０は、各々の第１および第２のスイッチモードコンバータ８０２および８０８の状態をゼロ電圧でオン状態にフリーホイールする十分な磁化電流を含み得、これによりＺＶＳ動作を可能にする。第１および第２の変換器（Ｔ１、Ｔ２）８０４および８１０の磁化電流は、第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０の各々のコアにギャップを付けることによって達成され得る。あるいは、外部インダクタが、第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０の１次巻線とシャントに電気的に結合され得る。

出力スイッチ（Ｓ５，Ｓ６，Ｓ７，Ｓ８）８１６、８１８、８２０および８２２にＭＯＳＦＥＴが用いられる場合、ゼロ電圧状態は、ボディダイオード導通を伴い得る。ボディダイオード導通において、絶対的なゼロ電圧ではなく小さい逆電圧が形成され得る。他方、ＩＧＢＴが用いられた場合、出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２は、これらの出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２の各々とシャントのさらなるフリーホイーリングダイオードを備え得る。

第１および第２のスイッチモードコンバータ８０２および８０８の半波ブリッジチョッパの使用は、第１および第２のブーストコンバータ２３０および２３２（図３）の電圧平衡を提供する。軽い負荷の場合、入力段パワーコンバータ２０２は、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６において等しくない電圧を生成する傾向を有する。従って、より高い電圧によるブーストコンバータ２３０または２３２へのさらなるストレスが回避される。さらに、第１および第２のブーストコンバータ２３０および２３２による不完全リップルの消去が回避される。

出力スイッチ（Ｓ５，Ｓ６，Ｓ７，Ｓ８）８１６、８１８、８２０および８２２の各々において約５０％のデューティサイクルを維持することによって、第１および第２のブーストコンバータ２３０および２３２（図２）の電圧平衡が達成される。その結果、正および負の中点３１８および３３８における電圧の大きさは強制的に平衡され得る。正および負の中点３１８および３３８における電圧が平衡から外れた場合、補正電流は、関連した変圧器（Ｔ１、Ｔ２）８０４または８１０の磁化インダクタンスを通って流れ、この外れを補正し得る。第１および第２の出力コンバータ２３６および２３８は、第１および第２のブーストコンバータ２３０および２３２（図３）に対して電荷平衡器（ｃｈａｒｇｅ ｂａｌａｎｃｅｒ）として機能し得る。（図３）ギャップ付けは、インバランスが生じた場合、補正電流の流れから生じたＤＣ平衡電流によって第１および第２の変圧器（Ｔ１、Ｔ２）８０４および８１０のコアの飽和を回避し得る。

各々の第１および第２のブーストコンバータ２３０および２３２（図３）から第１および第２の出力コンバータ２３６および２３８の各々に供給された全電圧も実質的に平衡状態に留まり得る。全電圧は、出力ブリッジ整流器（ＢＲ２、ＢＲ３）８０６および８１２によって、実質的に平衡し得る。出力ブリッジ整流器（ＢＲ２、ＢＲ３）８０６および８１２は、全波ブリッジ整流器を形成するように構成された複数のダイオード８２４を備える。

出力ブリッジ整流器（ＢＲ２、ＢＲ３）８０６および８１２の非線形負荷特性は、実質的に平衡状態を維持し得る。第１および第２のブーストコンバータ２３０および２３２のうちの一方がもう一方よりも大きいブースト電圧（Ｖｂｏｏｓｔ）を生成した場合、そのブーストコンバータは、全負荷をサポートし得る。より高いブースト電圧（Ｖｂｏｏｓｔ）を有するコンバータ２３６または２３２の固有のインピーダンス、ならびに各々の出力コンバータ２３６または２３８のインピーダンスは、第１および第２のブーストコンバータ２３０および２３２によって処理されるパワーを平衡させるように機能し得る。第１および第２のブーストコンバータ２３０および２３２は直列であるので、入力電流（Ｉｉｎ）は、ほぼ等しい状態のままでなければならない。

第１および第２の出力コンバータ２３６および２３８は、選択的に、インターリーブの態様で固定周波数で動作し得る。さらに、第１および第２の出力コンバータ２３６および２３８は、直交にて動作し得る。インターリーブは、出力フィルタ２４０に供給されるＲＭＳ充電電流の大きさを低減し得る。さらに、インターリーブは、正のＤＣレール１０６および負のＤＣレール１０８上に見出されるリップル周波数を２倍にし得る。出力ブリッジ整流器（ＢＲ２、ＢＲ３）８０６および８１２は、リップル周波数を２倍にし得る。直列インターリーブの使用は、このリップル周波数をさらに２倍にする。従って、リップル周波数は、第１および第２のスイッチモードコンバータ８０２および８０８のスイッチング周波数の４倍のファクタで増加する。

出力フィルタ２４０は、力率補正パワーサプライ１００のＤＣ出力パワーを最終的にフィルタリングするために、第１の２次キャパシタ（Ｃ５）８２６および第２の２次キャパシタ（Ｃ６）８２８を備える。ＤＣ出力パワーは、正のＤＣレール１０６に提供された正のＤＣ出力電圧（＋Ｖｃｃ）、および負のＤＣレール１０８に提供された負のＤＣ出力電圧（−Ｖｃｃ）を備える。第１の２次キャパシタ（Ｃ５）８２６は、正のＤＣレール１０６とグラウンド接続８３０との間に電気的に結合される。第２の２次キャパシタ（Ｃ６）８２８は、負のＤＣレール１０８とグラウンド接続８３０との間に結合される。

出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２は、直列共振不連続スイッチングモード（ＤＣＭ）制御で動作して、ブースト電圧（Ｖｂｏｏｓｔ）を第１および第２のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）に変換するように、出力段スイッチモードコントローラ（図示せず）によって方向付けられ得る。出力段パワーコンバータ２０４は、出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２が、スイッチがゼロ電流でオフになる動作の不連続モードに留まることを可能にするためにレギュレートされ得ない。デッドタイムを管理することによって、スイッチは、さらに、ゼロ電圧でオンにされ得る。これはゼロ電圧スイッチング（ＺＶＳ）として知られ、かつ出力スイッチ（Ｓ５、Ｓ６、Ｓ７、Ｓ８）８１６、８１８、８２０および８２２におけるスイッチング損失を最小化するために用いられ得る。

他方、入力段パワーコンバータ２０２の制御は、ＰＦＣコントローラ２３４（図３）を用い、かつ、上述のような電圧レギュレーションを含む。従って、出力段パワーコンバータ２０４の電圧レギュレーションは必要でない。起動の間、出力段パワーコンバータ２０４は、さらに、別個の制御のソフトスタートモデルを必要とせずに、動作を直ちに開始し、第２の２次キャパシタ（Ｃ５、Ｃ６）８２６および８２８を充電し得る。

出力段パワーコンバータ２０４の動作周波数は、固定され得る。出力段パワーコンバータ２０４は、入力段パワーコンバータ２０２（図２）と、オーディオ増幅器１０２（図１）等の負荷との間に挿入される。この構成において、出力段パワーコンバータ２０４は、負荷のスイッチモード動作から入力段パワーコンバータ２０２の可変の周波数動作のスイッチングノイズをフィルタかつ切り離すために適切であり得る。力率補正パワーサプライ１００（図１）がオーディオ増幅器１０２（図１）に供給する場合、出力段パワーコンバータ２０４の周波数は、スイッチモードオーディオ増幅器１０２の動作の固定周波数に同期されて、オーディオ増幅器１０２の増幅されたオーディオ出力信号におけるビートトーンを回避し得る。

図２において、出力フィルタ２４０によってフィルタリングが提供されるので、ＰＦＣコントローラ２３４は、第１および第２のブーストコンバータ２３０および２３２の動作をＦＭ（ｆｒｅｑｕｅｎｃｙ ｍｏｄｕｌａｔｉｏｎ）で動作するように方向付け得る。入力段パワーコンバータ２０２は、共振ではないので、実質的なＦＭが可能である。入力段パワーコンバータ２０２のＦＭの使用が電磁磁気干渉（ＥＭＩ）制御を改善し、従って、ライン導通スイッチングノイズを除去するために用いられ得るラインフィルタ２２０のコスト、サイズおよび重量をさらに低減し得る。ＦＭの実行は、さらに、より高いスイッチング周波数によって支援され得る。なぜなら、ノイズスペクトルの著しい広がりを達成する変調指数が低減され得るからである。ＥＭＩを最小化するために、スペクトルは、典型的な通信チャネルよりも大きく、かつ９ＫＨｚ等の規定スペクトルアナライザの帯域幅よりも幅広い帯域幅にわたって広がり得る。

ＰＦＣコントローラ２３４および出力段スイッチモードコントローラは、スイッチの各々のゲートドライバをさらに、ガルバニック絶縁し得る。従って、ＰＦＣコントローラ２３４および出力段スイッチモードコントローラは、出力段パワーコンバータ２０４の２次側でグラウンド８３０（図８）にグラウンド基準化され得る。ＤＣ出力電圧（第１および第２のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ））がレギュレートされる変数として直接利用可能である。ＰＦＣコントローラ２３４が入力および出力段パワーコンバータ２０２および２０４のグラウンド基準側にある場合、入力電圧感知ライン３６４（図３）および入力電流感知ライン３７０（図３）に提供された信号が、さらにガルバニック絶縁され得る。ＰＦＣコントローラ２３４に含まれるＰＷＭ変調器のフィードフォワードゲイン制御を提供するためのブースト電圧（Ｖｏｏｓｔ）の感知は、さらに、ガルバニック絶縁され得る。

出力段スイッチモードコントローラは、さらに、負の第２のブーストコンバータ出力ライン３５６（図３）からパワー供給され得る。これは、ＰＦＣコントローラ２３４および出力段スイッチモードコントローラの両方に初期パワーを印加するために別個に制御されたパワーサプライを用いることなく、出力段パワーコンバータ２０４を始動することを可能にし得る。

図９は、入力段パワーコンバータ２０２の別の例の模式的回路図を示す。図３と同様に、入力段パワーコンバータ２０２は、電気的に直列で結合された第１のブーストコンバータ９０２および第２のブーストコンバータ９０４を用いてＡＣ−ＤＣブーストコンバータとして動作し得る。さらに、入力段パワーコンバータ２０４には、フィーダライン２１２およびコモンライン２１４上で入力電圧（Ｖｉｎ）が供給される。他の例において、さらなるブーストコンバータが入力段パワーコンバータ２０２に含まれ得る。

第１のブーストコンバータ９０２は、第１のブーストサブ回路９０６を備え、これは第２のブーストサブ回路９０８と直列で電気的に結合される。第２のブーストコンバータ９０４は、直列で電気的に結合された第３のブーストサブ回路９１０および第４のブーストサブ回路９１２を備える。第１および第２のブーストコンバータ９０２および９０４の各々は、図３を参照して記載された第１および第２のブーストコンバータ２３０および２３２と同様に動作する。

第１および第２のブーストサブ回路９０６および９０８の各々、各々第１および第２のブーストスイッチ（Ｓ１、Ｓ２）９２０および９２２、ならびに各々第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）９２４および９２６を備える。さらに、第１および第２のブーストサブ回路９０６および９０８の各々は、各々第１および第２のブーストサブスイッチ（Ｓ１’、Ｓ２’）９２８および９３０を備える。第３および第４のブーストサブ回路９１０および９１２の各々、各々第３および第４のブーストスイッチ（Ｓ３、Ｓ４）９４０および９４２ならびに第１および第２のキャパシタ（Ｃ１、Ｃ２）９４４および９４６を備える。第３および第４のブーストサブ回路９１０および９１２は、各々第３および第４のブーストサブスイッチ（Ｓ３’、Ｓ４’）９４８および９５０をさらに備える。

入力段パワーコンバータ２０２は、さらに、図３と同様に、インダクタ３４０、正の中点３１８、中点３２０、および負の中点３３８を備える。さらに、第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）９２４および９２６上の充電電圧は、第１の正のブーストコンバータ出力ライン３４６、正の中点ライン３４８および第２の正のブーストコンバータ出力ライン３５０上の出力段パワーコンバータ２０４に供給され得る。第３および第４のブーストキャパシタ（Ｃ３、Ｃ４）９４４および９４６上の充電電圧は、図３と同様に、第１の負のブーストコンバータ出力ライン３５２、負の中点ライン３５４および第２の負のブーストコンバータ出力ライン３５６上に供給され得る。

ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０は、図３のブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２と置換される。ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０は、各々のブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）９２０、９２２、９４０および９４２と時間的に交互に駆動され得る。時間的に交互にすることによって、ブーストダイオード（Ｄ１、Ｄ２、Ｄ３、Ｄ４）３１０、３１２、３３０および３３２の場合にすでに経験されたよりもフリーホイーリング機能における導通損が少ない。さらに、ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０、ならびに各々のブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）９２０、９２２、９４０および９４２は、デッドタイムで動作され得、貫通電流を避ける。さらに、第１、第２、第３および第４のブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０は、各々の第１、第２、第３および第４のブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）９２０、９２２、９４０および９４２が時間的に交互に駆動され得る。時間的に交互にすることによって、力率補正パワーサプライ１００（図１）の入力段２０２（図２）にてエネルギーが両方向に流れることを可能にする。

エネルギーが両方向に流れることによって、力率補正パワーサプライ１００がパワーをパワーソース１１２（図１）に供給するか、パワーソース１１２からのパワーを消費することが可能になる。さらに、ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０のために、ブーストサブ回路９０６、９０８、９１０および９１２の不連続電流モード（ＤＣＭ）が除去される。両方向エネルギーの流れおよび非ＤＣＭ動作は、入力段パワーコンバータ２０４に含まれるＰＦＣコントローラ２３４によって制御される。

第１および第２のブーストスイッチ（Ｓ１、Ｓ２）９２０および９２２、ならびに第１および第２のブーストサブスイッチ（Ｓ１’、Ｓ２’）９２８および９３０のデューティサイクルは、正のスイッチ制御ライン９５２上のＰＦＣコントローラ２３４から提供されたスイッチング信号で制御され得る。第２および第３のブーストスイッチ（Ｓ３、Ｓ４）９４０および９４２、ならびに第３および第４のブーストサブスイッチ（Ｓ３’、Ｓ４’）９４８および９５０のデューティサイクルは、負のスイッチ制御ライン９５４上のＰＦＣコントローラ２３４からのスイッチング信号で制御され得る。入力電圧（Ｖｉｎ）、入力電流（Ｉｉｎ）およびブースト電圧（Ｖｂｏｏｓｔ）は、図３と同様のＰＦＣコントローラ２３４に提供され得る。

ＰＦＣコントローラ２３４は、図３、図５、図６および図７を参照して記載されたＰＦＣコントローラ２３４と同様である。図６および図７を参照してすでに記載されたように、ＰＦＣコントローラ２３４は、１未満の全電圧ゲインで動作し得る。あるいは、ＰＦＣコントローラ２３４は、力率補正パワーサプライ１００のエネルギーの流れの両方向機能のため、１未満または１を超える全電圧ゲインで動作し得る。全電圧ゲインが１よりも大きい場合、力率補正パワーサプライ１００（図１）は、パワーソース１１２（図１）にパワーを供給する。逆に、全電圧ゲインが１未満である場合、力率補正パワーサプライ１００は、パワーソース１１２からのパワーを消費する。図６および図７を参照してさらに記載されたように、乗算器６１２は、４象現分動作範囲で動作して、全電圧ゲインを１を超えるか、または１未満の両方に調整するように構成され得る。

全電圧ゲインがＰＦＣコントローラ２３４によって１を超えるように調整された場合、エネルギーは、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）９２４、９２６、９４４および９４６からパワーソース１１２（図１）に戻される。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）９２４、９２６、９４４および９４６に蓄積された電圧および電流は、ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）９２８、９３０、９４８および９５０を通ってパワーソース１１２に流れ得る。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）９２４、９２６、９４４および９４６が上述のように過剰なエネルギーを蓄積した場合にこのようなエネルギーの流れが生じる。

全波ブリッジ整流器（ＢＲ１）２００（図２）の使用は、パワーソース１１２（図２）への実質的なエネルギーの流れを防止する。エネルギーが実質的にパワーソース１１２に戻ることを可能にするために、全波ブリッジ整流器（ＢＲ１）２００が同期整流器として実装され得る。同期整流器は、ＭＯＳＦＥＴか、または両方向エネルギーの流れを提供する他のスイッチで実装され得る。

ＰＦＣコントローラ２３４は、リップル電流を最小化する４つの動作のインターリーブを用いて、ブーストサブ回路９０６、９０８、９１０および９１２を制御し得る。さらに、ブーストサブ回路９０６、９０８、９１０および９１２は、図３の例におけるようにＥＭＩを改善するためにＦＭで制御され得る。ブーストスイッチ（Ｓ１、Ｓ２，Ｓ３、Ｓ４）９２０、９２２、９４０および９４２の動作は、図４のタイミング図および変調位相制御図４１０に示される各々の変調波形４０２、４０４、４０６および４０８によって示される。

図１０は、力率補正パワーサプライ１００の別の例の模式的回路図を示す。図２と同様に、力率補正パワーサプライ１００は、前段１００６を備え得る。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ１００２および出力段パワーコンバータ１００４を備える。しかしながら、示された力率補正パワーサプライ１００は、図２におけるようなブリッジ整流器を備えない。ブリッジ整流器は、入力段パワーコンバータ１００４の構成であるために、必要でない。入力段パワーコンバータ１００４は、非整流されたＡＣ入力電圧（Ｖｉｎ）を受ける。さらに、パワーは、ここで、パワーソース１１２（図１）に戻され得る。なぜなら、エネルギーの逆流を遮断するためのブリッジ整流器がないからである。

パワーソース１１２は、約９０ＶＡＣ〜約２６５ＶＡＣの範囲の単相パワーを力率補正パワーサプライ１００に供給し得る。パワーは、フィーダライン２１２、コモンライン２１４、およびグラウンド２１６を備えるパワープラグ２１０によって供給され得る。他の例において、パワーソース１１２への他の電圧範囲、多相、および相互接続が可能である。

図２のように、前段１００６は、ＥＭＩをフィルタリングするためのラインフィルタ１０１２と、起動電流および故障電流制御のためのソフトスタート回路１０１４を備えてもよいし備えなくてもよい。図１０に示される入力段パワーコンバータ１００４は、ＰＦＣコントローラ２３４、ブーストインダクタ１０２０、および、インターリーブ方式全波ブリッジコンバータ１０２２であるブーストコンバータを備える。ブーストインダクタ１０２０は、示されるように、複数のインダクタ、単巻線または２つのセグメントの巻線であり得る。他の例において、さらなるブーストコンバータが、入力段パワーコンバータ２０２に含まれ得る。

インターリーブ方式全波ブリッジコンバータ１０２２は、第１のブーストサブ回路１０２４および第２のブーストサブ回路１０２６およびブーストキャパシタ１０２８を備える。第１のブーストサブ回路１０２４は、第１のブーストスイッチ（Ｓ１）１０３０および第１のブーストサブスイッチ（Ｓ１’）１０３２を備える。第２のブーストサブ回路１０２６は、第２のブーストスイッチ（Ｓ２）１０３４および第２のブーストサブスイッチ（Ｓ２’）１０３６を備える。第１および第２のブーストサブ回路１０２４および１０２６は、ブーストキャパシタ１０２８、したがって、同じ大きさの電圧を共有する。第１および第２のブーストサブ回路１０２４および１０２６の各々は、直列で結合され、各々が、半波ブリッジと呼ばれ得る。第１のブーストスイッチ（Ｓ１）１０３０および第２のブーストスイッチ（Ｓ２）１０３４は直列に結合され、かつ入力電圧（Ｖｉｎ）と並列に電気的に結合される。従って、インターリーブ動作の観点から、インターリーブ方式全波ブリッジコンバータ１０２２は、前の例のように、直列インターリーブで動作する。

動作中、第１および第２のブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４の両方が閉じられた場合、ブーストインダクタ１０２０は、入力電圧（Ｖｉｎ）および入力電流（Ｉｉｎ）で磁化され得る。第１のブーストスイッチ（Ｓ１）１０３０が閉じ、第２のブーストスイッチ（Ｓ２）１０３４が開いた場合、第２のブーストサブスイッチ（Ｓ２’）１０３６が閉じられて、ブーストインダクタ１０２０を消磁し、ブーストキャパシタ（Ｃ１）１０２８を充電し得る。逆に、第２のブーストスイッチ（Ｓ２）１０３４および第１のブーストサブスイッチ（Ｓ１’）１０３２を閉じることによって、ブーストインダクタ１０２０を消磁して、ブースト電圧（Ｖｂｏｏｓｔ）になるようにブーストキャパシタ（Ｃ１）１０２８を充電する。

ブーストキャパシタ（Ｃ１）１０２８は、ブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４ならびにブーストサブスイッチ（Ｓ１’、Ｓ２’）１０３２および１０３６の高周波数直列インターリーブ動作によってブースト電圧（Ｖｂｏｏｓｔ）電圧を充電され得る。ブーストサブ回路１０２４および１０２６ならびにブーストキャパシタ（Ｃ１）１０２８上の動作電圧は、ほぼブースト電圧（Ｖｂｏｏｓｔ）の大きさであり得る。例えば、約２６５ＶＡＣの入力電圧（Ｖｉｎ）および約３８０ＶＤＣ〜約４００ＶＤＣのブースト電圧の場合、動作電圧は約３８０Ｖである。図１０に示される力率補正パワーサプライ１００は、さらに、図６および図８を参照して記載されたように、両方向のエネルギーの流れが可能である。

前の例と同様に、ＰＦＣコントローラ２３４は、ブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４ならびにブーストサブスイッチ（Ｓ１’、Ｓ２’）１０３２および１０３６のデューティサイクルを制御し得る。制御信号は、ＰＦＣコントローラ２３４によって、第１のブースト信号ライン１０４２上の第１のブーストスイッチ（Ｓ１）１０３０および第１のブーストサブスイッチ（Ｓ１’）１０３２に提供され得る。ＰＦＣコントローラ２３４は、制御信号を第２のブースト信号ライン１０４４上に提供して、第２のブーストスイッチ（Ｓ２）１０３４および第２のブーストサブスイッチ（Ｓ２’）１０３６を制御し得る。ブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４は、Ｎのインターリーブで動作し得、ここで、Ｎは、ブーストスイッチの数である。示された例において、Ｎ＝２である。インターリーブ方式全波ブリッジコンバータ１０２２は、ＥＭＩを最小化するためにＰＦＣコントローラ２３４によってＦＭで制御され得る。リップルの低減およびＦＭの組み合わせの効果は、ＥＭＩを低減するために用いられるラインフィルタ１０１２の物理サイズおよびコストを低減し得る。

ＰＦＣコントローラ２３４による制御は、上述のように、測定電圧および電流に基づく。図１０の例において、入力電圧（Ｖｉｎ）は、入力電圧ライン１０４６で測定され、入力電流（Ｉｉｎ）は、電流センサ１０４８で測定され、かつこの電流センサは入力電流ライン１０５０上に提供される。ブースト電圧（Ｖｂｏｏｓｔ）は、ブースト電圧ライン１０５２によってブーストキャパシタ（Ｃ１）１０２８間で測定される。正のＤＣレール電圧＋Ｖｃｃおよび負のＤＣレール電圧−Ｖｃｃは、ＤＣレール電圧ライン１０５４上で測定される。種々の電圧および電流の関数として、ＰＦＣコントローラ２３４は、ブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４の動作を制御する。

図１１は、インターリーブ方式全波ブリッジコンバータ１０２２（図１０）内の第１および第２のブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４の動作を示すタイミング図である。第１および第２のブーストサブスイッチ（Ｓ１’、Ｓ２’）１０３２および１０３６は、各々の第１および第２のブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４と時間的に交互に動作し得る。第１の変調波形１１０２および第２の変調波形１１０４は、各々のブーストスイッチ（Ｓ１、Ｓ２）１０３０および１０３４の動作を表す。図４と同様に、第１および第２の変調波形１１０２および１１０４の各々はＰＷＭ信号である。タイミング図にて矢印で示されるように、入力電圧（Ｖｉｎ）は、負であり、示されるタイミングのより正の電圧に遷移する。約１８０度の等しい間隔を空けた第１および第２の変調ベクトル１１０８および１１１０を含む変調位相図１１０６もまた、示されている。図４の変調位相制御図におけるように、変調ベクトル１１０８および１１１０の各々は、２のインターリーブ（Ｎ＝２）で動作する変調波形１１０２および１１０４の各々を表す。

図１０において、出力段パワーコンバータ１００４は、出力コンバータ１０５６および出力フィルタ１０５８を備える。出力コンバータ１０５６は、スイッチモードコンバータ１０６０、変圧器（Ｔ１）１０６２、およびブリッジ整流器（ＢＲ１）１０６４を備える。出力フィルタ１０５８、変圧器（Ｔ１）１０６２およびブリッジ整流器（ＢＲ１）１０６４は、図８を参照して既に記載されたように、出力フィルタ２４０、変圧器（Ｔ１）８０４、およびブリッジ整流器（ＢＲ２）８０６と同様である。スイッチモードコンバータ１０６０は、全波ブリッジ非共振スイッチモードコンバータ（全波ブリッジチョッパ）として示される。他の例において、スイッチモードコンバータ１０６０は、直列共振全波ブリッジスイッチモードコンバータか、または、同様の機能を有する任意の他のスイッチモードコンバータであり得る。スイッチモードコンバータ１０６０は、出力段スイッチモードコントローラ（図示せず）で制御され得る。この出力段スイッチモードコントローラは、スイッチモードコンバータ１０６０を固定周波数で動作し得る。さらに、力率補正パワーサプライ１００がオーディオ増幅器または他のスイッチング負荷にパワーを供給する場合、スイッチモードコンバータ１０６０は、スイッチング負荷の動作に同期され得る。

図１２は、図１０と同様に前段１２０２を含み得るさらなる別の例示的力率補正パワーサプライ１００である。前段１２０２は、ＥＭＩをフィルタリングするラインフィルタ１２０８と、突入電流および故障電流を管理するソフトスタート回路１２１０とを備え得る。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ１２０４および出力段パワーコンバータ１２０６を備える。図１０と同様に、力率補正パワーサプライ１００は、ブリッジ整流器を備え、入力段パワーコンバータ１２０４は、整流されてないＡＣ入力電圧（Ｖｉｎ）を受ける。簡略化するために、図１０との差異のみがさらに詳細に記載される。

図１２において、入力段パワーコンバータ１２０４は、直列で電気的に結合された第１のインターリーブ方式全波ブリッジコンバータ１２１２である第１の（正の）ブーストコンバータと、第２のインターリーブ方式全波ブリッジコンバータ１２１４である第２（負の）ブーストコンバータとを備える。第１のインターリーブ方式全波ブリッジコンバータ１２１２は、直列で電気的に結合されている第１のブーストサブ回路１２１６と第２のブーストサブ回路１２１８とを備える。第１のブーストサブ回路１２１６は、第１のブーストスイッチ（Ｓ１）１２２０および第１のブーストサブスイッチ（Ｓ１’）１２２２とを備える。第２のブーストサブ回路１２１８は、第２のブーストスイッチ（Ｓ２）１２２４および第２のブーストサブスイッチ（Ｓ２’）１２２６を備える。第１および第２のブーストサブ回路１２１６および１２１８は、各々の第１および第２の半波ブリッジとして構成され得る。第１のブーストスイッチ（Ｓ１）１２２０および第２のブーストスイッチ（Ｓ２）１２２４は、互いに直列で、かつ、入力電圧（Ｖｉｎ）と並列で電気的に結合される。第１のインターリーブ方式全波ブリッジコンバータ１２１２は、第１および第２のブーストサブ回路１２１６および１２１８によって共有される第１のブーストキャパシタ（Ｃ１）１２２８をさらに備える。

第２のインターリーブ方式全波ブリッジコンバータ１２１４は、第３のブーストサブ回路１２３０および第４のブーストサブ回路１２３２を備える。第３のブーストサブ回路１２３０は、第３のブーストスイッチ（Ｓ３）１２４０および第３のブーストサブスイッチ（Ｓ３’）１２４２を備える。第４のブーストサブ回路１２３２は、第４のブーストスイッチ（Ｓ４）１２４４および第４のブーストサブスイッチ（Ｓ４’）１２４６を備える。第３および第４のブーストサブ回路１２３０および１２３２は、各々第３および第４の半波ブリッジとして直列で構成され得る。第２のインターリーブ方式全波ブリッジコンバータ１２１４は、第３および第４のブーストサブ回路１２３０および１２３２によって共有される第２のブーストキャパシタ（Ｃ２）１２４８をさらに備える。

入力段パワーコンバータ１２０４は、ブーストインダクタ（Ｌ１）１２４０をさらに備える。例示的ブーストインダクタ（Ｌ１）１２４０は、コモンモードノイズを低減する２つのセクションで示される。他の例において、ブーストインダクタ（Ｌ１）は、１つのセクション、２つの別個のブーストインダクタ、または、同様の機能を実行する任意の他の構成であり得る。インダクタセグメントは、第１のインターリーブ方式全波ブリッジコンバータ１２１２と第２のインターリーブ方式全波ブリッジコンバータ１２１４との間にも結合され得る。

第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４は２の直列インターリーブで動作し得る。さらに、第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４は、結果的には、４のインターリーブ（Ｎ＝４）で直列インターリーブされ得る。ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４は、互いに直列で、および入力電圧（Ｖｉｎ）と並列で電気的に結合される。従って、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４は、前の例におけるように、直列インターリーブで動作し得る。

ＰＦＣコントローラ（図示せず）は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４、ならびにブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）１２２２、１２２６、１２４２および１２４６のデューティサイクルを自然ダブルエッジＰＷＭで制御し得る。ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４、ならびに各々のブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）１２２２、１２２６、１２４２および１２４６は、時間的に交互に動作され得る。さらに、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４、ならびにブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’）１２２２、１２２６、１２４２および１２４６は、ＦＭで動作されて、ＥＭＩを改善し、かつ、上述のように、ラインフィルタの物理サイズを低減し得る。

図１２の力率補正パワーサプライ１００は、４のインターリーブ数（Ｎ＝４）で動作する。第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４は、直列であるので、第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４の各々は、全ブースト電圧（Ｖｂｏｏｓｔ）の約半分を提供する。例えば、所望の全ブースト電圧（Ｖｂｏｏｓｔ）は、約３８０ＶＤＣ〜約４００ＶＤＣである場合、第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４の各々は、第１および第２のブーストキャパシタ（Ｃ１、Ｃ２）１２２８および１２４８上の動作電圧の約１９０ＶＤＣ〜約２００ＶＤＣで各々動作し得る。従って、第１および第２の全波ブリッジコンバータ１２１４および１２１６の各々のＰＷＭ電圧（Ｖｃ）は、さらに、２のファクタで低減され得る。

４のインターリーブ数に基づいて、入力リップル電流振幅が、非インターリーブブーストコンバータＰＦＣと比較して１６のファクタで低減される。さらに、リップル周波数は、４倍に増加される。さらに、変調ベクトルは、４象現の周囲に約９０度の間隔で配置される。実際、より低い動作電圧は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４のより高いスイッチング周波数を可能にする。より高いスイッチング周波数は、正味のインダクタの大きさおよび物理サイズが、標準的非インターリーブＰＦＣブーストコンバータにおいて必要とされるものよりも十分小さくなるように低減されることを可能にする。

図１３は、図１２に示される力率補正パワーサプライ１００のタイミング図である。タイミング波形は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）１２２０、１２２４、１２４０および１２４４の各々を駆動するＰＷＭ波形である。第１および第２の変調波形１３０２および１３０４は、第１のインターリーブ方式全波ブリッジコンバータ１２１２の第１および第２のブーストスイッチ（Ｓ１、Ｓ２）１２２０および１２２４の動作を表す。第３および第４の変調波形１３０６および１３０８は、第２のインターリーブ方式全波ブリッジコンバータ１２１４の各々のブーストスイッチ（Ｓ３、Ｓ４）１２４０および１２４４の動作を表す。

タイミング波形は、波形上の矢印で示されるように、より負になる正の入力電圧（Ｖｉｎ）を表す。第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４は、直交で変調される。さらに、各々の変調波形１３０２、１３０４、１３０６および１３０８の各々を示す４つの変調ベクトル１３１２、１３１４、１３１６および１３１８（Ｎ＝４）を示す変調位相制御図１３１０が示される。変調ベクトルは、変調位相制御図１３１０の周囲に約９０度離れて均等に配置される。

図１２において、出力段パワーコンバータ１２０６は、第１の出力コンバータ１２５０および第２の出力コンバータ１２５２を備える。図１０と同様に、例示的第１および第２の出力コンバータ１２５０および１２５２は、各々、全波ブリッジ非共振スイッチモードコンバータ１２５４（チョッパ）、変圧器１２５６およびブリッジ整流器１２５８を備える。他の例において、第１および第２の出力コンバータ１２５０および１２５２は、各々、直列共振、または、同様の機能を有する任意の他のスイッチモードコンバータ構成を備え得る。第１および第２の出力コンバータ１２５０および１２５２は、出力段スイッチモードコントローラ（図示せず）で制御され得る。出力段スイッチモードコントローラは、固定周波数およびインターリーブで動作するように、第１および第２の出力コンバータ１２５０および１２５２を方向付け得る。Ｎ＝２のインターリーブ動作は、正のＤＣレール１０６および負のＤＣレール１０８上のリップル周波数を２倍にし得る。さらに、出力コンバータ１２５０および１２５２のキャパシタ（Ｃ５、Ｃ６）におけるリップル電流が低減される。

第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４の直列構成は、自己安定性を提供し得る。第１のブーストキャパシタ（Ｃ１）１２２８および第２のブーストキャパシタ（Ｃ２）１２４８にわたる電圧が実質的に平衡状態である場合、ほぼ同じ放電電流が第１の出力コンバータ１２５０および第２の出力コンバータ１２５２の各々を通って流れる。同じ電流経路に接続されることによって、第１および第２のインターリーブ方式全波ブリッジコンバータ１２１２および１２１４は、実質的に同一の電流を処理する。電圧がほぼ等しくない場合、ブーストキャパシタ（Ｃ１、Ｃ２）１２２８または１２４８上に蓄積されたより大きい電圧を有するブリッジ出力コンバータ１２５０または１２５２が、充電電圧がブーストキャパシタ（Ｃ１、Ｃ２）１２２８および１２４８上で平衡状態に達するまで、各々の蓄積された電圧を放電する。一旦ブーストキャパシタ（Ｃ１、Ｃ２）１２２８および１２４８上の電圧がほぼ等しくなると、出力コンバータ１２５０および１２５２がパワーを共有し、従って、電流をほぼ等しく共有する。出力コンバータ１２５０および１２５２の両方が、ＤＣ出力電圧を同じ正のＤＣレール１０６および負のＤＣレール１０８に供給する。従って、出力コンバータ１２５０および１２５２は、さらに、ほぼ同じ電圧で動作することによってパワーを共有し得る。

図１４は、図１０および図１２と同様である力率補正パワーサプライ１００のさらに別の例である。力率補正パワーサプライ１００は、前段１４０２を備え得る。さらに、力率補正パワーサプライ１００は、入力段パワーコンバータ１４０４および出力段パワーコンバータ１４０６を備える。ブリッジ整流器は、入力段パワーコンバータ１４０４の前には含まれない。簡略化するために、図１０および図１２との差異のみが主に記載される。

入力段パワーコンバータ１４０４は、直列で電気的に結合された、第１のインターリーブ方式全波ブリッジコンバータ１４１０である第１のブーストコンバータと、第２のインターリーブ方式全波ブリッジコンバータ１４１２である第２のブーストコンバータと、インターリーブ方式全波ブリッジコンバータ１４１４である第３のブーストコンバータとを備える。さらに、入力段パワーコンバータ１４０４は、図３を参照してすでに記載されたブーストインダクタ（Ｌ１）３４０と同様であるブーストインダクタ１４１６を備える。他の例において、さらなるブーストコンバータは、入力段パワーコンバータ１４０４に含まれ得る。

インターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４の各々は、電気的に直列で結合された第１のブーストサブ回路１４２０および第２のブーストサブ回路１４２２を備える。ブーストサブ回路は、各々、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）１４２４およびブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、Ｓ５’、Ｓ６’）１４２６を備える。第１および第２のブーストサブスイッチ１４１６および１４１８の各々は、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３）１４２８を共有する。前の例と同様に、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）１４２４は、互いに電気的に直列で結合され、かつ、入力電圧（Ｖｉｎ）と並列で接続される。従って、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）１４２４は、直列インターリーブで動作され得る。

入力段パワーコンバータ１４０４は、６個のブーストスイッチ１４２４があるために、６個のインターリーブで動作し得る。入力リップル電流は、３６のファクタで低減され得る。低減されたリップル電流は、ブーストインダクタ１４１６の物理サイズを低減し、前段１４０２に含まれるラインフィルタを最小化し得る。

入力電圧（Ｖｉｎ）およびブースト電圧（Ｖｂｏｏｓｔ）は、インターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４間で分割され得る。例えば、入力電圧（Ｖｉｎ）が約２６５Ｖｒｍｓであり、ブースト電圧（Ｖｂｏｏｓｔ）が約３８０ＶＤＣ〜約４００ＶＤＣであった場合、インターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４の各々は、約１２７Ｖを処理し得、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３）１４２８は、約１２６ＶＤＣ〜約１３４ＶＤＣを蓄積し得る。従って、ブーストスイッチ１４２４は、高性能トレンチＭＯＳＦＥＴ等のより低い電圧定格のスイッチ設計であり得る。さらに、より低い電圧定格スイッチは、ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、Ｓ５’、Ｓ６’）１４２６のために、および、出力段パワーコンバータ１４０６において用いられ得る。

インターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４は、上述のように、ＰＦＣコントローラによって制御され得る。ＰＦＣコントローラ（図示せず）は、３つの別個のＰＷＭ変調三角波を生成して、各々のインターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４を制御し得る。ＰＷＭ変調三角波は、自然ダブルエッジＰＷＭ波形として用いられ得る。ブーストスイッチ１４２４のスイッチング周波数は、ＥＭＩスペクトルを拡散させるために、ＦＭのＰＦＣコントローラによって制御され得る。その結果、前段１４０２に含まれるラインフィルタを用いるフィルタリングが低減され得る。

図１５は、Ｎ＝６であるので、６つのインターリーブで動作するインターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４の各々のブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）１４２４（図１４）の動作を示すタイミング図である。第１のインターリーブ方式全波ブリッジコンバータ１４１０において第１の変調波１５０２は、第１のブーストスイッチ（Ｓ１）１４２４の動作を表し、第２の変調波１５０４は、第２のブーストスイッチ（Ｓ２）１４２４の動作を表す。第２のインターリーブ方式全波ブリッジコンバータ１４１２における第３のブーストスイッチ（Ｓ３）１４２４および第４のブーストスイッチ（Ｓ４）１４２４の動作の表現は、第３の変調波１５０６および第４の変調波１５０８の各々である。第３のインターリーブ方式全波ブリッジコンバータ１４１４において、第５の変調波形１５１０は、第５のブーストスイッチ（Ｓ５）１４２４の動作を表し、第６の変調波１５１２は、第６のブーストスイッチ（Ｓ６）１４２４の動作を表す。前の例と同様に、ブーストサブスイッチ（Ｓ１’、Ｓ２’、Ｓ３’、Ｓ４’、Ｓ５’、Ｓ６’）１４２６は、各々のブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６）１４２４と時間的に交互に動作され得る。

示された例示的変調波において、パワーソース１１２（図１）からの入力電圧（Ｖｉｎ）は、正であり、ゼロに向かって低下して、第１、第２、第３、第４、第５および第６の変調波形１５０２、１５０４、１５０６、１５０８、１５１０および１５１２上の矢印によって示されるデューティおよびデューティトレンドを有する。

さらに、図１５に変調位相図１５１６が示される。変調位相図１５１６は、各々の変調波形１５０２、１５０４、１５０６、１５０８、１５１０および１５１２の変調を表す複数のベクトル１５１８、１５２０、１５２２、１５２４、１５２６および１５２８の位相制御を示す。示されるように、これらのベクトルは、約６０度の間隔を空けて配置される。

図１４において、出力段パワーコンバータ１４０６は、第１の出力コンバータ１４３０、第２の出力コンバータ１４３２、第３の出力コンバータ１４３４および出力フィルタ１４３６を備える。出力コンバータ１４３０、１４３２および１４３４は、各々のインターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４と結合され、上述の出力コンバータにおけるように、ＤＣ−ＤＣ変換およびガルバニック絶縁を提供する。図１４に示される例示的出力コンバータ１４３０、１４３２および１４３４の各々は、全波ブリッジ非共振スイッチモードコンバータ（チョッパ）であるスイッチモードコンバータ１４３８を備える。他の例において、出力コンバータ１４３０、１４３２および１４３４は、各々、直列共振、または同様の機能を有する任意の他のスイッチモードコンバータ構成を備え得る。出力コンバータ１４３０、１４３２および１４３４は、各々、変圧器１４４０およびブリッジ整流器１４４２をさらに備える。

図１２と同様に、出力コンバータ１４３０、１４３２および１４３４は、固定周波数およびインターリーブで動作する出力段スイッチモードコントローラ（図示せず）で制御され得る。直列インターリーブ動作は、約１２０度ずつ離れた位相で行われ、この結果、出力コンバータ１４３０、１４３２および１４３４のスイッチング周波数の６倍の出力リップル周波数をもたらし得る。出力コンバータ１４３０、１４３２および１４３４は、さらに、インターリーブ方式全波ブリッジコンバータ１４１０、１４１２および１４１４の自己安定性を提供し得る。上述のように、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３）１４２８の各々の充電電圧は、実質的に平衡状態に留まり得、ほぼ同じ放電電流が各々の出力コンバータ１４３０、１４３２および１４３４の各々を通って流れ得る。

図１６は、図１〜図８を参照して記載されたように、力率補正パワーサプライ１００の例示的動作を示すプロセスフローチャートである。入力段パワーコンバータ２０２は、直列で結合された２つのブーストコンバータ２３０および２３２を備え、各々は、互いに直列で結合された２つのブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８を有する。４つの直列で結合されたブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８は、さらに、入力電圧（Ｖｉｎ）と並列で結合される。他の例において、任意の数の直列で結合されたブーストコンバータは、入力段パワーコンバータ２０２に含まれ得る。動作は、ブロック１６００で開始し、ここで、ＡＣ入力電圧（Ｖｉｎ）およびＡＣ入力電流（Ｉｉｎ）の形態のＡＣパワーは、パワーソース１１２から力率補正パワーサプライ１００に供給される。ソフトスタート回路２２２は、ブロック１６０２で駆動され、抵抗器２２４へのスイッチングによってソフトスタートして突入電流を制限することを可能にする。ブロック１６０４において、ＡＣ入力電圧（Ｖｉｎ）は、ブリッジ整流器によって整流される。ブロック１６０６において、入力段パワーコンバータ２０２のブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６、ならびに出力段パワーコンバータ２０４のキャパシタ（Ｃ５、Ｃ６）８２６および８２８は、初期充電され、ソフトスタート回路２２２は、第１の起動スイッチ２２４により抵抗器２２８を切り離す（スイッチングアウト）ことによってソフトスタートを無効にする（ｄｉｓａｂｌｅ）。

ブロック１６０８において、ＰＦＣコントローラ２３４は、ブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のスイッチングを制御して、整流されたＡＣ入力電圧（Ｖｉｎ）を第１のＤＣ電圧に変換する。整流されたＡＣ電圧は、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６の各々に充電電圧を充電することによって変換される。直列で接続されたブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６のすべてにおける全充電電圧は、第１のＤＣ電圧であるブースト電圧（Ｖｂｏｏｓｔ）と等しい。ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６は、ブーストインダクタ３４０の消磁によって提供されたＰＷＭ電圧（Ｖｃ）およびピーク充電電流（Ｉｃ）で充電される。ブロック１６１０において、第１のＤＣ電圧は、出力段パワーコンバータ２０４に供給される。

ブロック１６１２において、第１のＤＣ電圧がブーストコンバータ２３０および２３２の各々からほぼ等しく供給されているかどうかが判定される。電圧の供給が実質的に平衡された場合、ブロック１６１４において、出力段パワーコンバータ２０４は、第１のＤＣ電圧を第２のＤＣ電圧に変換する。ブロック１６１６において、第２のＤＣ電圧は、力率補正パワーサプライ１００のＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ）として正のＤＣレール１０６および負のＤＣレール１０８に提供される。ブロック１６１２において、第１のＤＣ電圧が第１のブーストコンバータ２３０および第２のブーストコンバータ２３２によってほぼ均等に供給されない場合、ブロック１６１８において、電圧および電流は、より高い電圧を有するブーストコンバータからで供給される。ブロック１６２０において、ブーストキャパシタ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）３１４、３１６、３３４および３３６上の電圧は、実質的に平衡し、動作はブロック１６１４に進む。

ブロック１６２２において、ＰＦＣコントローラ２３４は、測定された電圧および電流を感知する。上述のように、測定される電圧および電流は、パワーソース１１２からの入力電圧（Ｖｉｎ）、ならびに、パワーソース１１２からの入力電流（Ｉｉｎ）および正のＤＣレール１０６および負のＤＣレール１０８上のＤＣ出力電圧を含む。さらに、入力段パワーコンバータ２０２からの出力として提供されたブースト電圧（Ｖｂｏｏｓｔ）（第１のＤＣ電圧）が感知され得る。

図１７のブロック１６２４において、ＰＦＣコントローラ２３４は、パワーソース１１２から提供された可能な入力電圧（Ｖｉｎ）の範囲を許容するために、パワーソース１１２からの入力電圧（Ｖｉｎ）を考慮する。ブロック１６２６において、入力電圧（Ｖｉｎ）が、例えば、ブースト電圧（Ｖｂｏｏｓｔ）の約４０％であり、かつ大きさが大きくなる場合、ＰＦＣコントローラ２３４は、インターリーブで動作して、直列で結合されたブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８の各々のデューティサイクルのオン時間部分を低減する。ブロック１６２４において、入力電圧（Ｖｉｎ）は、例えば、ブースト電圧（Ｖｂｏｏｓｔ）の約４０％であり、大きさが小さくなる場合、ブロック１６２８において、ＰＦＣコントローラ２３４は、少なくとも４つの直列で結合されたブーストスイッチ（単数または複数）（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８のデューティサイクルのオン時間部分を増加させる。

ブロック１６３０において、ＰＦＣコントローラ２３４は、直列で結合されたブーストスイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）３０６、３０８、３２６および３２８によって生成されたＰＷＭ電圧（Ｖｃ）波形の平均振幅が入力電圧（Ｖｉｎ）波形の振幅よりも大きいか、またはこれよりも小さいかどうかを考慮する。ＹＥＳの場合、ブロック１６３２において、ＰＦＣコントローラ２３４は、ＰＷＭ電圧（Ｖｃ）の波形をＰＷＭ変調器５１６または６１６で調整し、電圧を実質的に等しい状態にする。ブロック１６３４において、ＰＦＣコントローラ２３４は、力率補正パワーサプライ１００の第２のＤＣ電圧（ＤＣ出力電圧（＋Ｖｃｃ、−Ｖｃｃ））の大きさが小さいかどうかを判定する。上述のように、第２の電圧が低いことを判定するために第１のＤＣ電圧（ブースト電圧（Ｖｂｏｏｓｔ））が測定され得る。第２のＤＣ電圧が低い場合、ブロック１６３６において、全電圧ゲインが増加される。ＰＷＭ電圧（Ｖｃ）の振幅を増大させて、これにより、ＤＣレール１０６および１０８上の第２のＤＣ電圧を維持するために、ＰＦＣコントローラ２３４の全電圧ゲインが増加される。その後、動作は、図１６のブロック１６１２に戻り、第１のＤＣ電圧の平衡を継続し、かつ力率を制御し、第１および第２のＤＣ電圧をレギュレートする。

ブロック１６３０に戻って、ＰＷＭ電圧（Ｖｃ）の平均波形が入力電圧（Ｖｉｎ）の正弦波形と実質的に同じである場合、動作は、ブロック１６３４に進む。ブロック１６３４において、第２のＤＣ電圧が低くない場合、ブロック１６３８において、ＰＦＣコントローラ２３４は、第２の電圧（および第１のＤＣ電圧）が高いかどうかを判定する。ＹＥＳの場合、ブロック１６４０において、全電圧ゲインが低減され、第１のＤＣ電圧（ブースト電圧（Ｖｂｏｏｓｔ））の大きさおよび第２のＤＣ電圧を下げる。その後、動作は、図１６のブロック１６１２に戻る。第２のＤＣ電圧（および／または第１のＤＣ電圧）が図１７のブロック１６３８において高くない場合、動作は、同様に図１６のブロック１６１２に戻り、制御を継続する。

力率補正パワーサプライの上述の例は、ＤＣ負荷に供給するＡＣパワーソースを利用する。力率補正パワーサプライは、ブーストスイッチを各々が有するブーストサブ回路を備えるブーストコンバータ（単数または複数）を備える。ブーストスイッチは、互いに直列で結合され、かつ入力電圧（Ｖｉｎ）と並列で結合される。ブーストスイッチは、ＤＣ電圧レギュレーションおよび力率補正を実行するために高周波数変換サイクルを用いてスイッチングされ得る。直列インターリーブの使用を通じて、ブーストスイッチは、同一のスイッチング周波数および連続的に位相制御されたスイッチングデューティでスイッチングされ、リップル電流を低減し、かつさらに力率を改善し得る。ブーストスイッチの直列構成を用いて、入力電圧（Ｖｉｎ）は、ブーストスイッチ間で分割され得る。従って、ブーストスイッチは、低電圧を受け、低い状態で定格化され、かつより高い周波数でスイッチングされ得る。

ブーストスイッチは、相対的に高い周波数でスイッチングされ、第１のＤＣ電圧であるブースト電圧（Ｖｂｏｏｓｔ）を供給し得る。ブースト電圧（Ｖｂｏｏｓｔ）は、入力段パワーコンバータにおける少なくとも１つのキャパシタに蓄積され得る。力率補正パワーサプライにおいて含まれ得る出力段パワーコンバータは、ブースト電圧（Ｂｖｏｏｓｔ）をＤＣ出力電圧に変換し得る。出力段パワーコンバータは、さらに、ブースト電圧（Ｖｂｏｏｓｔ）からＤＣ出力電圧の絶縁を提供し得る。さらに、出力段パワーコンバータは、入力段パワーコンバータの平衡を提供し得る。ブースト電圧（Ｂｖｏｏｓｔ）が複数のブーストキャパシタに蓄積された充電電圧から供給された場合、出力段パワーコンバータは、ブーストキャパシタの充電を平衡させ、各ブーストキャパシタ上の充電電圧をほぼ等しく維持し得る。

ブーストスイッチは、ＰＦＣコントローラで制御されて、ブースト電圧（Ｖｂｏｏｓｔ）を提供する。ＰＦＣコントローラは、ブーストスイッチのデューティサイクルを制御して、電圧レギュレーションおよび力率補正の両方を実行する。力率補正は、ＡＣ入力電圧（Ｖｉｎ）の波形の振幅と実質的に同様のブーストスイッチによって生成されたＰＷＭ電圧の波形の平均振幅を維持することに基づく。

フォードフォワード電圧レギュレーション制御は、さらに、測定された入力電圧（Ｖｉｎ）に基づいて、ＰＦＣコントローラによって実行され得る。力率補正パワーサプライのＤＣ出力電圧（正のＤＣ出力電圧（＋Ｖｃｃ）および負のＤＣ出力電圧（−Ｖｃｃ））に基づいたフィードバック制御は、さらに、電圧レギュレーションのために用いられ得る。フィードバック制御は、さらに、入力段パワーコンバータを通る測定電流の流れを利用して、さらに、電圧レギュレーションを改善し得る。さらなるフィードフォワード制御は、さらに、ＰＦＣコントローラに含まれ得る。さらなるフィードフォワード制御は、電圧レギュレーションの測定されたブースト電圧（Ｖｂｏｏｓｔ）を利用し得る。

本発明の種々の実施形態が記載されたが、本発明の範囲内であるさらに多くの実施形態および実現例が可能であることが当業者に明らかである。従って、本発明は、添付の請求項およびその等価物を除いて制限されるべきでない。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

（要約）
力率補正パワーサプライは、入力段パワーコンバータおよび出力段パワーコンバータを備える。入力段パワーコンバータは、複数の直列で接続されたブーストスイッチおよび力率補正コントローラを備える。力率補正コントローラは、力率補正および電圧レギュレーションを実行するために、直列インターリーブ位相制御によってブーストスイッチの動作を方向付ける。ブーストスイッチには、パワーソースから入力電圧および入力電流が供給される。入力電圧は、ブーストスイッチの高周波数直列インターリーブスイッチングによってＤＣブースト電圧に変換される。ＤＣブースト電圧は、出力段パワーコンバータによってＤＣ出力電圧に変換される。ＤＣ出力電圧は、力率補正パワーサプライの負荷のＤＣレールに提供される。

図１は、力率補正パワーサプライおよびオーディオ増幅器を示すブロック図である。 図２は、図１に示される力率補正パワーサプライのより詳細なブロック図である。 図３は、図２に示される力率補正パワーサプライに含まれる入力段パワーコンバータの模式的回路図である。 図４は、図２の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図５は、図２に示される力率補正パワーサプライに含まれる力率補正コントローラの模式的回路図である。 図６は、図２に含まれる力率補正パワーサプライに含まれる力率補正コントローラの別の模式的回路図である。 図７は、図２に示される力率補正パワーサプライの別の模式的回路図である。 図８は、図２に示される力率補正パワーサプライに含まれる出力段パワーコンバータの模式的回路図である。 図９は、図２に示される力率補正パワーサプライに含まれる入力段パワーコンバータの別の模式的回路図である。 図１０は、図１に示される力率補正パワーサプライの模式的回路図である。 図１１は、図１０の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１２は、図１に示される力率補正パワーサプライの別の模式的回路図である。 図１３は、図１２の力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１４は、図１に示される力率補正パワーサプライの別の模式的回路図である。 図１５は、図１４に示される力率補正パワーサプライに含まれる入力段パワーコンバータのタイミング図である。 図１６は、図１〜図１５に示される力率補正パワーサプライの動作を示すプロセスフローチャートである。 図１７は、図１６のプロセスフローチャートの第２の部分である。

符号の説明

１００ 力率補正パワーサプライ
１０２ オーディオ増幅器
１０４ 出力パワーライン
１０６ 正のＤＣレール
１０８ 負のＤＣレール
１１０ 入力ライン
１１２ パワーソース
１１４ オーディオ信号入力ライン
１１６ 増幅されたオーディオ信号入力ライン
２００ 全波ブリッジ整流器（ＢＲ１）
２０２ 入力段パワーコンバータ
２０４ 出力段パワーコンバータ
２０６ 前段
２１０ パワープラグ
２１２ フィーダライン
２１４ コモンライン２１４
２１６ グラウンド
２２０ ラインフィルタ
２２２ ソフトスタート回路
２２４ 第１の起動スイッチ
２２６ 第２の起動スイッチ
２２８ 抵抗器
２３０ 第１のブーストコンバータ
２３２ 第２のブーストコンバータ
２３４ 力率補正（ＰＦＣ）コントローラ
２３６ 第１の出力コンバータ
２３８ 第２の出力コンバータ
２４０ 出力フィルタ
３０２ 第１のブーストサブ回路
３０４ 第２のブーストサブ回路
３０６ ブーストスイッチの第１のペア
３０８ ブーストスイッチの第１のペア
３１０ ブーストダイオードの第１のペア
３１２ ブーストダイオードの第１のペア
３１４ ブーストキャパシタの第１のペア
３１６ ブーストキャパシタの第１のペア
３１８ 正の中点
３２０ コンバータ中点
３２２ 第３のブーストサブ回路
３２４ 第４のブーストサブ回路
３２６ ブーストスイッチの第２のペア
３２８ ブーストスイッチの第２のペア
３３０ ブーストダイオードの第２のペア
３３２ ブーストダイオードの第２のペア
３３４ 第３のブーストキャパシタ
３３６ 第４のブーストキャパシタ
３３８ 負の中点
３４０ ブーストインダクタ
３４２ 第１のセグメント
３４４ 第２のセグメント
３４６ 第１の正のブーストコンバータ出力ライン
３４８ 正の中点ライン
３５０ 第２の正のブーストコンバータ出力ライン
３５２ 第１の負のブーストコンバータ出力ライン
３５４ 負の中点ライン
３５６ 第２の負のブーストコンバータ出力ライン
３６０ 正のブースト制御ライン
３６２ 負のブースト制御ライン
３６４ 入力電圧感知ライン
３６８ 電流センサ
３７０ 入力電流感知ライン
３７２ 正のＶｃｃ感知ライン
３７４ 負のＶｃｃ感知ライン
３７６ 正のブースト電圧感知ライン
３７８ 負のブースト電圧感知ライン
４０２ 変調波形
４０４ 変調波形
４０６ 変調波形
４０６ 変調波形
４０８ 変調波形
４１０ 変調位相制御図
４１２ 第１のベクトル
４１４ 第２のベクトル
４１６ 第３のベクトル
４１８ 第４のベクトル
５０２ 差動増幅器
５０４ 入力電圧フィードフォワード制御ループ
５０６ 出力電圧フィードバック制御ループ
５０８ 電流制御内部ループ
５１２ ＬＰフィルタ
５１４ 二乗乗算器
５１６ 除算器
５２０ 差動入力増幅器
５２２ 加算器
５２４ 積分器
５２６ 乗算器備
５３０ 加算器
５３２ 誤差増幅器
５３４ スイッチコントローラ
５３６ ＰＷＭ変長期
５３８ ゲートドライバ
６０２ 入力電圧フィードフォワード制御ループ
６０４ 出力電圧フィードバック制御ループ
６０６ 電圧制御内部ループ
６１０ 加算器
６１２ 乗算器
６１６ ＰＷＭ変調器
６１８ ゲートドライバ
７０２ 出力電圧制御ループ
７０６ ＬＰフィルタ
７０８ 加算器
８０２ 第１のスイッチモードコンバータ
８０４ 第１の変圧器（Ｔ１）
８０６ 第１の出力ブリッジ整流器（ＢＲ２）
８０８ 第２のスイッチモードコンバータ
８１０ 第２の変圧器（Ｔ２）
８１２ 第２の出力ブリッジ整流器（ＢＲ３）
８１６ 第１の出力スイッチ（Ｓ５）
８１８ 第２の出力スイッチ（Ｓ６）
８２０ 第３の出力スイッチ（Ｓ７）
８２２ 第４の出力スイッチ（Ｓ８）
８２４ ダイオード
８２６ 第１の２次キャパシタ（Ｃ５）
８２８ 第２の２次キャパシタ（Ｃ６）
８３０ グラウンド接続
９０２ 第１のブーストコンバータ
９０４ 第２のブーストコンバータ
９０６ 第１のブーストサブ回路
９０８ 第２のブーストサブ回路
９１０ 第３のブーストサブ回路
９１２ 第４のブーストサブ回路
９２０ 第１のブーストスイッチ
９２２ 第２のブーストスイッチ
９２４ 第１のブーストキャパシタ
９２６ 第２のブーストキャパシタ
９２８ 第１のブーストサブスイッチ
９３０ 第２のブーストサブスイッチ
９４０ 第３のブーストスイッチ
９４２ 第４のブーストスイッチ
９４４ 第１のキャパシタ
９４６ 第２のキャパシタ
９４８ 第３のブーストサブスイッチ
９５０ 第４のブーストサブスイッチ
９５２ 正のスイッチ制御ライン
９５４ 負のスイッチ制御ライン
１００２ 入力段パワーコンバータ
１００４ 出力段パワーコンバータ
１００６ 前段
１０１２ ラインフィルタ
１０１４ ソフトスタート回路
１０２０ ブーストインダクタ
１０２２ インターリーブ方式全波ブリッジコンバータ
１０２４ 第１のブーストサブ回路
１０２６ 第２のブーストサブ回路
１０２８ ブーストキャパシタ
１０３０ 第１のブーストスイッチ（Ｓ１）
１０３２ 第１のブーストサブスイッチ（Ｓ１’）
１０３４ 第２のブーストスイッチ（Ｓ２）
１０３６ 第２のブーストサブスイッチ（Ｓ２’）
１０４２ 第１のブースト信号ライン
１０４４ 第２のブースト信号ライン
１０４６ 入力電圧ライン
１０４８ 電流センサ
１０５０ 入力電流ライン
１０５２ ブースト電圧ライン
１０５４ ＤＣレール電圧ライン
１０５６ 出力コンバータ
１０５８ 出力フィルタ
１０６０ スイッチモードコンバータ
１０６２ 変圧器（Ｔ１）
１０６４ ブリッジ整流器（ＢＲ１）
１０５８ 出力フィルタ
１０６０ スイッチモードコンバータ
１０６２ 変圧器（Ｔ１）
１０６４ ブリッジ整流器（ＢＲ１）
１１０２ 変調波形
１１０４ 変調波形
１１０６ 変調位相図
１１０８ 第１の変調ベクトル
１１１０ 第２の変調ベクトル
１２０２ 前段
１２０４ 入力段パワーコンバータ
１２０６ 出力段パワーコンバータ
１２０８ ラインフィルタ
１２１０ ソフトスタート回路
１２１２ インターリーブ方式全波ブリッジコンバータ
１２１４ 第２（負の）ブーストコンバータ
１２１６ 第１のブーストサブ回路
１２１８ 第２のブーストサブ回路
１２２０ 第１のブーストスイッチ（Ｓ１）
１２２２ 第１のブーストサブスイッチ（Ｓ１’）
１２２４ 第２のブーストスイッチ（Ｓ２）
１２２６ 第２のブーストサブスイッチ（Ｓ２’）
１２３０ 第３のブーストサブ回路
１２３２ 第４のブーストサブ回路
１２４０ 第３のブーストスイッチ（Ｓ３）
１２４２ 第３のブーストサブスイッチ（Ｓ３’）
１２４４ 第４のブーストスイッチ（Ｓ４）
１２４６ 第４のブーストサブスイッチ（Ｓ４’）
１２５０ 第１の出力コンバータ
１２５２ 第２の出力コンバータ
１２５４ 全波ブリッジ非共振スイッチモードコンバータ（チョッパ）
１２５６ 変圧器
１２５８ ブリッジ整流器
１３０２ 第１の変調波形
１３０４ 第２の変調波形
１３０６ 第３の変調波形
１３０８ 第４の変調波形
１３１０ 変調位相制御図
１３１２ 変調ベクトル
１３１４ 変調ベクトル
１３１６ 変調ベクトル
１３１８ 変調ベクトル
１５０２ 第１の変調波形
１５０４ 第２の変調波形
１５０６ 第３の変調波形
１５０８ 第４の変調波形
１５１０ 第５の変調波形
１５１２ 第６の変調波形
１５１６ 変調位相図

Claims (49)

1. 力率補正パワーサプライであって、
   直列に結合された第１のペアのブーストスイッチと、直列に結合された第２のペアのブーストスイッチと、インダクタと、複数のブーストキャパシタとを含む入力段パワーコンバータであって、該第１のペアのブーストスイッチと該第２のペアのブーストスイッチとは、直列に結合されており、該インダクタと該複数のブーストキャパシタとは、該第１のペアのブーストスイッチと該第２のペアのブーストスイッチとに結合されており、該第１のペアのブーストスイッチと該第２のペアのブーストスイッチとは、該インダクタを磁化し、かつ、該複数のブーストキャパシタを充電するようにスイッチ可能である、入力段パワーコンバータと、
   該第１のペアのブーストスイッチと該第２のペアのブーストスイッチとに結合された、力率を制御する手段であって、該力率を制御する手段は、同じスイッチング周波数を用いて、かつ、スイッチングサイクル内で連続的に位相制御されるスイッチングデューティを用いて、該第１のペアのブーストスイッチおよび該第２のペアのブーストスイッチのそれぞれを制御することにより、ブースト電圧の一部分を提供するように構成されている、力率を制御する手段と、
   該入力段パワーコンバータに結合された出力段パワーコンバータであって、該出力段パワーコンバータは、該第１のペアのブーストスイッチに結合された第１の出力コンバータと、該第２のペアのブーストスイッチに結合された第２の出力コンバータとを含み、該第１の出力コンバータおよび該第２の出力コンバータのそれぞれは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のペアのブーストスイッチおよび該第２のペアのブーストスイッチのそれぞれによって提供される該ブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、出力段パワーコンバータと
   を含む、力率補正パワーサプライ。
2. 前記第１のペアのブーストスイッチは、第１のブーストキャパシタを充電するように協働してスイッチ可能であり、前記第２のペアのブーストスイッチは、第２のブーストキャパシタを充電するように協働してスイッチ可能である、請求項１に記載の力率補正パワーサプライ。
3. 前記第１のペアのブーストスイッチに含まれる第１のブーストスイッチおよび第２のブーストスイッチのそれぞれは、第１のブーストキャパシタおよび第２のブーストキャパシタをそれぞれ充電するようにスイッチ可能であり、前記第２のペアのブーストスイッチに含まれる第３のブーストスイッチおよび第４のブーストスイッチのそれぞれは、第３のブーストキャパシタおよび第４のブーストキャパシタをそれぞれ充電するようにスイッチ可能である、請求項１に記載の力率補正パワーサプライ。
4. 前記入力段パワーコンバータは、前記第１のペアのブーストスイッチおよび前記第２のペアのブーストスイッチにそれぞれ結合された第１のペアのブーストサブスイッチおよび第２のペアのブーストサブスイッチを含み、該入力段パワーコンバータは、前記力率補正コントローラによって制御の関数としてパワーソースにパワーを供給し、該パワーソースからパワーを消費するように構成されている、請求項１〜３に記載の力率補正パワーサプライ。
5. 前記入力段パワーコンバータは、前記第１のペアのブーストスイッチおよび前記第２のペアのブーストスイッチにそれぞれ結合された第１のペアのダイオードおよび第２のペアのダイオードを含み、該入力段パワーコンバータは、前記力率補正コントローラによって制御の関数としてパワーソースからパワーを消費するように構成されている、請求項１〜３に記載の力率補正パワーサプライ。
6. 力率補正パワーサプライであって、
   第２のブーストサブ回路に結合された第１のブーストサブ回路を含む第１のブーストコンバータと、
   該第１のブーストコンバータに直列に結合された第２のブーストコンバータであって、該第２のブーストコンバータは、第４のブーストサブ回路に結合された第３のブーストサブ回路を含み、該第１のブーストコンバータと該第２のブーストコンバータとは、入力電圧を受け取り、それぞれがブースト電圧の一部分を提供するように構成されている、第２のブーストコンバータと、
   該第１のブーストコンバータと該第２のブーストコンバータとに結合された力率補正コントローラであって、同じスイッチング周波数を用いて、かつ、スイッチングサイクル内で連続的に位相制御されるスイッチングデューティを用いて、該ブースト電圧の関数として、該第１のブーストコンバータと該第２のブーストコンバータとを制御するように構成されている力率補正コントローラと、
   該第１のブーストコンバータに結合された第１の出力コンバータと、
   該第２のブーストコンバータに結合された第２の出力コンバータと
   を含み、
   該第１の出力コンバータおよび該第２の出力コンバータのそれぞれは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のペアのブーストコンバータおよび該第２のペアのブーストコンバータのそれぞれによって提供される該ブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、力率補正パワーサプライ。
7. 前記第１のブーストサブ回路と前記第２のブーストサブ回路とは、直列に結合されており、前記第３のブーストサブ回路と前記第４のブーストサブ回路とは、直列に結合されている、請求項６に記載の力率補正パワーサプライ。
8. 前記力率補正コントローラは、前記第１のブーストコンバータと前記第２のブーストコンバータとをスイッチングサイクル内の少なくとも４つの位相で制御するように構成されている、請求項６〜７に記載の力率補正パワーサプライ。
9. 前記第１のブーストサブ回路、前記第２のブーストサブ回路、前記第３のブーストサブ回路、前記第４のブーストサブ回路のそれぞれは、ブーストスイッチを含み、該第１のブーストサブ回路、該第２のブーストサブ回路、該第３のブーストサブ回路、該第４のブーストサブ回路のそれぞれのブーストスイッチは、直列に結合されており、かつ、入力電圧に並列に結合されるように構成されている、請求項６〜８に記載の力率補正パワーサプライ。
10. 前記第１のブーストサブ回路、前記第２のブーストサブ回路、前記第３のブーストサブ回路、前記第４のブーストサブ回路のそれぞれは、それぞれのブーストスイッチとそれぞれのブーストキャパシタとを含み、該それぞれのブーストキャパシタは、それぞれのブーストスイッチによって該ブースト電圧の一部分になるように充電可能である、請求項６〜８に記載の力率補正パワーサプライ。
11. 前記第１のブーストコンバータは、第１のブーストキャパシタを含み、前記第２のブーストコンバータは、第２のブーストキャパシタを含み、該第１のブーストサブ回路と該第２のブーストサブ回路とは、該第１のブーストキャパシタを前記ブースト電圧の一部分になるように充電するように構成されており、前記第３のブーストサブ回路と第４のブーストサブ回路とは、該第２のブーストキャパシタを該ブースト電圧の一部分になるように充電するように構成されている、請求項６〜９に記載の力率補正パワーサプライ。
12. 前記第１のブーストサブ回路、前記第２のブーストサブ回路、前記第３のブーストサブ回路、前記第４のブーストサブ回路のそれぞれは、それぞれのブーストスイッチを含み、該ブーストスイッチの各々は、前記力率補正コントローラによって、前記ブースト電圧に基づいてスケーリング可能であるダブルエッジ自然パルス幅変調三角波形を用いて、該力率補正コントローラによって独立してスイッチ可能である、請求項６〜１０に記載の力率補正パワーサプライ。
13. 力率補正パワーサプライであって、
    直列に結合された少なくとも４つのブーストスイッチを含む入力段パワーコンバータであって、該少なくとも４つのブーストスイッチは、入力電圧に並列に結合されるように構成されている、入力段パワーコンバータと、
    該少なくとも４つのブーストスイッチに結合された力率補正コントローラであって、該力率補正コントローラは、同じスイッチング周波数を用いて、かつ、スイッチングサイクル内で連続的に位相制御されるスイッチングデューティサイクルを用いて、各々、該入力電圧からＤＣブースト電圧の一部分を提供するように、該少なくとも４つのブーストスイッチを方向付けるように構成されており、該力率補正コントローラは、フィードフォワード制御で、該少なくとも４つのブーストスイッチを該ＤＣブースト電圧の関数として方向付けるように構成されている、力率補正コントローラと、
    該入力段パワーコンバータに結合された出力段パワーコンバータであって、該出力段パワーコンバータは、該少なくとも４つのブーストスイッチのうちの第１のペアのブーストスイッチに結合された第１の出力コンバータと、該少なくとも４つのブーストスイッチのうちの第２のペアのブーストスイッチに結合された第２の出力コンバータとを含み、該第１の出力コンバータおよび該第２の出力コンバータのそれぞれは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のペアのブーストスイッチおよび該第２のペアのブーストスイッチのそれぞれによって提供される該ブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、出力段パワーコンバータと
    を含む、力率補正パワーサプライ。
14. 前記入力電圧と前記ＤＣブースト電圧とは、前記少なくとも４つのブーストスイッチのそれぞれの間でほぼ均等に分割される、請求項１３に記載の力率補正パワーサプライ。
15. 前記第１の出力コンバータは、前記第１のペアのブーストスイッチに並列に結合されており、前記第２の出力コンバータは、前記第２のペアのブーストスイッチに並列に結合されている、請求項１３に記載の力率補正パワーサプライ。
16. 前記第１の出力コンバータおよび前記第２の出力コンバータのそれぞれは、スイッチモードコンバータと、変圧器と、ブリッジ整流器とを含み、前記ＤＣブースト電圧を該ＤＣブースト電圧から絶縁されたＤＣブースト電圧に変換する、請求項１５に記載の力率補正パワーサプライ。
17. 前記第１の出力コンバータおよび第２の出力コンバータのそれぞれは、固定周波数のレギュレートされてない半波ブリッジチョッパを含む、請求項１５〜１６に記載の力率補正パワーサプライ。
18. 前記入力段パワーコンバータは、前記少なくとも４つのブーストスイッチと時間的に交互に動作するように構成された少なくとも４つのブーストサブスイッチを含む、請求項１３〜１７に記載の力率補正パワーサプライ。
19. 前記入力電圧はＡＣ入力電圧であり、前記少なくとも４つのブーストスイッチの２つは、第１の全波ブリッジコンバータとして構成されており、該少なくとも４つのブーストスイッチの２つは、第２の全波ブリッジコンバータとして構成されている、請求項１３〜１８に記載の力率補正パワーサプライ。
20. 前記入力段パワーコンバータに結合されたブリッジ整流器をさらに含み、該ブリッジ整流器は、整流されたＡＣ入力電圧を前記入力電圧として該入力段パワーコンバータに提供するように構成されている、請求項１３〜１９に記載の力率補正パワーサプライ。
21. 前記入力段パワーコンバータに結合された同期整流器をさらに含み、該同期整流器は、整流されたＡＣ入力電圧を前記入力電圧として該入力段パワーコンバータに供給し、かつ、該入力段パワーコンバータから出力電圧を受け取るように構成されている、請求項１３〜１９に記載の力率補正パワーサプライ。
22. 力率補正パワーサプライであって、
    力率補正コントローラと、第２のブーストコンバータに直列に結合された第１のブーストコンバータとを含む入力段パワーコンバータであって、該第１のブーストコンバータと該第２のブーストコンバータとは、同じスイッチング周波数を用いて、かつ、スイッチングサイクル内で連続的に位相制御されるスイッチングデューティを用いて、該力率補正コントローラによって制御されることにより、該第１のブーストコンバータおよび該第２のブーストコンバータのそれぞれがＤＣブースト電圧を供給し、かつ、パワーソースによって該力率補正パワーサプライに供給可能なＡＣ入力電流の波形を制御する、入力段パワーコンバータと、
    該入力段パワーコンバータに結合された出力段パワーコンバータであって、該出力段パワーコンバータは、該第１のブーストコンバータと該第２のブーストコンバータとに結合された出力コンバータを含み、該出力コンバータは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のブーストコンバータおよび該第２のブーストコンバータのそれぞれによって供給される該ブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、出力段パワーコンバータと
    を含む、力率補正パワーサプライ。
23. 前記第１のブーストコンバータおよび前記第２のブーストコンバータのそれぞれは、直列に結合された複数のブーストサブ回路を含み、該ブーストサブ回路の各々はブーストスイッチを含む、請求項２２に記載の力率補正パワーサプライ。
24. 前記第１のブーストコンバータと前記第２のブーストコンバータとは、電磁干渉を低減するために前記力率補正コントローラによって周波数変調で制御される、請求項２２〜２３に記載の力率補正パワーサプライ。
25. 前記出力段パワーコンバータは、固定周波数スイッチモードパワーコンバータと変圧器とを含み、該固定周波数スイッチモードパワーコンバータは、ＤＣ出力電圧をＤＣレールに提供するように構成されており、該変圧器は、前記第１のブーストコンバータおよび前記第２のブーストコンバータのスイッチングノイズを最小化するためにガルバニック絶縁を有する、請求項２２〜２４に記載の力率補正パワーサプライ。
26. 前記出力段パワーコンバータは、前記ＤＣブースト電圧を負荷に供給可能なＤＣ出力電圧に変換するように構成された出力コンバータおよび出力フィルタを含む、請求項２２〜２４に記載の力率補正パワーサプライ。
27. 前記力率コントローラは、前記ＤＣ出力電圧を前記ＤＣブースト電圧および該ＤＣ出力電圧の関数としてレギュレートするように構成されている、請求項２６に記載の力率補正パワーサプライ。
28. 前記力率補正コントローラは、前記ＤＣブースト電圧と、前記ＤＣ出力電圧と、前記ＡＣ入力電流との関数として該ＤＣ出力電圧をレギュレートするように構成されている、請求項２６に記載の力率補正パワーサプライ。
29. 力率補正パワーサプライであって、
    直列に結合された第１のブーストスイッチおよび第２のブーストスイッチであって、ＡＣパワーソースに並列で結合されるように構成されている第１のブーストスイッチおよび第２のブーストスイッチと、
    該第１のブーストスイッチに直列に結合された第１のブーストサブスイッチと、
    該第２のブーストスイッチに直列に結合された第２のブーストサブスイッチと、
    該第１のブーストサブスイッチに直列に結合された該第１のブーストスイッチと、該第２のブーストサブスイッチに直列に結合された該第２のブーストスイッチとのうちの少なくとも１つにわたって結合されたブーストキャパシタと、
    該第１のブーストスイッチと該第２のブーストスイッチと該第１のブーストサブスイッチと該第２のブーストサブスイッチとに結合された力率補正コントローラであって、該第１のブーストスイッチ、該第２のブーストスイッチ、該第１のブーストサブスイッチ、該第２のブーストサブスイッチのそれぞれは、該ＡＣパワーソースから供給可能なＡＣ入力電圧から該ブーストキャパシタ上にＤＣブースト電圧の少なくとも一部分を提供するようにスイッチ可能である、力率補正コントローラと、
    入力段パワーコンバータに結合された出力段パワーコンバータであって、該出力段パワーコンバータは、出力コンバータを含み、該出力コンバータは、該第１のブーストスイッチと該第１のブーストサブスイッチと該第２のブーストスイッチと該第２のブーストサブスイッチとに結合され、該出力コンバータは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のブーストスイッチおよび該第１のブーストサブスイッチの組み合わせと該第２のブーストスイッチおよび該第２のブーストサブスイッチの組み合わせとによって提供されるブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、出力段コンバータと
    を含む、力率補正パワーサプライ。
30. 前記ブーストキャパシタは、前記第１のブーストスイッチおよび前記第１のブーストサブスイッチの両方にわたって結合されており、該ブーストキャパシタは、前記第２のブーストスイッチおよび前記第２のブーストサブスイッチにわたってさらに結合されている、請求項２９に記載の力率補正パワーサプライ。
31. 前記ブーストキャパシタは、第１のブーストキャパシタと第２のブーストキャパシタとを含み、該第１のブーストキャパシタは、前記第１のブーストスイッチおよび前記第１のブーストサブスイッチにわたって結合されており、前記第２のブーストキャパシタは、前記第２のブーストスイッチおよび前記第２のブーストサブスイッチにわたって結合されている、請求項２９に記載の力率補正パワーサプライ。
32. 前記出力段パワーコンバータの少なくとも一部分は、前記ブーストキャパシタに並列に結合されている、請求項２９に記載の力率補正パワーサプライ。
33. 前記ブーストキャパシタに並列で結合された前記出力段パワーコンバータをさらに含み、該出力段コンバータは、スイッチモードコンバータと、変圧器と、出力フィルタとを含み、前記ＤＣブースト電圧を該ＤＣブースト電圧から絶縁されたＤＣ出力電圧に変換する、請求項２９に記載の力率補正パワーサプライ。
34. 非共振固定周波数スイッチモードコンバータと前記ＤＣブースト電圧をガルバニック絶縁する絶縁変圧器とを含む出力段パワーコンバータをさらに含む、請求項２９に記載の力率補正パワーサプライ。
35. 力率補正パワーサプライであって、
    第２のブーストスイッチに直列に結合された第１のブーストスイッチであって、該第１のブーストスイッチと該第２のブーストスイッチとは、ＡＣパワーソースに並列に結合されるように構成されている、第１のブーストスイッチと、
    該第１のブーストスイッチおよび該第２のブーストスイッチのそれぞれに結合されたブーストインダクタと、
    該第１のブーストスイッチおよび該第２のブーストスイッチに並列に結合されたブーストキャパシタであって、該第１のブーストスイッチおよび該第２のブーストスイッチは、該ブーストインダクタを磁化し、かつ、該ブーストインダクタが該ブーストキャパシタ上にＤＣブースト電圧を生成するように消磁される場合、該ブーストキャパシタを充電するするようにスイッチ可能である、ブーストキャパシタと、
    該第１のブーストスイッチおよび該第２のブーストスイッチに結合された力率補正コントローラであって、該力率補正コントローラは、該第１のブーストスイッチおよび該第２のブーストスイッチのそれぞれが、該ＤＣブースト電圧の一部分を提供するように該第１のブーストスイッチと該第２のブーストスイッチとを制御するように構成されており、該力率補正コントローラは、該ＤＣブースト電圧に基づいて、該第１のブーストスイッチと該第２のブーストスイッチとをフィードフォワード制御で制御するように構成されている、力率補正コントローラと、
    該第１のブーストスイッチに結合された第１の出力コンバータと、
    該第２のブーストスイッチに結合された第２の出力コンバータと
    を含み、
    該第１の出力コンバータおよび該第２の出力コンバータのそれぞれは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のブーストコンバータおよび該第２のブーストコンバータのそれぞれによって提供される該ＤＣブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、力率補正パワーサプライ。
36. 前記第１のブーストスイッチと前記第２のブーストスイッチとは、整流されないＡＣ入力電圧を受け取るように構成されている、請求項３５に記載の力率補正パワーサプライ。
37. 前記第１のブーストスイッチと前記第２のブーストスイッチと前記ブーストキャパシタとは、全波ブリッジコンバータを含む、請求項３５に記載の力率補正パワーサプライ。
38. 前記第１のブーストスイッチおよび前記第２のブーストスイッチのそれぞれに結合された第１ブーストサブスイッチおよび第２のブーストサブスイッチをさらに含み、該第１のブーストスイッチおよび該第１のブーストサブスイッチは、第１の半波ブリッジを含み、該第２のブーストスイッチおよび該第２のブーストサブスイッチは、第２の半波ブリッジを含む、請求項３５に記載の力率補正パワーサプライ。
39. 前記第１の半波ブリッジと前記第２の半波ブリッジとは、直列に結合されている、請求項３８に記載の力率補正パワーサプライ。
40. 前記第１のブーストスイッチと前記第２のブーストスイッチと前記ブーストキャパシタとは、前記力率補正コントローラによって方向付けられるように、前記ＡＣパワーソースからのパワーを消費し、かつ、該ＡＣパワーソースにパワーを供給するように構成されている、請求項３５に記載の力率補正パワーサプライ。
41. 前記力率補正コントローラは、前記第１のブーストスイッチと前記第２のブーストスイッチとをスイッチングサイクル内の少なくとも２つの位相で制御する、請求項３５に記載の力率補正パワーサプライ。
42. 力率補正パワーサプライを用いて力率補正を実行する方法であって、該方法は、
    入力電圧と入力電流とを有するパワーソースを提供することと、
    同じスイッチング周波数を用いて、かつ、スイッチングサイクル内で連続的に位相制御されるスイッチングデューティを用いて、該パワーソースにわたって直列に結合された少なくとも４つのブーストスイッチをスイッチングし、該入力電圧を第１のＤＣ電圧に変換することと、
    出力段パワーコンバータを用いて該第１のＤＣ電圧を第２のＤＣ電圧に変換することであって、該出力段パワーコンバータは、第１のモード出力コンバータと、第２のモード出力コンバータとを含む、ことと、
    該第２のＤＣ電圧をパワーレールに供給することにより、負荷を供給することと
    を含み、
    該出力段パワーコンバータは、該入力段パワーコンバータに結合されており、該第１の出力コンバータは、該少なくとも４つのブーストスイッチのうちの第１のペアのブーストスイッチに結合されており、該第２の出力コンバータは、該少なくとも４つのブーストスイッチのうちの第２ペアのブーストスイッチに結合されており、該第１の出力コンバータおよび該第２の出力コンバータのそれぞれは、固定スイッチング周波数およびスイッチングデューティサイクルで動作可能な複数のスイッチを有することによって、該第１のペアのブーストスイッチおよび該第２のペアのブーストスイッチのそれぞれによって提供される該ブースト電圧の該一部分を平衡させるための電荷平衡器として機能する、方法。
43. 前記スイッチングすることは、前記第２のＤＣ電圧を前記第１のＤＣ電圧および該第２のＤＣ電圧の関数として所望の大きさにレギュレートすることを含む、請求項４２に記載の方法。
44. 前記スイッチングすることは、少なくとも４つのブーストスイッチの少なくとも１つによってブーストキャパシタに供給されたパルス幅変調の波形を前記入力電圧の波形と実質的に一致させることを含む、請求項４２に記載の方法。
45. 前記スイッチングすることは、前記入力電圧と前記第１のＤＣ電圧とを前記少なくとも４つのブーストスイッチの間で分割することを含む、請求項４２に記載の方法。
46. 前記スイッチングすることは、パルス幅変調電圧を生成して、ブーストキャパシタを前記第１のＤＣ電圧の少なくとも一部分を充電することを含む、請求項４２に記載の方法。
47. 前記第１のＤＣ電圧を第２のＤＣ電圧に変換することは、該第２のＤＣ電圧から該第１のＤＣ電圧をガルバニック絶縁することを含む、請求項４２に記載の方法。
48. 前記入力電圧は整流されないＡＣ入力電圧であり、前記入力電流は整流されないＡＣ入力電流である、請求項４２に記載の方法。
49. 前記入力電圧は整流されたＡＣ入力電圧であり、前記入力電流は、整流されたＡＣ入力電流である、請求項４２に記載の方法。

Images