JP5463925B2

JP5463925B2 - 復調装置、復調方法、受信機並びに通信システム

Info

Publication number: JP5463925B2
Application number: JP2010006740A
Authority: JP
Inventors: 弘敬上馬; 亮司林
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2014-04-09
Anticipated expiration: 2030-01-15
Also published as: JP2011146969A

Description

本発明は、周期が異なるサブキャリアの変調する組合せでビットの論理符号を表現する変調信号を相関検波によって復調する復調装置に関する。

周期が異なるサブキャリアの変調する組合せで論理符号を表現する変調信号が用いられている一例として、ＲＦＩＤ（Radio Frequency Identification）技術を利用するＩＳＯ(International Organization for Standardization)１５６９３規格に定められた無線通信方式がある。同通信方式の一つとして規定されている周波数シフトキーイング（以下、ＦＳＫ：Frequency shift Keying）変調方式では、４２３．７５ｋＨｚ（以下、４２４ｋＨｚと表記する。）と４８４．２８ｋＨｚ（以下、４８４ｋＨｚと表記する。）の周期の異なる２つのサブキャリアを１３．５６ＭＨｚのキャリアに多重化し、２つのサブキャリアの変調する順序の組合せで１ビットの０と１の論理符号を確定させている。このようなＦＳＫ変調信号を復調する方式は一般的に周波数弁別器による検波が用いられている（例えば非特許文献１）。

また、周期の異なるサブキャリアの変調する順序で論理符号を表現するＦＳＫ変調信号を復調する従来の方法の例として、キャリア抽出手段によってサブキャリアの周波数信号を抽出し、それらを帯域通過フィルタに通してサブキャリア以外のノイズ成分を遮断し、さらに抽出したサブキャリア周波数帯の信号を２つの経路に分け、一方のサブキャリア周波数帯域を遮断する第１ノッチフィルタと、他方のサブキャリア周波数帯域を遮断する第２ノッチフィルタによって、分岐した信号波をそれぞれ１つのサブキャリア周波数成分をもつ信号波とし、第１ノッチフィルタと第２ノッチフィルタを通過した２つの異なるキャリア周波数の信号からデジタルデータを復調するデータ復調手段が開示されている（例えば特許文献１）。

Identification Cards--Contactless integrated circuit cards--Vicinity cards-Part2

特開２００５−３８２２８

しかしながら従来の技術では、通信性能が低下するような通信環境によっては上記規格のように２つの近接する周期のサブキャリアから、任意のサブキャリア周波数帯域のみを抽出して復調することは困難となり、雑音耐性といった通信特性の安定性に問題点があった。また、精度を向上するためには高度なアナログ回路技術を用いる必要があり、小型化が難しいといった問題点があった。

本発明は、上記の課題を解決するものであり、雑音耐性の良い、安定した通信特性を得る復調装置を提供するものである。

伝送されるビットの１ビット分に対応するサンプルクロック数を単位としてビットクロックを出力するビットクロック生成手段と、受信信号が取り得る周波数のうちの一つと同じ周波数を有する参照信号の１周期分に対応するサンプルクロック数を単位としてサブキャリアクロックを出力するサブキャリアクロック生成手段と、前記１ビット分に対応するサンプルクロック数の１／２以下のクロック数であって、且つ周期の異なるサブキャリアの夫々１周期分に対応するサンプルクロック数から算出される最小公倍数の任意の整数倍となるサンプルクロック数を単位として公倍数タイミング信号を出力する公倍数タイミング生成手段と、前記公倍数タイミング信号が出力されるタイミングから、前記１ビット分に対応するサンプルクロック数を前記最小公倍数の任意の整数倍で除算した商の剰余分となるサンプルクロック数がカウントされる間、前記サブキャリアクロックの出力を休止させるウエイト信号を出力するウエイト信号生成手段と、受信信号をサンプルクロック毎にサンプリングして格納し、前記参照信号と前記受信信号との相関値を算出する相関値算出手段と、前記公倍数タイミング信号に基づいて、前記相関値を積算して、積算値を出力する積算手段と、前記ビットクロックに基づいて、前記積算値を比較して、前記受信信号により伝送されたビットの論理符号を判定する大小判定手段と、を備えるものである。

この発明によれば、論理符号、参照信号の周期に依存せず、相関検波における相関積算値の差分が大きく安定し、雑音耐性の良い通信特性が安定した復調装置を実現することができる。

この発明の実施の形態１を示す通信システムである。この発明の実施の形態１を示す復調装置のブロック図である。この発明の実施の形態１を示すＩＳＯ１５６９３規格（伝送速度２６．６９ｋｂｐｓ）での双副搬送波で表現される論理符号の模式図である。この発明の実施の形態１を示す１ビット(５０８サンプル)内でのクロック信号のタイミングチャートである。この発明の実施の形態１を示す公倍数タイミングを使用しない場合と公倍数タイミングを使用する場合の相関積算値を対比した図である。この発明の実施の形態１を示す１ビット（２０３２サンプル）内でのクロック信号のタイミングチャートである。この発明の実施の形態２を示す復調装置のブロック図である。この発明の実施の形態３を示す復調装置のブロック図である。この発明の実施の形態４を示す復調装置のブロック図である。

以下、図面を参照することにより、本発明の実施の形態について説明する。尚、本発明は、以下の実施の形態に限定されるものではない。以後、具体的な例として、特に指定しない限りはＩＳＯ１５６９３に規定されたキャリア１３．５６ＭＨｚ、４２４ｋＨｚと４８４ｋＨｚの２つのサブキャリアを用いた伝送速度２６．６９ｋｂｐｓのＦＳＫ変調信号について相関検波する場合について説明する。

実施の形態１．
図１は本実施の形態にかかる通信システムを示す図である。送信機１０１は周期が異なるサブキャリアの変調する順序の組合せでビットの論理符号を表現するＦＳＫ変調信号を送信する手段を備えている。図１には送信機１０１から受信したＦＳＫ変調信号を受信する受信機１０２の内部構成例が示されている。受信機１０２のアンテナで受信した変調信号は増幅器１０３、帯域制限フィルタ１０４、ミキサ１０５、帯域制限フィルタ１０６を経てアナログデジタルコンバーター（以下、ＡＤＣ）１０７にてデジタル信号に変換されて復調装置１０８に伝送される。ここで、ミキサ１０５の前段に設けられている帯域制御フィルタ１０４はミキサ１０５のローカル周波数でミキシングした時に、希望波と同一の周波数帯にミキシングされるイメージ周波数を事前に除去するためのフィルタである。また、ミキサ１０５の後段の帯域制御フィルタ１０６は信号がＡＤＣ１０７でサンプリングされて、デジタル信号として再生される際に生じる折り返し雑音（エイリアジング）を除去するために、ＡＤＣ１０７のサンプリング周波数のナイキスト周波数で帯域を制限するアンチエイリアスフィルタである。このような経路を経た変調信号は、変調信号の先頭信号を検出されて、復調装置にて復調される。以下に復調装置１０８の構成を示すとともに、その動作について説明する。

図２に本実施の形態にかかる復調装置のブロック図を示す。参照信号に用いるサブキャリアの１周期分に対応するサンプルクロック数をサブキャリア設定値として格納するサブキャリア設定値格納手段１、１ビット分に対応するサンプルクロック数をビット設定値として格納するビット設定値格納手段２、周期の異なるサブキャリアの夫々の１周期分に対応するサンプルクロック数から算出された最小公倍数値の任意の整数倍を前記サブキャリア設定値で除算した商を公倍数設定値として格納する公倍数設定値格納手段３、前記ビット設定値を前記公倍数設定値で除算した商の剰余をウエイト設定値として格納するウエイト設定値格納手段４、受信信号の相関検波に用いる参照信号を相関回路に入力する参照信号入力手段５、サンプルクロックをカウントし、サブキャリア設定値毎にサブキャリアクロックを出力することにより、参照信号と受信信号とをサブキャリアクロックのタイミングでサブキャリア同期させるサブキャリアクロック生成回路６、サンプルクロックをカウントし、ビット設定値毎にビットクロックを出力することにより、参照信号と受信信号とをビットクロックのタイミングでビット同期させるビットクロック生成回路７、サブキャリアクロックをカウントし、公倍数設定値毎に公倍数タイミング信号を出力する公倍数タイミング生成回路８、ビットクロックが出力されるタイミングを除き、公倍数タイミング信号からサンプルクロックがウエイト設定値分進むまでサブキャリアクロック生成回路６のサブキャリアクロックの出力を休止させるウエイト信号を生成するウエイト信号生成回路９、受信信号をサンプルクロック毎に格納し、サブキャリアクロックのタイミング毎に参照信号との比較結果を出力する相関回路１０、相関回路１０からの出力を格納し、公倍数タイミング信号のタイミング毎に前記相関値の積算を出力する積算回路１１、積算回路１１からの出力を格納し、その結果をビットクロックのタイミング毎に大小判定を行い、復号テーブルと比較することで論理符号を確定し、復調を行う大小判定回路１２が示されている。

図３に本実施の形態の復調装置で復調する変調信号の例であるＩＳＯ１５６９３に規定されている伝送速度２６．６９ｋｂｐｓにおいて、１３．５６ＭＨｚのキャリアと４２４ｋＨｚ、４８４ｋＨｚの２つのサブキャリアで表現される論理符号の模式図を示す。

同規格のＦＳＫ通信方式では１ビット分に対応するサンプルクロック数はキャリア周波数（１３．５６ＭＨｚ）を伝送速度（２６．６９ｋＨｚ）で除算することによって求められ、５０８サンプルとなる。また、４２４ｋＨｚのサブキャリアは１サイクルに３２サンプル、同様に、４８４ｋＨｚのサブキャリアは２８サンプルとなる。これはキャリア周波数を各サブキャリア周波数で除算することによって求められる。１ビットは４２４ｋＨｚのサブキャリアの８サイクルと、４８４ｋＨｚのサブキャリアの９サイクルから構成されている。すなわち、４２４ｋＨｚのサブキャリアは３２×８＝２５６サンプル、４８４ｋＨｚのサブキャリアは２８×９＝２５２サンプルによって１ビットが構成される。また、図示されているように、４８４ｋＨｚがビットの前半に９サイクル、４２４ｋＨｚがビットの後半に８サイクルでビットが構成されている場合には論理符号０となり、４２４ｋＨｚがビットの前半に８サイクル、４８４ｋＨｚがビットの後半に９サイクルでビットが構成されている場合には論理符号１となる。このように周期の異なるサブキャリアによる変調の組合せ順序によって論理符号が定められている。

図４は１ビット内でのクロック信号のタイミングチャートである。４２４ｋＨｚの１サイクル分のサンプルクロック数３２と４８４ｋＨｚの１サイクル分のサンプルクロック数２８の最小公倍数は２２４サンプルとなる。ここで、１ビットを前半２２４サンプル、後半２２４サンプルの４４８サンプル（＝２２４×２）とみなし、その間の６０サンプルを無視するとする。この場合、１ビットを時系列的に表すと１ビット（５０８サンプル）＝前半２２４サンプル＋中間６０サンプル＋後半２２４サンプルとなる。ビットクロックのタイミングを除いて、公倍数タイミング信号が生成されるタイミングでウエイト信号が生成され、ウエイト設定値分に対応するサンプルクロック数の間、サブキャリアクロック生成回路の演算が休止され、サブキャリアクロックの生成が止められる。

次に、図２を用いて実施の形態１における復調装置の動作について説明する。

まず、例えば、４８４ｋＨｚのサブキャリアを参照信号として相関を取る場合、サブキャリア設定値格納手段１に格納されるサブキャリア設定値を２８に設定する。サブキャリアクロック生成回路６はカウンタを具備し、ウエイト信号生成回路９からのウエイト信号が来ない限りサンプルクロックをカウントし、サブキャリア設定値のタイミングで１サンプルの信号を出力し、カウンタをリセットする。これにより受信信号と参照信号がサブキャリア同期をとるタイミングが生成される。例えば、４８４ｋＨｚの信号を参照信号とした場合は２８サンプルのサンプルクロックがカウントされる毎に１サンプルの信号が出力される。また、ウエイト信号生成回路９からのウエイト信号が来ている間は、サブキャリアクロック生成回路６はサンプルクロックのカウントを停止する。

ビットクロック生成回路７はカウンタを具備し、サンプルクロックをカウントし、ビット設定値格納手段２に格納されるビット設定値のタイミングで１サンプルの信号を出力し、カウンタをリセットする。これにより受信信号と参照信号がビット同期をとるタイミングが生成される。例えば、１ビット分に対応するサンプルクロックが５０８サンプルである場合にはビット設定値として５０８が格納される。

公倍数タイミング生成回路８はカウンタを具備し、サブキャリアクロックをカウントし、公倍数設定値格納手段３に格納される公倍数設定値のタイミングで１サンプルの信号を発生し、カウンタをリセットする。例えば、４８４ｋＨｚの信号を参照信号とした場合は公倍数設定値には８が格納され、公倍数タイミング生成回路８にてサブキャリアクロックが８カウント分得られると、１サンプルの公倍数タイミング信号が出力される。尚、サブキャリアクロックを数えるのではなく、サンプルクロックをカウントし、２２４サンプルを数えることも当然に可能である。しかしながらカウント数を小さくすることによって、カウンタの構成を簡単にすることができるため、本実施の形態においては、サブキャリアクロックを数えることとしている。

ウエイト信号生成回路９はカウンタを具備し、公倍数タイミング生成回路８からの公倍数タイミング信号をトリガにサンプルクロックをカウントする。本実施の形態ではウエイト設定値格納手段４には１ビット分のサンプルクロック数である５０８を２つのサブキャリアの１周期分に対応するサンプルクロック数の最小公倍数２２４で除算した商の剰余である６０が格納されている。公倍数タイミング生成回路８からの公倍数タイミング信号からウエイト設定値の６０サンプルクロックを数えるタイミングまで１サンプルの信号を出力し、カウンタをリセットし、停止する。そして、ビットクロック生成回路７からのビットクロックを得るタイミングでカウントをリセットする。

相関回路１０は、参照信号入力手段５から入力される参照信号を格納するレジスタを具備する。また受信信号をサンプルクロック毎に格納するシフトレジスタを具備する。更に、受信信号と参照信号をサブキャリアクロック生成回路６のサブキャリアクロックを得るタイミングでレジスタ毎に比較し、比較結果を合算した相関値を出力する機能を具備する。

相関回路１０から出力された相関値は、サブキャリアクロック生成回路６のサブキャリアクロックの出力されるタイミングで積算回路１１に入力されて積算される。積算値は公倍数タイミング生成回路８からの公倍数タイミング信号を得るタイミングで出力され、出力した後、積算値はリセットされる。

大小判定回路１２は大小判定用のレジスタ、絶対値回路および判定テーブルを具備し、サブキャリアクロック生成回路６からの信号のタイミングで積算回路１１の出力信号を入力し、各レジスタに格納する。そしてビットクロック生成回路７からの出力信号のタイミングで絶対値の大小判定を行い、判定テーブルに従いビット復号を行う。

本実施の形態では積算回路１１にて公倍数タイミング信号毎に、すなわち、前半の２２４サンプルと後半の２２４サンプルのそれぞれについて受信信号と参照信号との相関値を積算する。以下に公倍数タイミング毎に相関値を積算する理由を述べる。

周期の異なる２つのサブキャリアの１周期分に対応するサンプルクロック数の最小公倍数により得られたタイミングで、２つのサブキャリアの内、いずれか一方のサブキャリアを参照信号として用いて、それぞれの相関値を積算した値の絶対値は一方が最大相関値となり、他方がゼロになる。

また、１ビットの先頭と後尾から前記の最小公倍数により得られた公倍数タイミング信号間の任意の整数倍の区間のみをそれぞれ相関積分することで、サブキャリア同期を確保することができる。

また、このとき相関積分値はサブキャリアおよび論理符号によらず、大小判定時の差分が大きく安定し、雑音耐性の良い相関検波が可能となる。

計算の簡略化のために、参照信号とする周期の異なるサブキャリア数は２つとして、サブキャリアＡ（周期：Ｔ_１）、サブキャリアＢ（周期：Ｔ_２）および受信信号を以下の式に示されるような式で定義する。サブキャリアＡについては、

サブキャリアＢについては、

受信信号については

で表すことができる。この場合、受信信号とサブキャリアＡの時間ｔにおける相関のズレは以下の式となる。

また、受信信号とサブキャリアＡの時間ｔにおける相関値は以下の式となる。

ｋ＝１の時は、数式４において式の値は０となり常に同期が確立され最大相関が取れることが分かる。また、数式５の値は常に正の数値で一定であることから最大相関が得られることが分かる。同様にｋ＝２の時は、数式４の値は時間とともにズレ量が正弦波のように変化する。また、数式５の値も同様に正弦波のように相関値が正負と変化することが分かる。

次に、２つの信号の各周期の最小公倍数に相当する時間をＴ_０とすると，Ｔ_１、Ｔ_２は整数ｎ、ｍを用いて以下の式で表される。

数式４に数式６を代入し、ビット先頭から最小公倍数に相当する時間Ｔ_０までの積分値を求めると以下の式となり、ｋ＝２の時であっても、Ｔ_０周期でサブキャリア同期が得られることが分かる。

また、同様に数式５に数式６を代入することで、サブキャリアと参照信号の周期が等しい時にはＴ_０周期で相関値の積算値が最大に、また周期が異なる時に０になることが分かる。

但し、Ｔ_Sはサンプルクロックの周期を指す。数式８、数式９より、相関値の積分値はＴ_０周期毎にサブキャリア同期がとれ、参照信号と受信信号のサブキャリアが等しい場合には最大相関になり、等しくない場合には０になるため、Ｔ_０周期毎に相関値の積分値を比較することで差分が大きく安定し論理符号の安定した復調が可能となることが分かる。すなわち、この方法によれば受信信号の論理符号によらず、サブキャリアの公倍数タイミング毎のサブキャリア同期を確保し、雑音耐性の良い安定した通信特性を得ることが可能となる。

図５は公倍数タイミングを使用しない場合の相関積算値と本実施の形態における前記の公倍数タイミングを使用する場合を計算機によるシミュレーションによって相関積算値を求めて対比したものである。ここで、公倍数タイミングを使用しない場合とは、参照信号と受信信号のビット同期させた上で、１ビットの全区間について相関積算値を行ったものである。この場合は参照信号に用いるサブキャリア信号に依存して、前半と後半の相関積分値が異なり、例えば、４２４ｋＨｚの参照信号、論理符号０の場合には相関積分値の差が１３２サンプル相当となり、雑音耐性が弱くなることが分かる。一方、本実施の形態における公倍数タイミングを使用した場合、すなわち、参照信号と受信信号のビット同期させ、かつ１ビットの全区間の相関積算値をとるのではなく、最小公倍数となる２２４サンプルの区間においてサブキャリア同期を確保しつつ、受信信号と参照信号との相関積算値を得る場合は、参照信号に用いるサブキャリア信号に依存せず、また論理符号にも依存せず、相関積分値の差分は一定値の２２４となる。すなわち、本実施の形態を採用することによって雑音耐性がよく、安定した通信が実現可能となることを示している。

図６は図４と同じく、１ビット内でのクロック信号のタイミングチャートである。但し、同じＩＳＯ１５６９３規格において前述の例と同じ周期のキャリア、サブキャリアを使うが、伝送速度が６．６７ｋｂｐｓと異なる場合での本発明の適用例を示したものである。この場合は１ビットに対応するサンプルクロック数は２０３２サンプルとなり、また、４２４ｋＨｚのサブキャリアは１サイクルに３２サンプル、同様に４８４ｋＨｚのサブキャリアは２８サンプルであることは同じであるが、１ビットは４２４ｋＨｚのサブキャリアの３２サイクルと、４８４ｋＨｚのサブキャリアの３６サイクルから構成されている。すなわち、４２４ｋＨｚのサブキャリアは３２×３２＝１０２４サンプル、４８４ｋＨｚのサブキャリアは２８×３６＝１００８サンプルによって１ビットが構成される。また、４２４ｋＨｚと４８４ｋＨｚのサブキャリアの最小公倍数は２２４である。

前述の通り、相関積算値を求める区間は、最小公倍数２２４の任意の整数倍をとった場合に、一方は最大相関となり、他方は０となる。図６では４２４ｋＨｚに対しては最小公倍数の２倍となる（ａ）、（ｂ）を、４８４ｋＨｚに対しては（ｇ）、（ｈ）を積算区間としている。それ以外の区間についてはウエイト信号生成回路９からのウエイト信号によりサブキャリアクロック生成回路６のサブキャリアクロックの生成が休止されることにより相関回路１０で相関値が演算されない。本実施の形態により、公倍数タイミング信号を起点として受信信号と参照信号との間でサブキャリア同期を得ていれば、最小公倍数の整数倍となるどの積算区間を選択しても、一方のサブキャリアにおいては最大相関となり、他方は０となる。すなわち、積算区間は４２４ｋＨｚと４８４ｋＨｚで必ずしも同一にする必要はなく、また、公倍数タイミングでのサブキャリア同期が得られるのであれば、１ビットの先頭または末尾から積算区間をとる必要はない。

また、本実施の形態では２つのサブキャリアの内、１つのサブキャリアと同一の周期を参照信号の周期として用いているが、最大相関積算値でなくても必要な通信品質が得られる場合には参照信号の周期をサブキャリアの周期と同一からずらした周期を参照信号の周期として採用することも可能である。

以上の構成により、本実施の形態では１つの相関回路で複数のサブキャリアが多重化された変調信号を復調することができるため、復調装置の小型化、低コスト化、低消費電力化を実現することができ、更に、論理符号に依存せず、相関積算値の大小判定時の差分が大きく安定し、雑音耐性の良い、通信特性の安定した復調装置を実現できる。

尚、本実施の形態ではサブキャリアが２つの場合について説明したが、周期の異なるサブキャリアが２以上有る場合でも本発明の目的を達成することは可能である。例えば、ｎ個の周期の異なるサブキャリアによる変調の順序によって１ビットの論理符号が定められている場合、それらのサブキャリア周期１サイクル分のサンプルクロック数から算出される最小公倍数の任意の整数倍のサンプルクロック数に相当する積算区間について、サブキャリア同期をし、相関積算値を比較することによって論理符号を判定することも可能である。この場合には複数のサブキャリアの内、参照信号と周期が同一のものが最大相関となり、他のサブキャリアについては最小相関となる。

実施の形態２．
本実施の形態では、サブキャリアクロック生成回路２６がサブキャリア設定値相当のサンプルクロックをカウントするのではなく、カウンタの代わりに分周回路を具備し、サンプルクロックを分周することでサブキャリアクロックを出力するようにしたものである。

図７を用いて本実施の形態について説明する。実施の形態１と同様にＩＳＯ１５６９３に規定された双幅搬送波を用いるとする。例えば、４２４ｋＨｚの参照信号として用いた場合には１サイクルは３２サンプルであるから、サンプルクロックを３２分周する分周回路がサブキャリアクロック生成回路２６に具備されていれば良い。２のＮ乗分周（Ｎは任意の整数、以下同じ）する分周回路はＮ個の２分周回路を並列に接続する比較的簡単な構成によって実現できるため、上記の３２分周（２の５乗）を処理することについてはサブキャリアクロック生成回路２６の構成を簡単にできるという効果があり、本実施の形態は好適である。

また、任意の分周値に対応する分周回路が具備されている場合には、サブキャリア設定値格納手段１にサブキャリア１周期分のサンプルクロック数を格納するのではなく、分周値Ｎを格納するようにし、サブキャリアクロック生成回路２６に分周値の設定をする構成とすることができる。

本実施の形態によれば、サブキャリアクロック生成回路２６がカウンタを用いてサンプルクロックをカウントしている場合と比べ、回路を簡単な構成とすることが可能であり、復調装置の小型化、低コスト化、低消費電力化を実現することが可能である。

実施の形態３．
本実施の形態では、ビットクロック生成回路３７が１ビット分に対応するサンプルクロックをカウントするのではなく、カウンタの代わりに分周回路を具備し、公倍数タイミング信号を分周することでビットクロック信号を生成するようにしたものである。

図８を用いて本実施の形態について説明する。実施の形態１と同様にＩＳＯ１５６９３に規定された１ビットを５０８サンプルとし、４２４ｋＨｚと４８４ｋＨｚのサブキャリアを用いた場合には、ビットクロックが生成されるタイミングは公倍数タイミング生成回路８からの公倍数タイミング信号２回分に相当するため、公倍数タイミング信号を２分周することで、ビットクロックを出力するタイミングを得ることができる。ビットクロック生成回路３７は分周回路を具備しない場合では５０８サンプルを数えるためのカウンタが必要となるのに比べ、公倍数タイミング信号を２分周する回路によって、実施の形態１と同様の機能を実現することが可能となる。

また、ビットクロックが出力されるタイミングが公倍数タイミング信号のＮ回分に相当する場合には、ビットクロック生成回路３７を公倍数タイミング信号のＮ分周回路とすればよい。この場合にビット設定値格納手段２に１ビット分のサンプルクロック数を格納するのではなく、分周値Ｎを格納する構成としても良い。

本実施の形態によれば、ビットクロック生成回路３７がカウンタを用いてサンプルクロックをカウントしている場合と比べ、回路を簡単な構成とすることが可能であり、装置の小型化、低コスト化、低消費電力化を実現することが可能である。

実施の形態４．
本実施の形態では、ウエイト信号生成回路４９はウエイト設定値４に対応するサンプルクロック数をサブキャリアクロック生成回路６がカウントするために要する時間の間、サブキャリアクロックの出力を休止させるためのウエイト信号を出力し続けるのではなく、ウエイト信号生成回路４９が公倍数タイミング信号をトリガとしてウエイト設定値４に対応するサンプルクロック数をカウントしたときに、公倍数タイミング生成回路８のカウンタと積算回路１１の相関値の記録をリセットする信号を１サンプル分出力する回路を具備するものである。

図９を用いて本実施の形態について説明する。実施の形態１と同様にＩＳＯ１５６９３に規定された１ビット５０８サンプル、４２４ｋＨｚと４８４ｋＨｚのサブキャリアを用いた場合には、ウエイト設定値格納手段４に格納されるウエイト設定値は６０サンプル分となる。ウエイト信号生成回路４９は公倍数タイミング信号をトリガとして６０サンプルクロック分のカウントをしている間、信号を出力しない。このときサブキャリアクロック生成回路６はサブキャリアクロックを生成し続けているため、公倍数タイミング生成回路８はカウントを続け、積算回路１１では相関値をレジスタに記録していく。そして、ウエイト信号生成回路４９で６０サンプルクロック分のカウントがされたタイミングで公倍数タイミング生成回路８と積算回路１１の夫々にリセット信号が出力され、公倍数タイミング生成回路８のカウンタに記録されているそれまで数えたサブキャリアクロック数と、積算回路１１のレジスタに記録していた相関値データが消去される。これによって、公倍数タイミング生成回路８ではリセット信号から新たに２２４サンプルクロック分に相当するサブキャリアクロックのカウントを開始し、また、積算回路１１では相関回路１０から送られてくる相関値の記録を開始する。この結果、実施の形態１と同様の機能が実現することが可能となる。

本実施の形態によれば、ウエイト信号生成回路４９がウエイト設定値に対応するサンプルクロックをカウントする間、１サンプルの信号を出力し続ける場合と比べて、１サンプルクロック分の信号を出力するだけで良く、回路を簡単な構成とすることが可能であり、装置の小型化、低コスト化、低消費電力化を実現することが可能である。

尚、ウエイト信号生成回路は公倍数タイミング信号をトリガとしてウエイト設定値分のサンプルクロックを数えているが、予め、公倍数タイミングに相当する２２４サンプルクロックとウエイト設定値の６０サンプルクロック数を加算した２８４サンプルクロックをウエイト設定値としてウエイト設定値格納手段４に格納しておき、ビットクロックをトリガとして２８４サンプルクロック分のカウントをしたタイミングでリセットする信号を出力することも可能である。

実施の形態１から４の組合せによって、更なる実施の形態が生まれることは明らかである。いずれの実施の形態も、１ビットのサンプルの内、前半ビットと後半ビットの公倍数タイミングの整数倍の区間をサブキャリア同期させて相関積分値を求め、相関積算値から論理符号判定を行うため手段を用いている。

また、本実施の形態１から４、またはそれらの組合せによる実施形態はＲＦＩＤシステムを利用する非接触ＩＣカードにおける近距離の無線通信や、次世代の近距離無線通信規格であるＮＦＣ（Near Field Communication）などの分野に好適であるが、その他の、無線通信、衛星通信、光通信においても同様に適用することができる。

１サブキャリア設定値格納手段
２ビット設定値格納手段
３公倍数設定値格納手段
４ウエイト設定値格納手段
５参照信号入力手段
６サブキャリアクロック生成回路
７ビットクロック生成回路
８公倍数タイミング生成回路
９ウエイト信号生成回路
１０相関回路
１１積算回路
１２大小判定回路

Claims

伝送されるビットの１ビット分に対応するサンプルクロック数を単位としてビットクロックを出力するビットクロック生成手段と、
受信信号が取り得る周波数のうちの一つと同じ周波数を有する参照信号の１周期分に対応するサンプルクロック数を単位としてサブキャリアクロックを出力するサブキャリアクロック生成手段と、
前記１ビット分に対応するサンプルクロック数の１／２以下のクロック数であって、且つ周期の異なるサブキャリアの夫々１周期分に対応するサンプルクロック数から算出される最小公倍数の任意の整数倍となるサンプルクロック数を単位として公倍数タイミング信号を出力する公倍数タイミング生成手段と、
前記公倍数タイミング信号が出力されるタイミングから、前記１ビット分に対応するサンプルクロック数を前記最小公倍数の任意の整数倍で除算した商の剰余分となるサンプルクロック数がカウントされる間、前記サブキャリアクロックの出力を休止させるウエイト信号を出力するウエイト信号生成手段と、
受信信号をサンプルクロック毎にサンプリングして格納し、前記参照信号と前記受信信号との相関値を算出する相関値算出手段と、
前記公倍数タイミング信号に基づいて、前記相関値を積算して、積算値を出力する積算手段と、
前記ビットクロックに基づいて、前記積算値を比較して、前記受信信号により伝送されたビットの論理符号を判定する大小判定手段と、を備える復調装置。
前記サブキャリアクロック生成手段はサンプルクロックを分周して前記サブキャリアクロックを生成する請求項１に記載の復調装置。
前記ビットクロック生成手段は、前記公倍数タイミング信号を分周して前記ビットクロックを生成する請求項１または２のいずれかに記載の復調装置。
前記ウエイト信号生成手段は、前記公倍数タイミング信号が出力されるタイミングから、前記１ビット分に対応するサンプルクロック数を前記最小公倍数の任意の整数倍で除算した商の剰余分のサンプルクロック数をカウントするタイミングまで、前記公倍数タイミング生成手段のカウンタに記録されている前記サンプルクロックのカウント数および前記積算手段に記録されている相関値データを消去するリセット信号を出力する請求項１乃至３のいずれかに記載の復調装置。
請求項１乃至４のいずれかに記載の復調装置を備えた受信機。
請求項５に記載の受信機と、前記受信機へ信号を送信する送信機と、を有する通信システム。
受信信号をサンプルクロック毎に格納し、前記受信信号が取り得る周波数のうちの一つと同じ周波数を有する参照信号と、前記受信信号と、の相関値を算出する相関値算出ステップと
伝送されるビットの１ビット分に対応するサンプルクロック数の１／２以下のクロック数であって、且つ周期の異なるサブキャリアの夫々１周期分に対応するサンプルクロック数から算出される最小公倍数の任意の整数倍に対応するサンプルクロック数、に対応する信号に基づいて、前記相関値を積算して、積算値を出力する積算値算出ステップと、
前記１ビット分に対応するサンプルクロック数、に対応する信号に基づいて、前記積算値を比較することにより前記受信信号により伝送されたビットの論理符号を判定する大小判定ステップと、を含む復調方法。