JP5459852B2 - 多数個取り基板の電子部品実装方法 - Google Patents

Description

本発明は、最終的に複数の回路基板に分割される複数の基板ブロックが一体に形成された多数個取り基板（多面取り基板ともいう）の各基板ブロックに電子部品を電子部品実装ラインで実装する多数個取り基板の電子部品実装方法に関する発明である。

小型の回路基板への部品実装の生産能率を向上させるために、最終的に複数の回路基板に分割される複数の基板ブロックが一体に形成された多数個取り基板を電子部品実装ラインに搬入して、多数個取り基板の各基板ブロックに電子部品を実装することが一般に行われている。

この際、多数個取り基板に一体に形成された複数の基板ブロックの中には不良の基板ブロック（以下「不良ブロック」という）が存在する場合がある。この不良ブロックに他の基板ブロックと同様に電子部品を実装すると、不良ブロックに実装した電子部品が全て無駄になってしまうため、不良ブロックへの部品実装をスキップする必要がある。

そこで、特許文献１（特開２００９−９９８８６号公報）に記載されているように、多数個取り基板の所定位置に、部品実装をスキップする不良ブロックの情報（以下「スキップ情報」という）を表示又は記録するバーコードラベル、電子タグ等を設け、そのスキップ情報に基づいて不良ブロックの位置を認識して、多数個取り基板の不良ブロックをスキップして各基板ブロックに電子部品を実装するようにしたものがある。

特開２００９−９９８８６号公報

しかし、電子部品実装ラインに搬入する多数個取り基板の中に、不良ブロックが無い多数個取り基板と、不良ブロック数の異なる多数個取り基板がランダムに混ざり合っていると、多数個取り基板毎にスキップ情報を画像処理等で読み取って不良ブロック数を判定しなければならず、生産能率が悪くなるばかりか、予定枚数の多数個取り基板への部品実装を終了するまでの時間を予測するのが困難であり、生産計画が立案しにくいという欠点もある。しかも、部品実装後の良品の基板ブロックと不良ブロックとの仕分け作業も複雑にならざるを得ない。

そこで、本発明が解決しようとする課題は、不良ブロックを含む多数個取り基板への部品実装の生産能率を向上させると共に、生産計画を容易に立案でき、しかも、部品実装後の良品の基板ブロックと不良ブロックとの仕分け作業も容易に行うことができる多数個取り基板の電子部品実装方法を提供することである。

上記課題を解決するために、請求項１に係る発明は、最終的に複数の回路基板に分割される複数の基板ブロックが一体に形成された多数個取り基板の各基板ブロックに電子部品を電子部品実装ラインで実装する多数個取り基板の電子部品実装方法において、多数の多数個取り基板の中から不良の基板ブロック（以下「不良ブロック」という）が無い多数個取り基板を１つのグループに仕分けると共に不良ブロックを含む多数個取り基板を該基板１枚当たりの不良ブロック数毎に異なるグループに仕分ける工程と、グループ分けされた多数個取り基板を、グループ毎に電子部品実装ラインに搬入して、各グループ毎に適合された生産プログラムで前記電子部品実装ラインを稼働させて多数個取り基板の不良ブロックをスキップして各基板ブロックに電子部品を実装する工程とを含むことを特徴とするものである。

このようにすれば、各多数個取り基板毎に不良ブロックの数を認識する処理を省略することができ、不良ブロックを含む多数個取り基板への部品実装の生産能率を向上させることができる。しかも、各グループ毎に多数個取り基板１枚当たりの不良ブロック数が同じであるため、各グループ毎に多数個取り基板１枚当たりの部品実装時間をほぼ同一とすることができ、予定枚数の多数個取り基板への部品実装を終了するまでの時間を容易に予測できて、生産計画の立案が容易である。しかも、各グループ毎に多数個取り基板１枚当たりの不良ブロック数が同じであれば、部品実装後の良品の基板ブロックと不良ブロックとの仕分け作業も容易である。

本発明は、多数個取り基板を製造する業者と多数個取り基板に電子部品を実装する業者が異なる場合が多いことを考慮して、請求項２のように、予め不良ブロックが無い多数個取り基板のグループと多数個取り基板１枚当たりの不良ブロック数毎に異なるグループに仕分けられた多数個取り基板を入手し（つまり多数個取り基板の製造業者が不良ブロック数に応じてグループ分けしたものを部品実装業者が入手し）、グループ分けされた多数個取り基板を、グループ毎に電子部品実装ラインに搬入して、各グループ毎に適合された生産プログラムで電子部品実装ラインを稼働させて多数個取り基板の不良ブロックをスキップして基板ブロックに電子部品を実装するようにしても良い。

更に、請求項３のように、多数個取り基板１枚当たりの不良ブロック数と不良ブロックの位置毎（不良ブロックの数と位置の組み合わせ毎）に異なるグループに仕分けるようにしても良い。同じグループに属する多数個取り基板の不良ブロックの数と位置の両方が同じであれば、各グループ毎に多数個取り基板１枚当たりの部品実装時間が完全に同一になると共に、各多数個取り基板毎に不良ブロックの位置を認識する処理が不要となり、生産能率をより一層向上させることができる。しかも、各グループ毎に不良ブロックの位置が同じであれば、部品実装後の良品の基板ブロックと不良ブロックとの仕分け作業もより一層容易となる。

図１は本発明の一実施例における多数個取り基板の平面図である。 図２は多数個取り基板グループ分け作業の手順を説明するフローチャートである。 図３は電子部品実装作業の手順を説明するフローチャートである。

以下、本発明を実施するための形態を具体化した一実施例を説明する。
まず、図１に基づいて多数個取り基板１１の構成を説明する。
多数個取り基板１１は、複数の基板ブロック１２が一体に形成された１枚の大型の基板であり、各基板ブロック１２に電子部品を実装した後に各基板ブロック１２を分割して複数の回路基板を形成する。各基板ブロック１２の所定位置には、それぞれ当該基板ブロック１２が不良ブロックであるか否かを識別するブロックスキップマーク１３が設けられ、このブロックスキップマーク１３の色、形状、数字、記号等によって不良ブロックを識別できるようになっている。

更に、多数個取り基板１１の所定位置には、当該多数個取り基板１１がどのグループに配属されるのかを識別するグループマーク１４が設けられ、このグループマーク１４の数字、記号、色、形状等によってグループを認識できるようになっている。このグループマーク１４の情報に基づいて、多数個取り基板１１の１枚当たりの不良ブロック数と不良ブロックの位置毎（不良ブロックの数と位置の組み合わせ毎）に異なるグループに仕分けられる。従って、同じグループには、不良ブロックの数と位置の両方が同じ多数個取り基板１１のみが属する。尚、ブロックスキップマーク１３とグループマーク１４は、印刷、塗布等で形成しても良いし、ラベル等の貼着によって形成しても良い。

次に、本実施例の多数個取り基板の電子部品実装方法を図２及び図３のフローチャートを用いて説明する。
図２のフローチャートは、多数個取り基板１１を不良ブロックの数と位置の組み合わせ毎に異なるグループに仕分ける多数個取り基板グループ分け作業の手順を示している。この多数個取り基板グループ分け作業は、多数個取り基板を製造する業者が行っても良いし、多数個取り基板１１に電子部品を実装する業者が行っても良い。

多数個取り基板グループ分け作業では、まずステップ１０１で、カメラ（図示せず）で多数個取り基板１１の全面を撮像して、その画像処理によりブロックスキップマーク１３を認識し、次のステップ１０２で、多数個取り基板１１の不良ブロックの数と位置を読み取る。

その後、ステップ１０３に進み、不良ブロックの数と位置に基づいてどのグループに属するか否かを判定し、次のステップ１０４で、上記ステップ１０３で判定したグループを表すグループマーク１４を多数個取り基板１１の所定位置に設ける。この際、グループマーク１４は、各グループの１枚目（先頭）の多数個取り基板１１のみに設け、２枚目以降の多数個取り基板１１にはグループマーク１４を設けないようにしても良い（各グループは、不良ブロックの数と位置が同一であるためである）。この後、ステップ１０５に進み、多数個取り基板１１を各グループ毎に仕分ける。

図３のフローチャートは、多数個取り基板１１に電子部品を実装する作業の手順を示している。電子部品実装作業では、まずステップ２０１で、各グループ毎に最適化したレイヤー構造の生産プログラムを電子部品実装ラインの制御装置（図示せず）に伝送する。このレイヤー構造の生産プログラムは、各グループ毎に部品装着順、共通フィーダ配置等を最適化している。

この後、ステップ２０２に進み、各グループの多数個取り基板１１の枚数を電子部品実装ラインの制御装置に入力した後、ステップ２０３に進み、グループ分けされた多数個取り基板１１を、グループ毎に電子部品実装ラインに搬入する。

この後、ステップ２０４に進み、各グループの先頭（１枚目）の多数個取り基板１１のグループマーク１４を画像認識して、当該グループの不良ブロックの数と位置を読み取り、次のステップ２０５で、各グループ毎に部品装着順、共通フィーダ配置等を最適化したレイヤー構造の生産プログラムによって、各グループの多数個取り基板１１の不良ブロックをスキップして各基板ブロック１２に電子部品を実装する。

例えば、グループ１が「Ｎ１」枚、グループ２が「Ｎ２」枚、グループ３が「Ｎ３」枚の場合、まずグループ１の多数個取り基板１１を電子部品実装ラインに搬入し、グループ１に最適化されたプログラムで「Ｎ１」枚の多数個取り基板１１に電子部品を実装し、次にグループ２の多数個取り基板１１を電子部品実装ラインに搬入し、グループ２に最適化されたプログラムで「Ｎ２」枚の多数個取り基板１１に電子部品を実装し、次にグループ３の多数個取り基板１１を電子部品実装ラインに搬入し、グループ３に最適化されたプログラムで「Ｎ３」枚の多数個取り基板１１に電子部品を実装する。

尚、不良ブロックが無い多数個取り基板１１で最適化された生産プログラムを用いて、不良ブロックが有る多数個取り基板１１の不良ブロックをスキップして電子部品を実装した場合と、当該不良ブロックを考慮して最適化されたレイヤー構造の生産プログラムを用いて不良ブロックをスキップして電子部品を実装した場合とを比較して、前者の方がサイクルタイムが短くなるグループについては、不良ブロックがあっても、不良ブロックが無い多数個取り基板１１で最適化された生産プログラムを用いて電子部品を実装するようにしても良い。

全てのグループの部品実装を行った後、ステップ２０６に進み、多数個取り基板１１の各基板ブロック１２を分割して、良品の基板ブロック１２と不良ブロックとを仕分ける。 尚、各グループの全ての多数個取り基板１１のグループマーク１４を画像認識してグループが切り替わったか否かを監視するようにしても良い。このようにすれば、各グループの多数個取り基板１１の枚数を電子部品実装ラインの制御装置に入力する作業（ステップ２０２）を省略できる。

以上説明した本実施例によれば、不良ブロックの数と位置に応じてグループ分けされた多数個取り基板１１を、グループ毎に電子部品実装ラインに搬入して、各グループ毎に部品装着順等が最適化されたレイヤー構造の生産プログラムで、電子部品実装ラインを稼働させて多数個取り基板１１の不良ブロックをスキップして各基板ブロック１２に電子部品を実装するようにしたので、各多数個取り基板１１毎に不良ブロックの数と位置を認識する処理を省略することができ、不良ブロックを含む多数個取り基板１１への部品実装の生産能率を向上させることができる。しかも、各グループ毎に多数個取り基板１１の不良ブロックの数と位置が同じであるため、各グループ毎に多数個取り基板１１の１枚当たりの部品実装時間を同一とすることができ、予定枚数の多数個取り基板１１への部品実装を終了するまでの時間を容易に予測できて、生産計画の立案が容易である。しかも、各グループ毎に多数個取り基板１１の不良ブロックの数と位置が同じであれば、部品実装後の良品の基板ブロック１２と不良ブロックとの仕分け作業も容易である。また、各グループ毎に部品装着順等が最適化されたレイヤー構造の生産プログラムを用いれば、グループ毎に生産プログラムを切り替える必要がなく、生産プログラム切り替え時間を短縮できる利点もある。

尚、本実施例では、不良ブロックの数と位置の組み合わせ毎に異なるグループに仕分けるようにしたが、グループの数を少なくするために、多数個取り基板１枚当たりの不良ブロック数のみでグループ分けするようにしても良い。各グループ毎に多数個取り基板１枚当たりの不良ブロック数が同じであれば、各グループ毎に多数個取り基板１枚当たりの部品実装時間をほぼ同一とすることができ、予定枚数の多数個取り基板への部品実装を終了するまでの時間を容易に予測できて、生産計画の立案が容易である。

また、本実施例では、多数個取り基板１１の各基板ブロック１２毎にブロックスキップマーク１３を設けるようにしたが、各基板ブロック１２毎のブロックスキップマーク１３を省略して、多数個取り基板１１のグループマーク１４に、不良ブロックの数と位置の情報を書き込み、グループマーク１４を認識することで、グループ情報と不良ブロックの数と位置の情報を読み取るようにしても良い。また、グループマーク１４をバーコードラベル、電子タグ等で構成しても良い。

１１…多数個取り基板、１２…基板ブロック、１３…ブロックスキップマーク、１４…グループマーク

Claims (3)

1. 最終的に複数の回路基板に分割される複数の基板ブロックが一体に形成された多数個取り基板の各基板ブロックに電子部品を電子部品実装ラインで実装する多数個取り基板の電子部品実装方法において、
   多数の多数個取り基板の中から不良の基板ブロック（以下「不良ブロック」という）が無い多数個取り基板を１つのグループに仕分けると共に不良ブロックを含む多数個取り基板を該基板１枚当たりの不良ブロック数毎に異なるグループに仕分ける工程と、
   グループ分けされた多数個取り基板を、グループ毎に電子部品実装ラインに搬入して、各グループ毎に適合された生産プログラムで前記電子部品実装ラインを稼働させて多数個取り基板の不良ブロックをスキップして各基板ブロックに電子部品を実装する工程と
   を含むことを特徴とする多数個取り基板の電子部品実装方法。
2. 最終的に複数の回路基板に分割される複数の基板ブロックが一体に形成された多数個取り基板の各基板ブロックに電子部品を電子部品実装ラインで実装する多数個取り基板の電子部品実装方法において、
   予め不良の基板ブロック（以下「不良ブロック」という）が無い多数個取り基板のグループと多数個取り基板１枚当たりの不良ブロック数毎に異なるグループに仕分けられた多数個取り基板を入手し、
   グループ分けされた多数個取り基板を、グループ毎に前記電子部品実装ラインに搬入して、各グループ毎に適合された生産プログラムで電子部品実装ラインを稼働させて多数個取り基板の不良ブロックをスキップして各基板ブロックに電子部品を実装することを特徴とする多数個取り基板の電子部品実装方法。
3. 多数個取り基板１枚当たりの不良ブロック数と不良ブロックの位置毎に異なるグループに仕分けることを特徴とする請求項１又は２に記載の多数個取り基板の電子部品実装方法。

Images