JP5450666B2 - ビデオディスプレイドライバ用のマルチピクセルアドレス指定方法 - Google Patents
ビデオディスプレイドライバ用のマルチピクセルアドレス指定方法 Download PDFInfo
- Publication number
- JP5450666B2 JP5450666B2 JP2011553131A JP2011553131A JP5450666B2 JP 5450666 B2 JP5450666 B2 JP 5450666B2 JP 2011553131 A JP2011553131 A JP 2011553131A JP 2011553131 A JP2011553131 A JP 2011553131A JP 5450666 B2 JP5450666 B2 JP 5450666B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- coefficients
- pattern
- switch
- macropixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
- G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
Description
本出願は、2009年3月5日出願の米国仮特許出願第61/157698号の利益を主張するものである。
上記のすべてのこれらのディスプレイタイプにおいて、スクリーン画素をドライブするのに必要なデータ量はかなり多い。このとき、1ビデオフレーム当たりのディスプレイ構成に搬送される総情報は、M×N×3×ビット幅として与えられ、ここで係数3は、画像を構成する3原色、すなわち赤、緑、及び青に基づき、ビット幅は、画素値の最大解像度から決定される。市販のディスプレイシステムに関して使用されるほとんどの一般的な画素値解像度は、1色につき8ビットである。例えば、VGA解像度ディスプレイでは、搬送に必要な総情報は、画像のフレーム当たり640×400×3×8=6Mビットであり、これは、特定のフレームリフレッシュレートでリフレッシュされる。フレームリフレッシュレートは、24、30、60フレーム毎秒(fps)などでよい。一般に、スクリーンのより速いレート能力が、LCDタイプディスプレイにおいて生じるモーションブラーをなくすために使用され、120又は240fps実装形態のスクリーンリフレッシュレートを市販のデバイスで見ることができる。グレースケール画像に関しては、情報コンテンツは輝度情報しか使用されないので、3分の1と小さくなる。
図示されるこれらの特定の基底関数はまた、ウォルシュ関数として知られている。また、特定の仮定の下で、離散コサイン変換基底関数など他の基底関数を基底関数パターンとして使用することもできる。4×1又は8×1グループに関して、基底関数は、各図の最初の行におけるものである。図4及び図5では、画像圧縮の目的で、基底関数は、−1及び+1の値をそれぞれ取り、黒及び白領域によって表される。画像復元、又は光源を使用する画像の構成に関して、負の光の値は物理的に可能でなく、暗い領域が光強度0%又は光透過のマスキングを示し、白色領域が理想的には100%の透過を示すような実装形態が開示される。基底関数値に関して(0,+1)セットを使用するときに、復元された(又は構成された)画像を考察及び修正する方法を本明細書で説明する。4×4画素の最初のグループに関しては、16個の基底関数パターンが存在し、8×8画素の後者のグループに関しては、64個の基底関数パターンが存在する。基底関数をwuv(x,y)と表し、ここでu及びvは基底関数指数であり、x、yは、画素グループ次元の領域にわたる長方形座標である。関数値が(0,1)セット内となるように基底関数wuv(x,y)から導出される空間関数をw* uv(x,y)と表す。そのような変換は、w*=(w+1)/2として単純な算術演算によって容易に行うことができる。カラー成分に関する2次元画像情報としてfc(x,y)を示す。ここで、上付き文字cは、赤色、緑色、又は青色を示す。この方法は、グレースケール画像に関しても同一であり、この場合、f(x,y)は画像の輝度に比例することになる。画像分解ベースの方式に関して、光放出又は透過は、画像Duvwuv(x,y)の非ゼロ空間成分に関して画素の半分でオフに切り替えられ、係数Duvは、一般に、式1で説明するD00よりも一般に小さい。
D00係数に適用される補正量はD00値によって制限する必要があるので、画像構成において成分をより少なくすることにより、この境界が、より大きなマクロピクセルの場合よりも高い空間周波数帯域幅で満足される。
1.M×N画素のビデオ画像及び表示を、次元nx×myの画素のサブアレイであるP×Qマクロピクセルに分割する。
2.各マクロピクセルごとに、及び無損失圧縮方法が追求される場合には各成分ごとに、又は、ビューワが満足すると思われる成分の部分集合に関して、及び各色ごとに、画像f(x,y)に関係付けられた画像成分強度Duvを計算する。
3.表示すべき画像成分のuv指数を設定する。各マクロピクセルごとに、この指数は、他のマクロピクセルと同じである必要はなく、異なるマクロピクセルが、任意の時間に、異なる基底関数を表示することができることに留意されたい。
4.ディスプレイにおいて、マクロピクセル行及びマクロピクセル列を走査することによってマクロピクセルを選択する。これらは、画素行及び列のnx及びnyサイズのグループである。
5.対象のマクロピクセルに関するw* uv(x,y)に対応する光強度プロファイルを生成する空間信号マスクを適用する。能動マトリックスタイプの実施形態では、このマスクは、サブフレームで更新される画素のみを選択する。
6.マクロピクセルでオン状態となるように選択された各画素に関して、Duvに比例する光放出に対応する電圧又は電流信号を印加する。カラーディスプレイの場合、3色光学要素が、画素グループごとに使用される。赤色、緑色、及び青色の光源の光強度が、各色ごとに、計算されたDuvに従って調節される。Duv係数は、実際には、正又は負の値を取ることができる。負の係数の場合には、光強度は係数の絶対値であるが、画像の再構成においては、マスキングパターンの逆数を使用する(上のステップ2で適用されるのと同様)。
7.すべてのマクロピクセルに関して繰り返す。
8.処理すべき次のuv成分指数を選択し、ライン3から繰り返す。
図4の基底関数は、デジタル関数発生器の使用によって生成することができ、この発生器は、マクロピクセルの各画素に関する選択ラインをオン又はオフする。図7は、そのようなシステムに関する真理値表を示す。いくつかの係数を、4×4画素アレイに関しては2ステップで実装することができ、8×8画素アレイに関しては3又は4ステップで実装することができることに留意されたい。図8は、シリアルデータを使用するマスキングパターン生成関数のレジスタベースの実装を示す。
1.各色成分ごとに160×100マクロピクセルアレイとしてグループ化された640×400画素アレイ。
2.16個の直交基本パターンと、逆転されたパターンとを生成する行及び列選択信号マスキングパターン発生器。
3.各フレームでVGA解像度画像から、各色ごとに、対応するDuv成分を計算する計算デバイス。
4.主要な係数Duvを、前のフレームの記憶値と比較することによって、所望の実効フレームレートを求めること。
5.表示すべきDuv係数に対応する行及び列選択パターンを設定すること。
6.選択された画素すべてに、Duvに比例する光信号を印加すること。
1.640×400の赤色、緑色、及び青色の光を発生するLED100のLEDアレイ。総計768000個の能動要素。
2.アナログ信号をマクロピクセルに出力する複数のビデオデジタルアナログ変換器データドライバ110。
3.マスクパターン及びビデオデータをロードすべきマクロピクセルを選択する、マクロピクセルアレイを走査する行及び列のスイッチマトリックス120。
4.式1を使用してマクロピクセル画像係数を決定する画像処理計算デバイス130、及び係数のタイミング制御。
5.マスクパターン発生スイッチネットワーク140。これは、表示すべき直交基底関数に対応するようにマクロピクセル内部で画素をオン/オフする。
なぜなら、1つのマクロピクセルに関して、特定のDuv項は、無視することができることがあり、表示からなくすことができ、一方、別のマクロピクセルに関しては無視できないものであることがある。各マクロピクセルは、異なる実効フレームレートを有することができる。サブフレーム更新レートは共通であるが、各フレームが、異なる数のサブフレームから構成されていてもよい。また、マクロピクセルは、ビデオコンテンツの性質が変化するときに、画像処理装置によって変化されるそのフレームレートを有することもできる。これは、図9に示されるように生じることがあり、その場合、背景画像は、高い実効フレームレートを有する必要はなく、画像構成内により多くのDuv係数を組み込むことによって、より高い精度で表現することができ、一方、移動物体は、より小さな数のDuv係数によって表現することができるが、より高いフレームレートで更新することができる。
Claims (12)
- M×N画素を有するビデオディスプレイであって、各画素が、カラー操作に関しては赤色、青色、および緑色の光学要素を有し、またはグレースケール操作に関しては白色の光学要素を有し、各光学要素の強度が、電圧または電流によって制御可能であるビデオディスプレイと;
行および列選択スイッチによって前記ビデオディスプレイの任意の画素をアドレス指定するために結合されたスイッチネットワークと;
複数のマクロピクセルグループのそれぞれを選択するために結合されたスイッチドライバ回路であって、前記マクロピクセルグループが、前記M×N画素ビデオディスプレイをまとまって形成し、かつ直交基底関数に対応するスイッチパターンを生成するために各マクロピクセル内部の画素を選択するために結合されたスイッチドライバ回路と;
前記スイッチドライバ回路に画像情報を供給するために結合された少なくとも1つのデジタルアナログ変換器またはパルス幅変調器回路と;
表示すべきビデオ情報を受信するために、かつ直交基底関数に対応して前記スイッチパターンに対応する前記スイッチドライバ回路および前記光学要素を制御するために結合されたデジタル計算デバイスと;
を備え、ビデオコンテンツに応じて、プログラム可能な圧縮率でビデオおよび静止画像を表示することができるビデオシステムであって、
前記デジタル計算デバイスは、
(0,0)画像成分以外のすべての負である画像成分について画像成分の絶対値を使用するとともに対応するマスキングパターンの逆数を使用し、
マクロピクセル全体に適用可能な平均画像係数(ゼロ係数)を決定することによって、0または1(−1及び+1でなく0及び1の値を取ることができる離散ウォルシュ変換タイプの基底関数の実施)を光に乗算する基底関数に対応するブロックパターンを使用することにより生じる平均アーチファクトを補正し、
すべての他のマスキングパターンに適用可能なすべての画像係数の和の2分の1(非ゼロ係数)を差し引き、さらに、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、空間周波数フィルタリングを行って、採用されるいくつかの非ゼロ係数およびそれぞれのマスキングパターンをなくして、非ゼロ平均の総和をゼロ係数以下に保つよう構成されたビデオシステム。 - M×N画素を有するビデオディスプレイであって、各画素が、カラー操作に関しては赤色、青色、および緑色の光学要素を有し、またはグレースケール操作に関しては白色の光学要素を有し、各光学要素の強度が、電圧または電流によって制御可能であるビデオディスプレイと;
行および列選択スイッチによって前記ビデオディスプレイの任意の画素をアドレス指定するために結合されたスイッチネットワークと;
複数のマクロピクセルグループのそれぞれを選択するために結合されたスイッチドライバ回路であって、前記マクロピクセルグループが、前記M×N画素ビデオディスプレイをまとまって形成し、かつ直交基底関数に対応するスイッチパターンを生成するために各マクロピクセル内部の画素を選択するために結合されたスイッチドライバ回路と;
前記スイッチドライバ回路に画像情報を供給するために結合された少なくとも1つのデジタルアナログ変換器またはパルス幅変調器回路と;
表示すべきビデオ情報を受信するために、かつ直交基底関数に対応して前記スイッチパターンに対応する前記スイッチドライバ回路および前記光学要素を制御するために結合されたデジタル計算デバイスと;
を備え、ビデオコンテンツに応じて、プログラム可能な圧縮率でビデオおよび静止画像を表示することができるビデオシステムであって、
前記デジタル計算デバイスは、
各マクロピクセルについて直交基底関数を用いて画像成分(D uv )のシーケンスであって、各画像成分がビデオ画像情報(f c (x,y)、f(x,y))とスイッチパターン・シーケンスの対応するスイッチパターンとから決定される画像成分のシーケンスを生成し、
(0,0)画像成分以外のすべての負である画像成分について画像成分の絶対値を使用するとともに対応するマスキングパターンの逆数を使用し、
(0,0)画像成分以外のすべてのD c uv の和の2分の1を差し引くことによってD 00 画像成分を修正し、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、マクロピクセルグループ内の画素の数を減少させて、非ゼロ画像成分の和の2分の1をD 00 画像成分以下に保つよう構成されたビデオシステム。 - M×N画素を有する画像を表示する方法において、
M×N画素ディスプレイをまとまって形成する複数のマクロピクセルグループそれぞれを選択し、
各マクロピクセルごとに、直交基底関数のオンオフスイッチ状態に対応するスイッチパターンを生成し、
それぞれのスイッチパターンに関する画像係数を決定し、
画像分解のための直交基底関数に対応する各マクロピクセルごとのマスキングパターンを生成するために、前記スイッチパターンによってスイッチドライブネットワークを制御し、
それぞれのマスキングパターンに関して、画像係数に応答してパターンをマスキングするためにマクロピクセル内部で画素照明を制御する方法であって、
(0,0)画像成分以外のすべての負である画像成分について画像成分の絶対値を使用するとともに対応するマスキングパターンの逆数を使用し、
マクロピクセル全体に適用可能な平均画像係数(ゼロ係数)を決定することによって、0または1(−1及び+1でなくオンオフスイッチ状態を取ることができる離散ウォルシュ変換タイプの基底関数の実施)を光に乗算する直交基底関数に対応するブロックパターンを使用することにより生じる平均アーチファクトを補正し、
すべての他のマスキングパターンに適用可能な画像係数の和の2分の1(非ゼロ係数の平均)を差し引き、さらに、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、空間周波数フィルタリングを行って、採用されるいくつかの非ゼロ係数およびそれぞれのマスキングパターンをなくして、非ゼロ平均の総和をゼロ係数以下に保つ、M×N画素を有する画像を表示する方法。 - M×N画素を有する画像を表示する方法において、
M×N画素ディスプレイをまとまって形成する複数のマクロピクセルグループそれぞれを選択し、
各マクロピクセルごとに、直交基底関数のオンオフスイッチ状態に対応するスイッチパターンを生成し、
それぞれのスイッチパターンに関する画像係数を決定し、
画像分解のための直交基底関数に対応する各マクロピクセルごとのマスキングパターンを生成するために、前記スイッチパターンによってスイッチドライブネットワークを制御し、
それぞれのマスキングパターンに関して、画像係数に応答してパターンをマスキングするためにマクロピクセル内部で画素照明を制御する方法であって、
マクロピクセル全体に適用可能な平均画像係数(ゼロ係数)を決定することによって、0または1(−1及び+1でなくオンオフスイッチ状態を取ることができる離散ウォルシュ変換タイプの基底関数の実施)を光に乗算する直交基底関数に対応するブロックパターンを使用することにより生じる平均アーチファクトを補正し、
すべての他のマスキングパターンに適用可能な画像係数の和の2分の1(非ゼロ係数の平均)を差し引き、さらに、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、マクロピクセルグループ内の画素の数を減少させて、非ゼロ平均の和を平均成分項以下に保つ、M×N画素を有する画像を表示する方法。 - ヒトの眼が敏感である画像係数の部分集合のみが使用され、ヒトの眼が敏感でない画像係数は排除される請求項3または4に記載の方法。
- 画像を再構成するために使用すべき画像係数が、画像内部の異なるマクロピクセルごとに異なり、かつ画像ごとに異なる請求項3または4に記載の方法。
- より低次の画像係数が、より高次の画像係数よりも大きなビット精度を有する請求項3または4に記載の方法。
- M×N画素を有する画像を表示する方法において、
M×N画素ディスプレイをまとまって形成する複数のマクロピクセルグループそれぞれを選択し、
各マクロピクセルごとに、直交基底関数のオンオフスイッチ状態に対応するスイッチパターンを生成し、
それぞれのスイッチパターンに関する画像係数を決定するステップと、
負の画像係数に関して、それぞれの直交基底関数に関するスイッチパターンを反転することによって、空間マスキングパターンを遮断状態から通過状態に(「0」から「1」に)逆転する、または通過状態から遮断状態に逆転し、
マクロピクセル全体に適用可能な平均画像係数(ゼロ係数)を決定することによって、0または1(−1及び+1でなくオンオフスイッチ状態を取ることができる離散ウォルシュ変換タイプの基底関数の実施)を光に乗算する基底関数に対応するブロックパターンを使用することにより生じる平均アーチファクトを補正し、
すべての他のマスキングパターンに適用可能な画像係数の和の2分の1(非ゼロ係数)を差し引き、
画像分解のための直交基底関数に対応する各マクロピクセルごとのマスキングパターンを生成するために、前記スイッチパターンによってスイッチドライブネットワークを制御し、
それぞれのマスキングパターンに関して、画像係数に応答してパターンをマスキングするためにマクロピクセル内部で画素照明を制御し、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、空間周波数フィルタリングを行って、採用されるいくつかの非ゼロ係数およびそれぞれのマスキングパターンをなくして、非ゼロ平均の和をゼロ係数以下に保つことを特徴とするM×N画像を有する画像を表示する方法。 - M×N画素を有する画像を表示する方法において、
M×N画素ディスプレイをまとまって形成する複数のマクロピクセルグループそれぞれを選択し、
各マクロピクセルごとに、直交基底関数のオンオフスイッチ状態に対応するスイッチパターンを生成し、
それぞれのスイッチパターンに関する画像係数を決定するステップと、
(0,0)画像成分以外のすべての負である画像成分について画像成分の絶対値を使用するとともに対応するスイッチパターンの逆数を使用し、
マクロピクセル全体に適用可能な平均画像係数(ゼロ係数)を決定することによって、0または1(−1及び+1でなくオンオフスイッチ状態を取ることができる離散ウォルシュ変換タイプの基底関数の実施)を光に乗算する直交基底関数に対応するブロックパターンを使用することにより生じる平均アーチファクトを補正し、
すべての他のマスキングパターンに適用可能な画像係数の和の2分の1(非ゼロ係数)を差し引き、
負の画像係数に関して、それぞれの直交基底関数に関するスイッチパターンを反転することによって、空間マスキングパターンを遮断状態から通過状態に(「0」から「1」に)逆転する、または通過状態から遮断状態に逆転し、
画像分解のための直交基底関数に対応する各マクロピクセルごとのマスキングパターンを生成するために、前記スイッチパターンによってスイッチドライブネットワークを制御し、
それぞれのマスキングパターンに関して、画像係数に応答してパターンをマスキングするためにマクロピクセル内部で画素照明を制御し、
非ゼロ係数の和の2分の1がゼロ係数よりも大きいときに、マクロピクセルグループ内の画素の数を減少させて、非ゼロ平均の総和を平均成分項以下に保つことを特徴とするM×N画像を有する画像を表示する方法。 - ヒトの眼が敏感である画像係数の部分集合のみが使用され、ヒトの眼が敏感でない画像係数は排除される請求項8または9に記載の方法。
- 画像を再構成するために使用すべき画像係数が、画像内部の異なるマクロピクセルごとに異なり、かつ画像ごとに異なる請求項8または9に記載の方法。
- より低次の画像係数が、より高次の画像係数よりも大きなビット精度を有する請求項8または9に記載の方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15769809P | 2009-03-05 | 2009-03-05 | |
US61/157,698 | 2009-03-05 | ||
US12/717,365 | 2010-03-04 | ||
US12/717,365 US8681185B2 (en) | 2009-03-05 | 2010-03-04 | Multi-pixel addressing method for video display drivers |
PCT/US2010/026325 WO2010102181A1 (en) | 2009-03-05 | 2010-03-05 | Multi-pixel addressing method for video display drivers |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012519884A JP2012519884A (ja) | 2012-08-30 |
JP5450666B2 true JP5450666B2 (ja) | 2014-03-26 |
Family
ID=42677862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011553131A Expired - Fee Related JP5450666B2 (ja) | 2009-03-05 | 2010-03-05 | ビデオディスプレイドライバ用のマルチピクセルアドレス指定方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8681185B2 (ja) |
EP (1) | EP2404291B1 (ja) |
JP (1) | JP5450666B2 (ja) |
KR (1) | KR101440967B1 (ja) |
CN (1) | CN102414734B (ja) |
HK (1) | HK1167512A1 (ja) |
WO (1) | WO2010102181A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130038231A (ko) * | 2010-03-12 | 2013-04-17 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 디스플레이의 리프레시 레이트의 증가를 가능하게 하기 위한 라인 승산 |
US9135864B2 (en) | 2010-05-14 | 2015-09-15 | Dolby Laboratories Licensing Corporation | Systems and methods for accurately representing high contrast imagery on high dynamic range display systems |
WO2012122104A2 (en) | 2011-03-09 | 2012-09-13 | Dolby Laboratories Licensing Corporation | High contrast grayscale and color displays |
US9635287B2 (en) * | 2011-10-11 | 2017-04-25 | Raytheon Company | Method and apparatus for integrated sensor to provide higher resolution, lower frame rate and lower resolution, higher frame rate imagery simultaneously |
US8854724B2 (en) | 2012-03-27 | 2014-10-07 | Ostendo Technologies, Inc. | Spatio-temporal directional light modulator |
JP5986442B2 (ja) * | 2012-07-06 | 2016-09-06 | シャープ株式会社 | 表示装置および表示方法 |
TWI625551B (zh) | 2013-03-15 | 2018-06-01 | 傲思丹度科技公司 | 具有改良之視角深度及解析度之三維光場顯示器及方法 |
WO2015001381A1 (en) * | 2013-07-01 | 2015-01-08 | Nokia Corporation | Directional optical communications |
US10244223B2 (en) | 2014-01-10 | 2019-03-26 | Ostendo Technologies, Inc. | Methods for full parallax compressed light field 3D imaging systems |
WO2016172385A1 (en) | 2015-04-23 | 2016-10-27 | Ostendo Technologies, Inc. | Methods for full parallax compressed light field synthesis utilizing depth information |
WO2016172384A1 (en) | 2015-04-23 | 2016-10-27 | Ostendo Technologies, Inc. | Methods and apparatus for full parallax light field display systems |
US9819913B2 (en) | 2015-08-26 | 2017-11-14 | Stmicroelectronics International N.V. | Image sensor device with macropixel processing and related devices and methods |
US10448030B2 (en) | 2015-11-16 | 2019-10-15 | Ostendo Technologies, Inc. | Content adaptive light field compression |
US9558554B1 (en) * | 2015-12-21 | 2017-01-31 | International Business Machines Corporation | Defining basis function requirements for image reconstruction |
US10453431B2 (en) | 2016-04-28 | 2019-10-22 | Ostendo Technologies, Inc. | Integrated near-far light field display systems |
US10366674B1 (en) | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
US20180262758A1 (en) * | 2017-03-08 | 2018-09-13 | Ostendo Technologies, Inc. | Compression Methods and Systems for Near-Eye Displays |
US20180350038A1 (en) | 2017-06-02 | 2018-12-06 | Ostendo Technologies, Inc. | Methods and Systems for Light Field Compression With Residuals |
US11051039B2 (en) | 2017-06-02 | 2021-06-29 | Ostendo Technologies, Inc. | Methods for full parallax light field compression |
US10931956B2 (en) | 2018-04-12 | 2021-02-23 | Ostendo Technologies, Inc. | Methods for MR-DIBR disparity map merging and disparity threshold determination |
WO2019226788A1 (en) | 2018-05-24 | 2019-11-28 | Lumiode, Inc. | Led display structures and fabrication of same |
US11172222B2 (en) | 2018-06-26 | 2021-11-09 | Ostendo Technologies, Inc. | Random access in encoded full parallax light field images |
CN110858895B (zh) * | 2018-08-22 | 2023-01-24 | 虹软科技股份有限公司 | 一种图像处理方法和装置 |
US11011100B2 (en) * | 2018-09-10 | 2021-05-18 | Lumileds Llc | Dynamic pixel diagnostics for a high refresh rate LED array |
US11380252B2 (en) | 2018-12-21 | 2022-07-05 | Lumiode, Inc. | Addressing for emissive displays |
TWI723780B (zh) * | 2020-02-19 | 2021-04-01 | 友達光電股份有限公司 | 部分顯示驅動方法 |
US20230306914A1 (en) * | 2022-03-25 | 2023-09-28 | Meta Platforms Technologies, Llc | Grouped demultiplexing for foveated-resolution display |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5156118A (ja) | 1974-11-13 | 1976-05-17 | Japan Broadcasting Corp | Panerudeisupureisochi |
JP2774738B2 (ja) | 1992-05-27 | 1998-07-09 | シャープ株式会社 | 画像符号化復元システム |
US5452024A (en) | 1993-11-01 | 1995-09-19 | Texas Instruments Incorporated | DMD display system |
DE69536083D1 (de) | 1994-04-20 | 2010-08-05 | Oki Electric Ind Co Ltd | Gerät und Verfahren zur Kodierung und Dekodierung von Bildern unter Verwendung einer Kantensynthese und einer Wavelet-Rücktransformation |
JP3169763B2 (ja) * | 1994-05-18 | 2001-05-28 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
JP3112800B2 (ja) * | 1994-05-30 | 2000-11-27 | シャープ株式会社 | 光演算装置 |
US5508716A (en) | 1994-06-10 | 1996-04-16 | In Focus Systems, Inc. | Plural line liquid crystal addressing method and apparatus |
JP2796619B2 (ja) | 1994-12-27 | 1998-09-10 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
WO1996033483A1 (en) | 1995-04-18 | 1996-10-24 | Cambridge Display Technology Limited | A display |
JPH09319342A (ja) | 1996-03-26 | 1997-12-12 | Sharp Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JP2003504987A (ja) | 1999-07-20 | 2003-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ビデオシーケンスを圧縮する符号化方法 |
JP3809573B2 (ja) | 2000-06-09 | 2006-08-16 | 株式会社日立製作所 | 表示装置 |
JP4978760B2 (ja) | 2000-08-23 | 2012-07-18 | ソニー株式会社 | 画像処理方法および画像処理装置 |
US6535195B1 (en) | 2000-09-05 | 2003-03-18 | Terence John Nelson | Large-area, active-backlight display |
JP4166936B2 (ja) * | 2000-11-02 | 2008-10-15 | セイコーインスツル株式会社 | 液晶表示パネルの駆動方法 |
GB0215721D0 (en) | 2002-07-06 | 2002-08-14 | Koninkl Philips Electronics Nv | Matrix display and method of driving a matrix display |
WO2004100122A1 (en) * | 2003-05-12 | 2004-11-18 | Koninklijke Philips Electronics N.V. | Display device with multiple row addressing |
JP2005148603A (ja) * | 2003-11-19 | 2005-06-09 | Seiko Instruments Inc | 液晶表示パネルの駆動方法 |
KR100612871B1 (ko) | 2004-11-11 | 2006-08-14 | 삼성전자주식회사 | 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 |
US7404645B2 (en) | 2005-06-20 | 2008-07-29 | Digital Display Innovations, Llc | Image and light source modulation for a digital display system |
US20080018624A1 (en) * | 2006-07-07 | 2008-01-24 | Honeywell International, Inc. | Display for displaying compressed video based on sub-division area |
CA2570090C (en) | 2006-12-06 | 2014-08-19 | Brightside Technologies Inc. | Representing and reconstructing high dynamic range images |
US7623560B2 (en) | 2007-09-27 | 2009-11-24 | Ostendo Technologies, Inc. | Quantum photonic imagers and methods of fabrication thereof |
US8970646B2 (en) * | 2008-07-09 | 2015-03-03 | Ostendo Technologies, Inc. | Image construction based video display system |
-
2010
- 2010-03-04 US US12/717,365 patent/US8681185B2/en active Active
- 2010-03-05 EP EP10710122.2A patent/EP2404291B1/en not_active Not-in-force
- 2010-03-05 JP JP2011553131A patent/JP5450666B2/ja not_active Expired - Fee Related
- 2010-03-05 WO PCT/US2010/026325 patent/WO2010102181A1/en active Application Filing
- 2010-03-05 KR KR1020117023107A patent/KR101440967B1/ko not_active IP Right Cessation
- 2010-03-05 CN CN201080019853.XA patent/CN102414734B/zh not_active Expired - Fee Related
-
2012
- 2012-08-03 HK HK12107634.3A patent/HK1167512A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2012519884A (ja) | 2012-08-30 |
EP2404291A1 (en) | 2012-01-11 |
US8681185B2 (en) | 2014-03-25 |
EP2404291B1 (en) | 2015-10-14 |
CN102414734B (zh) | 2015-01-28 |
HK1167512A1 (en) | 2012-11-30 |
US20100225679A1 (en) | 2010-09-09 |
WO2010102181A1 (en) | 2010-09-10 |
KR20110122223A (ko) | 2011-11-09 |
KR101440967B1 (ko) | 2014-09-17 |
CN102414734A (zh) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5450666B2 (ja) | ビデオディスプレイドライバ用のマルチピクセルアドレス指定方法 | |
JP4869422B2 (ja) | フレームレート制御方法 | |
JP5153336B2 (ja) | 液晶セル中のモーションブラーを低減する方法 | |
US9024964B2 (en) | System and method for dithering video data | |
US8970646B2 (en) | Image construction based video display system | |
US7391398B2 (en) | Method and apparatus for displaying halftone in a liquid crystal display | |
US20080272998A1 (en) | Image Display Device and Image Display Method | |
US9390660B2 (en) | Image control for displays | |
KR20100073357A (ko) | 액정 표시 장치의 영상 처리 방법 및 장치 | |
KR20160124360A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
JP2002297085A (ja) | 階調表示方法及び階調表示装置 | |
US11070776B2 (en) | Light source drive device, light source drive method, and display apparatus | |
JP4262980B2 (ja) | ディザリングによるlcos表示装置の輪郭低減方法及びシステム | |
US10803837B2 (en) | Image processing apparatus, display panel and display apparatus | |
CN109979386B (zh) | 显示面板的驱动方法及装置 | |
EP1908052A1 (en) | Displaying non-linear images on linear displays | |
CN104347040A (zh) | 多相帧调制系统 | |
WO2007043214A1 (ja) | 表示装置 | |
KR101106439B1 (ko) | 영상 변조 장치, 그 변조 방법, 이를 구비한 액정표시장치및 그 구동방법 | |
JP2007171413A (ja) | 画像表示装置、多階調表示方法及びコンピュータプログラム | |
US20090278870A1 (en) | Method of Displaying Pixels Using Fractional Pulse Width Modulation | |
WO2022030133A1 (ja) | 駆動回路 | |
JP2013088745A (ja) | 液晶表示装置 | |
JP2011164190A (ja) | 画像処理装置および画像表示装置 | |
KR20060077471A (ko) | 영상 변조 장치, 그 처리 방법, 이를 구비한 액정표시장치및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130605 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130612 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130705 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130712 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130805 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5450666 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |