KR100612871B1 - 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 - Google Patents

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 Download PDF

Info

Publication number
KR100612871B1
KR100612871B1 KR1020040091850A KR20040091850A KR100612871B1 KR 100612871 B1 KR100612871 B1 KR 100612871B1 KR 1020040091850 A KR1020040091850 A KR 1020040091850A KR 20040091850 A KR20040091850 A KR 20040091850A KR 100612871 B1 KR100612871 B1 KR 100612871B1
Authority
KR
South Korea
Prior art keywords
coefficients
pixel values
transform block
unit
bit
Prior art date
Application number
KR1020040091850A
Other languages
English (en)
Other versions
KR20060044059A (ko
Inventor
김우식
이승우
김우철
비리노브드미트리
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040091850A priority Critical patent/KR100612871B1/ko
Priority to US11/271,708 priority patent/US7929602B2/en
Publication of KR20060044059A publication Critical patent/KR20060044059A/ko
Application granted granted Critical
Publication of KR100612871B1 publication Critical patent/KR100612871B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory

Abstract

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법이 개시된다. 이 장치는 화상의 화소값들을 라인 단위로 읽어들여 임시 저장하는 제1 라인 버퍼, 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하는 부호화부, 생성된 비트열을 저장하는 메모리, 메모리에 저장된 비트열을 블록 단위로 복호화하는 복호화부, 복호화된 화소값들을 블록 단위로 읽어들여 임시 저장하는 제2 라인 버퍼 및 제1 라인 버퍼에 저장되는 현재 프레임의 화소값들과 제2 라인 버퍼에 저장되는 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 액정 표시장치의 동적 캐패시턴스 보상에 있어서 사용되는 화상 데이터의 화소값들을 저장하는 메모리의 수를 줄임으로써, 메모리의 절감 효과를 가져오며, 메모리의 수를 줄임으로 인해 메모리 인터페이스의 핀 수를 감소시켜 칩 사이즈를 줄이고, 시각적으로 화상의 열화가 거의 발생하지 않으면서도 보호화시에 압축 효율을 높인다.

Description

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법{Apparatus and method for dynamic capacitance compensation of a liquid crystal display}
도 1은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 설명하기 위한 일 실시예의 블록도이다.
도 2는 도 1에 도시된 부호화부를 설명하기 위한 일 실시예의 블록도이다.
도 3a는 4*4 변환 블록에 대해 4개로 분류된 구분 모드의 종류를 나타내는 도면이다.
도 3b는 4*4 변환 블록에 대해 8개로 분류된 구분 모드의 종류를 나타내는 도면이다.
도 4a 내지 도 4d는 도 3a의 4개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다.
도 5는 도 2에 도시된 비트 깊이 결정 제어부를 설명하기 위한 일 실시예의 블록도이다.
도 6은 도 1에 도시된 복호화부를 설명하기 위한 일 실시예의 블록도이다.
도 7은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 설명하기 위한 일 실시예의 플로차트이다.
도 8은 도 7에 도시된 제502 단계를 설명하기 위한 일 실시예의 플로차트이 다.
도 9는 도 8에 도시된 제608단계를 설명하기 위한 일 실시예의 플로차트이다.
도 10은 도 7에 도시된 제506 단계를 설명하기 위한 일 실시예의 플로차트이다.
〈도면의 주요 부호에 대한 간단한 설명〉
100: 제1 라인 버퍼 102: 부호화부
104: 메모리 106: 복호화부
108: 제2 라인 버퍼 110: 보상 화소값 검출부
200: 공간상 예측부 202: RGB 신호 부호화부
204: 변환 및 양자화부 206: 제1 역양자화 및 역변환부
208: 제1 RGB 신호 복호화부 210: 제1 공간상 예측 보상부
212: 모드 결정부 214: 비트 깊이 결정 제어부
216: 압축비율 조정요구 감지부 218: 비트 깊이 재설정부
220: 비트열 생성부 300: 계수 범위 검사부
302: 플래그 정보 설정부 304: 비트 깊이 결정부
400: 비트 깊이 복호화부 402: 모드 복호화부
404: 플래그 정보 복호화부 406: 계수 복호화부
408: 제2 역양자화 및 역변환부 410: 제2 RGB 신호 복호화부
412: 제2 공간상 예측 보상부
본 발명은 액정 표시장치(LCD: liquid crystal display)에 적용되는 동적 캐패시턴스 보상(DCC: Dynamic Capacitance Compensation)에 관한 것으로, 보다 상세하게는 칩 사이즈의 크기를 줄이면서도 화질 열화가 적은 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법에 관한 것이다.
액정 표시장치(LCD)는 2개의 유리판사이에 액정을 주입해 배열한 후 전기적인 압력을 가해 각 액정분자의 배열을 변화시켜, 이때 일어나는 광학적 변화를 이용해 문자·영상을 나타내는 장치이다. 액정 표시장치는 1.5[V] 내지 2[V]의 전원에서 작동하고 소비전력이 적어서 시계, 계산기, 노트북컴퓨터 등에 많이 사용되는 디스플레이 기기이다.
액정 표시장치의 문제점 중의 하나는 응답 속도가 느리기 때문에 이전의 화상이 현재의 화상의 값과 합쳐져서 블러링(blurring)이 발생하게 된다. 일반적으로 한 프레임(frame)의 지속 시간은 16.7[㎳] 정도이다. 액정 물질 양단에 전압이 가해질 때, 액정 물질이 응답하는데 시간이 걸린다. 따라서, 의도하는 화소값이 표현되기 위해서는 시간 지연이 필요하게 되며, 이러한 시간 지연으로 인해 블러링이 발생하게 되는 것이다.
이러한, 이러한 액정 표시장치에 대한 응답 속도의 개선을 위해 동적 캐패시턴스 보상(DCCC: Dynamic Capacitance Compensation) 방식이 적용된다. 동적 캐패 시턴스 보상은 임의의 화소에 대한 이전 프레임의 화소값과 현재 프레임의 화소값의 차이를 구하여, 이러한 화소값의 차이에 비례하는 값을 현재 화소값에 더해서 출력되도록 하는 방식을 말한다. 동적 캐패시턴스 보상을 수행하기 위해서는 이전 프레임에 대한 화소값들을 메모리에 저장하고 있어야 한다.
그러나, 이전 프레임에 대한 화소값들을 압축 없이 저장하는 경우에는 이전 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 저장된 화소값들을 읽어들이는데 사용되는 리딩 메모리를 구비해야한다. 이전 프레임에 대한 화소값들을 압축 없이 저장하여 동적 캐패시턴스 보상을 원활히 수행하기 위해서는 독립적인 라이팅 메모리 및 리딩 메모리를 구비하고 있어야 한다.
따라서, 2개 이상 요구되는 메모리의 부담을 해소하기 위해 화상 데이터를 압축하는 방법을 고려할 수 있다. 즉, 부호화기를 이용해 이전 프레임의 화소값들에 대한 압축된 비트열을 메모리에 저장하고, 압축된 비트열을 복호화기를 이용해 복호화하여 현재 프레임의 화소값들과 비교하여 동적 캐패시턴스 보상을 수행한다. 종래에는 이전 프레임의 화소값들을 압축하기 위해 색상 샘플링 압축방식을 이용했다. 색상 샘플링 압축방식은 이전 프레임 화소값들을 YCbCr 변환 및 다운 샘플링 과정을 통해 화소값들을 압축하게 된다. 여기서, Y는 밝기(Luminance)를 나타내고, Cb 및 Cr는 색상(Chrominance)을 나타낸다.
그런데, 이런 색상 샘플링 압축방식은 압축에 의해 색상의 변화를 유발시킨다는 문제점이 있고, 또한, 압축효율에 있어서도 효율적이지 못하다는 문제점이 있 다.
결국, 종래에는 액정 표시장치에서 동적 캐패시턴스 보상을 수행하기 위해서는 압축 없이 이전 프레임에 대한 화상 데이터의 화소값들을 저장하거나, 화질 열화를 감수하면서 색상 샘플링 방식에 의해 화상 데이터의 화소값들을 압축하는 방식을 사용하였다.
본 발명이 이루고자 하는 기술적 과제는, 칩 사이즈의 크기를 줄이면서도 화질 열화가 적은 액정 표시장치의 동적 캐패시턴스 보상장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 칩 사이즈의 크기를 줄이면서도 화질 열화가 적은 액정 표시장치의 동적 캐패시턴스 보상방법을 제공하는데 있다.
상기의 과제를 이루기 위해, 본 발명에 따른 액정 표시장치의 동적 캐패시턴스 보상장치는 화상의 화소값들을 라인 단위로 읽어들여 임시 저장하는 제1 라인 버퍼, 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하는 부호화부, 생성된 비트열을 저장하는 메모리, 메모리에 저장된 비트열을 블록 단위로 복호화하는 복호화부, 복호화된 화소값들을 블록 단위로 읽어들여 임시 저장하는 제2 라인 버퍼 및 제1 라인 버퍼에 저장되는 현재 프레임의 화소값들과 제2 라인 버퍼에 저장되는 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 한다.
상기의 다른 과제를 이루기 위해, 본 발명에 따른 액정 표시장치의 동적 캐패시턴스 보상방법은 화상의 화소값들을 라인 단위로 읽어들여 임시 저장하는 단계, 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하는 단계, 생성된 비트열을 저장하는 단계, 저장된 비트열을 블록 단위로 복호화하는 단계, 복호화된 화소값들을 블록 단위로 읽어들여 임시 저장하는 단계 및 현재 프레임의 화소값들과 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 단계를 구비하는 것을 특징으로 한다.
이하, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 설명하기 위한 일 실시예의 블록도로서, 제1 라인 버퍼(100), 부호화부(102), 메모리(104), 복호화부(106), 제2 라인 버퍼(108) 및 보상 화소값 검출부(110)로 구성된다.
제1 라인 버퍼(100)는 화상의 화소값들을 라인 단위로 읽어들여 임시 저장한다. 제1 라인 버퍼(100)는 현재 프레임(Fn)에 대한 화상의 화소값들을 라인 단위로 읽어들인다. 제1 라인 버퍼(100)는 읽어들인 화소값들을 소정 라인수 만큼 임시로 저장하였다가 부호화부(102)로 출력한다. 제1 라인 버퍼(100)가 저장하는 화소값들의 소정 라인수는 부호화부(102)에서 화소값들이 부호화되는 블록 단위가 M*M 블록 이라 할 때, M-1의 라인수를 의미한다. 예를 들어, 블록단위가 4*4 블록이라고 한다면, 제1 라인 버퍼(100)는 3개 라인수에 해당하는 화소값들을 읽어들여 임시 저장하고 있다가 4개째 라인수에 해당하는 화소값들을 읽어들이면, 이 4개의 라인수에 해당하는 화소값들을 부호화부(102)로 출력한다.
부호화부(102)는 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성한다. 제1 라인 버퍼(100)로부터 블록 단위만큼씩 화상의 화소값들을 입력받으면, 부호화부(102)는 입력된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하고, 생성된 비트열을 메모리(104)로 출력한다.
도 2는 도 1에 도시된 부호화부(102)를 설명하기 위한 일 실시예의 블록도로서, 공간상 예측부(200), RGB 신호 부호화부(202), 변환 및 양자화부(204), 제1 역양자화 및 역변환부(206), 제1 RGB 신호 복호화부(208), 제1 공간상 예측 보상부(210), 모드 결정부(212), 비트 깊이 결정 제어부(214), 압축비율 조정요구 감지부(216), 및 비트 깊이 재설정부(218) 및 비트열 생성부(220)로 구성된다.
공간상 예측부(200)는 공간상 인접 블록을 이용하여 현재의 블록의 화소값들을 공간상 예측하고, 예측한 결과를 RGB 신호 부호화부(202)로 출력한다. 현재 블록과 공간적으로 인접한 공간상 인접 블록을 이용하여 현재 블록의 공간상 중복성을 제거하는 과정을 공간상 예측(Intra prediction)이라 한다. 즉, 공간상 예측된 화소값들은 각 컬러 성분의 현재 블록과 공간적으로 근접한 블록으로부터 예측 방향을 추정하여 구해진 예측 화소값들을 의미한다. 공간상 예측부(200)는 제1 공간상 예측 보상부(210)의 공간 예측 보상의 결과를 이용하여, 즉, 현재 영상 내의 복 원된 블록들을 이용하여, 현재 블록과 주변 블록간의 공간상 중복성을 제거하는 공간상 예측을 한다.
RGB 신호 부호화부(202)는 블록의 공간상 예측의 결과에 응답하여, 블록의 R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 제거된 RGB 신호를 부호화하여 변환 및 양자화부(204)로 출력한다. RGB 신호 부호화부(202)는 R, G 및 B 각각의 색상에 대한 공간상 예측된 화소값들의 상관관계(correlation)를 이용하여 중복되는 R, G 및 B 각각의 화소값들을 제거하고, 중복된 부분이 제거된 RGB 신호를 부호화한다. 이러한 R, G 및 B 각각의 화소값들에 대한 상관관계를 이용하여 중복되는 정보를 제거하고, 중복된 부분이 제거된 RGB 신호를 부호화하는 과정에 대한 상세한 설명은 대한민국 출원발명(출원번호 03-84714)인 "레지듀 변환을 이용한 컬러영상 부호화 및 복호화방법 및 장치"에 기술되어 있다.
변환 및 양자화부(204)는 블록 내 화소들의 화소값들을 변환 및 양자화하고, 변환 및 양자화한 결과를 제1 역양자화 및 역변환부(106) 및 모드 결정부(112)로 출력한다. 예로서, 변환 및 양자화부(204)는 직교 변환 부호화 방식 중 이산 코사인 변환(DCT: Discrete Cosine Transform)을 이용하여 시간축의 화상 신호를 주파수축으로 변환하는데, 변환을 위한 계수로서 이산적 코사인 함수를 사용한다. 변환 및 양자화부(104)는 시간축의 화상 신호를 몇 개의 신호 전력이 큰 주파수 영역과 작은 주파수 영역으로 분해하여 변환한다. 이산 코사인 변환이 이루어지면, 블록의 좌측 상단 쪽으로 갈수록 저주파수의 화상 신호 전력이 분포하게 되고, 우측 하단 쪽으로 갈수록 고주파수의 화상 신호 전력이 분포하게 된다. 변환 및 양자화부 (204)에 의해 변환 및 양자화된 블록을 변환 블록이라 한다.
제1 역양자화 및 역변환부(206)는 변환 및 양자화부(204)로부터 변환 및 양자화된 결과를 입력받아서, 변환 블록의 변환 및 양자화된 계수들을 역양자화 및 역변환하고, 역양자화 및 역변환된 결과를 제1 RGB 신호 복호화부(208)로 출력한다.
제1 RGB 신호 복호화부(208)는 제1 역양자화 및 역변환부(106)로부터 역양자화 및 역변환된 결과를 입력받아서, 변환 블록의 RGB 신호를 복호화하고, 복화화한 결과를 제1 공간상 예측 보상부(210)로 출력한다.
제1 공간상 예측 보상부(210)는 제1 RGB 신호 복호화부(208)로부터 복화화한 결과를 입력받으면, 변환 블록의 공간상 예측된 화소값들을 보상하고, 보상한 결과를 공간상 예측부(200)로 출력한다.
모드 결정부(212)는 변환 블록의 대각선 방향을 기준으로 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 변환 블록을 구분하기 위한 구분 모드를 결정하고, 결정한 결과를 비트 깊이 결정 제어부(214)로 출력한다.
구분 모드는 변환 블록의 계수들이 모두 "0"에 해당하는 영역과 그렇지 않은 영역으로 변환 블록을 대각선을 기준으로 구분하기 위한 모드이다.
도 3a는 4*4 변환 블록에 대해 4개로 분류된 구분 모드의 종류를 나타내는 도면이고, 도 3b는 4*4 변환 블록에 대해 8개로 분류된 구분 모드의 종류를 나타내는 도면이다.
도 3a에서 보는 바와 같이, 4*4 변환 블록에서 제1 내지 제4 구분 모드의 점선으로 표시된 대각선 위치는 임의의 위치에 설정된다. 따라서, 제1 내지 제4 구분 모드의 대각선 위치를 도 3a에 도시된 위치가 아닌 다른 위치에 설정할 수도 있다. 제1 내지 제4 구분 모드를 각각 식별하기 위한 2진화된 비트열의 비트수는 2[bit]만큼 할당되어야 한다. 예를 들어, 제1 구분 모드의 식별정보를 "0"이라 할 때, 이에 대한 비트열은 "00"이 되고, 제2 구분 모드의 식별정보를 "1"이라 할 때, 이에 대한 비트열은 "01"이 되고, 제3 구분 모드의 식별정보를 "2"이라 할 때, 이에 대한 비트열은 "10"이 되고, 제4 구분 모드의 식별정보를 "3"이라 할 때, 이에 대한 비트열은 "11"이 된다.
도 3b에서 보는 바와 같이, 4*4 변환 블록에서 제1 내지 제8 구분 모드를 각각 식별하기 위한 2진화된 비트열의 비트수는 3[bit]만큼 할당되어야 한다. 예를 들어, 제1 구분 모드의 식별정보를 "0"이라 할 때, 이에 대한 비트열은 "000"이 되고, 제2 구분 모드의 식별정보를 "1"이라 할 때, 이에 대한 비트열은 "001"이 되고, 제3 구분 모드의 식별정보를 "2"이라 할 때, 이에 대한 비트열은 "010"이 되고, 제4 구분 모드의 식별정보를 "3"이라 할 때, 이에 대한 비트열은 "011"이 되고, 제5 구분 모드의 식별정보를 "4"이라 할 때, 이에 대한 비트열은 "100"이 되고, 제6 구분 모드의 식별정보를 "5"이라 할 때, 이에 대한 비트열은 "101"이 되고, 제7 구분 모드의 식별정보를 "6"이라 할 때, 이에 대한 비트열은 "110"이 되고, 제8 구분 모드의 식별정보를 "7"이라 할 때, 이에 대한 비트열은 "111"이 된다.
도 4a 내지 도 4d는 도 3a의 4개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다.
도 4a에 도시된 바와 같이, 제1 구분 모드의 대각선 위치는 변환 블록의 최 좌측 상단에 위치해 있다. 이러한 모드를 통상 스킵 모드(skip mode)라 하는데, 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하지 않고, 계수들 모두가 "0"에 해당하는 제2 영역만이 존재함을 확인할 수 있다. 따라서, 변환 블록의 계수들 모두가 "0"에 해당하는 경우에는 구분 모드의 종류를 제1 구분 모드로서 결정한다.
도 4b에 도시된 바와 같이, 제2 구분 모드의 대각선 위치는 변환 블록의 좌측 상단 측에 위치해 있다. 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하고, 계수들 모두가 "0"에 해당하는 제2 영역도 존재함을 확인할 수 있다. 따라서, 제2 구분 모드의 대각선 위치를 기준으로 변환 블록의 우측 하단 측의 계수들 모두가 "0"에 해당하는 경우에 구분 모드의 종류를 제2 구분 모드로서 결정한다.
도 4c에 도시된 바와 같이, 제3 구분 모드의 대각선 위치는 변환 블록의 중앙을 가로지른다. 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하고, 계수들 모두가 "0"에 해당하는 제2 영역도 존재함을 확인할 수 있다. 따라서, 제3 구분 모드의 대각선 위치를 기준으로 변환 블록의 우측 하단 측의 계수들 모두가 "0"에 해당하는 경우에 구분 모드의 종류를 제3 구분 모드로서 결정한다.
도 4d에 도시된 바와 같이, 제4 구분 모드의 대각선 위치는 변환 블록의 우측 하단 측에 위치해 있다. 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하고, 계수들 모두가 "0"에 해당하는 제2 영역은 존재하지 않음을 확인할 수 있다. 따라서, 제4 구분 모드의 대각선 위치를 기준으로 변환 블록의 우측 하단 측의 계수들 모두가 "0"에 해당하는 경우가 존재하지 않는 경우에 구분 모드의 종류를 제4 구분 모드로서 결정한다.
한편, 도 3b의 8개로 분류된 구분 모드 각각에 대한 일 예는 전술한 도 4a 내지 도 4d로부터 유추할 수 있으므로 이하 설명을 생략한다.
예를 들어, 모드 결정부(212)는 도 3a의 제1 내지 제4 구분 모드 중 변환 블록의 제2 영역이 모두 "0"에 해당하는 어느 하나 구분 모드를 결정하거나, 도 3b의 제1 내지 제8 구분 모드 중 변환 블록의 제2 영역이 모두 "0"에 해당하는 어느 하나 구분 모드를 결정한다.
비트 깊이 결정 제어부(114)는 모드 결정부(112)로부터 결정된 구분 모드의 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이의 결정을 제어하고, 제어한 결과를 압축비율 조정요구 감지부(216)로 출력한다. 비트 깊이(bit depth)란, 컴퓨터 그래픽에서 각각의 픽셀에 대한 정보를 저장하는 데 사용되는 비트수를 말한다. 따라서, 제2 비트 깊이는 제1 영역 계수들이 2진화되는데 사용되는 비트수를 의미한다. 소정값 범위는 사전에 미리 정해져 있다.
다음의 표 1은 소정값 범위에 따라 결정되어야 할 제2 비트 깊이를 룩 업 테 이블(look up table)로 나타낸 것이다.
<표 1>
구분모드 식별정보 제1 영역계수들의 소정값 범위 제2 비트 깊이
1 -2 내지 1 2
2 -4 내지 3 3
3 -4 내지 3 3
표 1의 구분 모드 식별정보가 도 3a에서 도시된 4*4 변환 블록에 대한 제2 내지 제4 구분 모드의 각각의 식별정보를 나타낸다고 가정하면, 제2 구분 모드의 식별정보는 "1"이고, 제3 구분 모드의 식별정보는 "2"이고, 제4 구분 모드의 식별정보는 "3"이다. 제1 구분 모드는 스킵 모드(skip mode)로서 표 1의 분류에 표시되지 아니하였다. 스킵 모드는 후술할 제24 단계에서 계수들에 대한 비트열을 생성하지 아니하므로, 표 1에 표시되지 아니한 것이다.
비트 깊이 결정 제어부(214)는 제2 비트 깊이의 결정을 위해 표 1과 같은 룩 업 테이블 형태의 정보를 소정 메모리에 구비하고 있다.
도 5는 도 2에 도시된 비트 깊이 결정 제어부(214)를 설명하기 위한 일 실시예의 블록도로서, 계수 범위 검사부(300), 플래그 정보 설정부(302) 및 비트 깊이 결정부(304)로 구성된다.
계수 범위 검사부(300)는 제1 영역 계수들 모두가 소정값 범위 내에 속하는가를 검사하고, 검사한 결과를 플래그 정보 설정부(302)로 출력한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-2 내지 1"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드(여기서, 제2 구분 모드의 식별 정보는 "1"이라 가정한다)라고 가정하자. 계수 범위 검사부(300)는 제 2 구분 모드의 제1 영역 계수들이 모두 "-2 내지 1"의 소정값 범위에 속하는가를 검사한다.
플래그 정보 설정부(302)는 계수 범위 검사부(300)의 검사된 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하고, 설정한 결과를 비트 깊이 결정부(304)로 출력한다. 도 4b가 제2 구분 모드의 일 예를 나타내는 것으로, 도 4b에서 살펴보면, 제2 구분 모드에 의한 대각선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-2 내지 1"의 범위에 속한다는 것을 확인할 수 있다. 제1 플래그 정보는 예를 들어, 제1 영역 계수들이 모두 "-2 내지 1"의 범위에 속한다는 것을 나타내기 위한 정보를 의미한다. 제1 플래그 정보를 2진화된 비트열로 표시하면, "0" 또는 "1"의 어느 하나의 비트열로 표시할 수 있으므로, 제1 플래그 정보를 2진화하기 위한 비트수는 1[bit]만큼 할당된다.
한편, 플래그 정보 설정부(302)는 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하고, 설정한 결과를 출력단자 OUT1을 통해 압축비율 조정요구 감지부(216)로 출력한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제3 구분 모드(여기서, 제3 구분 모드의 식별 정보는 "2"이라 가정한다)라고 가정하자. 도 4c를 살펴보면, 제3 구분 모드에 의한 대각선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 것을 확인할 수 있다. 제2 플래그 정보는 예를 들어, 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 것을 나타내기 위한 정보이다. 제2 플래그 정보를 2진화된 비트열로 표시하면, "0" 또는 "1"의 어느 하나의 비트열로 표시할 수 있으므로, 제2 플래그 정보를 2진화하기 위한 비트수는 1[bit]만큼 할당된다. 만일, 제1 플래그 정보가 "1"이라는 비트열로 표현된다면, 제2 플래그 정보는 "0"이라는 비트열로 표현된다.
비트 깊이 결정부(304)는 플래그 정보 설정부(302)의 설정된 제1 플래그 정보에 응답하여, 제2 비트 깊이를 결정하고, 결정한 결과를 압축비율 조정요구 감지부(216)로 출력한다.
비트 깊이 결정부(304)는 제2 비트 깊이를 구분 모드의 종류 및 소정값 범위의 종류에 따라 결정하는 것을 특징으로 한다. 예를 들어, 제1 플래그 정보가 설정되었다면, 비트 깊이 결정부(304)는 표 1에서 보는 바와 같이, "-2 내지 1"의 소정값 범위 및 구분 모드의 식별정보가 "1"인 제2 구분 모드를 만족하는 "2"이라는 제2 비트 깊이를 결정한다. 즉, 비트 깊이 결정부(304)는 "2[bit]"에 해당하는 만큼 제1 영역 계수들에 대해 비트열을 생성하기 위한 제2 비트 깊이를 결정한다.
또한, 비트 깊이 결정부(304)는 제2 비트 깊이를 구분 모드의 종류에 상관 없이 특정 비트 깊이로 결정할 수도 있다.
압축비율 조정요구 감지부(216)는 비트 깊이 결정 제어부(214)의 제어된 결과에 응답하여, 변환 블록의 압축비율의 조정이 요구되는가를 감지하여, 변환 블록의 압축비율의 조정이 요구된다는 감지 결과를 비트 깊이 재설정부(218)로 출력하고, 변환 블록의 압축비율의 조정이 요구되지 않는다는 감지 결과를 비트열 생성부 (220)로 출력한다.
비트 깊이 재설정부(218)는 압축비율 조정요구 감지부(216)의 감지된 결과에 응답하여, 변환 블록 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하고, 재설정한 결과를 변환 및 양자화부(204)로 출력한다. 변환 및 양자화부(204)는 재설정된 제1 비트 깊이에 상응하여 블록에 대한 화소값들을 변환 및 양자화한다.
제1 비트 깊이는 변환 블록의 계수들이 2진화되는데 사용되는 비트수를 의미한다. 양자화 간격을 조정하기 위한 양자화 조정값을 이용해 제1 비트 깊이를 재설정한다. 다음의 표 2는 양자화 조정값에 대응하는 제1 비트 깊이를 나타낸다.
<표 2>
제1 비트 깊이[bit] 양자화 조정값
12 0
11 6
10 12
9 18
8 24
7 30
6 36
표 2에서 보는 바와 같이, 양자화 조정값이 커짐에 따라 제1 비트 깊이의 크기가 상대적으로 작아짐을 확인할 수 있다. 제1 비트 깊이의 크기가 작다는 것은 변환 블록의 계수들이 2진화되는데 사용되는 비트수가 작다는 것을 의미한다. 계수를 표현하는데 있어서 작은 크기의 비트수를 이용한다는 것이므로 제1 비트 깊이가 작다는 것은 압축비율이 높다는 것을 의미한다. 따라서, 압축비율에 대하여 높이기를 원한다면, 양자화 조정값을 높여서 제1 비트 깊이의 크기를 작게 하면 된다. 다만, 압축비율을 높임으로 인해 화상 품질이 저하되는 점은 감수해야 한다. 반대로, 압축비율에 대하여 낮추기를 원한다면, 양자화 조정값을 낮추어서 제1 비트 깊이의 크기를 크게 하면 된다.
비트열 생성부(120)는 결정된 구분 모드 및 제2 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-2 내지 1"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드라고 가정하면, 제2 비트 깊이는 표 1에서 보는 바와 같이 "2[bit]"로 결정된다. 도 4b가 제2 구분 모드의 일 예를 나타내는 것으로, 도 4b의 제1 영역 계수들을 제2 비트 깊이에 따라 비트열을 생성하면, 계수 "0"의 제2 비트 깊이에 따른 비트열은 "00"이 되고, 2개의 계수 "1"의 제2 비트 깊이에 따른 비트열은 "01"이 된다.
이때, 비트열 생성부(120)는 변환 블록의 모든 계수들이 "0"에 해당할 경우에는 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 한다. 예를 들어 도 4a에서 보는 바와 같이, 구분 모드의 종류가 제1 구분 모드인 경우에는 변환 블록의 계수들이 모두 "0"의 값을 가진다. 이렇게 변환 블록의 계수들이 모두 "0"에 해당하는 제1 구분 모드인 경우에는, 비트열 생성부(120)는 제1 구분 모드의 식별정보에 해당하는 "0"에 대해서만 비트열을 생성하고, 변환 및 양자화된 계수들에 대해서는 비트열을 생성하지 않는다. 모드의 종류를 4개로 구분하였을 경우 2[bit]의 비트수로 표현이 가능하므로, 제1 구분 모드의 식별정보인 "0"에 대한 비트열은 "00"이 된다.
또한, 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 블록의 화 소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는, 비트열 생성부(120)는 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 한다. 예를 들어, 변환 및 양자화하기 전의 4*4 블록이 8[bit]의 비트 깊이를 갖는 화소값들을 갖는다고 했을 때, 이 4*4 블록의 화소값들을 압축 없이 비트열을 생성하면, 총비트수가 "16*8=128[bit]"의 크기를 갖는다. 따라서, 제1 비트 깊이 또는 제2 비트 깊이에 의해 생성될 제1 영역 계수들의 총비트수가 128[bit]보다 크거나 같을 경우에는, 비트열 생성부(120)는 변환 및 양자화된 계수들에 대해 비트열을 생성하지 않고, 변환되기 전의 블록의 화소값들에 대해 비트열을 생성한다.
한편, 비트열 생성부(120)는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제3 구분 모드라고 가정하자. 도 4c는 제3 구분 모드의 일 예를 나타내는 것으로, 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 제2 플래그 정보가 플래그 정보 설정부(302)에서 설정됨을 알 수 있다. 플래그 정보 설정부(302)에서 제2 플래그 정보가 설정되고, 결국 제2 비트 깊이가 결정되지 않았다면, 비트열 생성부(120)는 이전에 미리 설정되었던 제1 비트 깊이(예를 들어, 9[bit])에 따라 제1 영역 계수들의 비트열을 생성한다.
메모리(104)는 부호화부(102)에서 생성된 비트열을 저장한다. 본 발명에서는 이전 프레임에 대한 화소값들을 압축하여 저장하기 때문에 메모리의 용량이 크지 않아도 된다. 따라서, 본 발명에서는 종래와 달리 이전 프레임의 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 사용되는 리딩 메모리를 각각 구비할 필요가 없다. 즉, 본 발명에서 사용되는 메모리는 동기식 동적 램(SDRAM: Synchronous Dynamic Random Access Memory) 한 개를 구비하는 것으로 충분하다.
복호화부(106)는 메모리(104)에 저장된 이전 프레임(F'n-1)에 대한 화소값들의 비트열을 블록 단위로 복호화하고, 복호화한 결과를 제2 라인 버퍼(108)로 출력한다.
도 6은 도 1에 도시된 복호화부(106)를 설명하기 위한 일 실시예의 블록도로서, 비트 깊이 복호화부(400), 모드 복호화부(402), 플래그 정보 복호화부(404), 계수 복호화부(406), 제2 역양자화 및 역변환부(408), 제2 RGB 신호 복호화부(410) 및 제2 공간상 예측 보상부(412)로 구성된다.
비트 깊이 복호화부(400)는 변환 블록의 계수들의 2진화되는데 요구되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화하고, 복화화한 결과를 모드 복호화부(302)로 출력한다. 예를 들어, 이전에 미리 설정되어 있었거나 부호화 단계에서 재설정된 제1 비트 깊이가 "9[bit]"라는 정보를 갖는다고 했을 때, 비트 깊이 복호화부(400)는 이러한 제1 비트 깊이가 "9[bit]"라는 정보를 복호화한다.
모드 복호화부(402)는 비트 깊이 복호화부(400)의 제1 비트 깊이의 정보의 복호화 된 결과에 응답하여, 제1 영역과 제2 영역으로 변환 블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하고, 복호화한 결과를 플래그 정보 복호화부(404)로 출력한다. 예를 들어, 부호화 과정에서 생성된 구분 모드에 대한 비트열이 도 4b의 제2 구분 모드에 대한 비트열이라면, 모드 복호화부(402)는 제2 구분 모드의 비트열에 해당하는 "01"을 복호화한다.
플래그 정보 복호화부(404)는 모드 복호화부(402)의 구분 모드에 대한 복호화된 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 제1 영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하하고, 복호화한 결과를 계수 복호화부(406)로 출력한다. 예를 들어, 도 4b의 제2 구분 모드는 제1 영역 계수들 모두가 표 1에 표시된 소정값 범위인 "-2 내지 1" 내에 속하므로, 부호화 과정에서 제2 구분 모드에 대해 제1 플래그 정보의 비트열이 생성된다. 플래그 정보 복호화부(404)는 이러한 제2 구분 모드에 대한 제1 플래그 정보를 복호화한다. 또한, 도 4c의 제3 구분 모드는 제1 영역 계수들 중 하나 이상이 표 1에 표시된 소정값 범위인 "-2 내지 1" 내에 속하지 아니하므로, 부호화 과정에서 제3 구분 모드에 대해 제2 플래그 정보의 비트열이 생성된다. 플래그 정보 복호화부(404)는 이러한 제3 구분 모드에 대한 제2 플래그 정보를 복호화한다.
계수 복호화부(406)는 플래그 정보 복호화부(404)로부터 제1플래그 정보 또는 제2 플래그 정보의 복호화된 결과를 입력받으면, 변환 블록의 계수들에 대한 비트열의 정보를 복호화하고, 복호화한 결과를 제2 역양자화 및 역변환부(408)로 출력한다. 예를 들어, 계수 복호화부(406)는 도 4b의 제1 영역 계수들에 대한 각각의 비트열인 한 개의 "00"과 두 개의 "01"을 순차적으로 복호화한다.
제2 역양자화 및 역변환부(408)는 계수 복호화부(406)로부터 입력된 복호화된 변환 블록의 계수들을 역양자화 및 역변환하고, 역양자화 및 역변환한 결과를 제2 RGB 신호 복호화부(410)로 출력한다.
제2 RGB 신호 복호화부(410)는 제2 역양자화 및 역변환부(408)로부터 역양자화 및 역변환한 결과를 입력받으면, 역양자화 및 역변환된 블록의 RGB 신호를 복호화하고, 복호화한 결과를 제2 공간상 예측 보상부(412)로 출력한다.
제2 공간상 예측 보상부(412)는 제2 RGB 신호 복호화부(410)로부터 RGB 신호의 복호화 된 결과를 입력받으면, RGB 신호가 복호화 된 블록에 대하여 공간상 예측된 화소값들을 보상한다.
제2 라인 버퍼(108)는 복호화부(106)에서 블록 단위로 복호화된 화소값들을 읽어들여 임시 저장한다. 제2 라인 버퍼(108)는 이전 프레임(F'n-1)에 대한 화상의 화소값들을 블록 단위로 읽어들인다. 제2 라인 버퍼(108)는 블록 단위로 읽어들인 화소값들을 임시로 저장하였다가 라인 단위로 보상 화소값 검출부(110)로 출력한다.
보상 화소값 검출부(110)는 제1 라인 버퍼(100)에 저장되는 현재 프레임(Fn)의 화소값들과 제2 라인 버퍼(108)에 저장되는 이전 프레임(F'n-1)의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출한다. 예를 들어, 현재 프레임(Fn)의 특정 화소에 대한 화소값이 "128"이고, 이전 프레임(F'n-1 )의 특정 화소에 대한 화소값이 "118"이라 했을 때, 화소 보상값 검출부(110)는 두 화소값의 차이인 "10"에 대응하는 보상값(예를 들어, 50)을 현재 화소값에 합산한 보상 화소값 "128+50=178"을 검출한다. 보상 화소값 검출부(110)는 현재 프레임(Fn)의 화소값들과 이전 프레임(F'n-1)의 화소값들의 각각의 화소값 차이에 대응하는 보상값들을 룩 업 테이블(look up table) 형태의 정보로서 구비한다.
이하, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 7은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 설명하기 위한 일 실시예의 플로차트이다.
먼저, 화상의 화소값들을 라인 단위로 읽어들여 임시 저장한다(제500 단계).
제500 단계 후에, 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성한다(제502 단계).
도 8은 도 7에 도시된 제502 단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 공간상 인접 블록을 이용하여 현재 블록의 화소값들을 공간상 예측한다(제600 단계). 공간상 예측된 화소값들은 각 컬러 성분의 현재 블록과 공간적으로 근접한 블록으로부터 예측 방향을 추정하여 구해진 예측 화소값들을 의미한다.
제600 단계 후에, 블록의 R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 제거된 RGB 신호를 부호화한다(제602 단계). RGB 화상의 R, G 및 B 각각의 색상에 대해 직접 화소값들을 공간상 예측하였을 때, 공간상 예측된 R, G 및 B 각각의 색상에 대한 화소값들의 상관관계(correlation)를 이용하여 중복되는 정보를 제거하고, 중복된 부분이 제거된 RGB 신호를 부호화한다.
제602 단계 후에, 블록의 각 화소들의 화소값들을 변환 및 양자화한다(제604 단계). 변환 방식은 직교 변환 부호화 방식이 적용된다. 직교 변환 부호화 방식 중에서 많이 사용되는 방식은 이산 코사인 변환(DCT: Discrete Cosine Transform)이 있다.
제604 단계 후에, 변환 및 양자화된 블록을 변환 블록이라 할 때, 변환 블록의 대각선 방향을 기준으로 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 변환 블록을 구분하기 위한 구분 모드를 결정한다(제606 단계). 구분 모드는 변환 블록의 계수들이 모두 "0"에 해당하는 영역과 그렇지 않은 영역으로 변환 블록을 대각선을 기준으로 구분하기 위한 모드이다.
도 3a는 4*4 변환 블록에 대해 4개로 분류된 구분 모드의 종류를 나타내는 도면이고, 도 3b는 4*4 변환 블록에 대해 8개로 분류된 구분 모드의 종류를 나타내는 도면이다.
도 3a에서 보는 바와 같이, 4*4 변환 블록에서 제1 내지 제4 구분 모드의 점선으로 표시된 대각선 위치는 임의의 위치에 설정된다. 따라서, 제1 내지 제4 구분 모드의 대각선 위치를 도 3a에 도시된 위치가 아닌 다른 위치에 설정할 수도 있다. 제1 내지 제4 구분 모드를 각각 식별하기 위한 2진화된 비트열의 비트수는 2[bit] 만큼 할당되어야 한다.
도 3b에서 보는 바와 같이, 4*4 변환 블록에서 제1 내지 제8 구분 모드를 각각 식별하기 위한 2진화된 비트열의 비트수는 3[bit]만큼 할당되어야 한다.
도 4a 내지 도 4d는 도 3a의 4개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다.
제606 단계 후에, 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정한다(제608 단계). 제2 비트 깊이는 제1 영역 계수들이 2진화되는데 사용되는 비트수를 의미한다. 표 1은 소정값 범위에 따라 결정되어야 할 제2 비트 깊이를 룩 업 테이블(look up table)로 나타낸 것이다.
도 9는 도 8에 도시된 제608단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 제1영역 계수들 모두가 소정값 범위 내에 속하는가를 검사한다(제700 단계).
만일, 제1영역 계수들 모두가 소정값 범위 내에 속한다면, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보를 설정한다(제702 단계). 도 4b가 제2 구분 모드의 일 예를 나타내는 것으로, 도 4b에서 살펴보면, 제2 구분 모드에 의한 대각선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-2 내지 1"의 범위에 속한다는 것을 확인할 수 있다.
제702 단계 후에, 설정된 제1 플래그 정보에 응답하여, 제2 비트 깊이를 결 정한다(제704 단계). 제2 비트 깊이를 구분 모드의 종류 및 소정값 범위의 종류에 따라 결정하는 것을 특징으로 한다. 또한, 제2 비트 깊이를 구분 모드의 종류에 관계없이 특정 비트 깊이로 결정할 수도 있다.
제700 단계에서, 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다면, 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정한다(제706 단계). 도 4c를 살펴보면, 제3 구분 모드에 의한 대각선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-2 내지 1"의 범위에 속하지는 않는다는 것을 확인할 수 있다.
한편, 제608 단계 후에, 변환 블록의 압축비율의 조정이 요구되는가를 감지한다(제610 단계).
만일, 압축비율의 조정이 요구된다면, 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하고 제600 단계로 진행한다(제612 단계). 제1 비트 깊이는 변환 블록의 계수들이 2진화되는데 사용되는 비트수를 의미한다. 양자화 간격을 조정하기 위한 양자화 조정값을 이용해 제1 비트 깊이를 재설정한다. 표 2는 양자화 조정값에 대응하는 제1 비트 깊이를 나타낸다.
그러나, 압축비율의 조정이 요구되지 않는다면, 결정된 구분 모드 및 제2 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다(제614 단계). 이때, 변환 블록의 모든 계수들이 "0"에 해당할 경우에는 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 한다. 또한, 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 블록의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 한다.
한편, 제608 단계는 본 발명에 있어서 반드시 요구되는 단계는 아니므로, 제608 단계가 생략되었다고 할 때, 제614 단계는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다. 또한, 제608 단계가 수행된다 하더라도, 제2 플래그 정보가 설정됨으로 인해 제2 비트 깊이가 결정되지 아니한 경우에, 제614 단계는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다.
제502 단계 후에, 생성된 비트열을 저장한다(제504 단계).본 발명에서는 종래와 달리 이전 프레임의 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 사용되는 리딩 메모리를 각각 구비할 필요가 없이, 한 개의 메모리를 라이팅 메모리 및 리딩 메모리로 사용한다.
제504 단계 후에, 저장된 비트열을 블록 단위로 복호화한다(제506 단계).
도 10은 도 7에 도시된 제506 단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 화소값들이 변환 및 양자화된 블록을 변환 블록이라 할 때, 변환 블록의 계수들의 2진화되는데 요구되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화한다(제800 단계).
제800 단계 후에, 변환 블록의 대각선 방향을 기준으로 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 변환 블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화한다(제802 단계).
제802 단계 후에, 제1 영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 제1 영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화한다(제804 단계).
제804 단계 후에, 변환 블록의 계수들에 대한 비트열의 정보를 복호화한다(제806 단계).
제806 단계 후에, 복호화된 변환 블록의 계수들을 역양자화 및 역변환한다(제808 단계).
제808 단계 후에, 역양자화 및 역변환된 블록의 RGB 신호를 복호화한다(제810 단계).
제810 단계 후에, RGB 신호가 복호화된 블록에 대하여 부호화 단계에서 공간상 예측된 화소값들을 보상한다(제812 단계).
한편, 제508 단계 후에, 복호화된 화소값들을 블록 단위로 읽어들여 임시 저장한다(제508 단계).
제508 단계 후에, 제500 단계에서 저장되는 현재 프레임의 화소값들과 제508 단계에서 저장되는 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출한다(제510 단계).
이러한 본원 발명인 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 액정 표시장치의 단점인 응답 속도개선을 위해 적용되는 동저 캐패시턴스 보상에 있어서 사용되는 화상 데이터의 화소값들을 저장하는 메모리의 수를 줄임으로써, 부품의 절감 효과를 가져온다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 메모리의 수를 줄임으로 인해 메모리 인터페이스의 핀 수를 감소시켜 칩 사이즈를 줄이는 효과가 있다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 시각적으로 화상의 열화가 거의 발생하지 않으면서도 압축 효율을 높이는 효과가 있다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 화상에 대해 실시간으로 부호화 및 복호화가 용이하도록 한다.

Claims (34)

  1. 화상의 화소값들을 라인 단위로 읽어들여 임시 저장하는 제1 라인 버퍼;
    라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하는 부호화부;
    상기 생성된 비트열을 저장하는 메모리;
    상기 메모리에 저장된 비트열을 상기 블록 단위로 복호화하는 복호화부;
    상기 복호화된 화소값들을 상기 블록 단위로 읽어들여 임시 저장하는 제2 라인 버퍼; 및
    상기 제1 라인 버퍼에 저장되는 현재 프레임의 화소값들과 상기 제2 라인 버퍼에 저장되는 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  2. 제1 항에 있어서, 상기 부호화부는
    상기 라인 단위로 저장된 화소값들을 변환 및 양자화하는 변환 및 양자화부; 및
    화소값들이 변환 및 양자화된 블록을 변환 블록이라 할 때, 상기 변환 블록에 대하여 비트열을 생성하는 비트열 생성부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  3. 제2 항에 있어서, 상기 부호화부는
    공간상 인접 블록을 이용하여 현재 블록의 화소값들을 공간상 예측하는 공간상 예측부;
    상기 변환 블록에 대하여 역양자화 및 역변환하는 제1 역양자화 및 역변환부; 및
    상기 역양자화 및 역변환된 변환 블록의 상기 공간상 예측된 화소값들을 보상하는 제1 공간상 예측 보상부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  4. 제2 항에 있어서, 상기 부호화부는
    R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 중복된 정보가 제거된 RGB 신호를 부호화하는 RGB 신호 부호화부;
    상기 변환 블록에 대하여 역양자화 및 역변환하는 제1 역양자화 및 역변환부; 및
    상기 역양자화 및 역변환된 변환 블록의 상기 부호화된 RGB 신호를 복호화하는 제1 RGB 신호 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  5. 제2 항에 있어서, 상기 부호화부는
    상기 변환 블록의 대각선 방향을 기준으로 상기 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 변환 블록을 구분하기 위한 구분 모드를 결정하는 모드 결정부를 더 구비하고,
    상기 비트열 생성부가 상기 결정된 구분 모드 및 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이에 따라, 상기 제1 영역의 제1 영역 계수들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  6. 제5 항에 있어서, 상기 비트열 생성부는
    상기 변환 블록의 모든 계수들이 "0"에 해당할 경우에는 상기 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  7. 제5 항에 있어서, 상기 비트열 생성부는
    상기 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 상기 블록단위의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 상기 블록 단위의 화소값들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  8. 제5 항에 있어서, 상기 부호화부는
    상기 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 상기 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정하는 비트깊이 결정 제어부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐 패시턴스 보상장치.
  9. 제8 항에 있어서, 상기 비트깊이 결정 제어부는
    상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속하는가를 검사하는 계수 범위 검사부;
    상기 계수 범위 검사부의 검사된 결과에 응답하여, 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하거나, 상기 제1영역 계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하는 플래그 정보 설정부; 및
    상기 플래그 정보 설정부의 상기 설정된 제1 플래그 정보에 응답하여, 상기 제2 비트 깊이를 결정하는 비트 깊이 결정부를 구비하고,
    상기 비트열 생성부가 상기 제2 비트 깊이에 상응하는 상기 제1 영역 계수들의 비트열을 생성하거나, 상기 제1 비트 깊이에 상응하는 상기 제1 영역 계수들의 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  10. 제9 항에 있어서, 상기 비트 깊이 결정부는
    상기 제2 비트 깊이를 상기 구분 모드의 종류 및 상기 소정값 범위의 종류에 따라 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  11. 제9 항에 있어서, 상기 비트 깊이 결정부는
    상기 제2 비트 깊이를 특정 비트 깊이로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  12. 제2 항에 있어서, 상기 부호화부는
    상기 변환 블록의 압축비율의 조정이 요구되는가를 감지하는 압축비율 조정 요구 감지부; 및
    상기 압축비율 조정요구 감지부의 감지된 결과에 응답하여, 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하는 비트 깊이 재설정부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  13. 제1 항에 있어서, 상기 복호화부는
    화소값들이 변환 및 양자화된 블록을 변환 블록이라 할 때, 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화하는 비트 깊이 복호화부 ;
    상기 변환 블록의 계수들에 대한 비트열의 정보를 복호화하는 계수 복호화부; 및
    상기 복호화된 변환 블록의 계수들을 역양자화 및 역변환하는 제2 역양자화 및 역변환부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  14. 제13 항에 있어서, 상기 복호화부는
    상기 변환 블록의 대각선 방향을 기준으로 상기 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 변환 블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하는 모드 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  15. 제14 항에 있어서, 상기 복호화부는
    상기 제1 영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 상기 제1 영역 계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하는 플래그 정보 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  16. 제14항에 있어서, 상기 복호화부는
    상기 역양자화 및 역변환된 변환 블록의 RGB 신호를 복호화하는 제2 RGB 신호 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  17. 제14 항에 있어서, 상기 복호화부는
    상기 역양자화 및 역변환된 변환 블록의 공간상 예측된 화소값들을 보상하는 제2 공간상 예측 보상부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  18. (a) 화상의 화소값들을 라인 단위로 읽어들여 임시 저장하는 단계;
    (b) 라인 단위로 저장된 화소값들을 블록 단위로 변환 및 양자화하여 비트열을 생성하는 단계;
    (c) 상기 생성된 비트열을 저장하는 단계;
    (d) 상기 저장된 비트열을 상기 블록 단위로 복호화하는 단계;
    (e) 상기 복호화된 화소값들을 상기 블록 단위로 읽어들여 임시 저장하는 단계; 및
    (f) 상기 (a) 단계에서 저장되는 현재 프레임의 화소값들과 상기 (e) 단계에서 저장되는 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  19. 제18 항에 있어서, 상기 (b) 단계는
    (b1) 상기 라인 단위로 저장된 화소값들을 변환 및 양자화하는 단계; 및
    (b2) 화소값들이 변환 및 양자화된 블록을 변환 블록이라 할 때, 상기 변환 블록에 대하여 비트열을 생성하는 단계를 구비하는 것을 특징으로 하는 액정 표시 장치의 동적 캐패시턴스 보상방법.
  20. 제19 항에 있어서, 상기 (b) 단계는
    (b3) 공간상 인접 블록을 이용하여 현재 블록의 화소값들을 공간상 예측하고 상기 (b1) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  21. 제19 항에 있어서, 상기 (b) 단계는
    (b4) R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 중복된 정보가 제거된 RGB 신호를 부호화하고 상기 (b1) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  22. 제19 항에 있어서, 상기 (b) 단계는
    (b5) 상기 (b1) 단계 후에, 상기 변환 블록의 대각선 방향을 기준으로 상기 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 변환 블록을 구분하기 위한 구분 모드를 결정하고 상기 (b2) 단계로 진행하는 단계를 더 구비하고,
    상기 (b2) 단계에서 상기 결정된 구분 모드 및 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이에 따라, 상기 제1 영역의 제1 영역 계수들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐 패시턴스 보상방법.
  23. 제22 항에 있어서, 상기 (b2) 단계는
    상기 변환 블록의 모든 계수들이 "0"에 해당할 경우에는 상기 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  24. 제22 항에 있어서, 상기 (b2) 단계는
    상기 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 상기 블록단위의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 상기 블록 단위의 화소값들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  25. 제22 항에 있어서, 상기 (b) 단계는
    (b6) 상기 (b5) 단계 후에, 상기 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 상기 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정하고 상기 (b2) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  26. 제25 항에 있어서, 상기 (b6) 단계는
    (b61) 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속하는가를 검사하는 단계;
    (b62) 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속한다면, 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하는 단계;
    (b63) 상기 설정된 제1 플래그 정보에 응답하여, 상기 제2 비트 깊이를 결정하는 단계; 및
    (b64) 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속하지 않는다면, 상기 제1영역 계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하는 단계를 구비하고,
    상기 (b2) 단계에서, 상기 결정된 제2 비트 깊이에 상응하는 상기 제1 영역 계수들의 비트열을 생성하거나, 상기 제1 비트 깊이에 상응하는 상기 제1 영역 계수들의 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  27. 제26 항에 있어서, 상기 (b63) 단계는
    상기 제2 비트 깊이를 상기 구분 모드의 종류 및 상기 소정값 범위의 종류에 따라 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  28. 제26 항에 있어서, 상기 (b63) 단계는
    상기 제2 비트 깊이를 특정 비트 깊이로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  29. 제19 항에 있어서, 상기 (b) 단계는
    (b7) 상기 (b1) 단계 후에, 상기 변환 블록의 압축비율의 조정이 요구되는가를 감지하는 단계; 및
    (b8) 상기 압축비율의 조정이 요구된다면, 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하고, 상기 (b1) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  30. 제18 항에 있어서, 상기 (d) 단계는
    (d1) 화소값들이 변환 및 양자화된 블록을 변환 블록이라 할 때, 상기 변환 블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화하는 단계;
    (d2) 상기 변환 블록의 계수들에 대한 비트열의 정보를 복호화하는 단계; 및
    (d3) 상기 복호화된 변환 블록의 계수들을 역양자화 및 역변환하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  31. 제30 항에 있어서, 상기 (d) 단계는
    (d4) 상기 (d1) 단계 후에, 상기 변환 블록의 대각선 방향을 기준으로 상기 변환 블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 변환 블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  32. 제31 항에 있어서, 상기 (d) 단계는
    (d5) 상기 (d4) 단계 후에, 상기 제1 영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 상기 제1 영역 계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  33. 제30항에 있어서, 상기 (d) 단계는
    (d6) 상기 (d3) 단계 후에, 상기 역양자화 및 역변환된 변환 블록의 RGB 신호를 복호화하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  34. 제30 항에 있어서, 상기 (d) 단계는
    (d7) 상기 (d3) 단계 후에, 상기 역양자화 및 역변환된 변환 블록의 공간상 예측된 화소값들을 보상하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
KR1020040091850A 2004-11-11 2004-11-11 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 KR100612871B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040091850A KR100612871B1 (ko) 2004-11-11 2004-11-11 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법
US11/271,708 US7929602B2 (en) 2004-11-11 2005-11-14 Apparatus and method for performing dynamic capacitance compensation (DCC) in liquid crystal display (LCD)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091850A KR100612871B1 (ko) 2004-11-11 2004-11-11 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060044059A KR20060044059A (ko) 2006-05-16
KR100612871B1 true KR100612871B1 (ko) 2006-08-14

Family

ID=36316396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091850A KR100612871B1 (ko) 2004-11-11 2004-11-11 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법

Country Status (2)

Country Link
US (1) US7929602B2 (ko)
KR (1) KR100612871B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538844A3 (en) * 2003-11-26 2006-05-31 Samsung Electronics Co., Ltd. Color image residue transformation and encoding method
KR100647294B1 (ko) 2004-11-09 2006-11-23 삼성전자주식회사 화상 데이터 부호화 및 복호화 방법 및 장치
CN101617357B (zh) * 2006-10-18 2012-02-15 美国博通公司 一种处理视频信号的方法以及执行响应时间补偿的系统
KR101428714B1 (ko) * 2006-11-23 2014-08-11 삼성디스플레이 주식회사 데이터 처리장치 및 이를 갖는 표시장치
KR101403338B1 (ko) * 2007-03-23 2014-06-09 삼성전자주식회사 영상의 부호화, 복호화 방법 및 장치
US20090087107A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices Compression Method and Apparatus for Response Time Compensation
US8107741B2 (en) * 2007-09-28 2012-01-31 Broadcom Corporation Intra motion prediction for response time compensation
KR20090105061A (ko) * 2008-04-01 2009-10-07 삼성전자주식회사 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치
US8970646B2 (en) * 2008-07-09 2015-03-03 Ostendo Technologies, Inc. Image construction based video display system
KR101471552B1 (ko) * 2008-08-29 2014-12-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
US8681185B2 (en) * 2009-03-05 2014-03-25 Ostendo Technologies, Inc. Multi-pixel addressing method for video display drivers
KR101653246B1 (ko) * 2010-02-03 2016-09-12 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9313523B2 (en) * 2010-07-16 2016-04-12 Sharp Laboratories Of America, Inc. System for low resolution power reduction using deblocking
US8831108B2 (en) * 2011-05-04 2014-09-09 Cavium, Inc. Low latency rate control system and method
KR102068165B1 (ko) 2012-10-24 2020-01-21 삼성디스플레이 주식회사 타이밍 컨트롤러 및 이를 포함하는 표시 장치
WO2016204374A1 (ko) * 2015-06-18 2016-12-22 엘지전자 주식회사 영상 코딩 시스템에서 영상 필터링 방법 및 장치
WO2016204373A1 (ko) * 2015-06-18 2016-12-22 엘지전자 주식회사 영상 코딩 시스템에서 영상 특성에 기반한 적응적 필터링 방법 및 장치
KR102553107B1 (ko) 2018-07-25 2023-07-10 삼성전자주식회사 디스플레이 장치 및 그 영상 표시 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805933A (en) * 1994-12-28 1998-09-08 Canon Kabushiki Kaisha Image processing apparatus, image processing method and network system

Also Published As

Publication number Publication date
US20060098879A1 (en) 2006-05-11
KR20060044059A (ko) 2006-05-16
US7929602B2 (en) 2011-04-19

Similar Documents

Publication Publication Date Title
US7929602B2 (en) Apparatus and method for performing dynamic capacitance compensation (DCC) in liquid crystal display (LCD)
US7683908B2 (en) Methods and systems for adaptive image data compression
US7778471B2 (en) Dynamic capacitance compensation apparatus and method for liquid crystal display
KR100556340B1 (ko) 영상 부호화 장치
TWI699111B (zh) 用於顯示串流壓縮之中點預測誤差擴散
TWI387314B (zh) Image processing apparatus and method thereof
KR20080068474A (ko) 에지 영역을 효과적으로 압축하고 복원하는 방법 및 장치
US8339406B2 (en) Variable-length coding data transfer interface
US8270747B2 (en) Image encoding device, image decoding device, and integrated circuit
US9502000B2 (en) Timing controller with dithering capability dependent on a pattern and display device having the same
KR20070037248A (ko) 영상 부호화장치 및 방법, 영상 복호화장치 및 방법과 이를채용한 디스플레이 구동회로 및 방법
Cheng et al. Chromatic encoding: A low power encoding technique for digital visual interface
KR100647294B1 (ko) 화상 데이터 부호화 및 복호화 방법 및 장치
KR100682912B1 (ko) 화상 데이터 부호화 및 복호화 방법 및 장치
KR20210005373A (ko) 압축 영상 비트스트림을 복호화하여 영상을 표시하는 표시 장치, 및 표시 장치의 구동 방법
KR20060042295A (ko) 화상 데이터 부호화 및 복호화 방법 및 장치
US20110249959A1 (en) Video storing method and device based on variable bit allocation and related video encoding and decoding apparatuses
US8537890B2 (en) Video decoder with adaptive outputs
KR101028161B1 (ko) 평판 표시 장치 메모리를 위한 데이터 압축-복원 방법과 이를 이용한 히스토그램 데이터 처리, ｌｕｔ 데이터 압축 및 프레임 레이트 향상 방법
US8139632B2 (en) Video decoder with adaptive outputs
KR20180136618A (ko) 영상 압축 방법 및 이를 수행하는 표시 장치
US20090245672A1 (en) Entropy encoding circuit and encoding method thereof
Hu et al. A Lossless Intra Reference Block Recompression Scheme for Bandwidth Reduction in HEVC-IBC
KR100469258B1 (ko) 썸네일 영상 생성 장치 및 방법
KR20090021060A (ko) 영상 처리 장치 및 방법, 그를 이용한 액정표시장치오버드라이브 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140721

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 14