KR20090105061A - 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치 - Google Patents

신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치 Download PDF

Info

Publication number
KR20090105061A
KR20090105061A KR1020080030302A KR20080030302A KR20090105061A KR 20090105061 A KR20090105061 A KR 20090105061A KR 1020080030302 A KR1020080030302 A KR 1020080030302A KR 20080030302 A KR20080030302 A KR 20080030302A KR 20090105061 A KR20090105061 A KR 20090105061A
Authority
KR
South Korea
Prior art keywords
data
decoded
frame
decoded data
current frame
Prior art date
Application number
KR1020080030302A
Other languages
English (en)
Inventor
임정현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080030302A priority Critical patent/KR20090105061A/ko
Priority to US12/385,123 priority patent/US20090245388A1/en
Publication of KR20090105061A publication Critical patent/KR20090105061A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/106—Determination of movement vectors or equivalent parameters within the image
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 비디오 신호 처리 장치 및 방법에 관한 것으로서, 특히 디지털 비디오 신호에 대한 디코딩 처리 및 응답 속도 보상 처리를 실행하는 장치 및 방법에 관한 것이다.
본 발명에 따른 신호 처리 장치에서의 메모리 절감 방법은 입력되는 비디오 압축 영상 스트림을 디코딩 처리하는 단계, 상기 디코딩 처리 단계에서 발생되는 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 입력하는 단계 및, 상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 이용하여 응답 속도 보상 처리를 실행하는 단계를 포함함을 특징으로 한다.

Description

신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한 영상 복원 장치{Method for reducing memory device in signal processing unit and image restoring apparatus using the same}
본 발명은 비디오 신호 처리 장치 및 방법에 관한 것으로서, 특히 디지털 비디오 신호에 대한 디코딩 처리 및 응답 속도 보상 처리를 실행하는 장치 및 방법에 관한 것이다.
일반적으로, 영상 복원 시스템에 이용되는 액정 표시 장치(Liquid crystal display device)는 퍼스널 컴퓨터뿐만 아니라 고화질(High-definition) TV의 디스플레이 장치로 널리 사용된다. 따라서, 액정 표시 장치가 멀티미디어 환경에서 잘 동작하기 위해서는 인가되는 영상 데이터 전압에 따라 반응하는 액정의 응답 속도가 빨라야 한다.
이에 따라서, 액정 표시 장치에 응답 속도 보상 회로를 추가하여 액정의 응답 속도를 개선시켰다. 그런데, 응답 속도 개선 회로는 영상 프레임 메모리를 필요로 하며, 이로 인하여 프레임 메모리를 추가적으로 사용함으로써 자재비가 상승되는 문제점이 있었다.
본 발명이 해결하고자 하는 과제는 비디오 디코더와 응답 속도 보상 회로에서 프레임 메모리를 공용으로 사용하도록 설계하는 신호 처리 장치에서의 메모리 절감 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 비디오 디코더와 응답 속도 보상 회로에서 프레임 메모리를 공용으로 사용하여 메모리를 절감하는 영상 복원 장치를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 일실시 예에 따른 신호 처리 장치에서의 메모리 절감 방법은 입력되는 비디오 압축 영상 스트림을 디코딩 처리하는 단계, 상기 디코딩 처리 단계에서 발생되는 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 입력하는 단계 및, 상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 이용하여 응답 속도 보상 처리를 실행하는 단계를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 응답 속도 보상 처리를 실행하는 단계는 상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 블록 단위에서 라인 단위로 변환하여 출력시키는 단계 및, 상기 라인 단위로 변환된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터의 차분에 근거하여 액정 표시 장치의 반응 속도를 고려한 보정된 영 상 데이터를 생성시키는 단계를 포함하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 응답 속도 보상 처리를 실행하는 단계는 상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 블록 단위에서 라인 단위로 변환하여 출력시키는 단계 및, 상기 라인 단위로 변환된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터의 차분에 근거하여 액정 표시 장치의 반응 속도를 고려한 보정된 영상 데이터를 생성시키는 단계를 포함하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 디코딩 처리하는 단계에서 생성되는 현재 프레임의 디코딩 처리된 데이터는 비디오 디코더의 프레임 메모리에 저장하고, 상기 이전 프레임의 디코딩 처리된 데이터는 상기 프레임 메모리로부터 읽어낸 데이터임을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 디코딩 처리하는 단계는 움직임 벡터에 근거하여 비디오 디코더의 프레임 메모리에서 읽어낸 이전 프레임의 디코딩 처리된 데이터를 이용하여 움직임 보상 처리를 실행하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 디코딩 처리하는 단계는 상기 입력되는 비디오 압축 영상 스트림으로부터 이산 코사인 부호화 계수를 추출하여 가변 길이 부호화를 역으로 수행하여 가변 복호 처리된 데이터 및 움직임 벡터를 생성시키는 단계, 상기 가변 복호 처리된 데이터를 입력하여 역 양자화 처리하는 단계, 상기 역 양자화 처리된 데이터를 입력하여 역 이산 코사인 변환 처리를 실행하는 단계, 상기 움직임 벡터를 이용하여 이전 프레임의 디코딩 처리된 데이터로부터 움직임 보상용 데이터를 생성시키는 단계 및, 상기 역 코사인 변환 처리된 데이터에 상기 움직임 보상용 데이터를 더하여 현재 프레임의 디코딩 처리된 데이터를 생성시키는 단계를 포함하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 디코딩 처리하는 단계는 상기 현재 프레임의 디코딩 처리된 데이터를 비디오 디코더의 프레임 메모리에 저장하는 단계를 더 포함하고, 상기 이전 프레임의 디코딩 처리된 데이터는 상기 프레임 메모리로부터 읽어낸 데이터임을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 응답 속도 보상 처리된 영상 데이터를 액정 표시 장치에 디스플레이시키는 단계를 더 포함하는 것이 바람직하다.
상기 다른 과제를 달성하기 위한 본 발명의 일실시 예에 따른 영상 복원 장치는 비디오 압축 영상 스트림을 디코딩 처리하여 복원하는 비디오 디코더, 상기 비디오 디코더에서 생성되는 현재 프레임의 디코딩 처리된 영상 데이터를 입력하여, 라인 단위의 데이터로 변환시켜 출력하는 제1변환기, 상기 비디오 디코더에서 생성되는 이전 프레임의 디코딩 처리된 영상 데이터를 입력하여, 라인 단위의 데이터로 변환시켜 출력하는 제2변환기 및, 상기 제1변환기에서 출력되는 현재 프레임의 디코딩 처리된 영상 데이터와 상기 제2변환기에서 출력되는 이전 프레임의 디코딩 처리된 데이터의 차분에 근거하여 액정 표시 장치의 반응 속도를 고려한 보정된 영상 데이터를 생성시키는 응답 속도 보상 회로를 포함함을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 비디오 디코더에서 생성되는 현재 프레임의 디코딩 처리된 영상 데이터 및 이전 프레임의 디코딩 처리된 영상 데이터는 각각 블록 단위로 처리된 영상 데이터임을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 비디오 디코더는 프레임 메모리를 포함하고, 현재 프레임의 디코딩 처리된 영상 데이터를 상기 프레임 메모리에 저장하고, 상기 프레임 메모리에 저장된 영상 데이터를 1 프레임 시간 경과 후에 읽어내어 이전 프레임의 디코딩 처리된 영상 데이터를 생성시키는 것을 특징으로 한다.
본 발명의 일실시 예에 따르면, 상기 비디오 디코더는 상기 프레임 메모리에서 읽어낸 이전 프레임의 디코딩 처리된 영상 데이터를 이용하여 움직임 벡터에 근거하여 움직임 보상 처리를 실행하는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 비디오 디코더는 상기 비디오 압축 영상 스트림으로부터 이산 코사인 부호화 계수를 추출하여 가변 길이 부호화를 역으로 수행하여 가변 복호 처리된 데이터 및 움직임 벡터를 생성시키는 가변 복호기, 상기 가변 복호 처리된 데이터를 입력하여 역 양자화 처리를 실행하는 역 양자화기, 상기 역 양자화 처리된 데이터를 입력하여 역 이산 코사인 변환 처리를 실행하는 역 이산 코사인 변환기, 상기 움직임 벡터를 이용하여 이전 프레임의 디코딩 처리된 데이터를 입력하여 움직임 보상용 데이터를 생성시키는 움직임 보상기, 상기 역 코사인 변환 처리된 데이터에 상기 움직임 보상용 데이터를 더하여 현재 프레임의 디코딩 처리된 데이터를 생성시키는 합산기 및, 상기 합산기에서 생성되는 현재 프레임의 디코딩 처리된 데이터를 저장하고, 1프레임 지연시킨 이전 프레임의 디코딩 처리된 데이터를 읽어내어 출력하는 프레임 메모리를 포함하는 것이 바람직하다다.
본 발명의 일실시 예에 따르면, 상기 응답 속도 보상 회로는 상기 제1변환기에서 출력되는 현재 프레임의 디코딩 처리된 영상 데이터와 상기 제2변환기에서 출력되는 이전 프레임의 디코딩 처리된 데이터의 차분에 근거하여 룩업 테이블을 이용하여 현재 프레임 데이터보다 더 크거나 더 작은 계조 전압 레벨을 갖는 보정된 프레임 데이터를 생성시키는 것이 바람직하다.
본 발명의 일실시 예에 따르면, 상기 영상 복원 장치를 구성하는 수단들을 단일의 집적 회로로 설계하는 것이 바람직하다.
본 발명에 의하면 비디오 디코더 및 응답 속도 보상 장치에서 프레임 메모리를 공용으로 사용하여 비디오 디코딩 처리 및 응답 속도 보상 처리를 실행함으로써, 응답 속도 보상 처리를 위하여 프레임 메모리를 별도로 추가하지 않아도 되는 효과가 발생된다. 또한, 비디오 디코더와 응답 속도 보상 장치의 회로를 단일의 칩에 설계할 수 있게 되어 회로 사이즈를 줄일 수 있을 뿐만 아니라, LVDS(Low Voltage Differential Signals) 케이블 대신에 저속의 케이블로 대체할 수 있는 효과가 발생된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
우선, 본 발명과 관련된 영상 복원 시스템에 대하여 설명하기로 한다.
도 1에 도시된 바와 같이, 영상 복원 시스템은 안테나(110), 복조기(120), 채널 디코더(130), 비디오 디코더(140) 및 액정 표시 장치(150)로 구성된다.
도 1의 영상 복원 시스템의 동작을 살펴보면 다음과 같다.
안테나(110)를 통하여 수신되는 변조된 방송 신호는 복조기(120)에서 복조 처리하여 기저대역의 디지털 신호로 변환된다. 그리고 나서, 채널 디코더(130)는 복조된 디지털 방송 신호를 입력하여, 전송되는 채널에서 발생되는 오류를 정정하기 위한 디코딩 처리를 실행한다. 다음으로, 비디오 디코더(140)는 채널 디코딩 처리된 압축된 영상 신호를 입력하여, 디코딩 처리한 후에 복원된 영상 신호를 액정 표시 장치(150)로 출력한다.
액정 표시 장치(150)는 입력되는 복원된 영상 신호를 응답 속도 보상 처리를 실행한 후에, 액정 소자를 이용하여 영상을 디스플레이시킨다.
비디오 디코더(140)의 세부적인 회로 구성을 도 2에 도시하였다.
도 2에 도시된 바와 같이, 비디오 디코더(140)는 가변 길이 복호기(210), 역양자화기(220), 역 이산 코사인 변환기(230), 합산기(240), 프레임 메모리(250) 및 움직임 보상기(260)로 구성된다.
가변 길이 복호기(210)는 비디오 압축 스트림(Vi)을 입력하여, 매크로 블록 단위로 움직임 벡터와 코딩된 에러 계수 데이터를 디코딩한다. 여기에서, 움직임 벡터는 기준 화상으로부터 재구성된 화상에 대해 비디오 데이터의 매크로 블록의 위치 변화를 나타낸다. 그리고, 에러 계수 데이터는 인접 비디오 화상 데이터 사이의 차이를 나타낸다.
가변 길이 복호기(210)에서 디코딩된 에러 계수 데이터의 블록은 역 양자화기(220)에서 양자화 테이블을 이용하여 역 양자화 처리된 후에, 역이산 코사인 변환기(230)에서 역 이산 코사인 변환 처리된다.
움직임 보상기(260)는 프레임 메모리(250)로부터 이전 프레임의 기준 매크로 블록을 패치하고, 움직임 벡터(MV)를 이용하여 움직임 보상용 데이터를 생성시킨다.
합산기(240)는 역이산 코사인 변환된 데이터에 움직임 보상용 데이터를 더하여 디코딩 처리된 현재 프레임의 복원된 데이터(Va)를 생성시킨다. 현재 프레임의 디코딩 처리된 데이터는 다음 프레임의 디코딩 처리를 위하여 프레임 메모리(250)에 저장된다.
참고적으로, MPEG에서는 첫 번째 디코딩하는 픽쳐 타입이 I픽쳐이며, I픽쳐는 자신의 정보만으로 부호화되었기 때문에 움직임 보상없이 역 이산 코사인 변환된 데이터를 복원 데이터로 출력한다. 이어서 디코딩되는 P픽쳐 및 B픽쳐는 프레임 메모리(250)에 저장된 이전 프레임의 디코딩된 데이터들을 참조하여 움직임 보상을 실행하여 복원된다.
이와 같이, 비디오 디코딩 처리를 실행하기 위해서는 프레임 메모리(250)를 필요로 한다.
다음으로, 도 1의 액정 표시 장치(150)에 사용되는 액정 소자의 응답 속도가 비교적 낮은 단점을 보완하기 위하여 응답 속도 보상 장치를 사용한다.
도 3에 도시된 바와 같이 응답 속도 보상 장치는 프레임 메모리(310) 및 응상 속도 보상 회로(320)로 구성된다.
프레임 메모리(310)에는 복원된 현재 프레임의 데이터(V'a)가 저장되고, 또한 프레임 메모리(310)에서 1프레임 지연된 이전 프레임의 데이터(V'a-1)를 읽어내어 응답 속도 보상 회로(320)로 출력시킨다.
응답 속도 보상 회로(320)는 DCC(Dynamic Capacitance Compensation) 회로가 일반적으로 사용된다. DCC 회로는 현재 프레임 데이터(V'a)와 이전 프레임 데이터(V'a-1)의 값을 비교하고, 비교 결과에 따라 룩업 테이블을 이용하여 현재 영상 프레임 데이터보다 더 크거나 더 작은 계조 전압 레벨을 갖는 영상 프레임 데이터(Vb)를 출력함으로써 액정의 반응속도를 개선하는 회로이다.
이와 같이 응답 속도 보상 장치는 프레임 메모리(310)를 필요로 한다.
도 2 및 도 3을 참조하면, 비디오 디코더 및 응답 속도 보상 장치는 각각 프레임 메모리를 사용한다는 사실을 알 수 있다.
본 발명에서는 비디오 디코더에서 사용하는 프레임 메모리를 이용하여 응답 속도 보상 장치에 별도의 프레임 메모리를 추가하지 않고도 응답 속도 보상 처리를 수행하는 방안을 제안하고자 한다. 즉, 본 발명에서는 비디오 디코더 및 응답 속도 보상 장치에서 하나의 프레임 메모리를 공용으로 사용하는 기술을 제안하였다.
그러면, 본 발명에서 제안하는 영상 복원 장치에 대하여 설명하기로 한다.
도 4에 도시된 바와 같이, 본 발명의 일실시 예에 따른 영상 복원 장치는 가변 길이 복호기(410), 역 양자화기(420), 역 이산 코사인 변환기(430), 합산기(440), 프레임 메모리(450), 움직임 보상기(460), 제1,2변환기(470,480) 및 응답 속도 보상 회로(490)를 구비한다.
비디오 디코더를 구성하는 가변 길이 복호기(410), 역 양자화기(420), 역 이산 코사인 변환기(430), 합산기(440), 프레임 메모리(450) 및 움직임 보상기(460)는 도 2에 도시된 가변 길이 복호기(210), 역양자화기(220), 역이산 코사인 변환기(230), 합산기(240), 프레임 메모리(250) 및 움직임 보상기(260)와 동등한 구성 수단으로 동일한 동작을 실행하므로 중복된 설명을 피하기로 한다.
비디오 디코더는 매크로 블록 단위로 데이터를 처리하여 복원시키므로 합산기(440)에서 출력되는 현재 프레임의 디코딩 처리된 데이터(Va)는 매크로 블록 단위의 데이터에 해당된다. 또한, 프레임 메모리(450)에서 읽어내어 움직임 보상기(460)로 출력되는 이전 프레임의 디코딩 처리된 데이터도 매크로 블록 단위의 데이터에 해당된다.
그런데, 응답 속도 보상 회로(490)에서 처리하는 데이터는 라인 단위의 데이터이다. 따라서, 비디오 디코더에서 처리된 데이터를 직접 응답 속도 보상 회로(490)에 입력하여 사용할 수는 없다.
이를 보완하기 위하여, 제1,2변환기(470,480)는 비디오 디코더에서 생성되는 디코딩 처리된 블록 단위의 데이터들을 라인 단위의 데이터로 변환시켜 응답 속도 보상 회로(490)로 출력시키는 역할을 한다.
즉, 제1변환기(470)는 비디오 디코더의 합산기(440)에서 출력되는 현재 프레임의 디코딩된 블록 단위의 데이터(Va)를 입력하여, 라인 단위의 데이터(V'a)로 변환시켜 출력한다.
그리고, 제2변환기(480)는 비디오 디코더의 프레임 메모리(450)에서 읽어낸 이전 프레임의 디코딩된 블록 단위의 데이터를 입력하여, 라인 단위의 데이터(V'a-1)로 변환시켜 출력한다.
그러면, 응답 속도 보상 회로(490)는 제1,2변환기(470,480)에서 각각 변환되어 출력되는 현재 프레임의 디코딩된 데이터(V'a) 및 이전 프레임의 디코딩된 데이터(V'a-1)를 입력하여, 현재 프레임의 디코딩된 데이터(V'a)와 이전 프레임의 디코딩된 데이터(V'a-1)의 차분에 근거하여 현재 프레임의 디코딩된 데이터보다 더 크거나 더 작은 계조 전압 레벨을 갖는 영상 프레임 데이터(Vb)를 출력함으로써 액정 소자의 반응속도를 개선시킨다.
이와 같이, 응답 속도 보상 장치에서 별도의 프레임 메모리를 사용하지 않고, 비디오 디코더에서 발생되는 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 이용하여 응답 속도 보상 처리를 실행할 수 있게 되었다. 즉, 비디오 디코더 및 응답 속도 보상 장치에서 프레임 메모리를 공용으로 사용하여 비디오 디코딩 처리 및 응답 속도 보상 처리를 실행할 수 있게 되었다.
본 발명에서는 도 4에 도시된 비디오 디코더와 응답 속도 보상 회로를 포함하는 영상 복원 장치의 회로를 하나의 칩(chip)을 설계할 수 있다. 이 경우에 기존 에 고속으로 입력되어야 했던 액정 표시 장치로의 데이터 전송 속도를 낮출 수 있으며, 이로 인해 고속의 LVDS(Low Voltage Differential Signals) 케이블 대신에 저속의 다른 케이블로 대체하는 것이 가능해졌다.
다음으로, 본 발명에 따른 신호 처리 장치에서의 메모리 절감 방법을 적용하는 신호 처리를 도 5를 참조하여 시계열적으로 설명하기로 한다.
우선, 영상 복원 장치로 비디오 압축 영상 스트림을 입력한다(S501). 비디오 압축 영상 스트림은 일 예로서 안테나를 통하여 수신되는 디지털 방송 신호를 복조하여 채널 디코딩 처리된 신호가 될 수 있다.
다음으로, 입력된 비디오 압축 영상 스트림을 디코딩 처리한다(S502). 비디오 디코딩 처리는 비디오 압축 영상 스트림을 순차적으로 가변 길이 복호 처리/역 양자화 처리/역 이산 코사인 변환 처리한 후에, 이전 프레임의 디코딩 처리된 기준 매크로 블록의 데이터로부터 생성된 움직임 보상용 데이터와 역 이산 코사인 변환 처리된 데이터를 더하여 현재 프레임의 디코딩 처리된 데이터를 생성시키는 방식으로 실행된다.
다음으로, 비디오 디코딩 처리 과정에서 생성되는 이전 프레임의 디코딩 처리된 데이터 및 현재 프레임의 디코딩 처리된 데이터를 추출한다(S503).
단계503(S503)에서 추출된 블록 단위의 데이터를 라인 단위의 데이터로 변환시킨다(S504). 즉, 비디오 디코딩 처리 과정에서 생성되는 이전 프레임의 디코딩 처리된 데이터 및 현재 프레임의 디코딩 처리된 데이터는 각각 매크로 블록 단위의 데이터이다. 이에 따라서, 응답 속도 보상 처리를 위하여 라인 단위의 데이터로 변 환시키는 처리를 실행할 필요가 있다. 일 예로서 블록 단위의 데이터를 버퍼에 저장하고 나서, 버퍼에 저장된 데이터를 라인 단위로 독출하는 방식으로 변환 처리를 할 수 있다.
그리고 나서, 단계504(S504)에서 라인 단위로 변환된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터의 차분을 구하고, 구한 차분 값에 근거하여 룩업 테이블을 이용하여 응답 속도 보상 처리를 실행한다(S505).
이와 같은 방법에 의하여 비디오 디코더 및 응답 속도 보상 장치에서 하나의 프레임 메모리를 공용으로 사용하여 비디오 디코딩 처리 및 응답 속도 보상 처리를 실행할 수 있게 되었다.
도 1은 본 발명과 관련된 영상 복원 시스템의 구성도이다.
도 2는 도 1에 기재된 비디오 디코더의 세부 구성도이다.
도 3은 본 발명과 관련된 응답 속도 보상 장치의 구성도이다.
도 4는 본 발명에 따른 영상 복원 장치의 구성도이다.
도 5는 본 발명에 따른 신호 처리 장치에서의 메모리 절감 방법이 적용된 신호 처리의 흐름도이다.

Claims (14)

  1. 입력되는 비디오 압축 영상 스트림을 디코딩 처리하는 단계;
    상기 디코딩 처리 단계에서 발생되는 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 입력하는 단계; 및
    상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 이용하여 응답 속도 보상 처리를 실행하는 단계를 포함함을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  2. 제1항에 있어서, 상기 응답 속도 보상 처리를 실행하는 단계는
    상기 입력된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터를 각각 블록 단위에서 라인 단위로 변환하여 출력시키는 단계; 및
    상기 라인 단위로 변환된 이전 프레임의 디코딩 처리된 데이터와 현재 프레임의 디코딩 처리된 데이터의 차분에 근거하여 액정 표시 장치의 반응 속도를 고려한 보정된 영상 데이터를 생성시키는 단계를 포함함을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  3. 제1항에 있어서, 상기 디코딩 처리하는 단계에서 생성되는 현재 프레임의 디코딩 처리된 데이터는 비디오 디코더의 프레임 메모리에 저장하고, 상기 이전 프레임의 디코딩 처리된 데이터는 상기 프레임 메모리로부터 읽어냄을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  4. 제1항에 있어서, 상기 디코딩 처리하는 단계는 움직임 벡터에 근거하여 비디오 디코더의 프레임 메모리에서 읽어낸 이전 프레임의 디코딩 처리된 데이터를 이용하여 움직임 보상 처리를 실행함을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  5. 제1항에 있어서, 상기 디코딩 처리하는 단계는
    상기 입력되는 비디오 압축 영상 스트림으로부터 이산 코사인 부호화 계수를 추출하여 가변 길이 부호화를 역으로 수행하여 가변 복호 처리된 데이터 및 움직임 벡터를 생성시키는 단계;
    상기 가변 복호 처리된 데이터를 입력하여 역 양자화 처리하는 단계;
    상기 역 양자화 처리된 데이터를 입력하여 역 이산 코사인 변환 처리를 실행하는 단계;
    상기 움직임 벡터를 이용하여 이전 프레임의 디코딩 처리된 데이터로부터 움직임 보상용 데이터를 생성시키는 단계; 및
    상기 역 코사인 변환 처리된 데이터에 상기 움직임 보상용 데이터를 더하여 현재 프레임의 디코딩 처리된 데이터를 생성시키는 단계를 포함함을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  6. 제5항에 있어서, 상기 디코딩 처리하는 단계는 상기 현재 프레임의 디코딩 처리된 데이터를 비디오 디코더의 프레임 메모리에 저장하는 단계를 더 포함하고, 상기 이전 프레임의 디코딩 처리된 데이터는 상기 프레임 메모리로부터 읽어냄을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  7. 제1항에 있어서, 상기 응답 속도 보상 처리된 영상 데이터를 액정 표시 장치에 디스플레이시키는 단계를 더 포함함을 특징으로 하는 신호 처리 장치에서의 메모리 절감 방법.
  8. 비디오 압축 영상 스트림을 디코딩 처리하여 복원하는 비디오 디코더;
    상기 비디오 디코더에서 생성되는 현재 프레임의 디코딩 처리된 영상 데이터를 입력하여, 라인 단위의 데이터로 변환시켜 출력하는 제1변환기;
    상기 비디오 디코더에서 생성되는 이전 프레임의 디코딩 처리된 영상 데이터를 입력하여, 라인 단위의 데이터로 변환시켜 출력하는 제2변환기; 및
    상기 제1변환기에서 출력되는 현재 프레임의 디코딩 처리된 영상 데이터와 상기 제2변환기에서 출력되는 이전 프레임의 디코딩 처리된 데이터의 차분에 근거하여 액정 표시 장치의 반응 속도를 고려한 보정된 영상 데이터를 생성시키는 응답 속도 보상 회로를 포함함을 특징으로 하는 영상 복원 장치.
  9. 제8항에 있어서, 상기 비디오 디코더에서 생성되는 현재 프레임의 디코딩 처 리된 영상 데이터 및 이전 프레임의 디코딩 처리된 영상 데이터는 각각 블록 단위로 처리된 영상 데이터임을 특징으로 하는 영상 복원 장치.
  10. 제8항에 있어서, 상기 비디오 디코더는 프레임 메모리를 포함하고, 현재 프레임의 디코딩 처리된 영상 데이터를 상기 프레임 메모리에 저장하고, 상기 프레임 메모리에 저장된 영상 데이터를 1 프레임 시간 경과 후에 읽어내어 이전 프레임의 디코딩 처리된 영상 데이터를 생성시킴을 특징으로 하는 영상 복원 장치.
  11. 제10항에 있어서, 상기 비디오 디코더는 상기 프레임 메모리에서 읽어낸 이전 프레임의 디코딩 처리된 영상 데이터를 이용하여 움직임 벡터에 근거하여 움직임 보상 처리를 실행함을 특징으로 하는 영상 복원 장치.
  12. 제8항에 있어서, 상기 비디오 디코더는
    상기 비디오 압축 영상 스트림으로부터 이산 코사인 부호화 계수를 추출하여 가변 길이 부호화를 역으로 수행하여 가변 복호 처리된 데이터 및 움직임 벡터를 생성시키는 가변 복호기;
    상기 가변 복호 처리된 데이터를 입력하여 역 양자화 처리를 실행하는 역 양자화기;
    상기 역 양자화 처리된 데이터를 입력하여 역 이산 코사인 변환 처리를 실행하는 역 이산 코사인 변환기;
    상기 움직임 벡터를 이용하여 이전 프레임의 디코딩 처리된 데이터를 입력하여 움직임 보상용 데이터를 생성시키는 움직임 보상기;
    상기 역 코사인 변환 처리된 데이터에 상기 움직임 보상용 데이터를 더하여 현재 프레임의 디코딩 처리된 데이터를 생성시키는 합산기; 및
    상기 합산기에서 생성되는 현재 프레임의 디코딩 처리된 데이터를 저장하고, 1프레임 지연시킨 이전 프레임의 디코딩 처리된 데이터를 읽어내어 출력하는 프레임 메모리를 포함함을 특징으로 하는 영상 복원 장치.
  13. 제8항에 있어서, 상기 응답 속도 보상 회로는 상기 제1변환기에서 출력되는 현재 프레임의 디코딩 처리된 영상 데이터와 상기 제2변환기에서 출력되는 이전 프레임의 디코딩 처리된 데이터의 차분에 근거하여 룩업 테이블을 이용하여 현재 프레임 데이터보다 더 크거나 더 작은 계조 전압 레벨을 갖는 보정된 프레임 데이터를 생성시킴을 특징으로 하는 영상 복원 장치.
  14. 제8항에 있어서, 상기 영상 복원 장치를 구성하는 수단들을 단일의 집적 회로로 설계함을 특징으로 하는 영상 복원 장치.
KR1020080030302A 2008-04-01 2008-04-01 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치 KR20090105061A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080030302A KR20090105061A (ko) 2008-04-01 2008-04-01 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치
US12/385,123 US20090245388A1 (en) 2008-04-01 2009-03-31 Memory saving method performed in signal processing apparatus and image restoring device using the memory saving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080030302A KR20090105061A (ko) 2008-04-01 2008-04-01 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치

Publications (1)

Publication Number Publication Date
KR20090105061A true KR20090105061A (ko) 2009-10-07

Family

ID=41117167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080030302A KR20090105061A (ko) 2008-04-01 2008-04-01 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치

Country Status (2)

Country Link
US (1) US20090245388A1 (ko)
KR (1) KR20090105061A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041281A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 표시 장치에 의해서 표시되는 영상 데이터를 처리하는 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160057436A1 (en) * 2014-08-22 2016-02-25 Sharp Kabushiki Kaisha Video processing apparatus and video display apparatus

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3548136B2 (ja) * 2001-06-01 2004-07-28 三洋電機株式会社 画像処理装置
JP3767582B2 (ja) * 2003-06-24 2006-04-19 セイコーエプソン株式会社 画像表示装置、画像表示方法及び画像表示プログラム
CN101036179A (zh) * 2004-10-04 2007-09-12 皇家飞利浦电子股份有限公司 用于显示器驱动器的过驱动技术
KR100612871B1 (ko) * 2004-11-11 2006-08-14 삼성전자주식회사 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법
KR100634531B1 (ko) * 2004-12-29 2006-10-16 삼성전자주식회사 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법
US20090087114A1 (en) * 2007-09-28 2009-04-02 Advanced Micro Devices Response Time Compression Using a Complexity Value of Image Information

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041281A (ko) * 2009-10-15 2011-04-21 삼성전자주식회사 표시 장치에 의해서 표시되는 영상 데이터를 처리하는 장치 및 방법

Also Published As

Publication number Publication date
US20090245388A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5358482B2 (ja) 表示駆動回路
US8073269B2 (en) Image decoding apparatus and image decoding method
US8923389B1 (en) Unified scaling with differential coding for internal bit depth extension and reference frame compression
JP3767582B2 (ja) 画像表示装置、画像表示方法及び画像表示プログラム
JPH08116539A (ja) 動画像符号化装置と動画像符号化方法
US6650706B2 (en) Frequential-based data modifying method and device
US8707149B2 (en) Motion compensation with error, flag, reference, and decompressed reference data
KR0121162B1 (ko) 디지탈 티브이의 영상움직임 보상장치
KR20090105061A (ko) 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치
KR20080045516A (ko) Ｒｇｂ 영상의 부호화 및 복호화 방법과 그 장치
JP2007531450A (ja) デジタルビデオ信号処理方法、デジタルビデオ信号処理システム
KR100798386B1 (ko) 영상 압축방법과 신장방법 및 그 장치
JP2010135885A (ja) 画像符号化装置および画像符号化方法
JP2009010612A (ja) 画像圧縮装置および画像圧縮方法
JP2007208796A (ja) 映像信号の符号化伝送及び復号方法
JP2002152755A (ja) 映像ストリーム間のトランスコード方法、およびトランスコーダ、並びにトランスコード方法のプログラムを記録した記録媒体
US8929446B1 (en) Combiner processing system and method for support layer processing in a bit-rate reduction system
KR20060059772A (ko) 영상신호의 엔코딩/디코딩시에 영상블록을 위한 모션벡터를베이스 레이어 픽처의 모션벡터로부터 유도하는 방법 및장치
JP2000023063A (ja) 映像再生装置及び再生方法
JPH1165535A (ja) 画像表示装置の駆動回路と駆動方法
JP2010074705A (ja) トランスコーディング装置
JP2005507620A (ja) 圧縮
KR0129576B1 (ko) 영상 복호기에 있어서의 반픽셀 움직임 보상회로
KR100255773B1 (ko) 디지탈 티브이 수신 디코더 장치의 역 이산코사인변환기
JP2000059789A (ja) 動画像符号列変換装置及びその方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application