KR100634531B1 - 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 - Google Patents

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 Download PDF

Info

Publication number
KR100634531B1
KR100634531B1 KR1020040115072A KR20040115072A KR100634531B1 KR 100634531 B1 KR100634531 B1 KR 100634531B1 KR 1020040115072 A KR1020040115072 A KR 1020040115072A KR 20040115072 A KR20040115072 A KR 20040115072A KR 100634531 B1 KR100634531 B1 KR 100634531B1
Authority
KR
South Korea
Prior art keywords
coefficients
dimensional
block
pixel values
bit string
Prior art date
Application number
KR1020040115072A
Other languages
English (en)
Other versions
KR20060076597A (ko
Inventor
김우식
조대성
이승우
이상조
비리노브드미트리
김우철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040115072A priority Critical patent/KR100634531B1/ko
Priority to US11/300,315 priority patent/US7778471B2/en
Publication of KR20060076597A publication Critical patent/KR20060076597A/ko
Application granted granted Critical
Publication of KR100634531B1 publication Critical patent/KR100634531B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/02—Handling of images in compressed format, e.g. JPEG, MPEG
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법이 개시된다. 이 장치는 라인 단위로 읽어들인 화상의 화소값들을 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성하는 1차원 블록 부호화부, 생성된 비트열을 저장하는 메모리, 메모리에 저장된 비트열을 역양자화 및 역변환하여 복호화하는 1차원 블록 복호화부 및 현재 프레임의 화소값들과 1차원 블록 복호화부에서 복호화 된 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 한다. 따라서, 본 발명에 따르면, 액정 표시장치의 동적 캐패시턴스 보상에 있어서 라인 단위로 부호화 및 복호화를 수행함으로 인해, 실시간 화상 데이터 처리가 용이하고, 화상 데이터의 화소값들을 저장하는 메모리의 수를 줄임으로써, 메모리의 절감 효과를 가져오며, 메모리의 수를 줄임으로 인해 메모리 인터페이스의 핀 수를 감소시켜 칩 사이즈를 줄이고, 시각적으로 화상의 열화가 거의 발생하지 않으면서도 부호화 시에 압축 효율을 높인다.

Description

액정 표시장치의 동적 캐패시턴스 보상장치 및 방법{Apparatus and method for dynamic capacitance compensation of a liquid crystal display}
도 1은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 설명하기 위한 일 실시예의 블록도이다.
도 2a 및 도 2b는 1차원 블록의 일 예를 나타내는 도면이다.
도 3은 도 1에 도시된 1차원 블록 부호화부를 설명하기 위한 일 실시예의 블록도이다.
도 4는 도 3에 도시된 공간상 예측부를 설명하기 위한 일 실시예의 블록도이다.
도 5a 내지 도 5c는 1 차원 블록에 해당하는 8*1 블록에 대한 예측 방향의 일 예를 나타내는 도면이다.
도 6은 4*1의 1차원 블록의 화소값들 및 윗열 인접블록들의 화소값들의 일 예를 나타내는 도면이다.
도 7은 8*1의 1차원 변환블록에 대해 3개로 분류된 구분 모드의 종류를 나타내는 도면이다.
도 8a 내지 도 8d는 도 7의 3개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다.
도 9는 도 3에 도시된 비트깊이 결정 제어부를 설명하기 위한 일 실시예의 블록도이다.
도 10은 도 1에 도시된 1차원 블록 복호화부를 설명하기 위한 일 실시예의 블록도이다.
도 11은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 설명하기 위한 일 실시예의 플로차트이다.
도 12는 도 11에 도시된 제600 단계를 설명하기 위한 일 실시예의 플로차트이다.
도 13은 도 12에 도시된 제700 단계를 설명하기 위한 일 실시예의 플로차트이다.
도 14는 도 12에 도시된 제708단계를 설명하기 위한 일 실시예의 플로차트이다.
도 15는 도 11에 도시된 제608 단계를 설명하기 위한 일 실시예의 플로차트이다.
〈도면의 주요 부호에 대한 간단한 설명〉
100: 1차원 블록 부호화부 102: 제1 버퍼
104: 메모리 106: 제2 버퍼
108: 1차원 블록 복호화부 110: 보상 화소값 검출부
200: 공간상 예측부 202: RGB 신호 부호화부
204: 변환 및 양자화부 206: 제1 역양자화 및 역변환부
208: 제1 RGB 신호 복호화부 210: 제1 공간상 예측 보상부
212: 모드 결정부 214: 비트깊이 결정 제어부
216: 비트 깊이 재설정부 218: 비트열 생성부
300: 예측방향 결정부 302: 화소값 필터링부
304: 화소값 예측부 400: 계수 범위 검사부
402: 플래그 정보 설정부 404: 비트 깊이 결정부
500: 비트 깊이 복호화부 502: 모드 복호화부
504: 플래그 정보 복호화부 506: 계수 복호화부
508: 제2 역양자화 및 역변환부 510: 제2 RGB 신호 복호화부
512: 제2 공간상 예측 보상부
본 발명은 액정 표시장치(LCD: liquid crystal display)에 적용되는 동적 캐패시턴스 보상(DCC: Dynamic Capacitance Compensation)에 관한 것으로, 보다 상세하게는 실시간 화상 데이터 처리가 용이하고, 메모리의 크기를 줄이면서도 화질 열화가 적은 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법에 관한 것이다.
액정 표시장치(LCD)는 2개의 유리판사이에 액정을 주입해 배열한 후 전기적인 압력을 가해 각 액정분자의 배열을 변화시켜, 이때 일어나는 광학적 변화를 이용해 문자·영상을 나타내는 장치이다. 액정 표시장치는 1.5[V] 내지 2[V]의 전원 에서 작동하고 소비전력이 적어서 시계, 계산기, 노트북컴퓨터 등에 많이 사용되는 디스플레이 기기이다.
액정 표시장치의 문제점 중의 하나는 응답 속도가 느리기 때문에 이전의 화상이 현재의 화상의 값과 합쳐져서 블러링(blurring)이 발생하게 된다. 일반적으로 한 프레임(frame)의 지속 시간은 16.7[㎳] 정도이다. 액정 물질 양단에 전압이 가해질 때, 액정 물질이 응답하는데 시간이 걸린다. 따라서, 의도하는 화소값이 표현되기 위해서는 시간 지연이 필요하게 되며, 이러한 시간 지연으로 인해 블러링이 발생하게 되는 것이다.
이러한, 이러한 액정 표시장치에 대한 응답 속도의 개선을 위해 동적 캐패시턴스 보상(DCCC: Dynamic Capacitance Compensation) 방식이 적용된다. 동적 캐패시턴스 보상은 임의의 화소에 대한 이전 프레임의 화소값과 현재 프레임의 화소값의 차이를 구하여, 이러한 화소값의 차이에 비례하는 값을 현재 화소값에 더해서 출력되도록 하는 방식을 말한다. 동적 캐패시턴스 보상을 수행하기 위해서는 이전 프레임에 대한 화소값들을 메모리에 저장하고 있어야 한다.
그러나, 이전 프레임에 대한 화소값들을 압축 없이 저장하는 경우에는 이전 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 저장된 화소값들을 읽어들이는데 사용되는 리딩 메모리를 구비해야한다. 이전 프레임에 대한 화소값들을 압축 없이 저장하여 동적 캐패시턴스 보상을 원활히 수행하기 위해서는 독립적인 라이팅 메모리 및 리딩 메모리를 구비하고 있어야 한다.
따라서, 2개 이상 요구되는 메모리의 부담을 해소하기 위해 화상 데이터를 압축하는 방법을 고려할 수 있다. 즉, 부호화기를 이용해 이전 프레임의 화소값들에 대한 압축된 비트열을 메모리에 저장하고, 압축된 비트열을 복호화기를 이용해 복호화하여 현재 프레임의 화소값들과 비교하여 동적 캐패시턴스 보상을 수행한다. 종래에는 이전 프레임의 화소값들을 압축하기 위해 색상 샘플링 압축방식을 이용했다. 색상 샘플링 압축방식은 이전 프레임 화소값들을 YCbCr 변환 및 다운 샘플링 과정을 통해 화소값들을 압축하게 된다. 여기서, Y는 밝기(Luminance)를 나타내고, Cb 및 Cr는 색상(Chrominance)을 나타낸다.
그런데, 이런 색상 샘플링 압축방식은 압축에 의해 색상의 변화를 유발시킨다는 문제점이 있고, 또한, 압축효율에 있어서도 효율적이지 못하다는 문제점이 있다.
결국, 종래에는 액정 표시장치에서 동적 캐패시턴스 보상을 수행하기 위해서는 압축 없이 이전 프레임에 대한 화상 데이터의 화소값들을 저장하거나, 화질 열화를 감수하면서 색상 샘플링 방식에 의해 화상 데이터의 화소값들을 압축하는 방식을 사용하였다.
본 발명이 이루고자 하는 기술적 과제는, 라인 단위로 부호화 및 복호화를 수행할 수 있는 액정 표시장치의 동적 캐패시턴스 보상장치를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 라인 단위로 부호화 및 복호화를 수행할 수 있는 액정 표시장치의 동적 캐패시턴스 보상방법을 제공하는데 있 다.
상기의 과제를 이루기 위해, 본 발명에 따른 액정 표시장치의 동적 캐패시턴스 보상장치는 라인 단위로 읽어들인 화상의 화소값들을 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성하는 1차원 블록 부호화부, 생성된 비트열을 저장하는 메모리, 메모리에 저장된 비트열을 역양자화 및 역변환하여 복호화하는 1차원 블록 복호화부 및 현재 프레임의 화소값들과 1차원 블록 복호화부에서 복호화 된 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 한다.
상기의 다른 과제를 이루기 위해, 본 발명에 따른 액정 표시장치의 동적 캐패시턴스 보상방법은 라인 단위로 읽어들인 화상의 화소값들을 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성하는 단계, 생성된 비트열을 메모리에 저장하는 단계, 저장된 비트열을 역양자화 및 역변환하여 복호화하는 단계 및 현재 프레임의 화소값들과 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 단계를 구비하는 것을 특징으로 한다.
이하, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치를 설명하 기 위한 일 실시예의 블록도로서, 1차원 블록 부호화부(100), 제1 버퍼(102), 메모리(104), 제2 버퍼(106), 1차원 블록 복호화부(108) 및 보상 화소값 검출부(110)로 구성된다.
1차원 블록 부호화부(100)는 라인 단위로 읽어들인 화상의 화소값들을 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성한다. 1차원 블록은 라인 단위로 읽어들인 화상의 화소값들을 라인 단위 중 소정 화소단위로 나눈 블록을 의미한다.
도 2a 및 도 2b는 1차원 블록의 일 예를 나타내는 도면이다. 도 2a는 8*1의 1차원 블록을 나타내고, 도 2b는 4*1의 1차원 블록을 예시한 것이다. 도 2a 및 도 2b에 도시된 바와 같이, 1차원 블록은 라인 단위로 입력된 화상 데이터를 예를 들어 8개의 화소 단위 또는 4개의 화소 단위로 구분한 것이다. 라인단위로 입력된 화상 데이터에 대한 1차원 블록의 구분 단위는 전술한 예 이외에도 다양한 화소 단위에 의해 구성할 수 있다.
1차원 블록 부호화부(100)는 현재 프레임(Fn)에 대한 화상의 화소값들을 라인 단위로 읽어들이고, 읽어들인 라인 단위의 화소들을 4개 또는 8개 등의 화소 단위로 구분된 1차원 블록에 대해 부호화하고, 부호화한 결과를 제1 버퍼(102)로 출력한다.
도 3은 도 1에 도시된 1차원 블록 부호화부(100)를 설명하기 위한 일 실시예의 블록도로서, 공간상 예측부(200), RGB 신호 부호화부(202), 변환 및 양자화부 (204), 제1 역양자화 및 역변환부(206), 제1 RGB 신호 복호화부(208), 제1 공간상 예측 보상부(210), 모드 결정부(212), 비트깊이 결정 제어부(214), 비트깊이 재설정부(216) 및 비트열 생성부(218)로 구성된다.
공간상 예측부(200)는 공간상 인접 블록을 이용하여 1차원 블록의 화소값들을 공간상 예측하고, 예측한 결과를 RGB 신호 부호화부(202)로 출력한다. 1차원 블록과 공간적으로 인접한 공간상 인접블록을 이용하여 1차원 블록의 공간상 중복성을 제거하는 과정을 공간상 예측(Intra prediction)이라 한다. 즉, 공간상 예측된 화소값들은 각 컬러 성분의 1차원 블록과 공간적으로 근접한 블록으로부터 예측 방향을 추정하여 구해진 예측 화소값들을 의미한다. 공간상 예측부(200)는 제1 공간상 예측 보상부(210)의 공간상 예측 보상의 결과를 이용하여, 즉, 현재 영상 내의 복원된 블록들을 이용하여, 현재 블록과 주변 블록간의 공간상 중복성을 제거한다.
특히, 공간상 예측부(200)는 1차원 블록의 공간상 예측시 인접블록들 중 1차원 블록의 윗열에 해당하는 윗열 인접블록들의 화소값들만을 사용하여 예측하는 것을 특징으로 한다.
도 4는 도 3에 도시된 공간상 예측부(200)를 설명하기 위한 일 실시예의 블록도로서, 예측방향 결정부(300), 화소값 필터링부(302) 및 화소값 예측부(304)로 구성된다.
예측방향 결정부(300)는 1차원 블록과 공간상 인접하는 인접블록들 중 1차원 블록의 윗열 인접블록들만의 화소값들을 사용해 공간상의 예측 방향을 결정하고, 결정한 결과를 화소값 필터링부(302)로 출력한다.
도 5a 내지 도 5c는 1 차원 블록에 해당하는 8*1 블록에 대한 예측 방향의 일 예를 나타내는 도면이다. 도 5a는 8*1 블록에 대한 수직 방향으로의 공간상 예측방향을 나타내는 도면이고, 도 5b는 8*1 블록에 대한 우측 사선 방향으로의 공간상 예측방향을 나타내는 도면이고, 도 5c는 8*1 블록에 대한 좌측 사선 방향으로의 공간상 예측방향을 나타내는 도면이다. 1차원 블록에 대한 도 5a 내지 도 5c에 도시된 공간상 예측방향은 일 예에 지나지 않는 것으로, 도시된 방향 이외에 보다 다양한 공간상 예측방향이 제시될 수 있다.
도 6은 4*1의 1차원 블록의 화소값들 및 윗열 인접블록들의 화소값들의 일 예를 나타내는 도면이다. 도 6에 도시된 4*1 블록의 화소값들에 인접하는 인접 블록들의 화소값들을 이용해 공간상의 예측 방향을 결정하는 방법을 알아본다.
첫 번째 방법으로, 예측방향 결정부(300)는 각 방향마다 R, G 및 B 각각에 대한 1차원 블록의 화소값들과 윗열 인접블록의 화소값들의 차이값의 합들을 구한다. 예측방향 결정부(300)는 구해진 차이값의 합들 중 최소가 되는 값이 구해진 방향에 대해 공간상의 예측방향으로 결정한다. 도 6을 참조하면, 수직 방향에 해당하는 1차원 블록의 화소값들과 윗열 인접블록의 화소값들의 차이값은 각각 a'=a-A, b'=b-B, c'=c-C 및 d'=d-D가 된다. 이러한 수직 방향의 R, G 및 B 각각에 대한 차이값들의 합을 각각 S1 S2 및 S3이라 하자. 우측 사선 방향에 해당하는 1차원 블록의 화소값들과 윗열 인접블록의 화소값들의 차이값은 각각 a'=a-P, b'=b-A, c'=c-B 및 d'=d-C가 된다. 이러한 우측 사선 방향의 R, G 및 B 각각에 대한 차이값들의 합을 각각 S4 S5 및 S6라 하자. 좌측 사선 방향에 해당하는 1차원 블록의 화소값들과 윗열 인접블록의 화소값들의 차이값은 각각 a'=a-B, b'=b-C, c'=c-D 및 d'=d-E가 된다. 이러한 우측 사선 방향의 R, G 및 B 각각에 대한 차이값들의 합을 각각 S7 S8 및 S 9이라 하자. 구해진 차이값의 합들(S1, S2, S3, S 4, S5, S6, S7 S8 및 S9) 중 R, G 및 B 각각에 대해 차이값의 합들에 대한 크기가 자장 작은 값들을 갖는 예측방향을 R, G 및 B 각각에 대한 공간상의 예측방향으로 결정한다. 즉, S1, S4 및 S7 중 가장 작은 값을 갖는 예측 방향이 R 성분의 예측 방향으로 결정되고, 마찬가지로 S2, S5 및 S 8 중 가장 작은 값을 갖는 예측 방향이 G 성분의 예측 방향으로 결정되고, S3, S6 및 S9 중 가장 작은 값을 갖는 예측 방향이 B 성분의 예측 방향으로 결정된다.
두 번째 방법으로, 예측방향 결정부(300)는 1차원 블록의 화소값들과 윗열 인접블록의 화소값들의 차이값의 합과 각 방향에 대한 압축률이 고려된 방향 결정값을 구하여, 구해진 각 방향 결정값 중 크기가 가장 작은 값을 갖는 예측 방향을 공간상 예측 방향을 결정한다. 예측방향 결정부(300)는 다음의 수학식 1을 이용해 방향 결정값을 구한다.
[수학식 1]
C=D+λR
여기서, C는 각 방향에 대한 방향 결정값을 의미하고, D는 각 방향에 대한 현재 블록의 화소값들과 인접블록의 화소값들의 차이값의 합을 의미하고, λ는 소 정의 상수값이고, R은 각 방향에 대한 압축률을 의미한다.
세 번째 방법으로, 예측방향 결정부(300)는 예측방향 중 어느 한 방향의 예측을 위해 사용되는 윗열 인접블록들과 1차원 블록의 화소값들의 차이에 대한 합을 R, G 및 B 각각에 대해 구하고, 구해진 R, G 및 B 각각의 합들을 합산한 값이 최소에 해당하는 예측 방향을 공간상 예측을 위한 방향으로 결정할 수도 있다. 예를 들어, 도 6에 도시된 바와 같이, 각 방향에 따른 R, G 및 B 각각의 윗열 인접블록들과 1차원 블록의 화소값들의 차이에 대한 합들이 S1, S2, S3 , S4, S5, S6, S7, S8 및 S9이라 하자. 수직 방향의 R, G 및 B 각각에 대한 차이값들의 합이 각각 S1, S2 및 S3이므로, 이 S1, S2 및 S3의 합을 구하면, SV=S 1+S2+S3 이 된다. 또한, 우측 사선 방향의 R, G 및 B 각각에 대한 차이값들의 합이 각각 S4, S5 및 S6이므로, 이 S4, S5 및 S6의 합을 구하면, SR=S4+S5+S6 이 된다. 또한, 좌측 사선 방향의 R, G 및 B 각각에 대한 차이값들의 합이 각각 S7, S8 및 S9이므로, 이 S7, S 8 및 S9의 합을 구하면, SL=S7+S8+S9가 된다. 이 합들(SV, S R 및 SL) 중 값의 크기가 가장 작은 예측 방향이 공간상 예측방향으로 결정된다. 한편, R, G 및 B 각각의 합을 구할 때, 각각에 대해 가중치를 달리하여 합산할 수 있다. 예를 들어, S1이 R에 대한 화소값들의 차이에 대한 합이라고 하고, S2가 G에 대한 화소값들의 차이에 대한 합이라고 하고, S3이 B에 대한 화소값들의 차이에 대한 합이라 할 때, S1, S2 및 S3의 가중치를 달리하여 합을 구할 수도 있다. 즉, SV=0.3*S1+0.6*S2+0.1*S3 로 표현될 수 있다. 이렇게 합산되는 S1, S2 및 S3의 가중치를 달리하는 이유는 화상에 있어서 G에 대한 처리가 중요하기 때문이다. 전술한 가중치는 예시적인 것으로 다양한 가중치가 적용될 수 있다.
네 번째 방법으로, 예측방향 결정부(300)는 전술한 화소값들의 차이값들에 대한 R, G 및 B 각각의 합들을 합산한 값과 각 방향에 대한 압축률이 고려된 방향 결정값을 구하여, 구해진 각 방향 결정값 중 크기가 가장 작은 값을 갖는 예측 방향을 공간상 예측 방향을 결정한다. 방향 결정값은 전술한 수학식 1을 이용해 구한다.
화소값 필터링부(302)는 1차원 블록의 공간상 예측에 사용되는 윗열 인접블록들의 화소값들을 필터링하고, 필터링한 결과를 화소값 예측부(304)로 출력한다. 윗열 인접블록들의 화소값들을 필터링하는 이유는 윗열 인접블록들의 화소값들만을 이용하여 공간상 예측함으로 인해 나타나는 화질의 열화를 방지하기 위함이다. 도 6을 참조하여 필터링 과정을 설명한다. 수직 방향이 공간상 예측을 위한 방향으로 결정되었다면, 화소값 필터링부(302)는 예측에 사용되는 화소값 A를 A의 좌우에 인접하는 화소값들에 대한 평균값으로 필터링한다. 예를 들어, 화소값 필터링부(302)에 의해 구해진 (P+B)/2, (P+2A+B)/4, (2O+3P+6A+3B+2C)/16 등의 값들 중 어느 하나가 공간상 예측을 위해 A 대신에 사용된다. 이와 같은 방법으로, 화소값 필터링부(302)는 B 대신하여 공간상 예측에 사용되는 (A+C)/2, (A+2B+C)/4, (2P+3A+6B+3C+2D)/16 등의 값들 중 어느 하나를 구한다. 화소값 필터링부(302)는 나머지 윗열 인접블록들의 화소값들도 전술한 방식으로 필터링한다. 이렇게 필터링하는 방법은 일 예에 지나지 않으며, 보다 많은 인접블록들의 화소값들을 이용하여 필터링할 수도 있다.
화소값 예측부(304)는 윗열 인접블록들만을 사용하여 1차원 블록의 화소값들을 공간상 예측한다. 예를 들어, 화소값 예측부(304)는 수직방향, 우측 사선방향 및 좌측 사선 방향들 중 예측방향 결정부(300)에서 결정된 방향에 따라 예측한다. 도 5a 내지 도 5c에 도시된 바와 같이, 도 5a는 8*1 블록에 대한 수직 방향으로의 공간상 예측을 나타내는 도면이고, 도 5b는 8*1 블록에 대한 우측 사선 방향으로의 공간상 예측을 나타내는 도면이고, 도 5c는 8*1 블록에 대한 좌측 사선 방향으로의 공간상 예측을 나타내는 도면이다. 1차원 블록에 대한 도 5a 내지 도 5c에 도시된 공간상 예측 방향은 일 예에 지나지 않는 것으로, 도시된 방향 이외에 보다 다양한 공간상 예측방향이 제시될 수 있다.
RGB 신호 부호화부(202)는 1차원 블록의 공간상 예측의 결과에 응답하여, 1차원 블록의 R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 중복된 정보가 제거된 RGB 신호를 부호화하여 변환 및 양자화부(204)로 출력한다. RGB 신호 부호화부(202)는 R, G 및 B 각각의 색상에 대한 공간상 예측된 화소값들의 상관관계(correlation)를 이용하여 중복되는 R, G 및 B 각각의 화소값들을 제거하고, 중복된 부분이 제거된 RGB 신호를 부호화한다. 이러한 R, G 및 B 각각의 화소값들에 대한 상관관계를 이용하여 중복되는 정보를 제거하고, 중복된 부분이 제거된 RGB 신 호를 부호화하는 과정에 대한 상세한 설명은 대한민국 출원발명(출원번호 03-84714)인 "레지듀 변환을 이용한 컬러영상 부호화 및 복호화방법 및 장치"에 기술되어 있다.
변환 및 양자화부(204)는 1차원 블록마다 화소값들을 변환 및 양자화하고, 변환 및 양자화한 결과를 제1 역양자화 및 역변환부(206) 및 모드 결정부(212)로 출력한다. 변환 방식은 직교변환 부호화 방식이 적용된다. 직교 변환 부호화 방식 중에서 많이 사용되는 방식은 고속 푸리에 변환(FFT), 이산 코사인 변환(DCT: Discrete Cosine Transform), 카루넨 루베 변환(KLT), 아다마르 변환(Hadamard transform), 경사 변환(slant transform) 등이 있다. 특히, 본 발명의 변환 및 양자화부(204)는 직교변환 부호화 방식 중에서 아다마르 변환(Hadamard transform) 방식을 사용하는 것을 특징으로 한다. 아다마르 변환(Hadamard transform) 방식은 ＋1, -1의 성분으로 이루어지는 아다마르 행렬을 사용하여 변환한다. 1차원 아다마르 변환에서는 8차, 16차가 자주 사용된다. 변환 및 양자화부(204)에 의해 변환 및 양자화된 블록을 1차원 변환블록이라 한다.
제1 역양자화 및 역변환부(206)는 변환 및 양자화부(204)로부터 변환 및 양자화된 결과를 입력받아서, 1차원 변환블록의 변환 및 양자화된 계수들을 역양자화 및 역변환하고, 역양자화 및 역변환된 결과를 제1 RGB 신호 복호화부(208)로 출력한다.
제1 RGB 신호 복호화부(208)는 제1 역양자화 및 역변환부(206)로부터 역양자화 및 역변환된 결과를 입력받아서, 1차원 변환블록의 RGB 신호를 복호화하고, 복 화화한 결과를 제1 공간상 예측 보상부(210)로 출력한다.
제1 공간상 예측 보상부(210)는 제1 RGB 신호 복호화부(208)로부터 복화화한 결과를 입력받으면, 1차원 변환블록의 공간상 예측된 화소값들을 보상하고, 보상한 결과를 공간상 예측부(200)로 출력한다.
모드 결정부(212)는 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 1차원 변환블록을 구분하기 위한 구분 모드를 결정하고, 결정한 결과를 비트깊이 결정 제어부(214)로 출력한다.
구분 모드는 1차원 변환블록의 계수들이 모두 "0"에 해당하는 영역과 그렇지 않은 영역으로 1차원 변환블록을 구분하기 위한 모드이다.
도 7은 8*1의 1차원 변환블록에 대해 3개로 분류된 구분 모드의 종류를 나타내는 도면이다. 도 7에 도시된 8*1의 1차원 변환블록에서의 제1 내지 제3 구분모드의 점선으로 표시된 위치는 일 예에 지나지 않는 것으로, 구분 모드를 나타내기 위한 점선의 위치는 다른 위치에 설정할 수도 있다.
도 8a 내지 도 8d는 도 7의 3개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다.
도 8a에 도시된 바와 같이, 제1 구분 모드의 점선 위치는 1차원 변환블록의 가장 좌측에 위치해 있다. 이러한 모드를 통상 스킵 모드(skip mode)라 하는데, 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하지 않고, 계수들 모두가 "0"에 해당하는 제2 영역만이 존재함을 확인할 수 있다. 따라서, 1 차원 변환블록의 계수들 모두가 "0"에 해당하는 경우에는 구분 모드의 종류를 제1 구분 모드로서 결정한다.
도 8b에 도시된 바와 같이, 제2 구분 모드의 점선 위치는 1차원 변환블록의 3번째 계수와 네 번째 계수 사이에 위치해 있다. 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하고, 계수들 모두가 "0"에 해당하는 제2 영역도 존재함을 확인할 수 있다. 따라서, 제2 구분 모드의 점선 위치를 기준으로 1차원 변환블록의 우측의 계수들 모두가 "0"에 해당하는 경우에 구분 모드의 종류를 제2 구분 모드로서 결정한다.
도 8c는 제1 구분 모드에 대한 또 다른 일 예를 나타낸다.
도 8d에 도시된 바와 같이, 제3 구분 모드의 점선 위치는 1차원 변환블록의 가장 우측에 위치해 있다. 이때에는 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역이 존재하고, 계수들 모두가 "0"에 해당하는 제2 영역은 존재하지 않음을 확인할 수 있다. 따라서, 제3 구분 모드의 점선 위치를 기준으로 1차원 변환블록의 우측의 계수들 모두가 "0"에 해당하는 경우가 존재하지 않는 경우에 구분 모드의 종류를 제3 구분 모드로서 결정한다.
예를 들어, 모드 결정부(212)는 도 7의 제1 내지 제3 구분 모드 중 어느 하나의 구분 모드를 결정한다.
비트 깊이 결정 제어부(214)는 모드 결정부(212)로부터 결정된 구분 모드의 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정하고, 결정한 결과를 비트깊이 재설정부(216)로 출력한다.
비트 깊이(bit depth)란, 컴퓨터 그래픽에서 각각의 픽셀에 대한 정보를 저장하는 데 사용되는 비트수를 말한다. 따라서, 제2 비트 깊이는 제1 영역 계수들이 2진화되는데 사용되는 비트수를 의미한다. 소정값 범위는 사전에 미리 정해져 있다.
다음의 표 1은 소정값 범위에 따라 결정되어야 할 제2 비트 깊이를 룩 업 테이블(look up table)로 나타낸 것이다.
<표 1>
구분모드 식별정보 제1 영역계수들의 소정값 범위 제2 비트 깊이
1 -4 내지 3 3
2 -8 내지 7 4
표 1의 구분 모드 식별정보가 도 7에서 도시된 8*1의 1차원 변환블록에 대한 제2 및 제3 구분 모드의 각각의 식별정보를 나타낸다고 가정하면, 제2 구분 모드의 식별정보는 "1"이고, 제3 구분 모드의 식별정보는 "2"이다. 제1 구분 모드는 스킵 모드(skip mode)로서 표 1의 분류에 표시되지 아니하였다. 스킵 모드는 후술할 비트열 생성부(218)에서 계수들에 대한 비트열을 생성하지 아니하므로, 표 1에 표시되지 아니한 것이다.
비트깊이 결정 제어부(214)는 제2 비트 깊이의 결정을 위해 표 1과 같은 룩 업 테이블 형태의 정보를 소정 메모리에 구비하고 있다.
도 9는 도 3에 도시된 비트깊이 결정 제어부(214)를 설명하기 위한 일 실시예의 블록도로서, 계수 범위 검사부(400), 플래그 정보 설정부(402) 및 비트 깊이 결정부(404)로 구성된다.
계수 범위 검사부(400)는 제1 영역계수들 모두가 소정값 범위 내에 속하는가를 검사하고, 검사한 결과를 플래그 정보 설정부(402)로 출력한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드(여기서, 제2 구분 모드의 식별 정보는 "1"이라 가정한다)라고 가정하자. 계수 범위 검사부(400)는 제2 구분 모드의 제1 영역 계수들이 모두 "-4 내지 3"의 소정값 범위에 속하는가를 검사한다.
플래그 정보 설정부(402)는 계수 범위 검사부(400)의 검사된 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하고, 설정한 결과를 비트깊이 결정부(404)로 출력한다. 도 8b가 제2 구분 모드의 일 예를 나타내는 것으로, 도 8b에서 살펴보면, 제2 구분 모드에 의한 점선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속한다는 것을 확인할 수 있다. 제1 플래그 정보는 예를 들어, 제1 영역 계수들이 모두 "-4 내지 3"의 범위에 속한다는 것을 나타내기 위한 정보를 의미한다. 제1 플래그 정보를 2진화된 비트열로 표시하면, "0" 또는 "1"의 어느 하나의 비트열로 표시할 수 있으므로, 제1 플래그 정보를 2진화하기 위한 비트수는 1[bit]만큼 할당된다.
한편, 플래그 정보 설정부(402)는 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하고, 설정한 결과를 출력단자 OUT1을 통해 비트깊이 재설정부(216)로 출력한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드(여기서, 제2 구분 모드의 식별 정보는 "1"이라 가정한다)라고 가정하자. 도 8c를 살펴보면, 제2 구분 모드에 의한 점선 위치를 기준으로 저주파수 신호에 해당하는 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 것을 확인할 수 있다. 즉, 제1 영역 계수들 중 세 번째 계수가 "5"이므로, "-4 내지 3"의 범위에 속하지 않음을 알 수 있다. 제2 플래그 정보는 예를 들어, 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 것을 나타내기 위한 정보이다. 제2 플래그 정보를 2진화된 비트열로 표시하면, "0" 또는 "1"의 어느 하나의 비트열로 표시할 수 있으므로, 제2 플래그 정보를 2진화하기 위한 비트수는 1[bit]만큼 할당된다. 만일, 제1 플래그 정보가 "1"이라는 비트열로 표현된다면, 제2 플래그 정보는 "0"이라는 비트열로 표현된다.
비트깊이 결정부(404)는 플래그 정보 설정부(402)의 설정된 제1 플래그 정보에 응답하여, 제2 비트 깊이를 결정하고, 결정한 결과를 비트깊이 재설정부(216)로 출력한다.
비트깊이 결정부(404)는 제2 비트 깊이를 모드 결정부(212)에서 결정된 구분 모드의 종류에 따라 결정하는 것을 특징으로 한다. 예를 들어, 제1 플래그 정보가 설정되었다면, 비트깊이 결정부(404)는 표 1에서 보는 바와 같이, 구분 모드의 식별정보가 "1"인 제2 구분 모드에 대응하는 "3[bit]"를 제2 비트 깊이로서 결정한다.
또한, 비트깊이 결정부(404)는 제2 비트 깊이를 구분 모드의 종류에 상관 없이 특정 비트 깊이로 결정할 수도 있다.
한편, 비트깊이 재설정부(216)는 비트깊이 결정 제어부(214)에서 결정된 결과에 응답하여, 1차원 변환블록의 압축비율의 조정요구를 감지한다. 비트깊이 재설정부(216)는 압축비율의 조정요구를 감지한다면, 제1 비트깊이를 재설정하고, 재설정한 결과를 변환 및 양자화부(204)로 출력한다. 제1 비트깊이는 1차원 변환블록의 계수들이 2진화되는데 사용되는 비트수를 의미한다. 비트깊이 재설정부(216)는 양자화 간격을 조정하기 위한 양자화 조정값을 이용해 제1 비트깊이를 재설정한다. 변환 및 양자화부(204)는 재설정된 제1 비트 깊이에 상응하여 블록에 대한 화소값들을 변환 및 양자화한다. 비트깊이 재설정부(216)는 압축비율의 조정요구를 감지하지 못한다면, 결정된 구분 모드 및 제2 비트깊이의 결과를 비트열 생성부(218)로 출력한다. 다음의 표 2는 양자화 조정값에 대응하는 제1 비트 깊이를 나타낸다.
<표 2>
제1 비트 깊이[bit] 양자화 조정값
12 0
11 6
10 12
9 18
8 24
7 30
6 36
표 2에서 보는 바와 같이, 양자화 조정값이 커짐에 따라 제1 비트 깊이의 크기가 상대적으로 작아짐을 확인할 수 있다. 제1 비트 깊이의 크기가 작다는 것은 1차원 변환블록의 계수들이 2진화되는데 사용되는 비트수가 작다는 것을 의미한다. 계수를 표현하는데 있어서 작은 크기의 비트수를 이용한다는 것이므로 제1 비트 깊 이가 작다는 것은 압축비율이 높다는 것을 의미한다. 따라서, 압축비율에 대하여 높이기를 원한다면, 양자화 조정값을 높여서 제1 비트 깊이의 크기를 작게 하면 된다. 다만, 압축비율을 높임으로 인해 화상 품질이 저하되는 점은 감수해야 한다. 반대로, 압축비율에 대하여 낮추기를 원한다면, 양자화 조정값을 낮추어서 제1 비트 깊이의 크기를 크게 하면 된다.
비트열 생성부(218)는 결정된 구분 모드 및 제2 비트깊이에 따라, 제1 영역계수들에 대한 비트열을 생성한다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드라고 가정하면, 제2 비트깊이는 표 1에서 보는 바와 같이 "3[bit]"로 결정된다. 도 8b가 제2 구분 모드의 일 예를 나타내는 것으로, 도 8b의 제1 영역계수들을 제2 비트깊이에 따라 비트열을 생성하면, 계수 "0"의 제2 비트 깊이에 따른 비트열은 "000"이 되고, 2개의 계수 "1"의 제2 비트깊이에 따른 비트열은 각각 "001"이 된다.
또한, 비트열 생성부(218)는 1차원 변환블록의 모든 계수들이 "0"에 해당할 경우에는 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 한다. 예를 들어, 도 8a에서 보는 바와 같이, 구분 모드의 종류가 제1 구분 모드인 경우에는 1차원 변환블록의 계수들이 모두 "0"의 값을 가진다. 이렇게 1차원 변환블록의 계수들이 모두 "0"에 해당하는 제1 구분모드인 경우에는, 비트열 생성부(218)는 제1 구분 모드의 식별정보에 해당하는 "0"에 대해서만 비트열을 생성하고, 변환 및 양자화된 계수들에 대해서는 비트열을 생성하지 않는다. 모드의 종류를 3 개로 구분하였을 경우 2[bit]의 비트수로 표현이 가능하므로, 제1 구분 모드의 식별정보인 "0"에 대한 비트열은 "00"이 된다.
또한, 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 1차원 블록의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는, 비트열 생성부(218)는 1차원 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 한다. 예를 들어, 변환 및 양자화하기 전의 8*1 블록이 8[bit]의 비트 깊이를 갖는 화소값들을 갖는다고 했을 때, 이 8*1 블록의 화소값들을 압축 없이 비트열을 생성하면, 총비트수가 "8*8=64[bit]"의 크기를 갖는다. 따라서, 제1 비트 깊이 또는 제2 비트 깊이에 의해 생성될 제1 영역 계수들의 총비트수가 64[bit]보다 크거나 같을 경우에는, 비트열 생성부(218)는 변환 및 양자화된 계수들에 대해 비트열을 생성하지 않고, 변환되기 전의 1차원 블록의 화소값들에 대해 비트열을 생성한다.
한편, 비트열 생성부(218)는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성할 수도 있다. 예를 들어, 사전에 정해진 소정값 범위가 표 1에서 보는 바와 같이 "-4 내지 3"의 범위에 해당하고, 모드 결정부(212)에서 결정된 구분 모드가 제2 구분 모드라고 가정하자. 도 7c는 제2 구분 모드의 또 다른 일 예를 나타내는 것으로, 제1 영역 계수들 모두가 "-4 내지 3"의 범위에 속하지는 않는다는 제2 플래그 정보가 플래그 정보 설정부(402)에서 설정됨을 알 수 있다. 플래그 정보 설정부(402)에서 제2 플래그 정보가 설정되고, 결국 제2 비트 깊이가 결정되지 않았다면, 비트열 생성부(218)는 이전에 미리 설정되었던 제1 비트 깊이(예를 들어, 9[bit])에 따라 제1 영역 계수들의 비트열을 생성한다.
한편, 비트열 생성부(218)는 1차원 변환블록의 계수들에 대해 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성할 수도 있다. 가변 길이 부호화(variable length coding) 방식은 높은 확률로 발생하는 계수들을 짧은 비트열로 생성하고, 낮은 확률로 발생하는 계수들을 보다 긴 비트열로 생성하는 부호화 방식을 의미한다.
특히, 비트열 생성부(218)는 제1 영역 계수들의 비트열을 생성할 때, 제1 영역 계수들을 순서상의 첫 번째 계수와 첫 번째 계수 이외의 계수들로 구분하여, 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 한다. 예를 들어, 비트열 생성부(218)는 도 7b에 도시된 바와 같이 제1 영역의 첫 번째 계수가 "0"일 때에는 "0"으로 부호화하고, 도 7c에 도시된 바와 같이 제1 영역의 첫 번째 계수의 절대값이 "1"일 때에는 "10"으로 부호화한다. 그러나, 비트열 생성부(218)는 제1 영역의 첫 번째 계수의 절대값이 "0 및 1"의 어느 것도 아닐 때에는 "11"로 부호화하고, 전술한 구분 모드 및 제1 비트깊이 또는 제2 비트깊이에 따라 첫 번째 계수에 대해 비트열을 생성하여, "11" 뒤에 부가한다.
또한, 비트열 생성부(218)는 도 7b에 도시된 바와 같이, 제1 영역의 첫 번째 계수 이외의 계수들의 절대값이 "1"일 때에는 "0"으로 부호화하고, 도 7c에 도시된 바와 같이, 제1 영역의 첫 번째 계수 이외의 계수들이 "0"일 때에는 "10"으로 부호화한다. 그러나, 비트열 생성부(218)는 제1 영역의 첫 번째 계수 이외의 계수들의 절대값이 "0 및 1"의 어느 것도 아닐 때에는 "11"로 부호화하고, 전술한 구분 모드 및 구분 모드 및 제1 비트깊이 또는 제2 비트깊이에 따라 제1 영역의 첫 번째 계수 이외의 계수들에 대해 비트열을 생성하여, "11" 뒤에 부가한다.
이때, 비트열 생성부(218)는 제1 영역의 계수들 대한 "+(양수기호)" 및 "-(음수기호)"에 대한 부호화를 위해 "+(양수기호)"를 "0"으로 부호화하고, "-(음수기호)"를 "1"로 부호화하여, 전술한 계수들의 부호화된 비트열에 부가한다.
한편, 비트열 생성부(218)는 예측방향 모드에 대한 식별 정보에 대해서도 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성할 수 있다. 예를 들어, 공간상 예측방향의 각각을 예측방향 모드로 구분할 때, 비트열 생성부(218)는 수직 방향에 대한 예측방향 모드를 "0"으로 부호화하고, 우측 사선방향에 대한 예측방향 모드를 "10"으로 부호화하고, 좌측 사선방향에 대한 예측방향 모드를 "11"로 부호화 할 수 있다.
전술한 제1 영역 계수들 또는 예측방향 모드 에 대한 가변 길이 부호화의 예는 일 예에 지나지 않는 것으로 다양한 방법에 의해 제1 영역 계수들의 비트열을 생성할 수 있다.
한편, 제1 버퍼(102)는 1차원 블록 부호화부(100)에서 생성된 비트열을 임시 저장하고, 누적되어 저장되는 비트열이 소정 크기의 비트열에 해당할 때에 소정 크기의 비트열을 메모리(104)로 출력한다. 제1 버퍼(102)는 1차원 블록 부호화부(100)로부터 입력되는 다양한 크기의 비트열을 임시 저장한다. 다양한 크기의 비트열이 누적되어 미리 정해진 크기에 해당하는 소정 크기만큼의 비트열이 저장되면, 제1 버퍼(102)는 누적된 소정 크기의 비트열을 메모리(104)로 출력한다. 제1 버퍼(102)가 구비됨으로 인해, 1차원 블록 부호화부(100)에서 생성되는 다양한 크기의 비트열이 일정한 크기의 비트열로 만들어져서 메모리(104)로 전달된다.
메모리(104)는 제1 버퍼(102)로부터 전달된 소정 크기의 비트열을 저장한다. 특히, 본 발명의 메모리(104)는 화상 데이터를 압축하여 저장하기 때문에 메모리의 용량이 크지 않아도 된다. 즉, 본 발명에서는 종래와 달리 이전 프레임의 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 사용되는 리딩 메모리를 각각 구비할 필요가 없다. 따라서, 본 발명에서 사용되는 메모리는 동기식 동적 램(SDRAM: Synchronous Dynamic Random Access Memory) 한 개를 구비하는 것으로 충분하다.
제2 버퍼(106)는 메모리(104)에 저장된 소정 크기의 비트열을 수신하여 임시 저장하고, 임시 저장된 소정 크기의 비트열을 1차원 블록의 단위로 1차원 블록 복호화부(108)로 출력한다. 제2 버퍼(106)가 구비됨으로 인해, 메모리(104)에 저장된 소정 크기의 비트열이 1차원 블록의 단위로 나뉘어져 1차원 블록 복호화부(108)로 전달된다.
1차원 블록 복호화부(108)는 제2 버퍼(106)로부터 1차원 블록 단위로 수신된 이전 프레임(F'n-1)에 대한 화소값들의 비트열을 역양자화 및 역변환하여 복호화하고, 복호화한 결과를 보상 화소값 검출부(110)로 출력한다.
도 10은 도 1에 도시된 1차원 블록 복호화부(108)를 설명하기 위한 일 실시 예의 블록도로서, 비트깊이 복호화부(500), 모드 복호화부(502), 플래그 정보 복호화부(504), 계수 복호화부(506), 제2 역양자화 및 역변환부(508), 제2 RGB 신호 복호화부(510) 및 제2 공간상 예측 보상부(512)로 구성된다.
비트 깊이 복호화부(500)는 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트깊이의 정보를 복호화하고, 복화화한 결과를 모드 복호화부(502)로 출력한다. 예를 들어, 이전에 미리 설정되어 있었거나 부호화 단계에서 재설정된 제1 비트 깊이가 "9[bit]"라는 정보를 갖는다고 했을 때, 비트 깊이 복호화부(500)는 제1 비트 깊이가 "9[bit]"라는 정보를 복호화한다.
모드 복호화부(502)는 비트깊이 복호화부(500)의 제1 비트 깊이의 정보의 복호화 된 결과에 응답하여, 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 1차원 변환블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하고, 복호화한 결과를 플래그 정보 복호화부(504)로 출력한다. 예를 들어, 부호화 과정에서 생성된 구분 모드에 대한 비트열이 도 8b의 제2 구분 모드에 대한 비트열이라면, 모드 복호화부(502)는 제2 구분 모드의 비트열에 해당하는 "01"을 복호화한다.
플래그 정보 복호화부(504)는 모드 복호화부(502)의 구분 모드에 대한 복호화된 결과에 응답하여, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 제1 영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하하고, 복호화한 결과를 계수 복호화부(506)로 출력한다. 예를 들어, 도 8b의 제2 구분 모드는 제1 영역 계 수들 모두가 표 1에 표시된 소정값 범위인 "-4 내지 3" 내에 속하므로, 부호화 과정에서 제2 구분 모드에 대해 제1 플래그 정보의 비트열이 생성된다. 플래그 정보 복호화부(504)는 이러한 제2 구분 모드에 대한 제1 플래그 정보를 복호화한다. 또한, 도 8c의 제2 구분 모드는 제1 영역 계수들 중 하나 이상이 표 1에 표시된 소정값 범위인 "-4 내지 3" 내에 속하지 아니하므로, 부호화 과정에서 제2 구분 모드에 대해 제2 플래그 정보의 비트열이 생성된다. 플래그 정보 복호화부(504)는 제2 구분 모드에 대한 제2 플래그 정보를 복호화한다.
계수 복호화부(506)는 플래그 정보 복호화부(504)로부터 제1플래그 정보 또는 제2 플래그 정보의 복호화된 결과를 입력받으면, 1차원 변환블록의 계수들에 대한 비트열의 정보를 복호화하고, 복호화한 결과를 제2 역양자화 및 역변환부(508)로 출력한다. 예를 들어, 계수 복호화부(506)는 도 8b의 제1 영역 계수들에 대한 각각의 비트열인 "000", "001" 및 "001"을 순차적으로 복호화한다. 특히, 1차원 변환블록의 계수들이 가변 길이 부호화(variable length coding) 방식에 의해 비트열이 생성되었다면, 계수 복호화부(506)는 가변 길이 부호화 방식의 역과정으로서 1차원 변환블록의 계수들을 복호화한다.
제2 역양자화 및 역변환부(508)는 계수 복호화부(506)로부터 입력된 복호화된 1차원 변환블록의 계수들을 역양자화 및 역변환하고, 역양자화 및 역변환한 결과를 제2 RGB 신호 복호화부(510)로 출력한다. 1차원 변환 블록의 계수들에 대한 역양자화 및 역변환은 변환 및 양자화 과정의 역 과정의 수행을 통해 이루어진다. 특히, 제2 역양자화 및 역변환부(508)는 아다마르 변환(Hadamard transform) 방식 을 사용해 변환된 1차원 변환블록의 계수들을 역변환하는 것을 특징으로 한다.
제2 RGB 신호 복호화부(510)는 제2 역양자화 및 역변환부(508)로부터 역양자화 및 역변환한 결과를 입력받으면, 역양자화 및 역변환된 블록의 RGB 신호를 복호화하고, 복호화한 결과를 제2 공간상 예측 보상부(512)로 출력한다.
제2 공간상 예측 보상부(512)는 제2 RGB 신호 복호화부(510)로부터 RGB 신호의 복호화 된 결과를 입력받으면, RGB 신호가 복호화 된 블록에 대하여 공간상 예측된 화소값들을 보상한다. 특히, 제2 공간상 예측 보상부(512)는 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만의 화소값들을 사용하여 공간상 예측된 화소값들을 보상하는 것을 특징으로 한다.
보상 화소값 검출부(110)는 현재 프레임(Fn)의 화소값들과 1차원 블록 복호화부(108)에서 복호화 된 이전 프레임(F'n-1)의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출한다. 예를 들어, 현재 프레임(Fn)의 특정 화소에 대한 화소값이 "128"이고, 이전 프레임(F'n-1)의 특정 화소에 대한 화소값이 "118"이라 했을 때, 화소 보상값 검출부(110)는 두 화소값의 차이인 "10"에 대응하는 보상값(예를 들어, 50)을 현재 화소값에 합산한 보상 화소값 "128+50=178"을 검출한다. 보상 화소값 검출부(110)는 현재 프레임(Fn)의 화소값들과 이전 프레임(F'n-1)의 화소값들의 각각의 화소값 차이에 대응하는 보상값들을 룩 업 테이블(look up table) 형태의 정보로서 구비한다.
이하, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 첨부된 도면을 참조하여 다음과 같이 설명한다.
도 11은 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상방법을 설명하기 위한 일 실시예의 플로차트이다.
먼저, 라인단위로 읽어들인 화상의 화소값들을 소정 화소 숫자로 구분한 1차원 블록마다 변환 및 양자화하여 비트열을 생성한다(제600 단계). 전술한 도 2a 및 도 2b는 1차원 블록의 일 예를 나타내는 도면이다.
도 12는 도 11에 도시된 제600 단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 공간상 인접 블록을 이용하여 1차원 블록의 화소값들을 공간상 예측한다(제700 단계). 공간상 예측된 화소값들은 각 컬러 성분의 1차원 블록과 공간적으로 근접한 블록으로부터 예측 방향을 추정하여 구해진 예측 화소값들을 의미한다.
특히, 1차원 블록의 공간상 예측시 인접블록들 중 1차원 블록의 윗열에 해당하는 윗열 인접블록들의 화소값들만을 사용하여 예측하는 것을 특징으로 한다.
도 13은 도 12에 도시된 제700 단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 윗열 인접블록들의 화소값들만을 사용해 공간상의 예측 방향을 결정한다(제800 단계). 전술한, 도 5a 내지 도 5c는 1 차원 블록에 해당하는 8*1 블록에 대한 예측 방향의 일 예를 나타내는 도면이다. 또한, 도 6은 4*1의 1차원 블록의 화소값들 및 윗열 인접블록들의 화소값들의 일 예를 나타내는 도면이다. 즉, 공간 상의 예측 방향은 수직 방향이 될 수도 있고, 우측 사선 방향 또는 좌측 사선방향 등이 될 수도 있다. 특히, 예측방향 중 어느 한 방향의 예측을 위해 사용되는 윗열 인접블록들과 1차원 블록의 화소값들의 차이에 대한 합을 R, G 및 B 각각에 대해 구하고, 구해진 R, G 및 B 각각의 합들을 합산한 값이 최소에 해당하는 예측 방향을 공간상 예측을 위한 방향으로 결정하는 것을 특징으로 한다. 공간상의 예측방향을 결정하는 방식에 대한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제800 단계 후에, 1차원 블록의 공간상 예측에 사용되는 윗열 인접 블록들의 화소값들을 필터링한다(제802 단계). 윗열 인접블록들의 화소값들을 필터링하는 이유는 윗열 인접블록들의 화소값들만을 이용하여 공간상 예측함으로 인해 나타나는 화질의 열화를 방지하기 위함이다. 윗열 인접 블록들의 화소값들을 필터링하는 방식에 대한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제802 단계 후에, 윗열 인접블록들만을 사용하여 1차원 블록의 화소값들을 공간상 예측한다(제804 단계). 예측방향은 전술한 바와 같이, 수직방향, 우측 사선방향 및 좌측 사선 방향들 중 제800 단계에서 결정된 방향에 따라 예측한다. 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만을 사용하여 1차원 블록의 화소값들을 공간상 예측하는 방식에 대한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제700 단계 후에, 1차원 블록의 R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 중복된 정보가 제거된 RGB 신호를 부호화한다(제702 단계). RGB 화상의 R, G 및 B 각각의 색상에 대해 직접 화소값들을 공간상 예측하였을 때, 공간상 예측된 R, G 및 B 각각의 색상에 대한 화소값들의 상관관계(correlation)를 이용하여 중복되는 정보를 제거하고, 중복된 부분이 제거된 RGB 신호를 부호화한다.
제702 단계 후에, 1차원 블록의 각 화소들의 화소값들을 변환 및 양자화한다(제704 단계). 특히, 본 발명에서는 직교 변환 부호화 방식 중에서 아다마르 변환(Hadamard transform) 방식을 사용하는 것을 특징으로 한다. 아다마르 변환(Hadamard transform) 방식은 ＋1, -1의 성분으로 이루어지는 아다마르 행렬을 사용하여 변환한다. 1차원 아다마르 변환에서는 8차, 16차가 자주 사용된다.
제704 단계 후에, 변환 및 양자화된 블록을 1차원 변환블록이라 할 때, 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 1차원 변환블록을 구분하기 위한 구분 모드를 결정한다(제706 단계). 구분 모드는 1차원 변환블록의 계수들이 모두 "0"에 해당하는 영역과 그렇지 않은 영역으로 1차원 변환블록을 구분하기 위한 모드이다.
전술한, 도 7은 8*1의 1차원 변환블록에 대해 3개로 분류된 구분 모드의 종류를 나타내는 도면이다. 또한, 전술한, 도 8a 내지 도 8d는 도 7의 3개로 분류된 구분 모드 각각에 대해 계수들에 따른 일 예를 나타내는 도면이다. 구분 모드를 결정하기 위한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제706 단계 후에, 제1영역 계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 제1 영역 계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정한다(제708 단계). 제2 비트 깊이는 제1 영역 계수들이 2진화되는데 사용되는 비트 수를 의미한다. 표 1은 소정값 범위에 따라 결정되어야 할 제2 비트 깊이를 룩 업 테이블(look up table)로 나타낸 것이다.
도 14는 도 12에 도시된 제708단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 제1영역 계수들 모두가 소정값 범위 내에 속하는가를 검사한다(제800 단계).
만일, 제1영역 계수들 모두가 소정값 범위 내에 속한다면, 제1영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보를 설정한다(제802 단계). 제1 플래그 정보를 설정하기 위한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제802 단계 후에, 설정된 제1 플래그 정보에 응답하여, 제2 비트 깊이를 결정한다(제804 단계). 특히, 제2 비트 깊이를 구분 모드의 종류에 따라 결정하는 것을 특징으로 한다. 또한, 제2 비트 깊이를 구분 모드의 종류에 관계없이 특정 비트 깊이로 결정할 수도 있다. 제2 비트 깊이를 결정하기 위한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제800 단계에서, 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다면, 제1영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정한다(제806 단계). 제2 플래그 정보를 설정하기 위한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
한편, 제708 단계 후에, 1차원 변환블록의 압축비율의 조정이 요구되는가를 감지한다(제710 단계).
만일, 압축비율의 조정이 요구된다면, 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하고 제700 단계로 진행한다(제712 단계). 제1 비트 깊이는 변환 블록의 계수들이 2진화되는데 사용되는 비트수를 의미한다. 양자화 간격을 조정하기 위한 양자화 조정값을 이용해 제1 비트 깊이를 재설정한다. 표 2는 양자화 조정값에 대응하는 제1 비트 깊이를 나타낸다.
그러나, 압축비율의 조정이 요구되지 않는다면, 결정된 구분 모드 및 제2 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다(제714 단계). 이때, 1차원 변환블록의 모든 계수들이 "0"에 해당할 경우에는 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 한다. 또한, 제1 영역 계수들에 대한 비트열을 생성할 때의 총 비트수가 블록의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 한다.
한편, 제708 단계는 본 발명에 있어서 반드시 요구되는 단계는 아니므로, 제708 단계가 생략되었다고 할 때, 제714 단계는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다. 또한, 제708 단계가 수행된다 하더라도, 제2 플래그 정보가 설정됨으로 인해 제2 비트 깊이가 결정되지 아니한 경우에, 제714 단계는 결정된 구분 모드 및 미리 설정된 제1 비트 깊이에 따라, 제1 영역의 제1 영역 계수들에 대한 비트열을 생성한다.
한편, 1차원 변환블록의 계수들은 가변 길이 부호화(variable length coding) 방식을 사용해 비트열이 생성될 수도 있다. 가변 길이 부호화(variable length coding) 방식은 높은 확률로 발생하는 계수들을 짧은 비트열로 생성하고, 낮은 확률로 발생하는 계수들을 보다 긴 비트열로 생성하는 부호화 방식을 의미한다.
특히, 제1 영역 계수들의 비트열을 생성할 때, 제1 영역 계수들을 순서상의 첫 번째 계수와 첫 번째 계수 이외의 계수들로 구분하여, 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 한다.
한편, 예측방향 모드에 대한 식별 정보에 대해서도 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성할 수 있다.
가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것에 대한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
제600 단계 후에, 생성된 비트열을 임시 저장하고, 누적되어 저장되는 비트열이 소정 크기의 비트열에 해당할 때에 소정 크기의 비트열을 메모리로 출력한다(제602 단계). 다양한 크기의 비트열이 누적되어 미리 정해진 크기에 해당하는 소정 크기만큼의 비트열이 저장되면, 누적된 소정 크기의 비트열을 메모리로 출력한다.
제602 단계 후에, 소정 크기의 비트열을 메모리에 저장한다(제604 단계). 특히, 본 발명은 화상 데이터를 압축하여 저장하기 때문에 메모리의 용량이 크지 않아도 된다. 즉, 본 발명에서는 종래와 달리 이전 프레임의 화소값들을 저장하기 위한 라이팅 메모리 및 저장된 화소값들을 현재 화소값들과 비교하기 위해 사용되는 리딩 메모리를 각각 구비할 필요가 없다. 따라서, 본 발명에서 사용되는 메모리는 동기식 동적 램(SDRAM: Synchronous Dynamic Random Access Memory) 한 개를 구비하는 것으로 충분하다.
제604 단계 후에, 메모리에 저장된 소정 크기의 비트열을 수신하여 임시 저장하고, 임시 저장된 소정 크기의 비트열을 1차원 블록의 단위로 출력한다(제606 단계).
제606 단계 후에, 1차원 블록의 단위로 수신된 비트열을 역양자화 및 역변환하여 복호화한다(제608 단계).
도 15는 도 11에 도시된 제608 단계를 설명하기 위한 일 실시예의 플로차트이다.
먼저, 화소값들이 변환 및 양자화된 블록을 1차원 변환블록이라 할 때, 1차원 변환블록의 계수들의 2진화되는데 요구되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화한다(제900 단계). 예를 들어, 이전에 미리 설정되어 있었거나 부호화 단계에서 재설정된 제1 비트 깊이가 "9[bit]"라는 정보를 갖는다고 했을 때, 비트 깊이 복호화부(500)는 제1 비트 깊이가 "9[bit]"라는 정보를 복호화한다.
제900 단계 후에, 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 계수들 모두가 "0"에 해당하는 제2 영역으로 1차원 변환블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화한다(제902 단계).
제902 단계 후에, 제1 영역 계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 제1 영역 계수들 중 하나 이상이 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화한다(제904 단계).
제904 단계 후에, 1차원 변환블록의 계수들에 대한 비트열의 정보를 복호화한다(제906 단계). 특히, 1차원 변환블록의 계수들이 가변 길이 부호화(variable length coding) 방식에 의해 비트열이 생성되었다면, 가변 길이 부호화 방식의 역과정으로서 1차원 변환블록의 계수들을 복호화한다.
제906 단계 후에, 복호화된 1차원 변환블록의 계수들을 역양자화 및 역변환한다(제908 단계). 1차원 변환 블록의 계수들에 대한 역양자화 및 역변환은 변환 및 양자화 과정의 역 과정의 수행을 통해 이루어진다. 특히, 아다마르 변환(Hadamard transform) 방식을 사용해 변환된 1차원 변환블록의 계수들을 역변환하는 것을 특징으로 한다.
제908 단계 후에, 역양자화 및 역변환된 블록의 RGB 신호를 복호화한다(제910 단계).
제910 단계 후에, RGB 신호가 복호화된 블록에 대하여 부호화 단계에서 공간상 예측된 화소값들을 보상한다(제912 단계). 특히, 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만의 화소값들만을 사용하여 공간상 예측된 화소값들을 보상하는 것을 특징으로 한다.
한편, 제608 단계 후에, 현재 프레임의 화소값들과 복호화 된 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출한다(제610 단계). 화소별 보상 화소값들을 검출하는 것에 대한 상세한 설명은 전술한 바와 같으므로, 이하 설명을 생략한다.
이러한 본원 발명인 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 액정 표시장치의 동적 캐패시턴스 보상에 있어서 라인 단위로 부호화 및 복호화를 수행함으로 인해, 실시간 화상 데이터 처리를 가능하게 한다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 액정 표시장치의 단점인 응답 속도개선을 위해 적용되는 동저 캐패시턴스 보상에 있어서 사용되는 화상 데이터의 화소값들을 저장하는 메모리의 수를 줄임으로써, 부품의 절감 효과를 가져온다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 메모리의 수를 줄임으로 인해 메모리 인터페이스의 핀 수를 감소시켜 칩 사이즈를 줄이는 효과가 있다.
또한, 본 발명에 의한 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법은 시각적으로 화상의 열화가 거의 발생하지 않으면서도 압축 효율을 높이는 효과가 있다.

Claims (54)

  1. 라인 단위로 읽어들인 화상의 화소값들을 상기 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성하는 1차원 블록 부호화부;
    상기 생성된 비트열을 저장하는 메모리;
    상기 메모리에 저장된 비트열을 역양자화 및 역변환하여 복호화하는 1차원 블록 복호화부; 및
    현재 프레임의 화소값들과 상기 1차원 블록 복호화부에서 복호화 된 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 보상 화소값 검출부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  2. 제1 항에 있어서, 상기 액정 표시장치의 동적 캐패시턴스 보상장치는
    상기 1차원 블록 부호화부에서 생성된 상기 비트열을 임시 저장하고, 누적되어 저장되는 비트열이 소정 크기의 비트열에 해당할 때에 상기 소정 크기의 비트열을 상기 메모리로 출력하는 제1 버퍼; 및
    상기 메모리에 저장된 상기 소정 크기의 비트열을 수신하여 임시 저장하고, 임시 저장된 상기 소정 크기의 비트열을 상기 1차원 블록의 단위로 상기 1차원 블록 복호화부로 출력하는 제2 버퍼를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  3. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 1차원 블록 부호화부는
    상기 1차원 블록마다 화소값들을 변환 및 양자화하는 변환 및 양자화부; 및
    상기 변환 및 양자화된 1차원 블록을 1차원 변환블록이라 할 때, 상기 1차원 변환블록에 대하여 비트열을 생성하는 비트열 생성부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  4. 제3 항에 있어서, 상기 변환 및 양자화부는
    상기 1차원 블록의 화소값들을 변환할 때, 아다마르 변환(Hadamard transform) 방식을 사용해 변환하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  5. 제3 항에 있어서, 상기 1차원 블록 부호화부는
    공간상 인접블록을 이용하여 상기 1차원 블록의 화소값들을 공간상 예측하고, 예측한 결과를 상기 변환 및 양자화부로 출력하는 공간상 예측부;
    상기 변환 및 양자화부에서 변환 및 양자화된 화소값들을 역양자화 및 역변환하는 제1 역양자화 및 역변환부; 및
    상기 제1 역양자화 및 역변환부에서 역양자화 및 역변환된 화소값들에 대해 공간상 예측을 보상하는 제1 공간상 예측 보상부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  6. 제5 항에 있어서, 상기 공간상 예측부는
    상기 1차원 블록과 공간상 인접하는 인접 블록들 중 상기 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만의 화소값들을 사용하여 공간상의 예측 방향을 결정하는 예측방향 결정부;
    상기 예측방향 결정부에서 결정된 예측방향에 따라, 상기 1차원 블록의 공간상 예측에 사용되는 상기 윗열 인접 블록들의 화소값들을 필터링하는 화소값 필터링부; 및
    상기 예측방향 결정부에서 결정된 예측방향에 따라, 상기 화소값 필터링부에서 필터링된 화소값들을 공간상 예측하는 화소값 예측부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  7. 제6 항에 있어서, 상기 예측방향 결정부는
    예측방향 중 어느 한 방향의 예측을 위해 사용되는 상기 윗열 인접블록들과 상기 1차원 블록의 화소값들의 차이에 대한 합을 R, G 및 B 각각에 대해 구하고, 상기 구해진 R, G 및 B 각각의 합들을 합산한 값이 최소에 해당하는 예측 방향을 공간상 예측을 위한 방향으로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  8. 제6 항에 있어서, 상기 공간상 예측 방향의 각각을 예측방향 모드로 구분할 때,
    상기 비트열 생성부는, 상기 예측방향 모드에 대한 식별 정보에 대해 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  9. 제3 항에 있어서, 상기 1차원 블록 부호화부는
    상기 1차원 블록의 R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 상기 중복된 정보가 제거된 RGB 신호를 부호화하여 상기 변환 및 양자화부로 출력하는 RGB 신호 부호화부;
    상기 변환 및 양자화부에서 변환 및 양자화된 화소값들을 역양자화 및 역변환하는 제1 역양자화 및 역변환부; 및
    상기 제1 역양자화 및 역변환부에서 역양자화 및 역변환된 화소값들에 대한 RGB 신호를 복호화하는 제1 RGB 신호 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  10. 제3 항에 있어서, 상기 1차원 블록 부호화부는
    상기 변환 및 양자화부에서 변환 및 양자화된 화소값들에 해당하는 상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드를 결정하고, 결정한 결과를 상기 비트열 생성부로 출력하는 모드 결정부를 더 구비하고,
    상기 비트열 생성부가 상기 결정된 구분모드에 따라, 상기 제1 영역의 계수들에 해당하는 제1 영역계수들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  11. 제10 항에 있어서, 상기 비트열 생성부는
    상기 1차원 변환블록의 모든 계수들이 "0"에 해당할 경우에는 상기 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  12. 제10 항에 있어서, 상기 비트열 생성부는
    상기 제1 영역계수들에 대한 비트열을 생성할 때의 총 비트수가 상기 1차원 블록의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 상기 1차원 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  13. 제10 항에 있어서, 상기 비트열 생성부는
    상기 1차원 변환블록의 계수들에 대해 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  14. 제13 항에 있어서, 상기 비트열 생성부는
    상기 제1 영역계수들의 비트열을 생성할 때, 상기 제1 영역계수들을 순서상의 첫 번째 계수와 상기 첫 번째 계수 이외의 계수들로 구분하여, 상기 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  15. 제10 항에 있어서, 상기 1차원 블록 부호화부는
    상기 모드 결정부에서 결정된 결과에 응답하여, 상기 제1 영역의 계수들에 해당하는 제1 영역계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 상기 제1 영역계수들의 2진화되는 단위 비트수를 나타내는 제2 비트깊이를 결정하고, 결정한 결과를 상기 비트열 생성부로 출력하는 비트깊이 결정 제어부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  16. 제15 항에 있어서, 상기 비트깊이 결정 제어부는
    상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속하는가를 검사하는 계수 범위 검사부;
    상기 계수 범위 검사부의 검사된 결과에 응답하여, 상기 제1영역계수들 모두가 상기 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하거나, 상기 제1영역 계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하는 플래그 정보 설정부; 및
    상기 플래그 정보 설정부의 상기 설정된 제1 플래그 정보에 응답하여, 상기 제2 비트깊이를 결정하는 비트깊이 결정부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  17. 제16 항에 있어서, 상기 비트 깊이 결정부는
    상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드의 종류에 따라, 상기 제2 비트깊이를 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  18. 제16 항에 있어서, 상기 비트 깊이 결정부는
    상기 제2 비트 깊이를 특정 비트깊이로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  19. 제3 항에 있어서, 상기 1차원 블록 부호화부는
    상기 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트깊이를 재설정하는 비트깊이 재설정부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  20. 제1 항 및 제2 항 중 어느 한 항에 있어서, 상기 1차원 블록 복호화부는
    화소값들이 변환 및 양자화된 1차원 블록을 1차원 변환블록이라 할 때, 상기 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화하는 비트깊이 복호화부 ;
    상기 1차원 변환블록의 계수들에 대한 비트열의 정보를 복호화하는 계수 복 호화부; 및
    상기 복호화된 1차원 변환블록의 계수들을 역양자화 및 역변환하는 제2 역양자화 및 역변환부를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  21. 제20 항에 있어서, 상기 계수 복호화부는
    가변 길이 부호화(variable length coding) 방식을 사용해 비트열이 생성된 상기 1차원 변환블록의 계수들에 대해 복호화하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  22. 제20 항에 있어서, 상기 제2 역양자화 및 역변환부는
    아다마르 변환(Hadamard transform) 방식을 사용해 변환된 상기 1차원 변환블록의 계수들을 역변환하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  23. 제20 항에 있어서, 상기 1차원 블록 복호화부는
    상기 비트깊이 복호화부에서 복호화된 제1 비트 깊이의 정보에 응답하여, 상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하고, 구분 모드에 대한 복호화한 결과를 상기 계수 복호화부로 출력하는 모드 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  24. 제23 항에 있어서, 상기 1차원 블록 복호화부는
    상기 모드 복호화부에서 복호화된 구분 모드에 대한 정보에 응답하여, 상기 제1 영역의 계수들에 해당하는 제1 영역계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 상기 제1 영역계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하고, 복호화한 결과를 상기 계수 복호화부로 출력하는 플래그 정보 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  25. 제20항에 있어서, 상기 1차원 블록 복호화부는
    상기 제2 역양자화 및 역변환부에서 역양자화 및 역변환된 1차원 변환블록의 RGB 신호를 복호화하는 제2 RGB 신호 복호화부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  26. 제20 항에 있어서, 상기 1차원 블록 복호화부는
    상기 제2 역양자화 및 역변환부에서 역양자화 및 역변환된 1차원 변환블록의 공간상 예측된 화소값들을 보상하는 제2 공간상 예측 보상부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  27. 제26 항에 있어서, 상기 제2 공간상 예측 보상부는
    상기 1차원 블록과 공간상 인접하는 인접 블록들 중 상기 1차원 블록의 윗열 에 해당하는 윗열 인접 블록들만의 화소값들을 사용하여 공간상 예측된 화소값들을 보상하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상장치.
  28. (a) 라인 단위로 읽어들인 화상의 화소값들을 상기 라인 단위 중 소정 화소단위로 나눈 1차원 블록마다 변환 및 양자화하여 비트열을 생성하는 단계;
    (b) 상기 생성된 비트열을 메모리에 저장하는 단계;
    (c) 상기 저장된 비트열을 역양자화 및 역변환하여 복호화하는 단계; 및
    (d) 현재 프레임의 화소값들과 이전 프레임의 화소값들에 대한 화소별 화소값 차이로부터 각 화소별 보상 화소값들을 검출하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  29. 제28 항에 있어서, 상기 액정 표시장치의 동적 캐패시턴스 보상방법은
    상기 (a) 단계 후에, 상기 생성된 비트열을 임시 저장하고, 누적되어 저장되는 비트열이 소정 크기의 비트열에 해당할 때에 상기 소정 크기의 비트열을 상기 메모리로 출력하는 단계; 및
    상기 (b) 단계 후에, 상기 메모리에 저장된 상기 소정 크기의 비트열을 수신하여 임시 저장하고, 임시 저장된 상기 소정 크기의 비트열을 상기 1차원 블록의 단위로 출력하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  30. 제28 항 및 제29 항 중 어느 한 항에 있어서, 상기 (a) 단계는
    (a1) 상기 1차원 블록마다 화소값들을 변환 및 양자화하는 단계; 및
    (a2) 상기 변환 및 양자화된 1차원 블록을 1차원 변환블록이라 할 때, 상기 1차원 변환블록에 대하여 비트열을 생성하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  31. 제30 항에 있어서, 상기 (a1) 단계는
    상기 1차원 블록의 화소값들을 변환할 때, 아다마르 변환(Hadamard transform) 방식을 사용해 변환하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  32. 제30 항에 있어서, 상기 (a) 단계는
    (a3) 공간상 인접블록을 이용하여 상기 1차원 블록의 화소값들을 공간상 예측하고, 상기 (a1) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  33. 제32 항에 있어서, 상기 (a3) 단계는
    (a31) 상기 1차원 블록과 공간상 인접하는 인접 블록들 중 상기 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만의 화소값들을 사용하여 공간상의 예측 방향을 결정하는 단계;
    (a32) 상기 1차원 블록의 공간상 예측에 사용되는 상기 윗열 인접 블록들의 화소값들을 필터링하는 단계; 및
    (a33) 상기 윗열 인접 블록들만을 사용하여 상기 1차원 블록의 화소값들을 공간상 예측하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  34. 제33 항에 있어서, 상기 (a31) 단계는
    예측방향 중 어느 한 방향의 예측을 위해 사용되는 상기 윗열 인접블록들과 상기 1차원 블록의 화소값들의 차이에 대한 합을 R, G 및 B 각각에 대해 구하고, 상기 구해진 R, G 및 B 각각의 합들을 합산한 값이 최소에 해당하는 예측 방향을 공간상 예측을 위한 방향으로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  35. 제33 항에 있어서, 상기 공간상 예측 방향의 각각을 예측방향 모드로 구분할 때,
    상기 (a2) 단계는, 상기 예측방향 모드에 대한 식별 정보에 대해 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  36. 제30 항에 있어서, 상기 (a) 단계는
    (a4) R, G 및 B 화소값들 중 중복되는 정보를 제거하고, 상기 중복된 정보가 제거된 RGB 신호를 부호화하고, 상기 (a1) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  37. 제30 항에 있어서, 상기 (a) 단계는
    (a5) 상기 (a1) 단계 후에, 상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드를 결정하고 상기 (a2) 단계로 진행하는 단계를 더 구비하고,
    상기 (a2) 단계에서, 상기 결정된 구분 모드에 따라 상기 제1 영역의 계수들에 해당하는 제1 영역계수들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  38. 제37 항에 있어서, 상기 (a2) 단계는
    상기 1차원 변환블록의 모든 계수들이 "0"에 해당할 경우에는 상기 구분 모드의 식별 정보에 대해서만 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  39. 제37 항에 있어서, 상기 (a2) 단계는
    상기 제1 영역계수들에 대한 비트열을 생성할 때의 총 비트수가 상기 1차원 블록의 화소값들에 대한 비트열을 생성할 때의 총 비트수보다 크거나 같을 경우에는 상기 1차원 블록의 화소값들에 대한 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  40. 제37 항에 있어서, 상기 (a2) 단계는
    상기 1차원 변환블록의 계수들에 대해 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  41. 제40 항에 있어서, 상기 (a2) 단계는
    상기 제1 영역계수들의 비트열을 생성할 때, 상기 제1 영역계수들을 순서상의 첫 번째 계수와 상기 첫 번째 계수 이외의 계수들로 구분하여, 상기 가변 길이 부호화(variable length coding) 방식을 사용해 비트열을 생성하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  42. 제30 항에 있어서, 상기 (a) 단계는
    (a6) 상기 (a1) 단계 후에, 상기 제1 영역의 계수들에 해당하는 제1 영역계수들 모두가 소정값 범위 내에 속하는가 여부에 따라, 상기 제1 영역계수들의 2진화되는 단위 비트수를 나타내는 제2 비트 깊이를 결정하고 상기 (a2) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보 상방법.
  43. 제42 항에 있어서, 상기 (a6) 단계는
    (a61) 상기 제1 영역계수들 모두가 상기 소정값 범위 내에 속하는가를 검사하는 단계;
    (a62) 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속한다면, 상기 제1영역 계수들 모두가 상기 소정값 범위 내에 속한다는 제1 플래그 정보를 설정하는 단계;
    (a63) 상기 설정된 제1 플래그 정보에 응답하여, 상기 제2 비트 깊이를 결정하는 단계; 및
    (a64) 상기 제1영역계수들 모두가 상기 소정값 범위 내에 속하지 않는다면, 상기 제1영역계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보를 설정하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  44. 제43 항에 있어서, 상기 (a63) 단계는
    상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드의 종류에 따라 상기 제2 비트 깊이를 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  45. 제43 항에 있어서, 상기 (a63) 단계는
    상기 제2 비트 깊이를 특정 비트깊이로 결정하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  46. 제30 항에 있어서, 상기 (a) 단계는
    상기 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이를 재설정하는 비트깊이 재설정부를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  47. 제28 항 및 제29 항 중 어느 한 항에 있어서, 상기 (c) 단계는
    (c1) 화소값들이 변환 및 양자화된 1차원 블록을 1차원 변환블록이라 할 때, 상기 1차원 변환블록의 계수들의 2진화되는 단위 비트수를 나타내는 제1 비트 깊이의 정보를 복호화하는 단계;
    (c2) 상기 1차원 변환블록의 계수들에 대한 비트열의 정보를 복호화하는 단계; 및
    (c3) 상기 복호화된 1차원 변환블록의 계수들을 역양자화 및 역변환하는 단계를 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  48. 제47 항에 있어서, 상기 (c2) 단계는
    가변 길이 부호화(variable length coding) 방식을 사용해 비트열이 생성된 상기 1차원 변환블록의 계수들에 대해 복호화하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  49. 제47 항에 있어서, 상기 (c3) 단계는
    아다마르 변환(Hadamard transform) 방식을 사용해 변환된 상기 1차원 변환블록의 계수들을 역변환하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  50. 제47 항에 있어서, 상기 (c) 단계는
    (c4) 상기 (c1) 단계 후에, 상기 1차원 변환블록의 계수들 중 "0"이 아닌 계수를 하나 이상 갖는 제1 영역과 상기 계수들 모두가 "0"에 해당하는 제2 영역으로 상기 1차원 변환블록을 구분하기 위한 구분 모드에 대한 비트열의 정보를 복호화하고 상기 (c2) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  51. 제50 항에 있어서, 상기 (c) 단계는
    (c5) 상기 (c4) 단계 후에, 상기 제1 영역의 계수들에 해당하는 제1 영역계수들 모두가 소정값 범위 내에 속한다는 제1 플래그 정보의 비트열을 복호화하거나, 상기 제1 영역계수들 중 하나 이상이 상기 소정값 범위 내에 속하지 않는다는 제2 플래그 정보의 비트열을 복호화하고 상기 (c2) 단계로 진행하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  52. 제47항에 있어서, 상기 (c) 단계는
    (c6) 상기 (c3) 단계 후에, 상기 역양자화 및 역변환된 1차원 변환블록의 RGB 신호를 복호화하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  53. 제47 항에 있어서, 상기 (c) 단계는
    (c7) 상기 (c3) 단계 후에, 상기 역양자화 및 역변환된 1차원 변환블록의 공간상 예측된 화소값들을 보상하는 단계를 더 구비하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
  54. 제53 항에 있어서, 상기 (c7) 단계는
    상기 1차원 블록과 공간상 인접하는 인접 블록들 중 상기 1차원 블록의 윗열에 해당하는 윗열 인접 블록들만의 화소값들을 사용하여 공간상 예측된 화소값들을 보상하는 것을 특징으로 하는 액정 표시장치의 동적 캐패시턴스 보상방법.
KR1020040115072A 2004-12-29 2004-12-29 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법 KR100634531B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040115072A KR100634531B1 (ko) 2004-12-29 2004-12-29 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법
US11/300,315 US7778471B2 (en) 2004-12-29 2005-12-15 Dynamic capacitance compensation apparatus and method for liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115072A KR100634531B1 (ko) 2004-12-29 2004-12-29 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060076597A KR20060076597A (ko) 2006-07-04
KR100634531B1 true KR100634531B1 (ko) 2006-10-16

Family

ID=36610856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115072A KR100634531B1 (ko) 2004-12-29 2004-12-29 액정 표시장치의 동적 캐패시턴스 보상장치 및 방법

Country Status (2)

Country Link
US (1) US7778471B2 (ko)
KR (1) KR100634531B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1538844A3 (en) * 2003-11-26 2006-05-31 Samsung Electronics Co., Ltd. Color image residue transformation and encoding method
KR100647294B1 (ko) * 2004-11-09 2006-11-23 삼성전자주식회사 화상 데이터 부호화 및 복호화 방법 및 장치
KR20080082143A (ko) * 2007-03-07 2008-09-11 삼성전자주식회사 영상 부호화 방법 및 장치, 복호화 방법 및 장치
JP4882926B2 (ja) * 2007-08-31 2012-02-22 セイコーエプソン株式会社 画像データ処理装置および画像データ処理方法
KR20090105061A (ko) * 2008-04-01 2009-10-07 삼성전자주식회사 신호 처리 장치에서의 메모리 절감 방법 및 이를 이용한영상 복원 장치
US8494288B2 (en) * 2009-09-30 2013-07-23 F. Scott Deaver Methods for digital image compression
KR101691571B1 (ko) * 2009-10-15 2017-01-02 삼성전자주식회사 표시 장치에 의해서 표시되는 영상 데이터를 처리하는 장치 및 방법
CN103096049A (zh) * 2011-11-02 2013-05-08 华为技术有限公司 一种视频处理方法及系统、相关设备
US9571502B2 (en) 2012-09-14 2017-02-14 International Business Machines Corporation Priority resolution for access control list policies in a networking device
KR102287907B1 (ko) * 2015-06-22 2021-08-10 삼성디스플레이 주식회사 유기 발광 다이오드 표시 장치의 열화 보상기
KR102390981B1 (ko) * 2015-08-31 2022-04-27 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805933A (en) * 1994-12-28 1998-09-08 Canon Kabushiki Kaisha Image processing apparatus, image processing method and network system
EP2288164B1 (en) * 1997-06-09 2013-09-11 Hitachi, Ltd. Image decoding method and image decoder
US6157740A (en) * 1997-11-17 2000-12-05 International Business Machines Corporation Compression/decompression engine for enhanced memory storage in MPEG decoder
JP3132456B2 (ja) * 1998-03-05 2001-02-05 日本電気株式会社 階層的画像符号化方式、及び階層的画像復号方式
US7227896B2 (en) * 2001-10-04 2007-06-05 Sharp Laboratories Of America, Inc. Method and apparatus for global motion estimation
US7580584B2 (en) * 2003-07-18 2009-08-25 Microsoft Corporation Adaptive multiple quantization
JP4617644B2 (ja) * 2003-07-18 2011-01-26 ソニー株式会社 符号化装置及び方法

Also Published As

Publication number Publication date
US20060139287A1 (en) 2006-06-29
US7778471B2 (en) 2010-08-17
KR20060076597A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US7929602B2 (en) Apparatus and method for performing dynamic capacitance compensation (DCC) in liquid crystal display (LCD)
US11277622B2 (en) Image encoder and decoder using unidirectional prediction
US7778471B2 (en) Dynamic capacitance compensation apparatus and method for liquid crystal display
US9584810B2 (en) Encoding/decoding method and device for high-resolution moving images
KR101312260B1 (ko) 에지 영역을 효과적으로 압축하고 복원하는 방법 및 장치
CN101243685B (zh) 数字媒体数据的编码方法、处理方法及处理装置
US11882292B2 (en) Image encoder and decoder using unidirectional prediction
KR100682912B1 (ko) 화상 데이터 부호화 및 복호화 방법 및 장치
KR100580194B1 (ko) 비트 정밀도를 낮춘 부화소 움직임 추정방법 및 장치
KR20060042295A (ko) 화상 데이터 부호화 및 복호화 방법 및 장치
US10602147B2 (en) Efficient entropy coding group grouping methodology for transform mode
JPH06351000A (ja) 画像信号符号化装置と画像信号復号装置
KR100916996B1 (ko) 영상 처리 장치 및 방법, 그를 이용한 액정표시장치오버드라이브 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee