JP5439260B2

JP5439260B2 - インバータ装置

Info

Publication number: JP5439260B2
Application number: JP2010085099A
Authority: JP
Inventors: 哲郎館山; 誠司船場; 康雄能登; 光一八幡; 裕基島野
Original assignee: Hitachi Automotive Systems Ltd
Current assignee: Hitachi Astemo Ltd
Priority date: 2010-04-01
Filing date: 2010-04-01
Publication date: 2014-03-12
Anticipated expiration: 2030-04-01
Also published as: US20130051099A1; JP2011217558A; EP2555410A1; CN102835015B; US8971079B2; EP2555410B1; CN102835015A; EP2555410A4; WO2011125863A1

Description

本発明は、インバータ回路の上下アームの短絡を保護する回路を備えたインバータ装置に関する。

半導体スイッチング素子を用いたインバータ装置においては、オン信号とオフ信号とを交互に繰り返すパルス列信号であるＰＷＭ信号がＰＷＭ回路から上下アーム用の各ゲート駆動回路に出力され、それらの上下アーム用ゲート駆動回路によって上下アーム両スイッチング素子がオンオフされる。

通常、ＰＷＭ回路は、ＰＷＭ回路からゲート駆動回路の遅延時間ばらつきによって同時オンが発生するのを防止するため、上下アーム両スイッチング素子のオンのタイミングをずらすようなデッドタイムを設けているが、ノイズ等の悪影響によって同時オン信号が出力されてしまうことがある。同時オン信号が発生すると、電源とグランドが短絡することになり、そのときの大電流によってスイッチング素子が破損するという問題が生じる。

そのため、そのような同時オン信号が発生した場合に備えて、ＰＷＭ回路とゲート駆動回路との間の信号経路上に同時オン保護回路を設ける構成が提案されている（例えば、特許文献１参照）。

特開２００２−７５６２２号公報

しかしながら、特許文献１に記載の構成では、ＰＷＭ回路とゲート駆動回路との間に同時オン保護回路が設けられているため、ＰＷＭ回路から出力されたＰＷＭ信号は同時オン保護回路を経由して上下アーム用の各ゲート駆動回路に入力される。そのため、ゲート駆動回路から出力される信号のオンオフタイミングは、同時オン信号の発生の有無にかかわらず、絶えず同時オン保護回路の影響を受けることになる。その結果、ＰＷＭ回路で生成したデッドタイムはＰＷＭ信号が同時オン保護回路を経由する際に、同時オン保護回路内における素子の入出力の遅延時間の影響によって、上下アーム間に遅延時間ばらつき差が生じ、スイッチング素子入力時における上下アーム間のデッドタイムが変化するという問題がある。

そのため、ＰＷＭ回路の出力信号において、あらかじめデッドタイムを広げておく必要があるが、デッドタイムが増加すると、インバータの出力電流波形が歪んでモータの回転むらが大きくなるという問題が生じたり、ＰＷＭ回路のオン期間の最大値が制限されて最大出力電流振幅を大きく出来ないという問題が生じたりする。

請求項１の発明によるインバータ装置は、上アーム用の第１のスイッチング素子および下アーム用の第２のスイッチング素子を有するインバータ回路と、第１のスイッチング素子のオンオフ指令としての第１の信号、および第２のスイッチング素子のオンオフ指令としての第２の信号をそれぞれ出力する制御回路と、第１の信号のオンオフ指令に基づいて第１のスイッチング素子をオンオフ駆動する第１の駆動回路と、第２の信号のオンオフ指令に基づいて第２のスイッチング素子をオンオフ駆動する第２の駆動回路と、入力側の第１発光素子と出力側の第１受光素子とを有し、制御回路から入力された第１の信号を第１の駆動回路に伝達する第１のフォトカプラと、入力側の第２発光素子と出力側の第２受光素子とを有し、制御回路から入力された第２の信号を第２の駆動回路に伝達する第２のフォトカプラと、制御回路の第１および第２の信号の少なくとも一方がオフ指令である場合には、第１および第２の信号を対応する第１および第２のフォトカプラから第１および第２の駆動回路へそれぞれ伝達させ、第１および第２の信号がいずれもオン指令である場合には、制御回路の第１および第２の信号に代えてオフ指令を第１および第２のフォトカプラから第１および第２の駆動回路へ入力させる信号切換部と、を備え、信号切換部は、第３のスイッチング素子、第４のスイッチング素子および論理回路を有し、
第３のスイッチング素子は、該第３のスイッチング素子が非導通状態時には、第１の信号に基づいて第１発光素子を動作させて第１の信号のオンオフ指令を第１のフォトカプラから第１の駆動回路へ伝達させ、第３のスイッチング素子が非導通状態時には、第１発光素子を非動作状態にしてオフ指令を第１のフォトカプラから第１の駆動回路へ出力させ、第４のスイッチング素子は、該第４のスイッチング素子が非導通状態時には、第２の信号に基づいて第２発光素子を動作させて第２の信号のオンオフ指令を第２のフォトカプラから第２の駆動回路へ伝達させ、第４のスイッチング素子が導通状態時には、第２発光素子を非動作状態にしてオフ指令を第２のフォトカプラから第２の駆動回路へ出力させ、
記論理回路は、制御回路からの第１および第２の信号が入力され、入力された第１および第２の信号がいずれもオン指令である場合には第３および第４のスイッチング素子を導通状態とさせるスイッチング指令を出力し、入力された第１および第２の信号の少なくとも一方がオフ指令である場合には第３および第４のスイッチング素子を非導通状態とさせるスイッチング指令を出力する、ことを特徴とする。

本発明によれば、上下アームスイッチング素子の短絡を防止できるとともに、制御回路から出力されたオンオフ指令の信号のデッドタイムへの影響がない。

ハイブリッド自動車の制御ブロックを示す図である。インバータ装置１４０の構成を示す図である。インバータ装置１４０における同時オン保護回路を示す図である。ゲート駆動回路６１０Ｕ，６１１Ｕおよび同時オン保護回路６１６Ｕの回路構成を示す図である。同時オン保護回路の真理値表を示す図である。比較例における同時オン保護回路の構成を示すブロック図である。同時オン保護回路６１６Ｕの動作を説明するタイミングチャートである。同時オン保護回路６１６Ｕにおける抵抗１００１の配置を示す図である。駆動回路基板１１０１上における同時オン保護回路６１６Ｕの配線のレイアウト図である。同時オン保護回路６１６Ｕの変形例を示す回路図である。変形例を示す図であり、駆動回路基板１１０１上における同時オン保護回路６１６Ｕの配線のレイアウト図である。

以下、図を参照して本発明を実施するための形態について説明する。本発明の実施形態に係るインバータ装置は、ハイブリッド用の自動車や純粋な電気自動車に適用可能である。以下では、代表例として、本発明の実施形態に係るインバータ装置をハイブリッド自動車に適用した場合について説明する。本発明の実施形態に係るインバータ装置では、自動車に搭載される車載電機システムの車載用電力変換装置、特に、車両駆動用電機システムに用いられ、搭載環境や動作的環境などが大変厳しい車両駆動用インバータ装置を例に挙げて説明する。

車両駆動用インバータ装置は、車両駆動用電動機の駆動を制御する制御装置として車両駆動用電機システムに備えられ、車載電源を構成する車載バッテリ或いは車載発電装置から供給された直流電力を所定の交流電力に変換し、得られた交流電力を車両駆動用電動機に供給して車両駆動用電動機の駆動を制御する。また、車両駆動用電動機は発電機としての機能も有しているので、車両駆動用インバータ装置は運転モードに応じ、車両駆動用電動機の発生する交流電力を直流電力に変換する機能も有している。変換された直流電力は車載バッテリに供給される。なお、本実施形態の構成は、自動車やトラックなどの車両駆動用電力変換装置として最適である。

図１は、本発明の実施形態に係るインバータ装置をハイブリッド自動車に適用した場合における、電力変換装置２００の制御ブロックを示す図である。図１において、ハイブリッド電気自動車（以下、「ＨＥＶ」と記述する）１１０は、２つの車両駆動用システムを備えている。第１の車両駆動用システムは、内燃機関であるエンジン１２０を動力源としたエンジンシステムであり、主としてＨＥＶの駆動源として用いられる。第２の車両駆動用システムは、モータジェネレータ１９２，１９４を動力源とした車載電機システムであり、主としてＨＥＶの駆動源及びＨＥＶの電力発生源として用いられる。

モータジェネレータ１９２，１９４は例えば同期機あるいは誘導機であり、運転方法によりモータとしても発電機としても動作するので、ここではモータジェネレータと記すこととする。車体のフロント部には前輪車軸１１４が回転可能に軸支されている。前輪車軸１１４の両端には１対の前輪１１２が設けられている。車体のリア部には後輪車軸（図示省略）が回転可能に軸支されている。後輪車軸の両端には１対の後輪が設けられている。本実施形態のＨＥＶでは、動力によって駆動される主輪を前輪１１２とし、連れ回される従輪を後輪とする、いわゆる前輪駆動方式を採用しているが、この逆、すなわち後輪駆動方式を採用しても構わない。

前輪車軸１１４の中央部には前輪側デファレンシャルギア（以下、「前輪側ＤＥＦ」と記述する）１１６が設けられている。前輪車軸１１４は前輪側ＤＥＦ１１６の出力側に機械的に接続されている。前輪側ＤＥＦ１１６の入力側には変速機１１８の出力軸が機械的に接続されている。前輪側ＤＥＦ１１６は、変速機１１８によって変速されて伝達された回転駆動力を左右の前輪車軸１１４に分配する差動式動力分配機構である。

変速機１１８の入力側にはモータジェネレータ１９２の出力側が機械的に接続されている。モータジェネレータ１９２の入力側には動力分配機構１２２を介してエンジン１２０の出力側及びモータジェネレータ１９４の出力側が機械的に接続されている。尚、モータジェネレータ１９２，１９４及び動力分配機構１２２は、変速機１１８の筐体の内部に収納されている。

モータジェネレータ１９２，１９４は、回転子に永久磁石を備えた同期機であり、固定子の電機子巻線に供給される交流電力が電力変換装置２００のインバータ装置１４０，１４２によって制御されることにより、モータジェネレータ１９２，１９４の駆動が制御される。インバータ装置１４０，１４２にはバッテリ１３６が電気的に接続されており、バッテリ１３６とインバータ装置１４０，１４２との相互において電力の授受が可能である。本実施形態では、モータジェネレータ１９２及びインバータ装置１４０からなる第１電動発電ユニットと、モータジェネレータ１９４及びインバータ装置１４２からなる第２電動発電ユニットとの２つを備え、運転状態に応じてそれらを使い分けている。

すなわち、エンジン１２０からの動力によって車両を駆動している場合において、車両の駆動トルクをアシストする場合には、第２電動発電ユニットを発電ユニットとしてエンジン１２０の動力によって作動させて発電させ、その発電によって得られた電力によって第１電動発電ユニットを電動ユニットとして作動させる。また、同様の場合において、車両の車速をアシストする場合には、第１電動発電ユニットを発電ユニットとしてエンジン１２０の動力によって作動させて発電させ、その発電によって得られた電力によって第２電動発電ユニットを電動ユニットとして作動させる。

また、本実施形態では、バッテリ１３６の電力によって第１電動発電ユニットを電動ユニットとして作動させることにより、モータジェネレータ１９２の動力のみによって車両の駆動ができる。さらに、本実施形態では、第１電動発電ユニット又は第２電動発電ユニットを発電ユニットとしてエンジン１２０の動力或いは車輪からの動力によって作動させて発電させることにより、バッテリ１３６の充電ができる。

バッテリ１３６はさらに補機用のモータ１９５を駆動するための電源としても使用される。補機としては例えばエアコンディショナーのコンプレッサを駆動するモータ、あるいは制御用の油圧ポンプを駆動するモータであり、バッテリ１３６からインバータ装置４３に直流電力が供給され、インバータ装置４３で交流の電力に変換されてモータ１９５に供給される。

インバータ装置４３はインバータ装置１４０や１４２と同様の機能を持ち、モータ１９５に供給する交流の位相や周波数、電力を制御する。例えばモータ１９５の回転子の回転に対し進み位相の交流電力を供給することにより、モータ１９５はトルクを発生する。一方、遅れ位相の交流電力を発生することで、モータ１９５は発電機として作用し、モータ１９５は回生制動状態の運転となる。

このようなインバータ装置４３の制御機能は、インバータ装置１４０，１４２の制御機能と同様である。モータ１９５の容量がモータジェネレータ１９２，１９４の容量より小さいので、インバータ装置４３の最大変換電力がインバータ装置１４０や１４２より小さいが、インバータ装置４３の回路構成は基本的にインバータ装置１４０，１４２の回路構成と同じである。

インバータ装置１４０，１４２およびインバータ装置４３さらにコンデンサモジュール５００は電気的に密接な関係にある。さらに発熱に対する対策が必要な点が共通している。また装置の体積をできるだけ小さく作ることが望まれている。これらの点から以下で詳述する電力変換装置は、インバータ装置１４０，１４２およびインバータ装置４３さらにコンデンサモジュール５００を電力変換装置の筐体内に内蔵している。

このような構成により、小型で信頼性の高い装置が実現できる。また、インバータ装置１４０，１４２、インバータ装置４３およびコンデンサモジュール５００を一つの筐体に内蔵することで、配線の簡素化やノイズ対策で効果がある。さらに、コンデンサモジュール５００とインバータ装置１４０，１４２およびインバータ装置４３との接続回路のインダクタンスを低減でき、スパイク電圧を低減できると共に、発熱の低減や放熱効率の向上を図ることができる。

次に、図２を用いてインバータ装置１４０，１４２およびインバータ装置４３の電気回路構成を説明する。尚、図１，２に示す実施形態では、インバータ装置１４０，１４２およびインバータ装置４３をそれぞれ個別に構成する場合を例に挙げて説明する。各インバータ装置１４０，１４２およびインバータ装置４３は同様の構成で同様の作用を為し、同様の機能を有しているので、以下では、代表例としてインバータ装置１４０について説明する。

本実施形態に係る電力変換装置２００は、インバータ装置１４０とコンデンサモジュール５００とを備え、インバータ装置１４０はインバータ回路１４４と制御部１７０とを有している。制御部１７０はインバータ回路１４４を駆動制御するドライバ回路１７４と、ドライバ回路１７４へ信号線１７６を介して制御信号を供給する制御回路１７２と、を有している。

インバータ回路１４４は３相ブリッジ回路により構成されており、３相分の上下アーム直列回路１５０を有している。各上下アーム直列回路１５０は、それぞれ直流正極端子３１４と直流負極端子３１６の間に電気的に並列に接続されている。直流正極端子３１４はバッテリ１３６の正極側と電気的に接続され、直流負極端子３１６は、バッテリ１３６の負極側に電気的に接続されている。

上下アーム直列回路１５０は、上アームとして動作するＩＧＢＴ３２８（絶縁ゲート型バイポーラトランジスタ）及びダイオード１５６と、下アームとして動作するＩＧＢＴ３３０及びダイオード１６６とを備えている。それぞれの上下アーム直列回路１５０の中点部分（中間電極１６９）は、交流端子１５９を通してモータジェネレータ１９２への交流電力線（交流バスバー）１８６と接続されている。

上アームと下アームのＩＧＢＴ３２８，３３０は、スイッチング用パワー半導体素子であり、制御部１７０から出力された駆動信号を受けて動作し、バッテリ１３６から供給された直流電力を三相交流電力に変換する。この変換された電力はモータジェネレータ１９２の電機子巻線に供給される。

ＩＧＢＴ３２８，３３０は、コレクタ電極１５３，１６３、エミッタ電極（信号用エミッタ電極端子１５５，１６５）、ゲート電極（ゲート電極端子１５４，１６４）を備えている。ＩＧＢＴ３２８，３３０のコレクタ電極１５３，１６３とエミッタ電極との間にはダイオード１５６，１６６が図示するように電気的に接続されている。ダイオード１５６，１６６は、カソード電極及びアノード電極の２つの電極を備えており、ＩＧＢＴ３２８，３３０のエミッタ電極からコレクタ電極に向かう方向が順方向となるように、カソード電極がＩＧＢＴ３２８，３３０のコレクタ電極に、アノード電極がＩＧＢＴ３２８，３３０のエミッタ電極にそれぞれ電気的に接続されている。

スイッチング用パワー半導体素子としてはＭＯＳＦＥＴ（金属酸化物半導体型電界効果トランジスタ）を用いてもよい、この場合はダイオード１５６やダイオード１６６は不要となる。上述したように、上下アーム直列回路１５０は、モータジェネレータ１９２の電機子巻線の各相巻線に対応して３相分設けられている。３つの上下アーム直列回路１５０は、各アームの中点部分（すなわち、それぞれＩＧＢＴ３２８のエミッタ電極とＩＧＢＴ３３０のコレクタ電極１６３との接続部分）にあたる中間電極１６９は、交流端子１５９および交流コネクタ１８８を介して、モータジェネレータ１９２の電機子巻線の対応する相巻線に電気的に接続されている。

上下アーム直列回路１５０同士は電気的に並列接続されている。上アームのＩＧＢＴ３２８のコレクタ電極１５３は、正極端子（Ｐ端子）１５７を介してコンデンサモジュール５００の正極側コンデンサ電極に直流バスバーを介して電気的に接続されている。一方、下アームのＩＧＢＴ３３０のエミッタ電極は、負極端子（Ｎ端子）１５８を介してコンデンサモジュール５００の負極側コンデンサ電極に直流バスバーを介して電気的に接続されている。

コンデンサモジュール５００は、ＩＧＢＴ３２８，３３０のスイッチング動作によって生じる直流電圧の変動を抑制する平滑回路を構成している。コンデンサモジュール５００の正極側コンデンサ電極にはバッテリ１３６の正極側が、コンデンサモジュール５００の負極側コンデンサ電極にはバッテリ１３６の負極側が、それぞれ直流コネクタ１３８を介して電気的に接続されている。これにより、コンデンサモジュール５００は、上アームＩＧＢＴ３２８のコレクタ電極１５３とバッテリ１３６の正極側との間と、下アームＩＧＢＴ３３０のエミッタ電極とバッテリ１３６の負極側との間で接続され、バッテリ１３６と上下アーム直列回路１５０に対して電気的に並列接続される。

制御部１７０は、制御回路１７２とドライバ回路１７４とを備えている。制御回路１７２は、他の制御装置やセンサなどからの入力情報に基づいて、ＩＧＢＴ３２８，３３０のスイッチングタイミングを制御するためのタイミング信号を生成する。ドライバ回路１７４は、制御回路１７２から出力されたタイミング信号に基づいて、ＩＧＢＴ３２８，３３０をスイッチング動作させるためのドライブ信号を生成する。

制御回路１７２は、ＩＧＢＴ３２８，３３０のスイッチングタイミングを演算処理するためのマイクロコンピュータ（以下、「マイコン」と記述する）を備えている。マイコンには入力情報として、モータジェネレータ１９２に対して要求される目標トルク値、上下アーム直列回路１５０からモータジェネレータ１９２の電機子巻線に供給される電流値、及びモータジェネレータ１９２の回転子の磁極位置が入力される。目標トルク値は、不図示の上位の制御装置から出力された指令信号に基づくものである。電流値は、電流センサ１８０から出力された検出信号１８２に基づいて検出されたものである。磁極位置は、モータジェネレータ１９２に設けられた回転磁極センサ（不図示）から出力された検出信号に基づいて検出されたものである。本実施形態では３相の電流値を検出する場合を例に挙げて説明するが、２相分の電流値を検出するようにしても構わない。

制御回路１７２内のマイコンは、目標トルク値に基づいてモータジェネレータ１９２のｄ，ｑ軸の電流指令値を演算する。そして、この演算されたｄ，ｑ軸の電流指令値と検出されたｄ，ｑ軸の電流値との差分に基づいてｄ，ｑ軸の電圧指令値を演算し、さらに、算出されたｄ，ｑ軸の電圧指令値を、検出された磁極位置に基づいてＵ相、Ｖ相、Ｗ相の電圧指令値に変換する。さらに、制御回路１７２内のマイコンは、Ｕ相、Ｖ相、Ｗ相の電圧指令値に基づく基本波（正弦波）と搬送波（三角波）との比較に基づいてパルス状の変調波を生成し、この生成された変調波をＰＷＭ（パルス幅変調）信号としてドライバ回路１７４に出力する。

一方、ドライバ回路１７４は、下アームを駆動する場合には、ＰＷＭ信号を増幅し、これをドライブ信号として下アームのＩＧＢＴ３３０のゲート電極に出力する。一方、上アームを駆動する場合には、ＰＷＭ信号の基準電位のレベルを上アームの基準電位のレベルにシフトしてからＰＷＭ信号を増幅し、これをドライブ信号として上アームのＩＧＢＴ３２８のゲート電極に出力する。これにより、各ＩＧＢＴ３２８，３３０は、入力されたドライブ信号に基づいてスイッチング動作する。

また、制御部１７０は、異常検知（過電流、過電圧、過温度など）を行うことで上下アーム直列回路１５０を保護している。このため、制御部１７０にはセンシング情報が入力されている。例えば、各アームの信号用エミッタ電極端子１５５，１６５からは各ＩＧＢＴ３２８，３３０のエミッタ電極に流れる電流の情報が、対応する駆動部（ＩＣ）に入力されている。これにより、各駆動部（ＩＣ）は過電流検知を行い、過電流が検知された場合には対応するＩＧＢＴ３２８，３３０のスイッチング動作を停止させ、対応するＩＧＢＴ３２８，３３０を過電流から保護する。

また、上下アーム直列回路１５０に設けられた温度センサ（不図示）からは、上下アーム直列回路１５０の温度の情報がマイコンに入力されている。さらに、マイコンには上下アーム直列回路１５０の直流正極側の電圧の情報が入力されている。マイコンは、それらの情報に基づいて過温度検知及び過電圧検知を行い、過温度或いは過電圧が検知された場合には全てのＩＧＢＴ３２８，３３０のスイッチング動作を停止させる。そうすることで、上下アーム直列回路１５０（引いては、この回路１５０を含む半導体モジュール）を過温度或いは過電圧から保護する。

インバータ回路１４４に設けられた上下アームのＩＧＢＴ３２８，３３０は、それらの導通および遮断動作が一定の順で切り替わる。この切り替わり時におけるモータジェネレータ１９２の固定子巻線の電流は、ダイオード１５６，１６６によって作られる回路を流れる。

上下アーム直列回路１５０は、図示するように、Positive端子（Ｐ端子、正極端子）１５７、Negative端子（Ｎ端子、負極端子）１５８、上下アームの中間電極１６９からの交流端子１５９、上アームの信号用端子（信号用エミッタ電極端子）１５５、上アームのゲート電極端子１５４、下アームの信号用端子（信号用エミッタ電極端子）１６５、下アームのゲート端子電極１６４、を備えている。

また、電力変換装置２００は、入力側に直流コネクタ１３８を、出力側に交流コネクタ１８８をそれぞれ有し、各コネクタ１３８，１８８を通してバッテリ１３６とモータジェネレータ１９２にそれぞれ接続されている。なお、電力変換装置２００として、各相に２つの上下アーム直列回路を並列接続する回路構成であってもよい。

図３は、本実施の形態におけるインバータシステムを説明する図であり、図２に示すインバータ装置の制御部１７０の構成をより詳しく示したものである。制御部１７０は、ＣＰＵ、カウンタ回路、入出力回路などを内蔵したPWM回路３１９と、上述したスイッチング素子としてのＩＧＢＴ３２８Ｕ，３２８Ｖ，３２８Ｗ，３３０Ｕ，３３０Ｖ，３３０Ｗを駆動するためのゲート駆動回路６１０Ｕ，６１０Ｖ，６１０Ｗ，６１１Ｕ，６１１Ｖ，６１１Ｗと、PWM回路３１９から出力された信号を演算して、インバータを短絡から保護する同時オン保護回路６１６Ｕ，６１６Ｖ，６１６Ｗとを備えている。

ここで、同時オン保護回路６１６Ｕはゲート駆動回路６１０Ｕ，６１１Ｕ、同時オン保護回路６１６Ｖはゲート駆動回路６１０Ｖ，６１１Ｖ、同時オン保護回路６１６Ｗはゲート駆動回路６１０Ｗ，６１１Ｗのように、上下アーム６２０，６２１のPWM信号ペアに対応している。同時オン保護回路６１６Ｕは、PWM回路３１９とゲート駆動回路６１０Ｕ，６１１Ｕとの間に設けられている。他の同時オン保護回路６１６Ｖ，６１６Ｗについても同様の配置となっている。

図３に示した回路構成では、スイッチング素子であるＩＧＢＴ３２８Ｕ〜３３０Ｗが出力する電流を電流センサ１８０が検出し、設定値と検出した電流値との偏差を零にするPWM(パルス幅変調)演算をPWM回路３１９に行わせる。そして、PWM回路３１９からゲート駆動回路６１０Ｕ〜６１１Ｗへ、オン信号とオフ信号とを交互に繰り返すPWM信号（パルス信号）が出力される。なお、ゲート駆動回路６１０Ｕ〜６１１Ｗは負論理のため、オン信号が論理「Ｌ」レベル、オフ信号が論理「Ｈ」レベルとなる。

（ゲート駆動回路及び同時オン保護回路構成）
図４は、ゲート駆動回路６１０Ｕ，６１１Ｕおよび同時オン保護回路６１６Ｕの回路構成を示す図である。なお、Ｖ相およびＷ相の構成についても同様である。上アーム側のゲート駆動回路６１０Ｕは、１次側電源７２５(L-Vcc)、２次側電源７２６(H-Vcc1)、入力抵抗７０１、フォトカプラ７０６、フォトカプラ出力用プルアップ抵抗７２７、ドライバＩＣ７１０から構成されている。

上アームスイッチング信号端子７１３は、入力抵抗７０１を介してフォトカプラ７０６の１次側カソード入力に接続されている。端子７１３に入力される信号をＰinとする。フォトカプラ７０６の１次側アノード入力は、１次側電源７２５(L-Vcc)に接続されている。フォトカプラ７０６の２次側コレクタ出力は、プルアップ抵抗７２７を介して２次側電源７２６に接続されるとともに、ドライバＩＣ７１０の入力端子に接続されている。また、フォトカプラ７０６の２次側エミッタ出力は、ドライバＩＣ７１０のグランド端子に接続されている。ドライバＩＣ７１０の出力はＩＧＢＴ３２８Ｕのゲート電極端子１５４に接続されている。

下アーム側のゲート駆動回路６１１Ｕは、１次側電源７２５(L-Vcc)、２次側電源７２８(H-Vcc2)、入力抵抗７０２、フォトカプラ７０７、フォトカプラ出力用プルアップ抵抗７２９、ドライバＩＣ７１１からなっており、ゲート駆動回路６１０Ｕと同様の構成となっている。下アームスイッチング信号端子７１４は入力抵抗７０２を介してフォトカプラ７０７の１次側カソード入力に接続されている。端子７１４に入力される信号をＮinとする。フォトカプラ７０７の１次側アノード入力は１次側電源７２５(L-Vcc)に接続されており、２次側コレクタ出力はプルアップ抵抗７２９を介して２次側電源７２８(H-Vcc2)に接続されるとともに、ドライバＩＣ７１１の入力端子に接続されている。フォトカプラ７０７の２次側エミッタ出力は、ドライバＩＣ７１１のグランド端子に接続されている。ドライバＩＣ７１１の出力は、ＩＧＢＴ３３０Ｕのゲート電極端子１６４に接続されている。

同時オン保護回路６１６Ｕは、ORゲート回路７０３、PNPバイポーラトランジスタ７０４及び７０５から構成されている。上アームスイッチング信号端子Ｐin及び下アームスイッチング信号端子Ｎinは、ORゲート回路７０３の入力に接続されている。ORゲート回路７０３の出力はPNPバイポーラトランジスタ７０４及び７０５のベースに接続されている。PNPバイポーラトランジスタ７０４のコレクタ及びエミッタは、それぞれフォトカプラ７０６の１次側カソード及びアノード入力に接続されている。また、PNPバイポーラトランジスタ７０５のコレクタ及びエミッタは、それぞれフォトカプラ７０７の１次側カソード及びアノード入力に接続されている。

（ゲート駆動回路及び同時オン保護回路の動作）
ゲート駆動回路６１０Ｕの上アームスイッチング信号端子７１３には、PWM回路３１９からの上アームスイッチング信号Ｐinが入力される。一方、ゲート駆動回路６１１Ｕの下アームスイッチング信号端子７１４には、PWM回路３１９からの下アームスイッチング信号Ｎinが入力される。PWM回路３１９から出力されるこれらの信号は負論理であって、「Ｌ」レベルがアクティブ、すなわちＩＧＢＴ３２８Ｕ，３３０Ｕのオンに対応している。

まず、上アームスイッチング信号端子７１３が「Ｈ」レベルである場合について考える。この場合、入力抵抗７０１を介して、フォトカプラ７０６の１次側カソード入力電圧は、１次側電源７２５(L-Vcc)の電圧と等しくなる。そのため、フォトカプラ７０６のフォトダイオードは、カソード−アノード間にバイアス電圧がかからず、フォトダイオードはオフしている。従って、フォトカプラ７０６の出力トランジスタもオフとなっており、フォトカプラ７０６の出力、つまり、ドライバＩＣ７１０の入力Ｐoutは、２次側電源７２６(H-Vcc1) にプルアップされ「Ｈ」レベルとなっている。そのため、ドライバＩＣ７１０はＩＧＢＴ３２８Ｕのゲート電極端子１５４に「Ｌ」レベルを出力し、ＩＧＢＴ３２８Ｕはオフとなる。

次に、上アームスイッチング信号端子７１３に「Ｌ」レベルが入力された場合を考える。この場合、入力抵抗７０１を介してフォトカプラ７０６の１次側カソード入力電圧が下がり、フォトカプラ７０６のフォトダイオードに順バイアス電圧がかかる。その結果、フォトカプラ７０６の出力トランジスタがオンし、フォトカプラ７０６の出力つまりドライバＩＣ７０の入力Ｐoutは「Ｌ」レベルとなる。そして、ドライバＩＣ７０はＩＧＢＴ３２８Ｕのゲート電極端子１５４を「Ｈ」レベルにし、ＩＧＢＴ３２８Ｕはオンとなる。

下アーム側のゲート駆動回路６１１Ｕもゲート駆動回路６１０Ｕと同一構成となっており、下アームスイッチング信号端子Ｎinに対して、PWM回路３１９から下アームスイッチング信号が入力される。

下アームスイッチング信号端子７１４が「Ｈ」レベルである場合、入力抵抗７０２を介してフォトカプラ７０７の１次側カソード入力電圧は１次側電源７２５(L-Vcc) の電圧と等しくなり、フォトカプラ７０７のフォトダイオードのカソード−アノード間にはバイアス電圧はかからず、フォトダイオードはオフしている。従ってフォトカプラ７０７の出力トランジスタもオフとなっており、フォトカプラ７０７の出力であるドライバＩＣ７１１の入力Ｎoutは、２次側電源７２８(H-Vcc2) にプルアップされ「Ｈ」レベルとなっている。そのため、ドライバＩＣ７１１はＩＧＢＴ３３０Ｕのゲート電極端子１６４に「Ｌ」レベルを出力し、ＩＧＢＴ３３０Ｕはオフとなっている。

一方、下アームスイッチング信号端子７１４に「Ｌ」レベルが入力された場合、入力抵抗７０２を介してフォトカプラ７０７の１次側カソード入力電圧が下がり、フォトカプラ７０７のフォトダイオードに順バイアス電圧がかかる。その結果、フォトカプラ７０７の出力トランジスタがオンし、フォトカプラ７０７の出力であるドライバＩＣ７１１の入力Ｎoutが「Ｌ」レベルとなる。そうすると、ドライバＩＣ７１１はＩＧＢＴ３３０Ｕのゲート電極端子１６４に「Ｈ」レベルにし、ＩＧＢＴ３３０Ｕはオンとなる。

次に、同時オン保護回路６１６の動作について説明する。同時オン保護回路６１６のORゲート回路７０３の入力側には、上アームスイッチング信号端子７１３および下アームスイッチング信号端子７１４に入力された信号Ｐin，Ｎinが入力される。そのため、上アームスイッチング信号端子７１３と下アームスイッチング信号端子７１４の双方に同時に「Ｌ」レベルが入力された場合（同時オン信号）には、ORゲート回路７０３は「Ｌ」レベルを出力し、それ以外の場合（いずれか一方が「Ｈ」レベルである場合）には「Ｈ」レベルを出力する。

同時に「Ｌ」レベルが入力されてORゲート回路７０３が「Ｌ」レベルを出力した場合、PNPバイポーラトランジスタ７０４及び７０５はオンとなる。その結果、上アームスイッチング信号端子Ｐin及び下アームスイッチング信号端子Ｎinの出力レベルに関わらず、フォトカプラ７０６及び７０７の１次側アノード−カソード間電圧は、強制的にほぼ０Ｖ(Ｖcesat)とされる。すなわち、フォトカプラ７０６及び７０７への同時オン信号が遮断される。

フォトカプラ７０６及び７０７の１次側アノード−カソード間電圧が強制的にほぼ０Ｖ(Ｖcesat)とされると、フォトカプラ７０６及び７０７の出力トランジスタはオフとなり、ドライバＩＣ７１０の入力ＰoutおよびドライバＩＣ７１１の入力Ｎoutは、それぞれ「Ｈ」レベルとされる。その結果、ドライバＩＣ７１０はＩＧＢＴ３２８Ｕのゲート電極端子１５４に「Ｌ」を出力し、ＩＧＢＴＩＧＢＴ３２８Ｕがオフされる。同様に、ドライバＩＣ７１１もＩＧＢＴ３３０Ｕのゲート電極端子１６４に「Ｌ」を出力し、ＩＧＢＴ３３０Ｕがオフされる。

同時オン保護回路６１６が設けられていないと、ノイズ等が原因で同時オン信号がPWM信号としてゲート駆動回路６１０Ｕ，６１１Ｕに入力されると、上下アームのＩＧＢＴ３２８Ｕおよび３３０Ｕが同時オンとなり電源とグランドが短絡し、ＩＧＢＴ３２８Ｕ，３３０Ｕに大電流が発生してＩＧＢＴ３２８Ｕ，３３０Ｕを破損してしまう。しかしながら、同時オン保護回路６１６が設けられている場合には、このような同時オン信号が発生した場合にはＩＧＢＴ３２８Ｕ，３３０Ｕに「Ｌ」レベルが出力されることになり、上下アームのＩＧＢＴ３２８Ｕ，３３０Ｕがオフされ短絡が防止される。

一方、同時オン信号が入力されていない場合、つまり、上アームスイッチング信号端子７１３と下アームスイッチング信号端子７１４のいずれかに「Ｈ」レベルが入力されている場合、ORゲート回路７０３は「Ｈ」レベルを出力するので、PNPバイポーラトランジスタ７０４及び７０５はオフになっている。すなわち、フォトカプラ７０６の入力ＰinC及びフォトカプラ７０７の入力ＮinCに影響を与えず、ゲート駆動回路６１０Ｕ，６１１Ｕは、PWM回路３１９からの上アーム及び下アームスイッチング信号の通りに動作する。

例えば、ゲート駆動回路６１０Ｕの出力「Ｌ」→「Ｈ」の遅延時間をTpLH610U、ゲート駆動回路６１１Ｕの出力「Ｈ」→「Ｌ」の遅延時間をTpLH611Uとすると、ＩＧＢＴ３２８Ｕ，３３０Ｕのゲート端子でのデッドタイムTdeadは次式（１）のようになる。その結果、同時オン保護回路６１６Ｕ，６１６Ｖ，６１６Ｗは、上下スイッチング素子のデッドタイムに対して影響を与えることがない。
Tdead＝Tdead319＋TpLH610−TpHL611 …（１）

このように、同時オン保護回路６１６は、図５の真理値表のように動作することになる。すなわち、同時オン信号が入力された場合、同時オン保護回路６１６Ｕ，６１６Ｖ，６１６Ｗは、ゲート駆動回路６１０Ｕ〜６１１Ｗへの入力信号を強制的に論理「Ｈ」にして上下両スイッチング素子をオフすることにより、上下両スイッチング素子の短絡を防いでスイッチング素子を保護するようにしている。さらに、同時オン保護回路６１６をゲート駆動回路６１０Ｕ，６１１Ｕに対して並列に設けたことにより、式（１）に示したように、ＩＧＢＴ３２８Ｕ，３３０Ｕのゲート電極端子１５４，１６４でのデッドタイムTdeadに影響を与えることがない。

図６は比較例を示したものであり、従来と同様の構成の同時オン保護回路の回路構成を示したものである。この同時オン保護回路は、PWM回路３１９より送られてくる信号を演算するNAND回路４０１〜４０４から構成されている。なお、同時オン保護回路の上アーム入力端子４０５および下アーム入力端子４０６に入力されるPWM信号を、それぞれＰin，Ｎinとする。同様に、上アーム出力端子４０７および下アーム出力端子４０８から出力されるPWM信号を、それぞれＰout，Ｎoutとする。図６に示す同時オン保護回路３１６Ｕの場合も、真理値表は上述した図５で表される。

前述したように、PWM回路３１９は、PWM回路３１９からゲート駆動回路６１０Ｕ，６１１Ｕまでにおける遅延時間ばらつきによって同時オンが発生するのを防止するため、上下アーム両スイッチング素子のオンのタイミングを遅らせたり、オフのタイミングを早めたりして、出力信号にスイッチングを行わない区間を設けている。これが上述したデッドタイムTdead319である。

図６に示す構成では、同時オン保護回路に入力されたPWM信号は、それらが同時オン信号か否かに関係なく、同時オン保護回路内のNAND回路４０１〜４０４を経由してゲート駆動回路６１０Ｕ，６１１Ｕに出力されることになる。そのため、ゲート駆動回路６１０Ｕ，６１１Ｕから出力された信号のタイミングは、同時オン信号の発生の有無にかかわらず、絶えず同時オン保護回路の影響を受け、ゲート駆動回路６１０Ｕ，６１１Ｕに到達する間に上下アーム間の遅延ばらつき差(オン・オフスキュー)が加えられることになる。

すなわち、ＩＧＢＴ３２８Ｕ，３３０Ｕのゲート電極端子１５４，１６４でのデッドタイムTdead２は、次式（２）のようになる。ここで、Tdead319はPWM回路３１９で生成したデッドタイムであって、TpLH401はNAND回路４０１の出力「Ｌ」→「Ｈ」時の遅延時間、TpHL402はNAND回路４０２の出力「Ｈ」→「Ｌ」時の遅延時間、TpLH310はゲート駆動回路６１０Ｕの出力「Ｌ」→「Ｈ」時の遅延時間、TpHL403はNAND回路４０３の出力「Ｈ」→「Ｌ」時の遅延時間、TpLH404はNAND回路４０４の出力「Ｌ」→「Ｈ」時の遅延時間、TpHL311はゲート駆動回路６１１Ｕの出力「Ｈ」→「Ｌ」時の遅延時間である。
Tdead＝Tdead319＋(TpLH401＋TpHL402＋TpLH310)−(TpHL403＋TpLH404＋TpHL311)
…（２）

そのため、図６に示す比較例の場合には、同時オン保護回路を設けなかった場合とデットタイムが異なることになり、PWM信号が同時オン保護回路を経由する際に、次式（３）で示される遅延時間ばらつき差Tskewが生じることになる。
Tskew＝(TpLH401＋TpHL402)−(TpHL403＋TpLH404) …（３）

一方、本実施の形態では、上述したように上アームスイッチング信号端子７１３と下アームスイッチング信号端子７１４のいずれかに「Ｈ」レベルが入力されている場合、すなわち同時オン信号が発生されていない場合には、PWM信号は同時オン保護回路６１６Ｕの影響を受けることなく通過して、ゲート駆動回路６１０Ｕ，６１１Ｕに入力されるため遅延時間ばらつき差Tskewが発生しない。

（タイミングチャートとハザードについて）
図７は、図４に示した同時オン保護回路６１６Ｕの動作を説明するタイミングチャートである。図７において、Ｐin，Ｎinは上アームスイッチング信号端子７１３および下アームスイッチング信号端子７１４に入力される信号であり、HALTBはORゲート回路７０３の出力信号であり、ＰinC，ＮinCはフォトカプラ７０６，７０７に入力される信号であり、Ｐout，ＮoutはドライバＩＣ７１０，７１１に入力される信号であり、P-Vg，N-Vgはゲート電極端子１５４，１６４に入力されるゲート信号をそれぞれ表す。

図７に示す例は同時オン信号が発生した場合を示している。すなわち、上アームスイッチング信号端子７１３の信号Ｐinは、タイミング９０１において信号レベルが「Ｈ」→「Ｌ」となり、タイミング９１２において「Ｌ」→「Ｈ」となるが、タイミング９１２よりも前のタイミング９０５において、下アームスイッチング信号端子７１４の信号Ｎinが「Ｈ」→「Ｌ」となっている。そして、信号Ｎinはタイミング９２０において「Ｌ」→「Ｈ」となる。そのため、タイミング９０５とタイミング９１２との間では、信号Ｐin，Ｎinはいずれも「Ｌ」レベルとなっており、同時オン保護回路６１６Ｕが無い場合には、上下アームのＩＢＧＴ３２８Ｕ，３３０Ｕが同時にオンとなってしまう

信号Ｐinがタイミング９０１において「Ｈ」→「Ｌ」となると、タイミング９０２においてフォトカプラ７０６の入力信号ＰinCも「Ｈ」→「Ｌ」となる。そして、フォトカプラ７０６での遅延時間Ｔ1を経た後に、タイミング９０３においてドライバＩＣ７１０の入力信号Ｐoutが「Ｈ」→「Ｌ」となる。その後、ドライバＩＣ７１０の遅延時間Ｔ2を経たタイミング９０４において、ＩＧＢＴ３２８Ｕのゲート信号P-Vgの信号レベルが「Ｌ」→「Ｈ」となり、ＩＧＢＴ３２８Ｕがオンする。

次に、上アームスイッチング端子７１３の信号Ｐinが「Ｌ」→「Ｈ」に戻る前のタイミング９０５において、下アームスイッチング信号端子７１４の信号Ｎinの信号レベルが「Ｈ」→「Ｌ」になる。ここで、フォトカプラ７０７の入力信号ＮinCはただちに「Ｈ」→「Ｌ」となり、信号ＰinおよびＮinの信号レベルがいずれも「Ｌ」となる。そのため、ORゲート回路７０３の遅延時間Ｔ3を経たタイミング９０８において、ORゲート回路７０３の出力信号HALTBが「Ｈ」→「Ｌ」となり、PNPバイポーラトランジスタ７０４，７０５の遅延時間Ｔ4を経たタイミング９０９において、PNPバイポーラトランジスタ７０４，７０５がオンになる。PNPバイポーラトランジスタ７０４，７０５がオンになると、フォトカプラ７０６，７０７の入力信号ＰinCおよびＮinCが「Ｌ」→「Ｈ」となる。その結果、同時オン信号が遮断されることになる。

しかし、ORゲート回路７０３およびPNPバイポーラトランジスタ７０４，７０５のそれぞれに遅延時間Ｔ3およびＴ4があるため、フォトカプラ７０７の入力信号ＮinCがタイミング９０５で「Ｈ」→「Ｌ」となってから、タイミング９０９で信号ＰinC，ＮinCが「Ｌ」→「Ｈ」となるまでに、時間遅れ（Ｔ3＋Ｔ4）が発生することになる。この時間遅れは１０〜２０ｎｓ程度であるが、同時オン保護回路６１６Ｕが動作してもこの時間遅れ分だけ、信号ＰinC，ＮinCの両方が「Ｌ」レベルとなる期間（タイミング９０５からタイミング９０９まで）が発生する。すなわち、同時オン信号が残ってしまうことになる。

この同時オン信号はドライバＩＣ７１０の入力信号ＰoutおよびドライバＩＣ７１１の入力信号Ｎoutにも引き継がれ、「Ｈ」レベルとなっていたドライバＩＣ７１１の入力信号Ｎoutは、同時オン信号が発生したタイミング９０５からフォトカプラ７０７での遅延時間Ｔ1を経たタイミング９０６において、「Ｈ」→「Ｌ」となる。そして、タイミング９０９で信号ＮinCが「Ｌ」→「Ｈ」となると、フォトカプラ７０６，７０７での遅延時間Ｔ1を経たタイミング９１１で、ドライバＩＣ７１０，７１１の入力信号Ｐout，Ｎoutは「Ｌ」→「Ｈ」となる。すなわち、ドライバＩＣ７１１の入力信号Ｎoutにハザード（タイミング９０６とタイミング９１１との間の短パルス）ができる。

このように、同時オン保護回路６１６Ｕでは上記のようなハザードが生じるが、一般的に、ドライバＩＣの内部にはハザード防止用の短パルスフィルタが設けられている。例えば、非特許文献１（Infineon Technology, 「1ED020I12-F Single IGBT Driver IC Datasheet Ver. 2.1」, p. 12 Input Pulse Suppression IN+, IN-の項目）に記載のドライバＩＣのデータシートにはパルス幅３０ｎｓ以下のハザード入力をフィルタリングすることが、非特許文献２（STMicroelectoronics, 「TD351 Advanced IGBT/MOSFET Driver Datasheet」, p. 4 tonminの項目, p. 5 4.1 Input stage）に記載のドライバＩＣのデータシートにはパルス幅１００ｎｓ以下のハザード入力をフィルタリングすることが記載されている。

そのため、信号Ｎoutに現れる上述した短時間のハザードはドライバＩＣ７１１によってフィルタリングされ、信号N-Vgの点線９０７で示すように、ＩＧＢＴ３３０Ｕのゲート電極端子１６４に出力されず、上下アーム短絡は回避される。一方、上アームに関しては、ドライバＩＣ７１０の遅延時間Ｔ2分だけ遅れたタイミング９１５において、ＩＧＢＴ３２８Ｕのゲート信号P-Vgは「Ｈ」→「Ｌ」になる。

次に、上アームスイッチング端子７１３の信号Ｐinがタイミング９１２において「Ｌ」→「Ｈ」となると、同時オン信号状態が終わる。その結果、ORゲート回路７０３の遅延時間Ｔ3を経たタイミング９２１において、ORゲート回路７０３の出力信号HALTBが「Ｌ」→「Ｈ」となり、PNPバイポーラトランジスタ７０４，７０５の遅延時間Ｔ4を経たタイミング９１３において、PNPバイポーラトランジスタ７０４，７０５がオフになる。そうすると、下アームスイッチング端子７１４の信号Ｎinは「Ｌ」なので、フォトカプラ７０７の入力信号ＮinCは「Ｈ」→「Ｌ」となり、フォトカプラ７０７の遅延時間Ｔ1分だけ遅れたタイミング９１４においてドライバ７１１の入力信号Ｎoutが「Ｈ」→「Ｌ」となる。そして、ドライバＩＣ７１１の遅延時間Ｔ2分だけ遅れたタイミング９１６において、ＩＧＢＴ３３０Ｕのゲート信号N-Vgが「Ｌ」→「Ｈ」になる。

その後、タイミング９２２において下アームスイッチング端子７１４の信号Ｎinが「Ｌ」→「Ｈ」となると、フォトカプラ７０７の入力信号ＮinCが「Ｌ」→「Ｈ」となり、さらに、フォトカプラ７０７の遅延時間Ｔ1分だけ遅れたタイミング９２３において、ドライバ７１１の入力信号Ｎoutが「Ｌ」→「Ｈ」になる。そうすると、ドライバＩＣ７１１の遅延時間Ｔ2分だけ遅れたタイミング９２４において、ＩＧＢＴ３３０Ｕのゲート信号N-Vgが「Ｈ」→「Ｌ」になる。

このように本発明の同時オン保護回路６１６Ｕは、同時オン信号が入力されたときには制御信号を遮断して上下アームのＩＢＧＴ３２８Ｕ，３３０Ｕをオフし、上アームスイッチング信号端子７１３と下アームスイッチング信号端子７１４のいずれかに「Ｈ」レベルが入力されている場合、すなわち同時オン信号が発生されていない場合には、同時オン保護回路６１６Ｕの影響を受けることなくPWM信号を通過させるようにしている。そのため、同時オン保護回路６１６Ｕは、上下アームスイッチング信号のデッドタイムに影響を与えない。これによってインバータ出力電流の波形歪が低減でき、モータの回転むらが小さく、出力電流振幅の大きいインバータを提供することができる。

−第２の実施の形態−
図８，９は、本発明による第２の実施の形態を説明する図である。図８は同時オン保護回路６１６Ｕの回路図であり、図９は駆動回路基板１１０１上における同時オン保護回路６１６Ｕの配線のレイアウト図である。本実施の形態では、図８，９に示すように、ORゲート回路７０３の出力に直列抵抗１００１を挿入するような構成とした。なお、以下では同時オン保護回路６１６Ｕを例に説明するが、同時オン保護回路６１６Ｖ，６１０Ｗについても同様に適用することができる。

一般に、ゲート駆動回路は、上アームドライバＩＣを含む上アーム用ゲート駆動回路と下アームドライバＩＣを含む下アーム用ゲート駆動回路で構成されるが、上下アーム用ゲート駆動回路は電気的に絶縁して配置される。図９に示すレイアウトでは、上アーム用ゲート駆動回路６１０Ｕ〜６１０Ｗは基板上１１０１の図示上側に配置され、下アーム用ゲート駆動回路６１１Ｕ〜６１１Ｗは上アーム用ゲート駆動回路６１０Ｕ〜６１０Ｗの下側にスペースを空けて配置されている。このような配置の場合、同時オン保護回路６１６ＵのPNPバイポーラトランジスタ７０４，７０５は、互いに離れた場所に配置されることになる。そのため、コネクタ１１０２の端子７１３，７１４（図８参照）に接続されたORゲート回路７０３の出力は、長配線１００２，１００３の分岐配線を用いてPNPバイポーラトランジスタ７０４，７０５に配線されている。

ところで、図４の同時オン保護回路６１６Ｕにおいて、ORゲート回路７０３にＩＣを用いた場合、ORゲート回路７０３の出力信号電圧は急峻に変化する。そのような急峻に変化する電圧が、図９に示すような長い配線１００２，１００３に入力された場合、配線は分布定数線路のような振る舞いをする。従って、配線の終端部においてインピーダンス整合などの処置をとらないと反射が起き、信号電圧にオーバーシュートが発生することになる。また、配線が分岐している場合、配線長のアンバランスがあると反射信号の往復によりリンギングが発生しやすい。このような信号電圧のオーバーシュートやリンギングは、回路の誤動作や半導体部品の破損等を招くおそれがある。一方、配線の終端部にインピーダンス整合用の抵抗を設けた場合、信号レベルの低下や消費電力の増加といった問題が生じる。

そこで、本実施の形態では、図８，９に示すような抵抗１００１を、ダンピング抵抗としてORゲート回路７０３の出力に挿入した。この抵抗１００１を設けたことにより、ORゲート回路７０３の出力において電圧変化が緩和され、配線終端部つまりPNPバイポーラトランジスタ７０４，７０５のベースにおいて信号反射が起こるのを防止することができる。抵抗１００１としては、例えば１００Ωの抵抗が用いられる。

なお、配線１００２，１００３の配線長が大きく異なるとリンギングが発生しやすくなるため、これらはできれば等長配線にすることが望ましい。例えば、配線１００２，１００３の内、短い方の配線１００３を長く引き回すことで、配線１００２，１００３の長さを等しくすることができる。

（変形例）
図１０，１１は第３の実施の形態の変形例を示す図である。図１０は同時オン保護回路６１６Ｕの回路図であり、図１１は駆動回路基板１１０１上における同時オン保護回路６１６Ｕの配線のレイアウト図である。なお、以下では同時オン保護回路６１６Ｕを例に説明するが、同時オン保護回路６１６Ｖ，６１０Ｗについても同様に適用することができる。

図８，９に示した実施形態では、抵抗１００１の直後で配線を長配線１００２，１００３に分岐し、各ゲート駆動回路６１０Ｕ，６１１Ｕの図示上側に配置されたPNPバイポーラトランジスタ７０４，７０５に接続するようにした。一方、図１０，１１に示す変形例では、上アーム用ゲート駆動回路６１０Ｕ〜６１０Ｗと下アーム用ゲート駆動回路６１１Ｕ〜６１１Ｗとの間の空きスペースにPNPバイポーラトランジスタ７０４，７０５を配置し、１本の長配線１２０１を介してORゲート回路７０３の出力とPNPバイポーラトランジスタ７０４，７０５とを接続するようにした。なお、上述した実施の形態と同様に、ORゲート回路７０３の出力に抵抗１００１を挿入した。

図１０，１１に示す変形例においては、２本の長配線から成る分岐配線に代えて、１本の長配線１２０１としたので、リンギングの発生を容易に防止することができるとともに、配線スペースをより小さくすることができる。

このように、回路実装上においてPNPバイポーラトランジスタ７０４，７０５を互いに離れた場所に配置した場合でも、信号の反射やリンギングが起こらず、回路の誤動作や半導体部品の破損等を防止することができる。

上述したように、本実施の形態によるインバータ装置は、上アーム用のＩＧＢＴ３２８Ｕ〜３２８Ｗおよび下アーム用のＩＧＢＴ３３０Ｕ〜３３０Ｗを有するインバータ回路と、ＩＧＢＴ３２８Ｕ〜３２８Ｗのオンオフ指令としての第１の信号、およびＩＧＢＴ３３０Ｕ〜３３０Ｗのオンオフ指令としての第２の信号をそれぞれ出力するPWM回路３１９と、第１の信号のオンオフ指令に基づいてＩＧＢＴ３２８Ｕ〜３２８Ｗをオンオフ駆動するゲート駆動回路６１０Ｕ〜６１０Ｗと、第２の信号のオンオフ指令に基づいてＩＧＢＴ３３０Ｕ〜３３０Ｗをオンオフ駆動するゲート駆動回路６１１Ｕ〜６１１Ｗと、第１および第２の信号の少なくとも一方がオフ指令のときには、PWM回路３１９から出力された第１の信号をゲート駆動回路６１０Ｕ〜６１０Ｗへ直接に入力させるとともに、PWM回路３１９から出力された第２の信号をゲート駆動回路６１１Ｕ〜６１１Ｗへ直接に入力させ、第１および第２の信号がいずれもオン指令である場合には、第１の信号のゲート駆動回路６１０Ｕ〜６１０Ｗへの入力および第２の信号のゲート駆動回路６１１Ｕ〜６１１Ｗへの入力をそれぞれ遮断して、オフ指令である第３の信号をゲート駆動回路６１０Ｕ〜６１０Ｗ，６１１Ｕ〜６１１Ｗへ入力する同時オン保護回路６１６Ｕ〜６１６Ｗと、を備えたことを特徴とする。

その結果、同時オン信号が発生した場合には、上下アームのＩＧＢＴをオフにするので、上下アームの短絡を防止することができる。さらに、第１および第２の信号の少なくとも一方がオフ指令のときに、すなわち、同時オン信号が生じていないときに、同時オン保護回路６１６Ｕ〜６１６Ｗが上下アームのスイッチング信号のデッドタイムに影響を与えることがない。

例えば、同時オン保護回路６１６Ｕ〜６１６Ｗは、以下のようなPNPバイポーラトランジスタ７０４，７０５およびORゲート回路７０３で構成することができる。PNPバイポーラトランジスタ７０４はゲート駆動回路６１０Ｕ〜６１０Ｗの入力側に設けられ、オフ動作時には第１の信号Ｐinをゲート駆動回路６１０Ｕ〜６１０Ｗへ入力し、オン動作時には第１の信号のゲート駆動回路６１０Ｕ〜６１０Ｗへの入力を遮断するとともに、ゲート駆動回路６１０Ｕ〜６１０Ｗの入力側をオフ指令入力状態とする。一方、PNPバイポーラトランジスタ７０５は、ゲート駆動回路６１１Ｕ〜６１１Ｗの入力側に設けられ、オフ動作時には第２の信号をゲート駆動回路６１１Ｕ〜６１１Ｗへ入力し、オン動作時には第２の信号のゲート駆動回路６１１Ｕ〜６１１Ｗへの入力を遮断するとともに、ゲート駆動回路６１１Ｕ〜６１１Ｗの入力側をオフ指令入力状態とする。また、ORゲート回路７０３は、第１および第２の信号の少なくとも一方がオフ指令である場合にはPNPバイポーラトランジスタ７０４，７０５にオフ動作させ、第１および第２の信号がいずれもオン指令である場合にはPNPバイポーラトランジスタ７０４，７０５をオン動作させる。

さらに、ゲート駆動回路６１０Ｕ〜６１０Ｗ，６１１Ｕ〜６１１Ｗはゲート電圧を生成用のドライバＩＣ７１０，７１１をそれぞれ備え、ドライバＩＣ７１０，７１１の短パルスフィルタ時間を、オン指令状態の第１および第２の信号がORゲート回路７０３に入力されてからPNPバイポーラトランジスタ７０４，７０５がオンとなるまでの応答時間よりも長く設定することで、同時オン保護回路６１６Ｕにおける上述したようなハザードの発生を防止できる。

上述した各実施形態はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施形態での効果を単独あるいは相乗して奏することができるからである。また、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。

４３，１４０，１４２：インバータ装置、１１０：ハイブリッド自動車、１３６：バッテリ、１４４：インバータ回路、１７０：制御部、２００：電力変換装置、３１９：PWM回路、３２８，３２８Ｕ〜３２８Ｗ，３３０，３３０Ｕ〜３３０Ｗ、６１０Ｕ〜６１０Ｗ，６１１Ｕ〜６１１Ｗ：ゲート駆動回路、６１６Ｕ〜６１６Ｗ：同時オン保護回路、７０３：ORゲート回路、７０４，７０５：PNPバイポーラトランジスタ、７０６，７０７：フォトカプラ、７１０，７１１：ドライバＩＣ、７１３：上アームスイッチング端子、７１４：下アームスイッチング端子

Claims

上アーム用の第１のスイッチング素子および下アーム用の第２のスイッチング素子を有するインバータ回路と、
前記第１のスイッチング素子のオンオフ指令としての第１の信号、および前記第２のスイッチング素子のオンオフ指令としての第２の信号をそれぞれ出力する制御回路と、
前記第１の信号のオンオフ指令に基づいて前記第１のスイッチング素子をオンオフ駆動する第１の駆動回路と、
前記第２の信号のオンオフ指令に基づいて前記第２のスイッチング素子をオンオフ駆動する第２の駆動回路と、
入力側の第１発光素子と出力側の第１受光素子とを有し、前記制御回路から入力された前記第１の信号を前記第１の駆動回路に伝達する第１のフォトカプラと、
入力側の第２発光素子と出力側の第２受光素子とを有し、前記制御回路から入力された前記第２の信号を前記第２の駆動回路に伝達する第２のフォトカプラと、
前記制御回路の前記第１および第２の信号の少なくとも一方がオフ指令である場合には、前記第１および第２の信号をそれぞれ対応する前記第１および第２のフォトカプラから前記第１および第２の駆動回路へ伝達させ、前記第１および第２の信号がいずれもオン指令である場合には、オフ指令を前記第１および第２のフォトカプラから前記第１および第２の駆動回路へ入力させる信号切換部と、を備え、
前記信号切換部は、第３のスイッチング素子、第４のスイッチング素子および論理回路を有し、
前記第３のスイッチング素子は、該第３のスイッチング素子が非導通状態時には、前記第１の信号に基づいて前記第１発光素子を動作させて前記第１の信号のオンオフ指令を前記第１のフォトカプラから前記第１の駆動回路へ伝達させ、前記第３のスイッチング素子が導通状態時には、前記第１発光素子を非動作状態にしてオフ指令を前記第１のフォトカプラから前記第１の駆動回路へ出力させ、
前記第４のスイッチング素子は、該第４のスイッチング素子が非導通状態時には、前記第２の信号に基づいて前記第２発光素子を動作させて前記第２の信号のオンオフ指令を前記第２のフォトカプラから前記第２の駆動回路へ伝達させ、前記第４のスイッチング素子が導通状態時には、前記第２発光素子を非動作状態にしてオフ指令を前記第２のフォトカプラから前記第２の駆動回路へ出力させ、
前記論理回路は、前記制御回路からの前記第１および第２の信号が入力され、入力された第１および第２の信号がいずれもオン指令である場合には前記第３および第４のスイッチング素子を導通状態とさせるスイッチング指令を出力し、入力された第１および第２の信号の少なくとも一方がオフ指令である場合には前記第３および第４のスイッチング素子を非導通状態とさせるスイッチング指令を出力する、ことを特徴とするインバータ装置。
請求項１に記載のインバータ装置において、
前記第１および第２の駆動回路はゲート電圧生成用のドライバＩＣをそれぞれ備え、
前記ドライバＩＣの短パルスフィルタ時間を、オン指令状態の前記第１および第２の信号が前記論理回路に入力されてから前記第３および第４のスイッチング素子が導通状態となるまでの応答時間よりも長く設定したことを特徴とするインバータ装置。
請求項１または２に記載のインバータ装置において、
前記論理回路の信号出力側に信号反射防止用の抵抗を直列接続したことを特徴とするインバータ装置。