JP5432979B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP5432979B2
JP5432979B2 JP2011281281A JP2011281281A JP5432979B2 JP 5432979 B2 JP5432979 B2 JP 5432979B2 JP 2011281281 A JP2011281281 A JP 2011281281A JP 2011281281 A JP2011281281 A JP 2011281281A JP 5432979 B2 JP5432979 B2 JP 5432979B2
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
semiconductor substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011281281A
Other languages
English (en)
Other versions
JP2012070005A (ja
Inventor
康隆 中柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011281281A priority Critical patent/JP5432979B2/ja
Publication of JP2012070005A publication Critical patent/JP2012070005A/ja
Application granted granted Critical
Publication of JP5432979B2 publication Critical patent/JP5432979B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、固体撮像装置に関する。
特許文献1には、裏面入射型の固体撮像装置が記載されている。その固体撮像装置においては、半導体基板の裏面に入射した被撮像体からの光が、半導体基板の内部で光電変換される。そして、それにより生じた電荷を受光部が受けることにより、被撮像体が撮像される。
なお、本発明に関連する先行技術文献としては、特許文献1の他に、特許文献2,3が挙げられる。
特開2002−33469号公報 特開2000−252452号公報 特開平3−148172号公報
しかしながら、かかる固体撮像装置には次の課題があることを本発明者は発見した。すなわち、上記固体撮像装置においては、撮像面である裏面と反対側の面(表面)から、受光部が設けられた半導体基板内に迷光が入り込む可能性がある。迷光が入り込んだ場合、偽信号が発生し、それにより撮像画像が劣化してしまう。
本発明による固体撮像装置は、半導体基板の裏面に入射した光を光電変換することにより被撮像体を撮像する固体撮像装置であって、上記半導体基板中に設けられ、当該半導体基板と共にPN接合ダイオードを構成し、上記光電変換により生じた信号電荷を受ける受光部と、上記半導体基板の表面側に上記受光部を覆うように設けられ、当該固体撮像装置の外部から上記表面に入射しようとする光を遮る遮光膜と、を備えることを特徴とする。
この固体撮像装置においては、半導体基板の表面側に遮光膜が設けられている。これにより、迷光が当該表面から半導体基板内に入り込むのを防ぐことができる。
本発明によれば、良好な撮像画像を得ることが可能な固体撮像装置が実現される。
本発明による固体撮像装置の第1実施形態を示す断面図である。 本発明による固体撮像装置の第2実施形態を示す断面図である。 本発明による固体撮像装置の第3実施形態を示す断面図である。
以下、図面を参照しつつ、本発明による固体撮像装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、本発明による固体撮像装置の第1実施形態を示す断面図である。固体撮像装置1は、半導体基板10、受光部14、および遮光膜20を備えている。この固体撮像装置1は、裏面入射型であり、半導体基板10の裏面S2に入射した被撮像体からの光を半導体基板1 の内部で光電変換し、その光電変換により発生した電荷を受光部14で受けて当該被撮像体を撮像する。撮像は、被撮像体が上記裏面S2に直接接触した状態で行われることが好ましい。また、被撮像体は、例えば指である。
本実施形態において半導体基板10は、P型シリコン基板である。この半導体基板10はP型ウエル領域12を含んでおり、このP型ウエル領域12に受光部14が形成されている。受光部14は、N型不純物拡散層(第1の不純物拡散層)であり、半導体基板10と共にPN接合ダイオードを構成している。
半導体基板10の表面S1側には、受光部14を覆うように遮光膜20が設けられている。遮光膜20は、受光部14が設けられた領域の全体を覆っている。本実施形態においては特に、半導体基板10の表面S1の略全体が遮光膜20によって覆われている。この遮光膜20は、固体撮像装置1の外部から上記表面S1に入射しようとする光を遮るものである。
半導体基板10上には配線層30が設けられており、この配線層30中に上述の遮光膜20が設けられている。配線層30は、配線32,34,36を含んでいる。遮光膜20は、これらの配線32,34,36と同一の材料によって形成されている。かかる材料としては、Al、Cu、WまたはTi等が挙げられる。
半導体基板10の表面S1上には、ゲート絶縁膜42が形成されている。このゲート絶縁膜42は、上述の受光部14と隣接して設けられている。また、ゲート絶縁膜42上には、配線34に接続されたゲート電極44が形成されている。ゲート絶縁膜42およびゲート電極44は、例えば、それぞれ酸化シリコンおよびポリシリコンによって構成される。
さらに、ゲート絶縁膜42およびゲート電極44を挟んで、受光部14の反対側にはN型不純物拡散層46(第2の不純物拡散層)が形成されている。N型不純物拡散層46は、配線36に接続されている。これらのゲート絶縁膜42、ゲート電極44およびN型不純物拡散層46は、受光部14と共に、電界効果トランジスタ(FET)を構成している。このFETにおいて、ゲート電極44およびN型不純物拡散層46は、それぞれリセットゲートおよびリセットドレインとして機能する。また、このFETは、素子分離領域62によって、他の素子と隔てられている。素子分離領域62は、例えば、LOCOS(Local Oxidation of Silicon)領域またはSTI(Shallow Trench Isolation)領域である。
受光部14には、配線64を介して、ソースフォロアアンプ50が接続されている。この配線64も配線層30中に形成された配線であるが、図1においては、この配線64およびソースフォロアアンプ50を回路図で表している。
ソースフォロアアンプ50は、選択スイッチ用FET52、検出用FET54、および負荷用FET56を含んでいる。これらは、高電位側の電源端子(Vdd)と低電位側の電源端子(Vss)との間に、設けられている。具体的には、電源端子(Vdd)から電源端子(Vss)に向かって、検出用FET54、選択スイッチ用FET52および負荷用FET56の順に、互いに直列に設けられている。また、負荷用FET56のドレイン端子(選択スイッチ用FET52側の端子)に、ソースフォロアアンプ50の出力端子58が接続されている。
次に、固体撮像装置1の動作を説明する。まず、ゲート電極44にハイパルスが印加されることにより、受光部14の電位がリセットされる。次に、ゲート電極44にローパルスが印加されることにより、光電変換により発生した電荷が受光部14中に蓄積される。すると、受光部14の電位は、蓄積された電荷量に依存した値となり、ソースフォロアアンプ50の出力端子58から出力される。
続いて、固体撮像装置1の効果を説明する。固体撮像装置1においては、半導体基板10の表面S1側に遮光膜20が設けられている。これにより、迷光が当該表面S1から半導体基板10内に入り込むのを防ぐことができる。よって、良好な撮像画像を得ることが可能な固体撮像装置1が実現されている。
受光部14が設けられた領域の全体が遮光膜20によって覆われていることにより、迷光による撮像画像の劣化を特に効果的に防ぐことができる。さらに、本実施形態においては半導体基板10の表面S1の略全体が遮光膜20によって覆われているため、迷光が半導体基板10内に入り込むのを一層確実に防ぐことができる。
遮光膜20が、配線層30中に設けられるとともに、配線32,34,36と同一の材料によって形成されている。これにより、遮光膜20の形成を配線形成プロセスで行うことができるため、遮光膜20の形成、ひいては固体撮像装置1の製造が容易となる。例えば、遮光膜20は、電極パッド(図示せず)と同時に形成することが可能である。
受光部14、ゲート絶縁膜42、ゲート電極44およびN型不純物拡散層46がFETを構成している。これにより、簡素な構成で、受光部14の電位をリセットするための構造を実現することができる。
ところで、特許文献3には、半導体基板の表面側に遮光膜が設けられた固体撮像装置が開示されている。しかしながら、その固体撮像装置は、受光部にショットキーバリアダイオードが採用されている点で、PN接合ダイオードが採用されている固体撮像装置1と相違する。同文献の固体撮像装置においては、使用される光が赤外光(波長が約5μm以下)に限定されているため、PN接合ダイオードを用いることができないのである。すなわち、PN接合ダイオードを用いたとすると、バンドギャップが広くて、受光部が赤外光を充分に受けられなくなってしまう。
また、同文献の固体撮像装置は、上述のとおり赤外光を対象とするため、熱線に対して感度を発揮する。したがって、被撮像体が指である場合には、その指全体からの熱線の影響を受けてしまう。そのため、同固体撮像装置は、指紋の撮像には不向きである。この点、固体撮像装置1であれば、指紋の撮像に好適に適用することができる。
また、同文献の固体撮像装置は、CCD(Charge Coupled Device)型であるため、配線層が単層である。それゆえ、配線層中のスペースが限られており、遮光膜を配線層中に形成することが困難である。実際、同固体撮像装置においては、配線層の上部に遮光膜が設けられている。したがって、固体撮像装置1とは異なり、配線形成プロセスで遮光膜を形成できないため、遮光膜を形成する分だけ工程数が増大してしまう。
(第2実施形態)
図2は、本発明による固体撮像装置の第2実施形態を示す断面図である。固体撮像装置2においては、遮光膜20が配線34と一体に形成されている。すなわち、この遮光膜20は、配線層30中の配線の一部であり、遮光膜としての機能および配線としての機能を兼ね備えている。固体撮像装置2のその他の構成、および動作は、固体撮像装置1と同様である。
かかる構成の固体撮像装置2によれば、遮光膜20を配線34と同時に形成することができるので、製造工程数を少なく抑えることが可能である。固体撮像装置2のその他の効果は、固体撮像装置1と同様である。なお、本実施形態において遮光膜20が、配線層30中の配線34以外の配線(例えば配線32,36)と一体に形成されていてもよいことは言うまでもない。
(第3実施形態)
図3は、本発明による固体撮像装置の第3実施形態を示す断面図である。固体撮像装置3においては、半導体基板10の表面S1側の表層に、N型不純物拡散層48(第2の不純物拡散層)が形成されている。このN型不純物拡散層48は、受光部14と隣接して設けられている。また、半導体基板10の表面S1上に、N型不純物拡散層48と隣接してゲート絶縁膜42が形成されている。ゲート絶縁膜42上には、ゲート電極44が形成されている。さらに、ゲート絶縁膜42およびゲート電極44を挟んで、N型不純物拡散層48の反対側にはN型不純物拡散層46(第3の不純物拡散層)が形成されている。
これらのN型不純物拡散層48、ゲート絶縁膜42、ゲート電極44およびN型不純物拡散層46は、FETを構成している。このFETにおいても、ゲート電極44およびN型不純物拡散層46は、それぞれリセットゲートおよびリセットドレインとして機能する。固体撮像装置3のその他の構成、および動作は、固体撮像装置1と同様である。また、固体撮像装置3の効果も固体撮像装置1と同様である。なお、本実施形態においても、第2実施形態と同様、遮光膜20を配線層30中の配線と一体に形成してもよい。
本発明による固体撮像装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、P型の半導体基板およびN型の受光部を例示したが、N型の半導体基板およびP型の受光部であってもよい。
以下、参考形態の例を付記する。
1. 半導体基板の裏面に入射した光を光電変換することにより被撮像体を撮像する固体撮像装置であって、
前記半導体基板中に設けられ、当該半導体基板と共にPN接合ダイオードを構成し、前記光電変換により生じた信号電荷を受ける受光部と、
前記半導体基板の表面側に前記受光部を覆うように設けられ、当該固体撮像装置の外部から前記表面に入射しようとする光を遮る遮光膜と、
を備えることを特徴とする固体撮像装置。
2. 1に記載の固体撮像装置において、
前記遮光膜は、前記受光部が設けられた領域の全体を覆っている固体撮像装置。
3. 2に記載の固体撮像装置において、
前記遮光膜は、前記半導体基板の前記表面の略全体を覆っている固体撮像装置。
4. 1乃至3いずれかに記載の固体撮像装置において、
前記半導体基板の前記表面上に設けられ、配線を含む配線層を備え、
前記遮光膜は、前記配線と同一の材料によって形成されている固体撮像装置。
5. 4に記載の固体撮像装置において、
前記遮光膜は、前記配線層中に設けられている固体撮像装置。
6. 5に記載の固体撮像装置において、
前記遮光膜は、前記配線の一部である固体撮像装置。
7. 1乃至6いずれかに記載の固体撮像装置において、
前記半導体基板の前記裏面は、前記被撮像体が直接に接触する面である固体撮像装置。
8. 1乃至7いずれかに記載の固体撮像装置において、
前記被撮像体は、指である固体撮像装置。
9. 1乃至8いずれかに記載の固体撮像装置において、
前記受光部は、第1の不純物拡散層である固体撮像装置。
10. 9に記載の固体撮像装置において、
前記半導体基板の前記表面上に、前記受光部と隣接して設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜および前記ゲート電極を挟んで、前記受光部の反対側に設けられた第2の不純物拡散層と、を備え、
前記受光部、前記ゲート絶縁膜、前記ゲート電極および前記第2の不純物拡散層は、電界効果トランジスタを構成している固体撮像装置。
11. 9に記載の固体撮像装置において、
前記半導体基板中に、前記受光部と隣接して設けられた第2の不純物拡散層と、
前記半導体基板の前記表面上に、前記第2の不純物拡散層と隣接して設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート絶縁膜および前記ゲート電極を挟んで、前記第2の不純物拡散層の反対側に設けられた第3の不純物拡散層と、を備え、
前記第2の不純物拡散層、前記ゲート絶縁膜、前記ゲート電極および前記第3の不純物拡散層は、電界効果トランジスタを構成している固体撮像装置。
1 固体撮像装置
2 固体撮像装置
3 固体撮像装置
10 半導体基板
12 P型ウエル領域
14 受光部
20 遮光膜
30 配線層
32,34,36 配線
42 ゲート絶縁膜
44 ゲート電極
46 N型不純物拡散層
48 N型不純物拡散層
50 ソースフォロアアンプ
58 出力端子
62 素子分離領域
64 配線
52 選択スイッチ用FET
54 検出用FET
56 負荷用FET
S1 表面
S2 裏面

Claims (12)

  1. 半導体基板中に設けられた受光部と、
    前記半導体基板の表面側に設けられた配線層と、
    前記配線層中に設けられた遮光膜と、
    前記受光部に隣接するように設けられ、ゲート電極を有するトランジスタと、
    前記ゲート電極と電気的に接続する配線と、
    を備え、
    前記ゲート電極は、前記半導体基板と前記遮光膜との間に設けられ、
    前記遮光膜は、前記ゲート電極と、前記配線と、前記受光部とを覆っている固体撮像装置。
  2. 請求項1に記載の固体撮像装置において、
    前記遮光膜は、前記受光部が設けられた領域の全体を覆っている固体撮像装置。
  3. 請求項2に記載の固体撮像装置において、
    前記遮光膜は、前記半導体基板の前記表面の全体を覆っている固体撮像装置。
  4. 請求項1乃至3いずれかに記載の固体撮像装置において、
    前記遮光膜は、前記配線と同一の材料によって形成されている固体撮像装置。
  5. 請求項4に記載の固体撮像装置において、
    前記遮光膜は、前記配線と電気的に接続している固体撮像装置。
  6. 請求項5に記載の固体撮像装置において、
    前記遮光膜は、前記配線の一部である固体撮像装置。
  7. 請求項1乃至6いずれかに記載の固体撮像装置において、
    前記半導体基板の裏面は、被撮像体が直接に接触する面である固体撮像装置。
  8. 請求項7に記載の固体撮像装置において、
    前記被撮像体は、指である固体撮像装置。
  9. 請求項1乃至8いずれかに記載の固体撮像装置において、
    前記受光部は、第1の不純物拡散層である固体撮像装置。
  10. 請求項9に記載の固体撮像装置において、
    前記半導体基板の前記表面上に、前記受光部と隣接し、前記ゲート電極の下に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜および前記ゲート電極を挟んで、前記受光部の反対側に設けられた第2の不純物拡散層と、を備え、
    前記受光部、前記ゲート絶縁膜、前記ゲート電極および前記第2の不純物拡散層は、電界効果トランジスタを構成している固体撮像装置。
  11. 請求項9に記載の固体撮像装置において、
    前記半導体基板中に、前記受光部と隣接して設けられた第2の不純物拡散層と、
    前記半導体基板の前記表面上に、前記第2の不純物拡散層と隣接し、前記ゲート電極の下に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜および前記ゲート電極を挟んで、前記第2の不純物拡散層の反対側に設けられた第3の不純物拡散層と、を備え、
    前記第2の不純物拡散層、前記ゲート絶縁膜、前記ゲート電極および前記第3の不純物拡散層は、電界効果トランジスタを構成している固体撮像装置。
  12. 半導体基板中に設けられた受光部と、
    前記半導体基板の表面側に設けられた配線層と、
    前記配線層中に設けられた遮光膜と、
    を備え、
    前記配線層は前記半導体基板と前記遮光膜との間に設けられ、前記遮光膜は、前記配線層と前記受光部とを覆っている固体撮像装置。
JP2011281281A 2011-12-22 2011-12-22 固体撮像装置 Active JP5432979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281281A JP5432979B2 (ja) 2011-12-22 2011-12-22 固体撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281281A JP5432979B2 (ja) 2011-12-22 2011-12-22 固体撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006188530A Division JP4976765B2 (ja) 2006-07-07 2006-07-07 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2012070005A JP2012070005A (ja) 2012-04-05
JP5432979B2 true JP5432979B2 (ja) 2014-03-05

Family

ID=46166796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281281A Active JP5432979B2 (ja) 2011-12-22 2011-12-22 固体撮像装置

Country Status (1)

Country Link
JP (1) JP5432979B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5956766A (ja) * 1982-09-27 1984-04-02 Toshiba Corp 固体撮像素子
JP3319419B2 (ja) * 1999-02-24 2002-09-03 日本電気株式会社 固体撮像装置
JP3530466B2 (ja) * 2000-07-17 2004-05-24 Necエレクトロニクス株式会社 固体撮像装置
JP2003264279A (ja) * 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
JP2005039053A (ja) * 2003-07-15 2005-02-10 Sony Corp 固体撮像素子
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP2006165006A (ja) * 2004-12-02 2006-06-22 Sony Corp 固体撮像素子

Also Published As

Publication number Publication date
JP2012070005A (ja) 2012-04-05

Similar Documents

Publication Publication Date Title
US9548328B2 (en) Solid-state image sensor and camera
US20190252442A1 (en) Sensor chip and electronic device
US20080170149A1 (en) Solid-state imager and solid-state imaging device
JP5438374B2 (ja) 固体撮像装置
JP2006278446A (ja) 単板式カラー固体撮像素子
US20120104523A1 (en) Solid-state imaging device manufacturing method of solid-state imaging device, and electronic apparatus
JP5677238B2 (ja) 固体撮像装置
JP5814818B2 (ja) 固体撮像装置
JP2015082510A (ja) 固体撮像素子および製造方法、並びに電子機器
JP2010182789A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP5175030B2 (ja) 固体撮像装置
KR20200030851A (ko) 후면 조사형 이미지 센서 및 그 제조 방법
CN114730780A (zh) 传感器装置
JP4976765B2 (ja) 固体撮像装置
JP5006581B2 (ja) 固体撮像装置
JP4929981B2 (ja) 固体撮像素子
JP5432979B2 (ja) 固体撮像装置
JP4980665B2 (ja) 固体撮像装置
JP2000091550A (ja) 固体撮像装置およびその製造方法
JP7285351B2 (ja) 光検出素子および電子機器
JP5007739B2 (ja) 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール
JP5711323B2 (ja) 固体撮像装置
JP2023107794A (ja) 光検出素子および電子機器
JP4957776B2 (ja) 裏面照射型固体撮像素子、電子機器モジュール及びカメラモジュール
JP2010182790A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131206

R150 Certificate of patent or registration of utility model

Ref document number: 5432979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350