JP5430186B2

JP5430186B2 - 電源装置及び制御回路

Info

Publication number: JP5430186B2
Application number: JP2009061110A
Authority: JP
Inventors: 実林崎
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2009-03-13
Filing date: 2009-03-13
Publication date: 2014-02-26
Anticipated expiration: 2029-03-13
Also published as: CN101841246A; US20100232188A1; KR101215111B1; JP2010220292A; CN101841246B; KR20100103410A

Description

本発明は、電源装置及び制御回路に関し、特にそのスイッチング素子の電流制限の際の、ターンオフ時間の短縮に関するものである。

従来の自励式フライバック電源の基本回路図を従来例１として図７に示す。又その動作を以下に示す。
図７において、７００は商用交流源、７０１はフィルタ回路、７０２は整流回路、７０３は一次電解コンデンサである。商用交流７００より入力された交流電圧はフィルタ回路７０１を通り整流回路７０２と平滑コンデンサ７０３によって直流電圧に変換される。
７０４はトランス、Ｎｐはトランス７０４の一次巻線、７０５は起動抵抗、Ｎｂはトランス７０４の一次側に周回された補助巻線、７０６はスイッチング素子、７１０はスイッチング素子７０６のゲート−ソース間に設けられた抵抗、７０９はゲート抵抗である。
トランス７０４の一次巻線Ｎｐと、スイッチング素子７０６は直列に接続されている。コンデンサ７０３の正端子とスイッチング素子７０６のゲート端子間には起動抵抗７０５が接続されている。

コンデンサ７０３の直流電圧により起動抵抗７０５に電流が流れスイッチング素子７０６のゲート電圧が上昇するとドレイン電流が流れ、一次巻線Ｎｐに電流が流れる。この結果トランス７０４は励磁されて補助巻線Ｎｂに電圧が誘起され、スイッチング素子７０７のゲート電圧が上昇し、スイッチング素子７０７はオン状態となる。
一方で補助巻線Ｎｂの電圧は、抵抗７１１、コンデンサ７１２からなる時定数回路にも供給されており、コンデンサ７１２の両端電圧がトランジスタ７１３のベースエミッタ間に印加されるよう接続している。
コンデンサ７１２の電圧が上昇してトランジスタ７１３がオンすると、抵抗７０９を介して電流が流れスイッチング素子７０６のゲート電圧が低下し、スイッチング素子７０６はターンオフする。

スイッチング素子７０６がオフするとトランス７０４の二次側のＮｓ巻線の端子電圧が反転し、二次側のＮｓ巻線から二次整流ダイオード７２１を通して電流が流れ出す。この電流はコンデンサ７２２を充電する。トランス７０４に蓄えられたエネルギーは二次巻線Ｎｓのインダクタンスにより制限されながらコンデンサ７２２に充電される。スイッチング素子７０６がオフしている期間のスイッチング素子７０６のドレイン電圧は、二次側の電圧に一次巻線Ｎｐの巻数と二次巻線Ｎｓの巻数の比を乗算した電圧にコンデンサ７０３に充電されている電圧を加えた値となる。二次巻線の電流が０になるとスイッチング素子７０６のドレイン側に発生していた電圧はコンデンサ７０３に充電されている電圧を中心とし、巻線のインダクタンスとコンデンサ７２６より定まる周期で振動を始める。
巻線Ｎｂには巻線Ｎｐの電圧が反映されるため、ドレイン端子電圧がコンデンサ７０３の両端電圧より低くなったときには巻線Ｎｂにはスイッチング素子７０６のゲート端子電圧がソース端子よりも高くなるように電圧が印加される。この電圧がスイッチング素子７０６のゲート閾電圧を超えると、スイッチング素子７０６が再びオンし、以降は前述したような一連の動作を繰り返す。

コンデンサ７２２の両端電圧が上昇してくると、抵抗７２３、７２４の分圧によりシャントレギュレータ７２５が動作し、抵抗７２７を介してフォトカプラＰＣ１０１に電流が流れる。フォトカプラＰＣ１０１のフォトダイオードが点灯し、フォトカプラＰＣ１０１のフォトトランジスタのインピーダンスが低下する。この結果時定数回路のコンデンサ７１２の電圧が抵抗７１１で充電されるよりも早く上昇し、トランジスタ７１３がオンし、スイッチング素子７０６がオフする。このような帰還動作によってスイッチング電源は一定電圧を出力する。

このような回路において、一次側の電流検出により一次スイッチング素子をオフする回路の例を図７に示している。７１７は抵抗、７１８はトランジスタ、７２０は電流検出抵抗である。スイッチング素子７０６がオンしてスイッチング素子７０６にドレイン電流が流れ、電流検出抵抗７２０の電圧が上昇する。これにより、トランジスタ７１８のベースエミッタ間電圧が上昇して０．６Ｖ前後になるとトランジスタ７１８のベース電流は急激に増大する。トランジスタ７１８のコレクタにはトランジスタ７１８のベース電流のＨｆｅ倍の電流が流れゲート端子の電荷を放電する。このためスイッチング素子７０６のゲート電圧が低下しスイッチング素子７０６はオフとなる。

特許第０３７０７４３６号公報

前述の従来例１の電源装置におけるスイッチング素子の電流制限回路（抵抗７２０、トランジスタ７１８）は、電源の容量が小さく、スイッチング素子７０６のゲート−ソース間容量やゲート−ドレイン間容量が小さい場合には問題なく使用できていた。しかしながら電源の出力電力が大きくなり、スイッチング素子７０６の電流容量が大きくなってくるとゲート−ソース間容量、ゲート−ドレイン間容量が大きいため、ゲート電圧を速やかにゲートしきい電圧以下にすることが難しくなる。すなわち、スイッチング素子がオフするための時間（ターンオフ時間ともいう）が長く、スイッチング素子が完全にオフする前にスイッチング素子により電流が制限されるため電流検出抵抗７２０の検出値が下がってしまう。
電流検出抵抗７２０の検出値が下がるとトランジスタ７１８のベース電流も小さくなってしまうため、トランジスタ７１８はゲート電圧を低下させるための電流を流すことができなくなり、さらにターンオフ時間が長くなってしまうという問題があった。

この問題を解決するために、特許文献１にはトランジスタを複数段の接続にすることにより電流増幅率を高めた回路が提案されている。この回路を従来例２として図８に示す。
すなわち、図８に示すように、トランジスタを２段接続したダーリントン構成とする。そして、初段のトランジスタ８１５のＨｆｅ１と二段目のトランジスタ８１７のＨｆｅ２との乗算による増幅率でトランジスタ８１５のベース電流を増幅した電流をスイッチング素子８０４のゲートから流出させる。このためトランジスタ１個の場合よりもゲートから流出するゲート電流を多くすることができ、高速なターンオフを可能にしている。

しかしながらこの回路のゲートから流出する電流すなわち二段目のトランジスタのコレクタ電流Ｉｃ２は
Ｉｃ２＝Ｈｆｅ１×Ｈｆｅ２×（Ｖｒ−Ｖｂｅ）／Ｒ
となり、検出電圧に依存する。ここでＲは抵抗８１４の抵抗値、Ｖｒは抵抗８０６の両端電圧である。Ｖｒはスイッチング素子８０４のドレイン電流Ｉｄと抵抗８０６の抵抗値をかけたものとなる。Ｖｂｅはトランジスタ８１５のベースエミッタ電圧である。電流検出抵抗８０６の電流が減少するとトランジスタ８１５のベース電流が減少し、トランジスタ８１７のコレクタ電流も減少してしまう。このためにスイッチング素子８０４のゲート容量が大きいときは特許文献１の手法では、やはりターンオフ時間が長くなるという課題があった。

本発明は、このような状況のもとでなされたもので、電源装置において、そのスイッチング素子の電流制限の際に、ターンオフ時間を短縮しスイッチング損失の発生を抑制することを目的とする。

前記課題を解決するため、本発明は、以下の構成を備える。

（１）一次巻線と二次巻線と補助巻線を備えたトランスと、前記トランスの一次巻線に流れる電流を制御するスイッチング素子と、前記スイッチング素子と直列に接続された電流検出抵抗素子と、前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンするトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、前記電流検出抵抗素子と接続されており、前記電流検出抵抗素子で検出した値が所定値を超えた場合に前記スイッチング素子をオフし、前記スイッチング素子をオフする動作を保持する自己保持回路を有する電流制限回路と、を備え、前記自己保持回路は、第一のトランジスタと第二のトラジスタとを有し、前記電流検出抵抗素子と前記第一のトランジスタのベース端子とが接続され、前記第一のトランジスタのコレクタ端子と前記第二のトランジスタのベース端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタのコレクタ端子および前記第二のトランジスタのベース端子と、前記時定数回路の前記トランジスタとに接続されるダイオードを更に有することを特徴とする電源装置。
（２）電源のトランスを駆動するためのスイッチング素子の動作を制御する制御回路において、前記スイッチング素子と直列に接続された電流検出抵抗素子と、前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンするトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、前記電流検出抵抗素子と接続されており、前記電流検出抵抗素子で検出した値が所定値を超えた場合に前記スイッチング素子をオフし、前記スイッチング素子をオフする動作を保持する自己保持回路を有する電流制限回路と、を備え、前記自己保持回路は、第一のトランジスタと第二のトラジスタとを有し、前記電流検出抵抗素子と前記第一のトランジスタのベース端子とが接続され、前記第一のトランジスタのコレクタ端子と前記第二のトランジスタのベース端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタのコレクタ端子および前記第二のトランジスタのベース端子と、前記時定数回路の前記トランジスタとに接続されるダイオードを更に有することを特徴とする制御回路。
（３）一次巻線と二次巻線と補助巻線を備えたトランスと、前記トランスの一次巻線に流れる電流を制御するスイッチング素子と、前記スイッチング素子と直列に接続された電流検出抵抗素子と、前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンする第一のトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、前記時定数回路の前記コンデンサと、前記時定数回路の前記第一のトランジスタのベース端子と前記電流検出抵抗素子とが接続されており、前記時定数回路の前記第一のトランジスタと接続される第二のトランジスタを有し、前記第二のトランジスタのベース端子と前記第一のトランジスタのコレクタ端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタと前記第二のトランジスタとによって前記スイッチング素子をオフする動作を保持する自己保持回路と、を備えることを特徴とする電源装置。
（４）電源のトランスを駆動するためのスイッチング素子の動作を制御する制御回路において、前記スイッチング素子と直列に接続された電流検出抵抗素子と、前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンする第一のトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、前記時定数回路の前記コンデンサと、前記時定数回路の前記第一のトランジスタのベース端子と前記電流検出抵抗素子とが接続されており、前記時定数回路の前記第一のトランジスタと接続される第二のトランジスタを有し、前記第二のトランジスタのベース端子と前記第一のトランジスタのコレクタ端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタと前記第二のトランジスタとによって前記スイッチング素子をオフする動作を保持する自己保持回路と、を備えることを特徴とする制御回路。

本発明によれば、スイッチング素子の電流制限の際の、ターンオフ時間を短縮しスイッチング損失を低減することができる。

実施例１の構成を示す回路図自己保持回路の説明図実施例１の各部の波形を示す図従来例の各部の波形を示す図実施例２の構成を示す回路図実施例３の構成を示す回路図従来例１の構成を示す回路図従来例２の構成を示す回路図

以下、本発明を実施するための形態を、自励発振方式のスイッチング電源装置の実施例により詳しく説明する。

実施例１である“自励発振方式のスイッチング電源装置”について説明する。
図１は、本実施例の自励発振方式のスイッチング電源装置の回路図である。図１において、１００は商用交流電源、１０１はフィルタ回路、１０２はダイオードブリッジ、１０３は電解コンデンサ、１０４はスイッチングトランスである。Ｎｐはトランスの一次巻線、Ｎｓはトランスの二次巻線、Ｎｂはトランスのバイアス巻線（帰還巻線）を示す。又、１０５は起動抵抗、１０６はスイッチング素子（ＦＥＴ）、１０７、１０９、１１０は抵抗、１０８はコンデンサである。
１１１、１１５、１１７、１２０、１２３、１２４は抵抗、１１３、１１８はＮＰＮトランジスタ、１１９はＰＮＰトランジスタであり、トランジスタ１１８とトランジスタ１１９により自己保持回路を構成している。自己保持回路の詳細については後述する、１１２、１２６はコンデンサ、１１４，１１６はダイオードである。

１２１は二次整流ダイオード、１２２は電解コンデンサ、１２５はシャントレギュレータ、ＰＣ１０１はフォトカプラであり、これらは出力回路に相当する。

本実施例の回路において、抵抗１１１とコンデンサ１１２よりなる時定数回路が構成されている。この時定数回路とフォトカプラＰＣ１０１との動作は従来例と同じであるため説明は省略する。

商用交流電源１００よりフィルタ回路１０１を介してダイオードブリッジ１０２に電圧が印加されると、ダイオードブリッジ１０２により両波整流がなされ電解コンデンサ１０３にピーク充電される。従って電解コンデンサ１０３の両端にＤＣ電圧を生成する。すなわち、ダイオードブリッジ１０２と電解コンデンサ１０３は直流電源を構成する。
電解コンデンサ１０３の両端に現れたＤＣ電圧は起動抵抗１０５、ゲート抵抗１０９、抵抗１１０により分圧される。抵抗１１０に現れた電圧はスイッチング素子１０６のゲート−ソース間にも印加される。この電圧がスイッチング素子１０６のゲート閾値を超えるとスイッチング素子１０６がターンオンする。

スイッチング素子１０６がターンオンすると、電解コンデンサ１０３からトランス１０４の一次巻線Ｎｐ、スイッチング素子１０６のドレイン−ソース間、抵抗１２０の直列回路を通じて電流が流れる。トランス１０４の各巻線には一次巻線Ｎｐに印加された電圧と、一次巻線Ｎｐとの巻数比に応じた電圧が発生する。
巻線Ｎｓにはダイオード１２１のアノード側に接続された端子の電圧が低く、Ｎｓ巻線の反対側の端子電圧は高くなるような電圧が発生する。従ってダイオード１２１は逆バイアスされて電流はリーク電流程度しか流れない。
巻線Ｎｂにはダイオード１１６のカソード側が接続されている端子電圧が高くなり、抵抗１０７、コンデンサ１０８を通じて抵抗１０９、抵抗１１０へと電流を流す。
従ってスイッチング素子１０６のゲート−ソース電圧はさらに上昇し、スイッチング素子１０６のオン抵抗が低下する。スイッチング素子１０６がオンするとトランス１０４に流れる電流は時間とともに増加し、電流検出素子である電流検出抵抗１２０の電圧も上昇する。電流検出抵抗１２０の電圧が上昇してトランジスタ１１８にベース電流が流れ始める。つまり、電流検出素子で検出した電流が所定値を超えた場合にトランジスタ１１８にベース電流が流れる。

図２でトランジスタ１１８とトランジスタ１１９より成る自己保持回路について説明する。
トランジスタ１１８の電流増幅率をＨｆｅ１とするとトランジスタ１１８はベースに流れた電流のＨｆｅ１倍の電流をコレクタに流そうとする。トランジスタ１１８のコレクタ電流により、トランジスタ１１９のベースにベース電流が流れる。トランジスタ１１９の電流増幅率をＨｆｅ２とするトランジスタ１１９もまたベース電流のＨｆｅ２倍のコレクタ電流を流す。従ってトランジスタ１１９のエミッタからコレクタに電流が流れトランジスタ１１８のベース電流が上昇し、トランジスタ１１８のコレクタ電流がさらに上昇する。このようになるとスイッチング素子１０６のドレイン電流が減少して電流検出抵抗１２０の電圧が低下してもトランジスタ１１８のベース電流がトランジスタ１１９により供給されるためトランジスタ１１８のベース電流は減少しない。従ってトランジスタ１１８、１１９はドレイン電流に影響されること無くオンし続ける。この状態が、電流制限動作状態を自己保持する状態である。スイッチング素子１０６のゲート電圧は、トランジスタ１１８、１１９により放電されてトランジスタ１１８、１１９のベースエミッタ飽和電圧となるまで低下しようとする。

スイッチング素子１０６がオフするとトランス１０４の各巻線には電圧が発生し、二次側の巻線Ｎｓから二次整流ダイオード１２１を通して電流が流れ、コンデンサ１２２を充電する。スイッチング素子１０６がオフしている期間のスイッチング素子１０６のドレイン電圧は、二次側の電圧に一次巻線Ｎｐの巻数と二次巻線Ｎｓの巻数の比を乗算した電圧に電解コンデンサ１０３に充電されている電圧を加えた値となる。二次巻線Ｎｓの電流が０になるとスイッチング素子１０６のドレイン側に発生していた電圧は電解コンデンサ１０３に充電されている電圧を中心とし、巻線Ｎｐのインダクタンスとコンデンサ１２６より定まる周期で振動を始める。巻線Ｎｂには巻線Ｎｓの電圧が反映されるため、コンデンサ１２２の充電期間中はＮｂ巻線の抵抗１０７側の電圧がダイオード１１４アノード側の電圧よりも低くなる。そのためコンデンサ１１２の電荷は抵抗１１５、ダイオード１１６を介して放電される。また、スイッチング素子１０６のゲート電圧も０ｖまで低下する。このとき、トランジスタ１１８と１１９からなる自己保持回路のトランジスタ１１９のエミッタ電流が小さくなり、また電流検出抵抗１２０からトランジスタ１１８のベースへの流入電流もなくなっている。このため自己保持動作を停止してトランジスタ１１８、１１９はオフとなる。

以上説明したように、スイッチング素子１０６がオンし、電流制限動作を行う時はトランジスタ１１８と１１９より成る自己保持回路が自己保持動作を行ってお互いのトランジスタをオン状態に固定するとともにスイッチング素子１０６をターンオフする。スイッチング素子１０６がターンオフするとスイッチング素子１０６のゲート電圧が０Ｖになり、自己保持回路の電流が零になることにより自己保持回路がオフする。この動作を繰り返すことによりスイッチング素子のスイッチング毎の電流検出動作を可能としている。

従来例２である図８の電源装置におけるダーリントン接続による電流制限回路と本実施例の自己保持回路を用いた電流制限回路を対比し説明する。
ＦＥＴ１０６のドレイン電流Ｉｄは、ＦＥＴの増幅率ｇｍ、ＦＥＴのゲート電圧をＶｇ、ＦＥＴのゲート閾電圧をＶｇｓとすると
Ｉｄ＝ｇｍ（Ｖｇ−Ｖｇｓ）・・・（１）
のように表すことができる。
（１）式を微分すると

となる。

図８において、スイッチング素子８０４のゲート容量をＣｇ、ゲート電圧をＶｇとするとスイッチング素子のゲート電荷Ｑｇは
Ｑｇ＝Ｃｇ×Ｖｇ・・・（３）
であり、ここでゲート電荷Ｑｇはトランジスタ８１７のコレクタ電流Ｉｃ８１７により放電されるため
Ｑｇ＝−∫Ｉｃ８１７ｄｔ・・・（４）
（４）式を微分して（３）式を代入すると

となる。

ダーリントン接続は図８のトランジスタ８１５と８１７により構成されている。トランジスタのＨｆｅは夫々８１５をＨｆｅ１、８１７をＨｆｅ２とすると、トランジスタ８１７のコレクタ電流Ｉｃ８１７は、
Ｉｃ８１７＝Ｈｆｅ１×Ｈｆｅ２×（Ｉｄ×Ｒ８０６−Ｖｂｅ）／Ｒ８１４・・・（６）
となる。ここでＲ８１４は抵抗８１４の抵抗値、Ｒ８０６は抵抗８０６の抵抗値、Ｖｂｅはトランジスタ８１５のベースエミッタ電圧である。

（２）、（５）、（６）より、ドレイン電流Ｉｄの変化率は

のように表すことができる。

ドレイン電流の変化率はドレイン電流に依存し、スイッチング素子８０４がターンオフを開始するとスイッチング素子８０４のドレイン電流が減少する。ドレイン電流が減少して抵抗８０６の両端電圧がトランジスタ８１５のベースエミッタ間電圧に近くなる値まで減少すると、スイッチング素子８０４のドレイン電流変化率は０となりドレイン電流は減少しなくなってしまう。このような負帰還動作によってターンオフ時間が長くなる。

本実施例の自己保持回路の場合の説明を行う。図２にトランジスタ１１８と１１９より成る自己保持回路を示す。図２はサイリスタの等価回路でもある。トランジスタ１１８とトランジスタ１１９の回路からなる自己保持回路の電流、サイリスタと考えたときのアノード電流を図２のようにＩａとおくと、これはトランジスタ１１９のエミッタ電流であるのでＩｅ２＝Ｉａとなる。同様にサイリスタと考えたときのカソード電流Ｉｋはトランジスタ１１８のエミッタ電流であるのでＩｅ１＝Ｉｋとなる。また、ゲート電流をＩｇとおくと、
Ｑｇ＝−∫Ｉａｄｔ・・・（８）
Ｉａ＝Ｖｇ／Ｒｇ・・・（９）
Ｑｇ＝Ｃｇ×Ｖｇ・・・（１０）
Ｉｄ＝ｇｍ（Ｖｇ−Ｖｇｓ）・・・（１１）
以上より

となる。
スイッチング素子１０６のドレイン電流変化率はＩｄにも依存するもののＩｄ＝０となっても変化率は０にならないためスイッチング素子１０６のドレイン電流は減少し続ける。

以上説明したように、本実施例における自己保持回路ではスイッチング素子１０６のドレイン電流減少に伴う負帰還の影響が小さくできるため、ゲート電圧が維持される時間が短くでき、ターンオフが高速になる。

図３に本実施例の回路での波形を示す。又、図４に従来回路図８の動作波形を示す。
図３において、３０１はスイッチング素子１０６のドレイン電圧波形、３０２は電解コンデンサ１０３の電圧、３０３はドレイン電流Ｉｄ波形、３０４は電流検出抵抗１２０とトランジスタ１１８により予め定められた電流制限値、３０５はゲート電圧波形である。３０６はスイッチング素子１０６のゲート閾値電圧、３０７はトランジスタ１１８のベース電圧、３０８はトランジスタ１１８がオンするときのベースエミッタ電圧である。３０９，３１１はスイッチング素子１０６のオン期間、３１０はスイッチング素子１０６のオフ期間である。

また、図４において４０１はスイッチング素子８０４のドレイン電圧波形、４０２はコンデンサ８０１の電圧、４０３はスイッチング素子８０４のドレイン電流Ｉｄ波形、４０４は電流検出抵抗８０６とトランジスタ８１５により予め定められた電流制限値である。４０５はスイッチング素子８０４のゲート電圧波形、４０６はスイッチング素子８０４のゲート閾値電圧、４０７はトランジスタ８１５のベース電圧、４０８はトランジスタ８１５がオンするときのベースエミッタ電圧である。また、４０９、４１１はスイッチング素子８０４のオン期間、４１０はスイッチング素子８０４のオフ期間である。

従来回路では電流検出によりスイッチング素子８０４をオフする際、すなわち期間４０９から期間４１０への遷移時に電流が上昇しなくなるため検出抵抗の電圧も上昇しない。従ってトランジスタ８１５が飽和状態ではなくなりスイッチング素子８０４のゲート電圧が残留している。このためターンオフ時間が伸びていることが解る。同時にスイッチング素子８０４のドレイン電流４０３は上昇しなくなるためスイッチング素子８０４のドレイン電圧が上昇し始め、スイッチング素子８０４がオフする時にはドレイン電圧が高くなった状態でターンオフしていることが解る。

一方で本実施例の回路ではターンオフ時、スイッチング素子１０６のゲート電圧がトランジスタ１１８，１１９より成る自己保持回路により放電されるため一度ゲート電圧が低下し始めるとドレイン電流低下によってゲート電圧の放電電流が少なくなることはない。ターンオフ時間が伸びないことが解る。

なお、自己保持回路はサイリスタ素子によって構成しても良い。

以上説明したように、本実施例によれば、ターンオフ時間を短縮しスイッチング損失を低減することが可能となる。

実施例２である“自励発振方式のスイッチング電源装置”について説明する。本実施例は、時定数回路によりスイッチング素子をオフする際にも、自己保持動作をするようにした例である。

図５は、本実施例の自励発振方式のスイッチング電源装置の回路図である。図５において、５００は商用交流電源、５０１はフィルタ回路、５０２はダイオードブリッジ、５０３は一次電解コンデンサ、５０４はスイッチングトランスである。Ｎｐはトランスの一次巻線、Ｎｓはトランスの二次巻線、Ｎｂはトランスのバイアス巻線（帰還巻線）を示す。又、５０５は起動抵抗、５０６はスイッチング素子、５０７、５０９、５１０は抵抗、５０８はコンデンサである。
５１１、５１５、５１７、５２０は抵抗、５１３、５１８はＮＰＮトランジスタ、５１９はＰＮＰトランジスタ、５１２はコンデンサ、５１４、５１６はダイオードである。５２１は二次整流ダイオード、５２２は電解コンデンサである。

ここでは実施例１と異なる部分のみ説明し、重複する説明は省略する。実施例１の回路におけるトランジスタ１１３の接続を５１３のように変え、ダイオード５２７でトランジスタ５１９のベース端子に接続している。電流検出抵抗の電圧が上昇してトランジスタ５１８が動作する場合は実施例１と同様である。

時定数回路のコンデンサ５１２の電圧が上昇し、トランジスタ５１３にベース電流が流れてトランジスタ５１３のコレクタ電流が流れると、ダイオード５２７を通じてトランジスタ５１９のベース電流が流れ、トランジスタ５１９のコレクタに電流が流れる。またフォトカプラＰＣ１０１のフォトトランジスタのコレクタ電流によりトランジスタ５１３が動作してもダイオード５２７を通じてトランジスタ５１９のベース電流が流れ、トランジスタ５１９のコレクタに電流が流れる。トランジスタ５１９のコレクタ電流はトランジスタ５１８のベースに供給されるため、トランジスタ５１８はベース電流のＨｆｅ２倍のコレクタ電流を流す。トランジスタ５１８のコレクタはトランジスタ５１９のベースに接続されているため、トランジスタ５１９のベース電流が増加する。以上のようにトランジスタ５１３の動作によりトランジスタ５１８と５１９が自己保持動作を行ってスイッチング素子５１６のゲートの電荷を放電する。従って電流検出抵抗の電圧が上昇した時だけでなく通常のフィードバック動作時のオフ動作でも自己保持動作を行うことが可能である。

実施例１において時定数回路Ｃ１１２，Ｒ１１１が作用してスイッチング素子１０６がターンオフするときのターンオフ速度は抵抗１１１の電流及びフォトカプラＰＣ１０１のフォトトランジスタのコレクタ電流とトランジスタ１１３のＨｆｅに依存している。スイッチング素子１０６のターンオフに伴いトランス１０４の巻線Ｎｂの電圧が低下するため、抵抗１１１の電流及びフォトカプラＰＣ１０１のフォトトランジスタのコレクタ電流が低下する。その結果トランジスタ１１３のベース電流が低下しコレクタ電流が減少する負帰還の影響を受けてしまう。

これに対し、本実施例２では、時定数回路をトランジスタ５１８、５１９で構成された自己保持回路に作用させることにより負帰還の影響を受けにくくなるため、よりターンオフ時間を短くすることができる。

従って、本実施例によれば、ターンオフ時間を短縮しスイッチング損失を低減することが可能となる。
なお、前記自己保持回路はサイリスタ素子によって構成しても良い。

実施例３である“自励発振方式のスイッチング電源装置”について説明する。本実施例は、自己保持回路のトランジスタをオン時間制限回路に兼用させた例である。

図６は、本実施例の自励発振方式のスイッチング電源装置の回路図である。
ここでは実施例３に係る説明のみとして、実施例１と重複する説明は行わない。図６において、６００は商用交流電源、６０１はフィルタ回路、６０２はダイオードブリッジ、６０３は一次電解コンデンサ、６０４はスイッチングトランスである。Ｎｐはトランス６０４の一次巻線、Ｎｓはトランス６０４の二次巻線、Ｎｂはトランス６０４のバイアス巻線（補助巻線）を示す。又、６０５は起動抵抗、６０６はスイッチング素子、６０７、６０９、６１０は抵抗、６０８はコンデンサである。６１１、６１５、６２０は抵抗、６１３はＮＰＮトランジスタ、６１７はＰＮＰトランジスタ、６１２はコンデンサ、６１４，６１６はダイオードである。６２１は二次整流ダイオード、６２２は電解コンデンサである。トランジスタ６１３と６１７により自己保持回路を構成している。

スイッチング素子６０６のドレインを流れる電流が大きくなり、抵抗６２０の電圧が高くなると、トランジスタ６１３のエミッタ電圧がベース電圧に対して降下する。また時定数回路のコンデンサ６１２にはＮｂ巻線より抵抗６１１を通じて電流が供給されるため、トランジスタ６１３のベースエミッタ電圧が上昇し、トランジスタ６１３のベースに電流が流れ始める。トランジスタ６１３はベース電流のＨｆｅ１倍のコレクタ電流を流し、これがトランジスタ６１７のベース電流となる。一方でトランジスタ６１７のコレクタはトランジスタ６１３のベースに電流を供給するため、トランジスタ６１３はより多くの電流をトランジスタ６１３のコレクタ、すなわちトランジスタ６１７のベース電流を流すようになる。以上の動作によって、トランジスタ６１３とトランジスタ６１７は、一度検出抵抗６２０の検出電圧が規定値に到達するともはや検出抵抗６２０の電圧に無関係にオン状態を保ち、スイッチング素子６０６のゲート電圧を放電することが可能となる。

トランジスタ６１３のベースエミッタ間電圧は、電流検出抵抗の電圧と時定数回路のコンデンサ電圧の和であるためこの回路は過電流検出時だけでなく通常のオフ動作時も動作することが可能である。すなわち実施例２よりも少ない部品点数で回路を構成できるとともに電流検出抵抗の抵抗値も低いものを使用することが可能となる。このため抵抗による損失も抑えることが可能となり、より効率を高めることが可能となる。

以上述べたように、本実施例では電流検出用のトランジスタ１１８と、オン時間制限トランジスタ１１３を兼用することにより部品点数を削減すると共に電流検知動作以外の動作でも自己保持動作を可能としたものである。
なお、前記自己保持回路はサイリスタ素子によって構成しても良い。

１００商用交流電源
１０２ダイオードブリッジ
１０３電解コンデンサ
１０４スイッチングトランス
１０６スイッチング素子
１０７抵抗
１１１時定数回路の抵抗
１１２時定数回路のコンデンサ
１１３トランジスタ
１１８電流検出トランジスタ
１１９１１８と組み合わせて自己保持回路を構成するトランジスタ
１２０電流検出抵抗
１２１二次整流ダイオード
１２２二次平滑コンデンサ

Claims

一次巻線と二次巻線と補助巻線を備えたトランスと、
前記トランスの一次巻線に流れる電流を制御するスイッチング素子と、
前記スイッチング素子と直列に接続された電流検出抵抗素子と、
前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンするトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、
前記電流検出抵抗素子と接続されており、前記電流検出抵抗素子で検出した値が所定値を超えた場合に前記スイッチング素子をオフし、前記スイッチング素子をオフする動作を保持する自己保持回路を有する電流制限回路と、を備え、
前記自己保持回路は、第一のトランジスタと第二のトラジスタとを有し、前記電流検出抵抗素子と前記第一のトランジスタのベース端子とが接続され、前記第一のトランジスタのコレクタ端子と前記第二のトランジスタのベース端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、
前記第一のトランジスタのコレクタ端子および前記第二のトランジスタのベース端子と、前記時定数回路の前記トランジスタとに接続されるダイオードを更に有することを特徴とする電源装置。
電源のトランスを駆動するためのスイッチング素子の動作を制御する制御回路において、
前記スイッチング素子と直列に接続された電流検出抵抗素子と、
前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンするトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、
前記電流検出抵抗素子と接続されており、前記電流検出抵抗素子で検出した値が所定値を超えた場合に前記スイッチング素子をオフし、前記スイッチング素子をオフする動作を保持する自己保持回路を有する電流制限回路と、を備え、
前記自己保持回路は、第一のトランジスタと第二のトラジスタとを有し、前記電流検出抵抗素子と前記第一のトランジスタのベース端子とが接続され、前記第一のトランジスタのコレクタ端子と前記第二のトランジスタのベース端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、
前記第一のトランジスタのコレクタ端子および前記第二のトランジスタのベース端子と、前記時定数回路の前記トランジスタとに接続されるダイオードを更に有することを特徴とする制御回路。
一次巻線と二次巻線と補助巻線を備えたトランスと、
前記トランスの一次巻線に流れる電流を制御するスイッチング素子と、
前記スイッチング素子と直列に接続された電流検出抵抗素子と、
前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンする第一のトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、
前記時定数回路の前記コンデンサと、前記時定数回路の前記第一のトランジスタのベース端子と前記電流検出抵抗素子とが接続されており、
前記時定数回路の前記第一のトランジスタと接続される第二のトランジスタを有し、前記第二のトランジスタのベース端子と前記第一のトランジスタのコレクタ端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタと前記第二のトランジスタとによって前記スイッチング素子をオフする動作を保持する自己保持回路と、
を備えることを特徴とする電源装置。
電源のトランスを駆動するためのスイッチング素子の動作を制御する制御回路において、
前記スイッチング素子と直列に接続された電流検出抵抗素子と、
前記トランスの補助巻線に接続され、抵抗素子とコンデンサと、前記コンデンサの電圧に応じてオンする第一のトランジスタとを有する時定数回路により前記スイッチング素子のオン時間を制限するオン時間制限回路と、
前記時定数回路の前記コンデンサと、前記時定数回路の前記第一のトランジスタのベース端子と前記電流検出抵抗素子とが接続されており、
前記時定数回路の前記第一のトランジスタと接続される第二のトランジスタを有し、前記第二のトランジスタのベース端子と前記第一のトランジスタのコレクタ端子とが接続され、前記第二のトランジスタのコレクタ端子と前記第一のトランジスタのベース端子とが接続されており、前記第一のトランジスタと前記第二のトランジスタとによって前記スイッチング素子をオフする動作を保持する自己保持回路と、
を備えることを特徴とする制御回路。