JP5426922B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP5426922B2
JP5426922B2 JP2009109686A JP2009109686A JP5426922B2 JP 5426922 B2 JP5426922 B2 JP 5426922B2 JP 2009109686 A JP2009109686 A JP 2009109686A JP 2009109686 A JP2009109686 A JP 2009109686A JP 5426922 B2 JP5426922 B2 JP 5426922B2
Authority
JP
Japan
Prior art keywords
connection line
data
control device
group
expander
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009109686A
Other languages
Japanese (ja)
Other versions
JP2010253188A (en
JP2010253188A5 (en
Inventor
雅也 田中
光一 松橋
Original Assignee
株式会社ソフイア
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソフイア filed Critical 株式会社ソフイア
Priority to JP2009109686A priority Critical patent/JP5426922B2/en
Publication of JP2010253188A publication Critical patent/JP2010253188A/en
Publication of JP2010253188A5 publication Critical patent/JP2010253188A5/ja
Application granted granted Critical
Publication of JP5426922B2 publication Critical patent/JP5426922B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

グループに分割された演出装置を制御する複数のグループ単位制御手段と、複数のグループ単位制御手段を制御するグループ統括制御手段とを備える遊技機に関し、特に、グループ統括制御手段からグループ単位制御手段へのデータ送信方法に関する。   The present invention relates to a gaming machine including a plurality of group unit control means for controlling a production device divided into groups and a group overall control means for controlling a plurality of group unit control means, and in particular from the group overall control means to the group unit control means It relates to the data transmission method.

主制御部と周辺制御部との間、特に主制御部から周辺制御部への信号の伝達方式を改良することにより、信号線系統の煩雑化を解消し、電気的構成の簡略化を図ることができる遊技機が知られている。この遊技機では、主制御部から周辺制御部への指令信号の伝送を、作動指令対象となる周辺制御部を特定可能な状態にて行う。これにより、複数の周辺制御部への信号伝送経路を共通化することが可能となる。その結果、指令信号の伝達経路を個々の周辺制御部毎に形成する態様と比較して信号線の数を大幅に減らすことができ、また、主制御部側の指令信号の出力ポートを統合できるので信号線系統の煩雑化を解消し、電気的構成の簡略化を図ることができる(例えば、特許文献1参照)。 By improving the signal transmission method between the main control unit and the peripheral control unit, especially from the main control unit to the peripheral control unit, the complexity of the signal line system is eliminated and the electrical configuration is simplified. There are known gaming machines that can be used. In this gaming machine, transmission of a command signal from the main control unit to the peripheral control unit is performed in a state where the peripheral control unit that is an operation command target can be specified. This makes it possible to share a signal transmission path to a plurality of peripheral control units. As a result, the number of signal lines can be greatly reduced as compared to a mode in which a command signal transmission path is formed for each peripheral control unit, and the command signal output port on the main control unit side can be integrated. Therefore, the complexity of the signal line system can be eliminated and the electrical configuration can be simplified (see, for example, Patent Document 1).

特開2001−038021号公報JP 2001-038021 A

しかしながら、特許文献1に開示された遊技機では、これ以上に基板間の配線を少なくすることはできなかった However, in the gaming machine disclosed in Patent Document 1, it is not possible to reduce the wiring between the boards more than this .

本発明は、グループ統括制御手段とグループ単位制御手段とを接続する接続線の数を削減できる遊技機を提供することを目的とする。 It is an object of the present invention to provide a gaming machine that can reduce the number of connection lines connecting the group overall control means and the group unit control means.

発明は、遊技に係わる演出を行う複数の演出装置を備える遊技機において、前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設けるとともに数の前記グループ単位制御手段を統括的に制御するグループ統括制御手段を設け該各グループ単位制御手段と該グループ統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、該ハーネスは、前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、前記グループ統括制御手段から前記グループ単位制御手段へ演出制御データを伝達するデータ線と、前記グループ単位制御手段に電源電圧を供給するための電源線と、を含んでおり、前記グループ統括制御手段と前記グループ単位制御手段との間で、前記ハーネスに含まれる接続線の中継を行うための中継基板が備えられ、前記データ線にはプルアップ抵抗を介して前記電源線からの電圧が印加され、前記グループ統括制御手段は、前記タイミング信号線の信号レベルを変化させるトランジスタと、前記データ線の信号レベルを変化させるトランジスタと、前記グループ単位制御手段へのデータ送信を開始する際に、前記各トランジスタを制御して前記タイミング信号線の信号レベルをハイレベルに維持させた状態で前記データ線の信号レベルをハイレベルからロウレベルに変化させることで送信開始を指令する送信開始指令手段と、前記送信開始の指令後に、前記各トランジスタを制御して前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら、前記タイミング信号線の信号レベルを繰り返し変化させることによって、前記グループ単位制御手段にデータを順次送信するとともに、該データ線の信号レベルの変更を、前記タイミング信号線の信号レベルがロウレベルとなっている状態で行う送信手段と、前記グループ単位制御手段へのデータ送信を終了する際に、前記各トランジスタを制御して前記タイミング信号線の信号レベルをハイレベルに維持させた状態で前記データ線の信号レベルをロウレベルからハイレベルに変化させることで送信終了を指令する送信終了指令手段と、を備え、前記グループ単位制御手段は、前記ハーネスを構成するデータ線から、当該グループ単位制御手段宛の演出制御データを取り込む取込手段と、前記ハーネスを構成する電源線からの電源供給が開始された場合に、当該グループ単位制御手段自身の初期化を行う初期化手段と、を備えるとともに、該演出制御データに基づいて対応するグループに属する演出装置を制御し、前記プルアップ抵抗が、前記中継基板に配置されている The present invention relates to a gaming machine including a plurality of effect devices for performing effects related to a game, wherein the plurality of effect devices are divided into a plurality of groups, and group unit control means for controlling the effect devices belonging to the divided groups the Rutotomoni provided for each group, provided the group supervisory controlling means for overall control of the group-unit control unit for multiple, and a respective group unit control means and the group supervisory controlling means, a plurality of connection lines connected via a connector by integrating to configure the harness, the harness includes a timing signal line for transmitting a timing signal from said group integrated control unit to the group-unit control unit, said group unit control from the group supervisory controlling means a data line for transmitting the performance control data to means for supplying a power supply voltage to the group-unit control unit A relay board for relaying a connection line included in the harness between the group overall control unit and the group unit control unit, and the data line includes a power supply line. A voltage from the power supply line is applied via an up resistor, and the group overall control unit includes a transistor that changes the signal level of the timing signal line, a transistor that changes the signal level of the data line, and the group unit. When starting data transmission to the control means, the signal level of the data line is changed from a high level to a low level in a state where the signal level of the timing signal line is maintained at a high level by controlling the transistors. in a transmission start instruction means for instructing the transmission start, after the command of the transmission start, before controlling the respective transistors While setting the signal level of the data line to a signal level corresponding to the transmission data, said by repeatedly changing the signal level of the timing signal line, thereby sequentially transmitting the data to the group-unit control unit, signals of the data lines The transmission unit that performs the level change in a state where the signal level of the timing signal line is low level, and when the data transmission to the group unit control unit is completed, the transistors are controlled to control the timing signal. Transmission end command means for instructing transmission end by changing the signal level of the data line from low level to high level while maintaining the signal level of the line at high level, and the group unit control means includes: Production control data addressed to the group unit control means from the data lines constituting the harness. And an initializing means for initializing the group unit control means itself when power supply from the power supply line constituting the harness is started, and based on the effect control data The effect devices belonging to the corresponding group are controlled, and the pull-up resistor is arranged on the relay board .

本発明によると、タイミング信号線及びデータ線だけを用いて、データの送信開始と送信終了をグループ単位制御手段に通知できるので、基板間の配線をさらに少なくすることができる。According to the present invention, since the start and end of data transmission can be notified to the group unit control means using only the timing signal line and the data line, the wiring between the substrates can be further reduced.

本発明の実施形態の遊技機の説明図である。It is explanatory drawing of the game machine of embodiment of this invention. 本発明の実施形態の遊技盤の正面図である。It is a front view of the game board of the embodiment of the present invention. 本発明の実施形態の遊技機の構成を示すブロック図である。It is a block diagram which shows the structure of the game machine of embodiment of this invention. 本発明の実施形態の演出制御装置の構成を示すブロック図である。It is a block diagram which shows the structure of the presentation control apparatus of embodiment of this invention. 本発明の実施形態の装飾制御装置の接続の説明図である。It is explanatory drawing of the connection of the decoration control apparatus of embodiment of this invention. 本発明の実施形態の装飾制御装置のブロック図である。It is a block diagram of the decoration control apparatus of embodiment of this invention. 本発明の実施形態のI2CI/Oエクスパンダのブロック図である。It is a block diagram of an I 2 CI / O expander according to an embodiment of the present invention. 本発明の実施形態の装飾装置を制御する装飾制御装置のI2CI/Oエクスパンダ周辺の回路図である。It is a circuit diagram around the I 2 CI / O expander of the decoration control device that controls the decoration device of the embodiment of the present invention. 本発明の実施形態の役物駆動MOT及び役物駆動SOLを制御する装飾制御装置のI2CI/Oエクスパンダ周辺の回路図である。It is a circuit diagram around the I 2 CI / O expander of the decoration control device that controls the accessory driving MOT and the accessory driving SOL of the embodiment of the present invention. 本発明の実施形態の中継基板の入出力に関する接続線の回路図である。It is a circuit diagram of the connection line regarding the input / output of the relay board | substrate of embodiment of this invention. 本発明の実施形態の装飾制御装置の入出力に関する接続線の回路図である。It is a circuit diagram of the connection line regarding the input / output of the decoration control apparatus of embodiment of this invention. 本発明の実施形態の装飾制御装置の配線基板におけるSDA接続パターン及びSCL接続パターンの説明図である。It is explanatory drawing of the SDA connection pattern and SCL connection pattern in the wiring board of the decoration control apparatus of embodiment of this invention. 本発明の実施形態のI2CI/OエクスパンダのVcc端子への電源の供給方法の説明図である。It is an explanatory view of a method of supplying power to the I 2 CI / O expander Vcc terminal of an embodiment of the present invention. 本発明の実施形態の演出制御装置から装飾制御装置に出力されるデータに含まれるアドレスの説明図である。It is explanatory drawing of the address contained in the data output to the decoration control apparatus from the presentation control apparatus of embodiment of this invention. 本発明の実施形態のI2CI/Oエクスパンダアドレステーブルの説明図である。It is an explanatory view of I 2 CI / O expander address table of an embodiment of the present invention. 本発明の実施形態の演出制御装置による処理のフローチャートである。It is a flowchart of the process by the presentation control apparatus of embodiment of this invention. 本発明の実施形態のスレーブ選択順序テーブルの説明図である。It is explanatory drawing of the slave selection order table of embodiment of this invention. 本発明の実施形態のマスタICによるスレーブ出力処理のフローチャートである。It is a flowchart of the slave output process by the master IC of the embodiment of the present invention. 本発明の実施形態のマスタICが接続線SDA及び接続線SCLを介して出力するデータのスタート条件及びストップ条件の説明図である。It is explanatory drawing of the start condition and stop condition of the data which the master IC of embodiment of this invention outputs via the connection line SDA and the connection line SCL. 本発明の実施形態のマスタICから出力されたデータが入力された装飾制御装置610が返答信号を出力するタイミングチャートである。It is a timing chart which the decoration control apparatus 610 into which the data output from the master IC of embodiment of this invention was input outputs a response signal. 本発明の実施形態のマスタICが演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。It is a timing chart of the signal level of the connection line SDA and the connection line SCL when the master IC of the embodiment of the present invention outputs effect control data. 本発明の実施形態のマスタICが装飾制御装置にオールコールアドレスを設定する場合に、マスタICから出力されるデータの説明図である。It is explanatory drawing of the data output from a master IC, when the master IC of embodiment of this invention sets an all call address to a decoration control apparatus. 本発明の実施形態のオールコールアドレスが設定されている装飾制御装置を装飾制御する場合に、演出制御装置から出力されるデータの説明図である。It is explanatory drawing of the data output from a production | presentation control apparatus, when carrying out decoration control of the decoration control apparatus to which the all call address of embodiment of this invention is set. 本発明の実施形態の演出制御装置に複数のマスタICが備わる場合のマスタICと装飾制御装置との接続の説明図である。It is explanatory drawing of the connection of master IC and decoration control apparatus in case the production control apparatus of embodiment of this invention is equipped with several master IC.

(第1実施形態)
以下、本発明の実施形態について、図1〜図23を参照して説明する。
(First embodiment)
Hereinafter, embodiments of the present invention will be described with reference to FIGS.

図1は、本発明の実施形態の遊技機1の説明図である。   FIG. 1 is an explanatory diagram of a gaming machine 1 according to an embodiment of the present invention.

遊技機1の前面枠(遊技枠)3は本体枠(外枠)2にヒンジ4を介して、遊技機1の前面に開閉回動可能に組み付けられる。前面枠3の表側には、遊技盤10(図2参照)が収装される。また、前面枠3には、遊技盤10の前面を覆うカバーガラス(透明部材)を備えたガラス枠18が取り付けられている。   A front frame (game frame) 3 of the gaming machine 1 is assembled to a main body frame (outer frame) 2 via a hinge 4 so as to be openable and closable on the front surface of the gaming machine 1. A game board 10 (see FIG. 2) is accommodated on the front side of the front frame 3. Further, a glass frame 18 having a cover glass (transparent member) covering the front surface of the game board 10 is attached to the front frame 3.

ガラス枠18のカバーガラスの周囲には、装飾光が発光される装飾部材9が備えられている。この装飾部材9の内部にはランプやLED等からなる装飾装置620(図3参照)が備えられている。この装飾装置620を所定の発光態様によって発光することによって、装飾部材9が所定の発光態様によって発光する。   A decorative member 9 that emits decorative light is provided around the cover glass of the glass frame 18. The decoration member 9 is provided with a decoration device 620 (see FIG. 3) made of a lamp, an LED, or the like. The decoration device 620 emits light in a predetermined light emission mode, so that the decoration member 9 emits light in a predetermined light emission mode.

ガラス枠18の左右には、音響(例えば、効果音)を発するスピーカ30が備えられている。また、ガラス枠18の上方には照明ユニット11が備えられている。照明ユニット11の内部には、前述した装飾装置620が備えられている。   Speakers 30 that emit sound (for example, sound effects) are provided on the left and right sides of the glass frame 18. An illumination unit 11 is provided above the glass frame 18. Inside the lighting unit 11, the above-described decoration device 620 is provided.

照明ユニット11の右側には、遊技機1において異常が発生したことを報知するための異常報知LED29が備えられている。   On the right side of the lighting unit 11, an abnormality notification LED 29 for notifying that an abnormality has occurred in the gaming machine 1 is provided.

前面枠3の下部の開閉パネル20には図示しない打球発射装置に遊技球を供給する上皿21が、固定パネル22には灰皿15、下皿23及び打球発射装置の操作部24等が備えられる。下皿23には、下皿23に貯まった遊技球を排出するための下皿球抜き機構16が備えられる。前面枠3下部右側には、ガラス枠18を施錠するための鍵25が備えられている。   The open / close panel 20 below the front frame 3 is provided with an upper tray 21 for supplying game balls to a not-shown ball hitting device, and the fixed panel 22 is provided with an ashtray 15, a lower plate 23, an operation unit 24 of the hit ball launching device, and the like. . The lower tray 23 is provided with a lower tray ball removing mechanism 16 for discharging the game balls stored in the lower tray 23. A key 25 for locking the glass frame 18 is provided on the lower right side of the front frame 3.

また、遊技者が操作部24を回動操作することによって、打球発射装置は、上皿21から供給される遊技球を発射する。   Further, when the player turns the operation unit 24, the hitting ball launching device launches a game ball supplied from the upper plate 21.

また、上皿21の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン17が備えられている。   In addition, the upper edge portion of the upper plate 21 is provided with an effect button 17 for receiving an operation input from the player.

遊技者が演出ボタン17を操作することによって、遊技盤10に設けられた表示装置53(図2参照)における特図変動表示ゲームの演出内容を選択して、表示装置53における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。   When the player operates the effect button 17, the effect content of the special figure variation display game on the display device 53 (see FIG. 2) provided on the game board 10 is selected, and the special figure variation display game on the display device 53 is selected. In addition, it is possible to perform an effect in which the player's operation is intervened.

なお、特図変動表示ゲームは、発射された遊技球が遊技盤10に備わる第1始動入賞口45(図2参照)又は普通変動入賞装置36(図2参照)の第2始動入賞口に入賞した場合に開始される。特図変動表示ゲームでは、表示装置53において複数の識別情報が変動表示する。そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が特定の結果態様である場合に、遊技機1の状態が遊技者に有利な状態(特典が付与される状態)である特別遊技状態に遷移する。   In addition, in the special figure variation display game, the launched game ball is awarded to the first start winning opening 45 (see FIG. 2) provided in the game board 10 or the second starting winning opening of the normal variation winning apparatus 36 (see FIG. 2). It starts when you do. In the special figure fluctuation display game, a plurality of pieces of identification information are variably displayed on the display device 53. Then, when the identification information that has been variably displayed is stopped and the result mode of the stopped identification information is a specific result mode, the state of the gaming machine 1 is advantageous to the player (a state where a privilege is granted) Transition to a special gaming state.

上皿21の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン26、及び、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボタン27が設けられている。これらのボタン26、27の間には、プリペイドカードの残高を表示する残高表示部28が設けられる。 図2は、本発明の実施形態の遊技盤10の正面図である。   In the upper right portion of the upper plate 21, a ball lending button 26 that is operated when a player borrows a game ball and a discharge button 27 that is operated to discharge a prepaid card from a card unit (not shown) are provided. . Between these buttons 26 and 27, a balance display unit 28 for displaying the balance of the prepaid card is provided. FIG. 2 is a front view of the game board 10 according to the embodiment of the present invention.

図1に示す遊技機1は、内部の遊技領域10a内に遊技球を発射して(弾球して)遊技を行うもので、ガラス枠18のカバーガラスの奥側には、遊技領域10aを構成する遊技盤10が設置されている。   The gaming machine 1 shown in FIG. 1 fires a game ball in an internal game area 10a (bounces it) to play a game, and a game area 10a is provided on the back side of the cover glass of the glass frame 18. The game board 10 which comprises is installed.

遊技盤10は、各種部材の取付ベースとなる平板状の遊技盤本体10b(木製又は合成樹脂製)を備え、該遊技盤本体10bの前面にガイドレール32で囲まれた遊技領域10aを有している。また、遊技盤本体10bの前面であってガイドレール32の外側には、前面構成部材33、33、…が取り付けられている。そして、このガイドレール32で囲まれた遊技領域10a内に発射装置から遊技球(打球;遊技媒体)を発射して遊技を行うようになっている。   The game board 10 includes a flat game board main body 10b (made of wood or synthetic resin) serving as a mounting base for various members, and has a game area 10a surrounded by a guide rail 32 on the front surface of the game board main body 10b. ing. Further, front structural members 33, 33,... Are attached to the front surface of the game board main body 10b and outside the guide rail 32. Then, a game ball (hit ball; game medium) is launched from the launching device into the game area 10a surrounded by the guide rail 32 to play a game.

遊技領域10aの略中央には、特図変動表示ゲームの表示領域となる窓部52を形成するセンターケース51が取り付けられている。このセンターケース51に形成された窓部52の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出表示装置としての表示装置53が配されるようになっている。この表示装置53は、例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部53aがセンターケース51の窓部52を介して遊技盤10の前面側から視認可能となるように配されている。なお、表示装置53は、液晶ディスプレイを備えるものに限らず、EL、CRT等のディスプレイを備えるものであってもよい。   A center case 51 that forms a window 52 serving as a display area for a special figure variation display game is attached to the approximate center of the game area 10a. Behind the window portion 52 formed in the center case 51, a display device 53 is provided as an effect display device capable of executing an effect of a special figure variable display game that displays a plurality of identification information in a variable manner. ing. The display device 53 includes, for example, a liquid crystal display, and is arranged so that a display portion 53 a whose display contents can be changed is visible from the front side of the game board 10 through the window portion 52 of the center case 51. . Note that the display device 53 is not limited to a device including a liquid crystal display, and may include a display such as an EL or a CRT.

センターケース51の窓部52の上端付近には、遊技状態に基づいて動作可能な可動役物60が取り付けられる。   Near the upper end of the window 52 of the center case 51, a movable accessory 60 that can be operated based on the gaming state is attached.

また、遊技盤10には、普図始動ゲート34と、普図変動表示ゲームの未処理回数を表示する普図記憶表示器47、普図変動表示ゲームを表示する普図表示器35が設けられている。また、遊技領域10a内には、第1の始動入賞領域をなす第1始動入賞口45と、第2の始動入賞領域をなす第2始動入賞口を有する普通変動入賞装置36と、が設けられている。そして、遊技球が第1始動入賞口45に入賞した場合は、補助遊技として第1特図変動表示ゲームが実行され、遊技球が普通変動入賞装置36に入賞した場合は、補助遊技として第2特図変動表示ゲームが実行されるようになっている。   In addition, the game board 10 is provided with a general map start gate 34, a general map storage display 47 for displaying the number of unprocessed times of the general map change display game, and a general map display 35 for displaying the general map change display game. ing. Further, in the game area 10a, a first start winning opening 45 forming a first start winning area and a normal variable winning apparatus 36 having a second starting winning opening forming a second start winning area are provided. ing. When the game ball has won the first start winning opening 45, the first special figure variation display game is executed as an auxiliary game, and when the game ball has won the normal variation prize winning device 36, the second game is performed as an auxiliary game. A special figure variation display game is executed.

また、遊技盤10には、第1特図変動表示ゲームを表示する第1特図表示器38と、第2特図変動表示ゲームを表示する第2特図表示器39と、が設けられている。また、第1特図変動表示ゲームの未処理回数(第1特図始動記憶)を表示する第1特図記憶表示器48と、第2特図変動表示ゲームの未処理回数(第2特図始動記憶)を表示する第2特図記憶表示器49が設けられている。なお、普図記憶表示器47、普図表示器35、第1特図表示器38、第2特図表示器39、第1特図記憶表示器48、第2特図記憶表示器49は、遊技状態を表す遊技状態表示LED(図示略)と併せて、セグメントLEDとして一体に設けられている。   Further, the game board 10 is provided with a first special figure display 38 for displaying the first special figure fluctuation display game, and a second special figure display 39 for displaying the second special figure fluctuation display game. Yes. In addition, the first special figure storage display 48 for displaying the number of unprocessed times of the first special figure variation display game (first special figure start memory), and the number of unprocessed times of the second special figure fluctuation display game (second special figure). A second special figure memory display 49 for displaying (starting memory) is provided. It should be noted that the common figure memory display 47, the universal figure display 35, the first special figure display 38, the second special figure display 39, the first special figure storage display 48, and the second special figure storage display 49 Together with a game state display LED (not shown) representing the game state, it is integrally provided as a segment LED.

さらに遊技領域10aには、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉42aを有し、第1特図変動表示ゲーム、第2特図変動表示ゲームの結果如何によって大入賞口を閉じた状態(遊技者にとって不利な状態)から開放状態(遊技者にとって有利な状態)に変換する特別変動入賞装置42、入賞口などに入賞しなかった遊技球を回収するアウト穴43が設けられている。この他、遊技領域10aには、一般入賞口44、44、…、打球方向変換部材としての風車46、多数の障害釘(図示略)などが配設されている。   Furthermore, the game area 10a has an attacker-type opening / closing door 42a that can be opened by rotating in a direction in which the upper end side is tilted toward the front side, and the first special figure variation display game and the second special figure variation display game. As a result, the special variable winning device 42 for converting the closed state (a disadvantageous state for the player) from the closed state (a disadvantageous state for the player) to the open state (a state advantageous for the player), and the game balls that have not won the winning point etc. An out-hole 43 to be collected is provided. In addition, the game area 10a is provided with general winning holes 44, 44,.

普図始動ゲート34内には、該普図始動ゲート34を通過した遊技球を検出するためのゲートSW34a(図3参照)が設けられている。そして、遊技領域10a内に打ち込まれた遊技球が普図始動ゲート34内を通過すると、普図変動表示ゲームが行われる。   A gate SW 34a (see FIG. 3) for detecting a game ball that has passed through the general chart start gate 34 is provided in the general chart start gate 34. Then, when the game ball that has been driven into the game area 10a passes through the usual figure start gate 34, a usual figure change display game is performed.

また、普図変動表示ゲームを開始できない状態中に、普図始動ゲート34を遊技球が通過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が1加算されて、当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶される。   In addition, when the game ball passes through the general chart start gate 34 in a state in which the normal map change display game cannot be started, if the general chart start memory number is less than the upper limit number, the general chart start memory number is incremented by one. One random number indicating whether or not the normal figure change display game is a win is stored as the normal figure start memory.

普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームが当って普通変動入賞装置36が開状態に変換されている状態のことをいう。   The state in which the normal map variable display game cannot be started is, for example, a state in which the normal map variable display game has already been executed and the normal map variable display game has not ended, or the normal variable display game has been hit and the normal variable prize winning device This is a state where 36 is converted to an open state.

なお、普図変動表示ゲームの始動記憶数は、LEDを備える普図記憶表示器47にて表示される。   In addition, the starting memory | storage number of a common figure change display game is displayed on the common figure memory | storage display 47 provided with LED.

普図変動表示ゲームは、遊技盤10に設けられた普図表示器35で実行されるようになっている。なお、表示装置53の表示領域の一部で普図変動表示ゲームを表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることにより行うようにする。   The normal map display game is executed by a general map display 35 provided on the game board 10. In addition, you may make it display a common figure change display game in a part of display area of the display apparatus 53, In this case, for example, a number, a symbol, a character design etc. are used as an identification design, and this identification design is predetermined. After the time variation display, the display is stopped.

この普図変動表示ゲームの停止表示が特別の結果態様となれば、普図変動表示ゲームが当りとなって、普通変動入賞装置36の開閉部材36a、36aが所定時間(例えば、0.5秒間)開放される。これにより、普通変動入賞装置36に遊技球が入賞しやすくなり、第2特図変動表示ゲームの始動が容易となる。   If the stop display of the normal fluctuation display game becomes a special result mode, the normal fluctuation display game is won and the opening / closing members 36a and 36a of the normal fluctuation winning device 36 are set for a predetermined time (for example, 0.5 seconds). ) Opened. Thereby, it becomes easy to win a game ball in the normal variation winning device 36, and the start of the second special figure variation display game is facilitated.

普通変動入賞装置36は左右一対の開閉部材36a、36aを具備し、第1始動入賞口45の下部に配設される。この開閉部材36a、36aは、常時は遊技球の直径程度の間隔をおいて閉じた状態(遊技者にとって不利な状態)を保持しているが、普図変動表示ゲームの結果が所定の停止表示態様となった場合(普図変動表示ゲームが当りとなった場合)には、駆動装置としてのソレノイド(普電SOL36b、図3参照)によって、逆「ハ」の字状に開いて普通変動入賞装置36に遊技球が流入し易い状態(遊技者にとって有利な状態)に変化させられるようになっている。   The normal variation winning device 36 includes a pair of left and right opening / closing members 36 a and 36 a and is disposed below the first start winning port 45. The open / close members 36a, 36a always maintain a closed state (an unfavorable state for the player) with an interval of about the diameter of the game ball. When it becomes a mode (when a normal fluctuation display game is a win), it is opened in a reverse “C” shape by a solenoid (Fuden SOL 36b, see FIG. 3) as a driving device, and a normal fluctuation prize is won. The device 36 can be changed to a state in which a game ball easily flows into the device 36 (a state advantageous to the player).

また、本実施形態の遊技機1は、特図変動表示ゲームの結果態様に基づき、遊技状態として、表示装置53における特図変動表示ゲームの変動表示時間を短縮する時短動作状態(第2動作状態)を発生可能となっている。この時短動作状態(第2動作状態)は、普通変動入賞装置36の動作状態が、通常動作状態(第1動作状態)に比べて開放状態となりやすい状態である。   In addition, the gaming machine 1 according to the present embodiment, based on the result form of the special figure variation display game, as a gaming state, a short-time operation state (second operation state) for shortening the variation display time of the special figure variation display game on the display device 53 ) Can be generated. At this time, the short operation state (second operation state) is a state in which the operation state of the normal variation winning device 36 is more likely to be an open state than the normal operation state (first operation state).

この時短動作状態においては、上述の普図変動表示ゲームの実行時間が、通常動作状態における長い実行時間よりも短くなるように制御され(例えば、10秒が1秒)、これにより、単位時間当りの普通変動入賞装置36の開放回数が実質的に多くなるように制御される。また、時短動作状態においては、普図変動表示ゲームが当り結果となって普通変動入賞装置36が開放される場合に、開放時間が通常動作状態の短い開放時間より長くされるように制御される(例えば、0.3秒が1.8秒)。また、時短動作状態においては、普図変動表示ゲームの1回の当り結果に対して、普通変動入賞装置36が1回ではなく、複数回(例えば、2回)開放される。さらに、時短動作状態においては普図変動表示ゲームの当り結果となる確率が通常動作状態より高くなるように制御される。すなわち、通常動作状態よりも普通変動入賞装置36の開放回数が増加され、普通変動入賞装置36に遊技球が入賞しやすくなり、第2特図変動表示ゲームの始動が容易となる。   At this time, in the short operation state, the execution time of the above-mentioned general-purpose variable display game is controlled to be shorter than the long execution time in the normal operation state (for example, 10 seconds is 1 second). The number of times of opening of the normal variation winning device 36 is controlled to be substantially increased. Further, in the short-time operation state, when the normal variation winning game 36 is released as a result of the normal variation display game being won, the release time is controlled to be longer than the short release time of the normal operation state. (For example, 0.3 seconds is 1.8 seconds). Also, in the short-time operation state, the normal variation winning device 36 is opened a plurality of times (for example, two times) instead of once for the result of one hit of the normal-variation display game. Further, in the short-time operation state, the probability that the hit result of the normal-variable display game is higher than that in the normal operation state is controlled. That is, the number of times of opening of the normal variation winning device 36 is increased as compared to the normal operation state, and it becomes easier for the game ball to win the normal variation winning device 36, and the second special figure variation display game can be easily started.

第1始動入賞口45の内部には第1始動口SW45a(図3参照)が備えられ、この第1始動口SW45aによって遊技球を検出することに基づき、補助遊技としての第1特図変動表示ゲームを開始する始動権利が発生するようになっている。また、普通変動入賞装置36の内部には第2始動口SW36d(図3参照)が備えられ、この第2始動口SW36dによって遊技球を検出することに基づき、補助遊技としての第2特図変動表示ゲームを開始する始動権利が発生するようになっている。   A first start opening SW45a (see FIG. 3) is provided in the first start winning opening 45, and based on detecting a game ball by the first start opening SW45a, a first special figure variation display as an auxiliary game is provided. A starting right to start the game is generated. Further, the normal variation winning device 36 is provided with a second start opening SW36d (see FIG. 3), and based on the detection of the game ball by the second start opening SW36d, the second special figure change as an auxiliary game is performed. A start right to start the display game is generated.

この第1特図変動表示ゲームを開始する始動権利は、所定の上限数(例えば4)の範囲内で第1始動記憶(特図1始動記憶)として記憶される。そして、この第1始動記憶数は、第1特図記憶表示器48に表示される。また、第2特図変動表示ゲームを開始する始動権利は、所定の上限数(例えば4)の範囲内で第2始動記憶(特図2始動記憶)として記憶される。そして、この第2始動記憶数は、第2特図記憶表示器49にて表示される。   The right to start the first special figure variation display game is stored as a first start memory (special figure 1 start memory) within a predetermined upper limit number (for example, 4). The first start memory number is displayed on the first special figure memory display 48. The start right for starting the second special figure variation display game is stored as the second start memory (special figure 2 start memory) within a predetermined upper limit number (for example, 4). The second start memory number is displayed on the second special figure memory display 49.

そして、第1特図変動表示ゲームが開始可能な状態(第1始動記憶数及び第2始動記憶数が0の状態)で、第1始動入賞口45に遊技球が入賞すると、始動権利の発生に伴って抽出された乱数が第1始動記憶として記憶されて、第1始動記憶数が1加算されるととともに、直ちに第1始動記憶に基づいて、第1特図変動表示ゲームが開始され、この際に第1始動記憶数が1減算される。   When the first special figure variation display game can be started (the first start memory number and the second start memory number are 0) and the game ball wins the first start winning opening 45, the start right is generated. The random number extracted with is stored as the first start memory, the first start memory number is incremented by 1, and the first special figure variation display game is immediately started based on the first start memory, At this time, 1 is subtracted from the first start memory number.

また、第2特図変動表示ゲームは第1特図変動表示ゲームよりも優先して実行されるため、第1始動記憶数が0でなくても、第2始動記憶数が0であれば、第2始動入賞口をなす普通変動入賞装置36に遊技球が入賞すると、始動権利の発生に伴って抽出された乱数が第2始動記憶として記憶されて、第2始動記憶数が1加算されるととともに、実行中の第1特図変動表示ゲームが終了後直ちに第2始動記憶に基づいて、第2特図変動表示ゲームが開始され、この際に第2始動記憶数が1減算される。   In addition, since the second special figure fluctuation display game is executed in preference to the first special figure fluctuation display game, even if the first start memory number is not zero, if the second start memory number is zero, When the game ball wins the normal variation winning device 36 that forms the second start winning opening, the random number extracted with the start right is stored as the second start memory, and the second start memory number is incremented by one. At the same time, the second special figure variation display game is started based on the second start memory immediately after the execution of the first special figure variation display game being executed, and at this time, the second start memory number is decremented by one.

一方、第1特図変動表示ゲーム又は第2特図変動表示ゲームが直ちに開始できない状態、例えば、既に第1特図変動表示ゲーム又は第2特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、第1始動入賞口45に遊技球が入賞すると、第1始動記憶数が上限数未満(例えば、4個未満)ならば、第1始動記憶数が1加算されて、第1始動入賞口45に遊技球が入賞したタイミングで抽出された乱数が第1始動記憶として一つ記憶される。   On the other hand, a state in which the first special figure fluctuation display game or the second special figure fluctuation display game cannot be started immediately, for example, the first special figure fluctuation display game or the second special figure fluctuation display game has already been performed, and the special figure fluctuation display. If a game ball is won in the first start winning opening 45 when the game is not finished or in a special game state, if the first start memory number is less than the upper limit number (for example, less than four) The first start memory number is incremented by 1, and one random number extracted at the timing when the game ball is won in the first start winning opening 45 is stored as the first start memory.

同様に、この場合に第2始動入賞口をなす普通変動入賞装置36に遊技球が入賞すると、第2始動記憶数が上限数未満(例えば、4個未満)ならば、第2始動記憶数が1加算されて、第2始動入賞口に遊技球が入賞したタイミングで抽出された乱数が第2始動記憶として一つ記憶される。   Similarly, in this case, when a game ball wins the normal variation winning device 36 that forms the second starting winning opening, if the second starting stored number is less than the upper limit number (for example, less than four), the second starting stored number is 1 is added, and one random number extracted at the timing when the game ball wins the second start winning opening is stored as the second start storage.

そして、第1特図変動表示ゲーム又は第2特図変動表示ゲームが開始可能な状態となると、第1始動記憶又は第2始動記憶に基づき第1特図変動表示ゲーム又は第2特図変動表示ゲームが開始される。このとき、第1特図変動表示ゲームと第2特図変動表示ゲームは同時に実行されることはなく、第2特図変動表示ゲームが第1特図変動表示ゲームよりも優先して実行されるようになっている。   When the first special figure fluctuation display game or the second special figure fluctuation display game is ready to start, the first special figure fluctuation display game or the second special figure fluctuation display is based on the first start memory or the second start memory. The game starts. At this time, the first special figure fluctuation display game and the second special figure fluctuation display game are not executed simultaneously, and the second special figure fluctuation display game is executed with priority over the first special figure fluctuation display game. It is like that.

すなわち、第1始動記憶と第2始動記憶がある場合には、第2特図変動表示ゲームが実行される。   That is, when there is a first start memory and a second start memory, the second special figure variation display game is executed.

補助遊技としての第1特図変動表示ゲーム、第2特図変動表示ゲームは、遊技盤10に設けられた第1特図表示器38、第2特図表示器39で実行されるようになっており、複数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。また、表示装置53にて各特図変動表示ゲームに対応して複数種類の識別情報(例えば、数字、記号、キャラクタ図柄など)を変動表示させる特図変動表示ゲームが実行される。そして、この特図変動表示ゲームの結果として、第1特図表示器38又は第2特図表示器39の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態(いわゆる、大当たり状態)となる。また、これに対応して表示装置53の表示態様も特別結果態様(例えば、「7,7,7」等のゾロ目数字の何れか)となる。なお、遊技機に第1特図表示器38、第2特図表示器39を備えずに、表示装置53のみで特図変動表示ゲームを実行するようにしてもよい。   The first special figure change display game and the second special figure change display game as the auxiliary game are executed by the first special figure display 38 and the second special figure display 39 provided on the game board 10. After a plurality of pieces of identification information are variably displayed, a predetermined result mode is stopped and displayed. In addition, a special figure fluctuation display game is executed in which a plurality of types of identification information (for example, numbers, symbols, character designs, etc.) are variably displayed on the display device 53 corresponding to each special figure fluctuation display game. And as a result of this special figure fluctuation display game, when the display mode of the first special figure display 38 or the second special figure display 39 becomes a special result mode, it becomes a big hit and a special game state (so-called , Jackpot state). Correspondingly, the display mode of the display device 53 is also a special result mode (for example, any one of the numbers in the flat order such as “7, 7, 7”). The game machine may not be provided with the first special figure display 38 and the second special figure display 39, and the special figure variation display game may be executed only by the display device 53.

また、本実施形態の遊技機1は、特図変動表示ゲームの結果態様に基づき、遊技状態として確変状態(第2確率状態)を発生可能となっている。この確変状態(第2確率状態)は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態(第1確率状態)に比べて高い状態である。なお、第1特図変動表示ゲームと第2特図変動表示ゲームのどちらの特図変動表示ゲームの結果態様に基づき確変状態となっても、第1特図変動表示ゲーム及び第2特図変動表示ゲームの両方が確変状態となる。また、確変状態と上述した時短動作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生させることも可能である。   In addition, the gaming machine 1 of the present embodiment can generate a probability variation state (second probability state) as a gaming state based on the result mode of the special figure variation display game. This probability variation state (second probability state) is a state in which the probability of a hit result in the special figure variation display game is higher than the normal probability state (first probability state). It should be noted that the first special figure fluctuation display game and the second special figure fluctuation regardless of whether the first special figure fluctuation display game or the second special figure fluctuation display game results in the result mode of the special figure fluctuation display game. Both display games are in a probable state. Further, the probability variation state and the above-described short-time operation state can be generated independently, and both can be generated simultaneously, or only one can be generated.

図3は、本発明の実施形態の遊技機1の構成を示すブロック図である。   FIG. 3 is a block diagram showing a configuration of the gaming machine 1 according to the embodiment of the present invention.

遊技機1は、遊技を統括的に制御する遊技制御装置500、各種演出を行うために表示装置53及びスピーカ30等を制御する演出制御装置550、遊技球を払い出すために図示しない払出モータを制御する払出制御装置580を備える。   The gaming machine 1 includes a game control device 500 that controls the game in an integrated manner, an effect control device 550 that controls the display device 53 and the speaker 30 to perform various effects, and a payout motor (not shown) for paying out game balls. A payout control device 580 for controlling is provided.

まず、遊技制御装置500について説明する。図4では、演出制御装置550について説明する。   First, the game control device 500 will be described. In FIG. 4, the effect control device 550 will be described.

遊技制御装置500は、遊技用マイコン501、入力I/F(Interface)505、出力I/F(Interface)506、及び外部通信端子507を備える。   The game control device 500 includes a game microcomputer 501, an input I / F (Interface) 505, an output I / F (Interface) 506, and an external communication terminal 507.

遊技用マイコン501は、CPU502、ROM(Read Only Memory)503及びRAM(Random Access Memory)504を備える。   The gaming microcomputer 501 includes a CPU 502, a ROM (Read Only Memory) 503, and a RAM (Random Access Memory) 504.

CPU502は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。ROM503は、遊技制御のための不変の情報(プログラム、データ等)を記憶している。RAM504は、遊技制御時にワークエリアとして利用される。   The CPU 502 is a main control device that controls the game in an integrated manner, and controls the game. The ROM 503 stores invariant information (programs, data, etc.) for game control. The RAM 504 is used as a work area during game control.

外部通信端子507は、遊技制御装置500の設定情報等を検査する検査装置等の外部機器に遊技制御装置500を接続する。   The external communication terminal 507 connects the game control device 500 to an external device such as an inspection device that inspects the setting information of the game control device 500.

CPU502は、入力I/F505を介して各種入力装置(第1始動口SW45a、第2始動口SW36d、一般入賞口SW44a、ゲートSW34a、カウントSW42d、ガラス枠開放SW18a、前面枠開放SW3a、球切れSW54、振動センサ55、及び磁気センサ56)からの検出信号を受けて、大当り抽選等、種々の処理を行う。   The CPU 502 receives various input devices (first start port SW45a, second start port SW36d, general winning port SW44a, gate SW34a, count SW42d, glass frame open SW18a, front frame open SW3a, and out of ball SW54 via the input I / F 505. In response to the detection signals from the vibration sensor 55 and the magnetic sensor 56), various processes such as a big hit lottery are performed.

第1始動口SW45aは、第1始動入賞口45に遊技球が入賞したことを検出するスイッチである。第2始動口SW36dは、普通変動入賞装置36の第2始動入賞口に遊技球が入賞したことを検出するスイッチである。   The first start port SW 45 a is a switch that detects that a game ball has won the first start winning port 45. The second start port SW 36 d is a switch that detects that a game ball has won a second start winning port of the normal variation winning device 36.

一般入賞口SWa44a〜44nは、一般入賞口44に遊技球が入賞したことを検出するスイッチである。ゲートSW34aは、普図始動ゲート34を遊技球が通過したことを検出するスイッチである。   The general winning openings SWa 44 a to 44 n are switches that detect that a game ball has won the general winning opening 44. The gate SW 34a is a switch that detects that a game ball has passed through the usual start gate 34.

カウントSW42dは、特別変動入賞装置42の大入賞口に遊技球が入賞したことを検出するスイッチである。   The count SW 42d is a switch that detects that a game ball has won a special winning opening of the special variable winning device 42.

ガラス枠開放SW18aは、ガラス枠18が開放されたことを検出するスイッチである。前面枠開放SW3aは、前面枠3が開放されたことを検出するスイッチである。   The glass frame opening SW 18a is a switch that detects that the glass frame 18 has been opened. The front frame opening SW 3a is a switch for detecting that the front frame 3 is opened.

球切れSW54は、遊技機1の内部に貯留され、払い出しに用いられる遊技球の数が所定数以下になったことを検出するスイッチである。   The ball cut SW 54 is a switch that detects that the number of game balls stored in the gaming machine 1 and used for payout has become a predetermined number or less.

振動センサ55は、遊技機1に与えられた振動を検出するセンサであり、遊技機1に振動を与えて、不当に遊技球を獲得する不正を検出する。磁気センサ56は、第1始動入賞口45、普通変動入賞装置36の第2始動入賞口、一般入賞口44、特別変動入賞装置42の大入賞口、及び普図始動ゲート34付近に設けられ、磁力を検出するセンサである。磁気センサ93は、各入賞口付近に磁石を近づけて、遊技領域10aに発射された遊技球を各入賞口に導く不正を検出する。   The vibration sensor 55 is a sensor that detects a vibration applied to the gaming machine 1 and detects a fraud that improperly acquires a gaming ball by applying a vibration to the gaming machine 1. The magnetic sensor 56 is provided in the vicinity of the first start winning opening 45, the second starting winning opening of the normal variation winning apparatus 36, the general winning opening 44, the large winning opening of the special variable winning apparatus 42, and the normal start starting gate 34. It is a sensor that detects magnetic force. The magnetic sensor 93 detects a fraud that brings a magnet close to each winning hole and guides a game ball launched to the gaming area 10a to each winning hole.

また、CPU502は、出力I/F506を介して、第1特図表示器38、第1特図記憶表示器48、第2特図表示器39、第2特図記憶表示器49、普図表示器35、普電SOL36b、大入賞口SOL42b、払出制御装置580、及び演出制御装置550に指令信号を送信して、遊技を統括的に制御する。   In addition, the CPU 502 receives the first special figure display 38, the first special figure storage display 48, the second special figure display 39, the second special figure storage display 49, and the common figure display via the output I / F 506. A command signal is transmitted to the device 35, the ordinary electric power SOL 36b, the special winning opening SOL 42b, the payout control device 580, and the effect control device 550 to control the game in an integrated manner.

第1特図表示器38には、第1始動入賞口45に遊技球が入賞した場合に補助遊技として実行される第1特図変動表示ゲームが表示される。第1特図記憶表示器48には、所定の上限数の範囲内で記憶される第1特図変動表示ゲームを開始する始動権利である第1始動記憶数が表示される。   The first special figure display 38 displays a first special figure fluctuation display game that is executed as an auxiliary game when a game ball wins the first start winning opening 45. The first special figure memory display 48 displays a first start memory number that is a right to start the first special figure variable display game stored within a predetermined upper limit number range.

第2特図表示器39には、普通変動入賞装置36の大入賞口に遊技球が入賞した場合に補助遊技として実行される第2特図変動表示ゲームが表示される。第2特図記憶表示器49には、所定の上限数の範囲内で記憶される第2特図変動表示ゲームを開始する始動権利である第2始動記憶数が表示される。   The second special figure display 39 displays a second special figure fluctuation display game that is executed as an auxiliary game when a game ball wins a big winning opening of the normal fluctuation winning device 36. The second special figure memory display 49 displays a second start memory number that is a right to start the second special figure variable display game stored within a range of a predetermined upper limit number.

普図表示器35には、遊技球が普図始動ゲート34を通過した場合に行われる普図変動表示ゲームが表示される。   The general map display 35 displays a general map change display game that is performed when the game ball passes the general map start gate 34.

普電SOL36bは、普図表示器35で実行される普図変動表示ゲームの停止表示が特別の結果態様となった場合に、開閉部材36a、36aを開放し、普通変動入賞装置36の第2始動入賞口を遊技球が入賞しやすい状態にする。   The general electric power SOL 36b opens the opening and closing members 36a, 36a when the stop display of the general variable display game executed on the general signal display 35 becomes a special result mode. Make the starting winning opening easy for the game ball to win.

大入賞口SOL42bは、第1特図変動表示ゲーム又は第2特図変動表示ゲームの結果が特別の結果態様となり、特別遊技状態となった場合に、特別変動入賞装置42の開閉扉42aを開放して、大入賞口を遊技球が入賞しやすい状態に変換する。   The special winning opening SOL42b opens the open / close door 42a of the special variable winning device 42 when the result of the first special figure fluctuation display game or the second special figure fluctuation display game becomes a special result mode and becomes a special game state. Then, the big winning opening is converted into a state in which the game ball is easy to win.

また、遊技制御装置500は、遊技機データを、外部情報端子508を介して、図示しない情報収集端末装置を介して、図示しない遊技場管理装置に出力する。遊技場管理装置は、遊技場に設置された遊技機1の遊技データを収集管理する計算機である。   In addition, the game control device 500 outputs the gaming machine data to a game hall management device (not shown) via an external information terminal 508 and an information collection terminal device (not shown). The gaming hall management device is a computer that collects and manages gaming data of the gaming machines 1 installed in the gaming hall.

また、払出制御装置580は、遊技球が一般入賞口44又は大入賞口に入賞した場合に、入賞した入賞口に対応する数の遊技球の払い出し、又は球貸ボタン26が操作された場合に、所定数の遊技球の払い出しを行う払出指令を遊技制御装置500から受信した場合に、受信した払出指令に基づいて、図示しない払出モータを制御する。なお、払出指令には、払い出す遊技球の数が含まれる。   In addition, the payout control device 580 pays out the number of game balls corresponding to the winning winning opening when the gaming ball wins the general winning opening 44 or the big winning opening, or the ball lending button 26 is operated. When a payout command for paying out a predetermined number of game balls is received from the game control device 500, a payout motor (not shown) is controlled based on the received payout command. The payout command includes the number of game balls to be paid out.

遊技制御装置500は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データとして、出力I/F506を介して、演出制御装置550へ送信する。   The game control device 500 uses a change start command, a customer waiting demo command, a fanfare command, a probability information command, an error designation command, and the like as game data indicating the game situation via the output I / F 506, and the effect control device 550. Send to.

図4は、本発明の実施形態の演出制御装置550の構成を示すブロック図である。   FIG. 4 is a block diagram showing a configuration of the effect control device 550 according to the embodiment of the present invention.

演出制御装置550は、遊技制御装置500から入力される遊技データに基づいて、演出内容を決定して、表示装置53、及びスピーカ30を制御するとともに、装飾制御装置610を介して装飾装置620、役物駆動SOL560(ソレノイド)、及び役物駆動MOT(モータ)561を制御する。詳細は後述するが、これら装飾装置620、役物駆動SOL560、及び役物駆動MOT561(総称して演出装置という)によって、遊技の演出が行われる。また、演出制御装置550は、演出ボタン17から当該演出ボタン17が操作されたことを示す信号が入力される。   The effect control device 550 determines the contents of the effect based on the game data input from the game control device 500, controls the display device 53 and the speaker 30, and the decoration device 620 via the decoration control device 610. The accessory driving SOL 560 (solenoid) and the accessory driving MOT (motor) 561 are controlled. Although the details will be described later, a game effect is performed by the decoration device 620, the accessory driving SOL 560, and the accessory driving MOT 561 (generally referred to as an effect device). The effect control device 550 receives a signal indicating that the effect button 17 has been operated from the effect button 17.

演出制御装置550は、CPU551、制御ROM552、RAM553、画像ROM554、音ROM555、VDP556、音LSI557、入出力I/F558、電源投入検出回路559、マスタIC570、及び加算器590を備える。   The effect control device 550 includes a CPU 551, a control ROM 552, a RAM 553, an image ROM 554, a sound ROM 555, a VDP 556, a sound LSI 557, an input / output I / F 558, a power-on detection circuit 559, a master IC 570, and an adder 590.

CPU551は、遊技制御装置500に接続され、遊技制御装置500から指令信号が割込信号(INT)として入力され、入力された指令信号に基づいて、各種演出を制御する主制御装置である。また、CPU551には、マスタIC570の後述するコントローラ574から割込信号が入力されるとともに、VDP556から割込信号が入力される。   The CPU 551 is connected to the game control device 500, receives a command signal from the game control device 500 as an interrupt signal (INT), and is a main control device that controls various effects based on the input command signal. The CPU 551 receives an interrupt signal from a controller 574 (described later) of the master IC 570 and an interrupt signal from the VDP 556.

なお、CPU551に割込信号が入力されると、CPU551は、現在実行中の処理を中断して、入力された割込信号に対応する処理を実行する。   When an interrupt signal is input to the CPU 551, the CPU 551 interrupts the process currently being executed and executes a process corresponding to the input interrupt signal.

制御ROM552には、演出制御のための不変の情報(プログラム、データ等)が格納されている。RAM553は、演出制御時にワークエリアとして利用される。   The control ROM 552 stores invariant information (program, data, etc.) for effect control. The RAM 553 is used as a work area during production control.

画像ROM554には、表示装置53に表示される画像データが格納され、画像ROM554はVDP556に接続されている。音ROM555には、スピーカ30から出力される音データが格納され、音ROM555は音LSI557に接続されている。   The image ROM 554 stores image data to be displayed on the display device 53, and the image ROM 554 is connected to the VDP 556. The sound ROM 555 stores sound data output from the speaker 30, and the sound ROM 555 is connected to the sound LSI 557.

VDP556は、表示装置53への画像出力を制御するプロセッサである。音LSI557は、スピーカ30からの音声出力を制御する回路である。   The VDP 556 is a processor that controls image output to the display device 53. The sound LSI 557 is a circuit that controls the sound output from the speaker 30.

なお、VDP556は、表示装置53に表示される画像を更新する周期(1/60秒周期)と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同期信号を発生させるごとに、発生させた同期信号をCPU551に割込信号として入力する。   Note that the VDP 556 includes synchronization signal generation means for generating a synchronization signal that is synchronized with a cycle (1/60 second cycle) of updating an image displayed on the display device 53. Every time the synchronization signal is generated, the synchronization signal generation means inputs the generated synchronization signal to the CPU 551 as an interrupt signal.

入出力I/F558は、演出ボタン17に接続されるインタフェースである。   The input / output I / F 558 is an interface connected to the effect button 17.

なお、演出ボタン17は、上皿21の上縁部に設けられ、表示装置53で実行される第1特図変動表示ゲーム又は第2特図変動表示ゲームにおける演出で、遊技者によって操作される。   The effect button 17 is provided on the upper edge portion of the upper plate 21 and is operated by the player in an effect in the first special figure fluctuation display game or the second special figure fluctuation display game executed on the display device 53. .

CPU551、VDP556、RAM553、制御ROM552、音LSI557、及び入出力I/F558はバス563を介してそれぞれ接続されている。   The CPU 551, VDP 556, RAM 553, control ROM 552, sound LSI 557, and input / output I / F 558 are connected via a bus 563.

電源投入検出回路559は、演出制御装置550に電源が投入された場合に、マスタIC570の図示しないレジスタをデフォルト状態(すべて0)に初期化するリセット信号を加算器590を介して出力する。   The power-on detection circuit 559 outputs a reset signal that initializes a register (not shown) of the master IC 570 to a default state (all 0s) via the adder 590 when the effect control device 550 is powered on.

また、CPU551は、所定の条件が成立した場合に、リセット信号をバス563を介して入出力I/F558に出力し、入出力I/F558は入力されたリセット信号を加算器590へ出力する。   The CPU 551 outputs a reset signal to the input / output I / F 558 via the bus 563 when a predetermined condition is satisfied, and the input / output I / F 558 outputs the input reset signal to the adder 590.

いずれの場合にもリセット信号は加算器590を介してマスタIC570に入力されるので、電源投入検出回路559及びCPU551の少なくとも一方からリセット信号が出力されていれば、リセット信号がマスタIC570に入力される。   In any case, since the reset signal is input to the master IC 570 via the adder 590, if the reset signal is output from at least one of the power-on detection circuit 559 and the CPU 551, the reset signal is input to the master IC 570. The

次に、マスタIC570について説明する。   Next, the master IC 570 will be described.

マスタIC570は、制御対象となる演出装置の装飾制御装置610のアドレスを指定して、指定したアドレスの装飾制御装置610に演出装置の制御内容を出力する。   Master IC 570 designates the address of decoration control device 610 of the rendering device to be controlled, and outputs the control content of the rendering device to decoration control device 610 at the designated address.

マスタIC570は、接続線Vcc、接続線Vact、接続線SDA、接続線SCL、及び接続線GND(図5参照)の5本の接続線を介して、中継基板(装飾制御装置)600に接続される。   The master IC 570 is connected to the relay board (decoration control device) 600 through five connection lines of the connection line Vcc, the connection line Vact, the connection line SDA, the connection line SCL, and the connection line GND (see FIG. 5). The

接続線Vccは、中継基板600及び装飾制御装置610に電源を供給するための接続線である。接続線Vactは、演出装置に電源を供給するための接続線である。接続線SDAは、演出制御装置550と装飾制御装置610との間でデータを通信するための接続線であり、本実施形態におけるデータ線として機能する。接続線SCLは、接続線SDAでのデータ通信に用いられるクロック信号を入出力するための接続線であり、本実施形態におけるタイミング信号線として機能する。図5に示す接続線GNDは、接続線Vcc及び接続線Vactで供給される電源のグランドである。   The connection line Vcc is a connection line for supplying power to the relay board 600 and the decoration control device 610. The connection line Vact is a connection line for supplying power to the effect device. The connection line SDA is a connection line for communicating data between the effect control device 550 and the decoration control device 610, and functions as a data line in the present embodiment. The connection line SCL is a connection line for inputting and outputting a clock signal used for data communication through the connection line SDA, and functions as a timing signal line in the present embodiment. The connection line GND shown in FIG. 5 is the ground of the power supplied by the connection line Vcc and the connection line Vact.

中継基板600と装飾制御装置610との間は、マスタIC570と中継基板600との間と同じく、接続線Vcc、接続線Vact、接続線SDA、接続線SCL、及び接続線GNDを介して接続される。   The relay board 600 and the decoration control device 610 are connected to each other through the connection line Vcc, the connection line Vact, the connection line SDA, the connection line SCL, and the connection line GND, similarly to the master IC 570 and the relay board 600. The

マスタIC570と装飾制御装置610とは、接続線SDA及び接続SCLによって2ライン双方向通信を行う。   The master IC 570 and the decoration control device 610 perform two-line bidirectional communication using the connection line SDA and the connection SCL.

マスタIC570は、中継基板600及び装飾制御装置610にデータを送信する場合には、まず、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることにより、装飾制御装置610へのデータ出力を開始するためのスタート条件を成立させる(装飾制御装置610に対してスタートコンディションを発行する)。   When transmitting data to the relay board 600 and the decoration control device 610, the master IC 570 first changes the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH. Thus, a start condition for starting data output to the decoration control device 610 is established (a start condition is issued to the decoration control device 610).

この後、マスタIC570は、接続線SCLの信号レベルをLOWに変更し、接続線SCLの信号レベルがLOWである間に接続線SDAの信号レベルを送信データの最初のビットのレベルに設定し、所定時間後に接続線SCLの信号レベルをLOWからHIGHに変化させる。接続線SCLの信号レベルがHIGHに変化すると、装飾制御装置610は接続線SDAの信号レベルを取り込んで、送信データの最初のビットとして認識する。次いで、マスタIC570は、接続線SCLの信号レベルをHIGHからLOWに戻す。   Thereafter, the master IC 570 changes the signal level of the connection line SCL to LOW, sets the signal level of the connection line SDA to the level of the first bit of the transmission data while the signal level of the connection line SCL is LOW, After a predetermined time, the signal level of the connection line SCL is changed from LOW to HIGH. When the signal level of the connection line SCL changes to HIGH, the decoration control device 610 takes in the signal level of the connection line SDA and recognizes it as the first bit of the transmission data. Next, the master IC 570 returns the signal level of the connection line SCL from HIGH to LOW.

この手順を1回実行すると、マスタIC570から装飾制御装置610へ1ビットのデータが送信され、最終的にはこの手順が8回繰り返されることで、送信データの8ビット全てがマスタIC570から装飾制御装置610へ送信される(1バイト分のデータが送信される)。   When this procedure is executed once, 1-bit data is transmitted from the master IC 570 to the decoration control device 610. Finally, this procedure is repeated eight times, so that all eight bits of transmission data are controlled from the master IC 570. It is transmitted to the device 610 (1 byte of data is transmitted).

そして、マスタIC570は、最後の8ビット目のデータを送信し終えて、接続線SCLの信号レベルをHIGHからLOWに戻した際に、接続線SDAを解放して装飾制御装置610からの返答信号を受信することを待機する受信待機状態にする。   The master IC 570 releases the connection line SDA and returns the response signal from the decoration control device 610 when the signal level of the connection line SCL is returned from HIGH to LOW after the transmission of the last 8-bit data. It will be in the reception waiting state which waits to receive.

受信待機状態になると、装飾制御装置610は、接続線SDAを介して1ビットの返答信号(後述するACK又はNACK)をマスタIC570に返す。次いで、マスタIC570は、接続線SCLの信号レベルをLOWからHIGHに変化させて返答信号のレベルを取り込み、所定時間後に接続線SCLの信号レベルをHIGHからLOWに変化させると、装飾制御装置610は接続線SDAを解放する。   In the reception standby state, the decoration control device 610 returns a 1-bit response signal (ACK or NACK described later) to the master IC 570 via the connection line SDA. Next, when the master IC 570 changes the signal level of the connection line SCL from LOW to HIGH to capture the level of the response signal, and after a predetermined time, changes the signal level of the connection line SCL from HIGH to LOW, the decoration control device 610 Release the connection line SDA.

マスタIC570は、このような1バイト分のデータ送信と1ビット分の返答信号の受信とを交互に繰り返し、装飾制御装置610へ出力すべきデータがすべて出力されるまで継続する。マスタIC570は、出力すべきデータの出力が終了した場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変更させることにより、装飾制御装置610へのデータ出力を終了するためのストップ条件を成立させる(装飾制御装置610に対してストップコンディションを発行する)。   The master IC 570 alternately repeats the data transmission for 1 byte and the reception of the response signal for 1 bit, and continues until all the data to be output to the decoration control device 610 is output. When the output of the data to be output is completed, the master IC 570 changes the signal level of the connection line SDA from LOW to HIGH while maintaining the signal level of the connection line SCL at HIGH, thereby controlling the decoration control device 610. A stop condition for ending the data output to is established (a stop condition is issued to the decoration control device 610).

入力用BUF571は、装飾制御装置610から接続線SDAを介して入力されたデータが一時的に記憶される記憶装置である。   The input BUF 571 is a storage device that temporarily stores data input from the decoration control device 610 via the connection line SDA.

具体的には、マスタIC570が入力モードに設定された場合において、装飾制御装置610からマスタIC570に送信されたデータが、フィルタ575Aによりノイズが除去されて入力用BUF571に一時的に記憶される。   Specifically, when the master IC 570 is set to the input mode, the data transmitted from the decoration control device 610 to the master IC 570 is temporarily stored in the input BUF 571 with noise removed by the filter 575A.

出力用BUF572は、装飾制御装置610に接続線SDAを介して出力するデータが一時的に記憶される。   The output BUF 572 temporarily stores data to be output to the decoration control device 610 via the connection line SDA.

リセットREG573は、バス563に接続され、CPU551からの指令を受けてリセット信号をコントローラ574に出力する。コントローラ574は、マスタIC570を統括的に制御し、各種処理を実行する。   The reset REG 573 is connected to the bus 563 and receives a command from the CPU 551 and outputs a reset signal to the controller 574. The controller 574 comprehensively controls the master IC 570 and executes various processes.

フィルタ575Aは、接続線SDAから入力されたデータのノイズを除去する。ドライバ576Aは、接続線SDAからデータを出力する場合に、トランジスタ578Aが動作可能な電圧をトランジスタ578Aに印加する。   The filter 575A removes noise from data input from the connection line SDA. When the driver 576A outputs data from the connection line SDA, the driver 576A applies a voltage at which the transistor 578A can operate to the transistor 578A.

図9に示すように接続線SDAには、プルアップ抵抗Rによって所定の電圧が印加されて、接続線SDAはフィルタ575A及びトランジスタ578Aに接続されている。   As shown in FIG. 9, a predetermined voltage is applied to the connection line SDA by the pull-up resistor R, and the connection line SDA is connected to the filter 575A and the transistor 578A.

トランジスタ578Aは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられており、トランジスタ578Aのゲートはドライバ576Aに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。   The transistor 578A uses a field effect transistor (FET) to reduce power consumption. The gate of the transistor 578A is connected to the driver 576A, and the drain is a connection line SDA to which a predetermined voltage is applied by the pull-up resistor R. And the source is grounded.

トランジスタ578Aのゲートに印加される電圧がトランジスタ578Aを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SDAに印加された電圧は降下せず、その結果、接続線SDAはHIGHレベルとなる。一方、トランジスタ578Aのゲートに印加される電圧がトランジスタ578Aを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下し、その結果、接続線SDAはLOWレベルとなる。   If the voltage applied to the gate of the transistor 578A is smaller than a predetermined value for operating the transistor 578A, no current flows between the drain and the source, so that the voltage applied to the connection line SDA does not drop, and as a result The connection line SDA becomes HIGH level. On the other hand, if the voltage applied to the gate of the transistor 578A is equal to or higher than a predetermined value for operating the transistor 578A, a current flows from the drain to which the voltage of the predetermined value is applied to the grounded source. As a result, the connection line SDA becomes LOW level.

なお、トランジスタ578Aは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。このため、接続線SDAには、通常のI2Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Note that the transistor 578A has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source. For this reason, it is possible to flow a current of about 10 milliamperes, which is much larger than the current value used when using a normal I 2 C bus, to the connection line SDA, and the effect control device 550 and the decoration control device 610 The data transmission between them is configured to withstand failures due to noise.

ドライバ576Aは、データを接続線SDAから出力する場合に、トランジスタ578Aにドレインとソースとの間に電流を流すためにトランジスタ578Aのゲートにトランジスタ578Aが動作可能な値の電圧を印加する。そして、ドライバ576Aは、接続線SDAの電圧を、HIGHレベル又はLOWレベルに設定することによって、データを接続線SDAから出力する。   When the driver 576A outputs data from the connection line SDA, the driver 576A applies a voltage of a value that allows the transistor 578A to operate to the gate of the transistor 578A in order to pass a current between the drain and source of the transistor 578A. Then, the driver 576A outputs data from the connection line SDA by setting the voltage of the connection line SDA to HIGH level or LOW level.

また、フィルタ575Bは、接続線SCLから入力されたデータのノイズを除去する。ドライバ576Bは、接続線SCLからデータを出力する場合に、トランジスタ578Bが動作可能な電圧をトランジスタ578Bに印加する。   The filter 575B removes noise from data input from the connection line SCL. When the driver 576B outputs data from the connection line SCL, the driver 576B applies a voltage with which the transistor 578B can operate to the transistor 578B.

図9に示すように接続線SCLは、プルアップ抵抗Rによって所定の電圧が印加されて、接続線SDAはフィルタ575B及びトランジスタ578Bに接続されている。   As shown in FIG. 9, a predetermined voltage is applied to the connection line SCL by the pull-up resistor R, and the connection line SDA is connected to the filter 575B and the transistor 578B.

トランジスタ578Bは、電力消費を抑えるために電界効果トランジスタ(FET)が用いられており、トランジスタ578Bのゲートはドライバ576Bに接続され、ドレインはプルアップ抵抗Rにより所定の電圧が印加された接続線SCLに接続され、ソースは接地されている。   The transistor 578B uses a field effect transistor (FET) to suppress power consumption, the gate of the transistor 578B is connected to the driver 576B, and the drain is a connection line SCL to which a predetermined voltage is applied by the pull-up resistor R. And the source is grounded.

トランジスタ578Bのゲートに印加される電圧がトランジスタ578Bを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線SCLに印加された電圧は降下せず、その結果、接続線SCLはHIGHレベルとなる。一方、トランジスタ578Bのゲートに印加される電圧がトランジスタ578Bを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SCLの電圧が低下し、その結果、接続線SCLはLOWレベルとなる。   If the voltage applied to the gate of the transistor 578B is smaller than a predetermined value for operating the transistor 578B, no current flows between the drain and the source, so that the voltage applied to the connection line SCL does not drop, and as a result The connection line SCL becomes HIGH level. On the other hand, when the voltage applied to the gate of the transistor 578B is equal to or higher than a predetermined value for operating the transistor 578B, a current flows from the drain to which the predetermined voltage is applied to the grounded source, whereby the connection line SCL As a result, the connection line SCL becomes the LOW level.

なお、トランジスタ578Bは、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。そのため、接続線SCLには、通常のI2Cバス使用で用いられる電流値よりもはるかに大きい10ミリアンペア程度の電流を流すことが可能であり、演出制御装置550と装飾制御装置610との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。 Note that the transistor 578B has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source. Therefore, a current of about 10 milliamperes, which is much larger than the current value used when using the normal I 2 C bus, can be passed through the connection line SCL, and between the effect control device 550 and the decoration control device 610. The data transmission is configured to withstand failures due to noise.

ドライバ576Bは、クロック信号を接続線SCLから出力する場合に、トランジスタ578Bにドレインとソースとの間に電流を流すためにトランジスタ578Bのゲートにトランジスタ578Bが動作可能な値の電圧を印加する。そして、ドライバ578Bは、接続線SCLの電圧を、HIGHレベルとLOWレベルとに繰り返し変化させることによって、クロック信号を接続線SCLから出力する。   When the driver 576B outputs a clock signal from the connection line SCL, the driver 576B applies a voltage with a value that allows the transistor 578B to operate to the gate of the transistor 578B in order to cause a current to flow between the drain and the source of the transistor 578B. Then, the driver 578B outputs a clock signal from the connection line SCL by repeatedly changing the voltage of the connection line SCL between a HIGH level and a LOW level.

電源投入リセット回路577は、マスタIC570に電源が投入されて、電源投入リセット回路577内の電圧が所定値に達した場合に、入力用BUF571及び出力用BUF572などの記憶領域をデフォルト状態にするためのリセット信号をコントローラ574に出力する。   The power-on reset circuit 577 is used to set storage areas such as the input BUF 571 and the output BUF 572 to a default state when the master IC 570 is powered on and the voltage in the power-on reset circuit 577 reaches a predetermined value. Is output to the controller 574.

次に、中継基板600及び装飾制御装置610について説明する。   Next, the relay board 600 and the decoration control device 610 will be described.

なお、中継基板600は、装飾制御装置610のうちマスタIC570に直接接続される、つまり最も上流側に位置するものである。   The relay board 600 is directly connected to the master IC 570 in the decoration control device 610, that is, located on the most upstream side.

装飾装置620は、装飾制御装置610に設けたI2CI/Oエクスパンダ615(図6で後述)によって制御され、電流を流すことによって光が点滅して演出を行う発光装置であり、例えばLEDなどで構成される。役物駆動ソレノイド(SOL)560は、電流が流れると往復動作する装置であり、遊技盤10に配置される図示しない装飾のための役物を可動させて演出を行う。役物駆動モータ(MOT)561は、電流が流れると回転動作する装置であり、可動役物60を可動させて演出を行う。役物駆動ソレノイド(SOL)560及び役物駆動モータ(MOT)561も、装飾制御装置610に設けたI2CI/Oエクスパンダ615によって制御される。 The decoration device 620 is a light-emitting device that is controlled by an I 2 CI / O expander 615 (described later in FIG. 6) provided in the decoration control device 610 and flashes light when an electric current is passed. Etc. The accessory driving solenoid (SOL) 560 is a device that reciprocates when an electric current flows. The accessory driving solenoid (SOL) 560 moves an accessory for decoration (not shown) arranged on the game board 10 to produce an effect. The accessory driving motor (MOT) 561 is a device that rotates when an electric current flows, and produces an effect by moving the movable accessory 60. The accessory driving solenoid (SOL) 560 and the accessory driving motor (MOT) 561 are also controlled by the I 2 CI / O expander 615 provided in the decoration control device 610.

なお、役物駆動SOL560が可動役物60を可動させてもよいし、役物駆動MOT561が図示しない役物を可動させてもよい。   Note that the accessory driving SOL 560 may move the movable accessory 60, or the accessory driving MOT 561 may move an accessory not shown.

演出制御装置550と中継基板600との接続方法、及び中継基板600と中継基板600以外の装飾制御装置610との接続方法は、図5で詳細を説明する。装飾制御装置610は、図6〜図10で詳細を説明する。   The connection method between the effect control device 550 and the relay board 600 and the connection method between the relay board 600 and the decoration control device 610 other than the relay board 600 will be described in detail with reference to FIG. Details of the decoration control device 610 will be described with reference to FIGS.

図5は、本発明の実施形態の装飾制御装置610A〜610Fの接続の説明図である。なお、説明の都合上、装飾制御装置610として、1個の中継基板600と、6個の装飾制御装置610A〜610Fを図示しているが、実際には、遊技機の仕様に対応して必要な数の装飾制御装置610が接続されている。   FIG. 5 is an explanatory diagram of connection of the decoration control devices 610A to 610F according to the embodiment of this invention. In addition, for convenience of explanation, one relay board 600 and six decoration control devices 610A to 610F are illustrated as the decoration control device 610, but actually, it is necessary to correspond to the specifications of the gaming machine. A large number of decoration control devices 610 are connected.

演出制御装置550は、接続線Vcc、接続線Vact、接続線SDA、接続線SCL、及び接続線GND(以下、この5本の接続線を一つのハーネスという)を介して演出制御装置550と接続される。   The effect control device 550 is connected to the effect control device 550 via the connection line Vcc, the connection line Vact, the connection line SDA, the connection line SCL, and the connection line GND (hereinafter, these five connection lines are referred to as one harness). Is done.

中継基板600には、二つの装飾制御装置610A及び610Dがそれぞれハーネスによって並列に接続される。   Two decoration control devices 610A and 610D are connected to the relay board 600 in parallel by harnesses.

装飾制御装置610Aにはハーネスを介して装飾制御装置610Bが接続され、装飾制御装置610Bにはハーネスを介して装飾制御装置610Cが接続される。   The decoration control device 610B is connected to the decoration control device 610A via a harness, and the decoration control device 610C is connected to the decoration control device 610B via a harness.

一方、装飾制御装置610Dにはハーネスを介して装飾制御装置610Eが接続され、装飾制御装置610Eにはハーネスを介して装飾制御装置610Fが接続される。   On the other hand, a decoration control device 610E is connected to the decoration control device 610D via a harness, and a decoration control device 610F is connected to the decoration control device 610E via a harness.

各装飾制御装置610は、ハーネスを自身に接続するための取付口となるコネクタを備える。このコネクタは各装飾制御装置610で共通であるので、接続線を接続順の誤配線を防止できる。   Each decoration control device 610 includes a connector serving as an attachment port for connecting the harness to itself. Since this connector is common to each decoration control device 610, it is possible to prevent erroneous wiring in the connection order of the connection lines.

ここで、装飾制御装置610に設けたI2CI/Oエクスパンダ615(図6で後述)が装飾装置620を制御する方法について説明する。 Here, a method of controlling the decoration device 620 by the I 2 CI / O expander 615 (described later in FIG. 6) provided in the decoration control device 610 will be described.

演出制御装置550は、遊技制御装置500から入力された遊技データに基づいて、演出内容を決定する。そして、演出制御装置550は、決定された演出内容で装飾制御装置610を制御するために、制御対象となる装飾制御装置610のアドレス(I2CI/Oエクスパンダ615のアドレス)と演出内容を示す演出データとを含む演出制御データを中継基板600に出力する。このとき、演出制御データは、中継基板600を介して演出制御装置550に接続されるすべての装飾制御装置610に対して接続線SDAから出力される。このため、マスタIC570は、マスタIC570に接続されるすべての装飾制御装置610を制御可能である。 The effect control device 550 determines the effect contents based on the game data input from the game control device 500. Then, the production control device 550 controls the decoration control device 610 with the decided production content, the address of the decoration control device 610 to be controlled (the address of the I 2 CI / O expander 615) and the production content. Production control data including production data to be displayed is output to relay board 600. At this time, the effect control data is output from the connection line SDA to all the decoration control devices 610 connected to the effect control device 550 via the relay board 600. Therefore, the master IC 570 can control all the decoration control devices 610 connected to the master IC 570.

各装飾制御装置610には、一意なアドレスが予め設定されているので、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと設定されているアドレスとが一致するか否かを判定する。そして、入力された演出制御データに含まれるアドレスと設定されているアドレスとが一致すると判定された場合には、装飾制御装置610のI2CI/Oエクスパンダ615は、演出制御データに含まれる演出データに基づいて、装飾装置620を制御するとともに、8ビット目のデータが入力された直後に返答信号をマスタIC570に出力する。 Since a unique address is set in advance in each decoration control device 610, whether or not the address included in the input effect control data matches the set address when the effect control data is input. Determine whether. If it is determined that the address included in the input effect control data matches the set address, the I 2 CI / O expander 615 of the decoration control device 610 is included in the effect control data. The decoration device 620 is controlled based on the effect data, and a response signal is output to the master IC 570 immediately after the 8th bit data is input.

このように、装飾制御装置610は、演出制御装置550からの指令に基づく制御を行うので、演出制御装置550と装飾制御装置610との関係は、演出制御装置550のマスタIC570がマスタであり、装飾制御装置610のI2CI/Oエクスパンダ615がスレーブである。 As described above, the decoration control device 610 performs control based on a command from the effect control device 550, and therefore, the master IC 570 of the effect control device 550 is the master of the relationship between the effect control device 550 and the decoration control device 610. The I 2 CI / O expander 615 of the decoration control device 610 is a slave.

図5では、装飾制御装置610の制御対象が装飾装置620である場合について説明したが、装飾制御装置610の制御対象が役物駆動SOL560や役物駆動MOT561であってもよい。   Although the case where the decoration target of the decoration control device 610 is the decoration device 620 has been described with reference to FIG. 5, the control target of the decoration control device 610 may be the accessory driving SOL 560 or the accessory driving MOT 561.

図6は、本発明の実施形態の装飾制御装置610のブロック図である。   FIG. 6 is a block diagram of the decoration control device 610 according to the embodiment of this invention.

図6では、装飾制御装置610の内部に装飾装置620であるLEDを備える装飾制御装置610(図6の下側の装飾制御装置610)と、外部の装飾装置620に接続される装飾制御装置610(図6の中央の装飾制御装置610)と、について説明する。   In FIG. 6, the decoration control device 610 (the decoration control device 610 on the lower side in FIG. 6) including the decoration device 620 LED inside the decoration control device 610 and the decoration control device 610 connected to the external decoration device 620. (The decoration control device 610 in the center of FIG. 6) will be described.

まず、装飾制御装置610の内部にLEDを備える装飾制御装置610について説明する。   First, the decoration control device 610 provided with LEDs inside the decoration control device 610 will be described.

図6の下側の装飾制御装置610は、I2CI/Oエクスパンダ615及びLED(装飾装置20)を備える。接続線SDA及び接続線SCLは、装飾制御装置610内で二つに分岐し、一方は、そのまま次の装飾制御装置610に出力される。他方は、I2CI/Oエクスパンダ615に接続される。 The decoration control device 610 on the lower side of FIG. 6 includes an I 2 CI / O expander 615 and LEDs (decoration device 20). The connection line SDA and the connection line SCL are branched into two in the decoration control device 610, and one is output to the next decoration control device 610 as it is. The other is connected to the I 2 CI / O expander 615.

また、I2CI/Oエクスパンダ615の出力側には、制御対象となる装飾装置620が接続される。I2CI/Oエクスパンダ615の出力側は、図7で説明するポート0〜15によって構成される。さらに、装飾制御装置610のすべてのポートが、図8Aで後述する電流制限抵抗R0〜R15を介して、内部のLEDに接続されている。なお、この電流制限抵抗R0〜R15も、装飾制御装置610に備えられている。 A decoration device 620 to be controlled is connected to the output side of the I 2 CI / O expander 615. The output side of the I 2 CI / O expander 615 includes ports 0 to 15 described with reference to FIG. Furthermore, all the ports of the decoration control device 610 are connected to the internal LEDs via current limiting resistors R0 to R15 described later with reference to FIG. 8A. Note that the current control resistors R0 to R15 are also provided in the decoration control device 610.

前述したように、I2CI/Oエクスパンダ615は、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I2CI/Oエクスパンダ615に設定されているアドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I2CI/Oエクスパンダ615に接続されている装飾装置620を制御する。 As described above, the I 2 CI / O expander 615 matches the address included in the effect control data input from the effect control device 550 and the address set in the I 2 CI / O expander 615. Only when this is done, the decoration device 620 connected to the I 2 CI / O expander 615 is controlled based on the decoration data included in the effect control data.

次に、外部の装飾装置620に接続される装飾制御装置610について説明する。   Next, the decoration control device 610 connected to the external decoration device 620 will be described.

図6の中央の装飾制御装置610は、I2CI/Oエクスパンダ615及びLED(装飾装置20)を備え、装飾制御装置610の外部に接続される装飾装置基板625に備わるLEDに電流を流すための接続線、装飾装置基板625のLEDに電源電圧を供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置610と装飾装置基板625とが接続される。 The central decoration control device 610 in FIG. 6 includes an I 2 CI / O expander 615 and an LED (decoration device 20), and allows current to flow through the LEDs provided on the decoration device substrate 625 connected to the outside of the decoration control device 610. The decoration control device 610 and the decoration device substrate 625 are connected to each other through a connection line for supplying power to the LEDs of the decoration device substrate 625 and a connection wire grounded to the ground.

装飾装置基板625は、I2CI/Oエクスパンダ615を備えておらず、LEDのみを備えた基板である。この場合、装飾装置基板625に備えたLEDに接続される電流制限抵抗(図8A)を、装飾装置基板625に設けることになるが、I2CI/Oエクスパンダ615が備えられた装飾制御装置610に設けてもよい。 The decoration device substrate 625 does not include the I 2 CI / O expander 615 but is a substrate including only LEDs. In this case, the current limiting resistor (FIG. 8A) connected to the LED provided on the decoration device board 625 is provided on the decoration device board 625, but the decoration control device provided with the I 2 CI / O expander 615. 610 may be provided.

なお、装飾装置基板625に設けたLEDの数に対応して、装飾制御装置610から装飾装置基板625へ渡されることになる、これらのLEDに電流を流すための接続線の数が決定される。例えば、装飾装置基板625に二つのLEDを備えた場合には、I2CI/Oエクスパンダ615のポートとLEDVを接続する2本の制御線と、Vledを供給する電源線が1本とが、少なくとも必要となる。 It should be noted that the number of connection lines for passing current to these LEDs to be passed from the decoration control device 610 to the decoration device substrate 625 is determined in accordance with the number of LEDs provided on the decoration device substrate 625. . For example, when the decoration device substrate 625 includes two LEDs, two control lines for connecting the LED 2 to the port of the I 2 CI / O expander 615 and one power supply line for supplying Vled are included. At least it will be necessary.

そして、中央の装飾制御装置610に設けられたI2CI/Oエクスパンダ615も、演出制御装置550から入力された演出制御データに含まれるアドレスと、当該I2CI/Oエクスパンダ615に設定されているアドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、I2CI/Oエクスパンダ615に接続されている装飾装置620を制御する。この場合、中央の装飾制御装置610に設けられた装飾装置620と、装飾装置基板625に設けられた装飾装置620の両方が、I2CI/Oエクスパンダ615によって制御される。 The I 2 CI / O expander 615 provided in the central decoration control device 610 is also set in the address included in the effect control data input from the effect control device 550 and the I 2 CI / O expander 615. The decoration device 620 connected to the I 2 CI / O expander 615 is controlled based on the decoration data included in the effect control data only when the address that matches the address is matched. In this case, both the decoration device 620 provided in the central decoration control device 610 and the decoration device 620 provided on the decoration device substrate 625 are controlled by the I 2 CI / O expander 615.

このように、装飾装置基板625を設けて、装飾制御装置610から一部の装飾装置(LED)を分離させることで、離れた箇所に配置されたLEDであっても、共通のI2CI/Oエクスパンダ615により制御することができる。 In this way, by providing the decoration device substrate 625 and separating a part of the decoration devices (LEDs) from the decoration control device 610, even if the LEDs are arranged at remote locations, a common I 2 CI / It can be controlled by the O expander 615.

なお、装飾制御装置610は、装飾装置620の代わりに、役物駆動SOL560や役物駆動MOT561を接続し、これらを制御してもよいが、詳細は、図8Bで後述する。   Note that the decoration control device 610 may connect and control the accessory driving SOL 560 and the accessory driving MOT 561 in place of the decoration device 620, but details will be described later with reference to FIG. 8B.

図7は、本発明の実施形態のI2CI/Oエクスパンダ615のブロック図である。 FIG. 7 is a block diagram of the I 2 CI / O expander 615 according to the embodiment of this invention.

2CI/Oエクスパンダ615は、接続線SDAに接続されるトランジスタ630、接続線SDAに接続されるフィルタ631、接続線SDAに接続されるドライバ632、接続線SCLに接続されるフィルタ633、バスコントローラ634、出力設定レジスタ635、出力コントローラ636、I2CI/Oエクスパンダ615の出力側の各ポート0〜15に接続されるドライバ637、各ポート0〜15に接続されるトランジスタ638A〜638P、及びリセット信号発生回路639を備える。 The I 2 CI / O expander 615 includes a transistor 630 connected to the connection line SDA, a filter 631 connected to the connection line SDA, a driver 632 connected to the connection line SDA, a filter 633 connected to the connection line SCL, Bus controller 634, output setting register 635, output controller 636, driver 637 connected to ports 0-15 on the output side of I 2 CI / O expander 615, transistors 638A-638P connected to ports 0-15 , And a reset signal generation circuit 639.

フィルタ631は、接続線SDAに接続され、接続線SDAから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。ドライバ632は、返答信号を接続線SDAから出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。   The filter 631 is connected to the connection line SDA, removes noise of data input from the connection line SDA, and outputs the data from which noise has been removed to the bus controller 634. When the driver 632 outputs a response signal from the connection line SDA, the driver 632 applies a voltage at which the transistor 630 can operate to the transistor 630.

ドライバ632は、接続線SDAからデータ(返答信号)を出力する場合に、トランジスタ630が動作可能な電圧をトランジスタ630に印加する。   When the driver 632 outputs data (response signal) from the connection line SDA, the driver 632 applies a voltage at which the transistor 630 can operate to the transistor 630.

トランジスタ630は、電力消費を抑えるために電界効果トランジスタ(FET)が用いられており、トランジスタ630のゲートはドライバ631に接続され、ドレインはプルアップ抵抗R(図4参照)により所定の電圧が印加された接続線SDAに接続され、ソースは接地されている。   The transistor 630 uses a field effect transistor (FET) to suppress power consumption, the gate of the transistor 630 is connected to the driver 631, and the drain is applied with a predetermined voltage by a pull-up resistor R (see FIG. 4). Connected to the connected connection line SDA, and the source is grounded.

トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ630のゲートに印加される電圧がトランジスタ630を動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線SDAの電圧が低下する。なお、トランジスタ630は、10ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。   If the voltage applied to the gate of the transistor 630 is smaller than a predetermined value for operating the transistor 630, no current flows between the drain and the source. On the other hand, if the voltage applied to the gate of the transistor 630 is greater than or equal to a predetermined value that causes the transistor 630 to operate, a current flows from the drain to which the voltage of the predetermined value is applied to the grounded source. The voltage drops. Note that the transistor 630 has a specification that does not break even when a current of about 10 milliamperes flows from the drain to the source.

ドライバ632は、データ(返答信号)を接続線SDAから出力する場合に、トランジスタ630にドレインとソースとの間に電流を流すためにトランジスタ630のゲートにトランジスタ630が動作可能な値の電圧を印加する。そして、ドライバ632は、接続線SDAの電圧をHIGHからLOWへ繰り返し変化させることによって、データを接続線SDAから出力する。   When the driver 632 outputs data (response signal) from the connection line SDA, the driver 632 applies a voltage of a value that allows the transistor 630 to operate to the gate of the transistor 630 so that a current flows between the drain and the source. To do. The driver 632 outputs data from the connection line SDA by repeatedly changing the voltage of the connection line SDA from HIGH to LOW.

フィルタ633は、接続線SCLに接続され、接続線SCLから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ634に出力する。   The filter 633 is connected to the connection line SCL, removes noise of data input from the connection line SCL, and outputs the data from which noise has been removed to the bus controller 634.

また、I2CI/Oエクスパンダ615には、当該I2CI/Oエクスパンダ615に備わるアドレス設定用端子A0〜A3によって固有のアドレスが設定されており、バスコントローラ634に入力されている。 In addition, the I 2 CI / O expander 615, is set a unique address by the address setting terminals A0~A3 provided in the I 2 CI / O expander 615 is input to the bus controller 634.

バスコントローラ634は、接続線SDAから入力されたデータのアドレスがI2CI/Oエクスパンダ615に設定されたアドレスと一致するか否かを判定し、一致している場合に当該データを取り込み、取り込んだデータにより出力設定レジスタ635を更新する。 The bus controller 634 determines whether the address of the data input from the connection line SDA matches the address set in the I 2 CI / O expander 615, and if it matches, takes in the data, The output setting register 635 is updated with the fetched data.

また、バスコントローラ634は、SCL接続線の信号レベルのLOWからHIGHへの変化回数が8回に達し8ビット目のデータを取り込んだ後、SCL接続線の信号レベルがHIGHからLOWへ変化すると、返答信号を接続線SDAからマスタIC570に出力する。さらに、SCL接続線の信号レベルがLOWからHIGHへ変化することが確認され、再度SCL接続線の信号レベルがHIGHからLOWへ変化すると、接続線SDAを開放する。つまり、SCL接続線の信号レベルのLOWからHIGHへの変化回数が9回になるタイミングで返答信号を出力する。   In addition, the bus controller 634 changes the signal level of the SCL connection line from LOW to HIGH and takes in the 8th bit data, and then changes the signal level of the SCL connection line from HIGH to LOW. A response signal is output from the connection line SDA to the master IC 570. Further, it is confirmed that the signal level of the SCL connection line changes from LOW to HIGH, and when the signal level of the SCL connection line changes from HIGH to LOW again, the connection line SDA is released. That is, a response signal is output at a timing when the number of changes in the signal level of the SCL connection line from LOW to HIGH becomes nine.

出力設定レジスタ635には、当該I2CI/Oエクスパンダ615の動作モードやポート0〜15の出力状態が設定される。また、リセット信号が出力設定レジスタ635に入力されることによって、出力設定レジスタ635は、すべてのポート0〜15に電流が流れないように初期状態に設定される。 In the output setting register 635, the operation mode of the I 2 CI / O expander 615 and the output state of the ports 0 to 15 are set. Further, when the reset signal is input to the output setting register 635, the output setting register 635 is set to an initial state so that no current flows through all the ports 0 to 15.

出力コントローラ636は、出力設定レジスタ635に設定されたデータに基づいて、ポートドライバ637を介して、各ポート0〜15に接続された演出装置に電流を流すことによって、演出装置の出力状態を実際に制御する。   Based on the data set in the output setting register 635, the output controller 636 causes the directing device connected to each of the ports 0 to 15 to actually output the output state of the directing device through the port driver 637. To control.

ドライバ637は、ポートに電流を流す場合に、電流を流すポートに接続されるトランジスタ638A〜638Pが動作可能な電圧を当該トランジスタに印加する。   When a current flows through a port, the driver 637 applies a voltage at which the transistors 638A to 638P connected to the port through which the current flows can operate.

トランジスタ638A〜638Pのゲートはドライバ637に接続され、ドレインは図8A及び図8Bに示すように演出装置を動作させるための電圧が印加された接続線に接続するポート端子に接続され、ソースは接地されている。   The gates of the transistors 638A to 638P are connected to the driver 637, the drain is connected to the port terminal connected to the connection line to which the voltage for operating the rendering device is applied as shown in FIGS. 8A and 8B, and the source is grounded Has been.

トランジスタ638A〜638Pのゲートに印加される電圧がトランジスタ638A〜638Pを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、638A〜638Pのゲートに印加される電圧がトランジスタ638を動作させる所定値以上であれば、図8Aに示す電源Vled、又は図8Bに示す電源Vmotや電源Vsolからゲートに印加されている所定の電圧が、トランジスタ638のドレインを介して接地されているソースへ電流が流れることによって、ポート端子に接続された演出装置の出力状態を制御できる。   If the voltage applied to the gates of the transistors 638A to 638P is smaller than a predetermined value for operating the transistors 638A to 638P, no current flows between the drain and the source. On the other hand, if the voltage applied to the gates of 638A to 638P is equal to or higher than a predetermined value for operating the transistor 638, the power supply Vled shown in FIG. 8A or the power supply Vmot or the power supply Vsol shown in FIG. Current flows to the source grounded through the drain of the transistor 638, so that the output state of the effect device connected to the port terminal can be controlled.

また、装飾制御装置610のI2CI/Oエクスパンダ615は、I2CI/Oエクスパンダ615のポート端子に接続された全ての演出装置を同時期に制御することが可能であるので、I2CI/Oエクスパンダ615のポート端子に接続された一つの演出装置を一つのグループとして制御することができる。 Further, the I 2 CI / O expander 615 of the decoration control device 610 can control all the rendering devices connected to the port terminals of the I 2 CI / O expander 615 at the same time. 2 One rendering device connected to the port terminal of the CI / O expander 615 can be controlled as one group.

そして、各装飾制御装置610に備わるI2CI/Oエクスパンダ615同士は、互いに異なるアドレスが割り当てられているので、演出装置が複数のグループに分割された形態となっている。即ち、各装飾制御装置610に備わるI2CI/Oエクスパンダ615は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されているものである。 Since the I 2 CI / O expanders 615 included in each decoration control device 610 are assigned different addresses, the rendering device is divided into a plurality of groups. In other words, the I 2 CI / O expander 615 included in each decoration control device 610 is configured as a group unit control unit that can control the effect device in units of groups.

従って、装飾制御装置610を統括する演出制御装置550は、グループ単位制御手段をグループを統括して制御するグループ統括制御手段として機能している。   Therefore, the effect control device 550 that controls the decoration control device 610 functions as a group control unit that controls the group unit control unit in a group-wide manner.

リセット信号発生回路639には、I2CI/Oエクスパンダ615に電源を供給する接続線Vccと接続されるVcc端子、及び外部からのリセット信号を受け付けるRESET端子が接続されている。 The reset signal generation circuit 639 is connected to a Vcc terminal connected to a connection line Vcc that supplies power to the I 2 CI / O expander 615 and a RESET terminal that receives an external reset signal.

リセット信号発生回路639は、I2CI/Oエクスパンダ615に電源が投入され、電圧が所定値まで立ち上がった場合、リセット信号を発生させ、発生させたリセット信号をバスコントローラ634、出力設定レジスタ635、及び出力コントローラ636に入力する。 The reset signal generation circuit 639 generates a reset signal when the I 2 CI / O expander 615 is turned on and the voltage rises to a predetermined value, and the generated reset signal is sent to the bus controller 634 and the output setting register 635. , And the output controller 636.

なお、外部からLOWレベルのリセット信号が入力された場合には、リセット信号発生回路639はリセット信号を出力するが、本実施形態では、図8A及び図8Bに示すようにRESET端子はHIGHにプルアップされているため、外部からリセット信号が入力されることはないので、リセット信号発生回路639は外部からの信号が入力されたことによって、リセット信号を発生させることはない。   Note that when a LOW level reset signal is input from the outside, the reset signal generation circuit 639 outputs a reset signal, but in this embodiment, the RESET terminal is pulled HIGH as shown in FIGS. 8A and 8B. Since the reset signal is not input from the outside, the reset signal generation circuit 639 does not generate a reset signal when an external signal is input.

図8Aは、本発明の実施形態の装飾装置620を制御する装飾制御装置610のI2CI/Oエクスパンダ615周辺の回路図である。 FIG. 8A is a circuit diagram around the I 2 CI / O expander 615 of the decoration control device 610 that controls the decoration device 620 according to the embodiment of this invention.

2CI/Oエクスパンダ615は、入力端子としてNC端子、RESET端子、SCL端子、SDA端子、Vcc端子、A0〜A3端子、及びGND端子を備え、出力端子として、PORT0〜PORT15を備える。 The I 2 CI / O expander 615 includes an NC terminal, a RESET terminal, an SCL terminal, an SDA terminal, a Vcc terminal, an A0 to A3 terminal, and a GND terminal as input terminals, and includes PORT0 to PORT15 as output terminals.

RESET端子には、プルアップ抵抗Rを介してI2CI/Oエクスパンダ615に供給される電源が接続されている。このため、リセット端子に印加される電圧は常にHIGHに維持されている。 A power source supplied to the I 2 CI / O expander 615 is connected to the RESET terminal via a pull-up resistor R. For this reason, the voltage applied to the reset terminal is always maintained HIGH.

SCL端子は接続線SCLに接続され、SDA端子は接続線SDAに接続される。   The SCL terminal is connected to the connection line SCL, and the SDA terminal is connected to the connection line SDA.

Vcc端子には、I2CI/Oエクスパンダ615に供給される電源が接続される。また、Vcc端子には、電源ノイズを除去するコンデンサCPが接続される。 A power supply supplied to the I 2 CI / O expander 615 is connected to the Vcc terminal. Further, a capacitor CP for removing power supply noise is connected to the Vcc terminal.

A0端子〜A3端子は、I2CI/Oエクスパンダ615にアドレスを設定するための端子である。なお、通常I2CI/Oエクスパンダ615のアドレスは、4ビットで表現され、この端子にI2CI/Oエクスパンダ615の電源が印加されている場合にはバスコントローラ634に「1」が設定され、この端子がグランドに接続されている場合にはバスコントローラ634に「0」が設定される。 The A0 to A3 terminals are terminals for setting addresses in the I 2 CI / O expander 615. Note that the address of the normal I 2 CI / O expander 615 is represented by 4 bits. When the power of the I 2 CI / O expander 615 is applied to this terminal, “1” is displayed in the bus controller 634. When this terminal is connected to the ground, “0” is set in the bus controller 634.

したがって、図8Aに示すI2CI/Oエクスパンダ615のアドレスは「0100」であり、図8Bに示すI2CI/Oエクスパンダ615のアドレスは「0110」である。GND端子は、電圧をグランドするための端子である。 Therefore, the address of the I 2 CI / O expander 615 shown in FIG. 8A is “0100”, and the address of the I 2 CI / O expander 615 shown in FIG. 8B is “0110”. The GND terminal is a terminal for grounding a voltage.

各PORT0端子〜PORT15端子は、電流制限抵抗R0〜R15を介して各LED0〜LED15からなる装飾装置620に接続される。なお、PORT0にように、ポート1個に対して1個のLEDを接続してもよいが、PORT1〜15のように、ポート1個に対して複数個のLEDを接続してもよい。   Each PORT0 terminal to PORT15 terminal is connected to a decoration device 620 including each LED0 to LED15 via current limiting resistors R0 to R15. Note that one LED may be connected to one port as in PORT0, but a plurality of LEDs may be connected to one port as in PORT1-15.

全てのポートにLEDを1個ずつ設ける場合は、1個のI2CI/Oエクスパンダ615によって、最大で16個のLEDを制御できることになる。また、各ポートに接続されるLEDの個数が異なる場合は、1個のポートに直列に接続された全てのLEDを1種類のLEDということにすれば、1個のI2CI/Oエクスパンダ615によって、最大で16種類のLEDを制御できることになる。 When one LED is provided for all the ports, a maximum of 16 LEDs can be controlled by one I 2 CI / O expander 615. If the number of LEDs connected to each port is different, assuming that all LEDs connected in series to one port are one type of LED, one I 2 CI / O expander is used. By 615, up to 16 kinds of LEDs can be controlled.

PORT0端子〜PORT15端子に接続されるトランジスタ638A〜638P(図7参照)のゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Pのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT15端子に接続されるLED0〜LED15に電流が流れ、各LED0〜LED15は点灯する。   When a voltage is applied from the driver 637 to the gates of the transistors 638A to 638P (see FIG. 7) connected to the PORT0 terminal to the PORT15 terminal, a current flows from the drain to the source of the transistors 638A to 638P to which the voltage is applied. Thus, a current flows through the LED0 to LED15 connected to the PORT0 terminal to the PORT15 terminal, and each of the LED0 to LED15 lights up.

一方、ドライバ637がトランジスタ638A〜638Pのゲートに電圧を印加しなければ、各LED0〜LED15に電流が流れない状態になり、各LED0〜LED15は点灯しない。   On the other hand, if the driver 637 does not apply a voltage to the gates of the transistors 638A to 638P, no current flows through each LED0 to LED15, and each LED0 to LED15 is not lit.

なお、I2CI/Oエクスパンダ615のPORT0端子〜PORT15端子には、LEDの代わりに、モーターやソレノイドを接続することも可能であるので、I2CI/Oエクスパンダ615を用いて、モーターやソレノイドを駆動する場合について説明する。 In addition, since it is possible to connect a motor or a solenoid to the PORT0 terminal to the PORT15 terminal of the I 2 CI / O expander 615 instead of the LED, the motor is used by using the I 2 CI / O expander 615. A case where a solenoid is driven will be described.

図8Bは、本発明の実施形態の役物駆動MOT561及び役物駆動SOL560を制御する装飾制御装置610のI2CI/Oエクスパンダ615周辺の回路図である。 FIG. 8B is a circuit diagram around the I 2 CI / O expander 615 of the decoration control device 610 that controls the accessory driving MOT 561 and the accessory driving SOL 560 according to the embodiment of this invention.

役物駆動MOT561はステッピングモータにより構成され、ステッピングモータを駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。本実施形態では、役物駆動MOT561の各相の信号端子が、PORT0端子〜PORT3端子に接続される。   The accessory driving MOT 561 is composed of a stepping motor, and rotates by sequentially applying a predetermined voltage to signal terminals of respective phases that drive the stepping motor. In the present embodiment, the signal terminals of the respective phases of the accessory driving MOT 561 are connected to the PORT0 terminal to the PORT3 terminal.

役物駆動MOT561に接続されているPORT0端子〜PORT3端子に接続されるトランジスタ638A〜638Dのいずれかのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638A〜638Dのドレインからソースへ電流が流れることが可能になり、PORT0端子〜PORT3端子に接続される役物駆動MOT561に電流が流れ、役物駆動MOT561が駆動する。   When a voltage is applied from the driver 637 to any one of the gates of the transistors 638A to 638D connected to the PORT0 terminal to the PORT3 terminal connected to the accessory driving MOT561, the transistors 638A to 638D to which the voltage is applied are applied. The current can flow from the drain to the source, the current flows to the accessory driving MOT 561 connected to the PORT0 terminal to the PORT3 terminal, and the accessory driving MOT561 is driven.

なお、各PORT0端子〜PORT3端子と役物駆動MOT561とを接続する接続線は分岐し、分岐した一方の接続線は、役物駆動MOT561に供給される電源にダイオードD及びツェナダイオードZDを介して接続される。   The connection lines connecting the PORT0 terminal to the PORT3 terminal and the accessory driving MOT 561 are branched, and one of the branched connection lines is connected to the power supplied to the accessory driving MOT 561 via the diode D and the Zener diode ZD. Connected.

また、PORT端子15は、役物駆動SOL560に接続される。役物駆動SOL560に接続されているPORT15端子に接続されるトランジスタ638Pのゲートに対してドライバ637から電圧が印加されると、電圧が印加されたトランジスタ638Pのドレインからソースへ電流が流れることが可能になり、PORT15端子に接続される役物駆動SOL560に電流が流れ、役物駆動AOL560が駆動する。   The PORT terminal 15 is connected to the accessory driving SOL 560. When a voltage is applied from the driver 637 to the gate of the transistor 638P connected to the PORT15 terminal connected to the accessory drive SOL560, a current can flow from the drain to the source of the transistor 638P to which the voltage is applied. Thus, a current flows through the accessory driving SOL 560 connected to the PORT 15 terminal, and the accessory driving AOL 560 is driven.

なお、図8Bでは、I2CI/Oエクスパンダ615に役物駆動MOT561及び役物駆動SOL560の双方が接続されているが、一つのI2CI/Oエクスパンダ615に対して、役物駆動MOT561及び役物駆動SOL560の少なくとも一方だけを接続した構成でもよい。 In FIG. 8B, with respect to I 2 CI / O Aix although both character object drive MOT561 and character object drive SOL560 Panda 615 are connected, one I 2 CI / O expander 615, the character object drive A configuration in which at least one of the MOT 561 and the accessory driving SOL 560 is connected may be used.

例えば、ステッピングモーターだけを制御するグループとしてのI2CI/Oエクスパンダ615を専用に設けたり、ソレノイドだけを制御するグループとしてのI2CI/Oエクスパンダ615を専用に設けるようにしてもよい。このような構成により、同一グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必要な演出装置だけをグループ化して効率よく制御することも可能となる。 For example, an I 2 CI / O expander 615 as a group that controls only the stepping motor may be provided exclusively, or an I 2 CI / O expander 615 as a group that controls only the solenoid may be provided exclusively. . With such a configuration, it is possible to control the rendering devices belonging to the same group at the same timing, and therefore it becomes possible to group and control only the rendering devices that require high-speed processing.

図9は、本発明の実施形態の中継基板600の入出力に関する接続線の回路図である。   FIG. 9 is a circuit diagram of connection lines related to input / output of the relay board 600 according to the embodiment of the present invention.

中継基板600は、上流コネクタ601、二つの下流コネクタ602A、602B、及びI2CI/Oエクスパンダ615を備える。 The relay board 600 includes an upstream connector 601, two downstream connectors 602A and 602B, and an I 2 CI / O expander 615.

上流コネクタ601は中継基板600よりも上流のマスタIC570に接続されるコネクタであり、コネクタ602A、602Bは、中継基板600よりも下流の装飾制御装置610に接続される。   The upstream connector 601 is a connector connected to the master IC 570 upstream of the relay board 600, and the connectors 602 A and 602 B are connected to the decoration control device 610 downstream of the relay board 600.

二つの下流コネクタ602A、602Bに接続線SDAを接続するために、上流コネクタ601から延びる内部接続線SDA911は分岐901で第1接続線SDA921と第2接続線SDA931とに分岐する。第1接続線SDA921は下流コネクタ602Aに接続され、第2接続線SDA931は下流コネクタ602Bに接続される。   In order to connect the connection line SDA to the two downstream connectors 602A and 602B, the internal connection line SDA911 extending from the upstream connector 601 branches at a branch 901 into a first connection line SDA921 and a second connection line SDA931. The first connection line SDA921 is connected to the downstream connector 602A, and the second connection line SDA931 is connected to the downstream connector 602B.

同じく、上流コネクタ601から延びる内部接続線SCL912は分岐902で第1接続線SCL922と第2接続線SCL932とに分岐する。第1接続線SCL922は下流コネクタ602Aに接続され、第2接続線SCL932は下流コネクタ602Bに接続される。   Similarly, the internal connection line SCL912 extending from the upstream connector 601 branches at a branch 902 into a first connection line SCL922 and a second connection line SCL932. The first connection line SCL922 is connected to the downstream connector 602A, and the second connection line SCL932 is connected to the downstream connector 602B.

接続線SDAをI2CI/Oエクスパンダ615に接続するために、第2接続線SDA931は分岐903で分岐し、分岐した第2接続線SDA931はI2CI/Oエクスパンダ615の図8A及び図8に示すSDA端子に接続される。また、接続線SCLをI2CI/Oエクスパンダ615に接続するために、第2接続線SCL932は分岐904で分岐し、分岐した第2接続線SCL932はI2CI/Oエクスパンダ615の図8A及び図8Bに示すSCL端子に接続される。 In order to connect the connection line SDA to the I 2 CI / O expander 615, the second connection line SDA931 branches at the branch 903, and the branched second connection line SDA931 is the I 2 CI / O expander 615 in FIG. It is connected to the SDA terminal shown in FIG. Further, in order to connect the connection line SCL to the I 2 CI / O expander 615, the second connection line SCL 932 branches at the branch 904, and the branched second connection line SCL 932 is a diagram of the I 2 CI / O expander 615. 8A and the SCL terminal shown in FIG. 8B.

なお、I2CI/Oエクスパンダ615には、I2CI/Oエクスパンダ615の電源電圧となる電圧Vccが供給されている。また、図9では図示されていないが、I2CI/Oエクスパンダ615からは、中継基板600に設けたLED(装飾装置200)を駆動する各ポート0〜15の信号線(図8A参照)が出力されている。 Note that the I 2 CI / O expander 615 is supplied with a voltage Vcc that is a power supply voltage of the I 2 CI / O expander 615. Although not shown in FIG. 9, from the I 2 CI / O expander 615, signal lines of ports 0 to 15 for driving LEDs (decoration device 200) provided on the relay board 600 (see FIG. 8A). Is output.

また、I2CI/Oエクスパンダ615は、第2接続線SDA931及び第2接続線SCL932が接続されるとしたが、第1接続線SDA921及び第1接続線SCL922に接続されてもよい。 Further, although the I 2 CI / O expander 615 is connected to the second connection line SDA931 and the second connection line SCL932, it may be connected to the first connection line SDA921 and the first connection line SCL922.

2CI/Oエクスパンダ615が上流のマスタIC570に接続線SDAを介して出力する信号、及び上流のマスタIC570から中継基板600のI2CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、内部接続線SDA911にはツェナダイオードZD941が接続されている。 I 2 CI / O Aix input expander 615 via the connection line SDA signal is output via the connection line SDA upstream of the master IC570, and from the upstream of the master IC570 to I 2 CI / O expander 615 of the relay board 600 The Zener diode ZD941 is connected to the internal connection line SDA911 in order to remove the noise of the generated signal.

具体的には、内部接続線SDA911は分岐905で分岐し、分岐した内部接続線SDA911はツェナダイオードZD941のカソード側に接続され、ツェナダイオードZD941のアノード側は接地されている。   Specifically, the internal connection line SDA911 branches at the branch 905, the branched internal connection line SDA911 is connected to the cathode side of the Zener diode ZD941, and the anode side of the Zener diode ZD941 is grounded.

このため、内部接続線SDA911に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD941によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA911 is released by the Zener diode ZD941.

また、上流のマスタIC570から中継基板600のI2CI/Oエクスパンダ615へ接続線SCLを介して入力される信号のノイズを除去するために、内部接続線SCL912にはツェナダイオードZD942が接続されている。 In addition, a Zener diode ZD942 is connected to the internal connection line SCL912 in order to remove noise of a signal input from the upstream master IC 570 to the I 2 CI / O expander 615 of the relay board 600 via the connection line SCL. ing.

具体的には、内部接続線SCL912は分岐906で分岐し、分岐した内部接続線SCL912はツェナダイオードZD942のカソード側に接続され、ツェナダイオードZD942のアノード側は接地されている。   Specifically, the internal connection line SCL912 branches at a branch 906, the branched internal connection line SCL912 is connected to the cathode side of the Zener diode ZD942, and the anode side of the Zener diode ZD942 is grounded.

このため、内部接続線SCL912に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD942によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) applied to the internal connection line SCL912 is released by the Zener diode ZD942.

中継基板600のI2CI/Oエクスパンダ615が下流コネクタ602Aに接続された装飾制御装置610に接続線SDAを介して出力する信号、及び下流コネクタ602Aに接続された装飾制御装置610から中継基板600のI2CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、第1接続線SDA921にはツェナダイオードZD943が接続されている。 A signal output from the I 2 CI / O expander 615 of the relay board 600 via the connection line SDA to the decoration control device 610 connected to the downstream connector 602A, and the relay board from the decoration control device 610 connected to the downstream connector 602A. A Zener diode ZD943 is connected to the first connection line SDA921 in order to remove noise of a signal input to the 600 I 2 CI / O expander 615 via the connection line SDA.

具体的には、第1接続線SDA921は分岐907で分岐し、分岐した第1接続線SDA921はツェナダイオードZD943のカソード側に接続され、ツェナダイオードZD943のアノード側は接地されている。   Specifically, the first connection line SDA921 branches at a branch 907, the branched first connection line SDA921 is connected to the cathode side of the Zener diode ZD943, and the anode side of the Zener diode ZD943 is grounded.

このため、内部接続線SDA921に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD943によって逃がされる。   Therefore, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA921 is released by the Zener diode ZD943.

また、第1接続線SDA921に接続されるツェナダイオードZD943と同じく、第2接続線SDA931にもツェナダイオード945が接続される。   Similarly to the Zener diode ZD943 connected to the first connection line SDA921, the Zener diode 945 is also connected to the second connection line SDA931.

また、中継基板600のI2CI/Oエクスパンダ615から下流コネクタ602Aに接続された装飾制御装置610へ接続線SCLを介して入力される信号のノイズを除去するために、第1接続線SCL922にはツェナダイオードZD944が接続されている。 The first connection line SCL922 is used to remove noise of a signal input from the I 2 CI / O expander 615 of the relay board 600 to the decoration control device 610 connected to the downstream connector 602A via the connection line SCL. Is connected to a Zener diode ZD944.

具体的には、第1接続線SCL922は分岐908で分岐し、分岐した第1接続線SCL922はツェナダイオードZD944のカソード側に接続され、ツェナダイオードZD944のアノード側は接地されている。   Specifically, the first connection line SCL922 branches at a branch 908, the branched first connection line SCL922 is connected to the cathode side of the Zener diode ZD944, and the anode side of the Zener diode ZD944 is grounded.

このため、内部接続線SCL922に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD944によって逃がされる。   For this reason, a voltage (for example, a pulse noise signal) of a predetermined level or higher applied to the internal connection line SCL922 is released by the Zener diode ZD944.

また、第1接続線SCL922に接続されるツェナダイオードZD944と同じく、第2接続線SCL932にもツェナダイオードZD946が接続される。   Similarly to the Zener diode ZD944 connected to the first connection line SCL922, the Zener diode ZD946 is also connected to the second connection line SCL932.

また、マスタIC570に接続される上流側の接続線SDA、及び装飾制御装置610に接続される下流側の接続線SDAの電圧をプルアップするためのプルアップ抵抗R951が、第1接続線SDA921に接続される。同じく、マスタIC570に接続される上流側の接続線SCL、及び装飾制御装置610に接続される下流側の接続線SCLの電圧をプルアップするためのプルアップ抵抗R952が、第1接続線SDA922に接続される。   In addition, a pull-up resistor R951 for pulling up the voltage of the upstream connection line SDA connected to the master IC 570 and the downstream connection line SDA connected to the decoration control device 610 is provided in the first connection line SDA921. Connected. Similarly, a pull-up resistor R952 for pulling up the voltage of the upstream connection line SCL connected to the master IC 570 and the downstream connection line SCL connected to the decoration control device 610 is provided in the first connection line SDA922. Connected.

具体的には、第1接続線SDA921は分岐909で分岐し、分岐した第1接続線SDA921はプルアップ抵抗R951に接続される。同じく第1接続線SCL922は分岐910で分岐し、分岐した第1接続線SCL922はプルアップ抵抗R952に接続される。   Specifically, the first connection line SDA921 branches at the branch 909, and the branched first connection line SDA921 is connected to the pull-up resistor R951. Similarly, the first connection line SCL922 branches at a branch 910, and the branched first connection line SCL922 is connected to a pull-up resistor R952.

なお、接続線SDA及び接続線SCLの電圧をプルアップするプルアップ抵抗951、952は、中継基板600が備えなくてもよく、マスタIC570が備えてもよいし、中継基板600以外の装飾制御装置610が備えてもよい。要するに、接続線SDA及び接続線SCLを駆動するトランジスタのドレインの端子に、電圧Vccを供給できる箇所であれば、どこでもよい。   Note that the pull-up resistors 951 and 952 for pulling up the voltages of the connection line SDA and the connection line SCL may not be included in the relay substrate 600, may be included in the master IC 570, or a decoration control device other than the relay substrate 600. 610 may be provided. In short, it may be anywhere as long as the voltage Vcc can be supplied to the drain terminals of the transistors that drive the connection line SDA and the connection line SCL.

中継基板600のI2CI/Oエクスパンダ615に電源電圧を供給する接続線Vccに接続される上流コネクタ601のVcc端子から延びる内部接続線Vcc971と、上流コネクタ601のGND端子から延び、接地されている内部接続線GND972とは、平滑コンデンサC961及びバイパスコンデンサ962を介して接続されている。 The internal connection line Vcc971 extending from the Vcc terminal of the upstream connector 601 connected to the connection line Vcc for supplying the power supply voltage to the I 2 CI / O expander 615 of the relay board 600 and the GND terminal of the upstream connector 601 are grounded. The internal connection line GND972 is connected via a smoothing capacitor C961 and a bypass capacitor 962.

平滑コンデンサC961は、電源の電圧波形を滑らかにするためのコンデンサであり、バイパスコンデンサCP962は、電源の電圧のノイズを除去するためのコンデンサである。   The smoothing capacitor C961 is a capacitor for smoothing the voltage waveform of the power supply, and the bypass capacitor CP962 is a capacitor for removing noise of the power supply voltage.

このため、中継基板600のI2CI/Oエクスパンダ615に供給される電源電圧は、平滑コンデンサC961により電圧が平滑化され、バイパスコンデンサ962によりノイズが除去されて、I2CI/Oエクスパンダ615に供給される。 For this reason, the power supply voltage supplied to the I 2 CI / O expander 615 of the relay board 600 is smoothed by the smoothing capacitor C961, and noise is removed by the bypass capacitor 962, so that the I 2 CI / O expander is removed. 615 is supplied.

同じく、下流コネクタ602A、602BのVcc端子から延びる内部接続線Vcc973と、GND端子から延びる内部接続線GND974とは、平滑コンデンサC961及びバイパスコンデンサ962を介して接続されている。これによって、平滑化され、ノイズが除去された電圧が下流の装飾制御装置610に接続される接続線Vccに印加される。   Similarly, the internal connection line Vcc973 extending from the Vcc terminal of the downstream connectors 602A and 602B and the internal connection line GND974 extending from the GND terminal are connected via a smoothing capacitor C961 and a bypass capacitor 962. As a result, the smoothed and noise-free voltage is applied to the connection line Vcc connected to the downstream decoration control device 610.

図10は、本発明の実施形態の装飾制御装置610の入出力に関する接続線の回路図である。   FIG. 10 is a circuit diagram of connection lines related to input / output of the decoration control device 610 according to the embodiment of this invention.

装飾制御装置610は、上流コネクタ611、I2CI/Oエクスパンダ615、及び下流コネクタ612を備える。 The decoration control device 610 includes an upstream connector 611, an I 2 CI / O expander 615, and a downstream connector 612.

上流コネクタ611には、中継基板600又は上流側の装飾制御装置610からバスが接続される。下流コネクタ612には、下流側の装飾制御装置610に接続するバスが接続される。   A bus is connected to the upstream connector 611 from the relay board 600 or the decoration control device 610 on the upstream side. The downstream connector 612 is connected to a bus connected to the decoration control device 610 on the downstream side.

上流コネクタ611のSDA端子と下流コネクタ612のSDA端子とは、内部接続線SDA1011によって接続されている。また、上流コネクタ611のSCL端子と下流コネクタ612のSCL端子とは、内部接続線SCL1012によって接続されている。   The SDA terminal of the upstream connector 611 and the SDA terminal of the downstream connector 612 are connected by an internal connection line SDA1011. The SCL terminal of the upstream connector 611 and the SCL terminal of the downstream connector 612 are connected by an internal connection line SCL1012.

接続線SDAをI2CI/Oエクスパンダ615に接続するために、内部接続線SDA1011は分岐1011で分岐し、分岐した内部接続線SDA1011はI2CI/Oエクスパンダ615の図8A及び図8に示すSDA端子に接続される。また、接続線SCLをI2CI/Oエクスパンダ615に接続するために、内部接続線SCL1012は分岐1002で分岐し、分岐した内部接続線SCL1012はI2CI/Oエクスパンダ615の図8A及び図8Bに示すSCL端子に接続される。 In order to connect the connection line SDA to the I 2 CI / O expander 615, the internal connection line SDA 1011 branches at the branch 1011. The branched internal connection line SDA 1011 is the I 2 CI / O expander 615 shown in FIGS. To the SDA terminal shown in FIG. Further, in order to connect the connection line SCL to the I 2 CI / O expander 615, the internal connection line SCL 1012 branches at the branch 1002, and the branched internal connection line SCL 1012 is the I 2 CI / O expander 615 shown in FIG. It is connected to the SCL terminal shown in FIG. 8B.

なお、I2CI/Oエクスパンダ615には、I2CI/Oエクスパンダ615の電源電圧となる電圧Vccが供給されている。また、図10では図示されていないが、I2CI/Oエクスパンダ615からは、当該装飾制御装置610に係わるLED(装飾装置200)を駆動する各ポート0〜15の信号線(図8A参照)が出力されている。 Note that the I 2 CI / O expander 615 is supplied with a voltage Vcc that is a power supply voltage of the I 2 CI / O expander 615. Although not shown in FIG. 10, the I 2 CI / O expander 615 provides signal lines for the ports 0 to 15 for driving the LEDs (decoration device 200) related to the decoration control device 610 (see FIG. 8A). ) Is output.

図10に示す装飾制御装置610のI2CI/Oエクスパンダ615が上流コネクタ611に接続された上流の装飾制御装置610又は中継基板600に接続線SDAを介して出力する信号、及び上流コネクタ611に接続された上流の装飾制御装置610又は中継基板600から図10に示す装飾制御装置610のI2CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、内部接続線SDA1011にはツェナダイオードZD1041が接続されている。 The signal output from the I 2 CI / O expander 615 of the decoration control device 610 shown in FIG. 10 to the upstream decoration control device 610 connected to the upstream connector 611 or the relay board 600 via the connection line SDA, and the upstream connector 611 In order to remove the noise of the signal input via the connection line SDA from the upstream decoration control device 610 or relay board 600 connected to the I 2 CI / O expander 615 of the decoration control device 610 shown in FIG. The zener diode ZD1041 is connected to the internal connection line SDA1011.

具体的には、内部接続線SDA1011は分岐1003で分岐し、分岐した内部接続線SDA1011はツェナダイオードZD1041のカソード側に接続され、ツェナダイオードZD1041のアノード側は接地されている。   Specifically, the internal connection line SDA1011 branches at a branch 1003, the branched internal connection line SDA1011 is connected to the cathode side of the Zener diode ZD1041, and the anode side of the Zener diode ZD1041 is grounded.

このため、内部接続線SDA1011に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD1041によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA1011 is released by the Zener diode ZD1041.

また、上流コネクタ611に接続される上流の装飾制御装置610又は中継基板600から図10に示す装飾制御装置610のI2CI/Oエクスパンダ615へ接続線SCLを介して入力される信号のノイズを除去するために、内部接続線SCL1012にはツェナダイオードZD942が接続されている。 Further, noise of a signal input from the upstream decoration control device 610 or the relay board 600 connected to the upstream connector 611 to the I 2 CI / O expander 615 of the decoration control device 610 shown in FIG. 10 via the connection line SCL. In order to eliminate this, a Zener diode ZD942 is connected to the internal connection line SCL1012.

具体的には、内部接続線SCL1012は分岐1004で分岐し、分岐した内部接続線SCL1012はツェナダイオードZD1042のカソード側に接続され、ツェナダイオードZD1042のアノード側は接地されている。   Specifically, the internal connection line SCL1012 branches at a branch 1004, the branched internal connection line SCL1012 is connected to the cathode side of the Zener diode ZD1042, and the anode side of the Zener diode ZD1042 is grounded.

このため、内部接続線SCL1012に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD1042によって逃がされる。   For this reason, a voltage (for example, a pulsed noise signal) applied to the internal connection line SCL 1012 at a predetermined level or more is released by the Zener diode ZD1042.

図10に示す装飾制御装置620のI2CI/Oエクスパンダ615が下流コネクタ612に接続された下流の装飾制御装置610に接続線SDAを介して出力する信号、及び下流コネクタ612に接続された下流の装飾制御装置610から図10に示す装飾制御装置のI2CI/Oエクスパンダ615へ接続線SDAを介して入力される信号のノイズを除去するために、内部接続線SDA1011にはツェナダイオードZD1043が接続されている。 The I 2 CI / O expander 615 of the decoration control device 620 shown in FIG. 10 is connected to the downstream decoration control device 610 connected to the downstream connector 612 via the connection line SDA and to the downstream connector 612. In order to remove noise from the signal input via the connection line SDA from the downstream decoration control device 610 to the I 2 CI / O expander 615 of the decoration control device shown in FIG. ZD1043 is connected.

具体的には、内部接続線SDA1011は分岐1005で分岐し、分岐した内部接続線SDA1011はツェナダイオードZD1043のカソード側に接続され、ツェナダイオードZD1043のアノード側は接地されている。   Specifically, the internal connection line SDA1011 branches at a branch 1005, the branched internal connection line SDA1011 is connected to the cathode side of the Zener diode ZD1043, and the anode side of the Zener diode ZD1043 is grounded.

このため、内部接続線SDA1011に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD1043によって逃がされる。   For this reason, a voltage (for example, a pulse noise signal) of a predetermined level or more applied to the internal connection line SDA1011 is released by the Zener diode ZD1043.

また、図10に示す装飾制御装置610のI2CI/Oエクスパンダ615から下流コネクタ612に接続された下流の装飾制御装置610へ接続線SCLを介して入力される信号のノイズを除去するために、内部接続線SCL1012にはツェナダイオードZD1044が接続されている。 Further, in order to remove noise of a signal input via the connection line SCL from the I 2 CI / O expander 615 of the decoration control device 610 shown in FIG. 10 to the downstream decoration control device 610 connected to the downstream connector 612. In addition, a Zener diode ZD1044 is connected to the internal connection line SCL1012.

具体的には、内部接続線SCL1012は分岐1006で分岐し、分岐した内部接続線SCL1012はツェナダイオードZD1044のカソード側に接続され、ツェナダイオードZD1044のアノード側は接地されている。   Specifically, the internal connection line SCL1012 branches at a branch 1006, the branched internal connection line SCL1012 is connected to the cathode side of the Zener diode ZD1044, and the anode side of the Zener diode ZD1044 is grounded.

このため、内部接続線SCL1012に印加された所定以上の電圧(例えば、パルス性のノイズ信号)は、ツェナダイオードZD1044によって逃がされる。   For this reason, a voltage (for example, a pulse noise signal) applied to the internal connection line SCL 1012 is more than a predetermined voltage and is released by the Zener diode ZD1044.

装飾制御装置610のI2CI/Oエクスパンダ615に電源電圧を供給する接続線Vccに接続される上流コネクタ611のVcc端子から延びる内部接続線Vcc1071と、上流コネクタ611のGND端子から延び、接地されている内部接続線GND1072とは、平滑コンデンサC1061及びバイパスコンデンサ1062を介して接続されている。 The internal connection line Vcc1071 extending from the Vcc terminal of the upstream connector 611 connected to the connection line Vcc for supplying the power supply voltage to the I 2 CI / O expander 615 of the decoration control device 610, and the GND terminal of the upstream connector 611 extending to the ground The internal connection line GND 1072 is connected via a smoothing capacitor C 1061 and a bypass capacitor 1062.

平滑コンデンサC1061は図9に示す平滑コンデンサC961と同じコンデンサであり、バイパスコンデンサCP1062は図9に示すバイパスコンデンサ962と同じコンデンサである。   The smoothing capacitor C1061 is the same capacitor as the smoothing capacitor C961 shown in FIG. 9, and the bypass capacitor CP1062 is the same capacitor as the bypass capacitor 962 shown in FIG.

また、下流コネクタ612のVcc端子から延びる内部接続線Vcc1073と、GND端子から延びる内部接続線GND1074とは、平滑コンデンサC1061及びバイパスコンデンサ1062を介して接続されている。   Further, the internal connection line Vcc 1073 extending from the Vcc terminal of the downstream connector 612 and the internal connection line GND 1074 extending from the GND terminal are connected via a smoothing capacitor C 1061 and a bypass capacitor 1062.

図11は、本発明の実施形態の装飾制御装置610の配線基板におけるSDA接続パターン及びSCL接続パターンの説明図である。   FIG. 11 is an explanatory diagram of an SDA connection pattern and an SCL connection pattern on the wiring board of the decoration control device 610 according to the embodiment of this invention.

入力コネクタ611のSDA端子と出力コネクタ612とSDA端子は、内部SDA接続線であるSDA接続パターン1101によって接続され、入力コネクタ611のSCL端子と出力コネクタ612とSCL端子は、内部SCL接続線であるSCL接続パターン1102によって接続される。   The SDA terminal, the output connector 612, and the SDA terminal of the input connector 611 are connected by an SDA connection pattern 1101 that is an internal SDA connection line, and the SCL terminal, the output connector 612, and the SCL terminal of the input connector 611 are internal SCL connection lines. Connection is made by an SCL connection pattern 1102.

SDA接続パターン1101とSCL接続パターン1102とは、略平行であって、ほぼ同じ長さとなるように配設される。   The SDA connection pattern 1101 and the SCL connection pattern 1102 are substantially parallel and arranged to have substantially the same length.

また、SDA接続パターン1101及びSCL接続パターン1102の両側部は、絶縁体によって形成されるGNDガード1103で覆われる。これによって、SDA接続パターン1101に印加される電圧とSCL接続パターン1102に印加される電圧とが、互いに干渉して、誤った演出制御データが出力されることを防止できる。   Further, both sides of the SDA connection pattern 1101 and the SCL connection pattern 1102 are covered with a GND guard 1103 formed of an insulator. Accordingly, it is possible to prevent the voltage applied to the SDA connection pattern 1101 and the voltage applied to the SCL connection pattern 1102 from interfering with each other to output erroneous performance control data.

なお、中継基板600の配線基板も、装飾制御装置610と同じく、SDA接続パターン及びSCL接続パターンが絶縁体で覆われている。   Note that the SDA connection pattern and the SCL connection pattern of the wiring board of the relay board 600 are covered with an insulator as well as the decoration control device 610.

図12は、本発明の実施形態のI2CI/Oエクスパンダ615のVcc端子への電源の供給方法の説明図である。 FIG. 12 is an explanatory diagram of a method for supplying power to the Vcc terminal of the I 2 CI / O expander 615 according to the embodiment of this invention.

上流の装飾制御装置610又は中継基板600から図12に示すI2CI/Oエクスパンダ615を備える装飾制御装置610に接続される接続線Vccから供給されるI2CI/Oエクスパンダ615の電源電圧は、I2CI/Oエクスパンダ615のVcc端子から供給される。 The power supply of the I 2 CI / O expander 615 supplied from the connection line Vcc connected to the decoration control device 610 including the I 2 CI / O expander 615 shown in FIG. The voltage is supplied from the Vcc terminal of the I 2 CI / O expander 615.

また、図10で説明したように、I2CI/Oエクスパンダ615に供給される電源電圧は、接続線Vccに印加される電圧が平滑コンデンサ1061により平滑化されるとともに、バイパスコンデンサ1062によりノイズが除去されたものである。 As described with reference to FIG. 10, the power supply voltage supplied to the I 2 CI / O expander 615 is smoothed by the smoothing capacitor 1061 and the noise applied by the bypass capacitor 1062. Is removed.

バイパスコンデンサ1062の一方は図10に示すようにグランドに接続される。このグランドは、装飾制御装置610の基板上では絶縁体であるGNDパターン1201により構成される。   One of the bypass capacitors 1062 is connected to the ground as shown in FIG. This ground is constituted by a GND pattern 1201 that is an insulator on the substrate of the decoration control device 610.

また、バイパスコンデンサ1062の他方は、I2CI/Oエクスパンダ電源接続パターン1202によってI2CI/Oエクスパンダ615のVcc端子に接続されるとともに、他回路電源接続パターン1203によって他の回路(例えば、下流コネクタ612のVcc端子など)に接続される。 The other of the bypass capacitor 1062 is connected to the Vcc terminal of the I 2 CI / O expander 615 by I 2 CI / O expander power supply connection pattern 1202, other circuits by other circuit power connection pattern 1203 (e.g. To the Vcc terminal of the downstream connector 612).

この場合、I2CI/Oエクスパンダ電源接続パターン1202の長さが他回路電源接続パターン1203の長さよりも短くなるように、I2CI/Oエクスパンダ615とバイパスコンデンサ1062とが配置されている。つまり、バイパスコンデンサ1062は、他の回路よりもI2CI/Oエクスパンダ615に近くに配置される。 In this case, as the length of the I 2 CI / O Expander Power connection pattern 1202 is shorter than the length of the other circuit power connection pattern 1203 is disposed and the I 2 CI / O expander 615 and the bypass capacitor 1062 Yes. That is, the bypass capacitor 1062 is disposed closer to the I 2 CI / O expander 615 than other circuits.

また、I2CI/Oエクスパンダ電源接続パターン1202上から他回路電源接続パターン1203が分岐しないようにする。 Further, the other circuit power supply connection pattern 1203 is prevented from branching from the I 2 CI / O expander power supply connection pattern 1202.

これらは、I2CI/Oエクスパンダ615にノイズが含まれた電源が供給されることを防止するためである。 These are for preventing the I 2 CI / O expander 615 from being supplied with power containing noise.

図13は、本発明の実施形態の演出制御装置550から装飾制御装置610に出力されるデータに含まれるスレーブアドレス1300の説明図である。   FIG. 13 is an explanatory diagram of the slave address 1300 included in the data output from the effect control device 550 to the decoration control device 610 according to the embodiment of this invention.

スレーブアドレス1300は、上位3ビットからなる固定アドレス部1301及び下位5ビットからなる可変アドレス部1302を含む。   The slave address 1300 includes a fixed address part 1301 composed of upper 3 bits and a variable address part 1302 composed of lower 5 bits.

固定アドレス部1301は、「110」が予め設定されていて、I2CI/Oエクスパンダ615が変更できないアドレスである。 The fixed address portion 1301 is an address for which “110” is preset and the I 2 CI / O expander 615 cannot be changed.

可変アドレス部1302は、I2CI/Oエクスパンダ615に設定可能なアドレスであり、制御対象となるI2CI/Oエクスパンダ615のA0〜A3の端子に設定されているパターンに対応した4ビットのI2CI/Oエクスパンダアドレス1303と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データ1304と、が含まれる。 Variable address portion 1302 is a configurable address I 2 CI / O expander 615, corresponding to a pattern that is set to A0~A3 terminal of I 2 CI / O expander 615 to be controlled 4 A bit I 2 CI / O expander address 1303 and 1-bit R / W identification data 1304 indicating whether the data is a read request or a write request are included.

演出制御装置550から装飾制御装置610に出力される演出制御データは、書き込み要求であるので、R/W識別データ1304には、通常「0」が登録される。   Since the effect control data output from the effect control device 550 to the decoration control device 610 is a write request, “0” is normally registered in the R / W identification data 1304.

図14は、本発明の実施形態のI2CI/Oエクスパンダアドレステーブル1400の説明図である。 FIG. 14 is an explanatory diagram of the I 2 CI / O expander address table 1400 according to the embodiment of this invention.

2CI/Oエクスパンダアドレステーブル1400は、マスタIC570によって管理されるテーブルである。I2CI/Oエクスパンダアドレステーブル1400は、スレーブアドレス1401とI2CI/Oエクスパンダアドレス1402との対応関係を示している。 The I 2 CI / O expander address table 1400 is a table managed by the master IC 570. The I 2 CI / O expander address table 1400 shows a correspondence relationship between the slave address 1401 and the I 2 CI / O expander address 1402.

スレーブアドレス1401には、演出制御装置550により送受信の対象として指定される装飾制御装置610のスレーブアドレスが格納されている。スレーブアドレスは、図13で前述したように、上位3ビットからなる固定アドレス部と、4ビットのI2CI/Oエクスパンダアドレスと、1ビットのR/W識別データとを組み合わせて構成される。 The slave address 1401 stores the slave address of the decoration control device 610 specified by the effect control device 550 as a transmission / reception target. As described above with reference to FIG. 13, the slave address is configured by combining a fixed address portion composed of upper 3 bits, a 4-bit I 2 CI / O expander address, and 1-bit R / W identification data. .

2CI/Oエクスパンダアドレス1402には、図8Aや図8Bで前述したように、各スレーブアドレスに対応する4ビットのI2CI/Oエクスパンダアドレスが登録される。 In the I 2 CI / O expander address 1402, as described above with reference to FIGS. 8A and 8B, a 4-bit I 2 CI / O expander address corresponding to each slave address is registered.

ただし、I2CI/Oエクスパンダアドレスのうち、アドレス「1000」及びアドレス「1011」は、各I2CI/Oエクスパンダ615を相互に識別するための固有のアドレスとしては使用できない。 However, among the I 2 CI / O expander addresses, the address “1000” and the address “1011” cannot be used as unique addresses for identifying the I 2 CI / O expanders 615 from each other.

「1000」は、すべての装飾制御装置610に対する指令を出力する場合に指定されるアドレス(オールコールアドレス)の電源投入時のデフォルト値として用いられる。「1011」はソフトウェアによってデバイスをリセットする場合に用いられるアドレスである。   “1000” is used as a default value at the time of power-on of an address (all call address) specified when outputting commands to all the decoration control devices 610. “1011” is an address used when the device is reset by software.

このように、装飾制御装置610のI2CI/Oエクスパンダ615に設定可能なアドレスは14個であるために、演出制御装置550は、14個のI2CI/Oエクスパンダ615を制御できる。また、一つの装飾制御装置610は、PORT0〜PORT15を備えるので、16個(言い換えれば16種類)のLEDを制御できる。よって、演出制御装置550は、224個(言い換えれば224種類)のLEDを制御できる。 As described above, since the number of addresses that can be set in the I 2 CI / O expander 615 of the decoration control device 610 is 14, the effect control device 550 can control the 14 I 2 CI / O expanders 615. . In addition, since one decoration control device 610 includes PORT0 to PORT15, it can control 16 (in other words, 16 types) LEDs. Therefore, the production control device 550 can control 224 (in other words, 224 types) LEDs.

図15は、本発明の実施形態の演出制御装置550による処理のフローチャートである。   FIG. 15 is a flowchart of processing by the effect control device 550 according to the embodiment of this invention.

図15に示す処理では、例えば、装飾装置620のグループ、役物駆動SOL560のグループ、及び役物駆動MOT561のグループのように、演出装置の種類ごとのグループに分割し、装飾制御装置610は、分割されたグループに属する演出装置を制御する。例として、装飾装置620のグループが8グループ存在するものとして、それぞれ発光型演出装置のグループA〜Hということにする。また、役物駆動SOL560と役物駆動MOT561は、同一のグループになっているものとして、これを可動型演出装置のグループということにする。   In the processing shown in FIG. 15, for example, the decoration control device 610 is divided into groups for each type of effect device, such as a group of decoration devices 620, a group of accessory driving SOL 560, and a group of accessory driving MOT 561. Control the production devices belonging to the divided groups. As an example, it is assumed that there are eight groups of decoration devices 620, which are groups A to H of light-emitting effect devices, respectively. Further, it is assumed that the accessory driving SOL560 and the accessory driving MOT561 are in the same group, and this is a group of movable effect devices.

図15に示す演出制御装置550の処理は、演出制御装置550のCPU551によって実行される。   The processing of the effect control device 550 shown in FIG. 15 is executed by the CPU 551 of the effect control device 550.

演出制御装置550は、演出制御装置550に電源が投入されると、まずステップ1501〜1509の処理を実行し、ステップ1510の処理でVDP556から画像更新周期と同期する同期信号(例えば、1/30秒周期の同期信号)が割込信号としてCPU551に入力されるまで待機する。そして、VDP556から画像更新周期と同期する同期信号が割込信号としてCPU551に入力されると、ステップ1502〜1509の処理を繰り返し実行する。   When the effect control device 550 is turned on, the effect control device 550 first executes the processing of steps 1501 to 1509, and synchronizes with the image update cycle from the VDP 556 in the processing of step 1510 (for example, 1/30). It waits until the synchronization signal (second cycle) is input to the CPU 551 as an interrupt signal. When a synchronization signal synchronized with the image update cycle is input from the VDP 556 to the CPU 551 as an interrupt signal, the processing in steps 1502 to 1509 is repeatedly executed.

まず、演出制御装置550は、演出制御装置550を初期化する(1501)。このとき、入出力I/F558を介してマスタIC570が初期化され、さらに、マスタIC570に指示して、全てのI2CI/Oエクスパンダ615をリセットして初期状態にする。 First, the effect control device 550 initializes the effect control device 550 (1501). At this time, the master IC 570 is initialized via the input / output I / F 558, and further, the master IC 570 is instructed to reset all the I 2 CI / O expanders 615 to the initial state.

次に、演出制御装置550は、表示装置53に画像を表示するために、VDP556に画像を表示させる指令となるデータを出力する(1502)。   Next, in order to display the image on the display device 53, the effect control device 550 outputs data serving as a command for displaying the image on the VDP 556 (1502).

そして、演出制御装置550は、役物駆動SOL560及び役物駆動MOT561を遊技状態に応じて制御するための演出制御データを、役物駆動SOL560及び役物駆動MOT561を制御する装飾制御装置610に出力する(1503)。   Then, the effect control device 550 outputs effect control data for controlling the accessory driving SOL 560 and the accessory driving MOT 561 according to the gaming state to the decoration control device 610 that controls the accessory driving SOL 560 and the accessory driving MOT 561. (1503).

そして、演出制御装置550は、スピーカ30から音を遊技状態に応じて出力させるために、音制御データを音LSI557に出力し、音LSI557に音制御データに基づいてスピーカ30から音を出力させる(1504)。   Then, the production control device 550 outputs sound control data to the sound LSI 557 in order to output sound from the speaker 30 according to the gaming state, and causes the sound LSI 557 to output sound from the speaker 30 based on the sound control data ( 1504).

そして、演出制御装置550は、図16に示すスレーブ選択順序テーブル1600を参照し、VDP556からCPU551に同期信号が入力されるごとに更新する時分割カウンタのスレーブ選択順序を選択し、選択したスレーブ選択順序に基づいて、装飾装置620を制御する各グループの装飾制御装置610に演出制御データをマスタIC570から出力する(1505)。   Then, the production control device 550 refers to the slave selection order table 1600 shown in FIG. 16, selects the slave selection order of the time division counter that is updated each time a synchronization signal is input from the VDP 556 to the CPU 551, and selects the selected slave. Based on the order, the effect control data is output from the master IC 570 to the decoration control device 610 of each group that controls the decoration device 620 (1505).

なお、時分割カウンタは「0」〜「3」までの値をとり、CPU551にVDP556から同期信号が入力されると、CPU551は、時分割カウンタをインクリメントする。なお、時分割カウンタが「3」である場合に、VDP556からCPU551に同期信号が入力されると、CPU551は、時分割カウンタを「0」に更新する。   The time division counter takes a value from “0” to “3”, and when a synchronization signal is input from the VDP 556 to the CPU 551, the CPU 551 increments the time division counter. When the time division counter is “3” and the synchronization signal is input from the VDP 556 to the CPU 551, the CPU 551 updates the time division counter to “0”.

次に、演出制御装置550は、VDP556に次に出力されるデータを編集し(1506)、役物駆動SOL560及び役物駆動MOT561を制御する装飾制御装置610に次に出力される演出制御データを編集する(1507)。   Next, the effect control device 550 edits the data output next to the VDP 556 (1506), and the effect control data output next to the decoration control device 610 that controls the accessory driving SOL 560 and the accessory driving MOT 561. Edit (1507).

そして、演出制御装置550は、音LSI557に出力される音制御データを編集し(1508)、装飾装置620を制御する各グループの装飾制御装置610に次に出力される演出制御データを編集し(1509)、VDP556から同期信号がCPU551に入力されるまで待機する。   The effect control device 550 edits the sound control data output to the sound LSI 557 (1508), and edits the effect control data output next to the decoration control device 610 of each group that controls the decoration device 620 ( 1509), and waits until a synchronization signal is input from the VDP 556 to the CPU 551.

なお、CPU551にVDP556から同期信号が入力されると、演出制御装置550は、時分割カウンタを更新し(1510)、ステップ1502の処理に進む。   When the synchronization signal is input from the VDP 556 to the CPU 551, the effect control device 550 updates the time division counter (1510), and proceeds to the process of step 1502.

このように、図15による処理では、表示装置53の画像を更新する周期と同期して、演出制御装置550のマスタIC570から装飾制御装置610のI2CI/Oエクスパンダ615へ演出制御データを送信し、I2CI/Oエクスパンダ615は受信した演出制御データに基づいて演出装置620を制御するので、表示装置53における演出と演出装置620における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。 As described above, in the process according to FIG. 15, the effect control data is transmitted from the master IC 570 of the effect control device 550 to the I 2 CI / O expander 615 of the decoration control device 610 in synchronization with the cycle of updating the image of the display device 53. The I 2 CI / O expander 615 controls the effect device 620 based on the received effect control data, so that the effect on the display device 53 and the effect on the effect device 620 are harmonized, giving the player a sense of incongruity. Because there is no, it can raise interest.

また、図15による処理では、マスタIC570は、先に役物駆動SOL560及び役物駆動MOT561を制御する装飾制御装置610に演出制御データを出力し、後から装飾装置620を制御する装飾制御装置610に演出制御データを出力する。このため、同期信号の発生タイミングからの経過時間のばらつきが、役物駆動MOT561及び役物駆動MOT561に関しては小さく、装飾装置620に関しては大きくなる。そのため、役物駆動MOT561及び役物駆動MOT561が制御されるタイミングがより正確になり、遊技者の注目を集める可動役物60などを遊技状態に対して正確に制御できるので、遊技者に違和感を与えない。   In the process of FIG. 15, the master IC 570 first outputs the effect control data to the decoration control device 610 that controls the accessory driving SOL 560 and the accessory driving MOT 561, and later controls the decoration device 620. Production control data is output. For this reason, the variation in the elapsed time from the generation timing of the synchronization signal is small for the accessory driving MOT 561 and the accessory driving MOT 561 and large for the decoration device 620. Therefore, the timing at which the accessory driving MOT 561 and the accessory driving MOT 561 are controlled becomes more accurate, and the movable accessory 60 that attracts the player's attention can be accurately controlled with respect to the gaming state, which makes the player feel uncomfortable. Don't give.

図16は、本発明の実施形態のスレーブ選択順序テーブル1600の説明図である。   FIG. 16 is an explanatory diagram of the slave selection order table 1600 according to the embodiment of this invention.

スレーブ選択順序テーブル1600は制御ROM552に記憶され、スレーブ選択順序テーブル1600には、時分割カウンタの値ごとに制御対象となる装飾制御装置610のグループの制御順序が登録されている。   The slave selection order table 1600 is stored in the control ROM 552. In the slave selection order table 1600, the control order of the groups of the decoration control devices 610 to be controlled is registered for each value of the time division counter.

なお、以下の説明では、前述したように、可動型演出装置グループは、役物駆動SOL560及び役物駆動MOT561を制御する装飾制御装置610のグループであり、発光型演出装置グループA〜Hは、装飾装置620を制御する装飾制御装置610のグループである。   In the following description, as described above, the movable effect device group is a group of decoration control devices 610 that control the accessory driving SOL 560 and the accessory driving MOT 561, and the light-emitting effect device groups A to H are: This is a group of decoration control devices 610 that control the decoration device 620.

スレーブ選択順序テーブル1600は、時分割カウンタ1601及びスレーブ選択順序1602を含む。   The slave selection order table 1600 includes a time division counter 1601 and a slave selection order 1602.

時分割カウンタ1601には「0」〜「3」の値が登録されている。スレーブ選択順序1602は、マスタIC570が演出制御データを出力する装飾制御装置620の順序が登録されている。ここでは、図15のステップ1503における「モータ・ソレノイド関連出力」の処理にて、可動型演出装置グループが制御され、その後、図15のステップ1505における「時分割カウンタに対応する発光装置関連出力」の処理にて、発光型演出装置グループA〜Hのうち、時分割カウンタに対応するグループのみが表の上から下へ向かう順序で制御されることを示している。   Values of “0” to “3” are registered in the time division counter 1601. In the slave selection order 1602, the order of the decoration control device 620 in which the master IC 570 outputs the effect control data is registered. Here, in the process of “motor / solenoid-related output” in step 1503 of FIG. 15, the movable effect device group is controlled, and then “light-emitting device related output corresponding to the time division counter” in step 1505 of FIG. This process indicates that only the group corresponding to the time division counter among the light-emitting effect device groups A to H is controlled in the order from the top to the bottom of the table.

時分割カウンタ1601が「0」である場合のスレーブ選択順序1602には、可動型演出装置グループ、発光型演出装置グループA、発光型演出装置グループB、発光型演出装置グループD、及び発光型演出装置グループHが登録されている。CPU551は、可動型演出装置グループ、発光型演出装置グループA、発光型演出装置グループB、発光型演出装置グループD、及び発光型演出装置グループHの順で制御する。   The slave selection order 1602 in the case where the time division counter 1601 is “0” includes a movable effect device group, a light emission effect device group A, a light emission effect device group B, a light emission effect device group D, and a light emission effect. Device group H is registered. The CPU 551 controls the movable effect device group, the light-emitting effect device group A, the light-emitting effect device group B, the light-emitting effect device group D, and the light-emitting effect device group H in this order.

時分割カウンタ1601が「1」である場合のスレーブ選択順序1602には、可動型演出装置グループ、発光型演出装置グループA、発光型演出装置グループC、及び発光型演出装置グループEが登録されている。   In the slave selection order 1602 in the case where the time division counter 1601 is “1”, the movable effect device group, the light emission effect device group A, the light emission effect device group C, and the light emission effect device group E are registered. Yes.

時分割カウンタ1601が「2」である場合のスレーブ選択順序1602には、可動型演出装置グループ、発光型演出装置グループA、発光型演出装置グループB、及び発光型演出装置グループFが登録されている。   In the slave selection order 1602 in the case where the time division counter 1601 is “2”, the movable effect device group, the light emission effect device group A, the light emission effect device group B, and the light emission effect device group F are registered. Yes.

時分割カウンタ1601が「3」である場合のスレーブ選択順序1602には、可動型演出装置グループ、発光型演出装置グループA、発光型演出装置グループC、及び発光型演出装置グループGが登録されている。   In the slave selection order 1602 in the case where the time division counter 1601 is “3”, the movable effect device group, the light emission effect device group A, the light emission effect device group C, and the light emission effect device group G are registered. Yes.

つまり、可動型演出装置グループの装飾制御装置610には、最初にマスタIC570から演出制御データが出力され、可動型演出装置グループの装飾制御装置610に演出制御データが出力された後に、発光型演出装置グループの装飾制御装置610に演出制御データが出力される。   In other words, the effect control data is first output from the master IC 570 to the decoration control device 610 of the movable effect device group, and after the effect control data is output to the decoration control device 610 of the movable effect device group, the light emission effect The effect control data is output to the decoration control device 610 of the device group.

図17にて詳細に説明するが、マスタIC570は、制御対象の装飾制御装置610に演出制御データを初めに出力し、制御対象の装飾制御装置610からACKの返答信号が入力された場合には、次の制御対象となる装飾制御装置610を選択して演出制御データを出力する。   As will be described in detail with reference to FIG. 17, the master IC 570 first outputs the effect control data to the decoration control device 610 to be controlled, and when an ACK response signal is input from the decoration control device 610 to be controlled. Then, the decoration control device 610 to be the next control target is selected and the production control data is output.

したがって、ACKの返答信号が無条件に装飾制御装置610からマスタIC570に入力されるのであれば、同期信号に同期してマスタIC570から装飾制御装置610に演出制御データを送信できる。しかしながら、データ通信がノイズ等により正しく送信できない場合には、制御対象の装飾制御装置610からACKの返答信号が入力されない(NACKの返答信号が入力される)ことになり、この場合には、再度同じデータを制御対象の装飾制御装置610に出力する処理を行っている。   Therefore, if the ACK response signal is unconditionally input from the decoration control device 610 to the master IC 570, the effect control data can be transmitted from the master IC 570 to the decoration control device 610 in synchronization with the synchronization signal. However, if the data communication cannot be transmitted correctly due to noise or the like, an ACK response signal is not input from the control target decoration control device 610 (a NACK response signal is input). Processing to output the same data to the decoration control device 610 to be controlled is performed.

このため、スレーブ選択順序が後になる装飾制御装置610ほど、マスタIC570から送信される演出制御データが入力されるタイミングが周期的にならない傾向がある。言い換えれば、同期信号の発生タイミングと演出制御データの送信タイミングとに時間差があり、この時間差のばらつきがスレーブ選択順序が後になる装飾制御装置610ほど大きくなるということになる。   For this reason, as the decoration control device 610 has the slave selection order later, the timing at which the effect control data transmitted from the master IC 570 is input tends not to be periodic. In other words, there is a time difference between the generation timing of the synchronization signal and the transmission timing of the effect control data, and the variation in the time difference becomes larger as the decoration control device 610 has the slave selection order later.

また、可動型演出装置グループの装飾制御装置610が制御する演出装置は、遊技状態にあわせて可動するため、遊技状態にあわせて発光する装飾装置620よりも遊技者の注目を集めるものである。   In addition, since the effect device controlled by the decoration control device 610 of the movable effect device group moves according to the game state, it attracts the player's attention more than the decoration device 620 that emits light according to the game state.

したがって、可動型演出装置グループの装飾制御装置610が制御する演出装置の制御タイミングに遅れが生じないように、マスタIC570は、可動型演出装置グループの装飾制御装置610に最初に演出制御データを出力するようにしている。   Therefore, the master IC 570 first outputs effect control data to the decoration control device 610 of the movable effect device group so that there is no delay in the control timing of the effect device controlled by the decoration control device 610 of the movable effect device group. Like to do.

次に、スレーブ選択順序テーブル1600による各グループの装飾制御装置610の制御頻度について説明する。   Next, the control frequency of the decoration control device 610 for each group based on the slave selection order table 1600 will be described.

可動型演出装置グループ、及び発光型演出装置グループAは、時分割カウンタのすべてに登録されているので、VDP556からの同期信号がCPU551に入力されるごとに制御される。また、発光型演出装置グループB及び発光型演出装置グループCは、時分割カウンタが「1」である場合と「2」である場合とに登録されているので、VDP556から同期信号がCPU551に2回入力されると、1回制御される。また、発光型演出装置グループD〜Hは、時分割カウンタが「0」〜「3」のいずれか一つである場合に登録されているので、VDP556から同期信号がCPU551に4回入力されると、1回制御される。   Since the movable effect device group and the light emission effect device group A are registered in all of the time division counters, they are controlled each time a synchronization signal from the VDP 556 is input to the CPU 551. Further, since the light-emitting effect device group B and the light-emitting effect device group C are registered when the time division counter is “1” and “2”, the synchronization signal from the VDP 556 is 2 to the CPU 551. Once input, it is controlled once. Further, since the light-emitting effect device groups D to H are registered when the time division counter is any one of “0” to “3”, the synchronization signal is input from the VDP 556 to the CPU 551 four times. It is controlled once.

なお、発光型演出装置グループA〜Hは、グループに属するLEDの制御頻度に応じて、適宜割り当てられている。例えば、高速な輝度変化を必要とするLEDのグループをグループAとして割り当て、低速な輝度変化で充分なLEDのグループはグループD〜Hを割り当てている。   The light-emitting effect device groups A to H are appropriately assigned according to the control frequency of the LEDs belonging to the group. For example, a group of LEDs that require a high-speed luminance change is assigned as group A, and groups of LEDs that are sufficient for a low-speed luminance change are assigned groups D to H.

これにより、可動型演出装置グループの装飾制御装置610の制御頻度が、発光型演出装置グループB〜Hの装飾制御装置610の制御頻度以上になる。このため、遊技者の注目度の高い可動型演出装置グループの装飾制御装置610が制御する演出装置の制御間隔を細分化できるため、遊技者に違和感の少ない演出を行うことができる。   As a result, the control frequency of the decoration control device 610 of the movable effect device group becomes equal to or higher than the control frequency of the decoration control device 610 of the light-emitting effect device groups B to H. For this reason, since the control interval of the effect device controlled by the decoration control device 610 of the movable effect device group having a high degree of attention of the player can be subdivided, it is possible to produce an effect with less discomfort to the player.

また、同期信号が発生するたびに、マスタIC570から、発光型演出装置グループA〜Hの全てに演出制御データを送信するのではなく、時分割カウンタに対応する一部の発光型演出装置グループを選択して演出制御データを送信している。このため、同期信号の周期内に占める演出制御データの送信時間の割合が少なくなり、処理時間を効率化することができる。   Also, every time a synchronization signal is generated, the master IC 570 does not transmit the effect control data to all of the light-emitting effect device groups A to H, but some light-emitting effect device groups corresponding to the time-division counter are selected. Selection control data is transmitted. For this reason, the ratio of the transmission time of the production control data occupying within the period of the synchronization signal is reduced, and the processing time can be made efficient.

また、本実施形態では、可動型演出装置グループの装飾制御装置610の制御頻度が、VDP556から出力される画像更新周期と同期する同期信号のタイミングで制御を行っているが、発光型演出装置グループA〜Hの制御頻度だけを同期信号に同期させ、可動型演出装置グループの装飾制御装置610の制御頻度は、より高速(例えば2ミリ秒周期)にしてもよい。   In the present embodiment, the control frequency of the decoration control device 610 of the movable effect device group is controlled at the timing of the synchronization signal synchronized with the image update period output from the VDP 556, but the light emission effect device group. Only the control frequencies A to H may be synchronized with the synchronization signal, and the control frequency of the decoration control device 610 of the movable effect device group may be higher (for example, a cycle of 2 milliseconds).

図17は、本発明の実施形態のマスタIC570によるスレーブ出力処理のフローチャートである。   FIG. 17 is a flowchart of slave output processing by the master IC 570 according to the embodiment of this invention.

図15に示すステップ1503の処理が実行されると、可動型演出装置グループとなるスレーブが選択されて、マスタIC570のコントローラ574により、このスレーブ出力処理が実行される。また、図15に示すステップ1505の処理が実行された場合には、図16で前述した時分割カウンタに対応する発光型演出装置グループのスレーブが順に選択され、その都度、マスタIC570のコントローラ574により、このスレーブ出力処理が実行される。   When the process of step 1503 shown in FIG. 15 is executed, a slave to be a movable effect device group is selected, and this slave output process is executed by the controller 574 of the master IC 570. Further, when the processing of step 1505 shown in FIG. 15 is executed, the slaves of the light-emitting effect device group corresponding to the time division counter described above with reference to FIG. 16 are selected in order, and each time the controller 574 of the master IC 570 is selected. This slave output process is executed.

まず、マスタIC570は、装飾制御装置610からのACKの返答信号が受信できなかった回数を計数するためのACKカウンタを0に初期化する(1700)。次に、マスタIC570は、接続線SDA及び接続線SCLの信号レベルを、スタート条件を示す信号レベルに変化させる(1701)。   First, the master IC 570 initializes an ACK counter for counting the number of times an ACK response signal from the decoration control device 610 has not been received to 0 (1700). Next, the master IC 570 changes the signal levels of the connection line SDA and the connection line SCL to a signal level indicating a start condition (1701).

具体的には、マスタIC570は、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることよってスタート条件を示す信号を出力する。   Specifically, the master IC 570 outputs a signal indicating a start condition by changing the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH.

装飾制御装置610にスタート条件が入力されると、装飾制御装置610は、接続線SCLの信号レベルをカウントするための図示しない信号変化カウンタを0回に初期化する。   When a start condition is input to the decoration control device 610, the decoration control device 610 initializes a signal change counter (not shown) for counting the signal level of the connection line SCL to zero.

なお、マスタIC570は、スタート条件を示す信号を出力後、制御対象となる装飾制御装置610へデータを送るために、接続線SCLのレベルをLOWに変更する。   Note that, after outputting a signal indicating the start condition, the master IC 570 changes the level of the connection line SCL to LOW in order to send data to the decoration control device 610 to be controlled.

次に、マスタIC570は、制御対象となる装飾制御装置610のスレーブアドレスのデータを、接続線SCLの信号レベルを変化させながら、接続線SDAを介して出力する(1702)。   Next, the master IC 570 outputs the slave address data of the decoration control device 610 to be controlled via the connection line SDA while changing the signal level of the connection line SCL (1702).

ステップ1702の処理で出力されるアドレスデータは図13に示すように8ビットのデータ列であるため、1回の出力処理(接続線SCLが8回HIGHに変化する間の出力)でアドレスデータが出力される。   Since the address data output in the process of step 1702 is an 8-bit data string as shown in FIG. 13, the address data is output by one output process (output while the connection line SCL changes to HIGH for 8 times). Is output.

ステップ1702の処理で出力されたアドレスデータが装飾制御装置610に入力された場合、装飾制御装置610のI2CI/Oエクスパンダ615は、入力されたアドレスデータと自身に設定されているアドレスとが一致するか否かを判定する。 When the address data output in the process of step 1702 is input to the decoration control device 610, the I 2 CI / O expander 615 of the decoration control device 610 receives the input address data and the address set in itself. It is determined whether or not.

入力されたアドレスデータと一致するアドレスが設定されているI2CI/Oエクスパンダ615は、接続線SCLのLOWからHIGHへの変更回数が8回目になった直後であって、そのHIGHレベルとなっている接続線SCLがLOWレベルへと変化することを契機として、返答信号を接続線SDAからマスタIC570に出力する。 The I 2 CI / O expander 615 in which an address that matches the input address data is set immediately after the connection line SCL is changed from LOW to HIGH for the eighth time, A response signal is output from the connection line SDA to the master IC 570 when the connected connection line SCL changes to the LOW level.

次に、マスタIC570は、ステップ1702の処理でアドレスデータが出力されてから所定時間以内にACKの返答信号がマスタIC570に入力されたか否かを確認する(1703)。   Next, the master IC 570 confirms whether or not an ACK response signal is input to the master IC 570 within a predetermined time after the address data is output in the processing of step 1702 (1703).

ACKの返答信号が入力されたか否かによって、処理が以下の三つに分岐する(1704)。   Depending on whether or not an ACK response signal is input, the process branches into the following three (1704).

第1に、ステップ1702の処理でアドレスデータが初めて出力されてから所定時間以内にACKの返答信号が入力されない場合(ACKカウンタが0の状態でNACKの返答信号が入力された場合)には、マスタIC570は、再度アドレスデータを出力するために、ステップ1714の処理に移行する。ステップ1714の処理では、ACKの返答信号の受信に失敗したことを計数するためにACKカウンタを+1更新し、ステップ1701の処理に戻る。   First, when the ACK response signal is not input within a predetermined time after the address data is output for the first time in the processing of step 1702 (when the NACK response signal is input while the ACK counter is 0), The master IC 570 proceeds to the processing in step 1714 in order to output the address data again. In the process of step 1714, the ACK counter is updated by +1 in order to count that the reception of the ACK response signal has failed, and the process returns to step 1701.

第2に、初めてステップ1702の処理で出力されたアドレスデータに対応するACKの返答信号が所定時間以内入力されず、再度ステップ1702の処理でアドレスデータが出力されてから所定時間以内にACKの返答信号が入力されない場合(ACKカウンタが1の状態でNACKの返答信号が入力された場合)には、マスタIC570は、スレーブ出力処理を異常終了する(1705)。この場合、今回選択している装飾制御装置610へのデータ送信を中止し、次の装飾制御装置610が選択されて、再度、スレーブ出力処理が先頭から実行されることになる。   Second, for the first time, an ACK response signal corresponding to the address data output in the processing of step 1702 is not input within a predetermined time, and an ACK response is returned within a predetermined time after the address data is output again in the processing of step 1702. When the signal is not input (when the NACK response signal is input while the ACK counter is 1), the master IC 570 abnormally ends the slave output processing (1705). In this case, data transmission to the decoration control device 610 selected this time is stopped, the next decoration control device 610 is selected, and the slave output process is executed again from the beginning.

第3に、ステップ1702の処理でアドレスデータが初めて出力されてから所定時間以内にACKの返答信号が入力された場合、又は再度ステップ1702の処理でアドレスデータが初めて出力されてから所定時間以内にACKの返答信号が入力された場合には、マスタIC570は、出力用BUF572に記憶されているデータから8ビット分のデータを1番目に出力するデータとして取得し、取得したデータの出力を準備する(1706)。   Third, if an ACK response signal is input within a predetermined time after the address data is output for the first time in the process of step 1702, or again within a predetermined time after the address data is output for the first time in the process of step 1702. When an ACK response signal is input, the master IC 570 acquires 8-bit data as data to be output first from the data stored in the output BUF 572, and prepares output of the acquired data. (1706).

そして、マスタIC570は、取得したデータを接続線SDAから出力する(1707)。   Then, the master IC 570 outputs the acquired data from the connection line SDA (1707).

そして、ステップ1702の処理で出力されたアドレスデータが自身に設定されたアドレスと一致する装飾制御装置610のI2CI/Oエクスパンダ615は、ステップ1707の処理で出力されたデータを、接続線SCLがLOWからHIGHになったタイミングで取り込む。そして、当該装飾制御装置610のI2CI/Oエクスパンダ615は、接続線SCLの8回目のLOWからHIGHに変化したことでデータを取り込み、次いで接続線SCLがHIGHからLOWへ変化することを契機に、返答信号を接続線SDAからマスタIC570に出力する。 Then, the I 2 CI / O expander 615 of the decoration control device 610 in which the address data output in the process of step 1702 matches the address set to itself is used to convert the data output in the process of step 1707 into the connection line. Take in when SCL changes from LOW to HIGH. Then, the I 2 CI / O expander 615 of the decoration control device 610 captures data when the connection line SCL changes from LOW to HIGH for the eighth time, and then the connection line SCL changes from HIGH to LOW. As a trigger, a response signal is output from the connection line SDA to the master IC 570.

次に、マスタIC570は、ステップ1707の処理でデータが出力されてから所定時間以内にACKの返答信号がマスタIC570に入力されたか否かを確認する(1708)。   Next, the master IC 570 confirms whether or not an ACK response signal is input to the master IC 570 within a predetermined time after the data is output in the processing of step 1707 (1708).

ACKの返答信号が入力されたか否かによって、処理が以下の三つに分岐する(1709)。   Depending on whether or not an ACK response signal is input, the process branches into the following three (1709).

第1に、ステップ1702の処理でアドレスデータが初めて出力されてから所定時間以内にACKの返答信号が入力されていない場合(ACKカウンタが0の状態でNACKの返答信号が入力された場合)には、マスタIC570は、再度アドレスデータを出力するために、ステップ1714の処理に移行する。ステップ1714の処理では、返答信号の受信に失敗したことを計数するためにACKカウンタを+1更新し、ステップ1701の処理に戻る。   First, when the ACK response signal is not input within a predetermined time after the address data is output for the first time in the processing of step 1702 (when the NACK response signal is input with the ACK counter being 0). The master IC 570 proceeds to the processing of step 1714 in order to output the address data again. In the process of step 1714, the ACK counter is updated by 1 to count that the reception of the response signal has failed, and the process returns to step 1701.

第2に、初めてステップ1707の処理で出力されたデータの返答信号が所定時間以内に入力されず、再度ステップ1707の処理でデータが出力されてから所定時間以内にACKの返答信号が入力されていない場合(ACKカウンタが1の状態でNACKの返答信号が入力された場合)には、マスタIC570はスレーブ出力処理を異常終了する(1710)。この場合、今回選択している装飾制御装置610へのデータ送信を中止し、次の装飾制御装置610が選択されて、再度、スレーブ出力処理が先頭から実行されることになる。   Second, the data response signal output in step 1707 for the first time is not input within the predetermined time, and the ACK response signal is input within the predetermined time after the data is output again in step 1707. If not (when the NACK response signal is input while the ACK counter is 1), the master IC 570 terminates the slave output processing abnormally (1710). In this case, data transmission to the decoration control device 610 selected this time is stopped, the next decoration control device 610 is selected, and the slave output process is executed again from the beginning.

第3に、ステップ1707の処理でデータが初めて出力されてから所定時間以内にACKの返答信号が入力された場合、又は再度ステップ1707の処理でデータが出力されてから所定時間以内にACKの返答信号が入力された場合には、マスタIC570は、出力用BUF572に記憶されているすべてのデータを出力したか否かを判定する(1711)。   Third, if an ACK response signal is input within a predetermined time after the data is output for the first time in the process of step 1707, or an ACK response is received within a predetermined time after the data is output again in the process of step 1707. If a signal is input, the master IC 570 determines whether all data stored in the output BUF 572 has been output (1711).

ステップ1711の処理で、出力用BUF572に記憶されているデータが出力されていないと判定された場合、マスタIC570は、出力用BUF572に記憶されている次の8ビット分のデータを次に出力するデータとして取得し、取得したデータの出力を準備し(1712)、ステップ1706の処理に戻る。   If it is determined in step 1711 that the data stored in the output BUF 572 is not output, the master IC 570 outputs the next 8-bit data stored in the output BUF 572 next. Obtained as data, prepares output of the obtained data (1712), and returns to the processing of step 1706.

一方、ステップ1711の処理で、出力用BUF572に記憶されているすべてのデータを出力したと判定された場合、マスタIC570は、接続線SDA及び接続線SCLの信号レベルを、ストップ条件を示す信号レベルに変化させ(1713)、スレーブ出力処理を終了する。   On the other hand, if it is determined in step 1711 that all data stored in the output BUF 572 has been output, the master IC 570 changes the signal levels of the connection line SDA and the connection line SCL to the signal level indicating the stop condition. (1713), and the slave output process is terminated.

ステップ1713の処理では、具体的には、マスタIC570は、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変更させることによりストップ条件を示す信号を出力する。   In the processing of step 1713, specifically, the master IC 570 outputs a signal indicating a stop condition by changing the signal level of the connection line SDA from LOW to HIGH while maintaining the signal level of the connection line SCL at HIGH. To do.

図17による処理では、マスタIC570は、8ビットのデータを出力後に、装飾制御装置610からの返答信号を取り込むことにより、データ転送の成否を判定し、データ転送が失敗している場合(つまり、NACKの返答信号がマスタIC570に入力された場合)、出力したデータを1回だけ再度出力するので、装飾制御装置610にデータを可能な限り確実に出力することができ、演出装置の誤動作を防止できる。また、出力したデータを1回だけ再度出力することにより、データ送信時間が必要以上に長くなることを防止できる。   In the processing according to FIG. 17, the master IC 570 determines the success or failure of the data transfer by fetching the response signal from the decoration control device 610 after outputting the 8-bit data. When the NACK response signal is input to the master IC 570), the output data is output again only once, so that the data can be output to the decoration control device 610 as reliably as possible, and the malfunction of the rendering device is prevented. it can. Further, by outputting the output data once again, it is possible to prevent the data transmission time from becoming longer than necessary.

なお、図17による処理で、ステップ1701の処理でマスタIC570がスタート条件を送信する際には、接続線SDAがHIGHになっている必要があるが、ノイズ等の影響によって、接続線SDAがLOWとなったまま変化しない状態が発生する場合がある。   In the process of FIG. 17, when the master IC 570 transmits the start condition in the process of step 1701, the connection line SDA needs to be HIGH, but the connection line SDA is LOW due to the influence of noise or the like. There may be a case where the state remains unchanged.

本実施形態では、マスタIC570が装飾制御装置610のI2CI/Oエクスパンダ615に送信するスレーブアドレスには、R/W識別データが「0」(書き込みを意味する)となっているものだけを用いている(図13参照)が、ノイズ等の影響によって、R/W識別データが「1」(読み出しを意味する)となった状態で、I2CI/Oエクスパンダ615へ伝わることがある。 In the present embodiment, only the slave address that the master IC 570 transmits to the I 2 CI / O expander 615 of the decoration control device 610 has R / W identification data “0” (means writing). (See FIG. 13), but may be transmitted to the I 2 CI / O expander 615 in a state where the R / W identification data is “1” (meaning reading) due to the influence of noise or the like. is there.

この場合、I2CI/Oエクスパンダ615は読み出しモードとなり、マスタIC570によって接続線SCLの信号レベルが変化することに対応して、I2CI/Oエクスパンダ615からマスタIC570へ、接続線SDAを介してデータを1ビットごと伝送する処理を行う。 In this case, the I 2 CI / O expander 615 enters the read mode, and the connection line SDA is transferred from the I 2 CI / O expander 615 to the master IC 570 in response to the signal level of the connection line SCL being changed by the master IC 570. A process for transmitting data bit by bit through the network is performed.

このとき、I2CI/Oエクスパンダ615は、8ビットのデータを伝送するごとに、マスタIC570から接続線SDAを介してアクノリッジ信号を受信する処理を行い、アクノリッジ信号を受信するとさらに8ビットのデータ伝送を行い、以後、この8ビットのデータ伝送とアクノリッジ信号の確認を繰り返すが、この間は、接続線SDAがI2CI/Oエクスパンダ615によって占有されている状態となる。 At this time, each time the I 2 CI / O expander 615 transmits 8-bit data, the I 2 CI / O expander 615 performs a process of receiving an acknowledge signal from the master IC 570 via the connection line SDA. The data transmission is performed, and thereafter, the 8-bit data transmission and the acknowledge signal confirmation are repeated. During this time, the connection line SDA is occupied by the I 2 CI / O expander 615.

一方で、I2CI/Oエクスパンダ615は、8ビットのデータ伝送後に、マスタIC570から接続線SDAを介してアクノリッジ信号を受信できないときは、接続線SDAを解放してデータ伝送を中止する。なお、I2CI/Oエクスパンダ615は、マスタIC570から接続線SDAを介してアクノリッジ信号を受信する際には、接続線SDAがLOWレベルであればアクノリッジ信号を受信したと解釈し、接続線SDAがHIGHレベルであればアクノリッジ信号を受信しないと解釈する。 On the other hand, if the I 2 CI / O expander 615 cannot receive an acknowledge signal from the master IC 570 via the connection line SDA after 8-bit data transmission, the I 2 CI / O expander 615 releases the connection line SDA and stops data transmission. When the I 2 CI / O expander 615 receives an acknowledge signal from the master IC 570 via the connection line SDA, the I 2 CI / O expander 615 interprets that the acknowledge signal is received if the connection line SDA is at the LOW level. If SDA is HIGH, it is interpreted that no acknowledge signal is received.

よって、マスタIC570からのデータがノイズ等の影響により変化し、この変化したデータを勝手に受信して読み出しモードとなったI2CI/Oエクスパンダ615が発生してしまうと、接続線SDAがいつまでも解放されないことになる。 Therefore, when the data from the master IC 570 changes due to the influence of noise or the like, and the I 2 CI / O expander 615 that receives the changed data and enters the read mode is generated, the connection line SDA is changed. It will not be released forever.

このような場合に、接続線SDAの信号レベルはLOWに維持されたままになり、マスタIC570と、本来送信を行うことを意図していた装飾制御装置610のI2CI/Oエクスパンダ615との間で接続線SDAを介した通信が行えなくなる。 In such a case, the signal level of the connection line SDA remains LOW, and the master IC 570 and the I 2 CI / O expander 615 of the decoration control device 610 originally intended for transmission Cannot communicate with each other via the connection line SDA.

そこで、マスタIC570は、ステップ1701の処理でスタート条件を示す信号を出力する前に、接続線SDAからデータが出力できる状態であるか否かを判定するために、接続線SDAの信号レベルがHIGHであるか否かを判定する。   Therefore, the master IC 570 determines whether the signal level of the connection line SDA is HIGH in order to determine whether or not the data can be output from the connection line SDA before outputting the signal indicating the start condition in the process of step 1701. It is determined whether or not.

接続線SDAの信号レベルがHIGHでないと判定された場合、接続線SDAからデータが出力できないので、ドライバ576Aによりトランジスタ578Aに動作可能な電圧を印加しないことによってトランジスタ578Aをオンさせずに(接続線SDAを解放した状態で)、接続SCLの信号レベルを少なくとも9回変化させる。   When it is determined that the signal level of the connection line SDA is not HIGH, data cannot be output from the connection line SDA. Therefore, the driver 576A does not apply an operable voltage to the transistor 578A without turning on the transistor 578A (connection line With the SDA released, the signal level of the connection SCL is changed at least nine times.

このような処理を行うことで、読み出しモードとなったI2CI/Oエクスパンダ615は、接続SCLの信号レベルの変化に合わせて接続線SDAにデータを出力するが、接続SCLの信号レベルの変化が少なくとも9回行われる途中において、マスタIC570からのアクノリッジ信号を確認するタイミングが発生する。このとき、接続線SDAは解放されているのでHIGHレベルとなり、読み出しモードとなったI2CI/Oエクスパンダ615は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて接続線SDAを解放することになる。 By performing such processing, the I 2 CI / O expander 615 that has entered the read mode outputs data to the connection line SDA in accordance with the change in the signal level of the connection SCL. The timing for confirming the acknowledge signal from the master IC 570 is generated while the change is made at least nine times. At this time, since the connection line SDA is released, it becomes HIGH level, and the I 2 CI / O expander 615 that has entered the read mode determines that it has not received an acknowledge signal. Will be released.

なお、この処理は、スタート条件を示す信号を出力する前だけでなく、マスタIC570が飾制御装置610へデータを出力する前に行われるようにしてもよい。具体的には、ステップ1702、1707、及び1713の処理の前に実行されてもよい。   Note that this process may be performed not only before the signal indicating the start condition is output but also before the master IC 570 outputs data to the decoration control device 610. Specifically, it may be executed before the processing of steps 1702, 1707, and 1713.

このようにして、読み出しモードとなった装飾制御装置610のI2CI/Oエクスパンダ615から強制的に接続線SDAを解放させるので、接続線SDAの信号レベルはHIGHに維持されるようになる。 In this way, the connection line SDA is forcibly released from the I 2 CI / O expander 615 of the decoration control device 610 in the read mode, so that the signal level of the connection line SDA is maintained at HIGH. .

図18は、本発明の実施形態のマスタIC570が接続線SDA及び接続線SCLを介して出力するデータのスタート条件及びストップ条件の説明図である。   FIG. 18 is an explanatory diagram of a start condition and a stop condition for data output from the master IC 570 according to the embodiment of this invention via the connection line SDA and the connection line SCL.

接続線SCLは通常時に信号レベルがHIGHになっており、マスタIC570は、装飾制御装置610にデータを出力する際に、接続線SCLの信号レベルをLOWからHIGHに変化させ、装飾制御装置610が接続線SDAのデータを取り込むためのストローブ信号として作用させる。   The signal level of the connection line SCL is normally set to HIGH. When the master IC 570 outputs data to the decoration control device 610, the master IC 570 changes the signal level of the connection line SCL from LOW to HIGH. It acts as a strobe signal for taking in the data of the connection line SDA.

接続線SDAは通常時に信号レベルがHIGHになっており、接続線SCLのクロック信号に合わせて接続線SDAからデータが出力される。   The connection line SDA normally has a signal level of HIGH, and data is output from the connection line SDA in accordance with the clock signal of the connection line SCL.

マスタIC570は、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることで、データの出力が開始することを示すスタート条件となる信号を出力する。   Master IC 570 changes the signal level of connection line SDA from HIGH to LOW while maintaining the signal level of connection line SCL at HIGH, and outputs a signal that is a start condition indicating that data output starts. .

装飾制御装置610のI2CI/Oエクスパンダ615は、接続線SDA及び接続線SCLからスタート条件となる信号が入力されると、データの出力が開始することを把握する。 The I 2 CI / O expander 615 of the decoration control device 610 recognizes that data output starts when a signal serving as a start condition is input from the connection line SDA and the connection line SCL.

マスタIC570は、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをLOWからHIGHに変化させることで、データの出力が終了することを示すストップ条件を示す信号を出力する。   The master IC 570 changes the signal level of the connection line SDA from LOW to HIGH while maintaining the signal level of the connection line SCL at HIGH, and outputs a signal indicating a stop condition indicating that data output is completed. .

装飾制御装置610のI2CI/Oエクスパンダ615は、ストップ条件が入力されると、データの出力が終了することを把握する。 The I 2 CI / O expander 615 of the decoration control device 610 grasps that the output of data ends when the stop condition is input.

図19は、本発明の実施形態のマスタIC570から出力されたデータが入力された装飾制御装置610が返答信号を出力するタイミングチャートである。   FIG. 19 is a timing chart at which the decoration control device 610 to which the data output from the master IC 570 according to the embodiment of the present invention is input outputs a response signal.

装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数を計数し、接続線SCLのクロック信号に合わせて接続線SDAから入力されるデータを取り込む。   The decoration control device 610 counts the number of changes in the signal level of the connection line SCL after the start condition is satisfied, and takes in data input from the connection line SDA in accordance with the clock signal of the connection line SCL.

そして、装飾制御装置610は、スタート条件が成立してから接続線SCLの信号レベルの変化回数が9回に達する直前に、返答信号をマスタIC570に接続線SDAを介して出力する。換言すると、装飾制御装置610は、接続線SDAから8ビット目のデータを取り込んだ後に、接続線SCLの信号レベルがHIGHからLOWに変化することを契機に、返答信号を当該接続線SDAを介して出力する。   Then, the decoration control device 610 outputs a response signal to the master IC 570 via the connection line SDA immediately after the start condition is satisfied and immediately before the signal line change number of the connection line SCL reaches nine. In other words, the decoration control device 610 receives a response signal via the connection line SDA when the signal level of the connection line SCL changes from HIGH to LOW after taking the 8th bit data from the connection line SDA. Output.

なお、図に示すように、データの受信に成功したことを示す返答信号(ACKの返答信号)はLOWレベルによって示され、データの受信に失敗したことを示す返答信号(NACKの返答信号、図ではACK出力なしに相当)はHIGHレベルによって示される。   As shown in the figure, a response signal (ACK response signal) indicating that the data has been successfully received is indicated by a LOW level, and a response signal (NACK response signal, FIG. (Corresponding to no ACK output) is indicated by a HIGH level.

また、マスタIC570は、スタート条件が成立してから接続線SCLの信号レベルが8回変化すると、接続線SDAを解放することによって、装飾制御装置610から返答信号の入力を待機する。そして、マスタIC570は、接続線SDAを解放したまま、接続線SCLの信号レベルを変化させて、装飾制御装置610からの返答信号を取り込む。   Further, when the signal level of the connection line SCL changes eight times after the start condition is satisfied, the master IC 570 waits for a response signal from the decoration control device 610 by releasing the connection line SDA. Then, the master IC 570 changes the signal level of the connection line SCL while releasing the connection line SDA, and takes in the response signal from the decoration control device 610.

図20は、本発明の実施形態のマスタIC570が演出制御データを出力する場合の接続線SDA及び接続線SCLの信号レベルのタイミングチャートである。   FIG. 20 is a timing chart of signal levels of the connection line SDA and the connection line SCL when the master IC 570 according to the embodiment of the present invention outputs effect control data.

まず、マスタIC570は、演出制御データの出力を開始する場合には、接続線SCLの信号レベルをHIGHに維持したまま、接続線SDAの信号レベルをHIGHからLOWに変化させることによって、スタート条件を示す信号を出力し、これからデータを出力することを装飾制御装置610に通知する。   First, when starting to output the production control data, the master IC 570 changes the signal level of the connection line SDA from HIGH to LOW while maintaining the signal level of the connection line SCL at HIGH. A signal indicating that the data is to be output is notified to the decoration control device 610.

次に、マスタIC570は、合計7ビットからなる制御対象となる装飾制御装置610のアドレスを出力する。次に、マスタIC570は、読み出し要求である書き込み要求であるかを示すデータを8ビット目に出力する。   Next, the master IC 570 outputs the address of the decoration control device 610 to be controlled, consisting of a total of 7 bits. Next, the master IC 570 outputs data indicating whether the write request is a read request to the eighth bit.

そして、マスタIC570は、接続線SCLの信号レベルが9回目にHIGHになるときに、装飾制御装置610から返答信号が入力されるので、ACKの返答信号であれば接続線SDAの信号レベルがLOWに変化し、NACKの返答信号であれば接続線SDAの信号レベルがHIGHに変化する。   The master IC 570 receives a response signal from the decoration control device 610 when the signal level of the connection line SCL becomes HIGH for the ninth time. Therefore, if the response signal is an ACK response signal, the signal level of the connection line SDA is LOW. If the response signal is NACK, the signal level of the connection line SDA changes to HIGH.

次に、マスタIC570は、アドレスデータの出力後、演出制御データを、8の倍数となるビット数で出力する。マスタIC570は、演出制御データの8ビット目を出力した後、ACKの返答信号が入力されるのを待って演出制御データの9ビット目を出力する。以降、8の倍数番目に相当するビットのデータを出力すると、ACKの返答信号が入力されるのを確認してから、(8の倍数+1)番目のビットを出力し、全データが出力されるまで繰り返す。   Next, after the output of the address data, the master IC 570 outputs the presentation control data with a bit number that is a multiple of 8. Master IC 570 outputs the ninth bit of the effect control data after outputting the eighth bit of the effect control data and waiting for an ACK response signal to be input. Thereafter, when data of a bit corresponding to a multiple of 8 is output, after confirming that an ACK response signal is input, a (multiple of 8 + 1) th bit is output and all data is output. Repeat until.

なお、マスタIC570は、演出制御データの8の倍数番目となるビットを出力した後、所定時間経過してもACKの返答信号が入力されない場合には、接続線SDAを介して、再度アドレスデータを出力し、ACKの返答信号を確認しながら、もう一度、演出制御データを1ビット目から出力する。   Note that if the master IC 570 outputs a bit that is a multiple of 8 of the production control data and does not receive an ACK response signal even after a predetermined time has elapsed, the master IC 570 receives the address data again via the connection line SDA. The output control data is output again from the first bit while confirming the ACK response signal.

また、マスタIC570は、演出制御データの最後のビットのデータを出力した後、ACKの返答信号が入力されるのを待って、ストップ条件を示す信号を出力する。   The master IC 570 outputs the last bit data of the effect control data, waits for an ACK response signal to be input, and outputs a signal indicating a stop condition.

なお、図20では、スタート条件を示す信号を出力してからストップ条件を示す信号を出力するまでの間に、合計24ビット(スレーブアドレス8ビット、演出制御データ16ビット)のデータを出力しているが、24ビット以上であってもよいし、24ビット以下であってもよい。   In FIG. 20, a total of 24 bits (slave address 8 bits, presentation control data 16 bits) are output from when the signal indicating the start condition is output until the signal indicating the stop condition is output. However, it may be 24 bits or more, or 24 bits or less.

図21は、本発明の実施形態のマスタIC570が、スレーブアドレスを指定して装飾制御装置610にデータを設定する場合において、マスタIC570とI2CI/Oエクスパンダ615との間で授受されるデータのフォーマットを説明する図である。 FIG. 21 shows a case in which the master IC 570 according to the embodiment of the present invention designates a slave address and sets data in the decoration control device 610 between the master IC 570 and the I 2 CI / O expander 615. It is a figure explaining the format of data.

はじめに出力される8ビットのデータ2101には、データ送信の対象となる装飾制御装置610のアドレス「A0〜A6」と、当該データが読み出し要求であるのか書き込み要求であるのかを示す1ビットのR/W識別データとが含まれる。このアドレス「A0〜A6」のうち、「A4〜A6」は値「110」となる固定アドレス部であり、「A0〜A3」はI2CI/Oエクスパンダ615のA0〜A3の端子に設定されているアドレスに相当する(図13参照)。 The 8-bit data 2101 that is output first includes an address “A0 to A6” of the decoration control device 610 that is the target of data transmission, and a 1-bit R that indicates whether the data is a read request or a write request. / W identification data. Among the addresses “A0 to A6”, “A4 to A6” are fixed address portions having a value “110”, and “A0 to A3” are set to terminals A0 to A3 of the I 2 CI / O expander 615. This corresponds to the address that has been set (see FIG. 13).

次に、出力される8ビットのデータ2102には、出力設定レジスタ635には、I2CI/Oエクスパンダ615の出力設定レジスタ635(図7参照)に割り当てられている領域を指定するコントロールレジスタデータが含まれる。具体的には、5ビットの「D0〜D4」からなるレジスタアドレスと、3ビットの「AI0〜AI2」からなる自動書込パラメータとからなる。レジスタアドレスは出力設定レジスタ635の領域を指定する情報であり、マスタIC570により書き込み又は読み出しを行う領域のアドレスを指定する。自動書込パラメータは、マスタIC570によって、レジスタアドレスが指定する領域のみをアクセスするのか、指定する領域に隣接する領域も含んでアクセスするのかを指定するパラメータである。 Next, in the output 8-bit data 2102, the output setting register 635 has a control register for designating an area allocated to the output setting register 635 (see FIG. 7) of the I 2 CI / O expander 615. Contains data. Specifically, it consists of a register address consisting of 5 bits “D0 to D4” and an automatic writing parameter consisting of 3 bits “AI0 to AI2”. The register address is information for designating an area of the output setting register 635, and designates an address of an area to be written or read by the master IC 570. The automatic writing parameter is a parameter for designating whether the master IC 570 accesses only the area designated by the register address or includes the area adjacent to the designated area.

次に、出力される8の倍数となるビットのデータ2103には、コントロールレジスタデータによって指定される出力設定レジスタ635の領域に対して、実際に書き込まれるデータが割り当てられる。   Next, the actually written data is allocated to the output setting register 635 area specified by the control register data in the bit data 2103 which is a multiple of 8 to be output.

図22は、本発明の実施形態の装飾制御装置610を装飾制御する場合において、マスタIC570とI2CI/Oエクスパンダ615との間で授受されるデータの具体的な数値例を示す説明図である。データは、図21のデータフォーマットによって、マスタIC570とI2CI/Oエクスパンダ615との間で送受信される。 FIG. 22 is an explanatory diagram illustrating specific numerical examples of data exchanged between the master IC 570 and the I 2 CI / O expander 615 when the decoration control device 610 according to the embodiment of the present invention is subjected to decoration control. It is. Data is transmitted and received between the master IC 570 and the I 2 CI / O expander 615 according to the data format of FIG.

はじめに出力される8ビットのデータ2201には、装飾制御装置610のI2CI/Oエクスパンダ615のスレーブアドレスを示す「1101100」が割り当てられている。 “1101100” indicating the slave address of the I 2 CI / O expander 615 of the decoration control device 610 is assigned to the 8-bit data 2201 output first.

次に出力される8ビットのデータ2202には、LEDの出力データを設定するために割り当てられている装飾制御装置610のI2CI/Oエクスパンダ615の出力設定レジスタ635のアドレスが含まれる。ここでは、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態を設定するための領域である、LEDOUT0レジスタ(アドレス=10100)を指定することにする。 The 8-bit data 2202 to be output next includes the address of the output setting register 635 of the I 2 CI / O expander 615 of the decoration control device 610 assigned to set the LED output data. Here, the LEDOUT0 register (address = 10100), which is an area for setting the light emission state of the LEDs connected to the PORT0 terminal to the PORT3 terminal of the I 2 CI / O expander 615, is designated.

次に、出力される8ビットのデータ2203には、装飾制御装置610が装飾装置620に行う装飾制御の内容を示すデータが含まれる。具体的には、LEDOUT0レジスタに設定されるデータが割り当てられている。これにより、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子に接続されるLEDの発光状態(点灯、消灯、点滅など)が指定され、指定された状態でLEDが発光する。 Next, the output 8-bit data 2203 includes data indicating the content of decoration control performed by the decoration control device 610 on the decoration device 620. Specifically, data set in the LEDOUT0 register is assigned. As a result, the light emission state (lighted, extinguished, blinking, etc.) of the LEDs connected to the PORT0 to PORT3 terminals of the I 2 CI / O expander 615 is designated, and the LEDs emit light in the designated state.

このようにして、I2CI/Oエクスパンダ615のPORT0端子〜PORT3端子のLEDの発光状態が制御されるが、I2CI/Oエクスパンダ615の他のPORT端子(PORT4〜PORT15)も、コントロールレジスタデータ2202の値を指定して、出力データ2203を設定することで制御可能である。PORT端子に、モーターやソレノイドが接続されていても、同様に制御される。 In this way, the light emission state of the LED PORT0 terminal ~PORT3 terminal I 2 CI / O expander 615 is controlled, the other PORT terminal I 2 CI / O expander 615 (PORT4~PORT15) also Control can be performed by specifying the value of the control register data 2202 and setting the output data 2203. Even if a motor or solenoid is connected to the PORT terminal, the same control is performed.

図23は、本発明の実施形態の演出制御装置550に複数のマスタIC570が備わる場合のマスタIC570と装飾制御装置610との接続の説明図である。   FIG. 23 is an explanatory diagram of the connection between the master IC 570 and the decoration control device 610 when the effect control device 550 according to the embodiment of the present invention includes a plurality of master ICs 570.

図23では、演出制御装置550は、三つのマスタIC570A〜570Cを備える。   In FIG. 23, the production control device 550 includes three master ICs 570A to 570C.

マスタIC570Aは、中継基板600Aと接続され、中継基板600Aは、装飾制御装置610A〜610Cと直列に接続されるとともに、装飾制御装置610D〜610Fと直列に接続される。   The master IC 570A is connected to the relay board 600A, and the relay board 600A is connected in series to the decoration control devices 610A to 610C and is connected in series to the decoration control devices 610D to 610F.

マスタIC570Bは、中継基板600Bと接続され、中継基板600Bは、装飾制御装置610G〜610Iと直列に接続されるとともに、装飾制御装置610J〜610Lと直列に接続される。   The master IC 570B is connected to the relay board 600B, and the relay board 600B is connected in series to the decoration control devices 610G to 610I and is connected in series to the decoration control devices 610J to 610L.

マスタIC570Cは、中継基板600Cと接続され、中継基板600Cは、装飾制御装置610M〜610Oと直列に接続されるとともに、装飾制御装置610P〜610Rと直列に接続される。   The master IC 570C is connected to the relay board 600C, and the relay board 600C is connected in series to the decoration control devices 610M to 610O and is connected in series to the decoration control devices 610P to 610R.

ここで、一つのマスタIC570に接続されている装飾制御装置610群を系統という。系統とは、具体的には、マスタIC570Aであれば、中継基板600A、装飾制御装置610A〜610Fである。   Here, the decoration control device 610 group connected to one master IC 570 is referred to as a system. Specifically, in the case of the master IC 570A, the system is the relay board 600A and the decoration control devices 610A to 610F.

マスタIC570は、接続されている装飾制御装置610にデータを出力可能であるため、マスタIC570は、接続されている装飾制御装置610を制御可能である。   Since the master IC 570 can output data to the connected decoration control device 610, the master IC 570 can control the connected decoration control device 610.

このような構成により、1個のマスタIC570で制御できるI2CI/Oエクスパンダ615の数の制限(図14に示すように14個を上限とする)がなくなり、多彩な演出制御を可能とすることが期待できる。 With this configuration, there is no limit on the number of I 2 CI / O expanders 615 that can be controlled by one master IC 570 (up to 14 as shown in FIG. 14), and a variety of effects can be controlled. Can be expected to do.

なお、今回開示した実施の形態は、全ての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。   The embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is shown not by the above description of the invention but by the scope of claims, and is intended to include all modifications within the scope and meaning equivalent to the scope of claims.

以上のように、本発明は、演出制御装置が装飾制御装置を制御する遊技機に適用可能である。   As described above, the present invention can be applied to a gaming machine in which an effect control device controls a decoration control device.

1 遊技機
2 本体枠(外枠)
3 前面枠
4 ヒンジ
10 遊技盤
11 照明ユニット
17 演出ボタン
18 ガラス枠
34 普図始動ゲート
36 普通変動入賞装置
42 特別変動入賞装置
44 一般入賞口
45 第1始動入賞口
51 センターケース
52 窓部
53 表示装置
55 振動センサ
60 可動役物
500 遊技制御装置
550 演出制御装置
560 役物駆動SOL
561 役物駆動MOT
570 マスタIC
580 払出制御装置
600 中継基板(装飾制御装置)
610 装飾制御装置
620 装飾装置
1 gaming machine 2 body frame (outer frame)
3 Front frame 4 Hinge 10 Game board 11 Illumination unit 17 Production button 18 Glass frame 34 Regular start gate 36 Regular variation prize device 42 Special variation prize device 44 General prize opening 45 First start prize opening 51 Center case 52 Window 53 Display Device 55 Vibration sensor 60 Movable accessory 500 Game control device 550 Production control device 560 Actor drive SOL
561 Actor Drive MOT
570 Master IC
580 Dispensing control device 600 Relay board (decoration control device)
610 Decoration control device 620 Decoration device

Claims (1)

遊技に係わる演出を行う複数の演出装置を備える遊技機において、
前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設けるとともに
数の前記グループ単位制御手段を統括的に制御するグループ統括制御手段を設け
該各グループ単位制御手段と該グループ統括制御手段とを、複数の接続線を一体化して構成したハーネスによりコネクタを介して接続し、
該ハーネスは、
前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線と、
前記グループ統括制御手段から前記グループ単位制御手段へ演出制御データを伝達するデータ線と、
前記グループ単位制御手段に電源電圧を供給するための電源線と、
を含んでおり、
前記グループ統括制御手段と前記グループ単位制御手段との間で、前記ハーネスに含まれる接続線の中継を行うための中継基板が備えられ、
前記データ線にはプルアップ抵抗を介して前記電源線からの電圧が印加され、
前記グループ統括制御手段は、
前記タイミング信号線の信号レベルを変化させるトランジスタと、
前記データ線の信号レベルを変化させるトランジスタと、
前記グループ単位制御手段へのデータ送信を開始する際に、前記各トランジスタを制御して前記タイミング信号線の信号レベルをハイレベルに維持させた状態で前記データ線の信号レベルをハイレベルからロウレベルに変化させることで送信開始を指令する送信開始指令手段と、
前記送信開始の指令後に、前記各トランジスタを制御して前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら、前記タイミング信号線の信号レベルを繰り返し変化させることによって、前記グループ単位制御手段にデータを順次送信するとともに、該データ線の信号レベルの変更を、前記タイミング信号線の信号レベルがロウレベルとなっている状態で行う送信手段と、
前記グループ単位制御手段へのデータ送信を終了する際に、前記各トランジスタを制御して前記タイミング信号線の信号レベルをハイレベルに維持させた状態で前記データ線の信号レベルをロウレベルからハイレベルに変化させることで送信終了を指令する送信終了指令手段と、
を備え、
前記グループ単位制御手段は、
前記ハーネスを構成するデータ線から、当該グループ単位制御手段宛の演出制御データを取り込む取込手段と、
前記ハーネスを構成する電源線からの電源供給が開始された場合に、当該グループ単位制御手段自身の初期化を行う初期化手段と、
を備えるとともに、該演出制御データに基づいて対応するグループに属する演出装置を制御し、
前記プルアップ抵抗が、前記中継基板に配置されていることを特徴とする遊技機。
In a gaming machine equipped with a plurality of production devices for producing effects related to games,
Wherein the plurality of rendering devices is divided into a plurality of groups, it provided a group-unit control unit for controlling the effect device belonging to the divided groups for each group Rutotomoni,
It provided a group supervisory controlling means for overall control of the group-unit control unit for multiple,
The group unit control means and the group overall control means are connected via a connector by a harness formed by integrating a plurality of connection lines,
The harness is
A timing signal line for transmitting a timing signal from the group overall control means to the group unit control means ;
A data line for transmitting effect control data from the group overall control means to the group unit control means ;
A power supply line for supplying a power supply voltage to the group unit control means;
Contains
A relay board for relaying connection lines included in the harness is provided between the group overall control unit and the group unit control unit,
A voltage from the power supply line is applied to the data line via a pull-up resistor,
The group overall control means is:
A transistor for changing the signal level of the timing signal line;
A transistor for changing the signal level of the data line;
When starting the data transmission to the group unit control means, the signal level of the data line is changed from the high level to the low level in a state where the signal level of the timing signal line is maintained at the high level by controlling the transistors. Transmission start command means for commanding transmission start by changing;
After the transmission start command, by controlling each of the transistors and setting the signal level of the data line to a signal level corresponding to transmission data, by repeatedly changing the signal level of the timing signal line, the group unit Transmitting means for sequentially transmitting data to the control means , and changing the signal level of the data line while the signal level of the timing signal line is low ;
When the data transmission to the group unit control means is finished, the signal level of the data line is changed from the low level to the high level in a state where the signal level of the timing signal line is maintained at the high level by controlling the transistors. A transmission end command means for commanding the end of transmission by changing,
With
The group unit control means includes:
From the data line constituting the harness, capture means for capturing the production control data addressed to the group unit control means,
An initialization means for initializing the group unit control means itself when power supply from the power supply line constituting the harness is started;
And controlling the effect device belonging to the corresponding group based on the effect control data,
A gaming machine , wherein the pull-up resistor is disposed on the relay board .
JP2009109686A 2009-04-28 2009-04-28 Game machine Active JP5426922B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009109686A JP5426922B2 (en) 2009-04-28 2009-04-28 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009109686A JP5426922B2 (en) 2009-04-28 2009-04-28 Game machine

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010142488A Division JP4782233B2 (en) 2010-06-23 2010-06-23 Game machine
JP2012173894A Division JP5451829B2 (en) 2012-08-06 2012-08-06 Game machine

Publications (3)

Publication Number Publication Date
JP2010253188A JP2010253188A (en) 2010-11-11
JP2010253188A5 JP2010253188A5 (en) 2012-08-30
JP5426922B2 true JP5426922B2 (en) 2014-02-26

Family

ID=43314799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009109686A Active JP5426922B2 (en) 2009-04-28 2009-04-28 Game machine

Country Status (1)

Country Link
JP (1) JP5426922B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719158B2 (en) * 2010-12-07 2015-05-13 株式会社ソフイア Game machine
JP5676422B2 (en) * 2011-12-08 2015-02-25 株式会社藤商事 Game machine
JP5706305B2 (en) * 2011-12-20 2015-04-22 株式会社ソフイア Game machine
JP6037667B2 (en) * 2012-06-13 2016-12-07 株式会社平和 Game machine
JP6063704B2 (en) * 2012-10-15 2017-01-18 株式会社平和 Game machine
JP6129883B2 (en) * 2015-01-22 2017-05-17 株式会社藤商事 Game machine
JP6055977B2 (en) * 2015-02-26 2017-01-11 株式会社ソフイア Game machine
JP6205452B2 (en) * 2016-04-14 2017-09-27 株式会社平和 Game machine

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02170638A (en) * 1988-12-22 1990-07-02 Sony Corp Ic circuit network connected by bus line
JP2001038021A (en) * 1999-07-27 2001-02-13 Taiyo Elec Co Ltd Control system for game machine and game machine using the same

Also Published As

Publication number Publication date
JP2010253188A (en) 2010-11-11

Similar Documents

Publication Publication Date Title
JP5426921B2 (en) Game machine
JP5572821B2 (en) Game machine
JP5286489B2 (en) Game machine
JP5426922B2 (en) Game machine
JP5390962B2 (en) Game machine
JP5651858B2 (en) Game machine
JP5426944B2 (en) Game machine
JP5286491B2 (en) Game machine
JP5286490B2 (en) Game machine
JP5906232B2 (en) Game machine
JP4782234B2 (en) Game machine
JP5421672B2 (en) Game machine
JP5451829B2 (en) Game machine
JP5451828B2 (en) Game machine
JP4782233B2 (en) Game machine
JP4790854B2 (en) Game machine
JP5568731B2 (en) Game machine
JP5451830B2 (en) Game machine
JP5706947B2 (en) Game machine
JP6040412B2 (en) Game machine
JP5799379B2 (en) Game machine
JP6286719B2 (en) Game machine
JP5799378B2 (en) Game machine
JP5799380B2 (en) Game machine
JP2015180467A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250