JP5286490B2 - Game machine - Google Patents
Game machine Download PDFInfo
- Publication number
- JP5286490B2 JP5286490B2 JP2009221401A JP2009221401A JP5286490B2 JP 5286490 B2 JP5286490 B2 JP 5286490B2 JP 2009221401 A JP2009221401 A JP 2009221401A JP 2009221401 A JP2009221401 A JP 2009221401A JP 5286490 B2 JP5286490 B2 JP 5286490B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- control device
- master
- connection line
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
グループに分割された演出装置を制御する複数のグループ単位制御手段と、複数のグループ単位制御手段を制御するグループ統括制御手段とを備える遊技機に関し、特に、グループ単位制御手段の初期化方法に関する。 The present invention relates to a gaming machine including a plurality of group unit control means for controlling the effect devices divided into groups and a group overall control means for controlling the plurality of group unit control means, and more particularly to an initialization method for the group unit control means.
サブ中継基板と電飾基板との間の配線を簡素化することができる遊技機として、トップ電飾領域の中央部に配置されたトップＬＥＤ中央基板をサブ中継基板とシリアル接続し、トップ電飾領域の右側部に配置されたトップＬＥＤ右基板及びトップ電飾領域の左側部に配置されたトップＬＥＤ左基板をトップＬＥＤ中央基板から分離して配線により接続した構成の遊技機が知られている。これにより、サブ中継基板からトップ電飾領域への配線数を減らして配線を簡素化することができる（例えば、特許文献１参照）。 As a gaming machine that can simplify the wiring between the sub-relay board and the illumination board, the top LED central board arranged in the center of the top illumination area is serially connected to the sub-relay board, and the top illumination A gaming machine having a configuration in which a top LED right substrate disposed on the right side of the region and a top LED left substrate disposed on the left side of the top illumination region are separated from the top LED central substrate and connected by wiring. . Thereby, the number of wirings from the sub relay board to the top illumination area can be reduced to simplify the wiring (for example, see Patent Document 1).
また、信号線の数を削減することができると共に不正行為の発見を容易に行うことができる遊技機として、主基板と副基板との間での信号送信をＩ2Ｃバス方式により行い、主基板及び副基板にそれぞれ双方向バスバッファを設けたものがある。この双方向バスバッファは、Ｉ2Ｃバスを構成する二つの双方向シリアルライン（ＳＤＡ、ＳＣＬ）をそれぞれ二つの片方向シリアルラインに分岐させるためのものであり、主基板に設けられた双方向バスバッファと副基板に設けられた双方向バスバッファとの間を、それらによって分岐された片方向シリアルラインの信号伝送方向が互いに一致するようにして、四つのシリアル線で接続した構成としている（例えば、特許文献２参照）。 In addition, as a gaming machine that can reduce the number of signal lines and easily detect fraudulent activities, signal transmission between the main board and the sub board is performed by the I 2 C bus method. Some boards and sub-boards are each provided with a bidirectional bus buffer. This bidirectional bus buffer is for bifurcating the two bidirectional serial lines (SDA, SCL) constituting the I 2 C bus into two unidirectional serial lines, respectively. The bus buffer and the bidirectional bus buffer provided on the sub-board are connected by four serial lines so that the signal transmission directions of the one-way serial lines branched by them match each other ( For example, see Patent Document 2).
従来の遊技機では、高速なデータ送受信を行なうことができなかった。 Conventional gaming machines could not perform high-speed data transmission / reception .
本発明は、グループ統括制御手段とグループ単位制御手段との間で高速なデータ送受信が行える遊技機を提供することを目的とする。 An object of the present invention is to provide a gaming machine capable of performing high-speed data transmission / reception between a group overall control unit and a group unit control unit .
本発明は、遊技を統括的に制御する遊技制御手段と、該遊技制御手段からの指令に対応して、遊技の演出を行う複数の演出装置を制御する演出制御手段と、を備える遊技機において、前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、前記各グループ単位制御手段には、複数のグループ単位制御手段の間で共通となる共通アドレスと、各グループ単位制御手段同士で相違する個別アドレスと、が予め割り当てられ、前記演出制御手段を、複数の前記グループ単位制御手段を統括的に制御するグループ統括制御手段として構成し、前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線、及び前記グループ統括制御手段と前記グループ単位制御手段との間でデータを通信するデータ線によって、前記グループ統括制御手段と前記グループ単位制御手段とが接続されて、前記グループ統括制御手段と前記各グループ単位制御手段との間で相互にデータ通信を可能とし、前記グループ統括制御手段は、前記演出装置の制御に係わる演算処理を行う演算処理手段と、前記演算処理手段からの指令に基づいて、前記データ線及びタイミング信号線の各信号レベルを制御する信号レベル制御手段と、を備え、前記信号レベル制御手段は、前記演算処理手段からの送信指令に基づいて、前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら、前記タイミング信号線の信号レベルを繰り返し変化させることによって、前記グループ単位制御手段にデータを順次送信する送信手段と、前記送信手段による所定の単位ビット数のデータ送信が終了する毎に、前記グループ単位制御手段からの返答信号によってデータ送信の成否を判定する判定手段と、前記判定手段による判定処理に対応して前記演算処理手段に割込信号を出力する割込信号出力手段と、を備え、前記割込信号出力手段は、前記送信手段が前記所定の単位ビット数よりも長大なビット長のデータを送信する場合において、前記判定手段により送信が成功したと判定された時期が該長大なビット長のデータの全てを送信する途中であれば、前記演算処理手段に割込信号を出力せず、該判定の時期が該長大なビット長のデータの全てを送信した後であれば前記演算処理手段に割込信号を出力する第１割込信号出力手段と、前記判定手段によって前記データ送信が成功したと判定された場合に、該判定の時期に拘らず、その都度、前記演算処理手段に割込信号を出力する第２割込信号出力手段と、を有し、前記グループ統括制御手段は、前記グループ単位制御手段に対して、初期化を指示する初期化指示データを前記送信手段によって送信させるグループ初期化手段と、前記グループ単位制御手段に対して、前記演出装置の出力態様を特定する演出制御データを前記送信手段によって送信させる演出制御指示手段と、を備え、前記グループ初期化手段は、前記送信手段によって前記初期化指示データを送信させる場合に、当該初期化指示データに前記共通アドレスを含ませることで送信先のグループ単位制御手段を複数選択し、前記演出制御指示手段は、前記送信手段によって前記演出制御データを送信させる場合に、当該演出制御データに前記個別アドレスを含ませることによって送信先のグループ単位制御手段を特定し、前記送信手段が前記初期化指示データを送信する場合には前記第２割込信号出力手段を選択し、前記送信手段が前記演出制御データを送信する場合には前記第１割込信号出力手段を選択し、前記グループ単位制御手段は、前記送信手段によって送信されたデータに含まれるアドレスの内容を判別するアドレス判別手段を備え、前記アドレス判別手段によって、前記アドレスが自宛の個別アドレスであると判別した場合には、前記送信されたデータを演出制御データとして取り込み、当該演出制御データに基づいて前記演出装置の出力態様を制御し、前記アドレス判別手段によって、前記アドレスが共通アドレスであると判別した場合には、前記送信されたデータを初期化指示データとして取り込み、当該初期化指示データに基づいて、自身を初期化する。 The present invention relates to a gaming machine comprising game control means for comprehensively controlling a game, and effect control means for controlling a plurality of effect devices for effecting a game in response to a command from the game control means. , The plurality of effect devices are divided into a plurality of groups, and group unit control means for controlling the effect devices belonging to the divided groups is provided for each group, and each group unit control means includes a plurality of groups A common address that is common among the unit control means and individual addresses that are different among the group unit control means are assigned in advance, and the effect control means is controlled in a centralized manner by the plurality of group unit control means. A timing signal line configured as a group overall control unit, for transmitting a timing signal from the group overall control unit to the group unit control unit; The group overall control means and the group unit control means are connected by a data line for communicating data between the group overall control means and the group unit control means, and the group overall control means and each group unit control. Data communication with each other, and the group overall control means is configured to perform arithmetic processing related to control of the rendering device, and based on a command from the arithmetic processing means, the data line And a signal level control means for controlling each signal level of the timing signal line, the signal level control means corresponding to the transmission data the signal level of the data line based on a transmission command from the arithmetic processing means. By repeatedly changing the signal level of the timing signal line while setting the signal level to be A transmission unit that sequentially transmits data to the group unit control unit, and a determination that determines whether the data transmission is successful or not by a response signal from the group unit control unit each time the transmission unit finishes transmitting data of a predetermined number of unit bits. And an interrupt signal output means for outputting an interrupt signal to the arithmetic processing means corresponding to the determination processing by the determination means, wherein the interrupt means output means is configured such that the transmission means is the predetermined unit. In the case of transmitting data having a bit length longer than the number of bits, if the time when the determination unit determines that the transmission is successful is during the transmission of all the data having the long bit length, the arithmetic processing No interrupt signal is output to the means, and the first interrupt signal output for outputting the interrupt signal to the arithmetic processing means if the time of the determination is after all the data having the long bit length has been transmitted And a second interrupt signal output means for outputting an interrupt signal to the arithmetic processing means each time regardless of the timing of the determination when the determination means determines that the data transmission is successful. The group overall control means has a group initialization means for causing the group unit control means to transmit initialization instruction data for instructing initialization to the group unit control means, and to the group unit control means. And an effect control instruction means for transmitting effect control data for specifying an output mode of the effect device by the transmitting means, and the group initializing means causes the transmitting means to transmit the initialization instruction data. In addition, a plurality of destination group unit control means are selected by including the common address in the initialization instruction data, and the production control instruction means When the effect control data is transmitted by the transmission means, the group control means of the transmission destination is specified by including the individual address in the effect control data, and the transmission means transmits the initialization instruction data In the case, the second interrupt signal output means is selected, and when the transmission means transmits the effect control data, the first interrupt signal output means is selected, and the group unit control means An address discriminating unit for discriminating the content of the address included in the data transmitted by the unit, and when the address discriminating unit discriminates that the address is an individual address addressed to itself, the transmitted data is Capture as the effect control data, control the output mode of the effect device based on the effect control data, the address discrimination means Therefore, when the address is determined to be a common address takes the transmitted data as initialization instruction data, on the basis of the initialization instruction data, to initialize itself.
本発明によれば、グループ統括制御手段とグループ単位制御手段との間で高速なデータ送受信を行なうことができる。 According to the present invention, high-speed data transmission / reception can be performed between the group overall control unit and the group unit control unit .
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３２を参照して説明する。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS.
図１は、本発明の第１実施形態の遊技機１の説明図である。
FIG. 1 is an explanatory diagram of the
遊技機１の前面枠（遊技枠）３は本体枠（外枠）２にヒンジ４を介して、遊技機１の前面に開閉回動可能に組み付けられる。前面枠３の表側には、遊技盤１０（図２参照）が収装される。また、前面枠３には、遊技盤１０の前面を覆うカバーガラス（透明部材）を備えたガラス枠１８が取り付けられている。
A front frame (game frame) 3 of the
ガラス枠１８のカバーガラスの周囲には、装飾光が発光される装飾部材９が備えられている。この装飾部材９の内部にはランプやＬＥＤ等からなる装飾装置６２０（図３参照）が備えられている。この装飾装置６２０を所定の発光態様によって発光することによって、装飾部材９が所定の発光態様によって発光する。
A
ガラス枠１８の左右には、音響（例えば、効果音）を発するスピーカ３０が備えられている。また、ガラス枠１８の上方には照明ユニット１１が備えられている。照明ユニット１１の内部には、前述した装飾装置６２０が備えられている。
照明ユニット１１の右側には、遊技機１において異常が発生したことを報知するための異常報知ＬＥＤ２９が備えられている。
On the right side of the
前面枠３の下部の開閉パネル２０には図示しない打球発射装置に遊技球を供給する上皿２１が、固定パネル２２には灰皿１５、下皿２３及び打球発射装置の操作部２４等が備えられる。下皿２３には、下皿２３に貯まった遊技球を排出するための下皿球抜き機構１６が備えられる。前面枠３下部右側には、ガラス枠１８を施錠するための鍵２５が備えられている。
The open /
また、遊技者が操作部２４を回動操作することによって、打球発射装置は、上皿２１から供給される遊技球を発射する。
Further, when the player turns the
また、上皿２１の上縁部には、遊技者からの操作入力を受け付けるための演出ボタン１７が備えられている。
In addition, the upper edge portion of the
遊技者が演出ボタン１７を操作することによって、遊技盤１０に設けられた表示装置５３（図２参照）における特図変動表示ゲームの演出内容を選択して、表示装置５３における特図変動表示ゲームに、遊技者の操作を介入させた演出を行うことができる。
When the player operates the
なお、特図変動表示ゲームは、発射された遊技球が遊技盤１０に備わる第１始動入賞口４５（図２参照）又は普通変動入賞装置３６（図２参照）の第２始動入賞口に入賞した場合に開始される。特図変動表示ゲームでは、表示装置５３において複数の識別情報が変動表示する。そして、変動表示していた識別情報が停止し、停止した識別情報の結果態様が特定の結果態様である場合に、遊技機１の状態が遊技者に有利な状態（特典が付与される状態）である特別遊技状態に遷移する。
In addition, in the special figure variation display game, the launched game ball is awarded to the first start winning opening 45 (see FIG. 2) provided in the
上皿２１の右上部には、遊技者が遊技球を借りる場合に操作する球貸ボタン２６、及び、図示しないカードユニットからプリペイドカードを排出させるために操作される排出ボタン２７が設けられている。これらのボタン２６、２７の間には、プリペイドカードの残高を表示する残高表示部２８が設けられる。
In the upper right portion of the
図２は、本発明の第１実施形態の遊技盤１０の正面図である。
FIG. 2 is a front view of the
図１に示す遊技機１は、内部の遊技領域１０ａ内に遊技球を発射して（弾球して）遊技を行うもので、ガラス枠１８のカバーガラスの奥側には、遊技領域１０ａを構成する遊技盤１０が設置されている。
The
遊技盤１０は、各種部材の取付ベースとなる平板状の遊技盤本体１０ｂ（木製又は合成樹脂製）を備え、該遊技盤本体１０ｂの前面にガイドレール３２で囲まれた遊技領域１０ａを有している。また、遊技盤本体１０ｂの前面であってガイドレール３２の外側には、前面構成部材３３、３３、…が取り付けられている。そして、このガイドレール３２で囲まれた遊技領域１０ａ内に発射装置から遊技球（打球；遊技媒体）を発射して遊技を行うようになっている。
The
遊技領域１０ａの略中央には、特図変動表示ゲームの表示領域となる窓部５２を形成するセンターケース５１が取り付けられている。このセンターケース５１に形成された窓部５２の後方には、複数の識別情報を変動表示する特図変動表示ゲームの演出を実行可能な演出表示装置としての表示装置５３が配されるようになっている。この表示装置５３は、例えば、液晶ディスプレイを備え、表示内容が変化可能な表示部５３ａがセンターケース５１の窓部５２を介して遊技盤１０の前面側から視認可能となるように配されている。なお、表示装置５３は、液晶ディスプレイを備えるものに限らず、ＥＬ、ＣＲＴ等のディスプレイを備えるものであってもよい。
A
センターケース５１の窓部５２の上端付近には、遊技状態に基づいて動作可能な可動役物６０が取り付けられる。
Near the upper end of the
また、遊技盤１０には、普図始動ゲート３４と、普図変動表示ゲームの未処理回数を表示する普図記憶表示器４７、普図変動表示ゲームを表示する普図表示器３５が設けられている。また、遊技領域１０ａ内には、第１の始動入賞領域をなす第１始動入賞口４５と、第２の始動入賞領域をなす第２始動入賞口を有する普通変動入賞装置３６と、が設けられている。そして、遊技球が第１始動入賞口４５に入賞した場合は、補助遊技として第１特図変動表示ゲームが実行され、遊技球が普通変動入賞装置３６に入賞した場合は、補助遊技として第２特図変動表示ゲームが実行されるようになっている。
In addition, the
また、遊技盤１０には、第１特図変動表示ゲームを表示する第１特図表示器３８と、第２特図変動表示ゲームを表示する第２特図表示器３９と、が設けられている。また、第１特図変動表示ゲームの未処理回数（第１特図始動記憶）を表示する第１特図記憶表示器４８と、第２特図変動表示ゲームの未処理回数（第２特図始動記憶）を表示する第２特図記憶表示器４９が設けられている。なお、普図記憶表示器４７、普図表示器３５、第１特図表示器３８、第２特図表示器３９、第１特図記憶表示器４８、第２特図記憶表示器４９は、遊技状態を表す遊技状態表示ＬＥＤ（図示略）と併せて、セグメントＬＥＤとして一体に設けられている。
Further, the
さらに遊技領域１０ａには、上端側が手前側に倒れる方向に回動して開放可能になっているアタッカ形式の開閉扉４２ａを有し、第１特図変動表示ゲーム、第２特図変動表示ゲームの結果如何によって大入賞口を閉じた状態（遊技者にとって不利な状態）から開放状態（遊技者にとって有利な状態）に変換する特別変動入賞装置４２、入賞口などに入賞しなかった遊技球を回収するアウト穴４３が設けられている。この他、遊技領域１０ａには、一般入賞口４４、４４、…、打球方向変換部材としての風車４６、多数の障害釘（図示略）などが配設されている。
Furthermore, the
普図始動ゲート３４内には、該普図始動ゲート３４を通過した遊技球を検出するためのゲートＳＷ３４ａ（図３参照）が設けられている。そして、遊技領域１０ａ内に打ち込まれた遊技球が普図始動ゲート３４内を通過すると、普図変動表示ゲームが行われる。
A
また、普図変動表示ゲームを開始できない状態中に、普図始動ゲート３４を遊技球が通過すると、普図始動記憶数が上限数未満であるならば、普図始動記憶数が１加算されて、当該普図変動表示ゲームが当りとなるか否かを示す乱数が普図始動記憶として一つ記憶される。
In addition, when the game ball passes through the general chart start
普図変動表示ゲームが開始できない状態とは、例えば、普図変動表示ゲームが既に行われ、その普図変動表示ゲームが終了していない状態や、普図変動表示ゲームが当って普通変動入賞装置３６が開状態に変換されている状態のことをいう。 The state in which the normal map variable display game cannot be started is, for example, a state in which the normal map variable display game has already been executed and the normal map variable display game has not ended, or the normal variable display game has been hit and the normal variable prize winning device This is a state where 36 is converted to an open state.
なお、普図変動表示ゲームの始動記憶数は、ＬＥＤを備える普図記憶表示器４７にて表示される。
In addition, the starting memory | storage number of a common figure change display game is displayed on the common figure memory |
普図変動表示ゲームは、遊技盤１０に設けられた普図表示器３５で実行されるようになっている。なお、表示装置５３の表示領域の一部で普図変動表示ゲームを表示するようにしてもよく、この場合は識別図柄として、例えば、数字、記号、キャラクタ図柄などを用い、この識別図柄を所定時間変動表示させた後、停止表示させることにより行うようにする。
The normal map display game is executed by a
この普図変動表示ゲームの停止表示が特別の結果態様となれば、普図変動表示ゲームが当りとなって、普通変動入賞装置３６の開閉部材３６ａ、３６ａが所定時間（例えば、０.５秒間）開放される。これにより、普通変動入賞装置３６に遊技球が入賞しやすくなり、第２特図変動表示ゲームの始動が容易となる。
If the stop display of the normal fluctuation display game becomes a special result mode, the normal fluctuation display game is won and the opening /
普通変動入賞装置３６は左右一対の開閉部材３６ａ、３６ａを具備し、第１始動入賞口４５の下部に配設される。この開閉部材３６ａ、３６ａは、常時は遊技球の直径程度の間隔をおいて閉じた状態（遊技者にとって不利な状態）を保持しているが、普図変動表示ゲームの結果が所定の停止表示態様となった場合（普図変動表示ゲームが当りとなった場合）には、駆動装置としてのソレノイド（普電ＳＯＬ３６ｂ、図３参照）によって、逆「ハ」の字状に開いて普通変動入賞装置３６に遊技球が流入し易い状態（遊技者にとって有利な状態）に変化させられるようになっている。
The normal
また、本実施形態の遊技機１は、特図変動表示ゲームの結果態様に基づき、遊技状態として、表示装置５３における特図変動表示ゲームの変動表示時間を短縮する時短動作状態（第２動作状態）を発生可能となっている。この時短動作状態（第２動作状態）は、普通変動入賞装置３６の動作状態が、通常動作状態（第１動作状態）に比べて開放状態となりやすい状態である。
In addition, the
この時短動作状態においては、上述の普図変動表示ゲームの実行時間が、通常動作状態における長い実行時間よりも短くなるように制御され（例えば、１０秒が１秒）、これにより、単位時間当りの普通変動入賞装置３６の開放回数が実質的に多くなるように制御される。また、時短動作状態においては、普図変動表示ゲームが当り結果となって普通変動入賞装置３６が開放される場合に、開放時間が通常動作状態の短い開放時間より長くされるように制御される（例えば、０．３秒が１．８秒）。また、時短動作状態においては、普図変動表示ゲームの１回の当り結果に対して、普通変動入賞装置３６が１回ではなく、複数回（例えば、２回）開放される。さらに、時短動作状態においては普図変動表示ゲームの当り結果となる確率が通常動作状態より高くなるように制御される。すなわち、通常動作状態よりも普通変動入賞装置３６の開放回数が増加され、普通変動入賞装置３６に遊技球が入賞しやすくなり、第２特図変動表示ゲームの始動が容易となる。
At this time, in the short operation state, the execution time of the above-mentioned general-purpose variable display game is controlled to be shorter than the long execution time in the normal operation state (for example, 10 seconds is 1 second). The number of times of opening of the normal
第１始動入賞口４５の内部には第１始動口ＳＷ４５ａ（図３参照）が備えられ、この第１始動口ＳＷ４５ａによって遊技球を検出することに基づき、補助遊技としての第１特図変動表示ゲームを開始する始動権利が発生するようになっている。また、普通変動入賞装置３６の内部には第２始動口ＳＷ３６ｄ（図３参照）が備えられ、この第２始動口ＳＷ３６ｄによって遊技球を検出することに基づき、補助遊技としての第２特図変動表示ゲームを開始する始動権利が発生するようになっている。
A first start opening SW45a (see FIG. 3) is provided in the first
この第１特図変動表示ゲームを開始する始動権利は、所定の上限数（例えば４）の範囲内で第１始動記憶（特図１始動記憶）として記憶される。そして、この第１始動記憶数は、第１特図記憶表示器４８に表示される。また、第２特図変動表示ゲームを開始する始動権利は、所定の上限数（例えば４）の範囲内で第２始動記憶（特図２始動記憶）として記憶される。そして、この第２始動記憶数は、第２特図記憶表示器４９にて表示される。
The right to start the first special figure variation display game is stored as a first start memory (special figure 1 start memory) within a predetermined upper limit number (for example, 4). The first start memory number is displayed on the first special
そして、第１特図変動表示ゲームが開始可能な状態（第１始動記憶数及び第２始動記憶数が０の状態）で、第１始動入賞口４５に遊技球が入賞すると、始動権利の発生に伴って抽出された乱数が第１始動記憶として記憶されて、第１始動記憶数が１加算されるととともに、直ちに第１始動記憶に基づいて、第１特図変動表示ゲームが開始され、この際に第１始動記憶数が１減算される。
When the first special figure variation display game can be started (the first start memory number and the second start memory number are 0) and the game ball wins the first
また、第２特図変動表示ゲームは第１特図変動表示ゲームよりも優先して実行されるため、第１始動記憶数が０でなくても、第２始動記憶数が０であれば、第２始動入賞口をなす普通変動入賞装置３６に遊技球が入賞すると、始動権利の発生に伴って抽出された乱数が第２始動記憶として記憶されて、第２始動記憶数が１加算されるととともに、実行中の第１特図変動表示ゲームが終了後直ちに第２始動記憶に基づいて、第２特図変動表示ゲームが開始され、この際に第２始動記憶数が１減算される。
In addition, since the second special figure fluctuation display game is executed in preference to the first special figure fluctuation display game, even if the first start memory number is not zero, if the second start memory number is zero, When the game ball wins the normal
一方、第１特図変動表示ゲーム又は第２特図変動表示ゲームが直ちに開始できない状態、例えば、既に第１特図変動表示ゲーム又は第２特図変動表示ゲームが行われ、その特図変動表示ゲームが終了していない状態や、特別遊技状態となっている場合に、第１始動入賞口４５に遊技球が入賞すると、第１始動記憶数が上限数未満（例えば、４個未満）ならば、第１始動記憶数が１加算されて、第１始動入賞口４５に遊技球が入賞したタイミングで抽出された乱数が第１始動記憶として一つ記憶される。
On the other hand, a state in which the first special figure fluctuation display game or the second special figure fluctuation display game cannot be started immediately, for example, the first special figure fluctuation display game or the second special figure fluctuation display game has already been performed, and the special figure fluctuation display. If a game ball is won in the first
同様に、この場合に第２始動入賞口をなす普通変動入賞装置３６に遊技球が入賞すると、第２始動記憶数が上限数未満（例えば、４個未満）ならば、第２始動記憶数が１加算されて、第２始動入賞口に遊技球が入賞したタイミングで抽出された乱数が第２始動記憶として一つ記憶される。
Similarly, in this case, when a game ball wins the normal
そして、第１特図変動表示ゲーム又は第２特図変動表示ゲームが開始可能な状態となると、第１始動記憶又は第２始動記憶に基づき第１特図変動表示ゲーム又は第２特図変動表示ゲームが開始される。このとき、第１特図変動表示ゲームと第２特図変動表示ゲームは同時に実行されることはなく、第２特図変動表示ゲームが第１特図変動表示ゲームよりも優先して実行されるようになっている。 When the first special figure fluctuation display game or the second special figure fluctuation display game is ready to start, the first special figure fluctuation display game or the second special figure fluctuation display is based on the first start memory or the second start memory. The game starts. At this time, the first special figure fluctuation display game and the second special figure fluctuation display game are not executed simultaneously, and the second special figure fluctuation display game is executed with priority over the first special figure fluctuation display game. It is like that.
すなわち、第１始動記憶と第２始動記憶がある場合には、第２特図変動表示ゲームが実行される。 That is, when there is a first start memory and a second start memory, the second special figure variation display game is executed.
補助遊技としての第１特図変動表示ゲーム、第２特図変動表示ゲームは、遊技盤１０に設けられた第１特図表示器３８、第２特図表示器３９で実行されるようになっており、複数の識別情報を変動表示したのち、所定の結果態様を停止表示することで行われる。また、表示装置５３にて各特図変動表示ゲームに対応して複数種類の識別情報（例えば、数字、記号、キャラクタ図柄など）を変動表示させる特図変動表示ゲームが実行される。そして、この特図変動表示ゲームの結果として、第１特図表示器３８又は第２特図表示器３９の表示態様が特別結果態様となった場合には、大当たりとなって特別遊技状態（いわゆる、大当たり状態）となる。また、これに対応して表示装置５３の表示態様も特別結果態様（例えば、「７，７，７」等のゾロ目数字の何れか）となる。なお、遊技機に第１特図表示器３８、第２特図表示器３９を備えずに、表示装置５３のみで特図変動表示ゲームを実行するようにしてもよい。
The first special figure change display game and the second special figure change display game as the auxiliary game are executed by the first
また、本実施形態の遊技機１は、特図変動表示ゲームの結果態様に基づき、遊技状態として確変状態（第２確率状態）を発生可能となっている。この確変状態（第２確率状態）は、特図変動表示ゲームでの当り結果となる確率が、通常確率状態（第１確率状態）に比べて高い状態である。なお、第１特図変動表示ゲームと第２特図変動表示ゲームのどちらの特図変動表示ゲームの結果態様に基づき確変状態となっても、第１特図変動表示ゲーム及び第２特図変動表示ゲームの両方が確変状態となる。また、確変状態と上述した時短動作状態はそれぞれ独立して発生可能であり、両方を同時に発生することも可能であるし、一方のみを発生させることも可能である。
In addition, the
図３は、本発明の第１実施形態の遊技機１の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of the
遊技機１は、遊技を統括的に制御する遊技制御装置５００、各種演出を行うために表示装置５３及びスピーカ３０等を制御する演出制御装置５５０、遊技球を払い出すために図示しない払出モータを制御する払出制御装置５８０を備える。
The
まず、遊技制御装置５００について説明する。図４では、演出制御装置５５０について説明する。
First, the
遊技制御装置５００は、遊技用マイコン５０１、入力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５０５、出力Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ）５０６、及び外部通信端子５０７を備える。
The
遊技用マイコン５０１は、ＣＰＵ５０２、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）５０３及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）５０４を備える。
The
ＣＰＵ５０２は、遊技を統括的に制御する主制御装置であって、遊技制御を司る。ＲＯＭ５０３は、遊技制御のための不変の情報（プログラム、データ等）を記憶している。ＲＡＭ５０４は、遊技制御時にワークエリアとして利用される。
The CPU 502 is a main control device that controls the game in an integrated manner, and controls the game. The
外部通信端子５０７は、遊技制御装置５００の設定情報等を検査する検査装置等の外部機器に遊技制御装置５００を接続する。
The
ＣＰＵ５０２は、入力Ｉ／Ｆ５０５を介して各種入力装置（第１始動口ＳＷ４５ａ、第２始動口ＳＷ３６ｄ、一般入賞口ＳＷ４４ａ、ゲートＳＷ３４ａ、カウントＳＷ４２ｄ、ガラス枠開放ＳＷ１８ａ、前面枠開放ＳＷ３ａ、球切れＳＷ５４、振動センサ５５、及び磁気センサ５６）からの検出信号を受けて、大当り抽選等、種々の処理を行う。
The CPU 502 receives various input devices (first start port SW45a, second start port SW36d, general winning port SW44a, gate SW34a, count SW42d, glass frame opening SW18a, front frame opening SW3a, ball out SW54 via the input I /
第１始動口ＳＷ４５ａは、第１始動入賞口４５に遊技球が入賞したことを検出するスイッチである。第２始動口ＳＷ３６ｄは、普通変動入賞装置３６の第２始動入賞口に遊技球が入賞したことを検出するスイッチである。
The first
一般入賞口ＳＷａ４４ａ〜４４ｎは、一般入賞口４４に遊技球が入賞したことを検出するスイッチである。ゲートＳＷ３４ａは、普図始動ゲート３４を遊技球が通過したことを検出するスイッチである。
The general winning openings SWa 44 a to 44 n are switches that detect that a game ball has won the general winning
カウントＳＷ４２ｄは、特別変動入賞装置４２の大入賞口に遊技球が入賞したことを検出するスイッチである。
The
ガラス枠開放ＳＷ１８ａは、ガラス枠１８が開放されたことを検出するスイッチである。前面枠開放ＳＷ３ａは、前面枠３が開放されたことを検出するスイッチである。
The glass
球切れＳＷ５４は、遊技機１の内部に貯留され、払い出しに用いられる遊技球の数が所定数以下になったことを検出するスイッチである。
The ball cut
振動センサ５５は、遊技機１に与えられた振動を検出するセンサであり、遊技機１に振動を与えて、不当に遊技球を獲得する不正を検出する。磁気センサ５６は、第１始動入賞口４５、普通変動入賞装置３６の第２始動入賞口、一般入賞口４４、特別変動入賞装置４２の大入賞口、及び普図始動ゲート３４付近に設けられ、磁力を検出するセンサである。磁気センサ９３は、各入賞口付近に磁石を近づけて、遊技領域１０ａに発射された遊技球を各入賞口に導く不正を検出する。
The
また、ＣＰＵ５０２は、出力Ｉ／Ｆ５０６を介して、第１特図表示器３８、第１特図記憶表示器４８、第２特図表示器３９、第２特図記憶表示器４９、普図表示器３５、普電ＳＯＬ３６ｂ、大入賞口ＳＯＬ４２ｂ、払出制御装置５８０、及び演出制御装置５５０に指令信号を送信して、遊技を統括的に制御する。
In addition, the CPU 502 receives the first
第１特図表示器３８には、第１始動入賞口４５に遊技球が入賞した場合に補助遊技として実行される第１特図変動表示ゲームが表示される。第１特図記憶表示器４８には、所定の上限数の範囲内で記憶される第１特図変動表示ゲームを開始する始動権利である第１始動記憶数が表示される。
The first
第２特図表示器３９には、普通変動入賞装置３６の大入賞口に遊技球が入賞した場合に補助遊技として実行される第２特図変動表示ゲームが表示される。第２特図記憶表示器４９には、所定の上限数の範囲内で記憶される第２特図変動表示ゲームを開始する始動権利である第２始動記憶数が表示される。
The second
普図表示器３５には、遊技球が普図始動ゲート３４を通過した場合に行われる普図変動表示ゲームが表示される。
The
普電ＳＯＬ３６ｂは、普図表示器３５で実行される普図変動表示ゲームの停止表示が特別の結果態様となった場合に、開閉部材３６ａ、３６ａを開放し、普通変動入賞装置３６の第２始動入賞口を遊技球が入賞しやすい状態にする。
The general
大入賞口ＳＯＬ４２ｂは、第１特図変動表示ゲーム又は第２特図変動表示ゲームの結果が特別の結果態様となり、特別遊技状態となった場合に、特別変動入賞装置４２の開閉扉４２ａを開放して、大入賞口を遊技球が入賞しやすい状態に変換する。
The special winning opening SOL42b opens the open /
また、遊技制御装置５００は、遊技機データを、外部情報端子５０８を介して、図示しない情報収集端末装置を介して、図示しない遊技場管理装置に出力する。遊技場管理装置は、遊技場に設置された遊技機１の遊技データを収集管理する計算機である。
In addition, the
また、払出制御装置５８０は、遊技球が一般入賞口４４又は大入賞口に入賞した場合に、入賞した入賞口に対応する数の遊技球の払い出し、又は球貸ボタン２６が操作された場合に、所定数の遊技球の払い出しを行う払出指令を遊技制御装置５００から受信した場合に、受信した払出指令に基づいて、図示しない払出モータを制御する。なお、払出指令には、払い出す遊技球の数が含まれる。
In addition, the
遊技制御装置５００は、変動開始コマンド、客待ちデモコマンド、ファンファーレコマンド、確率情報コマンド、及びエラー指定コマンド等を、遊技の状況を示す遊技データとして、出力Ｉ／Ｆ５０６を介して、演出制御装置５５０へ送信する。
The
図４は、本発明の第１の実施形態の演出制御装置５５０の構成を示すブロック図である。
FIG. 4 is a block diagram showing a configuration of the
演出制御装置５５０は、遊技制御装置５００から入力される遊技データ（表示制御指令）に基づいて、演出内容を決定して、表示装置５３、及びスピーカ３０を制御するとともに、装飾制御装置６１０を介して装飾装置６２０、役物駆動ＳＯＬ５６０（ソレノイド）、及び役物駆動ＭＯＴ（モータ）５６１を制御する。詳細は後述するが、これら装飾装置６２０、役物駆動ＳＯＬ５６０、及び役物駆動ＭＯＴ５６１（総称して演出装置という）によって、遊技の演出が行われる。また、演出制御装置５５０は、演出ボタン１７から当該演出ボタン１７が操作されたことを示す信号が入力される。
The
演出制御装置５５０は、ＣＰＵ５５１、制御ＲＯＭ５５２、ＲＡＭ５５３、画像ＲＯＭ５５４、音ＲＯＭ５５５、ＶＤＰ５５６、音ＬＳＩ５５７、入出力Ｉ／Ｆ５５８、電源投入検出回路５５９、マスタＩＣ５７０、及びＮＯＲゲート回路５９０を備える。
The
ＣＰＵ５５１は、遊技制御装置５００に接続され、遊技制御装置５００から指令信号が割込信号（ＩＮＴ）として入力され、入力された指令信号に基づいて、各種演出を制御する主制御装置である。また、ＣＰＵ５５１には、マスタＩＣ５７０の後述するコントローラから割込信号が入力されるとともに、ＶＤＰ５５６から割込信号が入力される。
The
なお、ＣＰＵ５５１に割込信号が入力されると、ＣＰＵ５５１は、現在実行中の処理を中断して、入力された割込信号に対応する処理を実行する。
When an interrupt signal is input to the
制御ＲＯＭ５５２には、演出制御のための不変の情報（プログラム、データ等）が格納されている。ＲＡＭ５５３は、演出制御時にワークエリアとして利用される。
The
画像ＲＯＭ５５４には、表示装置５３に表示される画像データが格納され、画像ＲＯＭ５５４はＶＤＰ５５６に接続されている。音ＲＯＭ５５５には、スピーカ３０から出力される音データが格納され、音ＲＯＭ５５５は音ＬＳＩ５５７に接続されている。
The image ROM 554 stores image data to be displayed on the
ＶＤＰ５５６は、表示装置５３への画像出力を制御するプロセッサである。音ＬＳＩ５５７は、スピーカ３０からの音声出力を制御する回路である。
The
なお、ＶＤＰ５５６は、表示装置５３に表示される画像を更新する周期（３３ｍｓ周期）と同期する同期信号を発生させる同期信号発生手段を備える。同期信号発生手段は、同期信号を発生させるごとに、発生させた同期信号をＣＰＵ５５１に割込信号として入力する。
Note that the
入出力Ｉ／Ｆ５５８は、演出ボタン１７、モータ位置検出センサ５１０、及びＮＯＲゲート回路５９０に接続されるインタフェースであり、演出ボタン１７からの操作信号、及びモータ位置検出センサ５１０からのモータ位置検出信号をＣＰＵ５５１へ伝達するとともに、ＣＰＵ５５１からのリセット信号をＮＯＲゲート回路５９０へ伝達する。
The input / output I /
なお、演出ボタン１７は、上皿２１の上縁部に設けられ、表示装置５３で実行される第１特図変動表示ゲーム又は第２特図変動表示ゲームにおける演出で、遊技者によって操作される。
The
また、モータ位置検出センサ５１０は、役物駆動ＭＯＴ５６１の回転軸が初期位置まで回転したことを検出した場合に、モータ位置検出信号を出力するセンサである。
The motor
なお、ＮＯＲゲート回路５９０は、マスタＩＣ５７０のコントローラに備わるＲＥＳＥＴ端子、及び初期化を必要とする他の回路に接続される。初期化を必要とする他の回路とは、例えば、ＶＤＰ５５６や音ＬＳＩ５５７などである。これらは、演出制御装置５５０に電源が投入されて起動したときに、ＣＰＵ５５１により初期化されるものである。
Note that the NOR
ＣＰＵ５５１、ＶＤＰ５５６、ＲＡＭ５５３、制御ＲＯＭ５５２、音ＬＳＩ５５７、及び入出力Ｉ／Ｆ５５８はバス５６３を介してそれぞれ接続されている。
The
電源投入検出回路５５９は、演出制御装置５５０に電源が投入された場合に、マスタＩＣ５７０の図示しないレジスタをデフォルト状態（すべて０）に初期化するリセット信号を発生させ、発生させたリセット信号をＮＯＲゲート回路５９０へ出力する。
The power-on
また、ＣＰＵ５５１は、所定の条件が成立した場合に、リセット信号をバス５６３を介して入出力Ｉ／Ｆ５５８に出力し、入出力Ｉ／Ｆ５５８は入力されたリセット信号をＮＯＲゲート回路５９０へ出力する。
The
なお、電源投入検出回路５５９からＮＯＲゲート回路５９０へ入力されるリセット信号、及びＣＰＵ５５１から入出力Ｉ／Ｆ５５８を介してＮＯＲゲート回路５９０へ入力されるリセット信号は、いずれの場合にもロウレベルの状態である場合にリセットを指令する信号として機能する。そのため、電源投入検出回路５５９及びＣＰＵ５５１の少なくとも一方からＮＯＲゲート回路５９０にリセット信号が出力されていれば、ＮＯＲゲート回路５９０を介してリセット信号がマスタＩＣ５７０に入力される。
Note that the reset signal input from the power-on
上述したように、ＮＯＲゲート回路５９０は、マスタＩＣ５７０及び初期化を必要とする他の回路に接続されるため、ＮＯＲゲート回路５９０にリセットが入力されると、マスタＩＣ５７０及び当該ＮＯＲゲート回路５９０に接続される初期化を必要とする他の回路が初期化される。
As described above, since the NOR
なお、初期化を必要とする他の回路がない場合には、ＮＯＲゲート回路５９０は、マスタＩＣ５７０にのみ接続される。
Note that when there is no other circuit that requires initialization, the NOR
次に、マスタＩＣ５７０について説明する。
Next, the
マスタＩＣ５７０は、制御対象となる演出装置の装飾制御装置６１０のアドレスを指定して、指定したアドレスの装飾制御装置６１０に演出装置の制御内容を出力する。
マスタＩＣ５７０は、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ、及び接続線ＧＮＤ（図５参照）の５本の接続線を介して、中継基板（装飾制御装置）６００に接続される。
The
接続線Ｖｃｃは、中継基板６００及び装飾制御装置６１０に、ロジック用の電源を供給するための接続線である。接続線Ｖａｃｔは、演出装置を駆動させるための電源（例えば、ＬＥＤを発光させるための電源）を供給するための接続線である。接続線ＳＤＡは、演出制御装置５５０と装飾制御装置６１０との間でデータを通信するための接続線であり、本実施形態におけるデータ線として機能する。接続線ＳＣＬは、接続線ＳＤＡでのデータ通信に用いられるクロック信号を入出力するための接続線であり、本実施形態におけるタイミング信号線として機能する。図５に示す接続線ＧＮＤは、接続線Ｖｃｃ及び接続線Ｖａｃｔで供給される電源のグランドである。
The connection line Vcc is a connection line for supplying logic power to the
中継基板６００と装飾制御装置６１０との間は、マスタＩＣ５７０と中継基板６００との間と同じく、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ、及び接続線ＧＮＤを介して接続される。
The
マスタＩＣ５７０と装飾制御装置６１０とは、接続線ＳＤＡ及び接続ＳＣＬによって２ライン双方向通信を行う。
The
マスタＩＣ５７０は、中継基板６００及び装飾制御装置６１０にデータを送信する場合には、まず、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることにより、装飾制御装置６１０へのデータ出力を開始するためのスタート条件を成立させる（装飾制御装置６１０に対してスタートコンディションを発行する）。
When transmitting data to the
この後、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＬＯＷに変更し、接続線ＳＣＬの信号レベルがＬＯＷである間に接続線ＳＤＡの信号レベルを送信データの最初のビットのレベルに設定し、所定時間後に接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させる。接続線ＳＣＬの信号レベルがＨＩＧＨに変化すると、装飾制御装置６１０は接続線ＳＤＡの信号レベルを取り込んで、送信データの最初のビットとして認識する。次いで、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに戻す。
Thereafter, the
この手順を１回実行すると、マスタＩＣ５７０から装飾制御装置６１０へ１ビットのデータが送信され、最終的にはこの手順が８回繰り返されることで、送信データの単位ビットである８ビット全てがマスタＩＣ５７０から装飾制御装置６１０へ送信される（１バイト分のデータが送信される）。
When this procedure is executed once, 1-bit data is transmitted from the
そして、マスタＩＣ５７０は、最後の８ビット目のデータを送信し終えて、接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに戻した際に、接続線ＳＤＡを解放して装飾制御装置６１０からの返答信号を受信することを待機する受信待機状態にする。
The
受信待機状態になると、装飾制御装置６１０は、接続線ＳＤＡを介して１ビットの返答信号（後述するＡＣＫ又はＮＡＣＫ）をマスタＩＣ５７０に返す。次いで、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させて返答信号のレベルを取り込み、所定時間後に接続線ＳＣＬの信号レベルをＨＩＧＨからＬＯＷに変化させると、装飾制御装置６１０は接続線ＳＤＡを解放する。
In the reception standby state, the
マスタＩＣ５７０は、このような１バイト分のデータ送信と１ビット分の返答信号の受信とを交互に繰り返し、装飾制御装置６１０へ出力すべきデータがすべて出力されるまで継続する。マスタＩＣ５７０は、出力すべきデータの出力が終了した場合には、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変更させることにより、装飾制御装置６１０へのデータ出力を終了するためのストップ条件を成立させる（装飾制御装置６１０に対してストップコンディションを発行する）。
The
入力用ＢＵＦ５７１は、装飾制御装置６１０から接続線ＳＤＡを介して入力されたデータが一時的に記憶される記憶装置である。
The
具体的には、マスタＩＣ５７０が入力モードに設定された場合において、装飾制御装置６１０からマスタＩＣ５７０に送信されたデータが、フィルタ５７５Ａによりノイズが除去されて入力用ＢＵＦ５７１に一時的に記憶される。
Specifically, when the
出力用ＢＵＦ５７２は、装飾制御装置６１０に接続線ＳＤＡを介して出力するデータが一時的に記憶される。
The
リセットＲＥＧ５７３は、本実施形態の初期化指示データ記憶領域として機能するもので、バス５６３に接続され、ＣＰＵ５５１からの指令を受けてリセット信号をコントローラに出力する。コントローラは、マスタＩＣ５７０を統括的に制御し、各種処理を実行する。
The
送信モードＲＥＧ５７４は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを送信するモードを、バイトモード又はバッファモードにするかを選択するためのレジスタである。
The transmission mode REG574 is a register for selecting whether the mode for transmitting data to the I 2 CI /
バイトモードは、マスタＩＣ５７０が、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１バイト送信する毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し、ＡＣＫ及びＮＡＣＫの何れを受信した場合でも、マスタＩＣ５７０からＣＰＵ５５１に割込信号を出力するモードである。
In the byte mode, every time the
バッファモードは、マスタＩＣ５７０が、出力用ＢＵＦ５７２に格納された複数バイトのデータを、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ１バイト毎送信し、その送信の都度、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信するととともに、ＮＡＣＫを受信した場合には、その時点で、割込信号をＣＰＵ５５１に出力するモードである。
Buffer mode, master IC570 is, data of a plurality of bytes stored in the output BUF572, sends each byte to I 2 CI /
但し、バッファモードでは、ＡＣＫを受信した場合には、出力用ＢＵＦ５７２に格納されたすべてのデータが送信完了となった場合にのみ、割込信号をＣＰＵ５５１に出力し、マスタＩＣ５７０は、出力用ＢＵＦ５７２に未送信のデータが残っている状態でＩ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫを受信したときには、割込信号をＣＰＵ５５１に出力せずに、出力用ＢＵＦ５７２から次の送信すべきデータを取り出して、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ出力する制御が繰り返される。
However, in the buffer mode, when ACK is received, an interrupt signal is output to the
なお、バイトモードは、マスタＩＣ５７０が、後述する初期化指示データ及び可動制御データをＩ2ＣＩ／Ｏエクスパンダ６１５へ出力する場合に用いられる。バッファモードは、マスタＩＣ５７０が、後述する発光制御データをＩ2ＣＩ／Ｏエクスパンダ６１５へ出力する場合に用いられる。
The byte mode is used when the
ステータスＲＥＧ５７９は、マスタＩＣ５７０がＩ2ＣＩ／Ｏエクスパンダ６１５から受信した返答信号が、ＡＣＫであったのかＮＡＣＫであったのかを識別するレジスタである。マスタＩＣ５７０は、ＣＰＵ５５１に割込信号を出力する際に、Ｉ2ＣＩ／Ｏエクスパンダ６１５から受信した返答信号に対応して、ステータスＲＥＧ５７９の値を設定する。
The
フィルタ５７５Ａは、接続線ＳＤＡから入力されたデータのノイズを除去する。ドライバ５７６Ａは、接続線ＳＤＡからデータを出力する場合に、トランジスタ５７８Ａが動作可能な電圧をトランジスタ５７８Ａに印加する。
The
図９に示すように接続線ＳＤＡには、プルアップ抵抗Ｒによって所定の電圧が印加されて、接続線ＳＤＡはフィルタ５７５Ａ及びトランジスタ５７８Ａに接続されている。
As shown in FIG. 9, a predetermined voltage is applied to the connection line SDA by the pull-up resistor R, and the connection line SDA is connected to the
トランジスタ５７８Ａは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられており、トランジスタ５７８Ａのゲートはドライバ５７６Ａに接続され、ドレインはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＤＡに接続され、ソースは接地されている。
The
トランジスタ５７８Ａのゲートに印加される電圧がトランジスタ５７８Ａを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＤＡに印加された電圧は降下せず、その結果、接続線ＳＤＡはＨＩＧＨレベルとなる。一方、トランジスタ５７８Ａのゲートに印加される電圧がトランジスタ５７８Ａを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＤＡの電圧が低下し、その結果、接続線ＳＤＡはＬＯＷレベルとなる。
If the voltage applied to the gate of the
なお、トランジスタ５７８Ａは、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。このため、接続線ＳＤＡには、通常のＩ2Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流すことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。
Note that the
ドライバ５７６Ａは、データを接続線ＳＤＡから出力する場合に、トランジスタ５７８Ａにドレインとソースとの間に電流を流すためにトランジスタ５７８Ａのゲートにトランジスタ５７８Ａが動作可能な値の電圧を印加する。そして、ドライバ５７６Ａは、接続線ＳＤＡの電圧を、ＨＩＧＨレベル又はＬＯＷレベルに設定することによって、データを接続線ＳＤＡから出力する。
When the
また、フィルタ５７５Ｂは、接続線ＳＣＬから入力されたデータのノイズを除去する。ドライバ５７６Ｂは、接続線ＳＣＬからデータを出力する場合に、トランジスタ５７８Ｂが動作可能な電圧をトランジスタ５７８Ｂに印加する。
The
図９に示すように接続線ＳＣＬは、プルアップ抵抗Ｒによって所定の電圧が印加されて、接続線ＳＤＡはフィルタ５７５Ｂ及びトランジスタ５７８Ｂに接続されている。
As shown in FIG. 9, a predetermined voltage is applied to the connection line SCL by the pull-up resistor R, and the connection line SDA is connected to the
トランジスタ５７８Ｂは、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられており、トランジスタ５７８Ｂのゲートはドライバ５７６Ｂに接続され、ドレインはプルアップ抵抗Ｒにより所定の電圧が印加された接続線ＳＣＬに接続され、ソースは接地されている。
The
トランジスタ５７８Ｂのゲートに印加される電圧がトランジスタ５７８Ｂを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れないので、接続線ＳＣＬに印加された電圧は降下せず、その結果、接続線ＳＣＬはＨＩＧＨレベルとなる。一方、トランジスタ５７８Ｂのゲートに印加される電圧がトランジスタ５７８Ｂを動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＣＬの電圧が低下し、その結果、接続線ＳＣＬはＬＯＷレベルとなる。
If the voltage applied to the gate of the
なお、トランジスタ５７８Ｂは、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。そのため、接続線ＳＣＬには、通常のＩ2Ｃバス使用で用いられる電流値よりもはるかに大きい１０ミリアンペア程度の電流を流すことが可能であり、演出制御装置５５０と装飾制御装置６１０との間のデータ送信が、ノイズによる障害に耐えうる構成となっている。
Note that the
ドライバ５７６Ｂは、クロック信号を接続線ＳＣＬから出力する場合に、トランジスタ５７８Ｂにドレインとソースとの間に電流を流すためにトランジスタ５７８Ｂのゲートにトランジスタ５７８Ｂが動作可能な値の電圧を印加する。そして、ドライバ５７６Ｂは、接続線ＳＣＬの電圧を、ＨＩＧＨレベルとＬＯＷレベルとに繰り返し変化させることによって、クロック信号を接続線ＳＣＬから出力する。
When the
電源投入リセット回路５７７は、マスタＩＣ５７０に電源が投入されて、電源投入リセット回路５７７内の電圧が所定値に達した場合に、入力用ＢＵＦ５７１及び出力用ＢＵＦ５７２などの記憶領域をデフォルト状態にするためのリセット信号をコントローラに出力する。
The power-on
次に、中継基板６００及び装飾制御装置６１０について説明する。
Next, the
なお、中継基板６００は、装飾制御装置６１０のうちマスタＩＣ５７０に直接接続される、つまり最も上流側に位置するものである。
The
装飾装置６２０は、装飾制御装置６１０に設けたＩ2ＣＩ／Ｏエクスパンダ６１５（図６で後述）によって制御され、電流を流すことによって光が点滅して演出を行う発光装置であり、例えばＬＥＤなどで構成される。役物駆動ソレノイド（ＳＯＬ）５６０は、電流が流れると往復動作する装置であり、遊技盤１０に配置される図示しない装飾のための役物を可動させて演出を行う。役物駆動モータ（ＭＯＴ）５６１は、電流が流れると回転動作する装置であり、可動役物６０を可動させて演出を行う。役物駆動ソレノイド（ＳＯＬ）５６０及び役物駆動モータ（ＭＯＴ）５６１も、装飾制御装置６１０に設けたＩ2ＣＩ／Ｏエクスパンダ６１５によって制御される。
The
なお、役物駆動ＳＯＬ５６０が可動役物６０を可動させてもよいし、役物駆動ＭＯＴ５６１が図示しない役物を可動させてもよい。
Note that the
演出制御装置５５０と中継基板６００との接続方法、及び中継基板６００と中継基板６００以外の装飾制御装置６１０との接続方法は、図５で詳細を説明する。装飾制御装置６１０は、図６〜図１０で詳細を説明する。
The connection method between the
図５は、本発明の第１の実施形態の装飾制御装置６１０Ａ〜６１０Ｆの接続の説明図である。なお、説明の都合上、装飾制御装置６１０として、１個の中継基板６００と、６個の装飾制御装置６１０Ａ〜６１０Ｆを図示しているが、実際には、遊技機の仕様に対応して必要な数の装飾制御装置６１０が接続されている。
FIG. 5 is an explanatory diagram of connections of the
演出制御装置５５０は、接続線Ｖｃｃ、接続線Ｖａｃｔ、接続線ＳＤＡ、接続線ＳＣＬ、及び接続線ＧＮＤ（以下、この５本の接続線を一つのハーネスという）を介して演出制御装置５５０と接続される。
The
中継基板６００には、二つの装飾制御装置６１０Ａ及び６１０Ｄがそれぞれハーネスによって並列に接続される。
Two
装飾制御装置６１０Ａにはハーネスを介して装飾制御装置６１０Ｂが接続され、装飾制御装置６１０Ｂにはハーネスを介して装飾制御装置６１０Ｃが接続される。
The
一方、装飾制御装置６１０Ｄにはハーネスを介して装飾制御装置６１０Ｅが接続され、装飾制御装置６１０Ｅにはハーネスを介して装飾制御装置６１０Ｆが接続される。
On the other hand, a
各装飾制御装置６１０は、ハーネスを自身に接続するための取付口となるコネクタを備える。このコネクタは各装飾制御装置６１０で共通であるので、接続線を接続順の誤配線を防止できる。
Each
ここで、装飾制御装置６１０に設けたＩ2ＣＩ／Ｏエクスパンダ６１５（図６で後述）が装飾装置６２０を制御する方法について説明する。
Here, a method of controlling the
演出制御装置５５０は、遊技制御装置５００から入力された遊技データに基づいて、演出装置の出力態様を決定する。そして、演出制御装置５５０は、決定された出力態様となるように、制御対象となる装飾制御装置６１０の個別アドレス（Ｉ2ＣＩ／Ｏエクスパンダ６１５の個別アドレス）を含む演出制御データ（演出制御情報）を中継基板６００に出力する。このとき、演出制御データは、中継基板６００を介して演出制御装置５５０に接続されるすべての装飾制御装置６１０に対して接続線ＳＤＡから出力される。このため、マスタＩＣ５７０は、マスタＩＣ５７０に接続されるすべての装飾制御装置６１０を制御可能である。
The
なお、本実施形態では演出装置としてＬＥＤ等の発光装置を例示しているので、ＬＥＤの発光態様が演出装置の出力態様に相当する。この場合、演出制御データによって、ＬＥＤの点灯／点滅／消灯が指示され、同時に、ＬＥＤの点滅周期や点灯輝度も指示される。 In the present embodiment, a light emitting device such as an LED is exemplified as the effect device, and the light emission mode of the LED corresponds to the output mode of the effect device. In this case, lighting / flashing / extinguishing of the LED is instructed by the effect control data, and at the same time, the flashing cycle and the lighting brightness of the LED are instructed.
各装飾制御装置６１０には、一意な個別アドレスが予め設定されているので、演出制御データが入力されると、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致するか否かを判定する。そして、入力された演出制御データに含まれるアドレスと設定されている個別アドレスとが一致すると判定された場合には、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、演出制御データを取り込んで、対応する装飾装置６２０の出力態様を制御するとともに、８ビット目のデータが入力された直後に返答信号をマスタＩＣ５７０に出力する。
Each
なお、各装飾制御装置６１０には、個別アドレス以外にも、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するためのリセット用アドレスが設定されている。このリセットアドレスは、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して共通に設けられたアドレスであり、個別アドレスとして使用することは不可能となっている。また、このリセットアドレスの値を変更することもできないようになっている（詳細は後述する）。
Each
演出制御装置５５０は、装飾制御装置６１０（正確には、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５）を初期化する場合に、このリセット用の共通アドレスを含んだ初期化指示データを、中継基板６００に出力する。このとき、初期化指示データ演出制御データは、中継基板６００を介して、演出制御装置５５０に接続されるすべての装飾制御装置６１０に対して接続線ＳＤＡから出力される。
When the
各装飾制御装置６１０には、リセット用の共通アドレスが予め設定されているので、入力されたデータに含まれるアドレスと、予め設定されているリセット用の共通アドレスとが一致するか否かを判定する。入力されたデータに含まれるアドレスと、予め設定されているリセット用の共通アドレスとが一致すると判定された場合には、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、返答信号をマスタＩＣ５７０に出力するとともに、入力されたデータを初期化指示データとして取り込み、Ｉ2ＣＩ／Ｏエクスパンダ６１５自身を初期化する。
Each
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５が初期化されると、当該初期化されたＩ2ＣＩ／Ｏエクスパンダ６１５によって制御される演出装置はオフ状態となる。
When the I 2 CI /
このように、装飾制御装置６１０は、演出制御装置５５０からの指令に基づく制御を行うので、演出制御装置５５０と装飾制御装置６１０との関係は、演出制御装置５５０のマスタＩＣ５７０がマスタであり、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５がスレーブである。
As described above, the
図５では、装飾制御装置６１０の制御対象が装飾装置６２０である場合について説明したが、装飾制御装置６１０の制御対象が役物駆動ＳＯＬ５６０や役物駆動ＭＯＴ５６１であってもよい。この場合、演出装置がモータやソレノイドなどの駆動源となることから、これらの駆動源の動作態様が、演出装置の出力態様に相当することになる。この場合、演出制御データによって、駆動源の作動／停止が指示され、同時に動作速度も指示される。
Although the case where the decoration target of the
図６は、本発明の第１の実施形態の装飾制御装置６１０のブロック図である。
FIG. 6 is a block diagram of the
図６では、装飾制御装置６１０の内部に装飾装置６２０であるＬＥＤを備える装飾制御装置６１０（図６の下側の装飾制御装置６１０）と、外部の装飾装置６２０に接続される装飾制御装置６１０（図６の中央の装飾制御装置６１０）と、について説明する。
In FIG. 6, the decoration control device 610 (the
まず、装飾制御装置６１０の内部にＬＥＤを備える装飾制御装置６１０について説明する。
First, the
図６の下側の装飾制御装置６１０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装飾装置２０）を備える。接続線ＳＤＡ及び接続線ＳＣＬは、装飾制御装置６１０内で二つに分岐し、一方は、そのまま次の装飾制御装置６１０に出力される。他方は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続される。
The
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側には、制御対象となる装飾装置６２０が接続される。Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側は、図７で説明するポート０〜１５によって構成される。さらに、装飾制御装置６１０のすべてのポートが、図８Ａで後述する電流制限抵抗Ｒ０〜Ｒ１５を介して、内部のＬＥＤに接続されている。なお、この電流制限抵抗Ｒ０〜Ｒ１５も、装飾制御装置６１０に備えられている。
In addition, a
前述したように、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、演出制御装置５５０から入力された演出制御データに含まれるアドレスと、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５に設定されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続されている装飾装置６２０を制御する。
As described above, the I 2 CI /
なお、図中の電源Ｖｌｅｄは、図５で前述した接続線Ｖａｃｔにより供給される電源（ＬＥＤを発光させるための電源）に相当するものである。 The power source Vled in the figure corresponds to the power source (power source for causing the LED to emit light) supplied by the connection line Vact described above with reference to FIG.
次に、外部の装飾装置６２０に接続される装飾制御装置６１０について説明する。
Next, the
図６の中央の装飾制御装置６１０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びＬＥＤ（装飾装置２０）を備え、装飾制御装置６１０の外部に接続される装飾装置基板６２５に備わるＬＥＤに電流を流すための接続線、装飾装置基板６２５のＬＥＤに電源電圧Ｖｌｅｄを供給する接続線、及び、グランドに接地する接続線を介して、装飾制御装置６１０と装飾装置基板６２５とが接続される。
The central
装飾装置基板６２５は、Ｉ2ＣＩ／Ｏエクスパンダ６１５を備えておらず、ＬＥＤのみを備えた基板である。この場合、装飾装置基板６２５に備えたＬＥＤに接続される電流制限抵抗（図８Ａ）を、装飾装置基板６２５に設けることになるが、Ｉ2ＣＩ／Ｏエクスパンダ６１５が備えられた装飾制御装置６１０に設けてもよい。
The
なお、装飾装置基板６２５に設けたＬＥＤの数に対応して、装飾制御装置６１０から装飾装置基板６２５へ渡されることになる、これらのＬＥＤに電流を流すための接続線の数が決定される。例えば、装飾装置基板６２５に二つのＬＥＤを備えた場合には、Ｉ2ＣＩ／Ｏエクスパンダ６１５のポートと対応するＬＥＤとを接続するための２本の制御線と、Ｖｌｅｄを供給する電源線が１本とが、少なくとも必要となる。
It should be noted that the number of connection lines for passing current to these LEDs to be passed from the
そして、中央の装飾制御装置６１０に設けられたＩ2ＣＩ／Ｏエクスパンダ６１５も、演出制御装置５５０から入力された演出制御データに含まれるアドレスと、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５に設定されている個別アドレスとが一致する場合にのみ、演出制御データに含まれる装飾データに基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続されている装飾装置６２０を制御する。この場合、中央の装飾制御装置６１０に設けられた装飾装置６２０と、装飾装置基板６２５に設けられた装飾装置６２０の両方が、Ｉ2ＣＩ／Ｏエクスパンダ６１５によって制御される。
The I 2 CI /
このように、装飾装置基板６２５を設けて、装飾制御装置６１０から一部の装飾装置（ＬＥＤ）を分離させることで、離れた箇所に配置されたＬＥＤであっても、共通のＩ2ＣＩ／Ｏエクスパンダ６１５により制御することができる。
In this way, by providing the
なお、装飾制御装置６１０は、装飾装置６２０の代わりに、役物駆動ＳＯＬ５６０や役物駆動ＭＯＴ５６１を接続し、これらを制御してもよいが、詳細は、図８Ｂで後述する。
Note that the
図７は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダ６１５のブロック図である。
FIG. 7 is a block diagram of the I 2 CI /
Ｉ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡに接続されるトランジスタ６３０、接続線ＳＤＡに接続されるフィルタ６３１、接続線ＳＤＡに接続されるドライバ６３２、接続線ＳＣＬに接続されるフィルタ６３３、バスコントローラ６３４、出力設定レジスタ６３５、出力コントローラ６３６、Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力側の各ポート０〜１５に接続されるドライバ６３７、各ポート０〜１５に接続されるトランジスタ６３８Ａ〜６３８Ｐ、及びリセット信号発生回路６３９を備える。
The I 2 CI /
フィルタ６３１は、接続線ＳＤＡに接続され、接続線ＳＤＡから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。ドライバ６３２は、返答信号を接続線ＳＤＡから出力する場合に、トランジスタ６３０が動作可能な電圧をトランジスタ６３０に印加する。
The
ドライバ６３２は、接続線ＳＤＡからデータ（返答信号）を出力する場合に、トランジスタ６３０が動作可能な電圧をトランジスタ６３０に印加する。
When the
トランジスタ６３０は、電力消費を抑えるために電界効果トランジスタ（ＦＥＴ）が用いられており、トランジスタ６３０のゲートはドライバ６３２に接続され、ドレインはプルアップ抵抗Ｒ（図４参照）により所定の電圧が印加された接続線ＳＤＡに接続され、ソースは接地されている。
The
トランジスタ６３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、トランジスタ６３０のゲートに印加される電圧がトランジスタ６３０を動作させる所定値以上であれば、所定値の電圧が印加されたドレインから接地されているソースへ電流が流れることによって、接続線ＳＤＡの電圧が低下する。なお、トランジスタ６３０は、１０ミリアンペア程度の電流をドレインからソースへ流しても破損しない仕様のものを用いている。
If the voltage applied to the gate of the
ドライバ６３２は、データ（返答信号）を接続線ＳＤＡから出力する場合に、トランジスタ６３０にドレインとソースとの間に電流を流すためにトランジスタ６３０のゲートにトランジスタ６３０が動作可能な値の電圧を印加する。そして、ドライバ６３２は、接続線ＳＤＡの電圧をＨＩＧＨからＬＯＷへ繰り返し変化させることによって、データを接続線ＳＤＡから出力する。
When the
フィルタ６３３は、接続線ＳＣＬに接続され、接続線ＳＣＬから入力されたデータのノイズを除去し、ノイズが除去されたデータをバスコントローラ６３４に出力する。
The
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５に備わるアドレス設定用端子Ａ０〜Ａ３によって固有のアドレスが設定されており、バスコントローラ６３４に入力されている。さらに、Ｉ2ＣＩ／Ｏエクスパンダ６１５をリセットするためのアドレスも、予め設定されている。
In addition, the I 2 CI /
バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ2ＣＩ／Ｏエクスパンダ６１５に設定された固有のアドレスと一致するか否かを判定し、一致している場合に当該データを演出制御データとして取り込む。
The
また、バスコントローラ６３４は、接続線ＳＤＡから入力されたデータのアドレスがＩ2ＣＩ／Ｏエクスパンダ６１５に予め設定されたリセット用のアドレスと一致するか否かを判定し、入力されたデータのアドレスとＩ2ＣＩ／Ｏエクスパンダ６１５に予め設定されたリセット用のアドレスとが一致している場合に当該データを初期化指示データとして取り込み、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５を初期化する。
Also, the
また、バスコントローラ６３４は、ＳＣＬ接続線の信号レベルのＬＯＷからＨＩＧＨへの変化回数が８回に達し８ビット目のデータを取り込んだ後、ＳＣＬ接続線の信号レベルがＨＩＧＨからＬＯＷへ変化すると、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出力する。さらに、ＳＣＬ接続線の信号レベルがＬＯＷからＨＩＧＨへ変化することが確認され、再度ＳＣＬ接続線の信号レベルがＨＩＧＨからＬＯＷへ変化すると、接続線ＳＤＡを開放する。つまり、ＳＣＬ接続線の信号レベルのＬＯＷからＨＩＧＨへの変化回数が９回になるタイミングで返答信号を出力する。
In addition, the
出力設定レジスタ６３５には、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５の動作モードやポート０〜１５の出力状態が設定される。バスコントローラ６３４が接続線ＳＤＡから初期化指示データを取り込んで、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５が初期化された場合には、出力設定レジスタ６３５は、すべてのポート０〜１５に電流が流れないように初期状態に設定される。
In the
出力コントローラ６３６は、出力設定レジスタ６３５に設定されたデータに基づいて、ポートドライバ６３７を介して、各ポート０〜１５に接続された演出装置に電流を流すことによって、演出装置の出力状態を実際に制御する。この出力状態は、バスコントローラ６３４が接続線ＳＤＡから演出制御データを取り込むと、取り込んだ演出制御データに指定されている内容に更新される。
Based on the data set in the
ドライバ６３７は、ポートに電流を流す場合に、電流を流すポートに接続されるトランジスタ６３８Ａ〜６３８Ｐが動作可能な電圧を当該トランジスタに印加する。
When a current flows through a port, the
トランジスタ６３８Ａ〜６３８Ｐのゲートはドライバ６３７に接続され、ドレインは図８Ａ及び図８Ｂに示すように演出装置を動作させるための電圧が印加された接続線に接続するポート端子に接続され、ソースは接地されている。
The gates of the
トランジスタ６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８Ａ〜６３８Ｐを動作させる所定値よりも小さければ、ドレインとソースとの間に電流が流れない。一方、６３８Ａ〜６３８Ｐのゲートに印加される電圧がトランジスタ６３８を動作させる所定値以上であれば、図８Ａに示す電源Ｖｌｅｄ、又は図８Ｂに示す電源Ｖｍｏｔや電源Ｖｓｏｌからゲートに印加されている所定の電圧が、トランジスタ６３８のドレインを介して接地されているソースへ電流が流れることによって、ポート端子に接続された演出装置の出力状態を制御できる。
If the voltage applied to the gates of the
また、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、Ｉ2ＣＩ／Ｏエクスパンダ６１５のポート端子に接続された全ての演出装置を同時期に制御することが可能であるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５のポート端子に接続された一つの演出装置を一つのグループとして制御することができる。
Further, the I 2 CI /
そして、各装飾制御装置６１０に備わるＩ2ＣＩ／Ｏエクスパンダ６１５同士は、互いに異なる個別アドレスが割り当てられているので、演出装置が複数のグループに分割された形態となっている。即ち、各装飾制御装置６１０に備わるＩ2ＣＩ／Ｏエクスパンダ６１５は、演出装置をグループ単位で制御可能なグループ単位制御手段として構成されているものである。
Since the I 2 CI /
従って、装飾制御装置６１０を統括する演出制御装置５５０は、グループ単位制御手段を統括して制御するグループ統括制御手段として機能している。
Therefore, the
リセット信号発生回路６３９には、Ｉ2ＣＩ／Ｏエクスパンダ６１５に電源を供給する接続線Ｖｃｃと接続されるＶｃｃ端子、及び外部からのリセット信号を受け付けるＲＥＳＥＴ端子が接続されている。
The reset
リセット信号発生回路６３９は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に電源が投入され、電圧が所定値まで立ち上がった場合、リセット信号を発生させ、発生させたリセット信号をバスコントローラ６３４、出力設定レジスタ６３５、及び出力コントローラ６３６に入力する。
The reset
なお、外部からＬＯＷレベルのリセット信号が入力された場合には、リセット信号発生回路６３９はリセット信号を出力するので、演出制御装置５５０のＣＰＵ５５１から、ＮＯＲゲート回路５９０を経由して、ＲＥＳＥＴ端子からリセット信号を入力するようにしてもよい。ＲＥＳＥＴ端子を使用しない場合は、図８Ａ及び図８Ｂに示すようにＲＥＳＥＴ端子はＨＩＧＨにプルアップされていてもよい。
Note that when a LOW level reset signal is input from the outside, the reset
図８Ａは、本発明の第１の実施形態の装飾装置６２０を制御する装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５周辺の回路図である。
FIG. 8A is a circuit diagram around the I 2 CI /
Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力端子としてＮＣ端子、ＲＥＳＥＴ端子、ＳＣＬ端子、ＳＤＡ端子、Ｖｃｃ端子、Ａ０〜Ａ３端子、及びＧＮＤ端子を備え、出力端子として、ＰＯＲＴ０〜ＰＯＲＴ１５を備える。
The I 2 CI /
ＲＥＳＥＴ端子には、プルアップ抵抗Ｒを介してＩ2ＣＩ／Ｏエクスパンダ６１５に供給される電源が接続されている。このため、リセット端子に印加される電圧は常にＨＩＧＨに維持されている。
A power source supplied to the I 2 CI /
ＳＣＬ端子は接続線ＳＣＬに接続され、ＳＤＡ端子は接続線ＳＤＡに接続される。 The SCL terminal is connected to the connection line SCL, and the SDA terminal is connected to the connection line SDA.
Ｖｃｃ端子には、Ｉ2ＣＩ／Ｏエクスパンダ６１５に供給される電源が接続される。また、Ｖｃｃ端子には、電源ノイズを除去するコンデンサＣＰが接続される。
A power supply supplied to the I 2 CI /
Ａ０端子〜Ａ３端子は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に固有のアドレスを設定するための端子である。なお、通常Ｉ2ＣＩ／Ｏエクスパンダ６１５のアドレスは、４ビットで表現され、この端子にＩ2ＣＩ／Ｏエクスパンダ６１５の電源が印加されている場合にはバスコントローラ６３４に「１」が設定され、この端子がグランドに接続されている場合にはバスコントローラ６３４に「０」が設定される。
The A0 to A3 terminals are terminals for setting unique addresses for the I 2 CI /
したがって、図８Ａに示すＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスは「０１００」であり、図８Ｂに示すＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスは「０１１０」である。ＧＮＤ端子は、電圧をグランドするための端子である。
Therefore, the address of the I 2 CI /
各ＰＯＲＴ０端子〜ＰＯＲＴ１５端子は、電流制限抵抗Ｒ０〜Ｒ１５を介して各ＬＥＤ０〜ＬＥＤ１５からなる装飾装置６２０に接続される。なお、ＰＯＲＴ０にように、ポート１個に対して１個のＬＥＤを接続してもよいが、ＰＯＲＴ１〜１５のように、ポート１個に対して複数個のＬＥＤを接続してもよい。
Each PORT0 terminal to PORT15 terminal is connected to a
全てのポートにＬＥＤを１個ずつ設ける場合は、１個のＩ2ＣＩ／Ｏエクスパンダ６１５によって、最大で１６個のＬＥＤを制御できることになる。また、各ポートに接続されるＬＥＤの個数が異なる場合は、１個のポートに直列に接続された全てのＬＥＤを１種類のＬＥＤということにすれば、１個のＩ2ＣＩ／Ｏエクスパンダ６１５によって、最大で１６種類のＬＥＤを制御できることになる。
When one LED is provided for all the ports, a maximum of 16 LEDs can be controlled by one I 2 CI /
ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるトランジスタ６３８Ａ〜６３８Ｐ（図７参照）のゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ａ〜６３８Ｐのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ０端子〜ＰＯＲＴ１５端子に接続されるＬＥＤ０〜ＬＥＤ１５に電流が流れ、各ＬＥＤ０〜ＬＥＤ１５は点灯する。
When a voltage is applied from the
一方、ドライバ６３７がトランジスタ６３８Ａ〜６３８Ｐのゲートに電圧を印加しなければ、各ＬＥＤ０〜ＬＥＤ１５に電流が流れない状態になり、各ＬＥＤ０〜ＬＥＤ１５は点灯しない。
On the other hand, if the
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ１５端子には、ＬＥＤの代わりに、モーターやソレノイドを接続することも可能であるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５を用いて、モーターやソレノイドを駆動する場合について説明する。
In addition, since it is possible to connect a motor or a solenoid to the PORT0 terminal to the PORT15 terminal of the I 2 CI /
図８Ｂは、本発明の第１の実施形態の役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０を制御する装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５周辺の回路図である。
FIG. 8B is a circuit diagram around the I 2 CI /
役物駆動ＭＯＴ５６１はステッピングモータにより構成され、ステッピングモータを駆動する各相の信号端子に、所定の電圧を順次印加することで回動する。本実施形態では、役物駆動ＭＯＴ５６１の各相の信号端子が、ＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続される。
The
役物駆動ＭＯＴ５６１に接続されているＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるトランジスタ６３８Ａ〜６３８Ｄのいずれかのゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ａ〜６３８Ｄのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続される役物駆動ＭＯＴ５６１に電流が流れ、役物駆動ＭＯＴ５６１が駆動する。
When a voltage is applied from the
なお、各ＰＯＲＴ０端子〜ＰＯＲＴ３端子と役物駆動ＭＯＴ５６１とを接続する接続線は分岐し、分岐した一方の接続線は、役物駆動ＭＯＴ５６１に供給される電源にダイオードＤ及びツェナダイオードＺＤを介して接続される。
The connection lines connecting the PORT0 terminal to the PORT3 terminal and the
また、ＰＯＲＴ端子１５は、役物駆動ＳＯＬ５６０に接続される。役物駆動ＳＯＬ５６０に接続されているＰＯＲＴ１５端子に接続されるトランジスタ６３８Ｐのゲートに対してドライバ６３７から電圧が印加されると、電圧が印加されたトランジスタ６３８Ｐのドレインからソースへ電流が流れることが可能になり、ＰＯＲＴ１５端子に接続される役物駆動ＳＯＬ５６０に電流が流れ、役物駆動ＳＯＬ５６０が駆動する。
The
なお、図８Ｂでは、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０の双方が接続されているが、一つのＩ2ＣＩ／Ｏエクスパンダ６１５に対して、役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０の少なくとも一方だけを接続した構成でもよい。
In FIG. 8B, with respect to I 2 CI / O Aix although both character object drive MOT561 and character object
例えば、ステッピングモーターだけを制御するグループとしてのＩ2ＣＩ／Ｏエクスパンダ６１５を専用に設けたり、ソレノイドだけを制御するグループとしてのＩ2ＣＩ／Ｏエクスパンダ６１５を専用に設けるようにしてもよい。このような構成により、同一グループに属する演出装置を同じタイミングで制御することが可能となるので、高速処理が必要な演出装置だけをグループ化して効率よく制御することも可能となる。
For example, an I 2 CI /
図９は、本発明の第１実施形態の中継基板６００の入出力に関する接続線の回路図である。
FIG. 9 is a circuit diagram of connection lines related to input / output of the
中継基板６００は、上流コネクタ６０１、二つの下流コネクタ６０２Ａ、６０２Ｂ、及びＩ2ＣＩ／Ｏエクスパンダ６１５を備える。
The
上流コネクタ６０１は中継基板６００よりも上流のマスタＩＣ５７０に接続されるコネクタであり、コネクタ６０２Ａ、６０２Ｂは、中継基板６００よりも下流の装飾制御装置６１０に接続される。
The
二つの下流コネクタ６０２Ａ、６０２Ｂに接続線ＳＤＡを接続するために、上流コネクタ６０１から延びる内部接続線ＳＤＡ９１１は分岐９０１で第１接続線ＳＤＡ９２１と第２接続線ＳＤＡ９３１とに分岐する。第１接続線ＳＤＡ９２１は下流コネクタ６０２Ａに接続され、第２接続線ＳＤＡ９３１は下流コネクタ６０２Ｂに接続される。
In order to connect the connection line SDA to the two
同じく、上流コネクタ６０１から延びる内部接続線ＳＣＬ９１２は分岐９０２で第１接続線ＳＣＬ９２２と第２接続線ＳＣＬ９３２とに分岐する。第１接続線ＳＣＬ９２２は下流コネクタ６０２Ａに接続され、第２接続線ＳＣＬ９３２は下流コネクタ６０２Ｂに接続される。
Similarly, the internal connection line SCL912 extending from the
接続線ＳＤＡをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＤＡ９３１は分岐９０３で分岐し、分岐した第２接続線ＳＤＡ９３１はＩ2ＣＩ／Ｏエクスパンダ６１５の図８Ａ及び図８に示すＳＤＡ端子に接続される。また、接続線ＳＣＬをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、第２接続線ＳＣＬ９３２は分岐９０４で分岐し、分岐した第２接続線ＳＣＬ９３２はＩ2ＣＩ／Ｏエクスパンダ６１５の図８Ａ及び図８Ｂに示すＳＣＬ端子に接続される。
In order to connect the connection line SDA to the I 2 CI /
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の電源電圧となる電圧Ｖｃｃが供給されている。また、図９では図示されていないが、Ｉ2ＣＩ／Ｏエクスパンダ６１５からは、中継基板６００に設けたＬＥＤ（装飾装置２００）を駆動する各ポート０〜１５の信号線（図８Ａ参照）が出力されている。
Note that the I 2 CI /
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、第２接続線ＳＤＡ９３１及び第２接続線ＳＣＬ９３２が接続されるとしたが、第１接続線ＳＤＡ９２１及び第１接続線ＳＣＬ９２２に接続されてもよい。
Further, although the I 2 CI /
Ｉ2ＣＩ／Ｏエクスパンダ６１５が上流のマスタＩＣ５７０に接続線ＳＤＡを介して出力する信号、及び上流のマスタＩＣ５７０から中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線ＳＤＡ９１１にはツェナダイオードＺＤ９４１が接続されている。
I 2 CI / O
具体的には、内部接続線ＳＤＡ９１１は分岐９０５で分岐し、分岐した内部接続線ＳＤＡ９１１はツェナダイオードＺＤ９４１のカソード側に接続され、ツェナダイオードＺＤ９４１のアノード側は接地されている。
Specifically, the internal connection line SDA911 branches at the
このため、内部接続線ＳＤＡ９１１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ９４１によって逃がされる。 For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA911 is released by the Zener diode ZD941.
また、上流のマスタＩＣ５７０から中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ９１２にはツェナダイオードＺＤ９４２が接続されている。
In addition, a Zener diode ZD942 is connected to the internal connection line SCL912 in order to remove noise of a signal input from the
具体的には、内部接続線ＳＣＬ９１２は分岐９０６で分岐し、分岐した内部接続線ＳＣＬ９１２はツェナダイオードＺＤ９４２のカソード側に接続され、ツェナダイオードＺＤ９４２のアノード側は接地されている。 Specifically, the internal connection line SCL912 branches at a branch 906, the branched internal connection line SCL912 is connected to the cathode side of the Zener diode ZD942, and the anode side of the Zener diode ZD942 is grounded.
このため、内部接続線ＳＣＬ９１２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ９４２によって逃がされる。 For this reason, a voltage (for example, a pulsed noise signal) applied to the internal connection line SCL912 is released by the Zener diode ZD942.
中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５が下流コネクタ６０２Ａに接続された装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び下流コネクタ６０２Ａに接続された装飾制御装置６１０から中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、第１接続線ＳＤＡ９２１にはツェナダイオードＺＤ９４３が接続されている。
A signal output from the I 2 CI /
具体的には、第１接続線ＳＤＡ９２１は分岐９０７で分岐し、分岐した第１接続線ＳＤＡ９２１はツェナダイオードＺＤ９４３のカソード側に接続され、ツェナダイオードＺＤ９４３のアノード側は接地されている。
Specifically, the first connection line SDA921 branches at a
このため、内部接続線ＳＤＡ９２１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ９４３によって逃がされる。 Therefore, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA921 is released by the Zener diode ZD943.
また、第１接続線ＳＤＡ９２１に接続されるツェナダイオードＺＤ９４３と同じく、第２接続線ＳＤＡ９３１にもツェナダイオード９４５が接続される。
Similarly to the Zener diode ZD943 connected to the first connection line SDA921, the
また、中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５から下流コネクタ６０２Ａに接続された装飾制御装置６１０へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、第１接続線ＳＣＬ９２２にはツェナダイオードＺＤ９４４が接続されている。
The first connection line SCL922 is used to remove noise of a signal input from the I 2 CI /
具体的には、第１接続線ＳＣＬ９２２は分岐９０８で分岐し、分岐した第１接続線ＳＣＬ９２２はツェナダイオードＺＤ９４４のカソード側に接続され、ツェナダイオードＺＤ９４４のアノード側は接地されている。
Specifically, the first connection line SCL922 branches at a
このため、内部接続線ＳＣＬ９２２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ９４４によって逃がされる。 For this reason, a voltage (for example, a pulse noise signal) of a predetermined level or higher applied to the internal connection line SCL922 is released by the Zener diode ZD944.
また、第１接続線ＳＣＬ９２２に接続されるツェナダイオードＺＤ９４４と同じく、第２接続線ＳＣＬ９３２にもツェナダイオードＺＤ９４６が接続される。 Similarly to the Zener diode ZD944 connected to the first connection line SCL922, the Zener diode ZD946 is also connected to the second connection line SCL932.
また、マスタＩＣ５７０に接続される上流側の接続線ＳＤＡ、及び装飾制御装置６１０に接続される下流側の接続線ＳＤＡの電圧をプルアップするためのプルアップ抵抗Ｒ９５１が、第１接続線ＳＤＡ９２１に接続される。同じく、マスタＩＣ５７０に接続される上流側の接続線ＳＣＬ、及び装飾制御装置６１０に接続される下流側の接続線ＳＣＬの電圧をプルアップするためのプルアップ抵抗Ｒ９５２が、第１接続線ＳＤＡ９２２に接続される。
In addition, a pull-up resistor R951 for pulling up the voltage of the upstream connection line SDA connected to the
具体的には、第１接続線ＳＤＡ９２１は分岐９０９で分岐し、分岐した第１接続線ＳＤＡ９２１はプルアップ抵抗Ｒ９５１に接続される。同じく第１接続線ＳＣＬ９２２は分岐９１０で分岐し、分岐した第１接続線ＳＣＬ９２２はプルアップ抵抗Ｒ９５２に接続される。
Specifically, the first connection line SDA921 branches at the
なお、接続線ＳＤＡ及び接続線ＳＣＬの電圧をプルアップするプルアップ抵抗９５１、９５２は、中継基板６００が備えなくてもよく、マスタＩＣ５７０が備えてもよいし、中継基板６００以外の装飾制御装置６１０が備えてもよい。要するに、接続線ＳＤＡ及び接続線ＳＣＬを駆動するトランジスタのドレインの端子に、電圧Ｖｃｃを供給できる箇所であれば、どこでもよい。
Note that the pull-up
中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５に電源電圧を供給する接続線Ｖｃｃに接続される上流コネクタ６０１のＶｃｃ端子から延びる内部接続線Ｖｃｃ９７１と、上流コネクタ６０１のＧＮＤ端子から延び、接地されている内部接続線ＧＮＤ９７２とは、平滑コンデンサＣ９６１及びバイパスコンデンサ９６２を介して接続されている。
The internal connection line Vcc971 extending from the Vcc terminal of the
平滑コンデンサＣ９６１は、電源の電圧波形を滑らかにするためのコンデンサであり、バイパスコンデンサＣＰ９６２は、電源の電圧のノイズを除去するためのコンデンサである。 The smoothing capacitor C961 is a capacitor for smoothing the voltage waveform of the power supply, and the bypass capacitor CP962 is a capacitor for removing noise of the power supply voltage.
このため、中継基板６００のＩ2ＣＩ／Ｏエクスパンダ６１５に供給される電源電圧は、平滑コンデンサＣ９６１により電圧が平滑化され、バイパスコンデンサ９６２によりノイズが除去されて、Ｉ2ＣＩ／Ｏエクスパンダ６１５に供給される。
For this reason, the power supply voltage supplied to the I 2 CI /
同じく、下流コネクタ６０２Ａ、６０２ＢのＶｃｃ端子から延びる内部接続線Ｖｃｃ９７３と、ＧＮＤ端子から延びる内部接続線ＧＮＤ９７４とは、平滑コンデンサＣ９６１及びバイパスコンデンサ９６２を介して接続されている。これによって、平滑化され、ノイズが除去された電圧が下流の装飾制御装置６１０に接続される接続線Ｖｃｃに印加される。
Similarly, the internal connection line Vcc973 extending from the Vcc terminal of the
図１０は、本発明の第１実施形態の装飾制御装置６１０の入出力に関する接続線の回路図である。
FIG. 10 is a circuit diagram of connection lines related to input / output of the
装飾制御装置６１０は、上流コネクタ６１１、Ｉ2ＣＩ／Ｏエクスパンダ６１５、及び下流コネクタ６１２を備える。
The
上流コネクタ６１１には、中継基板６００又は上流側の装飾制御装置６１０からバスが接続される。下流コネクタ６１２には、下流側の装飾制御装置６１０に接続するバスが接続される。
A bus is connected to the
上流コネクタ６１１のＳＤＡ端子と下流コネクタ６１２のＳＤＡ端子とは、内部接続線ＳＤＡ１０１１によって接続されている。また、上流コネクタ６１１のＳＣＬ端子と下流コネクタ６１２のＳＣＬ端子とは、内部接続線ＳＣＬ１０１２によって接続されている。
The SDA terminal of the
接続線ＳＤＡをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、内部接続線ＳＤＡ１０１１は分岐１００１で分岐し、分岐した内部接続線ＳＤＡ１０１１はＩ2ＣＩ／Ｏエクスパンダ６１５の図８Ａ及び図８に示すＳＤＡ端子に接続される。また、接続線ＳＣＬをＩ2ＣＩ／Ｏエクスパンダ６１５に接続するために、内部接続線ＳＣＬ１０１２は分岐１００２で分岐し、分岐した内部接続線ＳＣＬ１０１２はＩ2ＣＩ／Ｏエクスパンダ６１５の図８Ａ及び図８Ｂに示すＳＣＬ端子に接続される。
In order to connect the connection line SDA to the I 2 CI /
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の電源電圧となる電圧Ｖｃｃが供給されている。また、図１０では図示されていないが、Ｉ2ＣＩ／Ｏエクスパンダ６１５からは、当該装飾制御装置６１０に係わるＬＥＤ（装飾装置２００）を駆動する各ポート０〜１５の信号線（図８Ａ参照）が出力されている。
Note that the I 2 CI /
図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５が上流コネクタ６１１に接続された上流の装飾制御装置６１０又は中継基板６００に接続線ＳＤＡを介して出力する信号、及び上流コネクタ６１１に接続された上流の装飾制御装置６１０又は中継基板６００から図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線ＳＤＡ１０１１にはツェナダイオードＺＤ１０４１が接続されている。
The signal output from the I 2 CI /
具体的には、内部接続線ＳＤＡ１０１１は分岐１００３で分岐し、分岐した内部接続線ＳＤＡ１０１１はツェナダイオードＺＤ１０４１のカソード側に接続され、ツェナダイオードＺＤ１０４１のアノード側は接地されている。 Specifically, the internal connection line SDA1011 branches at a branch 1003, the branched internal connection line SDA1011 is connected to the cathode side of the Zener diode ZD1041, and the anode side of the Zener diode ZD1041 is grounded.
このため、内部接続線ＳＤＡ１０１１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ１０４１によって逃がされる。 For this reason, a voltage (for example, a pulsed noise signal) higher than a predetermined voltage applied to the internal connection line SDA1011 is released by the Zener diode ZD1041.
また、上流コネクタ６１１に接続される上流の装飾制御装置６１０又は中継基板６００から図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ１０１２にはツェナダイオードＺＤ９４２が接続されている。
Further, noise of a signal input from the upstream
具体的には、内部接続線ＳＣＬ１０１２は分岐１００４で分岐し、分岐した内部接続線ＳＣＬ１０１２はツェナダイオードＺＤ１０４２のカソード側に接続され、ツェナダイオードＺＤ１０４２のアノード側は接地されている。 Specifically, the internal connection line SCL1012 branches at a branch 1004, the branched internal connection line SCL1012 is connected to the cathode side of the Zener diode ZD1042, and the anode side of the Zener diode ZD1042 is grounded.
このため、内部接続線ＳＣＬ１０１２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ１０４２によって逃がされる。
For this reason, a voltage (for example, a pulsed noise signal) applied to the internal
図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５が下流コネクタ６１２に接続された下流の装飾制御装置６１０に接続線ＳＤＡを介して出力する信号、及び下流コネクタ６１２に接続された下流の装飾制御装置６１０から図１０に示す装飾制御装置のＩ2ＣＩ／Ｏエクスパンダ６１５へ接続線ＳＤＡを介して入力される信号のノイズを除去するために、内部接続線ＳＤＡ１０１１にはツェナダイオードＺＤ１０４３が接続されている。
The I 2 CI /
具体的には、内部接続線ＳＤＡ１０１１は分岐１００５で分岐し、分岐した内部接続線ＳＤＡ１０１１はツェナダイオードＺＤ１０４３のカソード側に接続され、ツェナダイオードＺＤ１０４３のアノード側は接地されている。
Specifically, the internal connection line SDA1011 branches at a
このため、内部接続線ＳＤＡ１０１１に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ１０４３によって逃がされる。 For this reason, a voltage (for example, a pulse noise signal) of a predetermined level or more applied to the internal connection line SDA1011 is released by the Zener diode ZD1043.
また、図１０に示す装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５から下流コネクタ６１２に接続された下流の装飾制御装置６１０へ接続線ＳＣＬを介して入力される信号のノイズを除去するために、内部接続線ＳＣＬ１０１２にはツェナダイオードＺＤ１０４４が接続されている。
Further, in order to remove noise of a signal input via the connection line SCL from the I 2 CI /
具体的には、内部接続線ＳＣＬ１０１２は分岐１００６で分岐し、分岐した内部接続線ＳＣＬ１０１２はツェナダイオードＺＤ１０４４のカソード側に接続され、ツェナダイオードＺＤ１０４４のアノード側は接地されている。
Specifically, the internal connection line SCL1012 branches at a
このため、内部接続線ＳＣＬ１０１２に印加された所定以上の電圧（例えば、パルス性のノイズ信号）は、ツェナダイオードＺＤ１０４４によって逃がされる。
For this reason, a voltage (for example, a pulse noise signal) applied to the internal
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５に電源電圧を供給する接続線Ｖｃｃに接続される上流コネクタ６１１のＶｃｃ端子から延びる内部接続線Ｖｃｃ１０７１と、上流コネクタ６１１のＧＮＤ端子から延び、接地されている内部接続線ＧＮＤ１０７２とは、平滑コンデンサＣ１０６１及びバイパスコンデンサ１０６２を介して接続されている。
The internal connection line Vcc1071 extending from the Vcc terminal of the
平滑コンデンサＣ１０６１は図９に示す平滑コンデンサＣ９６１と同じコンデンサであり、バイパスコンデンサＣＰ１０６２は図９に示すバイパスコンデンサ９６２と同じコンデンサである。
The smoothing capacitor C1061 is the same capacitor as the smoothing capacitor C961 shown in FIG. 9, and the bypass capacitor CP1062 is the same capacitor as the
また、下流コネクタ６１２のＶｃｃ端子から延びる内部接続線Ｖｃｃ１０７３と、ＧＮＤ端子から延びる内部接続線ＧＮＤ１０７４とは、平滑コンデンサＣ１０６１及びバイパスコンデンサ１０６２を介して接続されている。
Further, the internal
図１１は、本発明の第１の実施形態の演出制御装置５５０から装飾制御装置６１０に出力されるデータに含まれるスレーブアドレス１１００の説明図である。
FIG. 11 is an explanatory diagram of the
スレーブアドレス１１００は、上位３ビットからなる固定アドレス部１１０１及び下位５ビットからなる可変アドレス部１１０２を含む。
The
固定アドレス部１１０１は、「１１０」が予め設定されていて、Ｉ2ＣＩ／Ｏエクスパンダ６１５が変更できないアドレスである。
The fixed
可変アドレス部１１０２は、Ｉ2ＣＩ／Ｏエクスパンダ６１５に設定可能なアドレスであり、制御対象となるＩ2ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているパターンに対応した４ビットのＩ2ＣＩ／Ｏエクスパンダアドレス１１０３と、当該データが読み出し要求であるのか書き込み要求であるのかを示す１ビットのＲ／Ｗ識別データ１１０４と、が含まれる。
演出制御装置５５０から装飾制御装置６１０に出力される演出制御データは、書き込み要求であるので、Ｒ／Ｗ識別データ１１０４には、通常「０」が登録される。
Since the effect control data output from the
図１２は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダアドレステーブル１２００の説明図である。 FIG. 12 is an explanatory diagram of the I 2 CI / O expander address table 1200 according to the first embodiment of this invention.
Ｉ2ＣＩ／Ｏエクスパンダアドレステーブル１２００は、マスタＩＣ５７０によって管理されるテーブルである。Ｉ2ＣＩ／Ｏエクスパンダアドレステーブル１２００は、スレーブアドレス１２０１とＩ2ＣＩ／Ｏエクスパンダアドレス１２０２との対応関係を示している。
The I 2 CI / O expander address table 1200 is a table managed by the
スレーブアドレス１２０１には、演出制御装置５５０により送受信の対象として指定される装飾制御装置６１０のスレーブアドレスが格納されている。スレーブアドレスは、図１３で前述したように、上位３ビットからなる固定アドレス部と、４ビットのＩ2ＣＩ／Ｏエクスパンダアドレスと、１ビットのＲ／Ｗ識別データとを組み合わせて構成される。
The
Ｉ2ＣＩ／Ｏエクスパンダアドレス１２０２には、図８Ａや図８Ｂで前述したように、各スレーブアドレスに対応する４ビットのＩ2ＣＩ／Ｏエクスパンダアドレスが登録される。
In the I 2 CI /
ただし、Ｉ2ＣＩ／Ｏエクスパンダアドレスのうち、アドレス「１０００」及びアドレス「１０１１」は、各Ｉ2ＣＩ／Ｏエクスパンダ６１５を相互に識別するための固有のアドレスとしては使用できない。
However, among the I 2 CI / O expander addresses, the address “1000” and the address “1011” cannot be used as unique addresses for identifying the I 2 CI /
「１０００」は、すべての装飾制御装置６１０に対する指令を出力する場合に指定されるアドレス（オールコールアドレス）の電源投入時のデフォルト値として用いられる。「１０１１」はソフトウェアによって、マスタＩＣ５７０に接続されている全ての装飾制御装置６１０を無条件にリセットする場合に用いられる共通アドレスである。
“1000” is used as a default value at the time of power-on of an address (all call address) specified when outputting commands to all the
このように、装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５に設定可能な固有アドレスは１４個であるために、演出制御装置５５０は、１４個のＩ2ＣＩ／Ｏエクスパンダ６１５を制御できる。また、一つの装飾制御装置６１０は、ＰＯＲＴ０〜ＰＯＲＴ１５を備えるので、１６個（言い換えれば１６種類）のＬＥＤを制御できる。よって、演出制御装置５５０は、２２４個（言い換えれば２２４種類）のＬＥＤを制御できる。
As described above, since there are 14 unique addresses that can be set in the I 2 CI /
図１３は、本発明の第１の実施形態のＩ2ＣＩ／Ｏエクスパンダ６１５に備わる出力設定レジスタ６３５（図７参照）に割り当てられたワークレジスタを説明するための図である。
FIG. 13 is a diagram for explaining a work register assigned to the output setting register 635 (see FIG. 7) included in the I 2 CI /
Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５には、ワークレジスタ（デバイスレジスタ）と、コントロールレジスタ（制御レジスタ）とが割り当てられている。ワークレジスタは、Ｉ2ＣＩ／Ｏエクスパンダ６１５に対して予め定義されている設定を行うための情報や、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続されている演出装置（例えば、ＬＥＤ）の出力態様を特定するための情報を記憶するものである。また、コントロールレジスタは、ワークレジスタへのデータ書き込み手順を規定する情報を記憶するもである。
A work register (device register) and a control register (control register) are assigned to the
なお、図１３に示すように、ワークレジスタは、複数の情報を異なる記憶領域に分散して記憶する構成となっており、各記憶領域毎に異なるレジスタ番号が付与されている。 As shown in FIG. 13, the work register has a configuration in which a plurality of pieces of information are distributed and stored in different storage areas, and different register numbers are assigned to the respective storage areas.
レジスタ番号が「００ｈ」となる記憶領域には、「ＭＯＤＥ１」というレジスタ名が付与されており、また、レジスタ番号が「０１ｈ」となる記憶領域には、「ＭＯＤＥ２」というレジスタ名が付与されている。レジスタ番号「００ｈ」及び「０１ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、Ｉ2ＣＩ／Ｏエクスパンダ６１５の初期設定が行われる。
A register name “MODE1” is assigned to the storage area with the register number “00h”, and a register name “MODE2” is assigned to the storage area with the register number “01h”. Yes. When values are written in the storage areas of the register numbers “00h” and “01h”, the I 2 CI /
レジスタ番号が「０２ｈ」〜「１１ｈ」となる記憶領域には、「ＰＷＭ０」〜「ＰＷＭ１５」というレジスタ名が付与されている。レジスタ番号「０２ｈ」〜「１１ｈ」の記憶領域のいずれかに値が書き込まれると、Ｉ2ＣＩ／Ｏエクスパンダ６１５に接続される発光装置を構成する１６個のＬＥＤのうち、値が書き込まれたレジスタ番号に対応するＬＥＤの輝度が、書き込まれた値に基づいて調整される。例えば、レジスタ番号「０２ｈ」の記憶領域に値が書き込まれた場合には、図８Ａに示すポート０に接続されたＬＥＤ０の輝度が調整される。
Register names “PWM0” to “PWM15” are assigned to storage areas having register numbers “02h” to “11h”. When a value is written in any of the storage areas of register numbers “02h” to “11h”, the value is written out of the 16 LEDs constituting the light emitting device connected to the I 2 CI /
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＳＯＬ５６０が接続される場合には、役物駆動ＳＯＬ５６０が接続されるポートに対応するレジスタ番号の記憶領域には、役物駆動ＳＯＬ５６０を通電して作動するか、通電せずに未作動状態にするかを示す値が書き込まれる。
When the
また、Ｉ2ＣＩ／Ｏエクスパンダ６１５に役物駆動ＭＯＴ５６１が接続される場合には、役物駆動ＭＯＴ５６１が接続されるポートに対応するレジスタ番号の記憶領域には、役物駆動ＭＯＴ５６１の目標回転位置を示す値が書き込まれる。
When the
レジスタ番号が「１２ｈ」となる記憶領域には、「ＧＲＰＰＷＭ」というレジスタ名が付与され、レジスタ番号が「１３ｈ」となる記憶領域には、「ＧＲＰＦＲＥＱ」というレジスタ名が付与されている。レジスタ番号「１２ｈ」及び「１３ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、全体のＬＥＤ（１６個のＬＥＤ）の点滅パターンが設定される。 A register name “GRPPWM” is assigned to the storage area with the register number “12h”, and a register name “GRPFREQ” is assigned to the storage area with the register number “13h”. When a value is written in the storage areas of the register numbers “12h” and “13h”, a blinking pattern of all LEDs (16 LEDs) is set based on the written value.
具体的には、レジスタ番号「１２ｈ」の記憶領域に値が書き込まれた場合には、全体のＬＥＤのオン・オフ比率であるデューティサイクルが設定され、レジスタ番号「１３ｈ」の記憶領域に値が書き込まれた場合には、全体のＬＥＤの点滅周期が設定される。 Specifically, when a value is written in the storage area of the register number “12h”, the duty cycle that is the on / off ratio of the entire LED is set, and the value is stored in the storage area of the register number “13h”. When written, the blinking cycle of the entire LED is set.
レジスタ番号が「１４ｈ」となる記憶領域には、「ＬＥＤＯＵＴ０」というレジスタ名が付与されている。レジスタ番号「１４ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ０〜ＬＥＤ３の出力状態が設定される。
A register name “LEDOUT0” is given to the storage area where the register number is “14h”. When a value is written in the storage area of the register number “14h”, the output states of the
レジスタ番号が「１５ｈ」となる記憶領域には、「ＬＥＤＯＵＴ１」というレジスタ名が付与されている。レジスタ番号「１５ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ４〜ＬＥＤ７の出力状態が設定される。
A register name “LEDOUT1” is given to the storage area where the register number is “15h”. When a value is written in the storage area of the register number “15h”, the output states of the
レジスタ番号が「１６ｈ」となる記憶領域には、「ＬＥＤＯＵＴ２」というレジスタ名が付与されている。レジスタ番号「１６ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ８〜ＬＥＤ１１の出力状態が設定される。
A register name “LEDOUT2” is assigned to the storage area where the register number is “16h”. When a value is written in the storage area of the register number “16h”, the output states of the
レジスタ番号が「１７ｈ」となる記憶領域には、「ＬＥＤＯＵＴ３」というレジスタ名が付与されている。レジスタ番号「１７ｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、ＬＥＤ１２〜ＬＥＤ１５の出力状態が設定される。
A register name “LEDOUT3” is given to the storage area where the register number is “17h”. When a value is written in the storage area of the register number “17h”, the output states of the
レジスタ番号が「１８ｈ」〜「１Ａｈ」となる記憶領域には、「ＳＵＢＡＤＲ１」〜「ＳＵＢＡＤＲ３」というレジスタ名が付与されている。レジスタ番号「１８ｈ」〜「１Ａｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、第１サブアドレス〜第３サブアドレスが設定される。 Register names “SUBADR1” to “SUBADR3” are assigned to storage areas having register numbers “18h” to “1Ah”. When values are written in the storage areas of the register numbers “18h” to “1Ah”, the first subaddress to the third subaddress are set based on the written values.
レジスタ番号が「１Ｂｈ」となる記憶領域には、「ＡＬＬＣＡＬＬＡＤＲ」というレジスタ名が付与されている。レジスタ番号「１Ｂｈ」の記憶領域に値が書き込まれると、書き込まれた値に基づいて、オールコールアドレスが設定される。 A register name “ALLCALLADR” is given to the storage area whose register number is “1Bh”. When a value is written in the storage area of the register number “1Bh”, an all-call address is set based on the written value.
図１４は、本発明の第１の実施形態のマスタＩＣ５７０が接続線ＳＤＡ及び接続線ＳＣＬを介して出力するデータのスタート条件及びストップ条件の説明図である。
FIG. 14 is an explanatory diagram of a start condition and a stop condition for data output from the
接続線ＳＣＬは、データの非送信時に信号レベルがＨＩＧＨになっており、マスタＩＣ５７０は、装飾制御装置６１０にデータを出力する際に、接続線ＳＣＬの信号レベルをＬＯＷからＨＩＧＨに変化させ、装飾制御装置６１０が接続線ＳＤＡのデータを取り込むためのストローブ信号として作用させる。
The signal level of the connection line SCL is HIGH when data is not transmitted, and the
接続線ＳＤＡは、データの非送信時に信号レベルがＨＩＧＨになっており、接続線ＳＣＬのクロック信号に合わせて接続線ＳＤＡからデータが出力される。 The signal level of the connection line SDA is HIGH when data is not transmitted, and data is output from the connection line SDA in accordance with the clock signal of the connection line SCL.
マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることで、データの出力が開始することを示すスタート条件となる信号を出力する。
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＤＡ及び接続線ＳＣＬからスタート条件となる信号が入力されると、データの出力が開始することを把握する。
The I 2 CI /
マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＬＯＷからＨＩＧＨに変化させることで、データの出力が終了することを示すストップ条件を示す信号を出力する。
The
装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５は、ストップ条件が入力されると、データの出力が終了することを把握する。
The I 2 CI /
図１５は、本発明の第１の実施形態のマスタＩＣ５７０から出力されたデータが入力された装飾制御装置６１０が返答信号を出力するタイミングチャートである。
FIG. 15 is a timing chart at which the
装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベルの変化回数を計数し、接続線ＳＣＬのクロック信号に合わせて接続線ＳＤＡから入力されるデータを取り込む。
The
そして、装飾制御装置６１０は、スタート条件が成立してから接続線ＳＣＬの信号レベルの変化回数が９回に達する直前に、返答信号をマスタＩＣ５７０に接続線ＳＤＡを介して出力する。換言すると、装飾制御装置６１０は、接続線ＳＤＡから８ビット目のデータを取り込んだ後に、接続線ＳＣＬの信号レベルがＨＩＧＨからＬＯＷに変化することを契機に、返答信号を当該接続線ＳＤＡを介して出力する。
Then, the
なお、図に示すように、データの受信に成功したことを示す返答信号（ＡＣＫの返答信号）はＬＯＷレベルによって示され、データの受信に失敗したことを示す返答信号（ＮＡＣＫの返答信号、図ではＡＣＫ出力なしに相当）はＨＩＧＨレベルによって示される。 As shown in the figure, a response signal (ACK response signal) indicating that the data has been successfully received is indicated by a LOW level, and a response signal (NACK response signal, FIG. (Corresponding to no ACK output) is indicated by a HIGH level.
また、マスタＩＣ５７０は、スタート条件が成立してから接続線ＳＣＬの信号レベルが８回変化すると、接続線ＳＤＡを解放することによって、装飾制御装置６１０から返答信号の入力を待機する。そして、マスタＩＣ５７０は、接続線ＳＤＡを解放したまま、接続線ＳＣＬの信号レベルを変化させて、装飾制御装置６１０からの返答信号を取り込む。
Further, when the signal level of the connection line SCL changes eight times after the start condition is satisfied, the
図１６は、本発明の第１の実施形態のマスタＩＣ５７０が演出制御データを出力する場合の接続線ＳＤＡ及び接続線ＳＣＬの信号レベルのタイミングチャートである。
FIG. 16 is a timing chart of signal levels of the connection line SDA and the connection line SCL when the
まず、マスタＩＣ５７０は、データの出力を開始する場合には、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることによって、スタート条件を示す信号を出力し、これからデータを出力することを装飾制御装置６１０に通知する。
First, when starting output of data, the
次に、マスタＩＣ５７０は、合計７ビットからなる制御対象となる装飾制御装置６１０のスレーブアドレスを出力する。次に、マスタＩＣ５７０は、読み出し要求である書き込み要求であるかを示すデータを８ビット目に出力する。
Next, the
そして、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルが９回目にＨＩＧＨになるときに、装飾制御装置６１０から返答信号が入力されるので、ＡＣＫの返答信号であれば接続線ＳＤＡの信号レベルがＬＯＷに変化し、ＮＡＣＫの返答信号であれば接続線ＳＤＡの信号レベルがＨＩＧＨに変化する。
The
次に、マスタＩＣ５７０は、アドレスデータの出力後、データを、８の倍数となるビット数で出力する。マスタＩＣ５７０は、データの８ビット目を出力した後、ＡＣＫの返答信号が入力されるのを待ってデータの９ビット目を出力する。以降、８の倍数番目に相当するビットのデータを出力すると、ＡＣＫの返答信号が入力されるのを確認してから、（８の倍数＋１）番目のビットを出力し、全データが出力されるまで繰り返す。
Next, after outputting the address data, the
なお、マスタＩＣ５７０は、データの８の倍数番目となるビットを出力した後、所定時間経過してもＡＣＫの返答信号が入力されない場合には、データの送信に失敗したものとみなして、再度スタート条件を送信する。次いで、接続線ＳＤＡを介して、再度アドレスデータを出力し、ＡＣＫの返答信号を確認しながら、もう一度、データを１ビット目から出力する。
If the
また、マスタＩＣ５７０は、データの最後のビットのデータを出力した後、ＡＣＫの返答信号が入力されるのを待って、ストップ条件を示す信号を出力する。
The
なお、図１６では、スタート条件を示す信号を出力してからストップ条件を示す信号を出力するまでの間に、合計２４ビット（スレーブアドレス８ビット、データ１６ビット）のデータを出力しているが、２４ビット以上であってもよいし、２４ビット以下であってもよい。
In FIG. 16, a total of 24 bits (
図１７は、本発明の第１の実施形態のマスタＩＣ５７０が、スレーブの個別アドレスを指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣ５７０とＩ2ＣＩ／Ｏエクスパンダ６１５との間で授受されるデータのフォーマットを説明する図である。
FIG. 17 shows the
はじめに出力される８ビットのデータ１８０１には、データ送信の対象となる装飾制御装置６１０のアドレス「Ａ０〜Ａ６」と、当該データが読み出し要求であるのか書き込み要求であるのかを示す１ビットのＲ／Ｗ識別データとが含まれる。このアドレス「Ａ０〜Ａ６」のうち、「Ａ４〜Ａ６」は値「１１０」となる固定アドレス部であり、「Ａ０〜Ａ３」はＩ2ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているアドレスに相当する（図８参照）。なお、このデータ１８０１は、図１６における「ＡＤＲＥＳＳ」及び「Ｒ／Ｗ」に対応するものである。
The 8-
次に、出力される８ビットのデータ１８０２には、Ｉ2ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５（図７参照）に割り当てられているコントロールレジスタへの設定データが含まれる。このデータ１８０２は、図１６において１番目に送信される「ＤＡＴＡ」に対応するものである。
Next, the output 8-
ここで、コントロールレジスタについて説明する。コントロールレジスタは８ビットからなり、上位３ビット「ＡＩ０〜ＡＩ２」が出力設定レジスタ６３５のワークレジスタへの書き込み又は読み出し方法を指定する自動書込パラメータであり、下位５ビット「Ｄ０〜Ｄ４」がワークレジスタにおけるアクセス開始位置（書き込みを開始する先頭位置、又は読み出しを開始する先頭位置）を指定するレジスタアドレスである。
Here, the control register will be described. The control register consists of 8 bits, and the upper 3 bits “AI0 to AI2” are automatic write parameters for designating the writing or reading method to the work register of the
自動書込パラメータは、マスタＩＣ５７０によって、レジスタアドレスが指定するアクセス開始位置の領域のみをアクセス（オートインクリメントを禁止）するのか、指定するアクセス開始位置の領域に隣接する領域も含んでアクセス（オートインクリメントを許可）するのかを指定するパラメータであり、具体的には「０００」、「１００」、「１０１」、「１１０」、「１１１」の何れかの値を設定することができる。
The auto-write parameter is accessed by the
自動書込パラメータに「０００」の値を設定すると、オートインクリメントが禁止され、レジスタアドレスが指定するアクセス開始位置の領域のみにアクセスし、開始位置以外の領域にはアクセスしない。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域のみにアクセスし、他の記憶領域にはアクセスしない。 When a value of “000” is set in the automatic write parameter, auto-increment is prohibited, and only the area at the access start position specified by the register address is accessed, and the area other than the start position is not accessed. For example, if the register address is “10100”, only the storage area with the register number “14h” is accessed, and the other storage areas are not accessed.
自動書込パラメータに「１００」の値を設定すると、オートインクリメントが許可され、レジスタアドレスが指定するアクセス開始位置の領域にアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。そして、レジスタ番号が最終の「１Ｂｈ」となる記憶領域にアクセスした後は、レジスタ番号が「００ｈ」となる記憶領域にアクセスし、再度、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域（即ち、全ての領域）に、繰り返しアクセスする。 When the value of “100” is set in the auto-write parameter, auto-increment is permitted, and after accessing the area at the access start position specified by the register address, the area is accessed in order while moving the area in the direction of increasing the register number. repeat. Then, after accessing the storage area where the register number is “1Bh” at the end, the storage area where the register number is “00h” is accessed and accessed again sequentially while moving the area in the direction in which the register number increases. repeat. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →→→ “1Bh” → “00h” → “01h” →... (Ie, all areas) are repeatedly accessed.
自動書込パラメータに「１０１」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。但し、一旦、レジスタ番号が「１１ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「０２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「０２ｈ」〜「１１ｈ」となる区間の記録領域（ＬＥＤの輝度調整に関する領域）に繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そして、レジスタ番号が「１１ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「０２ｈ」→「０３ｈ」→・・→「１１ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域に、繰り返しアクセスする。 When the value of “101” is set in the automatic write parameter, the register number is set after accessing the area of the access start position specified by the register address, as in the case of setting the value of “100” in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area where the register number is “11h” is accessed, the storage area where the register number is “02h” is accessed, and thereafter the section where the register numbers are “02h” to “11h”. The recording area (area related to LED brightness adjustment) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →→→ “1Bh” → “00h” → “01h” →... After accessing the storage area where the register number is “11h”, the area where the register number is “02h” → “03h” → ··· “11h” → “02h” → “03h” → ··· , Repeatedly access.
自動書込パラメータに「１１０」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。但し、一旦、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「１２ｈ」〜「１３ｈ」となる区間の記録領域（ＬＥＤの点滅周期に関する領域）を繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そして、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１２ｈ」→「１３ｈ」→「１２ｈ」→「１３ｈ」→・・となる領域に、繰り返しアクセスする。 When the value “110” is set in the automatic write parameter, the register number is set after accessing the area of the access start position specified by the register address, as in the case where the value “100” is set in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area where the register number is “13h” is accessed, the storage area where the register number is “12h” is accessed, and thereafter the section where the register numbers are “12h” to “13h”. The recording area (area related to the LED blinking cycle) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →→→ “1Bh” → “00h” → “01h” →... Then, after accessing the storage area where the register number is “13h”, the area where the register number is “12h” → “13h” → “12h” → “13h” →.
自動書込パラメータに「１１１」の値を設定すると、自動書込パラメータに「１００」の値を設定した場合と同様に、レジスタアドレスが指定するアクセス開始位置の領域にアクセスした後は、レジスタ番号が増加する方向に領域を移動しながら順にアクセスを繰り返す。但し、一旦、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「０２ｈ」となる記憶領域にアクセスし、以降、レジスタ番号が「０２ｈ」〜「１３ｈ」となる区間の記録領域（ＬＥＤの輝度及び点滅周期に関する領域）に繰り返しアクセスする。例えば、レジスタアドレスが「１０１００」であれば、レジスタ番号が「１４ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「１５ｈ」→「１６ｈ」→・・→「１Ｂｈ」→「００ｈ」→「０１ｈ」→・・となる領域に、順にアクセスする。そして、レジスタ番号が「１３ｈ」となる記憶領域にアクセスした後は、レジスタ番号が「０２ｈ」→「０３ｈ」→・・→「１３ｈ」→「０２ｈ」→「０３ｈ」→・・となる領域に、繰り返しアクセスする。 When the value of “111” is set in the automatic write parameter, the register number is set after accessing the area of the access start position specified by the register address, as in the case of setting the value of “100” in the automatic write parameter. Access is repeated in order while moving the area in the direction of increasing. However, once the storage area where the register number is “13h” is accessed, the storage area where the register number is “02h” is accessed, and thereafter the section where the register numbers are “02h” to “13h”. The recording area (area related to the LED brightness and blinking cycle) is repeatedly accessed. For example, if the register address is “10100”, after accessing the storage area where the register number is “14h”, the register number is “15h” → “16h” →→→ “1Bh” → “00h” → “01h” →... After accessing the storage area where the register number is “13h”, the area where the register number is “02h” → “03h” → ··· “13h” → “02h” → “03h” → ··· , Repeatedly access.
図１７に戻り、コントロールレジスタへの設定データ１８０２に続いて、ワークレジスタへの設定データ１８０３が出力される。この設定データ１８０３は、図１６において２番目以降に送信される「ＤＡＴＡ」に対応するものである。
Returning to FIG. 17, the setting
自動書込パラメータを「０００」とした場合には、この設定データ１８０３は、レジスタアドレスが指定する１箇所の記憶領域を更新するために必要な８ビットのデータとなる。自動書込パラメータを「０００」以外の値とした場合には、この設定データ１８０３は、レジスタアドレスが指定する記憶領域を先頭に、複数の領域を繰り返し更新するために必要な８の倍数となるビットのデータとなる。
When the automatic writing parameter is “000”, the setting
図１８は、本発明の第１の実施形態のマスタＩＣ５７０が、スレーブの個別アドレスを指定して装飾制御装置６１０に演出制御データを設定する場合において、マスタＩＣ５７０とＩ2ＣＩ／Ｏエクスパンダ６１５との間で授受される演出制御データに具体的な数値を適用したものである。本図では、オートインクリメントを禁止して、ワークレジスタの１箇所の記憶領域だけを更新する演出制御データを例示しており、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態を更新する場合を想定している。
FIG. 18 shows the
まず、はじめに出力される８ビットのデータ１９０１には、送信先の装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５のスレーブアドレスを示す「１１０１１００」が割り当てられている。
First, “1101100” indicating the slave address of the I 2 CI /
次に出力される８ビットのデータ１９０２には、自動書込パラメータ、及びＬＥＤの出力データを設定するために割り当てられているＩ2ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５のコントロールレジスタに設定される値が含まれる。
The 8-
ここでは、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態を設定するので、レジスタアドレスにはＬＥＤＯＵＴ０（アドレス＝１０１００）を指定することにする。
Here, since the light emission state of the LED connected to the PORT0 terminal to the PORT3 terminal of the I 2 CI /
なお、自動書込パラメータには、オートインクリメントを禁止するために「０００」が指定されている。 Note that “000” is designated in the auto-write parameter to prohibit auto-increment.
次に、出力される８ビットのデータ１９０３には、送信先の装飾制御装置６１０によって制御される装飾装置６２０の発光態様を設定するデータが含まれる。具体的には、ＬＥＤＯＵＴ０レジスタに設定されるデータが割り当てられている。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子に接続されるＬＥＤの発光状態（点灯、消灯、点滅など）が指定され、指定された状態でＬＥＤが発光する。
Next, the output 8-
このようにして、Ｉ2ＣＩ／Ｏエクスパンダ６１５のＰＯＲＴ０端子〜ＰＯＲＴ３端子のＬＥＤの発光状態が制御されるが、Ｉ2ＣＩ／Ｏエクスパンダ６１５の他のＰＯＲＴ端子（ＰＯＲＴ４〜ＰＯＲＴ１５）も、コントロールレジスタに書き込むデータ１９０２の値を指定して、出力データ１９０３を設定することで制御可能である。ＰＯＲＴ端子に、モーターやソレノイドが接続されていても、同様に制御される。
In this way, the light emission state of the LED PORT0 terminal ~PORT3 terminal I 2 CI /
図１９は、本発明の第１の実施形態の演出制御データの別の形態を説明する図である。本図では、オートインクリメントを許可して、ワークレジスタの全ての記憶領域を更新する場合を想定しており、演出制御データに含まれる各データの送信順序を規定している。 FIG. 19 is a diagram illustrating another form of effect control data according to the first embodiment of this invention. In this figure, it is assumed that auto-increment is permitted and all storage areas of the work register are updated, and the transmission order of each data included in the presentation control data is defined.
まず、マスタＩＣ５７０は、制御対象となる装飾制御装置６１０の個別アドレスを特定可能な８ビットのデータ（図１８のデータ１９０１と同一フォーマットのデータ）を送信する。
First, the
次に、マスタＩＣ５７０は、制御対象のＩ2ＣＩ／Ｏエクスパンダ６１５の出力設定レジスタ６３５のコントロールレジスタに設定されるデータ（図１８のデータ１９０２と同一フォーマットのデータ）を送信する。本図においては、オートインクリメントを許可してワークレジスタの全ての記憶領域を更新するため、自動書込パラメータには「１００」が指定され、書き込み先又は読み出しの開始位置を指定するレジスタアドレスには、ワークレジスタの先頭領域となる「００ｈ」が指定される。
Next, the
このため、コントロールレジスタ設定値を受信した後の制御対象となる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５においては、レジスタ番号が「００ｈ」の記憶領域（ＭＯＤＥ１レジスタ）が最初に更新されることになる。
For this reason, in the I 2 CI /
次いで、マスタＩＣ５７０は、コントロールレジスタ設定値の送信後、ＭＯＤＥ１レジスタに書き込む値（合計８ビット）を送信する。Ｉ2ＣＩ／Ｏエクスパンダ６１５は、当該書き込み値を受信するとＭＯＤＥ１レジスタの値を更新し、レジスタ番号をインクリメントして次の「０１ｈ」の記憶領域（ＭＯＤＥ２レジスタ）を更新するための準備をする。
Next, after transmitting the control register set value, the
次いで、マスタＩＣ５７０は、ＭＯＤＥ２レジスタに書き込む値（合計８ビット）を送信し、以降、レジスタ番号が「０２ｈ」〜「１Ｂｈ」となる残りの記憶領域のレジスタに対して、順に設定値を送信する。Ｉ2ＣＩ／Ｏエクスパンダ６１５は、当該書き込み値を受信する毎に対応するレジスタの値を更新し、レジスタ番号をインクリメントして次の記憶領域を更新するための準備を繰り返すことで、ワークレジスタに割り当てられた「００ｈ」〜「１Ｂｈ」の全てのレジスタの値が更新される。
Next, the
なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、ワークレジスタの最終となる「１Ｂｈ」の記憶領域を更新すると、レジスタ番号は「００ｈ」に変更して、ＭＯＤＥ１レジスタの更新を待つ状態となる。
When the I 2 CI /
図２０は、本発明の第１の実施形態のマスタＩＣ５７０がＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するときに、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ送信される初期化指示データのデータフォーマットを説明する図である。
20, when the master IC570 of the first embodiment of the present invention initializes the I 2 CI /
演出制御装置５５０のＣＰＵ５５１がマスタＩＣ５７０に対して装飾制御装置６１０の初期化を行うように指示すると、マスタＩＣ５７０は、配下に接続している全ての装飾制御装置６１０に初期化指示データを送信する。
When the
はじめに出力される８ビットのデータ２００１には、図１８に示す固定アドレス「１１０」と、共通アドレスであるリセットアドレス「１０１１」（図１２参照）とが含まれる。なお、このデータ２００１は、図１６における「ＡＤＲＥＳＳ」に対応するものであり、「Ｒ／Ｗ」のビットには、書き込みを示す「０」が設定される。 First, the 8-bit data 2001 output includes a fixed address “110” shown in FIG. 18 and a reset address “1011” (see FIG. 12), which is a common address. This data 2001 corresponds to “ADDRESS” in FIG. 16, and “0” indicating writing is set in the bit of “R / W”.
次に出力される８ビットのデータ２００２では、第１所定値「１０１００１０１」が出力さて、次に出力される８ビットのデータ２００３では、第２所定値「０１０１１０１０」が出力される。なお、このデータ２００２は、図１６において１番目に送信される「ＤＡＴＡ」に対応し、データ２００３は、図１６において２番目に送信される「ＤＡＴＡ」に対応する。
In the next 8-
マスタＩＣ５７０に接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５は、リセットアドレス、第１所定値、及び第２所定値から構成される初期化指示データを受信すると、自身の初期化を行う。
When all the I 2 CI /
リセットアドレスの出力後に、第１所定値及び第２所定値を出力するようにしたのは、マスタＩＣ５７０がリセットアドレス「１０１１」を送信していないにもかかわらず、ノイズなどの影響で、Ｉ2ＣＩ／Ｏエクスパンダ６１５が誤ってリセットアドレス「１０１１」を取り込んでしまい、誤ったタイミングで初期化が行われることを防止するためである。
After the output of the reset address, to that outputs a first predetermined value and second predetermined value, even though the master IC570 is not sending a reset address "1011", the influence such as noise, I 2 This is to prevent the CI /
また、リセットアドレスは、個別アドレスとは異なって、全て（換言すれば複数）のＩ2ＣＩ／Ｏエクスパンダ６１５に共通なアドレスである。そのため、リセットアドレスを含んだ初期化指示データを１回送信するだけで、全て（複数）のＩ2ＣＩ／Ｏエクスパンダ６１５を選択して初期化することになるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５を個別に選択して初期化を指示する方法と比較すると、高速に初期化を指示することが可能となる。
Further, the reset address is an address common to all (in other words, a plurality) I 2 CI /
なお、図２０では、第１所定値と第２所定値とを異なる値としたが、同じ値であってもよい。また、第１所定値及び第２所定値のいずれかが１回送信されるようにしてもよい。 In FIG. 20, the first predetermined value and the second predetermined value are different from each other, but may be the same value. Further, either the first predetermined value or the second predetermined value may be transmitted once.
図２１は、本発明の第１の実施形態の異常判定テーブル２１００を説明する図である。 FIG. 21 is a diagram illustrating the abnormality determination table 2100 according to the first embodiment of this invention.
異常判定テーブル２１００は、演出制御装置５５０のＲＡＭ５５３に格納される。異常判定テーブル２１００は、演出制御装置５５０のマスタＩＣ５７０と当該マスタＩＣ５７０に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５との接続状態を監視するものであり、接続状態の確認結果に対応して、該当するＩ2ＣＩ／Ｏエクスパンダ６１５に対応した後述のエラーフラグ２１０５が設定される。
The abnormality determination table 2100 is stored in the
異常判定テーブル２１００は、Ｉ／Ｏエクスパンダアドレス２１０１、スレーブアドレス２１０２、エラーカウンタ２１０３、比較値２１０４、及びエラーフラグ２１０５を含む。
The abnormality determination table 2100 includes an I /
Ｉ／Ｏエクスパンダアドレス２１０１は、マスタＩＣ５７０に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５のＡ０〜Ａ３の端子に設定されているアドレス（図８参照）に対応している。
The I /
スレーブアドレス２１０２には、図１２に示すＩ2ＣＩ／Ｏエクスパンダアドレステーブル１２００に登録されているスレーブアドレスが登録される。
In the
エラーカウンタ２１０３は、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５への演出制御データの送信に対して、Ｉ2ＣＩ／Ｏエクスパンダ６１５からのＡＣＫが受信できたか否かを監視した際に、このＡＣＫの受信に２回連続して失敗するとインクリメントされるものである。
When the
比較値２１０４には所定値が登録される。エラーフラグ２１０５には、当該エントリのＩ2ＣＩ／Ｏエクスパンダ６１５との接続状態に異常が発生したか否かを示すエラーフラグが登録される。
A predetermined value is registered in the
具体的には、インクリメントされたエラーカウンタ２１０３の値が、比較値２１０４に登録された所定値に達した場合に、エラーフラグ２１０５にＯＮが設定されて当該エントリのＩ2ＣＩ／Ｏエクスパンダ６１５に異常が発生したことが登録される。
Specifically, when the incremented value of the
なお、Ｉ／Ｏエクスパンダアドレス２１０１に登録された「０１１０」のＩ2ＣＩ／Ｏエクスパンダ６１５は、図８Ｂに示すように、役物駆動ＳＯＬ５６０や役物駆動ＭＯＴ５６１といった可動装置を制御している。そこで、このＩ2ＣＩ／Ｏエクスパンダ６１５を備える装飾制御装置６１０を、可動制御装置（可動グループ単位制御手段）ということにする。
Note that the “0110” I 2 CI /
一方、Ｉ／Ｏエクスパンダアドレス２１０１に登録された「０１１０」以外のＩ2ＣＩ／Ｏエクスパンダ６１５は、図８Ａに示すように、ＬＥＤ等の発光装置を制御している。そのため、このＩ2ＣＩ／Ｏエクスパンダ６１５を備える装飾制御装置６１０を、前述の可動制御装置と区別するために、発光制御装置（発光グループ単位制御手段）ということにする。
On the other hand, the I 2 CI /
図２１では、可動制御装置（Ｉ／Ｏエクスパンダアドレス２１０１に登録された値が「０１１０」）のエントリが存在せず、発光制御装置のエントリのみが登録されている。
In FIG. 21, there is no entry for the movable control device (the value registered in the I /
可動制御装置に異常が発生している場合には、役物駆動ＭＯＴ５６１が回転しすぎて、可動役物６０が動作可能な範囲を超えて可動してしまい、可動役物６０及び可動役物付近の部材を破損してしまうことを防止するため、発光制御装置よりも短時間で異常判定する必要がある。そのため、可動制御装置の接続監視タイミングと発光制御装置の接続監視タイミングとが異なるので、換言すると、可動制御装置の接続監視の構成と発光制御装置の接続監視の構成とが異なるので、異常判定テーブル２１００から可動制御装置のエントリが除外されているのである。
When an abnormality occurs in the movable control device, the
具体的には、本実施形態では、後述するように、発光制御装置のデータ出力処理（図２２参照）は、ＶＤＰ割込（約３３．３ｍｓ周期）に同期して実行されるようし、可動制御装置のデータ出力処理をタイマ割込（２ｍｓ周期）に同期して実行されるようにしている。 Specifically, in this embodiment, as will be described later, the data output process (see FIG. 22) of the light emission control device is executed in synchronization with the VDP interrupt (approximately 33.3 ms cycle), and is movable. The data output process of the control device is executed in synchronization with the timer interrupt (2 ms cycle).
前述したように、マスタＩＣ５７０から、発光制御装置に備えられるＩ2ＣＩ／Ｏエクスパンダ６１５への２回目の演出制御データの送信に対して、当該Ｉ2ＣＩ／Ｏエクスパンダ６１５からのＡＣＫが受信できなければ、エラーカウンタ２１０３がインクリメントされる。
As described above, in response to the second transmission of the effect control data from the
したがって、発光制御装置に異常が発生している場合には、データ出力処理の実行周期が３３ｍｓで、比較値２１０４が「３００」であるので、３３．３ｍｓ×３００≒１０ｓで発光制御装置に異常が発生したことを検出する。
Therefore, when an abnormality has occurred in the light emission control device, the execution period of the data output process is 33 ms and the
なお、可動制御装置に異常が発生している場合には、データ出力処理の実行周期が２ｍｓであり、後述するように、次の実行周期を待つことなく、異常が発生したことを検出するので、極めて短時間（２ｍｓ程度の時間）で可動制御装置に異常が発生したことを検出できる。 When an abnormality has occurred in the movable control device, the data output processing execution cycle is 2 ms, and as will be described later, it is detected that an abnormality has occurred without waiting for the next execution cycle. It is possible to detect that an abnormality has occurred in the movable control device in a very short time (about 2 ms).
このため、可動制御装置のエラー判定が発光制御装置のエラー判定よりも頻繁に行われ、可動制御装置に異常が発生したことを発光制御装置に異常が発生したことよりも早く検出することができるので、可動役物６０が動作可能な範囲を超えて可動してしまい、可動役物６０及び可動役物付近の部材を破損してしまうことを防止できる。
For this reason, the error determination of the movable control device is performed more frequently than the error determination of the light emission control device, and it is possible to detect that an abnormality has occurred in the movable control device earlier than the abnormality has occurred in the light emission control device. Therefore, it is possible to prevent the
これに対して、ＬＥＤ等の発光装置は、誤動作によって破損する恐れが少ないため、発光制御装置に関する異常判定に時間を要しても問題が生じることはない。 On the other hand, a light emitting device such as an LED is less likely to be damaged due to a malfunction, and therefore no problem occurs even if it takes time to determine an abnormality related to the light emission control device.
従って、異常判定を短時間で行う必要がある装飾制御装置６１０に限定して判定の周期を短縮し、他の装飾制御装置６１０の異常判定を余裕のある周期で行うので、処理負担のバランスを考慮した異常判定処理を実行することが可能となる。
Therefore, the determination cycle is limited to the
図２２は、本発明の第１実施形態の演出制御装置５５０による処理のフローチャートである。
FIG. 22 is a flowchart of processing by the
図２２に示す演出制御装置５５０の処理は、演出制御装置５５０のＣＰＵ５５１によって実行される。
The processing of the
演出制御装置５５０は、演出制御装置５５０に電源が投入されると、まずステップ２２０１〜２２１０の処理を実行した後、ＶＤＰ５５６から画像更新周期と同期する同期信号（例えば、３３ｍｓ秒周期の同期信号）がＣＰＵ５５１に入力されるまで待機する。そして、以降は、ＶＤＰ５５６から画像更新周期と同期する同期信号がＣＰＵ５５１に入力される毎に、ステップ２２０４〜２２１０の処理を繰り返し実行する。
When the
まず、演出制御装置５５０は、演出制御装置５５０のＲＡＭ５５３を初期化する（２２０１）。このとき、当該演出制御装置５５０への電源投入時を基点として、ＣＰＵ５５１からＶＤＰ５５６や音ＬＳＩ５５７に出力される、初回の制御データも生成される。
First, the
次に、演出制御装置５５０は、マスタＩＣ５７０、及びマスタＩＣ５７０に接続された装飾制御装置６１０、を初期化するＩ2Ｃ初期リセット処理を実行する（２２０２）。Ｉ2Ｃ初期リセット処理は、図２３で詳細を説明する。このＩ2Ｃ初期リセット処理が実行されると、役物駆動ＭＯＴ５６１、及び役物駆動ＳＯＬ５６０の初期化動作も開始される。
Next, the
そして、演出制御装置５５０は、ＶＤＰ５５６から画像更新周期と同期する同期信号（ＶＤＰ割込）、及びタイマ割込の受け入れを許可する（２２０３）。
Then, the
そして、演出制御装置５５０は、表示装置５３に画像を表示するために、ＶＤＰ５５６に画像を表示させる指令となるデータを出力し（２２０４）、スピーカ３０から音を遊技状態に応じて出力させるために、音制御データを音ＬＳＩ５５７に出力し、音ＬＳＩ５５７に音制御データに基づいてスピーカ３０から音を出力させる（２２０５）。
Then, in order to display the image on the
次に、演出制御装置５５０は、発光制御装置に演出制御データをマスタＩＣ５７０から出力する発光制御スレーブ出力処理を実行する（２２０６）。発光制御スレーブ出力処理は、図２５で詳細を説明する。
Next, the
そして、演出制御装置５５０は、ＶＤＰ５５６に次に出力されるデータを編集し（２２０７）、音ＬＳＩ５５７に次に出力される音制御データを編集し（２２０８）、各グループの発光制御装置に次に出力される演出制御データを編集する（２２０９）。
Then, the
次に、演出制御装置５５０は、異常判定テーブル２１００を参照して、すべての発光制御装置のエラーフラグ２１０５がＯＮになっている場合にリセット条件が成立したとみなし、マスタＩＣ５７０、役物駆動ＭＯＴ５６１、マスタＩＣ５７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５、及び役物駆動ＳＯＬ５６０の初期化を指示するＩ2Ｃ随時リセット処理を実行し（２２１０）、その後、ＶＤＰ５５６から同期信号がＣＰＵ５５１に入力されるまで待機する。Ｉ2Ｃ随時リセット処理は、図２７で詳細を説明する。
Next, the
図２２による処理では、表示装置５３の画像を更新する周期と同期して、演出制御装置５５０のマスタＩＣ５７０から装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５へ演出制御データを送信し、Ｉ2ＣＩ／Ｏエクスパンダ６１５は受信した演出制御データに基づいて装飾装置６２０を制御するので、表示装置５３における演出と装飾装置６２０における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。
In the process according to FIG. 22, in synchronization with the cycle of updating the image on the
また、表示装置５３の画像を更新する周期と同期してマスタＩＣ５７０から送信された演出制御データが装飾制御装置６１０で受信されると、その都度、Ｉ2ＣＩ／Ｏエクスパンダ６１５によってワークレジスタの値が更新される。そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。
Also, whenever the
また、表示装置５３の画像を更新する周期と同期して、ステップ２２１１の処理で実行されるエラー判定処理を実行するので、エラー判定の実行頻度を適切にできる、つまり、エラー判定処理の実行頻度が多すぎると、演出制御装置５５０のＣＰＵ５５１の処理負荷が増大してしまい、逆に、エラー判定処理の実行頻度が少なすぎると、異常が発生したことを適切に検出できなくなってしまうことになるので、適度な頻度でエラー判定を行うことにより処理の不具合を防止することができる。
In addition, since the error determination process executed in the process of step 2211 is executed in synchronization with the cycle of updating the image of the
図２３は、本発明の第１実施形態のＩ2Ｃ初期リセット処理のフローチャートである。 FIG. 23 is a flowchart of the I 2 C initial reset process according to the first embodiment of this invention.
Ｉ2Ｃ初期リセット処理は、演出制御装置５５０への電源投入の直後に、マスタＩＣ５７０、マスタＩＣ５７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５の初期化を指示する処理であり、図２２に示すステップ２２０２の処理で実行される。なお、当該処理中にて、役物駆動ＭＯＴ５６１、及び役物駆動ＳＯＬ５６０の初期化動作の開始が指示される
まず、演出制御装置５５０のＣＰＵ５５１は、初期化中であることを示すリセット要求フラグを設定し（２３０１）、入出力Ｉ／Ｆ５５８とＮＯＲゲート回路５９０とを介してリセットパルスをマスタＩＣ５７０へ入力し、マスタＩＣ５７０をハード的に初期化（ハードリセット）する（２３０２）。
The I 2 C initial reset process is a process for instructing initialization of all the I 2 CI /
ハードリセットとは、マスタＩＣ５７０の図示しないリセット回路にマスタＩＣ５７０のＲＥＳＥＴ端子が接続されており、ＲＥＳＥＴ端子に印加される電圧が所定時間ローレベルに保持されることによって、マスタＩＣ５７０のリセット回路がマスタＩＣ５７０自身をリセットすることをいう。なお、このＲＥＳＥＴ端子は、本実施形態における初期化信号入力指示端子として機能している。
In the hard reset, the reset circuit (not shown) of the
本実施形態では、このＲＥＳＥＴ端子に印加されるリセット信号が、前述したように、演出制御装置５５０に備わっている他の回路にも接続されている。この他の回路とは、例えば、ＶＤＰ５５６や音ＬＳＩ５５７などであり、演出制御装置５５０に電源が投入されて起動したときに、ＣＰＵ５５１により初期化されるものである。従って、電源投入時には、ハードリセットによって、マスタＩＣ５７０とともに、これらの回路もあわせて初期化できるため、処理の高速化が期待できる。
In the present embodiment, the reset signal applied to the RESET terminal is also connected to other circuits provided in the
次に、演出制御装置５５０は、マスタＩＣ５７０に接続されたすべての装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するために、マスタＩＣ５７０から初期化指示データを出力するスレーブリセット処理を実行する（２３０３）。スレーブリセット処理は、図２４で詳細を説明する。
Next, the
次に、演出制御装置５５０は、ステップ２３０２の処理、及びステップ２３０３の処理でマスタＩＣ５７０及びＩ2ＣＩ／Ｏエクスパンダ６１５の初期化が完了したので、リセット要求フラグを解除する（２３０４）。そして、演出制御装置５５０は、役物駆動ＭＯＴ５６１が初期化中であることを示すモータ初期化フラグを設定する（２３０５）。なお、役物駆動ＭＯＴ５６１の初期化とは、役物駆動ＭＯＴ５６１の回転軸を初期位置に戻す処理であり、図２８に示すタイマ割込処理で行われる。
Next, since the initialization of the
次に、演出制御装置５５０は、役物駆動ＭＯＴ５６１を初期化する場合に役物駆動ＭＯＴ５６１に出力されるモータ出力データをＲＡＭ５５３に設定する（２３０６）。そして、演出制御装置５５０は、役物駆動ＳＯＬ５６０を初期化するために、役物駆動ＳＯＬ５６０の通電状態を非通電状態にするオフデータを役物駆動ＳＯＬ５６０に出力し（２３０７）、図２２に示すステップ２２０３の処理に進む。なお、役物駆動ＳＯＬ５６０の初期化とは、役物駆動ＳＯＬ５６０の通電状態を非通電状態にすることである。
Next, the
なお、ＣＰＵ５５１は、入出力Ｉ／Ｆ５５８とＮＯＲゲート回路５９０とを介してリセットパルスをマスタＩＣ５７０へ入力し、マスタＩＣ５７０をハード的にリセットするとしたが、ＣＰＵ５５１から、バス５６３を介してリセットレジスタ５７３に情報を書き込むことにより、マスタＩＣ５７０をソフト的にリセットしてもよい。
The
図２４は、本発明の第１実施形態のスレーブリセット処理のフローチャートである。 FIG. 24 is a flowchart of slave reset processing according to the first embodiment of this invention.
スレーブリセット処理は、Ｉ2ＣＩ／Ｏエクスパンダ６１５を初期化するための初期化指示データをＩ2ＣＩ／Ｏエクスパンダ６１５に送信する処理であり、図２３に示すステップ２３０３の処理、及び図２７に示すステップ２７０６の処理で実行される。
Slave reset process is a process of transmitting an initialization instruction data for initializing the I 2 CI /
初期化指示データは、マスタＩＣ５７０からバイトモードで送信される。バイトモードでは、マスタＩＣ５７０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１バイト送信する毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し、ＡＣＫ及びＮＡＣＫの何れを受信した場合でも、割込信号をＣＰＵ５５１に出力する。つまり、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ１バイトのデータを送信することが完了すれば、ＡＣＫ／ＮＡＣＫの受信に拘らず、必ず、マスタＩＣ５７０からＣＰＵ５５１へ割込信号が出力される。
The initialization instruction data is transmitted from the
まず、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スタート条件を示す信号レベルに変化させる（２４０１）。
First, the
次に、ＣＰＵ５５１は、リセットアドレス（図２０参照）を示す１バイト分のデータを出力用ＢＵＦ５７２に設定する（２４０２）。
Next, the
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バイトモード用の監視タイマの起動を開始する（２４０３）。以降、この監視時間をバイトモード監視時間ということにする。
Then, the
ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経過しても、マスタＩＣ５７０から割込信号を受け付けていない場合には、タイムアウトが発生したとして、データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２４１５）、その後、ステップ２４０１の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、初期化指示データを初めのデータから送信する。
If the
次に、マスタＩＣ５７０は、ステップ２４０２の処理で出力用バッファ５７２に設定されたリセットアドレスをＩ2ＣＩ／Ｏエクスパンダ６１５に出力する（２４０４）。マスタＩＣ５７０は、このリセットアドレスを出力する際に、一旦、ドライバ５７６Ａをオフさせて接続線ＳＤＡを解放する（ハイレベルに変化させる）動作を行う。そして、接続線ＳＤＡが解放されていない場合（ドライバ５７６Ａをオフしても、接続線ＳＤＡがハイレベルにならずロウレベルのままで維持されているとき）には、このリセットアドレスの出力は、接続線ＳＤＡが開放される（接続線ＳＤＡがハイレベルになる）まで待機する。
Next, the
次に、マスタＩＣ５７０は、１バイト分のデータ出力完了から、所定時間（前述したバイトモード監視時間よりも短い監視時間となっている）以内にＡＣＫの返答信号がマスタＩＣ５７０に入力されたか否かを確認する（２４０５）。
Next, the
そして、マスタＩＣ５７０は、ステップ２４０５の処理の確認結果に基づいて、データが出力されてから所定時間以内にＡＣＫの返答信号が入力されているか否かを判定する（２４０６）。
The
ステップ２４０６の処理で、データが出力されてから所定時間以内にＡＣＫの返答信号が入力されていないと判定された場合、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＮＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（２４０７）。
If it is determined in
次いで、ＣＰＵは、データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２４１５）、その後、ステップ２４０１の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、初期化指示データを再度出力する。
Next, in order to interrupt data transmission, the CPU causes the
ステップ２４０６の処理で、データが出力されてから所定時間以内にＡＣＫの返答信号が入力されたと判定された場合、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（２４０８）。
If it is determined in
そして、ＣＰＵ５５１は、初期化指示データを構成する３種類のデータ（図２０に示す、リセットアドレスを含むデータ２００１、第１所定値のデータ２００２、及び第２所定値のデータ２００３）をすべて出力したか否かを判定する（２４０９）。なお、これらのデータは出力順序が予め定められているので、ステップ２４０９の処理では、第２所定値のデータ２００３が出力された直後か否かを判定すればよい。
The
ステップ２４０９の処理で、初期化指示データを構成するすべてのデータを出力したと判定された場合、つまり、図２０に示す第２所定値を示すデータを出力した場合には、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、ストップ条件を示す信号レベルに変化させ（２４１０）、スレーブリセット処理を終了する。
If it is determined in
ステップ２４０９の処理で、初期化指示データ構成するすべてのデータ出力していないと判定された場合には、ＣＰＵ５５１は、次に送信される１バイトのデータを出力用ＢＵＦ５７２に設定する（２４１１）。リセットアドレスを出力した直後に実行されるステップ２４１１の処理では、出力用ＢＵＦ５７２には、図２０に示す第１所定値のデータ２００２が設定され、第１所定値のデータを出力した直後に実行されるステップ２４１１の処理では、出力用ＢＵＦ５７２には、図２０に示す第２所定値のデータ２００２が設定される。
If it is determined in
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バイトモード用の監視タイマの起動を開始する（２４１２）。
Then, the
次に、マスタＩＣ５７０は、接続線ＳＤＡの電圧レベルを監視し、接続線ＳＤＡが解放されていることを確認してから（２４１３）、出力用ＢＵＦ５７２に設定された１バイトのデータを出力し（２４１４）、ステップ２４０５の処理に進む。ステップ２４１３の処理は、グループ単位制御手段からの返答信号の出力が終了するまでは、接続線ＳＤＡが返答信号により占有されているので、マスタＩＣ５７０は、グループ単位制御手段からの返答信号の出力が終了し、接続線ＳＤＡが解放されるまで待機する処理である。
Next, the
以上より、初期化指示データは、１バイトのデータを出力するごとに（つまり、３バイトの初期化指示データを送信する途中で）、出力した１バイトのデータに対する返答信号が否かを示す割込信号が出力されるか否かを監視するバイトモードで送信される。 As described above, every time 1-byte data is output (that is, during the transmission of 3-byte initialization data), the initialization instruction data indicates whether or not there is a response signal for the output 1-byte data. Is transmitted in a byte mode for monitoring whether or not an output signal is output.
なお、ステップ２４０３の処理、及びステップ２４１２の処理において、１バイトのデータを送信してからマスタＩＣ５７０から割込信号が出力されるまでの時間の監視は、ＣＰＵ５５１が行ったが、マスタＩＣ５７０自身が、１バイトのデータを送信してからマスタＩＣ５７０から割込信号を出力するまでの時間を監視してもよい。
In the processing of
図２５は、本発明の第１実施形態の発光制御スレーブ出力処理のフローチャートである。 FIG. 25 is a flowchart of light emission control slave output processing according to the first embodiment of this invention.
発光制御スレーブ出力処理は、発光装置に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５（発光制御装置）に発行制御データを送信する処理であり、図２２に示すステップ２２０６の処理で実行される。
The light emission control slave output process is a process of transmitting issuance control data to the I 2 CI / O expander 615 (light emission control apparatus) connected to the light emitting apparatus, and is executed in the process of
演出制御装置５５０は、複数の発光制御装置から、一つの発光制御装置を選択し（２５０１）、ステップ２５０１の処理で選択された発光制御装置にマスタＩＣ５７０からデータを出力するスレーブ連続処理を実行する（２５０２）。スレーブ連続処理は、図２６で詳細を説明する。
The
そして、演出制御装置５５０は、すべての発光制御装置にデータを出力したか否かを判定する（２５０３）。
Then, the
ステップ２５０３の処理で、すべての発光制御装置にデータを出力していないと判定された場合、次の発光装飾制御装置を選択し（２５０４）、ステップ２５０４の処理で選択された発光制御装置にマスタＩＣ５７０からデータを出力するスレーブ連続処理を実行する（２５０２）。
If it is determined in
一方、ステップ２５０３の処理で、すべての発光制御装置にデータを出力したと判定された場合、ＣＰＵ５５１は、マスタＩＣ５７０にストップ条件を出力させて発光制御スレーブ出力処理を終了し（２５０５）、図２２に示すステップ２２０７の処理に進む。
On the other hand, if it is determined in
図２６は、本発明の第１実施形態のスレーブ連続処理のフローチャートである。 FIG. 26 is a flowchart of slave continuous processing according to the first embodiment of this invention.
スレーブ連続処理は、発光装置に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５に、演出制御データである発光制御データを送信する処理であり、図２５に示すステップ２５０２の処理で実行される。
The slave continuous process is a process of transmitting the light emission control data, which is the effect control data, to the I 2 CI /
発光制御データは、マスタＩＣ５７０からバッファモードで送信される。バッファモードでは、マスタＩＣ５７０は、出力用ＢＵＦ５７２に格納された複数バイトのデータを、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ１バイト毎送信し、その送信の都度、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信する。そして、ＮＡＣＫを受信した場合には、その時点で、割込信号をＣＰＵ５５１に出力する。
The light emission control data is transmitted from the
ただし、ＡＣＫを受信した場合には、出力用ＢＵＦ５７２に格納されたすべてのデータが送信完了となった場合にのみ、割込信号をＣＰＵ５５１に出力する。マスタＩＣ５７０は、出力用ＢＵＦ５７２に未送信のデータが残っている状態でＩ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫを受信したときには、割込信号をＣＰＵ５５１に出力せずに、出力用ＢＵＦ５７２から次の送信すべきデータを取り出して、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ出力する。
However, when ACK is received, an interrupt signal is output to the
つまり、バッファモードの場合には、マスタＩＣ５７０は、出力用ＢＵＦ５７２に格納されたデータがＩ2ＣＩ／Ｏエクスパンダ６１５にすべて送信されるまでの間は、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫを受信し続けている限り、ＣＰＵ５５１に処理を引き渡すことなく、処理を継続することとなる。
That is, when the buffer mode, master IC570 may, until stored in the output BUF572 data is transmitted all I 2 CI /
まず、ＣＰＵ５５１は、ＡＣＫの返答信号の受信に失敗したことを計数するＡＣＫカウンタに０を設定する（２６０１）。
First, the
次に、ＣＰＵ５５１は、選択されている装飾制御装置６１０に出力するデータを生成する（２６０２）。
Next, the
そして、ＣＰＵ５５１は、ステップ２６０２の処理で生成されたデータを出力用ＢＵＦ５７２に設定するバッファ設定処理を実行する（２６０３）。設定されるデータは、図１９に示す演出制御データのフォーマットとなっており、図１９に示す送信順序に従って、1バイト毎に区切られながら、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ送信される。
The
そして、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スタート条件を示す信号レベルに変化させる（２６０４）。
Then, the
具体的には、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることよってスタート条件を示す信号を出力する。
Specifically, the
なお、マスタＩＣ５７０は、スタート条件を示す信号を出力後、制御対象となる装飾制御装置６１０へデータを送るために、接続線ＳＣＬのレベルをＬＯＷに変更する。
Note that, after outputting a signal indicating the start condition, the
次に、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バッファモード用の監視タイマの起動を開始する（２６０５）。以降、この監視時間をバッファモード監視時間ということにする。
Next, the
そして、マスタＩＣ５７０は、出力用ＢＵＦ５７２に設定されているデータの先頭から、制御対象となる装飾制御装置６１０のスレーブアドレスに相当する８ビット分のデータを取得し、このアドレスの値を接続線ＳＣＬの信号レベルを変化させながら、接続線ＳＤＡを介して出力する（２６０６）。
Then, the
ステップ２６０６の処理で出力されるアドレスデータは８ビットのデータ列であるため、１回の出力処理（接続線ＳＣＬが８回ＨＩＧＨに変化する間の出力）でアドレスデータが出力される。
Since the address data output in the process of
なお、マスタＩＣ５７０は、このスレーブアドレスを出力する際に、一旦、ドライバ５７６Ａをオフさせて接続線ＳＤＡを解放する（ハイレベルに変化させる）動作を行う。そして、接続線ＳＤＡが解放されていない場合には、このスレーブアドレスの出力は、接続線ＳＤＡが開放されるまで待機する。
Note that, when outputting the slave address, the
ステップ２６０６の処理で出力されたアドレスデータがＩ2ＣＩ／Ｏエクスパンダ６１５に入力された場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力されたアドレスデータと自身に設定されているアドレスとが一致するか否かを判定する。
If the address data output by the processing in
入力されたアドレスデータと一致するアドレスが設定されているＩ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬのＬＯＷからＨＩＧＨへの変更回数が８回目になった直後であって、そのＨＩＧＨレベルとなっている接続線ＳＣＬがＬＯＷレベルへと変化することを契機として、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出力する。
The I 2 CI /
次に、マスタＩＣ５７０は、ステップ２６０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号がマスタＩＣ５７０に入力されたか否かを確認する（２６０７）。
Next, the
次に、マスタＩＣ５７０は、ステップ２６０６の処理の確認結果に基づいて、ステップ２６０２の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入力されているか否かを判定する（２６０８）。
Next, the
ステップ２６０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入力されていないと、ステップ２６０８の処理で判定された場合には、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＮＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１は、バイトモードの時間監視を終了する（２６０９）。
If it is determined in
ＣＰＵ５５１は、ステップ２６０９で割込信号を受けつけると、マスタＩＣ５７０に対して、ストップ条件を発行するように指示する。ストップ条件の発行を指示されたマスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを制御して、ストップ条件を発行する（２６１０）。その後、ＡＣＫカウンタが０であるか否かを判定する（２６１１）。
When the
ステップ２６１１の処理で、ＡＣＫカウンタが０であると判定された場合、ＡＣＫの返答信号の受信に失敗したことを計数するためにＡＣＫカウンタを＋１更新し（２６１２）、再度同じデータを当該装飾制御装置６１０に送信するために、ステップ２６０２の処理に戻る。
If it is determined in
一方、ステップ２６１１の処理で、ＡＣＫカウンタが０でないと判定された場合、ＣＰＵ５５１は、異常判定テーブル２１００に登録されたエントリのうち、Ｉ／Ｏエクスパンダアドレス２１０１が選択された装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスと一致するエントリを選択し、選択されたエントリのエラーカウンタ２１０３をインクリメントする（２６１３）。
On the other hand, if it is determined in
そして、ＣＰＵ５５１は、ステップ２６１３の処理でインクリメントされたエラーカウンタ２１０３の値が比較値２１０４に達しているか否かを判定する（２６１４）。
Then, the
ステップ２６１３の処理でインクリメントされたエラーカウンタ２１０３の値が比較値２１０４に達していると、ステップ２６１４の処理で判定された場合、ＣＰＵ５５１は、異常判定テーブル２１００に登録されたエントリのうち、選択された装飾制御装置６１０のエントリのエラーフラグをＯＮに設定し（２６１５）、スレーブ連続出力処理を終了する。
If it is determined in
一方、ステップ２６１３の処理でインクリメントされたエラーカウンタ２１０３の値が比較値２１０４に達していないと、ステップ２６１４の処理で判定された場合、スレーブ連続出力処理を終了する。
On the other hand, if the
一方、所定時間以内にＡＣＫの返答信号が入力されたと、ステップ２６０８の処理で判定された場合には、マスタＩＣ５７０は、出力用ＢＵＦ５７２に記憶されているすべてのデータを出力したか否かを判定する（２６１６）。
On the other hand, if it is determined in
ステップ２６１６の処理で、出力用ＢＵＦ５７２に記憶されているすべてのデータを出力したと判定された場合には、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５への全バイトデータの送信を完了したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１は、バッファモードの時間監視を終了する（２６１９）。
If it is determined in
そして、ＣＰＵ５５１は、ステップ２６１９の処理の実行後に、異常判定テーブル２１００に登録されたエントリのうち、Ｉ／Ｏエクスパンダアドレス２１０１が選択された装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスと一致するエントリを選択し、選択されたエントリのエラーカウンタ２１０３をゼロに初期化し（２６２０）、当該エントリのエラーフラグ２１０５をオフに設定し（２６２１）、ステップ２６１５の処理に進み、マスタＩＣ５７０にストップ条件を示す信号を出力させる。
Then, after executing the processing of
一方、ステップ２６１６の処理で、出力用ＢＵＦ５７２に記憶されているすべてのデータを出力していないと判定された場合には、マスタＩＣ５７０は、接続線ＳＤＡの電圧レベルを監視し、接続線ＳＤＡが開放されていることを確認してから（２６１７）、出力用ＢＵＦ５７２に記憶されたデータのうち次に送信すべき１バイトのデータを送信し（２６１８）、ステップ２６０７の処理に進む。
On the other hand, if it is determined in
以上より、発光制御データは、１バイトのデータを出力するごとに（つまり、発光制御データを送信する途中で）、返答信号の受信が監視されるものの、マスタＩＣ５７０へＡＣＫの返答信号が入力されている限り、出力用ＢＵＦ５７２に記憶されている全てのデータが送信完了となるまでマスタＩＣ５７０からＣＰＵ５５１へ処理を引き渡さない構成となっているバッファモードで送信される。
As described above, the emission control data is monitored every time 1-byte data is output (that is, while the emission control data is being transmitted), but the reception of the response signal is monitored, but the ACK response signal is input to the
ここで、共通アドレスを含む初期化指示データは、バイトモードで送信されており、図２４に示すように１バイトのデータの送信を開始するごとに、その都度、マスタＩＣ５７０からＣＰＵ５５１へ割込信号が返ってくるまでの時間（バイトモード監視時間）が監視されている。
Here, the initialization instruction data including the common address is transmitted in the byte mode. As shown in FIG. 24, each time transmission of 1-byte data is started, an interrupt signal is sent from the
一方、個別アドレスとなるスレーブアドレスを含む発光制御データは、バッファモードで送信されており、図２６に示すように、出力用ＢＵＦ５７２に保存されている、先頭バイトのデータ送信の開始から、最終バイトのデータ送信の終了までの時間（バッファモード監視時間）が監視されている。 On the other hand, the light emission control data including the slave address serving as the individual address is transmitted in the buffer mode. As shown in FIG. 26, the last byte is stored from the start of data transmission of the first byte stored in the output BUF572. The time until the end of data transmission (buffer mode monitoring time) is monitored.
本実施形態では、演出制御装置５５０から装飾制御装置６１０へデータを送信する場合に、前述したバイトモード若しくはバッファモードの何れかのモードを選択する。ここで、バイトモード及びバッファモードの特徴について説明する。
In the present embodiment, when data is transmitted from the
バイトモードでは、マスタＩＣ５７０から送信された１バイトのデータに対して、装飾制御装置６１０から如何なる返答信号が入力されても（ＡＣＫでもＮＡＣＫでも）、直ちに割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される。このとき、バイトモード監視時間には、１バイトのデータ送信と返答信号の受信に要する時間に合わせた時間値が設定されている。
In the byte mode, no matter what response signal is input from the decoration control device 610 (either ACK or NACK) to 1-byte data transmitted from the
ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＡＣＫの返答信号が伝達された場合に、１バイトのデータ送信が成功したと判断して、次の処理を行う。一方で、ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＮＡＣＫの返答信号が伝達された場合に、或いは、バイトモード監視時間がタイムアウトした場合に、データ送信に異常が発生したものと判断して、必要な処理を行う。
When an ACK response signal is transmitted from the
これに対して、バッファモードでは、マスタＩＣ５７０から送信された１バイトのデータに対して、装飾制御装置６１０からＮＡＣＫの返答信号が入力された場合に限り、直ちに割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される。しかしながら、装飾制御装置６１０からＡＣＫの返答信号が入力された場合には、出力用ＢＵＦ５７２に保存されているデータが全て送信されたタイミングでないと、割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達されず、マスタＩＣ５７０は、出力用ＢＵＦ５７２に保存されているデータを次々と送信する処理を行うことになる。
On the other hand, in the buffer mode, an interrupt signal is immediately sent from the
そのため、バッファモードによるデータ送信では、バイトモードによるデータ送信と比較して、割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される回数が少なくなるため、マスタＩＣ５７０からＣＰＵ５５１へ処理を引き渡す回数が少なくなり、複数バイトのデータを送信するときの全体的な送信時間を短縮することができる。
Therefore, in the data transmission in the buffer mode, the number of times that the interrupt signal is transmitted from the
その一方で、バッファモードでは、装飾制御装置６１０からＡＣＫの返答信号が入力され続ける限り、送信すべきデータの全てが送信完了となるまで、マスタＩＣ５７０からＣＰＵ５５１へ処理が引き渡されない。そのため、データ送信中に、何らかの理由で、接続線ＳＤＡを用いてデータ送信ができない状態が発生すると、その都度、マスタＩＣ５７０によってデータ送信が中断され、マスタＩＣ５７０からＣＰＵ５５１へ処理が引き渡されるまでの時間が、非常に長くなってしまう恐れもあり得る。
On the other hand, in the buffer mode, as long as the ACK response signal is continuously input from the
なお、マスタＩＣ５７０からＣＰＵ５５１へ処理が引き渡されるまでの時間を監視するために、前述のバッファモード監視時間には、送信する全バイトのデータ送信と返答信号の受信に要する時間に合わせた時間値が設定されている。必然的に、このバッファモード監視時間は、前述のバイトモード監視時間よりも長い時間が設定されることになる。
In order to monitor the time until the process is transferred from the
ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＡＣＫの返答信号が伝達された場合に、送信すべき全バイトのデータ送信が成功したと判断して、次の処理を行う。一方で、ＣＰＵ５５１は、装飾制御装置６１０からマスタＩＣ５７０へＮＡＣＫの返答信号が伝達された場合に、或いは、バッファモード監視時間がタイムアウトした場合に、データ送信に異常が発生したものと判断して、必要な処理を行う。
When an ACK response signal is transmitted from the
以上のことから、データ送信に関して全く異常が発生しないという前提であれば、複数バイトのデータ（必然的に送信単位である８ビットよりも長いビット数のデータとなる）を送信する場合には、バッファモードを用いたデータ送信の方が、バイトモードを用いたデータ送信よりも高速な処理を行えるのは確かである。しかしながら、データ送信時に異常が発生する可能性を考慮すると、バイトモードにはデータ送信の完了を１バイト毎に確認しながら処理を行えるという利点を有するので、どちらのモードが優れているのかは単純には比較できない。 From the above, if it is premised that no abnormality occurs with respect to data transmission, when transmitting data of a plurality of bytes (which inevitably becomes data having a bit number longer than 8 bits which is a transmission unit), Certainly, data transmission using the buffer mode can perform higher-speed processing than data transmission using the byte mode. However, considering the possibility of anomalies during data transmission, the byte mode has the advantage that processing can be performed while confirming the completion of data transmission for each byte, so which mode is superior Cannot be compared.
本実施形態では、初期化指示データをバイトモードで送信し、発光制御データをバッファモードで送信しており、そのような構成により奏する効果について説明する。 In the present embodiment, initialization instruction data is transmitted in the byte mode, and the light emission control data is transmitted in the buffer mode. The effects achieved by such a configuration will be described.
まず、共通アドレスを含む初期化指示データに対しては、共通アドレスが予め割り当てられたすべての装飾制御装置６１０からＡＣＫの返答信号が出力される。一方、個別アドレスを含む発光制御データに対しては、個別アドレスが予め割り当てられた一つの装飾制御装置６１０からＡＣＫの返答信号が出力される。
First, for initialization instruction data including a common address, an ACK response signal is output from all the
このため、初期化指示データを送信した場合には複数の装飾制御装置６１０から返答信号が出力されるので、初期化指示データの１バイトのデータを送信した後の接続線ＳＤＡが解放されるまでの待機時間は、当該複数の装飾制御装置６１０の全てが接続線ＳＤＡを開放するまでの時間に依存する。これに対して、発光制御データの１バイトのデータを送信した後の接続線ＳＤＡが解放されるまでの待機時間は、送信対象の一つの装飾制御装置６１０のみが接続線ＳＤＡを開放するまでの時間に依存する。従って、前者の方が接続線ＳＤＡが解放されるまでの待機時間が長くなる。
For this reason, when the initialization instruction data is transmitted, response signals are output from the plurality of
なお、初期化指示データは、共通アドレスのデータ２００１、第１所定値のデータ２００２、及び第２所定値のデータ２００３というように３回に分けて送信される。さらに、この３種類の初期化指示データが正確に装飾制御装置６１０に伝達されない場合には、装飾制御装置６１０を確実に初期化するために、何度でも初期化指示データの送信を繰り返す処理が行われる。
Note that the initialization instruction data is transmitted in three steps, such as common address data 2001, first
ここで、バッファモードを用いて初期化指示データを送信した場合と、バイトモードを用いて初期化指示データを送信した場合とを比較する。それぞれのモードにおいて、最初の共通アドレスのデータ２００１の送信後、又は次の第１所定値のデータ２００２の送信後に、何らかの理由によって、接続線ＳＤＡが解放されない異常状態が発生した場合を想定するとどうなるかを説明する。
Here, the case where the initialization instruction data is transmitted using the buffer mode is compared with the case where the initialization instruction data is transmitted using the byte mode. In each mode, what happens when an abnormal state occurs in which the connection line SDA is not released for some reason after the transmission of the first common address data 2001 or after the transmission of the next first
初期化指示データがバッファモードで送信されると、バッファモード監視時間には、共通アドレスのデータ２００１の送信開始から第２所定値のデータ２００３の送信によるＡＣＫの受信までの、少なくとも３バイト分のデータ送信に必要な時間が設定されなければならない。このため、初期化指示データをバッファモードで送信するようにした場合には、接続線ＳＤＡが解放されない異常が発生すると、ＣＰＵ５５１は、バッファモード監視時間のタイムアップを待つことになる。
When the initialization instruction data is transmitted in the buffer mode, the buffer mode monitoring time includes at least 3 bytes from the start of transmission of the common address data 2001 to the reception of ACK by transmission of the second
一方、初期化指示データがバイトモードで送信されると、バイトモード監視時間には、少なくとも１バイト分のデータ送信に必要な時間が設定されなければならない。このため、初期化指示データをバイトモードで送信するようにした場合には、接続線ＳＤＡが解放されない異常が発生すると、ＣＰＵ５５１は、バイトモード監視時間のタイムアップを待つことになる。
On the other hand, when the initialization instruction data is transmitted in the byte mode, the time required for transmitting at least one byte of data must be set as the byte mode monitoring time. For this reason, when the initialization instruction data is transmitted in the byte mode, if an abnormality occurs in which the connection line SDA is not released, the
このため、初期化指示データをバッファモードで送信するようにした場合には、接続線ＳＤＡが解放されない異常が発生すると、ＣＰＵ５５１は、長いタイムアップ時間の経過を待ってから異常解除をすることになるので、却って非効率なデータ送信を行うことになってしまう。
For this reason, when the initialization instruction data is transmitted in the buffer mode, if an abnormality occurs in which the connection line SDA is not released, the
一方、初期化指示データをバイトモードで送信するようにした場合には、接続線ＳＤＡが解放されない異常が発生しても、ＣＰＵ５５１は、短いタイムアップ時間の経過を待ってから異常解除をするとになるので、無駄な時間を抑制でき、効率的なデータ送信を行うことができる。
On the other hand, when the initialization instruction data is transmitted in the byte mode, even if an abnormality that the connection line SDA is not released occurs, the
このため、本実施形態では、初期化指示データをバイトモードで送信するようにしたので、接続線ＳＤＡが解放されない異常をいち早く検出できるようにしたので、結果としてデータ送信の時間を短縮できる。 For this reason, in this embodiment, since the initialization instruction data is transmitted in the byte mode, an abnormality that the connection line SDA is not released can be detected quickly, and as a result, the data transmission time can be shortened.
特に、前述したように、初期化指示データは複数の装飾制御装置６１０に送信され、これらの装飾制御装置６１０から全ての返答信号が出力されることを監視するので、接続線ＳＤＡが解放されるまでの待機時間が長くなる傾向にあり、監視時間自体を長めに設定する必要があることから、バイトモードを用いて時間監視を行うことが好ましい。
In particular, as described above, the initialization instruction data is transmitted to the plurality of
一方で、本実施形態では、発光制御データはバッファモードで送信される。これは、上述したように、バッファモードによるデータ送信では、バイトモードのときと比較して、割込信号がマスタＩＣ５７０からＣＰＵ５５１へ伝達される回数が少なくなるため、マスタＩＣ５７０からＣＰＵ５５１へ処理を引き渡す回数が少なくなり、複数バイトのデータを送信するときの全体的な送信時間を短縮することができるからである。
On the other hand, in the present embodiment, the light emission control data is transmitted in the buffer mode. As described above, in the data transmission in the buffer mode, the number of times that the interrupt signal is transmitted from the
なお、発光制御データをバッファモードで送信し、何らかの理由によって、接続線ＳＤＡが解放されない異常状態が発生した場合には、バッファモード監視時間のタイムアップを待って異常を解除し、１回だけ装飾制御装置６１０へ発光制御データを再送する。もし、２回連続して発光制御データの送信異常が発生した場合には、発光制御データの送信を中止する。
If the abnormal state where the connection line SDA is not released for some reason occurs when the emission control data is transmitted in the buffer mode, the abnormality is canceled after waiting for the buffer mode monitoring time to expire, and the decoration is performed only once. The light emission control data is retransmitted to the
したがって、発光制御データを送信する場合には、接続線ＳＤＡが解放されない異常を検出するまでの無駄な時間を減少させるよりも割込信号が出力される回数を減少させてＣＰＵ５５１にかかる処理負荷を軽減させたほうがデータ送信の時間が短縮できるので、発光制御データは割込信号が出力される回数がバイトモードよりも少ないバッファモードで送信されるようにしている。
Therefore, when the emission control data is transmitted, the processing load on the
また、図２４に示すように、初期化指示データにおいては、接続線ＳＤＡが解放されずタイムアウトが発生した場合、又は、１バイトのデータに対する返答信号がマスタＩＣ５７０に入力されなかった場合には、初期化指示データの最初のデータ（共通アドレスを含むデータ２００１）から再送信を行い、初期化指示データがＩ2ＣＩ／Ｏエクスパンダ６１５によって受信されるまで当該再送信が繰り返し行われるので、初期化指示データは正確にＩ2ＣＩ／Ｏエクスパンダ６１５に受信されるので、正確にＩ2ＣＩ／Ｏエクスパンダ６１５を初期化できる。また、図２６に示すように、発光制御データにおいては、接続線ＳＤＡが解放されずタイムアウトが発生した場合、又は、１バイトのデータに対する返答信号がマスタＩＣ５７０に入力されなかった場合には、発光制御データの最初のデータから再送信を１回のみ行うので、高速なデータ送信が可能となる。
As shown in FIG. 24, in the initialization instruction data, when the connection line SDA is not released and a timeout occurs, or when a response signal for 1-byte data is not input to the
Ｉ2ＣＩ／Ｏエクスパンダ６１５の初期化は異常発生時において発生した異常を解消するために行う処理であるため、確実に初期化が行われるように、初期化指示データがＩ2ＣＩ／Ｏエクスパンダ６１５に確実に受信されるまで再送信を繰り返し行うようにしている。これに対して、発光制御データはＩ2ＣＩ／Ｏエクスパンダ６１５に受信されなくとも発光装置の出力態様が前回の出力態様で停止するのみであるので、データ送信の高速性を重視して、１回のみ再送信を行うようにしている。
Since the initialization of the I 2 CI /
図２７は、本発明の第１実施形態のＩ2Ｃ随時リセット処理のフローチャートである。 FIG. 27 is a flowchart of the I 2 C occasional reset process according to the first embodiment of this invention.
Ｉ2Ｃ随時リセット処理は、マスタＩＣ５７０、役物駆動ＭＯＴ５６１、マスタＩＣ５７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５、及び役物駆動ＳＯＬ５６０の初期化を指示する処理であり、図２２に示すステップ２２１０の処理である。
The I 2 C occasional reset process is a process for instructing initialization of the
まず、演出制御装置５５０は、リセット要求フラグがオンであるか否かを判定する（２７０１）。
First, the
ステップ２７０１の処理でリセット要求フラグがオンでないと判定された場合、演出制御装置５５０は、リセットを指示する条件が成立しているか否かを判定するために、異常判定テーブル２１００を参照して、マスタＩＣ５７０に接続されるＩ2ＣＩ／Ｏエクスパンダ６１５のうち、装飾装置が接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５から所定回数連続してＡＣＫの返答信号を受信できなかったか否かを確認する（２７０２）。
If it is determined in
具体的には、演出制御装置５５０は、異常判定テーブル２１００に登録されたすべてのエントリのエラーフラグ２１０５にオンが登録されているか否かを判定する。
Specifically, the
次に、演出制御装置５５０は、ステップ２７０２の処理の確認結果に基づいて、リセット条件が成立しているか否かを判定する（２７０３）。
Next, the
具体的には、ステップ２７０２の処理の時点ですべてのエラーフラグ２１０５がＯＮになっている場合（エラーフラグ２１０５がＯＦＦとなっている発光制御装置が存在しない場合）には、ステップ２７０３の処理でリセット条件が成立しているとみなされる。その他の場合は、ステップ２７０３の処理でリセット条件が成立していないとみなされる。
Specifically, when all the error flags 2105 are ON at the time of the processing in step 2702 (when there is no light emission control device in which the
ステップ２７０３の処理で、リセット条件が成立しているとみなされた場合、演出制御装置５５０は、初期化中であることを示すリセット要求フラグを設定する（２７０４）。
If it is determined in
そして、演出制御装置５５０は、マスタＩＣ５７０をソフトリセットする（２７０５）。具体的には、ＣＰＵ５５１が、データバスを介してマスタＩＣ５７０に備わるリセットＲＥＧ５７３に所定の値を書き込む。マスタＩＣ５７０に備わるリセットＲＥＧ５７３に所定の値が書き込まれると、マスタＩＣ５７０のコントローラは、入力用ＢＵＦ５７１、出力用ＢＵＦ５７２、リセットＲＥＧ５７３、及び送信モードＲＥＧ５７４の値を初期値に設定し、マスタＩＣ５７０を初期化する。ＣＰＵ５５１がデータバスを介してマスタＩＣ５７０に備わるリセットＲＥＧ５７３に所定の値を書き込むことによって、マスタＩＣ５７０を初期化することをソフトリセットという。
Then, the
本実施形態では、マスタＩＣ５７０をハードリセットすると、前述したように、演出制御装置５５０に備わっている他の回路（ＶＤＰ５５６や音ＬＳＩ５５７などの電源投入時に初期化される回路）も初期化してしまうが、マスタＩＣ５７０に異常が発生したと判定された場合には、このようなソフトリセットを行うことで、異常が発生したマスタＩＣのみに対してリセットを行い、マスタＩＣ５７０と直接関係のない回路までもリセットしてしまうことを防止する。
In this embodiment, when the
次に、演出制御装置５５０は、マスタＩＣ５７０に接続されたすべての装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５を初期化するために、マスタＩＣ５７０からリセット信号を出力する図２４に示すスレーブリセット処理を実行する（２７０６）。
Next, the
このように、マスタＩＣ５７０が初期化されると、当該マスタＩＣ５７０に接続されたすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して初期化指示データを送信するので、確実に遊技機１を初期化することができる。
As described above, when the
そして、演出制御装置５５０は、役物駆動ＭＯＴ５６１が初期化中であることを示すモータ初期化フラグを設定し（２７０７）、役物駆動ＭＯＴ５６１を初期化する場合に役物駆動ＭＯＴ５６１に出力されるモータ出力データをＲＡＭ５５３に設定する（２７０８）。そして、演出制御装置５５０は、役物駆動ＳＯＬ５６０を初期化するために、役物駆動ＳＯＬ５６０の通電状態を非通電状態にするオフデータをＲＡＭ５５３に設定し（２７０９）、リセット要求フラグを解除して（２７１０）、Ｉ2Ｃ随時リセット処理を終了する。
Then, the
ステップ２７０１の処理で、リセット要求フラグが設定されていると判定された場合には、初期化をすぐに実行しなければならないので、リセット条件が成立しているか否かを判定せずに、ステップ２７０５の処理に進む。
If it is determined in
また、ステップ２７０４の処理で、リセット条件が成立していないと判定された場合、初期化を行う必要はないので、ステップ２７１０の処理に進み、リセット要求フラグを解除し、Ｉ2Ｃ随時リセット処理を終了する。
If it is determined in
このように、リセット条件が成立したと判定された場合には、ステップ２７０６の処理で、マスタＩＣ５７０に接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に対して、同時に初期化を指示するので、言い換えれば、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５を同時に選択して初期化することになるので、Ｉ2ＣＩ／Ｏエクスパンダ６１５を個別に選択して初期化を指示する方法と比較すると、高速に初期化を行うことができ、Ｉ2ＣＩ／Ｏエクスパンダ６１５を正常な状態へ高速に復帰させることができる。
As described above, when it is determined that the reset condition is satisfied, in
なお、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５へ入力されるＲＥＳＥＴ端子（図７参照）とＣＰＵ５５１とを電気的に接続し、ＣＰＵ５５１から一斉に、全てのＩ2ＣＩ／Ｏエクスパンダ６１５のＲＥＳＥＴ端子へリセット信号を送信する構成としても、全てのＩ2ＣＩ／Ｏエクスパンダ６１５を同時に選択して初期化することは可能である。
Note that the RESET terminal (see FIG. 7) input to all the I 2 CI /
なお、ステップ２７０２の処理でリセット条件成立とみなされた場合は、マスタＩＣ５７０において異常が発生していることが考えられるので、ステップ２７０５の処理でマスタＩＣ５７０も初期化するようにしている。
If it is considered that the reset condition is satisfied in the process of
マスタＩＣ５７０は、ＣＰＵ５５１からの指令によって、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを制御する信号レベル制御手段として機能しているので、すべての発光制御装置にてデータ送信に関する異常が発生している場合には、マスタＩＣ５７０自身に異常が発生していることも考えられる。
Since the
そのため、すべての装飾制御装置６１０にてデータ送信に関する異常が発生している場合には、念のために、ＣＰＵ５５１（演算処理手段）によりマスタＩＣ５７０が初期化される。これにより、マスタＩＣ５７０で異常が発生している場合であっても確実にマスタＩＣ５７０を制御可能にすることができる。
Therefore, when an abnormality relating to data transmission occurs in all the
また、図２２に示すように、表示装置５３の画像を更新する周期と同期して、演出制御装置５５０のマスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ発光制御データを送信し、Ｉ2ＣＩ／Ｏエクスパンダ６１５は受信した発光制御に基づいて発光装置を制御するので、表示装置５３における演出と発光装置における演出とが調和し、遊技者に違和感を与えないので、興趣を高めることができる。
Also, as shown in FIG. 22, in synchronization with the cycle of updating the image on the
また、表示装置５３の画像を更新する周期と同期してマスタＩＣ５７０から送信された発光制御データが装飾制御装置６１０で受信されると、その都度、Ｉ2ＣＩ／Ｏエクスパンダ６１５によってワークレジスタの値が更新される。そのため、毎回ワークレジスタの値が最新の状態に更新されるので、ノイズ等でワークレジスタの値が破壊されても、正常な値に復帰することが可能である。
Further, whenever the
また、表示装置５３の画像を更新する周期と同期して、エラー判定処理を実行するので、エラー判定の実行頻度を適切にできる、つまり、エラー判定処理の実行頻度が多すぎると、演出制御装置５５０のＣＰＵ５５１の処理負荷が増大してしまい、逆に、エラー判定処理の実行頻度が少なすぎると、異常が発生したことを適切に検出できなくなってしまうことになるので、適度な頻度でエラー判定を行うことにより処理の不具合を防止することができる。
In addition, since the error determination process is executed in synchronization with the cycle of updating the image on the
図２８は、本発明の第１実施形態のタイマ割込が発生した場合に実行されるタイマ割込処理のフローチャートである。 FIG. 28 is a flowchart of timer interrupt processing executed when a timer interrupt occurs according to the first embodiment of this invention.
タイマ割込は、タイマ割込が許可されているという条件の下で、２ｍｓ周期で発生するタイマ割込をＣＰＵ５５１が受け付けた場合に、図２２に示す処理に割り込む形態で実行される。
The timer interrupt is executed in a form of interrupting the process shown in FIG. 22 when the
タイマ割込処理は、役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０（可動物）に接続されたＩ2ＣＩ／Ｏエクスパンダ６１５（可動制御装置）へ制御データを出力し、可動物を制御する処理である。
The timer interruption process is a process for outputting control data to the I 2 CI / O expander 615 (movable control device) connected to the
まず、演出制御装置５５０は、リセット要求フラグが設定されているか否かを判定する（２８０１）。
First, the
ステップ２８０１の処理で、リセット要求フラグが設定されていると判定された場合には、可動制御装置を含む装飾制御装置６００のリセット処理が開始するのを待機している状態であるので、タイマ割込処理を終了する。
If it is determined in
一方、ステップ２８０１の処理で、リセット要求フラグが設定されていないと判定された場合には、制御対象となる可動制御装置を選択し（２８０２）、ステップ２８０２の処理で選択された可動制御装置へ、演出制御データである可動制御データを送信するスレーブ単発出力処理を実行する（２８０３）。スレーブ単発出力処理は、図２９で詳細を説明する。
On the other hand, if it is determined in
次に、演出制御装置５５０は、ステップ２８０３の処理で実行されたスレーブ単発出力処理が正常に終了したか否かを判定する（２８０４）。スレーブ単発出力処理では、ステップ２８０２の処理で選択された可動制御装置へ１回目のデータ出力が失敗し、さらに２回目のデータ出力も失敗した場合には、異常終了する。
Next, the
ステップ２８０４の処理で、スレーブ単発出力処理が正常に終了していないと判定された場合、つまり、スレーブ単発出力処理が異常終了したと判定された場合、演出制御装置５５０は、役物駆動ＭＯＴ５６１が初期化中であることを示すモータ初期化フラグを設定し（２８０５）、装飾制御装置６００のリセット処理を開始するためにリセット要求フラグを設定する（２８０６）。
If it is determined in
そして、演出制御装置５５０は、役物駆動ＭＯＴ５６１を初期化する場合に可動制御装置に出力されるモータ出力データをＲＡＭ５５３に設定し（２８０７）、役物駆動ＳＯＬ５６０を初期化する場合に可動制御装置に出力される、役物駆動ＳＯＬ５６０の通電状態を非通電状態にするオフデータをＲＡＭ５５３に設定し（２８０８）、タイマ割込処理を終了する。
Then, the
一方、ステップ２８０４の処理で、スレーブ単発出力処理が正常に終了したと判定された場合、役物駆動ＭＯＴ５６１の初期化を実行するか否かを判定するために、モータ初期化フラグが設定されているか否かを判定する（２８０９）。
On the other hand, if it is determined in
ステップ２８０９の処理で、モータ初期化フラグが設定されていると判定された場合には、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６１の回転軸が初期位置に戻ったことを検出したか否かを判定する（２８１０）。
If it is determined in
ステップ２８１０の処理で、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６１の回転軸が初期位置に戻ったことを検出していないと判定された場合、ステップ２８０７の処理に進み、役物駆動ＭＯＴ５６１を初期化する場合に可動制御装置に出力されるモータ出力データをＲＡＭ５５３に設定する。
If it is determined in
一方、ステップ２８１０の処理で、モータ位置検出センサ５１０が役物駆動ＭＯＴ５６１の回転軸が初期位置に戻ったことを検出したと判定された場合、役物駆動ＭＯＴ５６１の回転を停止させる停止データを可動制御装置に出力するために、ＲＡＭ５５３に設定し（２８１１）、役物駆動ＭＯＴ５６１の初期化が完了したので、モータ初期化フラグを解除し（２８１２）、タイマ割込処理を終了する。
On the other hand, if it is determined in
ステップ２８０９の処理で、モータ初期化フラグが設定されていないと判定された場合には、演出制御装置５５０は、役物駆動ＭＯＴ５６１で動作異常が検出されたか否かを判定する（２８１３）。
If it is determined in
ステップ２８１３の処理で、役物駆動ＭＯＴ５６１で動作異常が検出されたと判定された場合には、役物駆動ＭＯＴ５６１を初期化するために、ステップ２８０５の処理に進む。
If it is determined in
一方、ステップ２８１３の処理で、役物駆動ＭＯＴ５６１で動作異常が検出されていないと判定された場合には、演出制御装置５５０は、役物駆動ＭＯＴ５６１の回転軸を目標値まで回転させるための制御データを可動制御装置に出力するために、ＲＡＭ５５３に設定し（２８１４）、役物駆動ＳＯＬ５６０を通電状態にするか非通電状態にするかを示すソレノイド出力データを可動制御装置に出力するために、ＲＡＭ５５３に設定し（２８１５）、タイマ割込処理を終了する。
On the other hand, if it is determined in
図２９は、本発明の第１実施形態のスレーブ単発出力処理のフローチャートである。 FIG. 29 is a flowchart of slave single output processing according to the first embodiment of this invention.
スレーブ単発出力処理は、可動制御装置に可動制御データを送信する処理であり、図２８に示すステップ２８０３の処理で実行される。
The slave single output process is a process of transmitting the movement control data to the movement control apparatus, and is executed in the process of
可動制御データは、マスタＩＣ５７０からバイトモードで送信される。バイトモードでは、マスタＩＣ５７０は、Ｉ2ＣＩ／Ｏエクスパンダ６１５へデータを１バイト送信する毎に、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫ又はＮＡＣＫを受信し、ＡＣＫ及びＮＡＣＫの何れを受信した場合でも、割込信号をＣＰＵ５５１に出力する。つまり、マスタＩＣ５７０からＩ2ＣＩ／Ｏエクスパンダ６１５へ１バイトのデータを送信することが完了すれば、ＡＣＫ／ＮＡＣＫの受信に拘らず、必ず、マスタＩＣ５７０からＣＰＵ５５１へ割込信号が出力される。
The movable control data is transmitted from the
まず、ＣＰＵ５５１は、ＡＣＫの返答信号の受信に失敗したことを計数するＡＣＫカウンタに０を設定する（２９０１）。
First, the
そして、マスタＩＣ５７０は、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、スタート条件を示す信号レベルに変化させる（２９０２）。
Then, the
具体的には、マスタＩＣ５７０は、接続線ＳＣＬの信号レベルをＨＩＧＨに維持したまま、接続線ＳＤＡの信号レベルをＨＩＧＨからＬＯＷに変化させることよってスタート条件を示す信号を出力する。
Specifically, the
なお、マスタＩＣ５７０は、スタート条件を示す信号を出力後、制御対象となる装飾制御装置６１０へデータを送るために、接続線ＳＣＬのレベルをＬＯＷに変更する。
Note that, after outputting a signal indicating the start condition, the
次に、ＣＰＵ５５１は、送信対象として選択されている可動制御装置のアドレスデータを出力用ＢＵＦ５７２に設定する（２９０３）。
Next, the
そして、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バイトモード用の監視タイマの起動を開始する（２９０４）。
Then, the
ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経過しても、割込信号を受け付けていない場合には、データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２９１２）、その後、ＡＣＫカウンタの値を一つ加算して、ステップ２９０２の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、可動制御データを初めのデータ（可動制御装置のアドレス）から送信する。ただし、ＡＣＫカウンタの値がステップ２９１３の時点で所定値（例えば「１」）となっている場合には、処理を終了する。
If the interrupt signal is not received even after a predetermined time has elapsed since the start of the monitoring of the byte mode time, the
そして、ＣＰＵ５５１は、ステップ２９０２の処理で出力用ＢＵＦ５７２に設定されたアドレスデータを送信する指令をマスタＩＣ５７に出力し、マスタＩＣ５７０は、当該指令を受け付けると、ステップ２９０２の処理で出力用ＢＵＦ５７２に設定されたアドレスデータを、接続線ＳＣＬの信号レベルを変化させながら、接続線ＳＤＡを介してＩ2ＣＩ／Ｏエクスパンダ６１５に送信する（２９０５）。マスタＩＣ５７０は、このアドレスデータを出力する際に、一旦、ドライバ５７６Ａをオフさせて接続線ＳＤＡを解放する（ハイレベルに変化させる）動作を行う。そして、接続線ＳＤＡが解放されていない場合（ドライバ５７６Ａをオフしても、接続線ＳＤＡがハイレベルにならずロウレベルのままで維持されているとき）には、このアドレスデータの出力は、接続線ＳＤＡが開放される（接続線ＳＤＡがハイレベルになる）まで待機する。
Then, the
ステップ２９０５の処理で出力されるアドレスデータは８ビットのデータ列であるため、１回の出力処理（接続線ＳＣＬが８回ＨＩＧＨに変化する間の出力）でアドレスデータが出力される。
Since the address data output in
ステップ２９０５の処理で出力されたアドレスデータがＩ2ＣＩ／Ｏエクスパンダ６１５に入力された場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、入力されたアドレスデータと自身に設定されているアドレスとが一致するか否かを判定する。
If the address data output by the processing in
入力されたアドレスデータと一致するアドレスが設定されているＩ2ＣＩ／Ｏエクスパンダ６１５は、接続線ＳＣＬのＬＯＷからＨＩＧＨへの変更回数が８回目になった直後であって、そのＨＩＧＨレベルとなっている接続線ＳＣＬがＬＯＷレベルへと変化することを契機として、返答信号を接続線ＳＤＡからマスタＩＣ５７０に出力する。
The I 2 CI /
次に、マスタＩＣ５７０は、１バイト分のデータ出力完了から、所定時間（前述したバイトモード監視時間よりも短い監視時間となっている）以内にＡＣＫの返答信号がマスタＩＣ５７０に入力されたか否かを確認する（２９０６）。
Next, the
次に、マスタＩＣ５７０は、ステップ２９０６の処理の確認結果に基づいて、ステップ２９０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入力されているか否かを判定する（２９０７）。
Next, the
ステップ２９０５の処理でアドレスデータが出力されてから所定時間以内にＡＣＫの返答信号が入力されていないと、ステップ２９０７の処理で判定された場合には、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＮＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＮＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（２９１１）。
If it is determined in
次いで、ＣＰＵ５５１は、データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２９１２）、ＡＣＫカウンタが所定値であるか否かを判定する（２９１３）。
Next, in order to interrupt the data transmission, the
ステップ２９１２の処理で、ＡＣＫカウンタが所定値であると判定された場合、スレーブ単発出力処理を異常終了する。
If it is determined in
一方、ステップ２９１３の処理で、ＡＣＫカウンタが所定値でないと判定された場合、ＡＣＫカウンタをインクリメントし、ステップ２９０２の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、再度同じ可動制御データを出力する（可動制御装置のアドレスから再出力する）。
On the other hand, if it is determined in
一方、ステップ２９０５の処理で、１バイト分のデータ出力完了から、所定時間以内にＡＣＫの返答信号が入力されたと、ステップ２９０７の処理で判定された場合には、マスタＩＣ５７０は、ステータスＲＥＧ５７９に返答信号がＡＣＫであった旨の情報を設定したうえで、割込信号を発生させる。これにより、Ｉ2ＣＩ／Ｏエクスパンダ６１５からＡＣＫの返答信号を受信したことが、ＣＰＵ５５１に通知される。このとき、ＣＰＵ５５１はバイトモードの時間監視を終了する（２９０８）。
On the other hand, if it is determined in
次に、ＣＰＵ５５１は、可動制御装置に出力すべきデータをすべて出力したか否かを判定する（２９０９）。
Next, the
ステップ２９０９の処理で、可動制御装置に出力すべきデータをすべて出力したと判定された場合、接続線ＳＤＡ及び接続線ＳＣＬの信号レベルを、ストップ条件を示す信号レベルに変化させて（２９１０）、スレーブ単発出力処理を正常終了する。
If it is determined in
一方、ステップ２９０９の処理で、可動制御装置に出力すべきデータを未だ出力していないと判定された場合、ＣＰＵ５５１は、可動制御装置に出力すべき次の１バイト分のデータを出力用ＢＵＦ５７２に設定する（２９１５）。
On the other hand, if it is determined in
次に、ＣＰＵ５５１は、マスタＩＣ５７０へデータ送信の開始を指示した時点から、マスタＩＣ５７０がＣＰＵ５５１へ割込信号を伝達させるまでの時間を監視するために、バイトモード用の監視タイマの起動を開始する（２９１６）。
Next, in order to monitor the time from when the
１バイトのデータを送信してからマスタＩＣ５７０から当該１バイトのデータに対するＡＣＫである返答信号が入力されたか否かを通知するための割込が発行されるまでの時間（バイトモード時間）の監視を開始する（２９１６）。
Monitoring of the time (byte mode time) from when 1-byte data is transmitted until an interrupt is issued to notify whether or not a response signal that is an ACK for the 1-byte data is input from the
前述したように、ＣＰＵ５５１は、バイトモード時間の監視を開始してから所定時間経過しても、割込信号を受け付けていない場合には、データ送信を中断するために、マスタＩＣ５７０にストップ条件を出力させ（２９１２）、その後、ＡＣＫカウンタの値を1つ加算して、ステップ２９０２の処理に戻り、再度マスタＩＣ５７０にスタート条件を出力させてから、可動制御データを初めのデータ（可動制御装置のアドレス）から送信する。ただし、ＡＣＫカウンタの値がステップ２９１３の時点で所定値となっている場合には、処理を終了する。
As described above, the
次に、マスタＩＣ５７０は、接続線ＳＤＡの電圧レベルを監視し、接続線ＳＤＡが解放されていることを確認してから（２９１７）、出力用ＢＵＦ５７２に設定された１バイトのデータを出力し（２９１８）、ステップ２９０６の処理に進む。ステップ２９１７の処理は、グループ単位制御手段からの返答信号の出力が終了するまでは、接続線ＳＤＡが返答信号により占有されているので、マスタＩＣ５７０は、グループ単位制御手段からの返答信号の出力が終了し、接続線ＳＤＡが解放されるまで待機する処理である。
Next, the
以後、可動制御データを順に送信し、全ての可動制御データの送信が完了すると、前述したようにステップ２９１０の処理を経て、正常終了する。
Thereafter, the movable control data is sequentially transmitted, and when the transmission of all the movable control data is completed, the process ends normally through the process of
送信される可動動制御データの順序は、発光制御データと同様に図１９に示すフォーマットとなっているが、可動動制御データはバイトモードで送信されるため、図１９に示すフォーマットの全データを、一度に出力用ＢＵＦ５７２に設定するのではなく、先頭から１バイト毎に区切って、出力用ＢＵＦ５７２に設定しながら、データの送信を行う。そのため、図１９に示すフォーマットの全データ（モータやソレノイドの制御データを含んでいる）は、ＲＡＭ５５３に一時的に記憶されることになる。
The order of the movable motion control data to be transmitted is in the format shown in FIG. 19 as with the light emission control data. Instead of setting the
これにより、Ｉ2Ｃ可動制御装置が制御する役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０は、ＶＤＰ割込（約３３．３ｍｓ周期）に同期して可動制御データを出力するのでは、演出に合わせて可動部材を制御できないため、ＶＤＰ割込よりも周期の短いタイマ割込（２ｍｓ周期）に同期して可動制御データが出力されるようにしている。これによって、遊技状態に合わせた可動部材による演出を行うことができる。
As a result, the
また、可動制御データは、図２９に示すように、バイトモードで送信される。これは、接続線ＳＤＡが解放されない異常が発生した場合には可動制御装置が制御できなくなり、役物駆動ＭＯＴ５６１が予め設定されている可動部材の可動可能な範囲を超えて可動部材を可動させるおそれがあるので、バイトモード監視時間による短時間のタイムアップ監視を行って、接続線ＳＤＡが解放されない異常を即座に検出するためである。
The movable control data is transmitted in the byte mode as shown in FIG. This is because when the abnormality that the connection line SDA is not released occurs, the movable control device cannot be controlled, and the
図２６、及び図２９による処理では、マスタＩＣ５７０は、８ビットのデータを出力後に、装飾制御装置６１０からの返答信号を取り込むことにより、データ転送の成否を判定し、データ転送が失敗している場合（つまり、ＮＡＣＫの返答信号がマスタＩＣ５７０に入力された場合）、出力したデータを１回だけ再度出力するので、装飾制御装置６１０にデータを可能な限り確実に出力することができ、演出装置の誤動作を防止できる。
In the processing according to FIGS. 26 and 29, the
なお、マスタＩＣ５７０がスタート条件を送信する際には、接続線ＳＤＡがＨＩＧＨになっている必要があるが、ノイズ等の影響によって、接続線ＳＤＡがＬＯＷとなったまま変化しない状態が発生する場合がある。
Note that when the
本実施形態では、マスタＩＣ５７０が装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５に送信するスレーブアドレスには、Ｒ／Ｗ識別データが「０」（書き込みを意味する）となっているものだけを用いている（図１１参照）が、ノイズ等の影響によって、Ｒ／Ｗ識別データが「１」（読み出しを意味する）となった状態で、Ｉ2ＣＩ／Ｏエクスパンダ６１５へ伝わることがある。
In the present embodiment, only the slave address that the
この場合、Ｉ2ＣＩ／Ｏエクスパンダ６１５は読み出しモードとなり、マスタＩＣ５７０によって接続線ＳＣＬの信号レベルが変化することに対応して、Ｉ2ＣＩ／Ｏエクスパンダ６１５からマスタＩＣ５７０へ、接続線ＳＤＡを介してデータを１ビットごと伝送する処理を行う。
In this case, the I 2 CI /
このとき、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、８ビットのデータを伝送するごとに、マスタＩＣ５７０から接続線ＳＤＡを介してアクノリッジ信号を受信する処理を行い、アクノリッジ信号を受信するとさらに８ビットのデータ伝送を行い、以後、この８ビットのデータ伝送とアクノリッジ信号の確認を繰り返すが、この間は、接続線ＳＤＡがＩ2ＣＩ／Ｏエクスパンダ６１５によって専有されている状態となる。
At this time, each time the I 2 CI /
一方で、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、８ビットのデータ伝送後に、マスタＩＣ５７０から接続線ＳＤＡを介してアクノリッジ信号を受信できないときは、接続線ＳＤＡを解放してデータ伝送を中止する。なお、Ｉ2ＣＩ／Ｏエクスパンダ６１５は、マスタＩＣ５７０から接続線ＳＤＡを介してアクノリッジ信号を受信する際には、接続線ＳＤＡがＬＯＷレベルであればアクノリッジ信号を受信したと解釈し、接続線ＳＤＡがＨＩＧＨレベルであればアクノリッジ信号を受信しないと解釈する。
On the other hand, if the I 2 CI /
よって、マスタＩＣ５７０からのデータがノイズ等の影響により変化し、この変化したデータを勝手に受信して読み出しモードとなったＩ2ＣＩ／Ｏエクスパンダ６１５が発生してしまうと、接続線ＳＤＡがいつまでも解放されないことになる。
Therefore, when the data from the
このような場合に、接続線ＳＤＡの信号レベルはＬＯＷに維持されたままになり、マスタＩＣ５７０と、本来送信を行うことを意図していた装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５との間で接続線ＳＤＡを介した通信が行えなくなる。
In such a case, the signal level of the connection line SDA remains LOW, and the
そこで、マスタＩＣ５７０は、スタート条件を示す信号を出力する前に、接続線ＳＤＡからデータが出力できる状態であるか否かを判定するために、接続線ＳＤＡの信号レベルがＨＩＧＨであるか否かを判定する。
Therefore, the
接続線ＳＤＡの信号レベルがＨＩＧＨでないと判定された場合、接続線ＳＤＡからデータが出力できないので、ドライバ５７６Ａによりトランジスタ５７８Ａに動作可能な電圧を印加しないことによってトランジスタ５７８Ａをオンさせずに（接続線ＳＤＡを解放した状態で）、接続ＳＣＬの信号レベルを少なくとも９回変化させる。
When it is determined that the signal level of the connection line SDA is not HIGH, data cannot be output from the connection line SDA. Therefore, the
このような処理を行うことで、読み出しモードとなったＩ2ＣＩ／Ｏエクスパンダ６１５は、接続ＳＣＬの信号レベルの変化に合わせて接続線ＳＤＡにデータを出力するが、接続ＳＣＬの信号レベルの変化が少なくとも９回行われる途中において、マスタＩＣ５７０からのアクノリッジ信号を確認するタイミングが発生する。このとき、接続線ＳＤＡは解放されているのでＨＩＧＨレベルとなり、読み出しモードとなったＩ2ＣＩ／Ｏエクスパンダ６１５は、アクノリッジ信号を受信しなかったと判断するので、データ伝送をやめて接続線ＳＤＡを解放することになる。
By performing such processing, the I 2 CI /
なお、この処理は、スタート条件を示す信号を出力する前だけでなく、マスタＩＣ５７０が装飾制御装置６１０へ実際のデータを出力する前に行われるようにしてもよい。
Note that this process may be performed not only before the signal indicating the start condition is output but also before the
このようにして、読み出しモードとなった装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５から強制的に接続線ＳＤＡを解放させるので、接続線ＳＤＡの信号レベルはＨＩＧＨに維持されるようになる。
In this way, the connection line SDA is forcibly released from the I 2 CI /
図３０は、本発明の第１の実施形態の遊技機全体に設けられる装飾制御装置６１０の接続形態を示す図であり、特に前面枠３に設けられる装飾制御装置６１０について説明する図である。
FIG. 30 is a diagram illustrating a connection form of the
装飾制御装置６１０は、主に、遊技盤１０及び前面枠３に取り付けられている。前面枠３に取り付けられた装飾制御装置６１０が制御するＬＥＤは、装飾部材９、照明ユニット１１、及び異常報知ＬＥＤ２９を照射するものである。
The
遊技機には複数の仕様があり、通常版遊技機１と廉価版遊技機１とがある。通常版遊技機１は、標準仕様の装飾部材９を備える前面枠３（通常版前面枠）を備えている。廉価版遊技機１は、標準仕様の装飾部材９よりも廉価なコストで構成された装飾部材９’を備える前面枠３（廉価版前面枠）を備えている。
The gaming machine has a plurality of specifications, and there are a normal
通常版前面枠３と廉価版前面枠３とは、装飾部材９を照射するために取り付けられる装飾制御装置６１０の数が相違する。具体的には、通常版前面枠３の装飾部材９は四つの装飾制御装置６１０により照射され、廉価版前面枠３の装飾部材９’は二つの装飾制御装置６１０により照射される。装飾部材９は最大６０個のＬＥＤによって照射されるのに対して、装飾部材９’は最大３０個のＬＥＤによって照射されるので、装飾部材９のほうが装飾部材９’よりも明るくなる。このため、通常版前面枠３が取り付けられた場合の装飾制御装置６１０の制御と、廉価版前面枠３が取り付けられた場合の装飾制御装置６１０の制御とが異なる。
The number of the
通常版前面枠３に取り付けられる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５のアドレスと廉価版前面枠３に取り付けられる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５の固有アドレスとが同じであると、通常版前面枠３が取り付けられた場合の制御を行う通常版用の演出制御装置５５０と、廉価版前面枠３が取り付けられた場合の制御を行う廉価版用の演出制御装置５５０と、を用意して、取り付けられる前面枠３に対応して演出制御装置５５０を取り換えなければならない。したがって、製造メーカーが遊技機１を出荷する場合に、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０とを用意しなければならず、製造コストが高くなってしまう。
The address of the I 2 CI /
このため、本実施形態では、通常版前面枠３と廉価版前面枠３とで制御が異なる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５の個別アドレスには、異なるアドレスを割り当て、一つの演出制御装置５５０が通常版用の制御と廉価版用の制御とを行えるようにした。これによって、通常版用の演出制御装置５５０と廉価版用の演出制御装置５５０とを用意する必要がなくなり、製造コストを削減できる。
For this reason, in this embodiment, different addresses are assigned to the individual addresses of the I 2 CI /
具体的には、通常版前面枠３の装飾部材９を照射するＬＥＤに接続される四つの装飾制御装置６１０（第１の仕様依存型グループ単位制御手段）のＩ2ＣＩ／Ｏエクスパンダ６１５の固有アドレスには、「１００１」、「１０１０」、「１１００」、及び「１１０１」が割り当てられる。
Specifically, the I 2 CI /
一方、廉価版前面枠３の装飾部材９’を照射するＬＥＤに接続される二つの装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５（第２の仕様依存型グループ単位制御手段）のアドレスには、通常版前面枠３の装飾部材９を照射するＬＥＤに接続される四つの装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５の固有アドレスと異なる「１１１０」及び「１１１１」が割り当てられる。
On the other hand, the address of the I 2 CI / O expander 615 (second specification-dependent group unit control means) of the two
そして、通常版前面枠３と廉価版前面枠３の何れに使用される場合であっても、演出制御装置５５０からは、装飾部材９、９’のＩ2ＣＩ／Ｏエクスパンダ６１５に割り当てられた固有アドレスである「１００１」、「１０１０」、「１１００」、「１１０１」、「１１１０」及び「１１１１」の全てを含んだ演出制御データが、装飾制御装置６１０に送信される。
Then, regardless of whether it is used for the normal
したがって、通常版用の制御と廉価版用の制御とを行えるようにした一つの演出制御装置５５０で通常版前面枠３の装飾制御装置６１０と廉価版用の装飾制御装置６１０とを制御できるので、製造コストを削減できる。
Therefore, the
また、通常版前面枠３と廉価版前面枠３とで同じ制御をする照明ユニット１１及び異常報知ＬＥＤ２９を照射するＬＥＤに接続された装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５には、通常版前面枠３と廉価版前面枠３とで異なるアドレスにする必要はなく、同じアドレスが割り当てられる。
In addition, the I 2 CI /
なお、廉価版前面枠３では、固有アドレスが「１００１」、「１０１０」、「１１００」、「１１０１」となるＩ2ＣＩ／Ｏエクスパンダ６１５は使用されず、通常版前面枠３では、固有アドレスが「１１１０」、「１１１１」となるＩ2ＣＩ／Ｏエクスパンダ６１５は使用されない。そのため、何れの仕様の前面枠３であっても、異常判定テーブル２１００（図２１）において、接続されないＩ2ＣＩ／Ｏエクスパンダ６１５が存在することになるが、前述したように、異常判定テーブル２１００に登録されているＩ2ＣＩ／Ｏエクスパンダ６１５の一つと、マスタＩＣ５７０との間でデータ送受信が行われれば、正常な状態として処理されるので問題はない。
The low
（第２実施形態）
本発明の第２実施形態を図３１〜図３６を用いて説明する。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIGS.
本発明の第２実施形態は、演出制御装置５５０が複数のマスタＩＣ５７０を備える場合の実施形態である。
The second embodiment of the present invention is an embodiment in the case where the
前述したように、一つのマスタＩＣ５７０に接続できる装飾制御装置６１０のＩ2ＣＩ／Ｏエクスパンダ６１５には、設定可能な固有アドレスの数に上限がある。この上限を越えて装飾制御装置６１０を配置したい場合には、複数のマスタＩＣ５７０を設ける必要がある。
As described above, the I 2 CI /
図３１は、本発明の第２実施形態の演出制御装置５５０と装飾制御装置６１０との接続の説明図である。
FIG. 31 is an explanatory diagram of the connection between the
第２の実施形態では、演出制御装置５５０は複数のマスタＩＣ５７０を備えた構成となっている。
In the second embodiment, the
図３１では、演出制御装置５５０は、三つのマスタＩＣ５７０Ａ〜５７０Ｃを備える。
In FIG. 31, the
マスタＩＣ５７０Ａは、中継基板６００Ａと接続され、中継基板６００Ａは、装飾制御装置６１０Ａ〜６１０Ｃと直列に接続されるとともに、装飾制御装置６１０Ｄ〜６１０Ｆと直列に接続される。
The
マスタＩＣ５７０Ｂは、中継基板６００Ｂと接続され、中継基板６００Ｂは、装飾制御装置６１０Ｇ〜６１０Ｉと直列に接続されるとともに、装飾制御装置６１０Ｊ〜６１０Ｌと直列に接続される。
The
マスタＩＣ５７０Ｃは、中継基板６００Ｃと接続され、中継基板６００Ｃは、装飾制御装置６１０Ｍ〜６１０Ｏと直列に接続されるとともに、役物駆動ＳＯＬ５６０及び役物駆動ＭＯＴ５６１に接続される装飾制御装置６１０Ｐに直列に接続される。
The
ここで、一つのマスタＩＣ５７０に接続されている装飾制御装置６１０群を系統という。系統とは、具体的には、マスタＩＣ５７０Ａであれば、中継基板６００Ａ、装飾制御装置６１０Ａ〜６１０Ｆである。
Here, the
マスタＩＣ５７０は、接続されている装飾制御装置６１０にデータを出力可能であるため、マスタＩＣ５７０は、接続されている装飾制御装置６１０を制御可能である。
Since the
このような構成により、１個のマスタＩＣ５７０で制御できるＩ2ＣＩ／Ｏエクスパンダ６１５の数の制限（図１２に示すように１４個を上限とする）がなくなり、多彩な演出制御を可能とすることが期待できる。
With such a configuration, the number of I 2 CI /
本実施形態でも、異常判定テーブル２１００（図３２参照）に登録されたＩ2ＣＩ／Ｏエクスパンダ６１５のうちの一つのＩ2ＣＩ／Ｏエクスパンダ６１５とマスタＩＣ５７０との間でデータ送受信が行われれば、正常な状態として処理が行われるが、異常の判定、並びに、Ｉ2ＣＩ／Ｏエクスパンダ６１５及びマスタＩＣ５７０の初期化の処理を、各系統毎に独立して行う点が第１の実施形態とは異なっている。
Also in this embodiment, data transmission / reception is performed between one I 2 CI /
本実施形態では、図３２に示すように、異常判定テーブル２１００が各系統毎に用意されている。換言すると、各マスタＩＣ５７０に対応する異常判定テーブル２１００が演出制御装置５５０のＲＡＭ５５３に記憶されている。
In the present embodiment, as shown in FIG. 32, an abnormality determination table 2100 is prepared for each system. In other words, the abnormality determination table 2100 corresponding to each
これらの異常判定テーブル２１００について具体的に説明する。図３２は、本発明の第２実施形態の異常判定テーブル２１００の説明図である。 The abnormality determination table 2100 will be specifically described. FIG. 32 is an explanatory diagram of the abnormality determination table 2100 according to the second embodiment of this invention.
マスタＩＣ５７０Ａと装飾制御装置６１０Ａ〜６１０Ｆとの間で行われるデータ送受信の異常を装飾制御装置毎に判定する第１異常判定テーブル２１００Ａと、マスタＩＣ５７０Ｂと装飾制御装置６１０Ｇ〜６１０Ｌとの間で行われるデータ送受信の異常を装飾制御装置毎に判定する第２異常判定テーブル２１００Ｂと、マスタＩＣ５７０Ｃと装飾制御装置６１０Ｍ〜６１０Ｏとの間で行われるデータ送受信の異常を装飾制御装置毎に判定する第３異常判定テーブル２１００Ｃの３種類のテーブルが存在する。
A first abnormality determination table 2100A for determining an abnormality in data transmission / reception performed between the
なお、マスタＩＣ５７０と可動制御装置（装飾制御装置６１０Ｐ）とのデータ送受信の異常は、第３異常判定テーブル２１００Ｃに登録されない。マスタＩＣ５７０と可動制御装置とのデータ送信の異常は、図２９の処理が正常終了か異常終了したかによって判定され、異常終了と判定された場合には、図２８の処理で役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０を初期化するからである。
An abnormality in data transmission / reception between the
そして、何れかの異常判定テーブルにて、すべてのＩ2ＣＩ／Ｏエクスパンダ６１５に関してデータ送受信異常が発生したと判定された場合には、当該異常判定テーブルに属するすべての装飾制御装置６１０を初期化し、あわせて対応するマスタＩＣ５７０も初期化する。但し、他の異常判定テーブルに属する装飾制御装置６１０やマスタＩＣ５７０は初期化しない。
If any abnormality determination table determines that a data transmission / reception abnormality has occurred with respect to all the I 2 CI /
例えば、前述した第１の異常判定テーブルにて、全てのＩ2ＣＩ／Ｏエクスパンダ６１５に関してデータ送受信異常が発生したと判定された場合には、マスタＩＣ５７０Ａ及び装飾制御装置６１０Ａ〜６１０Ｆのみを初期化し、他の、マスタＩＣ５７０Ｂ、５７０Ｃ、及び装飾制御装置６１０Ｇ〜６１０Ｐは初期化しない。
For example, if it is determined in the first abnormality determination table described above that data transmission / reception abnormality has occurred with respect to all the I 2 CI /
このため、データ送信異常が発生したマスタＩＣ５７０及びデータ送信異常が発生したマスタＩＣ５７０に接続される装飾制御装置６１０が初期化中であっても、異常が発生していないマスタＩＣ５７０と装飾制御装置６１０との間で、装飾制御データが送受信できるので、遊技の途中で装飾装置６２０による演出が突然一時停止してしまうことを防止できる。
For this reason, even if the
なお、各マスタＩＣ５７０Ａ〜５７０Ｃを初期化する方法として、ソフトリセットとハードリセットとがある。
As a method for initializing the
ソフトリセットでは、ＣＰＵ５５１によって各マスタＩＣ５７０Ａ〜５７０Ｃのうちの一つが初期化される。
In the soft reset, the
具体的には、各マスタＩＣ５７０Ａ〜５７０Ｃには、各々リセットＲＥＧ５７３（図４参照）を備えている。ＣＰＵ５５１がバス５６３を介してこのリセットレジスタに特定値（初期化指示データ）を書き込むと、特定値を書き込まれたリセットＲＥＧ５７３を備えるマスタＩＣ５７０だけが初期化される。
Specifically, each of the
ハードリセットでは、入出力Ｉ／Ｆ５５８及び電源投入検出回路５５９に接続されるＮＯＲゲート回路５９０に各マスタＩＣ５７０Ａ〜５７０ＣのＲＥＳＥＴ端子が接続されており、ＮＯＲゲート回路５９０に印加される電圧が所定時間ローに保持されると、ＲＥＳＥＴ端子に印加される電圧も所定時間ローに保持され、全てのマスタＩＣ５７０Ａ〜５７０Ｃが初期化される。
In the hard reset, the RESET terminals of the
ＮＯＲゲート回路５９０は、すべてのマスタＩＣ５７０のＲＥＳＥＴ端子に接続されており、ＮＯＲゲート回路５９０に印加される電圧が所定時間ローに保持されると、すべてのマスタＩＣ５７０のＲＥＳＥＴ端子に印加される電圧も所定時間ローになり、すべてのマスタＩＣ５７０に初期化信号として取り込まれる。
The NOR
なお、ＮＯＲゲート回路５９０とマスタＩＣ５７０のＲＥＳＥＴ端子とを接続する線は、バス５６３とは別個の線である。
Note that a line connecting the NOR
本実施形態では、電源投入時には、ハードリセットによって、全てのマスタＩＣ５７０Ａ〜５７０Ｃを初期化し、合せて対応する装飾制御装置６１０を初期化する。そして、何れかの異常判定テーブルにて、全てのＩ2ＣＩ／Ｏエクスパンダ６１５に関してデータ送受信異常が発生したと判定された場合には、当該異常判定テーブルに属するマスタＩＣのみをソフトリセットにより初期化し、合わせて対応する装飾制御装置６１０を初期化するが、他のマスタＩＣや装飾制御装置６１０はリセットしない。
In this embodiment, when the power is turned on, all the
このように、演出制御装置５５０に複数のマスタＩＣ５７０が備わる場合に、異常が発生したマスタＩＣのみに対してリセットを行うので、遊技機１全体の装飾が一時停止することなく、遊技者に違和感を与えることを抑制できる。また、すべてのマスタＩＣ５７０を同時に高速にリセットしたい場合には、ハードリセットによりリセットが行えるので、様々な態様のリセット処理を実施することができる。
As described above, when the
第２実施形態では、第１実施形態と同じ処理を実行するが、第１実施形態と異なる処理のみ、図３３及び図３４で詳細を説明する。 In the second embodiment, the same processing as that of the first embodiment is executed, but only the processing different from that of the first embodiment will be described in detail with reference to FIGS. 33 and 34.
図３３は、本発明の第２実施形態のＩ2Ｃ初期リセット処理のフローチャートである。図３３では、図２３に示すＩ2Ｃ初期リセット処理と同じ処理は同じ符号を付与し、説明を省略する。 FIG. 33 is a flowchart of the I 2 C initial reset process according to the second embodiment of this invention. In FIG. 33, the same process as the I 2 C initial reset process shown in FIG.
Ｉ2Ｃ初期リセット処理は電源投入時に実行される処理であり、第２実施形態のＩ2Ｃ初期リセット処理では、各マスタＩＣ５７０に接続される装飾制御装置６１０に初期化指示データを送信する。
I 2 C initial reset process is a process executed when the power is turned, in I 2 C initial reset process of the second embodiment transmits an initialization instruction data to the
具体的には、ステップ２３０２の処理ですべてのマスタＩＣ５７０がハードリセットされた後、ＣＰＵ５５１は、第１のマスタＩＣ５７０Ａを選択して（３３０１）、ステップ３３０１の処理で選択されたマスタＩＣ５７０Ａに接続される装飾制御装置６１０Ａ〜６１０Ｆに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マスタＩＣ５７０Ａに接続される装飾制御装置６１０Ａ〜６１０Ｆを初期化する。
Specifically, after all the
そして、ＣＰＵ５５１は、第２のマスタＩＣ５７０Ｂを選択して（３３０２）、ステップ３３０２の処理で選択されたマスタＩＣ５７０Ｂに接続される装飾制御装置６１０Ｇ〜６１０Ｌに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マスタＩＣ５７０Ｂに接続される装飾制御装置６１０Ｇ〜６１０Ｌを初期化する。
Then, the
そして、ＣＰＵ５５１は、第３のマスタＩＣ５７０Ｃを選択して（３３０３）、ステップ３３０３の処理で選択されたマスタＩＣ５７０Ｃに接続される装飾制御装置６１０Ｍ〜６１０Ｐに初期化指示データを送信するスレーブリセット処理を実行し（２３０３）、マスタＩＣ５７０Ｃに接続される装飾制御装置６１０Ｍ〜６１０Ｐを初期化する。
Then, the
図３４は、本発明の第２実施形態のＩ2Ｃ随時リセット処理のフローチャートである。図３４では、図２７に示すＩ2Ｃ随時リセット処理と同じ処理は同じ符号を付与し、説明を省略する。 FIG. 34 is a flowchart of the I 2 C optional reset process according to the second embodiment of this invention. In FIG. 34, the same processes as the I 2 C occasional reset process shown in FIG.
ステップ２７０１の処理でリセット要求フラグが設定されていると判定された場合、又は、ステップ２７０３の処理でリセット条件が成立していると判定された場合、ＣＰＵ５５１は、リセット条件が成立したマスタＩＣ５７０を選択し（３４０１）、ステップ３４０１の処理でマスタＩＣ５７０に備わるリセットＲＥＧ５７３に所定の値を書き込み、当該マスタＩＣ５７０をソフトリセットする（３４０２）。
If it is determined in
そして、ＣＰＵ５５１は、ステップ３４０１の処理で選択されたマスタＩＣ５７０に接続されるすべての装飾制御装置６１０に初期化指示データを送信するスレーブリセット処理を実行する（２７０６）。
Then, the
次に、ＣＰＵ５５１は、リセット条件が成立したマスタＩＣ５７０が可動制御装置に接続されたマスタＩＣ５７０（図３１ではマスタＩＣ５７０Ｃ）であるか否かを判定する（３４０３）。
Next, the
ステップ３４０３の処理で、リセット条件が成立したマスタＩＣ５７０が可動制御装置に接続されたマスタＩＣ５７０であると判定された場合、可動制御装置が制御する役物駆動ＭＯＴ５６１及び役物駆動ＳＯＬ５６０を初期位置に戻す初期化処理を実行するので、ステップ２７０７の処理に進む。
If it is determined in
一方、ステップ３４０３の処理で、リセット条件が成立したマスタＩＣ５７０が可動制御装置に接続されたマスタＩＣ５７０でないと判定された場合、ステップ２７１０の処理に進む。
On the other hand, if it is determined in
このように、本実施形態では、異常が検出されたマスタＩＣ５７０のみをソフトリセットするので、異常が検出されていないマスタＩＣ５７０を初期化しなくてもよいので、遊技中に出力が一時停止する装飾装置の数を最小限に抑えることができ、遊技者に与える違和感を減少させることができる。
Thus, in this embodiment, since only the
また、ハードリセット又はソフトリセットによってマスタＩＣ５７０が初期化されると、初期化されるマスタＩＣ５７０に接続されるすべての装飾制御装置６１０も初期化されるので、確実に異常を解消できる。
Further, when the
図３５は、本発明の第２実施形態の電源投入によるマスタＩＣ５７０の初期化前後のタイミングチャートである。
FIG. 35 is a timing chart before and after initialization of the
遊技機１に電源が投入されると、ＣＰＵ５５１は、図２２の処理を実行して、ステップ２２０の処理で、図３３に示すＩ2Ｃ初期リセット処理を実行する。図３３に示すステップ２３０２の処理で、演出制御装置５５０に備わるすべてのマスタＩＣ５７０のＲＥＳＥＴ端子に印加される所定時間ローに保持され、演出制御装置５５０に備わるすべてのマスタＩＣ５７０はハードリセットされる。
When the
そして、ステップ３３０１の処理で第１マスタＩＣ５７０Ａが選択されて、第１マスタＩＣ５７０Ａに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データが送信される。
In
次に、ステップ３３０２の処理で第２マスタＩＣ５７０Ｂが選択されて、第２マスタＩＣ５７０Ｂに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データが送信される。
Next, the
次に、ステップ３３０３の処理で第３マスタＩＣ５７０Ｃが選択されて、第３マスタＩＣ５７０Ｃに接続されるすべてのＩ2ＣＩ／Ｏエクスパンダ６１５に初期化指示データが送信される。
Next, in
そして、可動制御装置（装飾制御装置６１０Ｐ）が第３マスタＩＣ５７０からの初期化指示データを受信すると、役物駆動ＭＯＴ５６１の回転軸を初期位置に戻すモータ初期化動作を行うので、図３３に示すステップ２３０５の処理でモータ初期化フラグが設定されて、ステップ２３０６の処理で初期化時のモータの出力データ（可動制御データ）が出力されると、役物駆動ＭＯＴ５６１の回転軸を初期位置に戻すモータ初期化動作が実行される。
When the movable control device (
そして、図３３に示すＩ2Ｃ初期リセット処理が終了すると、図２２に示すステップ２２０３の処理で、タイマ割込が許可される。以降、図２２に示すＶＤＰ割込がＣＰＵ５５１に入力されるたびに、図２２に示すステップ２２０４〜２２１０の処理を繰り返し実行し、タイマ割込が２ｍｓ周期でＣＰＵ５５１に入力されると、図２８に示すタイマ割込処理を実行される。
When the I 2 C initial reset process shown in FIG. 33 is completed, the timer interrupt is permitted in the process of
モータ初期化動作中であっても、図２２に示すステップ２２０６の処理が実行されて、発光制御装置のみが接続されているマスタＩＣ５７０Ａ、５７０Ｂは、発光制御データを発光制御装置に送信する。
Even during the motor initialization operation, the processing of
一方、２ｍｓ周期で実行される図２８に示すタイマ割込処理では、モータ初期化動作中である場合には、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻されたことを検出するまで、モータ初期化動作が実行される。
On the other hand, in the timer interruption process shown in FIG. 28 executed at a cycle of 2 ms, if the motor initialization operation is being performed, it is confirmed that the rotation axis of the
なお、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻されたことが検出されて、モータ初期化動作が終了すると、図２８に示すステップ２８１４の処理で通常時のモータ出力データ（可動制御データ）が送信されるので、役物駆動ＭＯＴ５６１による装飾演出動作が可能となる。
When it is detected in
以上のように、電源投入により役物駆動ＭＯＴ５６１が初期化動作中であっても、初期化動作中である役物駆動ＭＯＴ５６１を制御する可動制御装置に接続されたマスタＩＣ５７０以外のマスタＩＣ５７０は、装飾制御装置６１０へ装飾制御データを送信するので、電源投入から発光装置が点灯するまでの時間を短縮でき、電源投入直後の発光装置の確認作業にかかる時間を短縮できる。
As described above, the
図３６は、本発明の第２実施形態の異常が発生したマスタＩＣ５７０の初期化前後のタイミングチャートである。
FIG. 36 is a timing chart before and after initialization of the
図３６では、可動制御装置に接続される第３マスタＩＣ５７０Ｃにリセット条件が成立した場合、つまり、第３マスタＩＣ５７０Ｃに異常が検出された場合について説明する。
FIG. 36 illustrates a case where a reset condition is established in the
第３マスタＩＣ５７０に異常が検出されると、図３４に示すステップ３４０１の処理で第３マスタＩＣ５７０が選択されて、ステップ３４０２の処理で第３マスタＩＣ５７０がソフトリセットされる。
When an abnormality is detected in the
そして、図３４に示すステップ２７０６の処理で、第３マスタＩＣ５７０に接続されるすべての装飾装置６２０に初期化指示データが送信される。そして、可動制御のマスタＩＣ５７０Ｃで異常が検出されたので、ステップ２７０７の処理でモータ初期化フラグが設定され、ステップ２７０８の処理で、初期化時のモータ出力データ（可動制御データ）が出力される。
In
なお、モータ初期化動作中であっても、図２２に示すステップ２２０６の処理が実行されて、発光制御装置のみが接続されているマスタＩＣ５７０Ａ、５７０Ｂは、発光制御データを発光制御装置に送信する。
Even during the motor initialization operation, the processing of
一方、２ｍｓ周期で実行される図２８に示すタイマ割込処理では、モータ初期化動作中である場合には、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻されたことを検出するまで、モータ初期化動作が実行される。
On the other hand, in the timer interruption process shown in FIG. 28 executed at a cycle of 2 ms, if the motor initialization operation is being performed, it is confirmed that the rotation axis of the
なお、ステップ２８１０の処理で役物駆動ＭＯＴ５６１の回転軸が初期位置に戻されたことが検出されて、モータ初期化動作が終了すると、図２８に示すステップ２８１４の処理で通常時のモータ出力データ（可動制御データ）が送信されるので、役物駆動ＭＯＴ５６１による装飾演出動作が可能となる。
When it is detected in
以上のように、異常が発生したことにより役物駆動ＭＯＴ５６１が初期化動作中であっても、初期化動作中である役物駆動ＭＯＴ５６１を制御する可動制御装置に接続されたマスタＩＣ５７０以外のマスタＩＣ５７０は、装飾制御装置６１０へ装飾制御データを送信するので、頻繁に役物駆動ＭＯＴ５６１が初期化動作されても、遊技機１の盤面が暗くなることを防止できる。
As described above, a master other than the
なお、本明細書に開示されている実施の形態は、パチンコ機のみならずパチスロ機等の他の遊技機でも適用可能であることは当然意図されるものである。 It should be noted that the embodiments disclosed in the present specification are naturally intended to be applicable not only to pachinko machines but also to other gaming machines such as pachislot machines.
また、実施の形態として、変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、変動表示ゲームに限らず、他の補助遊技の結果に対応して特別遊技状態を発生する遊技機であっても構わないことは当然意図されるものである。 Also, as an embodiment, a pachinko machine that generates a special game state corresponding to the result of the variable display game is disclosed, but not limited to the variable display game, the special game corresponding to the result of other auxiliary games Of course, it may be a gaming machine that generates a state.
例えば、所定条件の成立によって特定の入賞装置の入口が開口し（特定入賞装置の可動部材が作動して入口が開口し）、入賞装置内部へ取り込まれた遊技球が、入賞装置内部に設けられた何れの入賞領域（特定入賞領域と一般入賞領域とがある）に入賞するかを抽選する遊技を補助遊技としてもよい。この場合、入賞装置内部へ取り込まれた遊技球が特定入賞領域に入賞することで、特別遊技状態が発生することになる。 For example, when a predetermined condition is satisfied, an entrance of a specific winning device is opened (the movable member of the specified winning device is actuated to open the entrance), and a game ball taken into the winning device is provided inside the winning device. A game in which lottery is selected for which winning area (there is a specific winning area or a general winning area) may be used as an auxiliary game. In this case, a special game state occurs when the game ball taken into the winning device wins a specific winning area.
また、実施の形態として、特図変動表示ゲームの結果に対応して特別遊技状態を発生するパチンコ機が開示されているが、普図変動表示ゲームの結果に対応して（或いは、普図変動表示ゲームの結果に起因して）、特別遊技状態を発生する様なパチンコ機であっても、本発明が適用可能であることは当然意図されるものである。例えば、普図変動表示ゲームの結果により特定の入賞装置の入口が開口し、入賞装置内部へ取り込まれた遊技球が特定入賞領域へ入賞した場合に特別遊技状態を発生するパチンコ機であっても、本発明は適用可能である。 In addition, as an embodiment, a pachinko machine that generates a special game state corresponding to the result of the special figure variation display game is disclosed, but in response to the result of the general figure variation display game (or It is naturally intended that the present invention can be applied even to a pachinko machine that generates a special gaming state (due to the result of the display game). For example, even a pachinko machine that generates a special game state when the entrance of a specific winning device is opened according to the result of the normal game display game and a game ball taken into the winning device wins a specific winning area. The present invention is applicable.
また、実施の形態として、遊技制御装置と演出制御装置とが分離されている構成が開示されているが、遊技制御装置と演出制御装置とが一体となって一つの制御装置を構成していても差し支えないものであり、或いは、遊技制御装置自身がグループ統括制御手段として構成されていても差し支えないことは当然意図されることである。 Further, as an embodiment, a configuration in which the game control device and the effect control device are separated is disclosed, but the game control device and the effect control device constitute a single control device. Of course, it is intended that the game control device itself may be configured as a group overall control means.
なお、今回開示した実施の形態は、全ての点で例示であって制限的なものではない。また、本発明の範囲は前述した発明の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び内容の範囲での全ての変更が含まれることが意図される。 The embodiment disclosed this time is illustrative in all points and is not restrictive. The scope of the present invention is shown not by the above description of the invention but by the scope of claims, and is intended to include all modifications within the scope and meaning equivalent to the scope of claims.
以上のように、本発明は、演出制御装置が装飾制御装置を制御する遊技機に適用可能である。 As described above, the present invention can be applied to a gaming machine in which an effect control device controls a decoration control device.
１ 遊技機
２ 本体枠（外枠）
３ 前面枠
４ ヒンジ
１０ 遊技盤
１１ 照明ユニット
１７ 演出ボタン
１８ ガラス枠
３４ 普図始動ゲート
３６ 普通変動入賞装置
４２ 特別変動入賞装置
４４ 一般入賞口
４５ 第１始動入賞口
５１ センターケース
５２ 窓部
５３ 表示装置
５５ 振動センサ
６０ 可動役物
５００ 遊技制御装置
５５０ 演出制御装置
５６０ 役物駆動ＳＯＬ
５６１ 役物駆動ＭＯＴ
５７０ マスタＩＣ
５７３ リセットＲＥＧ
５７４ 送信モードＲＥＧ
５７９ ステータスＲＥＧ
５８０ 払出制御装置
６００ 中継基板（装飾制御装置）
６１０ 装飾制御装置
６２０ 装飾装置
２１００ 異常判定テーブル
1
3
561 Actor Drive MOT
570 Master IC
573 Reset REG
574 Transmission mode REG
579 Status REG
580
610
Claims (1)
前記複数の演出装置を複数グループに分割し、該分割されたグループに属する演出装置を制御するためのグループ単位制御手段を各グループ毎に設け、
前記各グループ単位制御手段には、複数のグループ単位制御手段の間で共通となる共通アドレスと、各グループ単位制御手段同士で相違する個別アドレスと、が予め割り当てられ、
前記演出制御手段を、複数の前記グループ単位制御手段を統括的に制御するグループ統括制御手段として構成し、
前記グループ統括制御手段から前記グループ単位制御手段へタイミング信号を伝達するタイミング信号線、及び前記グループ統括制御手段と前記グループ単位制御手段との間でデータを通信するデータ線によって、前記グループ統括制御手段と前記グループ単位制御手段とが接続されて、前記グループ統括制御手段と前記各グループ単位制御手段との間で相互にデータ通信を可能とし、
前記グループ統括制御手段は、
前記演出装置の制御に係わる演算処理を行う演算処理手段と、
前記演算処理手段からの指令に基づいて、前記データ線及びタイミング信号線の各信号レベルを制御する信号レベル制御手段と、を備え、
前記信号レベル制御手段は、
前記演算処理手段からの送信指令に基づいて、前記データ線の信号レベルを送信データに対応する信号レベルに設定しながら、前記タイミング信号線の信号レベルを繰り返し変化させることによって、前記グループ単位制御手段にデータを順次送信する送信手段と、
前記送信手段による所定の単位ビット数のデータ送信が終了する毎に、前記グループ単位制御手段からの返答信号によってデータ送信の成否を判定する判定手段と、
前記判定手段による判定処理に対応して前記演算処理手段に割込信号を出力する割込信号出力手段と、を備え、
前記割込信号出力手段は、
前記送信手段が前記所定の単位ビット数よりも長大なビット長のデータを送信する場合において、前記判定手段により送信が成功したと判定された時期が該長大なビット長のデータの全てを送信する途中であれば、前記演算処理手段に割込信号を出力せず、該判定の時期が該長大なビット長のデータの全てを送信した後であれば前記演算処理手段に割込信号を出力する第１割込信号出力手段と、
前記判定手段によって前記データ送信が成功したと判定された場合に、該判定の時期に拘らず、その都度、前記演算処理手段に割込信号を出力する第２割込信号出力手段と、を有し、
前記グループ統括制御手段は、
前記グループ単位制御手段に対して、初期化を指示する初期化指示データを前記送信手段によって送信させるグループ初期化手段と、
前記グループ単位制御手段に対して、前記演出装置の出力態様を特定する演出制御データを前記送信手段によって送信させる演出制御指示手段と、を備え、
前記グループ初期化手段は、前記送信手段によって前記初期化指示データを送信させる場合に、当該初期化指示データに前記共通アドレスを含ませることで送信先のグループ単位制御手段を複数選択し、
前記演出制御指示手段は、前記送信手段によって前記演出制御データを送信させる場合に、当該演出制御データに前記個別アドレスを含ませることによって送信先のグループ単位制御手段を特定し、
前記送信手段が前記初期化指示データを送信する場合には前記第２割込信号出力手段を選択し、前記送信手段が前記演出制御データを送信する場合には前記第１割込信号出力手段を選択し、
前記グループ単位制御手段は、
前記送信手段によって送信されたデータに含まれるアドレスの内容を判別するアドレス判別手段を備え、
前記アドレス判別手段によって、前記アドレスが自宛の個別アドレスであると判別した場合には、前記送信されたデータを演出制御データとして取り込み、当該演出制御データに基づいて前記演出装置の出力態様を制御し、
前記アドレス判別手段によって、前記アドレスが共通アドレスであると判別した場合には、前記送信されたデータを初期化指示データとして取り込み、当該初期化指示データに基づいて、自身を初期化することを特徴とする遊技機。 In a gaming machine comprising game control means for overall control of a game and effect control means for controlling a plurality of effect devices for effecting a game in response to a command from the game control means,
Dividing the plurality of effect devices into a plurality of groups, and providing group unit control means for each group to control the effect devices belonging to the divided group,
Each group unit control means is pre-assigned a common address that is common among a plurality of group unit control means, and an individual address that is different between each group unit control means,
The production control means is configured as a group overall control means for overall control of the plurality of group unit control means,
The group control unit includes a timing signal line for transmitting a timing signal from the group control unit to the group unit control unit, and a data line for communicating data between the group control unit and the group unit control unit. And the group unit control means are connected to enable data communication between the group overall control means and each group unit control means,
The group overall control means is:
Arithmetic processing means for performing arithmetic processing related to the control of the rendering device;
Signal level control means for controlling each signal level of the data line and the timing signal line based on a command from the arithmetic processing means,
The signal level control means includes
The group unit control means by repeatedly changing the signal level of the timing signal line while setting the signal level of the data line to a signal level corresponding to transmission data based on a transmission command from the arithmetic processing means. Transmitting means for sequentially transmitting data to
A determination unit that determines success or failure of data transmission by a response signal from the group unit control unit every time data transmission of a predetermined unit number of bits by the transmission unit ends
An interrupt signal output means for outputting an interrupt signal to the arithmetic processing means in response to the judgment processing by the judgment means,
The interrupt signal output means includes
When the transmission means transmits data having a bit length longer than the predetermined number of unit bits, all the data having the long bit length is transmitted when the determination means determines that transmission is successful. If it is in the middle, no interrupt signal is output to the arithmetic processing means, and if the determination time is after all the data having the long bit length has been transmitted, an interrupt signal is output to the arithmetic processing means. First interrupt signal output means;
A second interrupt signal output means for outputting an interrupt signal to the arithmetic processing means each time the determination means determines that the data transmission is successful, regardless of the timing of the determination. And
The group overall control means is:
A group initialization unit that causes the transmission unit to transmit initialization instruction data instructing initialization to the group unit control unit;
Production control instruction means for causing the transmission means to transmit production control data for specifying the output mode of the production device with respect to the group unit control means ,
The group initialization unit selects a plurality of destination group unit control units by including the common address in the initialization instruction data when the transmission unit transmits the initialization instruction data.
The production control instruction means, when transmitting the production control data by the transmission means, specifies the group unit control means of the transmission destination by including the individual address in the production control data,
When the transmission means transmits the initialization instruction data, the second interrupt signal output means is selected, and when the transmission means transmits the effect control data, the first interrupt signal output means is selected. Selected,
The group unit control means includes:
An address discriminating unit for discriminating the content of an address included in the data transmitted by the transmitting unit;
When the address determining means determines that the address is an individual address addressed to the address, the transmitted data is fetched as effect control data, and the output mode of the effect device is controlled based on the effect control data. And
When the address determining means determines that the address is a common address, the transmitted data is fetched as initialization instruction data, and is initialized based on the initialization instruction data. A gaming machine.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009221401A JP5286490B2 (en) | 2009-09-25 | 2009-09-25 | Game machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009221401A JP5286490B2 (en) | 2009-09-25 | 2009-09-25 | Game machine |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013057712A Division JP5799378B2 (en) | 2013-03-21 | 2013-03-21 | Game machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011067425A JP2011067425A (en) | 2011-04-07 |
| JP5286490B2 true JP5286490B2 (en) | 2013-09-11 |
Family
ID=44013347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009221401A Expired - Fee Related JP5286490B2 (en) | 2009-09-25 | 2009-09-25 | Game machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5286490B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011067432A (en) * | 2009-09-25 | 2011-04-07 | Sophia Co Ltd | Game machine |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5981712B2 (en) * | 2011-12-20 | 2016-08-31 | 株式会社ソフイア | Game machine |
| JP5604650B2 (en) * | 2011-12-20 | 2014-10-08 | 株式会社ソフイア | Game machine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003190561A (en) * | 2001-12-28 | 2003-07-08 | Sankyo Kk | Game machine |
| JP2007007148A (en) * | 2005-06-30 | 2007-01-18 | Heiwa Corp | Game machine |
| JP4879765B2 (en) * | 2007-01-29 | 2012-02-22 | パナソニック株式会社 | I2C bus control circuit |
| JP2008220409A (en) * | 2007-03-08 | 2008-09-25 | Heiwa Corp | Game machine |
-
2009
- 2009-09-25 JP JP2009221401A patent/JP5286490B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011067432A (en) * | 2009-09-25 | 2011-04-07 | Sophia Co Ltd | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011067425A (en) | 2011-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572821B2 (en) | Game machine | |
| JP5286489B2 (en) | Game machine | |
| JP5390962B2 (en) | Game machine | |
| JP5651858B2 (en) | Game machine | |
| JP5286490B2 (en) | Game machine | |
| JP5286491B2 (en) | Game machine | |
| JP5604709B2 (en) | Game machine | |
| JP5426944B2 (en) | Game machine | |
| JP5906232B2 (en) | Game machine | |
| JP4782234B2 (en) | Game machine | |
| JP5421672B2 (en) | Game machine | |
| JP5568731B2 (en) | Game machine | |
| JP5799380B2 (en) | Game machine | |
| JP6286719B2 (en) | Game machine | |
| JP5799378B2 (en) | Game machine | |
| JP5938686B2 (en) | Game machine | |
| JP5829740B2 (en) | Game machine | |
| JP6040411B2 (en) | Game machine | |
| JP6040413B2 (en) | Game machine | |
| JP5706947B2 (en) | Game machine | |
| JP5799379B2 (en) | Game machine | |
| JP5451830B2 (en) | Game machine | |
| JP6040412B2 (en) | Game machine | |
| JP2014087625A (en) | Game machine | |
| JP4790854B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130426 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5286490 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |