JP5419563B2

JP5419563B2 - モジュール連接システム

Info

Publication number: JP5419563B2
Application number: JP2009156472A
Authority: JP
Inventors: 義則新井
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2009-07-01
Filing date: 2009-07-01
Publication date: 2014-02-19
Anticipated expiration: 2029-07-01
Also published as: JP2011015106A

Description

本発明は、基本モジュールに増設モジュールを接続するモジュール連接システムに関する。

モジュール単位で外部記憶装置等の増設が可能なセンサ入力装置等、各種のモジュール連接システムにおいては、各モジュールのバックボードに電源線、入出力信号線、データバス信号線等が設けられ、各モジュールのスロットに各種の回路、例えばセンサ入力機能を搭載したパッケージを実装し、バックボードの配線を介して全てのモジュール間で相互に連接することができる（例えば、特許文献１参照。）。このモジュール連接システムにおいて、増設モジュールから送信されるデータの競合を避けるために、データを送信する増設モジュールを選択する。図１に示すように、基本モジュールからそれぞれの増設モジュールに増設モジュール選択信号を送信するための信号線をそれぞれ接続し、増設モジュール選択信号を取得した増設モジュールのみが基本モジュールへの信号の送信を許容される。

特許３９３０９６４号公報

しかし、図１に示す構成では、増設モジュールのそれぞれに信号線を配線する必要がある。従って、増設モジュールは、連接される順番によって異なる構成となる。また、増設モジュールを増設する際に、増設する数が制限される。

そこで、本発明は、増設モジュールのデータの送受信に関する回路は、全て同じ構成であり、増設モジュールの連接数に制限はなく、また、基本モジュールと増設モジュールとの間でデータの送信及び受信をすることができるモジュール連接システム、基本モジュール及び増設モジュールを提供することを目的とする。

上記課題を解決するために、本発明に係るモジュール連接システムは、増設モジュールに所定期間だけデータ送信を指示する増設モジュール選択信号を出力する基本モジュールと、増設モジュール選択信号を受信すると、所定期間だけデータ送信を行い、増設モジュール選択信号を遅延させた新たな増設モジュール選択信号を他の増設モジュールに出力する増設モジュールを備える構成とした。

具体的には、本発明に係るモジュール連接システムの基本モジュールは、連接されたｎ個（ｎは正整数）の増設モジュールの先頭と接続する基本モジュールであって、
前記連接されたｎ個の増設モジュールを結合する第１のバス線を介して論理和回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対しＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号を出力し、
前記連接されたｎ個の増設モジュールを結合する第２のバス線を介してＤ型フリップフロップ回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対し前記連接されたｎ個の増設モジュールの数に応じたリセット信号を出力するモジュール選択制御回路と、
前記モジュール選択制御回路から前記第１のバス線を介して入力された前記繰り返し信号及び前記Ｄ型フリップフロップ回路から出力された否定出力信号との論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する前記論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記第２のバス線を介して前記リセット信号がリセット端子に入力され、肯定出力信号である増設モジュール選択信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記連接されたｎ個の増設モジュールを結合するデータバス信号線上にデータを送信するデータ送信回路と、
前記データ送信回路が送信したデータを前記データバス信号線を介してデータ収集するデータ収集回路と、
を備えることを特徴とする。

この構成によれば、基本モジュールは、送信されるデータの競合を避けつつ、データを送信する増設モジュールから順にデータを受信することができる。

また、本発明に係るモジュール連接システムの増設モジュールは、
基本モジュールにｎ個（ｎは正整数）の増設モジュールが連接され、前記連接されたｎ個の増設モジュールを結合する第１のバス線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続し、前記連接されたｎ個の増設モジュールを結合する第２のバス線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続し、前記連接されたｎ個の増設モジュールを結合するデータバス信号線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続する増設モジュールであって、
前記基本モジュールが備えるモジュール選択制御回路から前記第１のバス線を介して入力されたＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号、Ｄ型フリップフロップ回路から出力された否定出力信号及び前記基本モジュールから入力される肯定出力信号である増設モジュール選択信号の論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記モジュール選択制御回路から前記第２のバス線を介してリセット信号がリセット端子に入力され、肯定出力信号である新たな増設モジュール選択信号を、前記基本モジュールと反対方向に隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路と、
を備えることを特徴とする。

この構成によれば、増設モジュールは、それぞれ同じ構成とすることができ、連接する数が制限されない。また、増設モジュールは、基本モジュールに対してデータの競合をしないようにデータを送信することができる。

また、本発明に係るモジュール連接システムは、
基本モジュール及び前記基本モジュールにｎ個（ｎは正整数）の増設モジュールが連接され、前記基本モジュール及び前記ｎ個の増設モジュールが第１のバス線、第２のバス線及びデータバス信号線で結合されるモジュール連接システムであって、
前記基本モジュールは、
前記第１のバス線を介して論理和回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対しＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号を出力し、
前記第２のバス線を介してＤ型フリップフロップ回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対し前記連接されたｎ個の増設モジュールの数に応じたリセット信号を出力するモジュール選択制御回路と、
前記モジュール選択制御回路から前記第１のバス線を介して入力された前記繰り返し信号及び前記Ｄ型フリップフロップ回路から出力された否定出力信号との論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する前記論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記第２のバス線を介して前記リセット信号がリセット端子に入力され、肯定出力信号である増設モジュール選択信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路と、
前記データ送信回路が送信したデータを前記データバス信号線を介してデータ収集するデータ収集回路とを備え、
前記増設モジュールは、
前記基本モジュールが備えるモジュール選択制御回路から前記第１のバス線を介して入力されたＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号、Ｄ型フリップフロップ回路から出力された否定出力信号及び前記基本モジュールから入力される肯定出力信号である増設モジュール選択信号の論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記モジュール選択制御回路から前記第２のバス線を介してリセット信号がリセット端子に入力され、肯定出力信号である新たな増設モジュール選択信号を、前記基本モジュールと反対方向に隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路とを備える
ことを特徴とする。

この構成によれば、モジュール連接システムは、増設モジュールの増設順と無関係に同じ構成とすることができ、連接される増設モジュールの数は制限されない。また、増設モジュールは、基本モジュールに対してデータの競合をしないようにデータを送信することができる。

また、本発明に係るモジュール連接システムの基本モジュールは、前記ｎ個の増設モジュールとさらにバス線で結合され、前記順送り制御回路は、前記データバス信号線上へデータ送信するタイミングを指示する繰り返し信号及び前記増設モジュールの数に応じたリセット信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールに前記バス線を経由して出力し、前記繰り返し信号及び前記リセット信号に基づいて前記増設モジュール選択信号を生成することを特徴とする。

この構成によれば、基本モジュールは、繰り返し信号に基づいて送信されるデータの競合を避けつつ、データを送信する増設モジュールから順にデータを受信することができる。

また、本発明に係るモジュール連接システムの増設モジュールは、前記ｎ個の増設モジュールとさらにバス線で結合され、前記順送り回路は、データ送信するタイミングを指示する繰り返し信号及び前記増設モジュールの数であるｎ個に応じたリセット信号を、それぞれ前記バス線から取得し、取得した前記増設モジュール選択信号及び前記繰り返し信号に基づいて、前記データバス信号線上へデータ送信する期間を前記データ送信回路に指示する許可信号を生成し、前記許可信号に基づいて、前記データ送信回路に所定のデータ送信時間だけ前記データバス信号線上へデータ送信を行い、前記許可信号及び取得した前記リセット信号に基づいて、新たな増設モジュール選択信号を生成して前記基本モジュールと反対方向に隣接して接続された増設モジュールに出力することを特徴とする。

この構成によれば、増設モジュールは、それぞれ同じ構成とすることができ、連接する数が制限されない。また、増設モジュールは、基本モジュールに対してデータの競合をしないように、繰り返し信号に基づいてデータを送信することができる。

また、本発明に係るモジュール連接システムは、前記基本モジュール及び前記ｎ個の増設モジュールがさらにバス線で結合され、前記基本モジュールは、前記データバス信号線上へデータ送信するタイミングを指示する繰り返し信号及び前記増設モジュールの数であるｎ個に応じたリセット信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールにそれぞれ前記バス線を経由して出力し、前記繰り返し信号及び前記リセット信号に基づいて前記増設モジュール選択信号を生成し、前記増設モジュールは、前記繰り返し信号及び前記リセット信号を、それぞれ前記バス線から取得し、取得した前記増設モジュール選択信号及び前記繰り返し信号に基づいて、前記データバス信号線上へデータ送信する期間を指示する許可信号を生成し、前記許可信号に基づいて、所定のデータ送信時間だけ前記データバス信号線上へデータ送信し、前記許可信号及び取得した前記リセット信号に基づいて、新たな増設モジュール選択信号を生成して前記基本モジュールと反対方向に隣接して接続された増設モジュールに出力することを特徴とする。

この構成によれば、モジュール連接システムは、増設モジュールの増設順と無関係に同じ構成とすることができ、連接される増設モジュールの数は制限されない。また、増設モジュールは、繰り返し信号に基づき、送信されるデータの競合を避けつつ、基本モジュールへデータを順に送信することができる。

なお、上記構成は、可能な限り組み合わせることができる。

本発明によれば、増設モジュールのデータの送受信に関する回路は、全て同じ構成であり、増設モジュールの連接数に制限はなく、また、基本モジュールと増設モジュールとの間でデータの送信及び受信をすることができるモジュール連接システム、基本モジュール及び増設モジュールを提供できる。

全ての増設モジュールに増設モジュール選択信号を送信する従来技術を示す図である。本発明に係るモジュール連接システム４０の基本構造を示す図である。本発明に係るモジュール連接システム４０の基本回路構成を示す図である。本発明に係るモジュール連接システム４１の回路ブロックを示す図である。繰り返し信号、リセット信号、増設モジュール選択信号及び許可信号と、データ送信との関係を示す図である。

添付の図面を参照して本発明の実施の形態を説明する。以下に説明する実施の形態は本発明の構成の例であり、本発明は、以下の実施の形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

以下、本発明に係るモジュール連接システムの第一の実施形態を説明する。図２は、本発明に係るモジュール連接システム４０の基本構造を示す。基本モジュール１０−１及び基本モジュール１０−１にｎ個（ｎは正整数）の増設モジュール１１−１が連接され、基本モジュール１０−１及びｎ個の増設モジュール１１−１がデータバス信号線で結合されるモジュール連接システム４０であって、基本モジュール１０−１は、連接されたｎ個の増設モジュール１１−１のうち基本モジュール１０−１に隣接して接続された増設モジュール１１−１へ、データバス信号線上へデータ送信を可能にする増設モジュール選択信号を出力し、増設モジュール１１−１は、増設モジュール選択信号を受信すると、データバス信号線上へデータ送信を行い、増設モジュール選択信号に基づく新たな増設モジュール選択信号を、基本モジュール１０−１と反対方向に隣接して接続された増設モジュール１１−１へ出力する。

基本モジュール１０−１は、入出力端子及びデータバス信号線端子を配置したコネクタ１３と、センサ等の機能を備えたパッケージからのデータを取得するための入力端子を含むスロット１２を備える。基本モジュール１０−１は、コネクタ１３を介して連接されたｎ個の増設モジュール１１−１の先頭に接続される。基本モジュール１０−１は、増設モジュール１１−１に接続されたデータバス信号線へのデータ送信を許容する増設モジュール選択信号をコネクタ１３の入出力端子から送信する。

増設モジュール１１−１は、必要に応じてセンサ等の機能を備えたパッケージを追加できるスロット１２を増設するために、入出力端子及びデータバス信号線端子を配置したコネクタ１３を介して基本モジュール１０−１に連接される。増設モジュール１１−１は、基本モジュール１０−１又は基本モジュール１０−１側に接続された増設モジュール１１−１から、増設モジュール選択信号を取得する。増設モジュール１１−１は、増設モジュール選択信号を取得すると、所定期間のデータ送信後、基本モジュール１０−１と反対方向に隣接して接続された増設モジュール１１−１に所定期間だけ遅延させた新たな増設モジュール選択信号を出力する。それぞれの増設モジュール１１−１のデータの送受信に関する回路は全て同一の構成であり、接続の順序は問わない。また、接続可能台数に制限はない。

図３は、本発明に係るモジュール連接システム４０の基本回路構成である。例として、３台の増設モジュール１１−１を基本モジュール１０−１に接続している。図３において、１０−１は基本モジュール、１１−１は増設モジュール、２０は順送り回路、２６はＣＰＵ、２３はデータ収集回路、２７は外部のセンサ等から取得したデータを送信するデータ送信回路、２８は順送り制御回路、２９はデータバス信号線である。以下、モジュール連接システム４０の基本構造と同一の要素については説明を省略する。

基本モジュール１０−１に備えられた順送り制御回路２８は、増設モジュール選択信号を出力する。順送り回路２０は、増設モジュール１１−１に備えられた順送り回路２０と接続され、増設モジュール選択信号を基本モジュール１０−１と反対方向に隣接して接続された増設モジュール１１−１に備えられた順送り回路２０へと順送りする。基本モジュール１０−１に備えられたデータ収集回路２３はＣＰＵ２６で実現してもよい。また、基本モジュール１０−１は、データ送信回路２７を有してもよく、データ送信回路２７は、ＣＰＵ２６で実現してもよい。基本モジュール１０−１に備えられたデータ収集回路２３は、順送り制御回路２８から増設モジュール選択信号を取得し、この増設モジュール選択信号に基づいたタイミングで、基本モジュール１０−１又は増設モジュール１１−１に備えられたデータ送信回路２７から送信されたデータを、データバス信号線２９から収集する。基本モジュール１０−１に備えられたデータ送信回路２７は、順送り回路２０から増設モジュール選択信号を受信して、データ送信を許容されると接続されたセンサ等から取得したデータをデータバス信号線２９に出力する。なお、ＣＰＵ２６は、基本モジュール１０−１又は増設モジュール１１−１に備えられたスロット１２に必要に応じて追加されたセンサ等の機能を備えたパッケージを制御する機能を有してもよい。増設モジュール１１−１に備えられたデータ送信回路２７は、増設モジュール選択信号を受信してデータ送信を許容されると接続されたセンサ等から取得したデータをデータバス信号線２９に出力する。データバス信号線２９は、論理的にデータが収集できればよく、物理的形態としては、バス状であっても、ツリー状であってもよい。例えば、データバス信号線２９の本数は１本に限られず、例えば８本であってもよい。

以上説明したように、本発明に係るモジュール連接システム４０において、順送り回路２０が、増設モジュール選択信号を取得すると、基本モジュール１０−１と反対方向に隣接して接続された増設モジュール１１−１に所定期間だけ遅延させた新たな増設モジュール選択信号を順送りに出力するので、増設モジュール１１−１は増設順と無関係に、データの送受信に関する回路について同じ構成とすることができる。また、連接する増設モジュール１１−１の数は制限されない。さらに、増設モジュール１１−１は、基本モジュール１０−１に対してデータの競合を避けるようにデータを順に送信することができる。

ここで、上記のように説明した第一の実施形態において、基本モジュール１０−１は、順送り制御回路２８及び順送り回路２０の機能が一体となった回路を備えてもよい。

また、上記のように説明した第一の実施形態において、各モジュールは、増設モジュール選択信号に応じて、各モジュールに接続されたセンサ等の入力装置から取得したデータをデータバス信号線２９に出力するものとしたが、各モジュールがデータ記憶手段を備え、このデータ記憶手段に予め記憶されているデータを所定のタイミングでデータバス信号線２９に出力するものとすることもできる。

さらに、上記のように説明した第一の実施形態において、各モジュールは増設モジュール選択信号に応じて、各モジュールからデータをデータバス信号線２９に出力するものとしたが、データバス信号線２９上のデータを所定のタイミングで取得するものとすることもできる。この場合には、各モジュールには、センサ等の入力装置の代わりに、例えば、表示装置やプリンタ等のような入力信号に従って動作する装置が接続される。本発明に係るモジュール連接システムでは、各モジュールは、増設モジュール選択信号に応じて、データバス信号線２９上のデータを所定のタイミングで取得し、そのデータに従い、接続された装置を動作させることができる。

以下、本発明に係るモジュール連接システムの第二の実施形態を説明する。図４は、本発明の実施形態に係るモジュール連接システム４１の回路ブロックを示す図である。本発明に係るモジュール連接システム４１は、基本モジュール１０−２及びｎ個の増設モジュール１１−２がさらにバス線２２で結合される。基本モジュール１０−２は、データバス信号線２９上へデータ送信するタイミングを指示する繰り返し信号及び増設モジュール１１−２の数であるｎ個に応じたリセット信号を、連接されたｎ個の増設モジュール１１−２のうち基本モジュール１０−２に隣接して接続された増設モジュール１１−２にそれぞれバス線２２を経由して出力し、繰り返し信号及びリセット信号に基づいて増設モジュール選択信号を生成する。基本モジュール１０−２と増設モジュール１１−２とは、繰り返し信号及びリセット信号を、それぞれバス線２２から取得し、取得した増設モジュール選択信号及び繰り返し信号に基づいて、データバス信号線２９上へデータ送信する期間を指示する許可信号を生成する。基本モジュール１０−２と増設モジュール１１−２とは、この許可信号に基づいて、所定のデータ送信時間だけデータバス信号線２９上へデータを送信し、許可信号及び取得したリセット信号に基づいて、新たな増設モジュール選択信号を生成して基本モジュール１０−２と反対方向に隣接して接続された増設モジュール１１−２に出力する。

図４において、１０−２は基本モジュール、１１−２は増設モジュール、２１はモジュール選択制御回路、３０は論理和回路、３１は遅延回路、３２はＤ型フリップフロップ回路、２２はバス線である。本発明に係るモジュール連接システム４１では、例として、３台の増設モジュール１１−２を基本モジュール１０−２に接続している。以下、モジュール連接システム４０の基本回路構成と同一の要素については説明を省略する。

基本モジュール１０−２に備えられるモジュール選択制御回路２１は、端子Ｘ_０から繰り返し信号を出力し、端子Ｘ_１からリセット信号を出力する。繰り返し信号は、基本モジュール１０−２に備えられたバス線２２及び論理和回路３０へ分岐される。連接された増設モジュール１１−２の数に応じたリセット信号は、基本モジュール１０−２に備えられたバス線２２及びＤ型フリップフロップ回路３２へ分岐される。バス線２２は、繰り返し信号及びリセット信号を、基本モジュール１０−２又は連接されたｎ個の増設モジュール１１−２のうち基本モジュール１０−２側に隣接して接続された増設モジュール１１−２から、基本モジュール１０−２と反対方向に隣接して連接された増設モジュール１１−２へ、それぞれ伝送させる。バス線２２は論理的に繰り返し信号及びリセット信号をバス分配できればよく、物理的形態としてバス状であってもツリー状であってもよい。また、繰り返し信号が同報分配されれば、バス線２２の物理的形態は問わない。

基本モジュール１０−２に備えられる論理和回路３０は、モジュール選択制御回路２１から入力される繰り返し信号と、Ｄ型フリップフロップ回路３２の否定出力との論理和演算を行い、許可信号として遅延回路３１に出力する。

増設モジュール１１−２に備えられた論理和回路３０は、モジュール選択制御回路２１から出力される繰り返し信号、基本モジュール１０−２に備えられたＤ型フリップフロップ回路３２から出力された増設モジュール選択信号及びＤ型フリップフロップ回路３２の否定出力の論理和演算を行い、許可信号として遅延回路３１に出力する。論理和回路３０はデータ送信を許容する許可信号を増設モジュール１１−２に備えられたデータ送信回路２７へそれぞれ出力する。論理和回路３０とＤ型フリップフロップ回路３２との間に接続される遅延回路３１は、論理和回路３０からＤ型フリップフロップ回路３２へ出力される信号を遅延させる。基本モジュール１０−２及び増設モジュール１１−２に備えられるＤ型フリップフロップ回路３２は、論理和回路３０の出力側に接続され、増設モジュール選択信号を基本モジュール１０−２と反対方向に隣接して接続された増設モジュール１１−２の方向へ出力する。

すなわち、第一の実施形態の基本モジュール１０−１における順送り回路２０と順送り制御回路２８との機能を、モジュール選択制御回路２１、論理和回路３０、遅延回路３１及びＤ型フリップフロップ回路３２が果たしている。また、第一の実施形態の増設モジュール１１−１における順送り回路２０の機能を、論理和回路３０、遅延回路３１及びＤ型フリップフロップ回路３２が果たしている。

図５は繰り返し信号、リセット信号、増設モジュール選択信号及び許可信号と、増設モジュール１１−２からのデータ送信との関係を示す図である。図５において、それぞれ（ａ）は、図４に示すＸ_０点における繰り返し信号、（ｂ）は、図４に示すＸ_１点におけるリセット信号、（ｃ）は、図４に示すＡ_０における増設モジュール選択信号、（ｄ）は、図４に示すＢ_０における許可信号、（ｅ）は、図４に示すＡ_１における増設モジュール選択信号、（ｆ）は、図４に示すＢ_１における許可信号、（ｇ）は、図４に示すＡ_２における増設モジュール選択信号、（ｈ）は、図４に示すＢ_２における許可信号、（ｉ）は、図４に示すＡ_３における増設モジュール選択信号、（ｊ）は、図４に示すＢ_３における許可信号、（ｋ）は、モジュール有効期間３６、（ｌ）は、データバス信号線２９上に現れる送信データ３３、データ休止期間３４を示す。なお、図５は正論理で記述している。

次に、図４及び図５を参照して本発明の第二の実施形態に係るモジュール連接システム４１の動作説明を行う。基本モジュール１０−２に備えられたモジュール選択制御回路２１は、繰り返し信号（図５（ａ））を、基本モジュール１０−２に備えられた論理和回路３０へ出力する。なお、リセット信号は、Ｄ型フリップフロップ回路３２の初期状態を設定する（図５（ｂ））。リセット信号は、あらかじめ判定された増設モジュール１１−２の増設数ｎ個に応じて周期が決定される。論理和回路３０からの許可信号は、Ｄ型フリップフロップ回路３２のデータ入力端子に遅延回路３１を通して遅延されて入力される。そして、基本モジュール１０−２に備えられたＤ型フリップフロップ回路３２の否定出力は論理和回路３０に入力され繰り返し信号と論理和演算され、Ｄ型フリップフロップ回路３２のデータ入力端子へ遅延されて入力される。この時、論理和回路３０の出力から分岐した許可信号が、データ送信許容の信号として、Ｂ_０を経由してデータ送信回路２７に送られる（図５（ｄ））。すなわち、基本モジュール１０−２に備えられた論理和回路３０が、“Ｌｏｗ”を出力すると、データ送信回路２７は、Ｂ_０における許可信号（図５（ｄ））が“Ｌｏｗ”である期間に、基本モジュール１０−２がデータ送信を許容される（図５（ｌ））。

データ送信回路２７は、所定期間、基本モジュール１０−２に接続されたセンサ等から取得したデータをデータバス信号線２９へ出力する（図５（ｌ））。データ収集回路２３は、繰り返し信号が“Ｌｏｗ”のとき、すなわち、許可信号（図５（ｄ））が“Ｌｏｗ”のときは、基本モジュール１０−２のデータ送信回路２７から出力されたデータを収集する。なお、繰り返し信号が“Ｈｉｇｈ”の時（図５（ａ））は、データ休止期間３４に該当する（図５（ｌ））。Ｄ型フリップフロップ回路３２から出力された増設モジュール選択信号（図５（ｃ））は図４に示すＡ_０を通過して、基本モジュール１０−２に接続された増設モジュール１１−２の論理和回路３０へ出力される。

増設モジュール１１−２に備えられた論理和回路３０に入力される増設モジュール選択信号（図５（ｃ））と、増設モジュール１０−２に備えられたＤ型フリップフロップ回路３２の否定出力と、繰り返し信号（図５（ａ））と、が論理和回路３０で論理和演算され、遅延回路３１で遅延されてＤ型フリップフロップ回路３２のデータ入力端子へ入力される。この時、論理和回路３０に入力された増設モジュール選択信号（図５（ｃ））が“Ｌｏｗ”で、Ｄ型フリップフロップ回路３２のＡ_１における出力（図５（ｅ））が“Ｈｉｇｈ”で、繰り返し信号（図５（ａ））が“Ｌｏｗ”であれば、許可信号は“Ｌｏｗ”となり、増設モジュール１１−２のデータ送信が許容される（図５（ｌ））。論理和回路３０の出力から分岐した許可信号が、データ送信を許容する信号として、Ｂ_１を経由してデータ送信回路２７に送られる（図５（ｆ））。すなわち、増設モジュール１１−２に備えられた論理和回路３０が、“Ｌｏｗ”を出力すると、データ送信回路２７は、Ｂ_１における許可信号（図５（ｆ））が“Ｌｏｗ”である期間に、増設モジュール１１−２がデータ送信を許容される（図５（ｌ））。以下、Ｂ_２、Ｂ_３においても同様である。

増設モジュール１１−２のデータ送信回路２７は、所定期間、増設モジュール１１−２に接続されたセンサ等から取得したデータをデータバス信号線２９に出力する（図５（ｌ））。基本モジュール１０−２に備えられたデータ収集回路２３は、繰り返し信号が“Ｌｏｗ”のとき、すなわち、許可信号（図５（ｆ））が“Ｌｏｗ”のときは、増設モジュール１１−２のデータ送信回路２７から出力されたデータを収集する。Ｄ型フリップフロップ回路３２から出力された新しい増設モジュール選択信号（図５（ｅ））は、図４に示すＡ_１を通過して、基本モジュール１０−２と反対方向に隣接して接続された増設モジュール１１−２の論理和回路３０へ出力される。以下、連接される増設モジュール１１−２上において同一の動作を繰り返す（図５（ｇ）〜（ｊ））。以上説明したように、許可信号が増設モジュール選択信号に相当し、図４の構成とすることで、増設モジュール選択信号が順送りにされることと等価の動作をする。

したがって、本発明に係るモジュール連接システム４１は、増設モジュール１１−２の増設順と無関係に、同じ構成とすることができる。また、増設モジュール１１−２は、データの送受信に関する回路について、同じ構成とすることができ、連接する増設モジュール１１−２の数は制限されない。そして、基本モジュール１０−２及び増設モジュール１１−２は、繰り返し信号に基づいて、送信されるデータの競合を避けつつ、基本モジュール１０−２へデータを順に送信することができる。

以上、第二の実施形態において、各モジュールからデータバス信号線２９へ信号を送信する例について説明したが、第一の実施形態のように、各モジュールは、データバス信号線２９から信号を取得することとしてもよい。各モジュールは、繰り返し信号と増設モジュール選択信号とに従うことで、データバス信号線２９の所定のタイミングにおけるデータを取得することができる。この場合、基本モジュール１０−２に備えられたデータ収集回路２３がデータバス信号線２９からにデータを取得したのち、繰り返し信号をモジュール選択制御回路２１に伝える。各モジュールは、許可信号の間だけデータバス信号線２９上のデータを、取得することになる。

本発明のモジュール連接システム、基本モジュール及び増設モジュールは、例えば、外部記憶装置、センサ入力装置などに適用することができる。

１０−１、１０−２：基本モジュール
１１−１、１１−２：増設モジュール
１２：スロット
１３：コネクタ
２０：順送り回路
２１：モジュール選択制御回路
２２：バス線
２３：データ収集回路
２６：ＣＰＵ
２７：データ送信回路
２８：順送り制御回路
２９：データバス信号線
３０：論理和回路
３１：遅延回路
３２：Ｄ型フリップフロップ回路
３３：送信データ
３４：データ休止期間
３６：モジュール有効期間
４０、４１：モジュール連接システム

Claims

連接されたｎ個（ｎは正整数）の増設モジュールの先頭と接続する基本モジュールであって、
前記連接されたｎ個の増設モジュールを結合する第１のバス線を介して論理和回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対しＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号を出力し、
前記連接されたｎ個の増設モジュールを結合する第２のバス線を介してＤ型フリップフロップ回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対し前記連接されたｎ個の増設モジュールの数に応じたリセット信号を出力するモジュール選択制御回路と、
前記モジュール選択制御回路から前記第１のバス線を介して入力された前記繰り返し信号及び前記Ｄ型フリップフロップ回路から出力された否定出力信号との論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する前記論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記第２のバス線を介して前記リセット信号がリセット端子に入力され、肯定出力信号である増設モジュール選択信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記連接されたｎ個の増設モジュールを結合するデータバス信号線上にデータを送信するデータ送信回路と、
前記データ送信回路が送信したデータを前記データバス信号線を介してデータ収集するデータ収集回路と、
を備えることを特徴とする基本モジュール。
基本モジュールにｎ個（ｎは正整数）の増設モジュールが連接され、前記連接されたｎ個の増設モジュールを結合する第１のバス線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続し、前記連接されたｎ個の増設モジュールを結合する第２のバス線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続し、前記連接されたｎ個の増設モジュールを結合するデータバス信号線を介して前記基本モジュールと前記ｎ個の増設モジュールとの間を接続する増設モジュールであって、
前記基本モジュールが備えるモジュール選択制御回路から前記第１のバス線を介して入力されたＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号、Ｄ型フリップフロップ回路から出力された否定出力信号及び前記基本モジュールから入力される肯定出力信号である増設モジュール選択信号の論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記モジュール選択制御回路から前記第２のバス線を介してリセット信号がリセット端子に入力され、肯定出力信号である新たな増設モジュール選択信号を、前記基本モジュールと反対方向に隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路と、
を備えることを特徴とする増設モジュール。
基本モジュール及び前記基本モジュールにｎ個（ｎは正整数）の増設モジュールが連接され、前記基本モジュール及び前記ｎ個の増設モジュールが第１のバス線、第２のバス線及びデータバス信号線で結合されるモジュール連接システムであって、
前記基本モジュールは、
前記第１のバス線を介して論理和回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対しＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号を出力し、
前記第２のバス線を介してＤ型フリップフロップ回路及び前記連接されたｎ個の増設モジュールのうち前記基本モジュール側に隣接して接続された増設モジュールに対し前記連接されたｎ個の増設モジュールの数に応じたリセット信号を出力するモジュール選択制御回路と、
前記モジュール選択制御回路から前記第１のバス線を介して入力された前記繰り返し信号及び前記Ｄ型フリップフロップ回路から出力された否定出力信号との論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する前記論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記第２のバス線を介して前記リセット信号がリセット端子に入力され、肯定出力信号である増設モジュール選択信号を、前記連接されたｎ個の増設モジュールのうち前記基本モジュールに隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路と、
前記データ送信回路が送信したデータを前記データバス信号線を介してデータ収集するデータ収集回路とを備え、
前記増設モジュールは、
前記基本モジュールが備えるモジュール選択制御回路から前記第１のバス線を介して入力されたＨｉｇｈの期間及びＬｏｗの期間からなる繰り返し信号、Ｄ型フリップフロップ回路から出力された否定出力信号及び前記基本モジュールから入力される肯定出力信号である増設モジュール選択信号の論理和演算を行って、演算処理信号を前記Ｄ型フリップフロップ回路及びデータ送信回路に送信する論理和回路と、
前記論理和回路からの出力である許可信号がデータ入力端子に入力され、前記モジュール選択制御回路から前記第２のバス線を介してリセット信号がリセット端子に入力され、肯定出力信号である新たな増設モジュール選択信号を、前記基本モジュールと反対方向に隣接して接続された増設モジュールへ出力し、前記否定出力信号を前記論理和回路に出力する前記Ｄ型フリップフロップ回路と、
前記論理和回路が出力した前記演算処理信号が、Ｈｉｇｈの期間の場合はデータ送信を休止し、Ｌｏｗの期間の場合は前記データバス信号線上にデータを送信するデータ送信回路とを備える
モジュール連接システム。