JP5393667B2 - プラズマ処理装置、それを用いた成膜方法およびエッチング方法 - Google Patents
プラズマ処理装置、それを用いた成膜方法およびエッチング方法 Download PDFInfo
- Publication number
- JP5393667B2 JP5393667B2 JP2010515848A JP2010515848A JP5393667B2 JP 5393667 B2 JP5393667 B2 JP 5393667B2 JP 2010515848 A JP2010515848 A JP 2010515848A JP 2010515848 A JP2010515848 A JP 2010515848A JP 5393667 B2 JP5393667 B2 JP 5393667B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- pseudo
- discharge
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005530 etching Methods 0.000 title claims description 37
- 238000000034 method Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 65
- 239000007789 gas Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000012495 reaction gas Substances 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 17
- 239000010408 film Substances 0.000 description 47
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 238000005452 bending Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 108091008695 photoreceptors Proteins 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910001256 stainless steel alloy Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32532—Electrodes
- H01J37/32568—Relative arrangement or disposition of electrodes; moving means
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
- C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
- H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、プラズマ処理装置、それを用いた成膜方法およびエッチング方法に関する。さらに詳しくは、プラズマ放電を起こさせる第1電極と第2電極がチャンバー内に複数組設置されてなるプラズマ処理装置の構造に関する。
従来のプラズマ処理装置として、電極間でプラズマ放電を起こさせる放電部が、チャンバー内に上下複数組配置された従来技術1のプラズマ処理装置が公知である(例えば、特許文献1参照)。
このプラズマ処理装置は、高周波電源と接続された電極と接地された電極が交互に配置されている。さらに、このプラズマ処理装置において、最上段を除く各段の電極は内部にヒータを有すると共に、最下段を除く各段の電極は、内部に反応性ガスが供給されて各電極間に反応性ガスが噴出するように構成されている。
このプラズマ処理装置は、高周波電源と接続された電極と接地された電極が交互に配置されている。さらに、このプラズマ処理装置において、最上段を除く各段の電極は内部にヒータを有すると共に、最下段を除く各段の電極は、内部に反応性ガスが供給されて各電極間に反応性ガスが噴出するように構成されている。
このように構成された従来技術1のプラズマ処理装置によれば、最上段を除く各段の電極上に基板が設置され、反応性ガスが充填された各電極間でプラズマ放電が生じることによって、基板表面に成膜あるいはエッチング処理が施される。
しかしながら、従来技術1のプラズマ処理装置は、カソード電極とアノード電極とを区別することなく基板が設置され、プラズマ放電も隣り合うすべての電極同士の間で起きるように構成されているため、以下の問題が生じる。
(1)成膜に関しては、カソード電極上で形成された膜とアノード電極上で形成された膜とが混在してしまう。一方、エッチングに関しては、カソード電極上でエッチングされた基板とアノード電極上でエッチングされた基板とが混在してしまう。こられのことは、成膜に適さないカソード電極上へのプロセスを用いるために品質の悪い膜が形成されたり、エッチングに適さないアノード電極上へのプロセスを用いるために不適切なエッチング処理が行われるという、好ましくない結果を招く。
(2)成膜時またはエッチング時に、成膜またはエッチングに適さない電極上へ基板を設置しないことにより前記(1)の問題は解消できるが、各電極間で生じるプラズマ放電を制御することはできない。この結果、隣接する放電部同士の相互干渉が起きるため、各放電部でのプラズマ放電が極めて不安定になる。
しかしながら、従来技術1のプラズマ処理装置は、カソード電極とアノード電極とを区別することなく基板が設置され、プラズマ放電も隣り合うすべての電極同士の間で起きるように構成されているため、以下の問題が生じる。
(1)成膜に関しては、カソード電極上で形成された膜とアノード電極上で形成された膜とが混在してしまう。一方、エッチングに関しては、カソード電極上でエッチングされた基板とアノード電極上でエッチングされた基板とが混在してしまう。こられのことは、成膜に適さないカソード電極上へのプロセスを用いるために品質の悪い膜が形成されたり、エッチングに適さないアノード電極上へのプロセスを用いるために不適切なエッチング処理が行われるという、好ましくない結果を招く。
(2)成膜時またはエッチング時に、成膜またはエッチングに適さない電極上へ基板を設置しないことにより前記(1)の問題は解消できるが、各電極間で生じるプラズマ放電を制御することはできない。この結果、隣接する放電部同士の相互干渉が起きるため、各放電部でのプラズマ放電が極めて不安定になる。
このような問題を解消するために、図7に示す従来技術2のプラズマ処理装置が提案されている(例えば、特許文献2参照)。
このプラズマ処理装置は、例えば、電源部Eと接続されるカソード電極100および接地されるアノード電極200からなる放電部が、チャンバー内に上下複数段で配置される。下側のアノード電極200は、ヒータ201を内蔵すると共に、その上面に基板S1が設置される。一方、カソード電極100は、内部に矢印で示す反応性ガスGが導入され、下面に形成された多数の孔から反応性ガスを噴出する。そして、反応性ガス雰囲気下のカソード・アノード電極間でプラズマ放電が発生することにより基板S1の表面に膜が形成される。
また、図示省略するが、このプラズマ処理装置は、下に配置したカソード電極上に基板を設置し、上にアノード電極を配置することにより、エッチング装置として構成される。この場合、接地されるアノード電極内に反応性ガスが導入され、下面に形成された多数の孔からカソード・アノード電極間に反応性ガスを噴出する。また、電源と接続されるカソード電極内にヒータが設けられる。
このプラズマ処理装置は、例えば、電源部Eと接続されるカソード電極100および接地されるアノード電極200からなる放電部が、チャンバー内に上下複数段で配置される。下側のアノード電極200は、ヒータ201を内蔵すると共に、その上面に基板S1が設置される。一方、カソード電極100は、内部に矢印で示す反応性ガスGが導入され、下面に形成された多数の孔から反応性ガスを噴出する。そして、反応性ガス雰囲気下のカソード・アノード電極間でプラズマ放電が発生することにより基板S1の表面に膜が形成される。
また、図示省略するが、このプラズマ処理装置は、下に配置したカソード電極上に基板を設置し、上にアノード電極を配置することにより、エッチング装置として構成される。この場合、接地されるアノード電極内に反応性ガスが導入され、下面に形成された多数の孔からカソード・アノード電極間に反応性ガスを噴出する。また、電源と接続されるカソード電極内にヒータが設けられる。
さらに、従来技術2のプラズマ装置は、成膜装置とエッチング装置のいずれに構成される場合でも、複数のカソード電極100に電力を供給する電源部Eを共有化するために、カソード電極100とアノード電極200の間の電極間距離Aに対して、一の放電部のアノード電極200に隣接する他の放電部のカソード電極100との間の放電部間距離Bを2倍以上に設定している。放電部間距離Bを電極間距離Aの2倍以上とすることにより、チャンバー内で複数の放電部が存在してもこれらが相互に干渉することが防止され、成膜またはエッチングが均一で行われるようにしている。
しかしながら、図7で示した成膜用プラズマ処理装置の場合、複数の放電部のうちの最上段以外の各段の放電部において、各カソード電極100の上にはアノード電極200が存在しているが、最上段の放電部におけるカソード電極100の上にはアノード電極200が存在しない。
また、図示省略のエッチング用プラズマ処理装置の場合、複数の放電部のうちの最下段以外の各段の放電部において、各カソード電極の下にはアノード電極が存在しているが、最下段の放電部におけるカソード電極の下にはアノード電極が存在しない。
つまり、最上段または最下段のカソード電極は、他の段のカソード電極のようにアノード電極で上下から挟まれていない。そのため、最上段または最下段のカソード電極についてのインピーダンスが、他の段のカソード電極についてのインピーダンスと異なってしまい、各段のカソード電極への給電量を均一に揃えることができないため、各放電部でのプラズマ放電を均一に揃えることができない。このことは、最上段または最下段の放電部にて行われた成膜またはエッチングと、他の段の放電部にて行われた成膜またはエッチングとが不均一になるという問題に繋がる。
また、図示省略のエッチング用プラズマ処理装置の場合、複数の放電部のうちの最下段以外の各段の放電部において、各カソード電極の下にはアノード電極が存在しているが、最下段の放電部におけるカソード電極の下にはアノード電極が存在しない。
つまり、最上段または最下段のカソード電極は、他の段のカソード電極のようにアノード電極で上下から挟まれていない。そのため、最上段または最下段のカソード電極についてのインピーダンスが、他の段のカソード電極についてのインピーダンスと異なってしまい、各段のカソード電極への給電量を均一に揃えることができないため、各放電部でのプラズマ放電を均一に揃えることができない。このことは、最上段または最下段の放電部にて行われた成膜またはエッチングと、他の段の放電部にて行われた成膜またはエッチングとが不均一になるという問題に繋がる。
本発明は、このような問題に鑑みなされたものであり、複数の放電部において均一なプラズマ放電を起こすことができるプラズマ処理装置を提供することを目的とする。
かくして、本発明によれば、反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置、あるいは、
反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備え、
複数の第1電極は電源部に接続され、複数の第2電極は接地され、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に擬似電極が配置され、かつ擬似電極が接地され、第1電極と第2電極と擬似電極は、それぞれの撓み量を揃えるような形状、大きさおよび材質で構成されているプラズマ処理装置が提供される。
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置、あるいは、
反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備え、
複数の第1電極は電源部に接続され、複数の第2電極は接地され、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に擬似電極が配置され、かつ擬似電極が接地され、第1電極と第2電極と擬似電極は、それぞれの撓み量を揃えるような形状、大きさおよび材質で構成されているプラズマ処理装置が提供される。
また、本発明の別の観点によれば、反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に配置された擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、基板上に半導体膜を成膜する際に、
1つ以上の第2電極に基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて基板上に成膜することからなる成膜方法が提供される。
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、基板上に半導体膜を成膜する際に、
1つ以上の第2電極に基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて基板上に成膜することからなる成膜方法が提供される。
また、本発明のさらに別の観点によれば、反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に配置された擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、半導体基板または基板上の半導体膜をエッチングする際に、
1つ以上の第1電極に半導体基板または半導体膜を有する基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて半導体基板または基板上の半導体膜をエッチングすることからなるエッチング方法が提供される。
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、半導体基板または基板上の半導体膜をエッチングする際に、
1つ以上の第1電極に半導体基板または半導体膜を有する基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて半導体基板または基板上の半導体膜をエッチングすることからなるエッチング方法が提供される。
本発明によれば、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に擬似電極が配置されることにより、この外側の第1電極は擬似電極と第2電極との間に配置された状態となり、この状態は、その他の第1電極が2つの第2電極の間に配置された状態と同じ状態である。
つまり、電源部に接続された複数の第1電極のそれぞれは、接地された電極間(第2電極間または第2電極と擬似電極の間)に配置されているため、複数の放電部にて生じるプラズマ放電を均一な状態に揃えることができる。
特に、図7に示す従来技術2のように、複数の第1電極のうちの並列方向外側の第1電極と他の電極とが、同一の電源部に接続されている場合、電源部の調整を行っても外側の第1電極のインピーダンスを他の第1電極のインピーダンスに揃えることが困難であったが、本発明によれば、外側の第1電極のインピーダンスを他の第1電極のインピーダンスに容易に揃えることができる。
この結果、半導体素子の製造プロセスにおける成膜工程またはエッチング工程を高精度に効率よく行うことができる。
つまり、電源部に接続された複数の第1電極のそれぞれは、接地された電極間(第2電極間または第2電極と擬似電極の間)に配置されているため、複数の放電部にて生じるプラズマ放電を均一な状態に揃えることができる。
特に、図7に示す従来技術2のように、複数の第1電極のうちの並列方向外側の第1電極と他の電極とが、同一の電源部に接続されている場合、電源部の調整を行っても外側の第1電極のインピーダンスを他の第1電極のインピーダンスに揃えることが困難であったが、本発明によれば、外側の第1電極のインピーダンスを他の第1電極のインピーダンスに容易に揃えることができる。
この結果、半導体素子の製造プロセスにおける成膜工程またはエッチング工程を高精度に効率よく行うことができる。
本発明のプラズマ処理装置は、反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備え、複数の第1電極は電源部に接続され、複数の第2電極は接地され、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に擬似電極が配置され、かつ擬似電極が接地されている。
ここで、「複数の放電部」とは2つ以上の放電部を意味する。放電部の数(組数)は、特に限定されず、例えば2つ、3つ、4つ、5つ、6つ等が挙げられる。
ここで、「複数の放電部」とは2つ以上の放電部を意味する。放電部の数(組数)は、特に限定されず、例えば2つ、3つ、4つ、5つ、6つ等が挙げられる。
より具体的に説明すると、このプラズマ処理装置は、反応室に反応ガスを導入するガス導入部と、反応室から反応ガスを排気する排気部と、複数の第1・第2電極と擬似電極を水平状または垂直状に支持しかつ並列させる支持手段とをさらに備える。
ここで、複数の第1・第2電極と擬似電極を水平状に支持しかつ並列させるとは、平行平板型の各電極を水平状に寝かせた状態で上下方向に並べることを意味し、複数の第1・第2電極と擬似電極を垂直状に支持しかつ並列させるとは、平行平板型の各電極を垂直状に立てた状態で左右方向に並べることを意味する。すなわち、このプラズマ処理装置は、第1電極および第2電極からなる平行平板型の放電部(電極体)の複数組を上下方向に並べた上下並列タイプと、平行平板型の放電部の複数組を左右方向に並列した左右並列タイプの両方に適用できるプラズマ処理装置である。
また、本発明において、第1電極と第2電極との相対的な位置は限定されるものではない。つまり、本発明は、プラズマ処理される被処理物である基板が、第1電極と第2電極のどちら側に設置されてもよく、第2電極に基板が設置される場合は成膜用プラズマ処理装置として構成され、第1電極に基板が設置される場合はエッチング用プラズマ処理装置として構成される。
ここで、複数の第1・第2電極と擬似電極を水平状に支持しかつ並列させるとは、平行平板型の各電極を水平状に寝かせた状態で上下方向に並べることを意味し、複数の第1・第2電極と擬似電極を垂直状に支持しかつ並列させるとは、平行平板型の各電極を垂直状に立てた状態で左右方向に並べることを意味する。すなわち、このプラズマ処理装置は、第1電極および第2電極からなる平行平板型の放電部(電極体)の複数組を上下方向に並べた上下並列タイプと、平行平板型の放電部の複数組を左右方向に並列した左右並列タイプの両方に適用できるプラズマ処理装置である。
また、本発明において、第1電極と第2電極との相対的な位置は限定されるものではない。つまり、本発明は、プラズマ処理される被処理物である基板が、第1電極と第2電極のどちら側に設置されてもよく、第2電極に基板が設置される場合は成膜用プラズマ処理装置として構成され、第1電極に基板が設置される場合はエッチング用プラズマ処理装置として構成される。
このプラズマ処理装置は、上述のように、複数の第1電極のうちの並列方向(すなわち、上下方向または左右方向)の外側の第1電極の外面側に、擬似電極が対向して配置されている。つまり、この擬似電極は、外側の第1電極が、他の第1電極と同じように2枚の第2電極(接地電極)の間に配置されるようにするための擬似第2電極である。
このようにして擬似電極を配置することにより、複数の第1電極のうちの並列方向外側の第1電極についてのインピーダンスを、他の第1電極のインピーダンスに揃えることができる。つまり、各放電部でのプラズマ放電によりプラズマ処理された基板の品質が同等となるように、各第1電極のインピーダンスを同等に揃えることができる。
このようにして擬似電極を配置することにより、複数の第1電極のうちの並列方向外側の第1電極についてのインピーダンスを、他の第1電極のインピーダンスに揃えることができる。つまり、各放電部でのプラズマ放電によりプラズマ処理された基板の品質が同等となるように、各第1電極のインピーダンスを同等に揃えることができる。
さらに詳しく説明すると、例えば、同一の電源部にそれぞれ接続された第1電極相互のインピーダンスは、電源部の調整によって同様に揃えることが困難である。
本発明では、外側に配置された第1電極の外面側に擬似電極を配置することによって、同一の電源部にそれぞれ接続された第1電極相互のインピーダンスを同様に揃えることができる。
なお、本発明は、擬似電極に対向する外側の第1電極と、他の1つ以上の第1電極とが、異なる電源部に接続されたプラズマ処理装置も含まれる。この場合、これらの第1電極のインピーダンスのバラツキは、擬似電極を有さないプラズマ処理装置に比べて小さいため、これらの第1電極のインピーダンスをより容易に揃えることができる。
本発明では、外側に配置された第1電極の外面側に擬似電極を配置することによって、同一の電源部にそれぞれ接続された第1電極相互のインピーダンスを同様に揃えることができる。
なお、本発明は、擬似電極に対向する外側の第1電極と、他の1つ以上の第1電極とが、異なる電源部に接続されたプラズマ処理装置も含まれる。この場合、これらの第1電極のインピーダンスのバラツキは、擬似電極を有さないプラズマ処理装置に比べて小さいため、これらの第1電極のインピーダンスをより容易に揃えることができる。
上述のように各第1電極のインピーダンスを同様に揃え、各放電部での成膜またはエッチングを精度よく均一に行うために、擬似電極とこれに対向する第1電極との距離を、一の(任意の)放電部の第2電極とこれに隣接する他の放電部の第1電極との間の放電部間距離に揃えるように、擬似電極が配置されることが好ましい。つまり、各放電部でのプラズマ放電によりプラズマ処理された基板の品質がより等しいものとなるように、擬似電極とこれに対向する第1電極との距離を、放電部間距離に合わせる(ほぼ一致させる)ことが好ましい。
本発明に係るプラズマ処理装置は、例えば、擬似電極に対向する第1電極とこの第1電極に隣接する放電部の第1電極とが同一の電源部にそれぞれ接続されているプラズマ処理装置(I)(例えば、図1参照)と、擬似電極に対向する第1電極とこの第1電極に隣接しない放電部の第1電極とが同一の電源部にそれぞれ接続されているプラズマ処理装置(II)(例えば、図5参照)とに対応することができるが、これらに限定されるものではない。
(I)の場合、擬似電極側の2つ以上の相互に隣接する放電部の第1電極が同一の電源部と接続されている場合も含まれる。また、(II)の場合、擬似電極側から3つ以上の放電部が配置され、同一の電源部と接続された擬似電極に対向する第1電極を含む複数の第1電極の間に、異なる電源部に接続された第1電極を有する放電部が配置されている場合を含む。
(I)の場合、擬似電極側の2つ以上の相互に隣接する放電部の第1電極が同一の電源部と接続されている場合も含まれる。また、(II)の場合、擬似電極側から3つ以上の放電部が配置され、同一の電源部と接続された擬似電極に対向する第1電極を含む複数の第1電極の間に、異なる電源部に接続された第1電極を有する放電部が配置されている場合を含む。
このプラズマ処理装置において、電源部としては、高周波発生器と、該高周波発生器からの高周波電力を増幅して第1電極に供給する増幅器とを備えて構成されたものを用いることができ、各放電部における第1電極と電源部との接続形態は特に限定されるものではない。
つまり、全組の放電部のうち、一の放電部の第1電極と、それに隣接する他の放電部の第1電極とは、(a)同一の高周波発生器に同一の増幅器を介してそれぞれ接続されるか、或いは(b)同一の高周波発生器に個別の増幅器を介してそれぞれ接続されるか、或いは(c)異なる高周波発生器に増幅器を介してそれぞれ接続されることができる。なお、接続形態(a)〜(c)の場合、少なくとも2組の放電部は同一の電源部に接続されている。
つまり、全組の放電部のうち、一の放電部の第1電極と、それに隣接する他の放電部の第1電極とは、(a)同一の高周波発生器に同一の増幅器を介してそれぞれ接続されるか、或いは(b)同一の高周波発生器に個別の増幅器を介してそれぞれ接続されるか、或いは(c)異なる高周波発生器に増幅器を介してそれぞれ接続されることができる。なお、接続形態(a)〜(c)の場合、少なくとも2組の放電部は同一の電源部に接続されている。
さらに、(a)〜(c)の接続形態に応じて、各放電部における第1電極と第2電極の間の電極間距離Aに対する、一の放電部の第2電極とこれに隣接する他の放電部の第1電極の間の放電部間距離Bは、次のように規定される。
前記接続形態(a)の場合、電極間距離Aに対して放電部間距離Bは2倍以上(B/A≧2)に設定され、かつ擬似電極から対向する第1電極までの距離が放電部間距離Bと揃えられ、好ましくは等しく設定される。この接続形態(a)の場合、隣接する放電部同士の第1電極は相互に同じ電気系統を介して電源部と接続されるため、隣接する放電部同士のプラズマ放電が相互に干渉しないようにするために電極間距離Aに対して放電部間距離Bは2倍以上必要である。
接続形態(a)は、前記(I)のプラズマ処理装置に対応する。
前記接続形態(a)の場合、電極間距離Aに対して放電部間距離Bは2倍以上(B/A≧2)に設定され、かつ擬似電極から対向する第1電極までの距離が放電部間距離Bと揃えられ、好ましくは等しく設定される。この接続形態(a)の場合、隣接する放電部同士の第1電極は相互に同じ電気系統を介して電源部と接続されるため、隣接する放電部同士のプラズマ放電が相互に干渉しないようにするために電極間距離Aに対して放電部間距離Bは2倍以上必要である。
接続形態(a)は、前記(I)のプラズマ処理装置に対応する。
一方、前記接続形態(b)または(c)の場合、電極間距離Aに対して放電部間距離Bは1.5倍以上(B/A≧1.5)に設定され、かつ擬似電極から対向する第1電極までの距離が放電部間距離Bと揃えられ、好ましくは等しく設定される。接続形態(b)または(c)の場合、隣接する放電部同士の第1電極は相互に異なる電気系統を介して電源部と接続されるため、隣接する放電部同士のプラズマ放電は接続形態(a)よりも相互に干渉し難くなり、接続形態(a)よりも放電部間距離Bを狭くすることが可能である。
接続形態(b)および(c)は、前記(II)のプラズマ処理装置に対応する。
接続形態(b)および(c)は、前記(II)のプラズマ処理装置に対応する。
ところで、平行に対向して配置された平板状の第1電極、第2電極および擬似電極は、特に、これらが支持手段にて水平状に支持される場合には、自重によって撓みが生じる。この撓みは、電極間距離Aおよび距離Bに影響を与える。
したがって、複数の第1電極についてのインピーダンスをより高精度に揃えることによって、複数の放電部でのプラズマ放電をより高精度に均一に揃える上で、第1電極、第2電極および擬似電極の撓みを考慮することが望ましい。
そのため、本発明では、次のように構成することができる。なお、次の構成は、擬似電極に対向する(隣接する)放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合と、擬似電極に対向する放電部の第1電極と、全ての他の放電部の第1電極とが、異なる電源部に接続された場合に適用できる。
したがって、複数の第1電極についてのインピーダンスをより高精度に揃えることによって、複数の放電部でのプラズマ放電をより高精度に均一に揃える上で、第1電極、第2電極および擬似電極の撓みを考慮することが望ましい。
そのため、本発明では、次のように構成することができる。なお、次の構成は、擬似電極に対向する(隣接する)放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合と、擬似電極に対向する放電部の第1電極と、全ての他の放電部の第1電極とが、異なる電源部に接続された場合に適用できる。
(1−1)第2電極と、擬似電極とは、形状、大きさおよび材質のうち少なくとも1つが互いに同一である。これらの第2電極と擬似電極は、形状、大きさおよび材質のうち2つ以上が互いに同一であることが好ましく、3つ全てが互いに同一であることが特に好ましい。
(1−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、形状、大きさおよび材質が互いに同一である。
これらの構成は、後述の実施形態1〜8に適用可能である。
(1−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、形状、大きさおよび材質が互いに同一である。
これらの構成は、後述の実施形態1〜8に適用可能である。
(2)第1電極と第2電極と擬似電極は、それぞれの撓み量を揃えるような形状、大きさおよび材質で構成されている。ここで、「撓み量を揃える」とは、各放電部でのプラズマ放電が被処理物の品質に影響しない程度で揃うように、撓み量が略同一であるという意味である。
これらの構成も、実施形態1〜8に適用可能である。
これらの構成も、実施形態1〜8に適用可能である。
(3−1)第2電極と、擬似電極とは、同一箇所が接地されている。
(3−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、同一箇所が接地されている。
これらの構成も、実施形態1〜8に適用可能である。
(3−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、同一箇所が接地されている。
これらの構成も、実施形態1〜8に適用可能である。
(4−1)第2電極と、前記他の放電部の第2電極は、同一箇所が接地されている。
(4−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記一の放電部の第2電極と、前記他の放電部の第2電極は、同一箇所が接地されている。
これらの構成も、実施形態1〜8に適用可能である。
(4−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記一の放電部の第2電極と、前記他の放電部の第2電極は、同一箇所が接地されている。
これらの構成も、実施形態1〜8に適用可能である。
(5−1)第1電極は、同一箇所が電源部と接続されている。
(5−2)同一の電源部と接続された複数の第1電極は、同一箇所が電源部と接続されている。
これらの構成も、実施形態1〜8に適用可能である。
(5−2)同一の電源部と接続された複数の第1電極は、同一箇所が電源部と接続されている。
これらの構成も、実施形態1〜8に適用可能である。
(6−1)第2電極と、擬似電極とは、ヒータを内蔵しており、各ヒータは同一の温度で発熱可能なものであることが好ましい。
(6−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、ヒータを内蔵しており、各ヒータは同一の温度で発熱可能なものであることが好ましい。
これらの構成も、実施形態1〜8に適用可能である。
なお、前記の各構成は選択的に組み合わることも可能である。
(6−2)擬似電極に隣接する一の放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合、前記他の放電部に隣接する放電部の第2電極と、擬似電極とは、ヒータを内蔵しており、各ヒータは同一の温度で発熱可能なものであることが好ましい。
これらの構成も、実施形態1〜8に適用可能である。
なお、前記の各構成は選択的に組み合わることも可能である。
前記(1−2)、(3−2)、(4−2)、(5−2)および(6−2)の構成は、特に、擬似電極に対向する(隣接する)放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合に、同一電源部に接続された複数の第1電極についてのインピーダンスをより高精度に揃える上で好ましい状態である。
前記(1−1)および(1−2)のように構成すれば、第2電極と、擬似電極とについて、それらの自重による撓みの量(撓み量)を揃え易くなり、その第2電極と擬似電極の形状、大きさおよび材質のうち2つ以上を互いに同一とすることにより、それらの自重による撓み量を等しく近づけることができる。好ましくは、その第2電極と擬似電極の大きさおよび材質の全てを互いに同一とすることであり、それによりそれらの撓み量を同等にすることができる。
したがって、これら第2電極と擬似電極が自重により撓んだとしても、各放電部間距離Bおよび擬似電極から対向する第1電極までの距離(=放電部間距離B)を同等もしくはそれに近づけることができ、その結果、上述のように複数の第1電極についてのインピーダンスをより高精度に揃えることができる。
したがって、これら第2電極と擬似電極が自重により撓んだとしても、各放電部間距離Bおよび擬似電極から対向する第1電極までの距離(=放電部間距離B)を同等もしくはそれに近づけることができ、その結果、上述のように複数の第1電極についてのインピーダンスをより高精度に揃えることができる。
前記(2)のように構成すれば、各放電部間距離Bおよび擬似電極から対向する第1電極までの距離が等しくなることに加え、各放電部におけるプラズマ放電に最適な電極間距離Aを維持することができ、その結果、上述のように複数の第1電極についてのインピーダンスをより高精度に揃えることができる。
前記(3−1)、(3−2)、(4−1)、(4−2)、(5−1)および(5−2)のように構成すれば、各放電部でのプラズマ放電を安定し易くできる。
前記(3−1)、(3−2)、(4−1)、(4−2)、(5−1)および(5−2)のように構成すれば、各放電部でのプラズマ放電を安定し易くできる。
前記(6−1)と(6−2)の構成におけるヒータは、被処理物である基板をプラズマ処理する際に加熱するために第2電極に内蔵されているものである。(6−1)と(6−2)の場合、擬似電極にもヒータを内蔵させ、プラズマ処理時、第2電極と同じように、擬似電極を加熱し、好ましくはその第2電極と同じ温度で擬似電極を加熱する。これによって、第2電極および擬似電極の熱による影響を等しくすることができる。また、第2電極および擬似電極を同じ温度に加熱することで、各第1電極の熱による撓みの影響を等しくすることができると共に、各第2電極および擬似電極の間の各第1電極の熱による撓みの影響を等しくすることができ、熱による撓みの影響を等しくすることができる。その結果、上述のように複数の第1電極についてのインピーダンスをより高精度に揃えることができる。
以下、図面を参照しながら、本発明のプラズマ処理装置の具体的な実施形態について説明する。
(実施形態1)
図1は本発明のプラズマ処理装置の実施形態1を示す概略構成図である。
実施形態1のプラズマ処理装置は、被処理物である基板S1の表面に所望の膜を成膜する上下並列タイプの成膜用プラズマ処理装置であって、反応室Rと、反応室Rに反応ガスG1を導入するガス導入部1aと、反応室Rから反応ガスG1を排気する排気部6と、反応室R内に対向状に配置されて反応ガスG1の雰囲気下でプラズマ放電させる第1電極1および第2電極2の組からなる複数の放電部3と、擬似電極4と、複数の第1・第2電極1、2と擬似電極4を水平状に並列して支持する支持手段5とを備える。
図1は本発明のプラズマ処理装置の実施形態1を示す概略構成図である。
実施形態1のプラズマ処理装置は、被処理物である基板S1の表面に所望の膜を成膜する上下並列タイプの成膜用プラズマ処理装置であって、反応室Rと、反応室Rに反応ガスG1を導入するガス導入部1aと、反応室Rから反応ガスG1を排気する排気部6と、反応室R内に対向状に配置されて反応ガスG1の雰囲気下でプラズマ放電させる第1電極1および第2電極2の組からなる複数の放電部3と、擬似電極4と、複数の第1・第2電極1、2と擬似電極4を水平状に並列して支持する支持手段5とを備える。
また、このプラズマ処理装置において、複数の第1電極1は単一の電源部Eにそれぞれ接続され、複数の第2電極2はそれぞれ接地され、複数の第1電極1のうちの並列方向外側の第1電極1の外面側に対向状に擬似電極4が配置され、かつ擬似電極4が接地されている。
図1において、電源部Eは、高周波発生器と、高周波発生器からの高周波電力を増幅して第1電極に供給する増幅器とを備えてなり、隣接する放電部同士の第1電極は、前記接続形態(a)のように同一の高周波発生器に同一の増幅器を介してそれぞれ接続されている。なお、図1では、放電部3が上下3段で配置されたプラズマ処理装置を例示しているが、放電部3の数は2組或いは4組以上でも構わない。
以下、本発明の各実施形態において、第1電極1をカソード電極1と称し、第2電極2をアノード電極2と称する。
図1において、電源部Eは、高周波発生器と、高周波発生器からの高周波電力を増幅して第1電極に供給する増幅器とを備えてなり、隣接する放電部同士の第1電極は、前記接続形態(a)のように同一の高周波発生器に同一の増幅器を介してそれぞれ接続されている。なお、図1では、放電部3が上下3段で配置されたプラズマ処理装置を例示しているが、放電部3の数は2組或いは4組以上でも構わない。
以下、本発明の各実施形態において、第1電極1をカソード電極1と称し、第2電極2をアノード電極2と称する。
反応室Rは、複数の放電部3および擬似電極4を収容する密封可能なチャンバーCにて構成されている。
チャンバーCは箱型であり、前記排気部6が接続されている。さらに、チャンバー内壁面には、複数のカソード電極1および複数のアノード電極2を支持する支持手段5が形成されている。
排気部6は、真空ポンプ6a、真空ポンプ6aと反応室Rとを接続する排気管6bおよび排気管6bにおける反応室Rと真空ポンプ6aとの間に配置された圧力制御器6cとを備える。
チャンバーCは箱型であり、前記排気部6が接続されている。さらに、チャンバー内壁面には、複数のカソード電極1および複数のアノード電極2を支持する支持手段5が形成されている。
排気部6は、真空ポンプ6a、真空ポンプ6aと反応室Rとを接続する排気管6bおよび排気管6bにおける反応室Rと真空ポンプ6aとの間に配置された圧力制御器6cとを備える。
支持手段5は、チャンバーCの内壁面から水平方向へ所定寸法突出した支持片である。その支持片は、チャンバーCの内壁面に所定間隔で上下複数箇所に設けられており、平板形状のカソード電極1およびアノード電極2を互いに平行かつ水平状に支持すると共に、擬似電極4を水平状に支持する。実施形態1では、3組のカソード・アノード電極1、2および擬似電極4の下面の四隅をそれぞれ支持するよう、7段の支持手段5が設けられている。
この際、各放電部3におけるカソード電極1とアノード電極2との間の電極間距離Aに対して、一の放電部3のアノード電極2に隣接する他の放電部3のカソード電極1との間の放電部間距離Bが2倍以上となり、かつ擬似電極4と最上段のカソード電極1との間の距離が放電部間距離Bと等しくなるような高さ位置に、各段の支持手段5は配置されている。例えば、電極間距離Aは2〜30mmに設定され、放電部間距離Bは4〜60mm以上に設定される。なお、面内における電極間距離Aの精度は、数%以内であることが好ましく、1%以下であること特に好ましい。
各アノード電極2は、内部にヒータ7を有すると共に、上面に基板S1が設置され、プラズマ放電下の成膜時に基板S1を加熱する。なお、基板S1は、シリコン基板やガラス基板などが一般的であるが、特にこれらに限定されるものではない。
また、各アノード電極2は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。
各アノード電極2の寸法は、薄膜を形成するための基板S1の寸法に合わせて適当な値に決定されている。例えば、基板S1の寸法900〜1500mm×400〜1200mmに対して、アノード電極2の寸法を1000〜1500mm×600〜1000mmにして設計される。
各アノード電極2に内蔵されたヒータ7は、アノード電極2を室温〜300℃に加熱制御するものであり、例えば、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いることができる。
また、各アノード電極2は、ステンレス鋼、アルミニウム合金、カーボンなどの、導電性および耐熱性を備えた材料で製作されている。
各アノード電極2の寸法は、薄膜を形成するための基板S1の寸法に合わせて適当な値に決定されている。例えば、基板S1の寸法900〜1500mm×400〜1200mmに対して、アノード電極2の寸法を1000〜1500mm×600〜1000mmにして設計される。
各アノード電極2に内蔵されたヒータ7は、アノード電極2を室温〜300℃に加熱制御するものであり、例えば、アルミニウム合金中にシースヒータなどの密閉型加熱装置と熱電対などの密閉型温度センサとを内蔵したものを用いることができる。
各カソード電極1は、ステンレス鋼やアルミニウム合金などから作製される。各カソード電極1の寸法は、成膜を行う基板S1の寸法に合わせて適当な値に設定され、アノード電極2と同じ寸法(平面サイズおよび厚み)で設計されることができる。さらに、各カソード電極1は、アノード電極2と同じ撓み量(剛性)に設定される。この場合、カソード電極1はアノード電極2と同じ形状、大きさおよび材質で構成されてもされなくても、撓み量が同じであればよい。
各カソード電極1は、内部が空洞であると共に、対となるアノード電極2に面するプラズマ放電面には多数の貫通穴が穴明け加工により明けられている。この穴明け加工は、直径0.1mm〜2mmの円形穴を数mm〜数cmピッチで行うのが望ましい。
また、各カソード電極1の一端面には、ガス導入部1aとしてのガス導入管が接続されており、図示しないガス供給源とガス導入部1aとは接続パイプにて接続されており、反応ガスG1がガス供給源からカソード電極2の内部に供給され、多数の貫通穴から基板S1の表面に向かって噴出するように構成されている。なお、原料ガスとしては、例えば、H2で希釈したSiH4(モノシラン)ガスが使用される。
各カソード電極1は、内部が空洞であると共に、対となるアノード電極2に面するプラズマ放電面には多数の貫通穴が穴明け加工により明けられている。この穴明け加工は、直径0.1mm〜2mmの円形穴を数mm〜数cmピッチで行うのが望ましい。
また、各カソード電極1の一端面には、ガス導入部1aとしてのガス導入管が接続されており、図示しないガス供給源とガス導入部1aとは接続パイプにて接続されており、反応ガスG1がガス供給源からカソード電極2の内部に供給され、多数の貫通穴から基板S1の表面に向かって噴出するように構成されている。なお、原料ガスとしては、例えば、H2で希釈したSiH4(モノシラン)ガスが使用される。
また、各カソード電極1へは、電源部Eとしてのプラズマ励起電源により電力が供給される。この電力としては、例えば、AC1.00MHz〜60MHzの周波数で10W〜100kWの電力が使用され、具体的には、13.56MHz〜60MHzで10W〜10kWが使用される。なお、電源部Eとカソード電極1との間の電気経路にインピーダンス整合器、増幅器等(図示省略)が配置されてもよい。
擬似電極4は、アノード電極2と同じ撓み量(剛性)であることが好ましく、同じ材質、形状および大きさで作製されると共に、内部にはアノード電極2のヒータ7と同じヒータ7が内蔵されている。つまり、擬似電極4はアノード電極2と同じ構成である。
このように、実施形態1の成膜用プラズマ処理装置は、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
このように構成された成膜用プラズマ処理装置を用いる成膜方法は、基板上に半導体膜を成膜する際に、1つ以上の第2電極に基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて基板上に成膜する。
さらに詳しく説明すると、膜原料である反応ガスG1を所定の流量および圧力でカソード電極1とアノード電極2との間隙に充填し、カソード電極1とアノード電極2とに高周波電力を印加することで、カソード電極1とアノード電極2との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S1上に非晶質の膜または結晶性の膜を形成することができる。例えば、原料ガスとしてH2で希釈したSiH4ガスを使用して、膜厚300nmのシリコン薄膜を膜厚分布±10%以内で堆積させることができる。
さらに詳しく説明すると、膜原料である反応ガスG1を所定の流量および圧力でカソード電極1とアノード電極2との間隙に充填し、カソード電極1とアノード電極2とに高周波電力を印加することで、カソード電極1とアノード電極2との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S1上に非晶質の膜または結晶性の膜を形成することができる。例えば、原料ガスとしてH2で希釈したSiH4ガスを使用して、膜厚300nmのシリコン薄膜を膜厚分布±10%以内で堆積させることができる。
この際、複数の放電部3におけるカソード電極1のそれぞれは、アノード電極2および擬似電極4の間に配置された同じ状態にあるため、外側のカソード電極1についてのインピーダンスを、他のカソード電極1についてのインピーダンスと同様に揃えることができる。さらには、アノード電極2および擬似電極4を同じ材質、形状および大きさにて構成すると共に、擬似電極4もアノード電極2と同じ温度で最上段のカソード電極1を上方から加熱するため、各電極2、4の撓み量は等しくなる。そのため、各電極間距離Aは等しくかつ各放電部間距離Bは等しくなる。さらに、各カソード電極1はアノード電極2と同じ撓み量に設定されているため、カソード電極1とアノード電極2の間の電極間距離Aが高精度に保たれる。
これらのことから、実施形態1のプラズマ処理装置によって、半導体素子の製造プロセスにおける成膜工程を高精度に効率よく行うことができる。
これらのことから、実施形態1のプラズマ処理装置によって、半導体素子の製造プロセスにおける成膜工程を高精度に効率よく行うことができる。
(実施形態2)
図2は本発明のプラズマ処理装置の実施形態2を示す概略構成図である。なお、図2において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態2のプラズマ処理装置も成膜用プラズマ処理装置であるが、左右並列タイプである点が主に実施形態1(上下並列タイプ)とは異なる。つまり、実施形態2のプラズマ処理装置は、図1で説明した実施形態1の構成のプラズマ処理装置を概ね横倒しにした構成であり、実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
図2では、図1で描かれていたチャンバーC、支持手段5および排気部6が図示省略されているが、実施形態2のプラズマ処理装置もこれらを備えている。ただし、実施形態2の場合、カソード電極1、アノード電極2および擬似電極4を垂直状に支持するために、チャンバーの上内壁面および下内壁面に設けられて各電極を両側から挟持する支持片が上下方向に突出して支持手段が構成されている。また、アノード電極2における基板設置面には、基板S1を保持する突起部が形成されている。
図2は本発明のプラズマ処理装置の実施形態2を示す概略構成図である。なお、図2において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態2のプラズマ処理装置も成膜用プラズマ処理装置であるが、左右並列タイプである点が主に実施形態1(上下並列タイプ)とは異なる。つまり、実施形態2のプラズマ処理装置は、図1で説明した実施形態1の構成のプラズマ処理装置を概ね横倒しにした構成であり、実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
図2では、図1で描かれていたチャンバーC、支持手段5および排気部6が図示省略されているが、実施形態2のプラズマ処理装置もこれらを備えている。ただし、実施形態2の場合、カソード電極1、アノード電極2および擬似電極4を垂直状に支持するために、チャンバーの上内壁面および下内壁面に設けられて各電極を両側から挟持する支持片が上下方向に突出して支持手段が構成されている。また、アノード電極2における基板設置面には、基板S1を保持する突起部が形成されている。
実施形態2のプラズマ処理装置も、実施形態1と同様に、膜原料である反応ガスG1を所定の流量および圧力でカソード電極1とアノード電極2との間隙に充填し、カソード電極1とアノード電極2とに高周波電力を印加することで、カソード電極1とアノード電極2との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S1上に非晶質の膜または結晶性の膜を形成することができる。
この際、複数の放電部3におけるカソード電極1のそれぞれは、アノード電極2および擬似電極4の間に配置された同じ状態にあるため、インピーダンスが揃う。
また、実施形態2のプラズマ処理装置は、各電極1、2、4が垂直に支持された左右並列タイプであるため、実施形態1における各電極のような撓みの影響は少ない上、擬似電極4もアノード電極2と同じ温度で外側(図2では左側)のカソード電極1を横から加熱するため、各電極間距離Aおよび各放電部間距離Bの変動はほとんどない。
これらのことから、実施形態2のプラズマ処理装置によっても、半導体素子の製造プロセスにおける成膜工程を高精度に効率よく行うことができる。
また、実施形態2のプラズマ処理装置は、各電極1、2、4が垂直に支持された左右並列タイプであるため、実施形態1における各電極のような撓みの影響は少ない上、擬似電極4もアノード電極2と同じ温度で外側(図2では左側)のカソード電極1を横から加熱するため、各電極間距離Aおよび各放電部間距離Bの変動はほとんどない。
これらのことから、実施形態2のプラズマ処理装置によっても、半導体素子の製造プロセスにおける成膜工程を高精度に効率よく行うことができる。
(実施形態3)
図3は本発明のプラズマ処理装置の実施形態3を示す概略構成図である。なお、図3において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態3のプラズマ処理装置は、上下並列タイプのエッチング用プラズマ処理装置であって、実施形態1と同様に、カソード電極11とアノード電極12からなる放電部13の複数組と擬似電極14を備えると共に、図示しないチャンバー、支持手段および排気部を備えている。
図3は本発明のプラズマ処理装置の実施形態3を示す概略構成図である。なお、図3において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態3のプラズマ処理装置は、上下並列タイプのエッチング用プラズマ処理装置であって、実施形態1と同様に、カソード電極11とアノード電極12からなる放電部13の複数組と擬似電極14を備えると共に、図示しないチャンバー、支持手段および排気部を備えている。
実施形態3が実施形態1と異なる主な点は、各放電部13において、カソード電極11とアノード電極12が上下逆に配置されており、電源部Eと接続されるカソード電極11上に基板S2を設置し、接地されるアノード電極12を基板S2の上方に配置したことである。ただし、実施形態3の場合、接地される擬似電極14は、最下段のカソード電極11の下方に配置される。
この場合、実施形態3のアノード電極12は、実施形態1のカソード電極1と同様に、内部に反応ガスG2を導入するためのガス導入部12aを有すると共に、下面には反応性ガスG2を噴出する多数の貫通穴を有している。
また、実施形態3のカソード電極11は、実施形態1のアノード電極2と同様に、内部にヒータ17が設けられている。
また、擬似電極14は、アノード電極12と同一の構成とすることができる。ただし、擬似電極14は、ガス供給源と接続しても接続しなくてもよく、接続した場合でも反応ガスは供給されなくてよい。
また、実施形態3のカソード電極11は、実施形態1のアノード電極2と同様に、内部にヒータ17が設けられている。
また、擬似電極14は、アノード電極12と同一の構成とすることができる。ただし、擬似電極14は、ガス供給源と接続しても接続しなくてもよく、接続した場合でも反応ガスは供給されなくてよい。
実施形態3も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。また、実施形態3は実施形態1と同様に、各放電部13におけるカソード電極11とアノード電極12との間の電極間距離Aに対して、一の放電部13のカソード電極11に隣接する他の放電部13のアノード電極12との間の放電部間距離Bが2倍以上となり、かつ擬似電極14と最下段のカソード電極11との間の距離が放電部間距離Bと等しくなるように設定されている。例えば、電極間距離Aは2〜30mmに設定され、放電部間距離Bは4〜60mm以上に設定される。なお、面内における電極間距離Aの精度は、数%以内であることが好ましく、1%以下であること特に好ましい。
このように構成されたエッチング用プラズマ処理装置を用いるエッチング方法は、半導体基板または基板上の半導体膜をエッチングする際に、1つ以上の第1電極に半導体基板または半導体膜を有する基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて半導体基板または基板上の半導体膜をエッチングする。
さらに詳しく説明すると、例えば、フッ素系ガスをアルゴンなどの不活性ガスで希釈したエッチングガスである反応ガスG2を所定の流量および圧力でカソード電極11とアノード電極12との間隙に充填し、カソード電極11とアノード電極12とに高周波電力を印加することで、カソード電極11とアノード電極12との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S2(例えばシリコン基板)を10nm/s以上の速度で効率よくエッチングすることができる。
さらに詳しく説明すると、例えば、フッ素系ガスをアルゴンなどの不活性ガスで希釈したエッチングガスである反応ガスG2を所定の流量および圧力でカソード電極11とアノード電極12との間隙に充填し、カソード電極11とアノード電極12とに高周波電力を印加することで、カソード電極11とアノード電極12との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S2(例えばシリコン基板)を10nm/s以上の速度で効率よくエッチングすることができる。
この際、複数の放電部13におけるカソード電極11のそれぞれは、アノード電極12および擬似電極14の間に配置された同じ状態にあるため、インピーダンスが揃う。
さらには、アノード電極12および擬似電極14を同じ材質、形状および大きさにて構成すると共に、擬似電極14も最下段のカソード電極11にて加熱されるため、各電極12、14の撓み量は等しくなり、各電極間距離Aは等しくかつ各放電部間距離Bは等しくなる。さらに、カソード電極11とアノード電極2は同じ撓み量に設定されているため、カソード電極1とアノード電極2の間の電極間距離Aが高精度に保たれる。
これらのことから、実施形態3のプラズマ処理装置によって、半導体素子の製造プロセスにおけるエッチング工程を高精度に効率よく行うことができる。
さらには、アノード電極12および擬似電極14を同じ材質、形状および大きさにて構成すると共に、擬似電極14も最下段のカソード電極11にて加熱されるため、各電極12、14の撓み量は等しくなり、各電極間距離Aは等しくかつ各放電部間距離Bは等しくなる。さらに、カソード電極11とアノード電極2は同じ撓み量に設定されているため、カソード電極1とアノード電極2の間の電極間距離Aが高精度に保たれる。
これらのことから、実施形態3のプラズマ処理装置によって、半導体素子の製造プロセスにおけるエッチング工程を高精度に効率よく行うことができる。
(実施形態4)
図4は本発明のプラズマ処理装置の実施形態4を示す概略構成図である。なお、図4において、図3で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態4のプラズマ処理装置もエッチング用プラズマ処理装置であるが、左右並列タイプである点が主に実施形態3(上下並列タイプ)とは異なる。つまり、実施形態4のプラズマ処理装置は、図3で説明した実施形態3の構成のプラズマ処理装置を概ね横倒しにした構成である。
実施形態4のプラズマ処理装置も、実施形態3と同様に、カソード電極11とアノード電極12からなる放電部13の複数組と擬似電極14を備えると共に、図示しないチャンバー、支持手段および排気部を備えている。ただし、実施形態4の場合、カソード電極11、アノード電極12および擬似電極14を垂直状に支持するために、チャンバーの上内壁面および下内壁面に設けられて各電極を両側から挟持する支持片が上下方向に突出して支持手段が構成されている。また、アノード電極12における基板設置面には、基板S2を保持する突起部が形成されている。
図4は本発明のプラズマ処理装置の実施形態4を示す概略構成図である。なお、図4において、図3で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態4のプラズマ処理装置もエッチング用プラズマ処理装置であるが、左右並列タイプである点が主に実施形態3(上下並列タイプ)とは異なる。つまり、実施形態4のプラズマ処理装置は、図3で説明した実施形態3の構成のプラズマ処理装置を概ね横倒しにした構成である。
実施形態4のプラズマ処理装置も、実施形態3と同様に、カソード電極11とアノード電極12からなる放電部13の複数組と擬似電極14を備えると共に、図示しないチャンバー、支持手段および排気部を備えている。ただし、実施形態4の場合、カソード電極11、アノード電極12および擬似電極14を垂直状に支持するために、チャンバーの上内壁面および下内壁面に設けられて各電極を両側から挟持する支持片が上下方向に突出して支持手段が構成されている。また、アノード電極12における基板設置面には、基板S2を保持する突起部が形成されている。
実施形態4も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。また、実施形態4のプラズマ処理装置も、実施形態3と同様に、例えば、フッ素系ガスをアルゴンなどの不活性ガスで希釈したエッチングガスである反応ガスG2を所定の流量および圧力でカソード電極11とアノード電極12との間隙に充填し、カソード電極11とアノード電極12とに高周波電力を印加することで、カソード電極11とアノード電極12との間にグロー放電領域(プラズマ放電領域)を発生させ、基板S2(例えばシリコン基板)を10nm/s以上の速度で効率よくエッチングすることができる。
この際、複数の放電部13におけるカソード電極11のそれぞれは、アノード電極12および擬似電極14の間に配置された同じ状態にあるため、インピーダンスが揃う。
また、実施形態4のプラズマ処理装置は各電極11、12、14が垂直に支持された左右並列タイプであるため、実施形態3における各電極のような撓みの影響は少ない上、擬似電極14も外側(図3では左側)のカソード電極11にて加熱されているため、各電極間距離Aは等しく、かつ各放電部間距離Bは等しくなる。
これらのことから、実施形態3のプラズマ処理装置によって、半導体素子の製造プロセスにおけるエッチング工程を高精度に効率よく行うことができる。
また、実施形態4のプラズマ処理装置は各電極11、12、14が垂直に支持された左右並列タイプであるため、実施形態3における各電極のような撓みの影響は少ない上、擬似電極14も外側(図3では左側)のカソード電極11にて加熱されているため、各電極間距離Aは等しく、かつ各放電部間距離Bは等しくなる。
これらのことから、実施形態3のプラズマ処理装置によって、半導体素子の製造プロセスにおけるエッチング工程を高精度に効率よく行うことができる。
(実施形態5)
図5は本発明のプラズマ処理装置の実施形態5を示す概略構成図である。なお、図5において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態5のプラズマ処理装置は、図1で示した実施形態1と同じ上下並列タイプの成膜用プラズマ処理装置であり、主に複数のカソード電極1と電源部Eとの接続形態が実施形態1と異なる以外は同様の構成である。
図5は本発明のプラズマ処理装置の実施形態5を示す概略構成図である。なお、図5において、図1で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態5のプラズマ処理装置は、図1で示した実施形態1と同じ上下並列タイプの成膜用プラズマ処理装置であり、主に複数のカソード電極1と電源部Eとの接続形態が実施形態1と異なる以外は同様の構成である。
つまり、このプラズマ処理装置の場合、少なくとも2組の放電部3におけるカソード電極1はそれぞれ同一の電源部Eと接続され、さらに、隣接する放電部3同士のカソード電極1は、前記接続形態(b)のように同一の高周波発生器に個別の増幅器を介してそれぞれ接続されるか、或いは前記接続形態(c)のように異なる高周波発生器に増幅器を介してそれぞれ接続される。つまり、隣接する放電部3同士のカソード電極1は、異なる電気系統を介して電源部Eと接続される。なお、図5では、電源部Eを2つ描いているが、これは必ずしも個別の高周波発生器を用いることを意図しているのではない。
このように各カソード電極1を電源部Eと接続することにより、電極間距離Aに対して放電部間距離Bを1.5倍以上と実施形態1よりも狭めることができる。
このように各カソード電極1を電源部Eと接続することにより、電極間距離Aに対して放電部間距離Bを1.5倍以上と実施形態1よりも狭めることができる。
また、同一電気系統で接続される複数の放電部3において、それぞれのカソード電極1と給電位置の相対的な位置関係が同一であり、かつそれぞれのアノード電極2と接地位置の相対的な位置関係が同一であることが好ましい。ここで、「相対的な位置関係が同一」とは、平面的にカソード電極1を見たときの給電位置が各カソード電極1で同一であり、かつ平面的にアノード電極2を見たときの接地位置が各アノード電極2で同一であることを意味している。
このようにすれば、同一電気系統で接続される複数の放電部3において、電源部Eからそれぞれのカソード電極1に対してより均等に電力を供給することができる。
このようにすれば、同一電気系統で接続される複数の放電部3において、電源部Eからそれぞれのカソード電極1に対してより均等に電力を供給することができる。
すなわち、実施形態5も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
特に、(1)、(3−2)、(4−2)、(5−2)および(6−2)について詳しく説明すれば、例えば図5中の真中(上から3番目)の放電部3は、それとは異なる電源部Eと接続された2番目と4番目の放電部3に上下を挟まれている環境にある。1番目の放電部3は3番目の放電部3と同じ環境にあることが好ましいため、1番目の放電部3の第1電極1に対向する擬似電極4は、3番目の放電部3の第1電極1に対向する2番目の放電部3の第2電極2と同じ形状、大きさおよび材質で形成され、かつ同じ接地箇所とされ、かつ同じくヒータを内蔵している。この場合、擬似電極4は、2番目の放電部3の第2電極2に限らず、4番目の放電部3の第2電極2と同様であってもよい。また、実施形態5の場合、異なる電源部Eに接続される放電部同士は、第1電極1の構成が同一でも異なってもよく、かつ第2電極の構成が同一でも異なってもよい。
特に、(1)、(3−2)、(4−2)、(5−2)および(6−2)について詳しく説明すれば、例えば図5中の真中(上から3番目)の放電部3は、それとは異なる電源部Eと接続された2番目と4番目の放電部3に上下を挟まれている環境にある。1番目の放電部3は3番目の放電部3と同じ環境にあることが好ましいため、1番目の放電部3の第1電極1に対向する擬似電極4は、3番目の放電部3の第1電極1に対向する2番目の放電部3の第2電極2と同じ形状、大きさおよび材質で形成され、かつ同じ接地箇所とされ、かつ同じくヒータを内蔵している。この場合、擬似電極4は、2番目の放電部3の第2電極2に限らず、4番目の放電部3の第2電極2と同様であってもよい。また、実施形態5の場合、異なる電源部Eに接続される放電部同士は、第1電極1の構成が同一でも異なってもよく、かつ第2電極の構成が同一でも異なってもよい。
(実施形態6)
図5では上下並列タイプの成膜用プラズマ処理装置を説明したが、これを概ね横倒しにした構造の左右並列タイプの成膜用プラズマ処理装置としてもよい(図示省略)。実施形態6も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
図5では上下並列タイプの成膜用プラズマ処理装置を説明したが、これを概ね横倒しにした構造の左右並列タイプの成膜用プラズマ処理装置としてもよい(図示省略)。実施形態6も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
(実施形態7)
図6は本発明のプラズマ処理装置の実施形態7を示す概略構成図である。なお、図6において、図3で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態6のプラズマ処理装置は、上下並列タイプのエッチング用プラズマ処理装置であって、主に複数のカソード電極11と電源部Eとの接続形態が実施形態3と異なる以外は同様の構成である。
図6は本発明のプラズマ処理装置の実施形態7を示す概略構成図である。なお、図6において、図3で示した構成要素と同様の構成要素には、同一の符号を付している。
実施形態6のプラズマ処理装置は、上下並列タイプのエッチング用プラズマ処理装置であって、主に複数のカソード電極11と電源部Eとの接続形態が実施形態3と異なる以外は同様の構成である。
つまり、このプラズマ処理装置の場合、少なくとも2組の放電部13におけるカソード電極11はそれぞれ同一の電源部Eと接続され、さらに、隣接する放電部13同士のカソード電極11は、前記接続形態(b)のように同一の高周波発生器に個別の増幅器を介してそれぞれ接続されるか、或いは前記接続形態(c)のように異なる高周波発生器に増幅器を介してそれぞれ接続される。つまり、隣接する放電部13同士のカソード電極11は、異なる電気系統を介して電源部Eと接続される。なお、図6では、電源部Eを2つ描いているが、これらは必ずしも個別の電源部であることを意図しているのではない。
このように各カソード電極11を電源部Eと接続することにより、電極間距離Aに対して放電部間距離Bを1.5倍以上と実施形態3よりも狭めることができる。
このように各カソード電極11を電源部Eと接続することにより、電極間距離Aに対して放電部間距離Bを1.5倍以上と実施形態3よりも狭めることができる。
また、同一電気系統で接続される複数の放電部13において、それぞれのカソード電極11と給電位置の相対的な位置関係が同一であり、かつそれぞれのアノード電極12と接地位置の相対的な位置関係が同一であることが好ましい。ここで、「相対的な位置関係が同一」とは、平面的にカソード電極11を見たときの給電位置が各カソード電極11で同一であり、かつ平面的にアノード電極12を見たときの接地位置が各アノード電極12で同一であることを意味している。
このようにすれば、同一電気系統で接続される複数の放電部13において、電源部Eからそれぞれのカソード電極11に対してより均等に電力を供給することができる。
すなわち、実施形態7も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
このようにすれば、同一電気系統で接続される複数の放電部13において、電源部Eからそれぞれのカソード電極11に対してより均等に電力を供給することができる。
すなわち、実施形態7も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
(実施形態8)
図6では上下並列タイプのエッチング用プラズマ処理装置を説明したが、これを概ね横倒しにした構造の左右並列タイプのエッチング用プラズマ処理装置としてもよい(図示省略)。実施形態8も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
図6では上下並列タイプのエッチング用プラズマ処理装置を説明したが、これを概ね横倒しにした構造の左右並列タイプのエッチング用プラズマ処理装置としてもよい(図示省略)。実施形態8も実施形態1と同様に、前記(1−2)、(2)、(3−2)、(4−2)、(5−2)および(6−2)のように構成されている。
(他の実施形態)
前記実施形態1〜8では、擬似電極に対向する(隣接する)放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合を例示したが、擬似電極に対向する放電部の第1電極と、全ての他の放電部の第1電極とが、異なる電源部に接続されていてもよい。
前記実施形態1〜8では、擬似電極に対向する(隣接する)放電部の第1電極と、1つ以上の他の放電部の第1電極とが、同一の電源部に接続された場合を例示したが、擬似電極に対向する放電部の第1電極と、全ての他の放電部の第1電極とが、異なる電源部に接続されていてもよい。
本発明のプラズマ処理装置は、例えば、太陽電池、TFT、感光体などの各種半導体素子の製造プロセスにおける成膜工程に使用されるCVD装置またはエッチング工程に使用されるRIE装置などに適用可能である。
1、11 第1電極(カソード電極)
1a、12a、14a ガス導入部
2、12 第2電極(アノード電極)
3、13 放電部
4、14 擬似電極
5 支持手段(支持片)
6 排気部
7、17 ヒータ
A 電極間距離
B 放電部間距離
C チャンバー
E 電源部
G1、G2 反応ガス
R 反応室
S1、S2 基板(被処理物)
1a、12a、14a ガス導入部
2、12 第2電極(アノード電極)
3、13 放電部
4、14 擬似電極
5 支持手段(支持片)
6 排気部
7、17 ヒータ
A 電極間距離
B 放電部間距離
C チャンバー
E 電源部
G1、G2 反応ガス
R 反応室
S1、S2 基板(被処理物)
Claims (12)
- 反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置。 - 反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、擬似電極とを備え、
複数の第1電極は電源部に接続され、複数の第2電極は接地され、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に擬似電極が配置され、かつ擬似電極が接地され、第1電極と第2電極と擬似電極は、それぞれの撓み量を揃えるような形状、大きさおよび材質で構成されているプラズマ処理装置。 - 擬似電極に対向する第1電極と、他の1つ以上の第1電極とが、同一の電源部に接続されている請求項1または2に記載のプラズマ処理装置。
- 擬似電極とこれに対向する第1電極との距離を、一の放電部の第2電極とこれに隣接する他の放電部の第1電極との間の放電部間距離に揃えるように、擬似電極が配置される請求項1〜3のいずれか1つに記載のプラズマ処理装置。
- 第2電極と、擬似電極とは、形状、大きさおよび材質のうち少なくとも一つが互いに同一である請求項1〜4のいずれか1つに記載のプラズマ処理装置。
- 第2電極と、擬似電極とは、同一箇所が接地されている請求項1〜5のいずれか1つに記載のプラズマ処理装置。
- 第1電極は、同一箇所が電源部と接続されている請求項1〜6のいずれか1つに記載のプラズマ処理装置。
- 第2電極と、擬似電極とは、ヒータを内蔵している請求項1〜9のいずれか1つに記載のプラズマ処理装置。
- 反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に配置された擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、基板上に半導体膜を成膜する際に、
1つ以上の第2電極に基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて基板上に成膜することからなる成膜方法。 - 第2電極および擬似電極を加熱する請求項9に記載の成膜方法。
- 反応室と、反応室内に対向状に配置されて反応ガス雰囲気下でプラズマ放電させる第1電極および第2電極の組からなる複数の放電部と、複数の第1電極のうちの並列方向外側の第1電極の外面側に対向状に配置された擬似電極とを備えるプラズマ処理装置であって、
複数の第1電極のうちの並列方向外側の第1電極の外面側に対向して第2電極の擬似電極が配置され、
複数の第1電極は電源部に接続され、複数の第2電極および擬似電極は接地されており、
第1電極、第2電極および擬似電極から構成される電極群の並列方向両端の電極のうち、一方は接地された第2電極であり、他方は接地された擬似電極であるプラズマ処理装置を用いて、半導体基板または基板上の半導体膜をエッチングする際に、
1つ以上の第1電極に半導体基板または半導体膜を有する基板を設置し、複数の第2電極および擬似電極を接地し、かつ複数の第1電極に電力を供給した状態で、反応ガスを用いてプラズマ放電させて半導体基板または基板上の半導体膜をエッチングすることからなるエッチング方法。 - 第1電極を加熱する請求項11に記載のエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010515848A JP5393667B2 (ja) | 2008-06-02 | 2009-05-28 | プラズマ処理装置、それを用いた成膜方法およびエッチング方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008144810 | 2008-06-02 | ||
JP2008144810 | 2008-06-02 | ||
JP2010515848A JP5393667B2 (ja) | 2008-06-02 | 2009-05-28 | プラズマ処理装置、それを用いた成膜方法およびエッチング方法 |
PCT/JP2009/059794 WO2009147993A1 (ja) | 2008-06-02 | 2009-05-28 | プラズマ処理装置、それを用いた成膜方法およびエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009147993A1 JPWO2009147993A1 (ja) | 2011-10-27 |
JP5393667B2 true JP5393667B2 (ja) | 2014-01-22 |
Family
ID=41398071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010515848A Expired - Fee Related JP5393667B2 (ja) | 2008-06-02 | 2009-05-28 | プラズマ処理装置、それを用いた成膜方法およびエッチング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20110312167A1 (ja) |
EP (1) | EP2299479A1 (ja) |
JP (1) | JP5393667B2 (ja) |
WO (1) | WO2009147993A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
HUE047152T2 (hu) * | 2017-02-28 | 2020-04-28 | Meyer Burger Germany Gmbh | Elektródegység belsõ villamos hálózattal nagyfrekvenciás feszültség hozzávezetésére és tartószerkezet plazmakezelõ berendezéshez |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313219A (ja) * | 1991-04-10 | 1992-11-05 | Nissin Electric Co Ltd | プラズマ処理装置 |
JP2006120926A (ja) * | 2004-10-22 | 2006-05-11 | Sharp Corp | プラズマ処理装置 |
JP2008261010A (ja) * | 2007-04-12 | 2008-10-30 | Ulvac Japan Ltd | 成膜装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4264393A (en) | 1977-10-31 | 1981-04-28 | Motorola, Inc. | Reactor apparatus for plasma etching or deposition |
JP3842159B2 (ja) * | 2002-03-26 | 2006-11-08 | 株式会社半導体エネルギー研究所 | ドーピング装置 |
US6849131B2 (en) * | 2002-10-05 | 2005-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Truncated dummy plate for process furnace |
JP2006196681A (ja) * | 2005-01-13 | 2006-07-27 | Sharp Corp | プラズマ処理装置および同装置により製造された半導体素子 |
JP4584722B2 (ja) * | 2005-01-13 | 2010-11-24 | シャープ株式会社 | プラズマ処理装置および同装置により製造された半導体素子 |
US20090183771A1 (en) * | 2006-06-23 | 2009-07-23 | Hitoshi Sannomiya | Plasma processing apparatus, plasma processing method and photoelectric conversion element |
US8395250B2 (en) * | 2007-09-04 | 2013-03-12 | Kabushiki Kaisha Sharp | Plasma processing apparatus with an exhaust port above the substrate |
JP4558067B2 (ja) * | 2008-05-21 | 2010-10-06 | シャープ株式会社 | プラズマ処理装置 |
-
2009
- 2009-05-28 WO PCT/JP2009/059794 patent/WO2009147993A1/ja active Application Filing
- 2009-05-28 US US12/995,579 patent/US20110312167A1/en not_active Abandoned
- 2009-05-28 JP JP2010515848A patent/JP5393667B2/ja not_active Expired - Fee Related
- 2009-05-28 EP EP09758260A patent/EP2299479A1/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04313219A (ja) * | 1991-04-10 | 1992-11-05 | Nissin Electric Co Ltd | プラズマ処理装置 |
JP2006120926A (ja) * | 2004-10-22 | 2006-05-11 | Sharp Corp | プラズマ処理装置 |
JP2008261010A (ja) * | 2007-04-12 | 2008-10-30 | Ulvac Japan Ltd | 成膜装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2299479A1 (en) | 2011-03-23 |
WO2009147993A1 (ja) | 2009-12-10 |
JPWO2009147993A1 (ja) | 2011-10-27 |
US20110312167A1 (en) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7927455B2 (en) | Plasma processing apparatus | |
JP4558067B2 (ja) | プラズマ処理装置 | |
TWI539868B (zh) | Plasma processing device | |
JP2006196677A (ja) | プラズマ処理装置および同装置により製造された半導体素子 | |
JP2006196681A (ja) | プラズマ処理装置および同装置により製造された半導体素子 | |
JP4707403B2 (ja) | パルス分割供給によるプラズマ処理方法及び装置並びにプラズマcvd方法 | |
JP3970815B2 (ja) | 半導体素子製造装置 | |
JP4728345B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JP4936297B2 (ja) | プラズマ処理装置およびプラズマ処理方法ならびに半導体素子 | |
JPWO2011104803A1 (ja) | プラズマ生成装置 | |
JP5393667B2 (ja) | プラズマ処理装置、それを用いた成膜方法およびエッチング方法 | |
JP4875527B2 (ja) | プラズマ発生装置およびこれを用いた薄膜形成装置 | |
JP4884793B2 (ja) | 薄膜製造装置及び太陽電池の製造方法 | |
JP4890313B2 (ja) | プラズマcvd装置 | |
JP2013131475A (ja) | プラズマ処理装置及び半導体装置 | |
JP3986483B2 (ja) | プラズマcvd装置用電極及びプラズマcvd装置 | |
JP4981387B2 (ja) | 薄膜製造装置及び太陽電池の製造方法 | |
JP2004149917A (ja) | 薄膜製造装置およびその装置を用いた薄膜製造方法 | |
JP2006086470A (ja) | プラズマ発生装置 | |
JP2010123628A (ja) | 真空処理装置 | |
JP2013143287A (ja) | プラズマ処理装置およびプラズマ処理方法 | |
JP2007184637A (ja) | 半導体素子製造装置および半導体素子製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |