JP5389590B2

JP5389590B2 - フィルタ

Info

Publication number: JP5389590B2
Application number: JP2009223281A
Authority: JP
Inventors: 匡郁岩城; 潤堤; 時弘西原; 政則上田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2014-01-15
Anticipated expiration: 2029-09-28
Also published as: JP2011071911A; WO2011036978A1

Description

本願の開示は、フィルタに関する。

近年、高周波通信用のシステムは高速・大容量の通信を行うことができるＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）やＯＦＤＭ（Orthogonal Frequency Division Multiplexing）と言った変復調方式に移行しつつある。これらの方式では、従来のＴＤＭＡ（Time Division Multiple Access）やＦＤＭ（Frequency-division multiplexing）などの方式よりピーク電力が大きく、送信信号の受信帯域や他の周波数帯域への漏れによる信号の干渉あるいは雑音の増加が懸念される。このため、これらシステムに用いられるフィルタやデュープレクサにおいては、高減衰、高アイソレーションな特性を実現する必要性が出てきている。

従来、フィルタあるいはデュープレクサにおいて、阻止帯域で高減衰、高アイソレーションを得る手法としては、例えば複数の共振器を梯子形に接続したラダー型フィルタの場合、特許文献１に開示されているように、並列腕の共振器にインダクタを直列に接続することが知られている。

特許第２８００９０５号公報

しかしながら、上記手法において得られる阻止帯域の減衰量は、結局のところフィルタを構成する共振器の容量によって制限され、さらなる高減衰及び高アイソレーションを実現するためには、特許文献１にも開示されているように、直列共振器の容量に対して並列共振器の容量を大きくするか、ラダー段数を増加させる必要がある。しかし、このとき同時にフィルタの挿入損失が大きくなるという課題がある。

本願に開示するフィルタは、任意の周波数帯域の信号を抽出するフィルタ部と、前記フィルタ部に接続され、前記フィルタ部の通過帯域より高い反共振周波数を持つ共振器と、前記共振器に並列接続されている位相変換器とを備え、前記位相変換器は、前記フィルタ部の通過帯域外の周波数帯において電気的に誘導性となり、かつ入力される信号を前記共振器の位相と１８０度異なる位相に変換するものである。

本願に開示によれば、高減衰、高アイソレーション化と同時に低損失を実現することができる。

ラダーフィルタの回路図Ａ〜Ｃは、ラダーフィルタにおける通過特性を示す特性図Ａ〜Ｃは、ラダーフィルタにおける通過特性を示す特性図実施の形態にかかるフィルタの回路図実施の形態にかかるフィルタ及び共振器の通過特性を示す特性図共振器の等価回路を示す回路図共振器の反射特性を示すスミスチャート実施例１にかかるフィルタの回路図圧電薄膜共振器の平面図図７ＡにおけるＺ−Ｚ部の断面図弾性波共振器の平面図図７ＣにおけるＺ−Ｚ部の断面図ラダー型フィルタの平面図ダブルモード型フィルタの平面図実施例１にかかるフィルタの通過特性を示す特性図実施例１にかかるフィルタの電流の位相及び位相差の特性を示す特性図実施例１にかかるフィルタの電流の大きさ及び位相差の特性を示す特性図実施例１にかかるフィルタの通過特性を示す特性図実施例２にかかるフィルタの回路図実施例２にかかるフィルタの通過特性を示す特性図実施例２にかかるフィルタの電流の位相及び位相差の特性を示す特性図実施例２にかかるフィルタの電流の大きさ及び位相差の特性を示す特性図実施例２にかかるフィルタの通過特性を示す特性図実施例３にかかるフィルタの回路図実施例３にかかるフィルタの通過特性を示す特性図実施例３にかかるフィルタの電流の位相及び位相差の特性を示す特性図実施例３にかかるフィルタの電流の大きさ及び位相差の特性を示す特性図実施例３にかかるフィルタの通過特性を示す特性図実施例３にかかるフィルタの反射特性を示すスミスチャート実施例４にかかるフィルタの回路図実施例４にかかるフィルタの通過特性を示す特性図実施例４にかかるフィルタの反射特性を示すスミスチャート実施例５にかかるデュープレクサの回路図実施例５にかかるデュープレクサの通過特性を示す特性図実施例５にかかるデュープレクサの通過特性を示す特性図実施例５にかかるデュープレクサのアイソレーション特性を示す特性図Ａ〜Ｄは、実施例６にかかるフィルタの具体構成を示す平面図及び断面図Ａ〜Ｄは、実施例７にかかるフィルタの具体構成を示す平面図及び断面図Ａ〜Ｅは、実施の形態にかかるフィルタの具体構成を示す平面図及び断面図Ａ〜Ｄは、実施例８にかかるデュープレクサの具体構成を示す平面図及び断面図通信モジュールのブロック図通信装置のブロック図

（実施の形態）
〔１．フィルタの構成〕
図１は、ラダー型フィルタの基本構成を示す回路図である。ラダー型フィルタは、ほぼ同じ共振周波数を持つ１つまたは複数の直列共振器Ｓ１〜Ｓ４と、直列共振器Ｓ１〜Ｓ４より低い共振周波数を有しそれぞれほぼ同じ共振周波数を持つ１つまたは複数の並列共振器Ｐ１〜Ｐ３とを備えている。直列共振器Ｓ１〜Ｓ４は、図２Ａに示す周波数−減衰特性を有する。並列共振器Ｐ１〜Ｐ３は、図２Ｂに示す周波数−減衰特性を有する。図２Ａに示す特性を有する直列共振器Ｓ１〜Ｓ４と図２Ｂに示す特性を有する並列共振器Ｐ１〜Ｐ３をラダー型に接続することで、図２Ｃに示すフィルタ特性を得ることができる。

図３は、図１に示すラダー型フィルタにおける並列腕にインダクタを接続した場合のラダー型フィルタの特性を示す図である。インダクタを接続することで、図３Ｃに示すように通過帯域外の減衰量が高くなる。なお、図３Ａは、並列腕にインダクタを接続したラダー型フィルタにおける、直列共振器の周波数−減衰特性である。図３Ｂは、並列腕にインダクタを接続したラダー型フィルタにおける、並列共振器の周波数−減衰特性である。しかし、減衰量の絶対値は、前述したように共振器の段数と、直列共振器と並列共振器との容量比とで決まり、これは挿入損失とトレードオフの関係にあり、挿入損失を維持したまま更なる減衰を得ることは難しい。

図４Ａは、本実施の形態にかかわるフィルタのブロック図である。図４Ａに示すフィルタは、共振器１、位相変換器２、フィルタ部３を備えている。共振器１は、圧電薄膜共振器または弾性波共振器で実現することができる。位相変換器２は、共振器１に並列接続され、迂回路を形成している。フィルタ部３は、前述したラダー型フィルタである。すなわち、本実施の形態のフィルタは、ラダー型フィルタの前段に共振器１及び位相変換器２を接続したものである。なお、共振器１及び位相変換器２は、フィルタ部３の前段に限らず、後段あるいは中段に接続してもよい。このようなフィルタ構成とすることで、入力端子４に入力される信号は、共振器１を通る経路Ａと、位相変換器２を通る経路Ｂに分岐される。位相変換器２は、入力される信号における任意の周波数帯域の位相を、１８０度遅らせるか進ませて出力する。したがって、フィルタ部３に入力される信号は、共振器１の出力信号と、１８０度移相された信号とが加算された信号となる。経路Ｂの信号は１８０度移相されているため、前記任意の周波数帯域の信号がキャンセルされている。

ただし、図４Ａに示すフィルタを成立させるためには、いくつかの要件が存在する。

第一に、共振器１は、図４Ｂに示すように反共振周波数が、接続するフィルタ部３の通過帯域より高くなるよう定めることが好ましい。こうすることで共振器１が、フィルタ部３の通過帯域を減衰してしまうことを避けることができる。

第二に、１８０°の位相反転を起こして信号をキャンセルさせるために、経路Ｂには少なくとも一つの直列接続のインダクタを含めることが好ましい。図５Ａは、圧電薄膜共振器または弾性波共振器の等価回路図である。図５Ｂは、図５Ａに示す共振器の反射特性を示すスミスチャートである。図５Ｂに示すように、圧電薄膜共振器または弾性波共振器は、共振点から反共振点にかけては誘導性となり、それ以外の領域、つまり接続するフィルタにとって良好な減衰量及びアイソレーションを得たい領域では容量性となる。経路Ａにおける共振器に含まれる容量は、電気的に位相を９０°遅らせるため、経路Ｂに電気的に位相を９０°進ませるインダクタを含めることで、経路Ａを通る信号と経路Ｂを通る信号の位相差が１８０°となる。

なお、上記では経路Ｂを共振器１に並列接続するフィルタを開示したが、例えば、経路Ｂをフィルタ部３の入出力間、あるいはフィルタ部３の入出力間の途中の任意の箇所に接続しても、経路Ｂに挟まれた回路が容量性にあるならば、同様にキャンセル効果を得ることができる。

以下、本発明の好ましい実施の形態について、図面を参照して具体的に説明する。

（実施例１）
図６は、本実施の形態にかかるフィルタの実施例１を示す。図６に示すフィルタは、フィルタ部３の前段に、共振器１と、それに並列に接続されている位相変換器２とを接続している。位相変換器２は、本実施例ではインダクタＬ１で実現している。

共振器１は、図７Ａ及び図７Ｂに示す圧電薄膜共振器（ＦＢＡＲ：Film Bulk Acoustic Resonator）、図７Ｃ及び図７Ｄに示す弾性波共振器、または他の共振器で実現することができる。なお、図７Ａは圧電薄膜共振器の平面図であり、図７Ｂは図７ＡにおけるＺ−Ｚ部の断面図である。図７Ａ及び図７Ｂにおいて、圧電薄膜共振器は、基板１０１と、上部電極１０２、下部電極１０３、圧電膜１０４を備えている。下部電極１０３の下方には、空隙１０５が形成されている。また、図７Ｃは弾性波共振器の平面図であり、図７Ｄは図７ＣにおけるＺ−Ｚ部の断面図である。図７Ｃ及び図７Ｄに示す弾性波共振器は、基板２０１、入力端子２０２、出力端子２０３、櫛形電極２０４、反射器２０５を備えている。

また、フィルタ部３は、図８Ａに示すラダー型フィルタ、図８Ｂに示すダブルモード型フィルタ、または他のフィルタで実現することができる。図８Ａに示すラダー型フィルタは、基板３０１上に、入力端子３０２、出力端子３０３、直列共振器Ｓ１１〜Ｓ１４、並列共振器Ｐ１１〜Ｐ１３を備えている。図８Ｂに示すダブルモード型フィルタは、基板４０１上に、入力端子４０２及び４０３、出力端子４０４、共振器ＲＥＳ１及びＲＥＳ２を備えている。

次に、位相変換器２の特性について説明する。

図９Ａは、経路Ａ、経路Ｂ、経路全体の周波数−減衰量の特性を示す。図９Ｂは、経路Ａ及び経路Ｂにおける電流の位相及び位相差の特性を示す。図９Ｃは、経路Ａ及び経路Ｂにおける電流の大きさ及び位相差の特性を示す。図９Ａ〜図９Ｃに示す特性を得るために用いた位相変換器２は、４．７ｎＨのインダクタＬ１である。この時、共振器１及び位相変換器２の後段に接続するフィルタ（図６に示すフィルタ部３）をＷ−ＣＤＭＡ＿ＢａｎｄＩ用の受信フィルタ（通過帯域２．１１〜２．１７ＧＨｚ）と想定し、共振器１はＳＡＷ共振器で反共振周波数を約２．２３ＧＨｚとした。図９Ａから分かるとおり、共振器１のみの特性を示す経路Ａの通過特性に比べ、経路Ｂを含む経路全体の通過特性では、１．９２〜１．９８ＧＨｚ帯に減衰極が形成される。このとき、経路Ａ及びＢを流れる電流の位相差は、図９Ｂ及び図９Ｃに示すようにほぼ１８０°になり、Ｗ−ＣＤＭＡ＿ＢａｎｄＩ用の受信フィルタの阻止帯域である１．９２〜１．９８ＧＨｚ帯で電流の大きさはほぼ等しくなっている。このことにより、経路全体でキャンセル効果を生み、所望の周波数帯で抑圧が得られる。

図１０は、共振器１及び位相変換器２（インダクタＬ１）が接続されたフィルタ部３と、共振器１及び位相変換器２が接続されていないフィルタ部３の通過特性を示す。図１０に示す通り、Ｗ−ＣＤＭＡ＿ＢａｎｄＩ用受信フィルタの阻止帯域である約１．９２〜１．９８ＧＨｚ帯での抑圧度は、フィルタ部３に共振器１及び位相変換器２を接続することにより、約−５０ｄＢから約−７０ｄＢへと大きく改善する。なお、位相変換器２に用いるインダクタの値を変更すれば、例えば、送信帯域以外の任意の周波数帯での抑圧を得ることができる。

（実施例２）
図１１は、実施例２にかかるフィルタの回路図である。図１１に示すフィルタは、フィルタ部３の前段に、共振器１と、それに並列に接続された位相変換器１２とが接続されている。位相変換器１２は、直列接続されたインダクタＬ２およびキャパシタＣ２を備えている。共振器１は、図７Ａ及び図７Ｂに示す圧電薄膜共振器（ＦＢＡＲ）、図７Ｃ及び図７Ｄに示す弾性波共振器、または他の共振器で実現することができる。

図１２Ａは、実施例２におけるフィルタ（図１１に示すフィルタ）と実施例１のフィルタ（図６に示すフィルタ）の通過特性を示す。このとき、フィルタ部３は、Ｗ−ＣＤＭＡ＿ＢａｎｄＩ用の受信フィルタ（通過帯域２．１１〜２．１７ＧＨｚ）を想定している。共振器１は、ＳＡＷ共振器で、反共振周波数を約２．２３ＧＨｚとした。また、位相変換器１２に含まれるインダクタＬ２は１１ｎＨのインダクタンスを持ち、キャパシタＣ２は１．１ｐＦの容量を持つ素子とした。図１２Ａから分かるとおり、実施例２にかかるフィルタでは実施例１のフィルタに比べ、２．４ＧＨｚ帯の減衰が優れている。これは、図１２Ｃに示すように、実施例２のフィルタは、１．９５ＧＨｚ帯で経路Ａ及びＢを流れる電流の大きさが等しくなっているとともに、２．４ＧＨｚ帯でも経路Ａ及びＢを流れる電流の大きさが等しくなっているからである。実施例１のフィルタは、１．９５ＧＨｚ帯で経路Ａ及びＢを流れる電流の大きさが等しくなっているが、２．４ＧＨｚ帯では経路Ａ及びＢを流れる電流の大きさは異なっている。

図１３は、共振器１及び位相変換器１２（インダクタＬ２、キャパシタＣ２）が接続されたフィルタ部３と、共振器１及び位相変換器１２が接続されていないフィルタ部３の通過特性を示す。図１３に示すように、実施例２のフィルタは、Ｗ−ＣＤＭＡ＿ＢａｎｄＩ用受信フィルタの阻止帯域である約１．９２〜１．９８ＧＨｚ帯での抑圧度は約−７０ｄＢであり、共振器１及び位相変換器１２が接続されていないフィルタの抑圧度（約−５０ｄＢ）から大きく改善している。また、例えばＩＥＥＥ８０２．１１規格に準拠したワイヤレスＬＡＮや、Ｂｌｕｅｔｏｏｔｈ（登録商標）の周波数帯である２．４ＧＨｚ帯の抑圧度は、約−５０ｄＢであり、共振器１及び位相変換器１２が接続されていないフィルタの抑圧度（約−４０ｄＢ）に対して向上している。

（実施例３）
図１４は、実施例３にかかるフィルタの回路図である。図１４に示すフィルタは、フィルタ部３の前段に、共振器１と、それに並列接続された位相変換器２２が接続されている。位相変換器２２は、直列接続されたインダクタＬ３と、インダクタＬ３に並列接続された二つのキャパシタＣ３及びＣ４を備えている。共振器１は、図７Ａ及び図７Ｂに示す圧電薄膜共振器（ＦＢＡＲ）、図７Ｃ及び図７Ｄに示す弾性波共振器、または他の共振器で実現することができる。

図１５Ａは、実施例３におけるフィルタ（図１４に示すフィルタ）と実施例１のフィルタ（図６に示すフィルタ）の通過特性を示す。このとき、フィルタ部３は、Ｗ−ＣＤＭＡ＿ＢａｎｄＩ用の受信フィルタ（通過帯域２．１１〜２．１７ＧＨｚ）を想定している。共振器１は、反共振周波数が約２．２３ＧＨｚのＳＡＷ共振器とした。位相変換器２２に含まれるインダクタＬ３は４．７ｎＨのインダクタンスを持ち、キャパシタＣ３及びＣ４はそれぞれ０．７ｐＦの容量を持つ素子とした。図１６は、共振器１及び位相変換器２２（インダクタＬ３、キャパシタＣ３、Ｃ４）が接続されたフィルタ部３と、共振器１及び位相変換器２２が接続されていないフィルタ部３の通過特性を示す。

図１５Ａ〜図１５Ｃ、および図１６から分かるとおり、実施例３のフィルタの通過特性は、実施例１のフィルタの通過特性とほぼ変わらない。しかし、図１７のスミスチャートに示すように、実施例１及び２のフィルタに比べ、これを受信フィルタの送信帯域インピーダンスが無限大（∞）に近く位置している。これは、実施例３のフィルタをデュープレクサに用いた場合、送信フィルタから受信フィルタへの漏れ信号が減少することを示している。実施例３のフィルタをデュープレクサに適用した場合、実施例１に示すフィルタをデュープレクサに適用した場合より、送信フィルタを低損失化できる。なお、図１７は、図１４に示す入力端子４における反射特性である。図１７において、Ｐ１とＰ２との間が、実施例３のフィルタにおける送信帯域インピーダンスである。Ｐ３とＰ４との間が、共振器１及び位相変換器２２を備えていないフィルタにおける送信帯域インピーダンスである。図１７のＰ２に示すように、実施例３のフィルタにおける送信帯域インピーダンスがより無限大（∞）に近く位置している。

（実施例４）
図１８Ａは、実施例４にかかるフィルタの回路図である。実施例４にかかるフィルタは、フィルタ部３の前段に、共振器１と、それに並列接続された位相変換器３２とが接続されている。位相変換器３２は、直列接続されたキャパシタＣ５及びＣ６とインダクタＬ４、およびインダクタＬ４の前後に並列接続されたキャパシタＣ７及びＣ８を備えている。共振器１は、図７Ａ及び図７Ｂに示す圧電薄膜共振器（ＦＢＡＲ）、図７Ｃ及び図７Ｄに示す弾性波共振器、または他の共振器で実現することができる。図１８Ｂは、共振器１及び位相変換器３２（インダクタＬ４、キャパシタＣ５〜Ｃ８）が接続されたフィルタ部３と、共振器１及び位相変換器３２が接続されていないフィルタ部３の通過特性を示す。図１８Ｃは、位相変換器が接続されたフィルタと位相変換器が接続されていないフィルタの反射特性を示すスミスチャートである。図１８Ｃにおいて、破線で示す特性は位相変換器３２が接続されたフィルタ（実施例４）の反射特性であり、実線で示す特性は位相変換器３２が接続されていないフィルタの反射特性である。

実施例４のフィルタによれば、図１８Ｃから分かるように、位相変換器３２が接続されていないフィルタの反射特性と、位相変換器３２が接続されているフィルタの反射特性とが、ほぼ同一である。他の迂回路構成を用いたフィルタより迂回路を設けたことによる通過帯域への影響を低減できる。

また、デュープレクサに用いた場合、相手側フィルタ（受信フィルタから見た送信フィルタ、送信フィルタから見た受信フィルタ）の通過帯域への影響も低減できる。すなわち、アイソレーションを向上することができる。

（実施例５）
図１９は、実施例５にかかるデュープレクサの回路図である。図１９に示すデュープレクサは、共振器３１、位相変換器３２、アンテナ３３、送信フィルタ部３４、受信フィルタ部３５、送信端子３６、受信端子３７を備えている。共振器３１は、図７Ａ及び図７Ｂに示す圧電薄膜共振器（ＦＢＡＲ）、図７Ｃ及び図７Ｄに示す弾性波共振器、または他の共振器で実現することができる。位相変換器３２は、実施例４にかかる位相変換器３２と同様の構成であり、直列接続されたキャパシタＣ５及びＣ６とインダクタＬ４と、インダクタＬ４の前後に並列接続されたキャパシタＣ７及びＣ８を備えている。

アンテナ３３を介して入力される受信信号は、共振器３１及び位相変換器３２を介して受信フィルタ部３５へ入力される。受信フィルタ部３５は、入力される受信信号から任意の周波通帯域の信号を抽出し、受信端子３７に出力する。一方、送信端子３６を介して送信フィルタ部３４に入力された送信信号は、送信フィルタ部３４で任意の周波数帯域の信号を抽出し、アンテナ３３から出力する。

図２０Ａは、実施例５にかかるデュープレクサと、共振器１及び位相変換器３２を備えていないデュープレクサの通過特性を示す。図２０Ｂは、図２０ＡにおけるＭ部の拡大図である。図２０Ｃは、実施例５にかかるデュープレクサのアイソレーション特性を示す。

実施例５にかかるデュープレクサによれば、図２０Ａ〜図２０Ｃに示すように、共振器１及び位相変換器３２を備えていないデュープレクサに比べ、送信フィルタ、受信フィルタともに挿入損失は同等ながら、受信フィルタの送信帯域における抑圧度およびアイソレーションをそれぞれ１０ｄＢ程度改善できる。

（実施例６）
図２１Ａ〜図２１Ｄは、本実施の形態のフィルタを具体構成を示す図である。実施例６にかかるフィルタは、複数のセラミックス基板４１ａ〜４１ｄが積層されている。図２１Ａは、セラミックス基板４１ｄの平面図である。図２１Ｂは、セラミックス基板４１ｂの平面図である。図２１Ｃは、セラミックス基板４１ａの平面図である。図２１Ｄは、フィルタの断面図である。図２１Ｄに示すように、実施例６にかかるフィルタは、複数のセラミックス基板４１ａ〜４１ｄ、フィルタ素子４２、蓋体４３を備えている。

図２１Ａに示すように、フィルタ素子４２は、信号端子４２ａ〜４２ｈ、ダブルモード型の共振器４２ｍ、共振器４２ｎを備えている。信号端子４２ａは、図２１Ｂにおける信号端子１４１ａに接続されている。信号端子４２ｂは、図２１Ｂにおける信号端子１４１ｂに接続されている。信号端子４２ｃは、図２１Ｂにおける信号端子１４１ｃに接続されている。信号端子４２ｄは、図２１Ｂにおける信号端子１４１ｄに接続されている。図２１Ｂに示すように、信号端子１４１ａは、信号線パターンを介して信号端子１４２ｂに接続されている。信号端子１４１ｂは、信号線パターンを介して信号端子１４２ｃに接続されている。信号端子１４１ｃは、信号線パターンを介して信号端子１４２ｄに接続されている。信号端子１４１ｄは、信号線パターンを介して信号端子１４２ａに接続されている。信号端子１４２ｄは、図２１Ａに示す信号端子１４２ｅに接続されている。信号端子１４２ｅは、信号線パターンを介して信号端子４２ｇに接続されている。図２１Ａにおける信号端子１４２ｆは、図２１Ｂに示す信号端子１４２ｈを介して、図２１Ｃに示すパッド１４３ｃに接続されている。信号端子１４２ｇは、図２１Ｂに示す信号端子１４２ｉを介して、図２１Ｃに示すパッド１４３ａに接続されている。信号端子１４２ｅは、図２１Ｃに示すパッド１４３ｂに接続されている。図２１Ｂに示す信号端子１４２ａは、図２１Ｃに示すパッド１４３ｆに接続されている。信号端子１４２ｂは、図２１Ｃに示すパッド１４３ｅに接続されている。信号端子１４２ｃは、図２１Ｃに示すパッド１４３ｄに接続されている。なお、図２１Ｃにおけるパッド１４３ｇ及び１４３ｈは、ダミーパッドである。

したがって、図２１Ｂにおける信号端子１４１ｃと信号端子１４２ｄとを接続している信号線パターンは、共振器４２ｎに並列接続された前述の位相変換器２等に相当する。また、共振器４２ｎは、前述の共振器１に相当する。

（実施例７）
図２２Ａ〜図２２Ｄは、本実施の形態のフィルタを具体構成を示す図である。実施例７にかかるフィルタは、複数のセラミックス基板４４ａ〜４４ｄが積層されている。図２２Ａは、セラミックス基板４４ｄの平面図である。図２２Ｂは、セラミックス基板４４ｂの平面図である。図２２Ｃは、セラミックス基板４４ａの平面図である。図２２Ｄは、フィルタの断面図である。図２２Ｄに示すように、実施例７にかかるフィルタは、複数のセラミックス基板４４ａ〜４４ｄ、フィルタ素子４５、蓋体４６を備えている。

図２２Ａに示すように、フィルタ素子４５は、信号端子４５ａ〜４５ｈ、ダブルモード型の共振器４５ｍ、共振器４５ｎを備えている。信号端子４５ａは、図２２Ｂにおける信号端子１４４ａに接続されている。信号端子４５ｂは、図２２Ｂにおける信号端子１４４ｂに接続されている。信号端子４５ｃは、図２２Ｂにおける信号端子１４４ｃに接続されている。信号端子４５ｄは、図２２Ｂにおける信号端子１４４ｄに接続されている。図２２Ｂに示すように、信号端子１４４ａは、信号線パターンを介して信号端子１４５ｂに接続されている。信号端子１４４ｂは、信号線パターンを介して信号端子１４５ｃに接続されている。信号端子１４４ｃは、信号線パターンを介して信号端子１４５ｊに接続されている。信号端子１４４ｄは、信号線パターンを介して信号端子１４５ａに接続されている。図２２Ａにおける信号端子１４５ｅは、信号線パターンを介して信号端子４５ｇに接続されている。図２２Ａにおける信号端子１４５ｆは、図２２Ｂに示す信号端子１４５ｈを介して、図２２Ｃに示すパッド１４６ｃに接続されている。信号端子１４５ｇは、図２２Ｂに示す信号端子１４５ｉを介して、図２２Ｃに示すパッド１４６ａに接続されている。信号端子１４５ｅは、図２２Ｂに示す信号端子１４５ｄを介して、図２２Ｃに示すパッド１４６ｂに接続されている。図２２Ｂに示す信号端子１４５ａは、図２２Ｃに示すパッド１４６ｆに接続されている。信号端子１４５ｂは、図２２Ｃに示すパッド１４６ｅに接続されている。信号端子１４５ｃは、図２２Ｃに示すパッド１４６ｄに接続されている。信号端子１４５ｊは、図２２Ｃに示すパッド１４６ｈに接続されている。なお、図２２Ｃにおけるパッド１４６ｇは、ダミーパッドである。

実施例７のフィルタは、フィルタ素子４５内に、前述の共振器１に相当する共振器４５ｎを備えている。また、前述の位相変換器２等に相当する構成は、フィルタ素子４５内には備えておらず、フィルタ素子４５の外部に設けられたインダクタ等の位相変換器（不図示）に、パッド１４６ｈを介して接続される。

インダクタは、図２３Ａに示すように、フィルタ素子４５が実装された基板４７上に実装されたチップインダクタ４８で実現することができる。チップインダクタ４８は、フィルタ４５内の共振器４５ｎに並列に接続されている。これにより、図６に示す位相変換器２を備えたフィルタを実現することができる。

また、インダクタは、図２３Ｂに示すように、集中定数のインダクタ４９で実現することができる。集中定数のインダクタ４９は、フィルタ素子４５内の共振器４５ｎに並列に接続されている。インダクタ４９は、図６におけるインダクタＬ１に相当する。これにより、図６に示す位相変換器２を備えたフィルタを実現することができる。また、集中定数のインダクタ４９は、基板４７中に設けることもできる。

また、図２３Ｃに示すように，直列接続されたチップインダクタ５０とチップキャパシタ５１とを、フィルタ素子４５に接続する構成とすることができる。チップインダクタ５０とチップキャパシタ５１は、フィルタ素子４５における共振器４５ｎに並列に接続されている。チップインダクタ５０は、図１１におけるインダクタＬ２に相当し、チップキャパシタ５１は、図１１におけるキャパシタＣ２に相当する。これにより、図１１に示す位相変換器１２を備えたフィルタを実現することができる。

また、図２３Ｄに示すように、フィルタ素子４５内の共振器４５ｎに対して並列にチップインダクタ５２を接続し、チップインダクタ５２に対して並列にチップキャパシタ５３を接続する構成とすることができる。これにより、位相変換器を備えたフィルタを実現することができる。

また、図２３Ｅに示すように、フィルタ素子４５内の共振器４５ｎに対して並列にチップインダクタ５４を接続し、チップインダクタ５４に対して並列にチップキャパシタ５５及び５６を接続する構成とすることができる。チップインダクタ５４は、図１４におけるインダクタＬ３に相当し、チップキャパシタ５５は、図１４におけるキャパシタＣ３に相当し、チップキャパシタ５６は、図１４におけるキャパシタＣ４に相当する。これにより、図１４に示す位相変換器２２を備えたフィルタを実現することができる。

（実施例８）
図２４Ａ〜図２４Ｄは、実施例８にかかるデュープレクサの構成を示す。実施例８にかかるデュープレクサは、積層された複数のセラミックス基板に、受信フィルタと送信フィルタとを備えている。図２４Ａは、セラミックス基板５０１ｄの平面図である。図２４Ｂは、セラミックス基板５０１ｂの平面図である。図２４Ｃは、セラミックス基板５０１ａの平面図である。図２４Ｄは、デュープレクサの断面図である。実施例８のデュープレクサは、図２４Ｄに示すように、積層されたセラミックス基板５０１のうちセラミックス基板５０１ｂの上に受信フィルタ素子５０２と送信フィルタ素子５０３とを実装し、蓋体５０４で封止したものである。

図２４Ａに示すように、受信フィルタ５０２は、ダブルモード型フィルタである。ダブルモード型フィルタの詳しい構成は、前述したのでここでの説明は省略する。受信フィルタ５０２は、本実施の形態にかかるフィルタ構造を有しており、ダブルモード型の共振器５０２ａと、共振器５０２ａに直列接続された共振器５０２ｂとを備えている。図２４Ｂに示すように、セラミックス基板５０１ｂは、共振器５０２ｂ（図２４Ａ参照）に並列に接続された信号パターン５０５を備えている。信号パターン５０５は、本実施の形態における位相変換器２等のインダクタとして機能する。

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

〔２．通信モジュールの構成〕
図２５は、本実施の形態にかかわるフィルタまたはデュープレクサを備えた通信モジュールの一例を示す。図２５に示すように、デュープレクサ６２は、受信フィルタ６２ａと送信フィルタ６２ｂとを備えている。また、受信フィルタ６２ａには、例えばバランス出力に対応した受信端子６３ａ及び６３ｂが接続されている。また、送信フィルタ６２ｂは、パワーアンプ６４を介して送信端子６５に接続している。ここで、受信フィルタ６２ａは、本実施の形態にかかるフィルタを備えている。

受信動作を行う際、受信フィルタ６２ａは、アンテナ端子６１を介して入力される受信信号のうち、所定の周波数帯域の信号のみを通過させ、受信端子６３ａ及び６３ｂから外部へ出力する。また、送信動作を行う際、送信フィルタ６２ｂは、送信端子６５から入力されてパワーアンプ６４で増幅された送信信号のうち、所定の周波数帯域の信号のみを通過させ、アンテナ端子６１から外部へ出力する。

本実施の形態にかかるフィルタを通信モジュールに備えることで、高減衰、高アイソレーション化と同時に低損失化が可能な通信モジュールを実現することができる。

なお、図２５に示す通信モジュールの構成は一例であり、他の形態の通信モジュールに本実施の形態にかかるフィルタを搭載しても、同様の効果が得られる。

〔３．通信装置の構成〕
図２６は、本実施の形態にかかわるフィルタ、デュープレクサ、または前述の通信モジュールを備えた通信装置の一例として、携帯電話端末のＲＦブロックを示す。また、図２６に示す通信装置は、ＧＳＭ（Global System for Mobile Communications）通信方式及びＷ−ＣＤＭＡ（Wideband Code Division Multiple Access）通信方式に対応した携帯電話端末の構成を示す。また、本実施の形態におけるＧＳＭ通信方式は、８５０ＭＨｚ帯、９５０ＭＨｚ帯、１．８ＧＨｚ帯、１．９ＧＨｚ帯に対応している。また、携帯電話端末は、図２６に示す構成以外にマイクロホン、スピーカー、液晶ディスプレイなどを備えているが、本実施の形態における説明では不要であるため図示を省略した。ここで、受信フィルタ７３ａ、７７〜８０は、本実施の形態にかかるフィルタを備えている。

まず、アンテナ７１を介して入力される受信信号は、その通信方式がＷ−ＣＤＭＡかＧＳＭかによってアンテナスイッチ回路７２で、動作の対象とするＬＳＩを選択する。入力される受信信号がＷ−ＣＤＭＡ通信方式に対応している場合は、受信信号をデュープレクサ７３に出力するように切り換える。デュープレクサ７３に入力される受信信号は、受信フィルタ７３ａで所定の周波数帯域に制限されて、バランス型の受信信号がＬＮＡ７４に出力される。ＬＮＡ７４は、入力される受信信号を増幅し、ＬＳＩ７６に出力する。ＬＳＩ７６では、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。

一方、信号を送信する場合は、ＬＳＩ７６は送信信号を生成する。生成された送信信号は、パワーアンプ７５で増幅されて送信フィルタ７３ｂに入力される。送信フィルタ７３ｂは、入力される送信信号のうち所定の周波数帯域の信号のみを通過させる。送信フィルタ７３ｂから出力される送信信号は、アンテナスイッチ回路７２を介してアンテナ７１から外部に出力される。

また、入力される受信信号がＧＳＭ通信方式に対応した信号である場合は、アンテナスイッチ回路７２は、周波数帯域に応じて受信フィルタ７７〜８０のうちいずれか一つを選択し、受信信号を出力する。受信フィルタ７７〜８０のうちいずれか一つで帯域制限された受信信号は、ＬＳＩ８３に入力される。ＬＳＩ８３は、入力される受信信号に基づいて音声信号への復調処理を行ったり、携帯電話端末内の各部を動作制御したりする。一方、信号を送信する場合は、ＬＳＩ８３は送信信号を生成する。生成された送信信号は、パワーアンプ８１または８２で増幅されて、アンテナスイッチ回路７２を介してアンテナ７１から外部に出力される。

本実施の形態にかかるフィルタ、高減衰、高アイソレーション化と同時に低損失化が可能な通信装置を実現することができる。

〔４．実施の形態の効果、他〕
本実施の形態によれば、．高減衰、高アイソレーション化と同時に低損失化が可能なフィルタ、デュープレクサ、通信モジュール、通信装置を実現することができる。

また、位相変換器２は、フィルタおよびデュープレクサの通過帯域外のいずれか所望の周波数帯において、電気的に誘導性となり、かつ共振器１の位相と概ね１８０°異なる位相を有することにより、任意の周波数帯で減衰特性、アイソレーション特性を向上した低損失フィルタ、およびデュープレクサを実現できる。

また、位相変換器２は、少なくとも一つのインダクタＬ１を備えたことにより、最小限の素子の追加で任意の周波数帯で減衰特性、アイソレーション特性を向上した低損失フィルタ、およびデュープレクサを実現できる。

また、位相変換器１２は、少なくとも一つのインダクタＬ２とキャパシタＣ２とを備え、インダクタＬ２とキャパシタＣ２は互いに直列に接続したことにより、フィルタ部３の通過帯域の高周波側及び低周波側の２カ所での減衰特性、アイソレーション特性をある程度コントロールした低損失フィルタ、およびデュープレクサを実現できる。

また、位相変換器は、少なくとも一つのインダクタとキャパシタとを備え、インダクタＬ３は共振器１に並列に接続され、キャパシタはインダクタに並列に接続したことにより、当該フィルタをデュープレクサに用いる場合、相手帯域のインピーダンスをより高い状態に位置せしめることができる。

また、位相変換器２２は、少なくとも一つのインダクタＬ３と二つのキャパシタＣ３及びＣ４とを備え、インダクタＬ３は共振器１に並列に接続され、キャパシタＣ３及びＣ４はインダクタＬ３の入力側と出力側とにそれぞれ並列に接続したことにより、当該フィルタをデュープレクサに用いる場合、相手帯域のインピーダンスをより高い状態に位置せしめることができる。

また、インダクタＬ１〜Ｌ３がセラミックス基板あるいはプリント基板の導体線路によって形成したことにより、小型なフィルタあるいはデュープレクサを実現することができる。

また、インダクタＬ１〜Ｌ３は、チップインダクタ、あるいは集中定数のコイルで形成したことにより、インダクタのＱ値が高いため高抑圧な帯域阻止特性を実現することができる。

本実施の形態に関して、以下の付記を開示する。

（付記１）
受信フィルタと送信フィルタとを備えたデュープレクサであって、
前記受信フィルタは、
任意の周波数帯域の信号を抽出するフィルタ部と、
前記フィルタ部に接続され、前記フィルタ部の通過帯域より高い反共振周波数を持つ共振器と、
前記共振器に並列接続されている位相変換器とを備え、
前記位相変換器は、前記フィルタ部の通過帯域外の周波数帯において電気的に誘導性となり、かつ入力される信号を前記共振器の位相と１８０度異なる位相に変換する、デュープレクサ。

（付記２）
任意の周波数帯域の信号を抽出するフィルタ部と、
前記フィルタ部に接続され、前記フィルタ部の通過帯域より高い反共振周波数を持つ共振器と、
前記共振器に並列接続されている位相変換器とを備え、
前記位相変換器は、前記フィルタ部の通過帯域外の周波数帯において電気的に誘導性となり、かつ入力される信号を前記共振器の位相と１８０度異なる位相に変換する、通信モジュール。

（付記３）
任意の周波数帯域の信号を抽出するフィルタ部と、
前記フィルタ部に接続され、前記フィルタ部の通過帯域より高い反共振周波数を持つ共振器と、
前記共振器に並列接続されている位相変換器とを備え、
前記位相変換器は、前記フィルタ部の通過帯域外の周波数帯において電気的に誘導性となり、かつ入力される信号を前記共振器の位相と１８０度異なる位相に変換する、通信装置。

本願に開示は、フィルタ、デュープレクサ、通信モジュール、通信装置に有用である。

１共振器
２位相変換器
３フィルタ部

Claims

任意の周波数帯域の信号を抽出するフィルタ部と、
前記フィルタ部に接続され、前記フィルタ部の通過帯域より高い反共振周波数を持つ共振器と、
前記共振器に並列接続されている位相変換器とを備え、
前記位相変換器は、前記フィルタ部の通過帯域外の周波数帯において電気的に誘導性となり、かつ入力される信号を前記共振器の位相と１８０度異なる位相に変換するとともに、
前記位相変換器は、少なくとも一つのインダクタと二つのキャパシタとを備え、前記インダクタは前記共振器に並列に接続され、前記キャパシタは前記インダクタの入力側と出力側にそれぞれ並列に接続されている、フィルタ。
前記位相変換器は、前記インダクタと別のキャパシタとを備え、前記インダクタと前記別のキャパシタとは互いに直列に接続されている、請求項１記載のフィルタ。