KR100799438B1

KR100799438B1 - 분파기 및 래더형 필터

Info

Publication number: KR100799438B1
Application number: KR1020060074895A
Authority: KR
Inventors: 도끼히로 니시하라; 쇼고 이노우에; 다까시 마쯔다; 마사노리 우에다; 마사후미 이와끼; 신지 다니구찌; 고 엔도
Original assignee: 후지쓰 메디아 데바이스 가부시키가이샤; 후지쯔 가부시끼가이샤
Priority date: 2005-08-08
Filing date: 2006-08-08
Publication date: 2008-01-30
Also published as: KR20070017926A

Abstract

본 발명은 저손실화, 고감쇠량화 및 소형화가 가능한 분파기 및 래더형 필터를 제공하는 것을 목적으로 한다. 본 발명은 안테나 단자(Ant)와, 안테나 단자와 접속된 제1 필터(10) 및 제2 필터(20)를 갖고, 제1 필터(10) 및 제2 필터(20) 중의 적어도 한쪽은 병렬 공진기와 복수의 직렬 공진기를 갖고, 복수의 직렬 공진기 중 일부의 직렬 공진기(S1)에는 인덕터(L1)가 병렬로 접속되고, 가장 안테나 단자측의 직렬 공진기(S1)는 인덕터(L1)가 병렬로 접속된 래더형 필터인 것을 특징으로 하는 분파기 및 래더형 필터이다.

분파기, 래더형 필터, 직렬 공진기, 인덕터, 휴대 전화 단말

Description

분파기 및 래더형 필터{DUPLEXER AND LADDER TYPE FILTER}

도 1의 (a)는 FBAR의 단면도이고, 도 1의 (b)는 다른 FBAR의 단면도.

도 2는 SAW 공진기의 상면도.

도 3은 래더형 필터의 회로 구성도.

도 4의 (a)는 직렬 공진기의 구성도이고, 도 4의 (b)는 병렬 공진기의 구성도이고, 도 4의 (c)는 직렬 공진기 및 병렬 공진기의 통과 특성을 도시한 도면.

도 5의 (a)는 1단 래더형 필터의 구성도이고, 도 5의 (b)는 1단 래더형 필터의 통과 특성을 도시한 도면.

도 6의 (a)는 제1 종래 기술에 따른 래더형 필터의 회로 구성도이고, 도 6의 (b)는 제2 종래 기술에 따른 래더형 필터의 회로 구성도.

도 7은 제3 종래 기술에 따른 분파기의 회로 구성도.

도 8의 (a)는 제1 실시예에 따른 분파기의 회로 구성도이고, 도 8의 (b)는 제1 비교예에 따른 분파기의 회로 구성도.

도 9는 제1 실시예에 따른 분파기의 송신용 필터의 회로 구성도.

도 10의 (a)는 제1 실시예에 따른 분파기의 송신용 필터의 안테나 단자측의 반사 계수(S11), 도 10의 (b)는 송신 단자측의 반사 계수(S22)를 도시한 스미스차트.

도 11의 (a)는 제1 실시예에 따른 분파기의 송신용 필터의 송신 대역의 통과 특성이고, 도 11의 (b)는 수신용 필터의 수신 대역의 통과 특성.

도 12는 직렬 공진기와 병렬 공진기를 1개씩 배치한 래더형 필터의 기본 구간의 회로 구성도.

도 13의 (a)는 미러 접속한 래더형 필터(F1)의 회로 구성도이고, 도 13의 (b)는 필터(F1)의 공진기를 통합한 래더형 필터(F2)의 회로 구성도.

도 14의 (a)는 Ct1/Ct2에 대하여 송신용 필터의 수신 대역단에서의 반사 계수를 도시한 도면이고, 도 14의 (b)는 Ct1/Ct2에 대하여 수신용 필터의 수신 대역단에서의 삽입 손실을 도시한 도면이고, 도 14의 (c)는 Ct1/Ct2에 대하여 송신용 필터의 수신 대역단에서의 감쇠량을 도시한 도면.

도 15의 (a)는 Ct1/Ct2에 대하여 송신용 필터의 송신 대역단에서의 삽입 손실을 도시한 도면이고, 도 15의 (b)는 Ct1/Ct2에 대하여 송신용 필터의 송신 대역단에서의 반사 계수를 도시한 도면.

도 16의 (a)는 Cr1/Cr2에 대하여 수신용 필터의 송신 대역단에서의 반사 계수를 도시한 도면이고, 도 16의 (b)는 Cr1/Cr2에 대하여 송신용 필터의 송신 대역단에서의 삽입 손실을 도시한 도면이고, 도 16의 (c)는 Cr1/Cr2에 대하여 수신용 필터의 송신 대역단에서의 감쇠량을 도시한 도면.

도 17의 (a)는 Cr1/Cr2에 대하여 수신용 필터의 수신 대역단에서의 삽입 손실을 도시한 도면이고, 도 17의 (b)는 Cr1/Cr2에 대하여 수신용 필터의 수신 대역단에서의 반사 계수를 도시한 도면.

도 18의 (a)는 제3 실시예에 따른 분파기의 회로 구성을 도시한 도면이고, 도 18의 (b)는 제3 실시예의 변형예에 따른 분파기의 회로 구성을 도시한 도면.

도 19는 제4 실시예에 따른 분파기의 회로 구성을 도시한 도면.

도 20은 제4 실시예 및 제2 비교예에 따른 분파기의 수신용 필터의 주파수에 대한 감쇠량을 도시한 도면.

도 21의 (a) 및 도 21의 (b)는 회로(A) 및 회로(B)의 회로 구성도, 도 21의 (c)는 각각 회로(A) 및 (B)의 통과 특성을 도시한 도면.

도 22의 (a) 내지 도 22의 (c)는 각각 필터(A) 내지 필터(C)의 회로 구성도.

도 23은 필터(A) 내지 필터(C)의 통과 특성을 도시한 도면.

도 24의 (a) 및 도 24의 (b)는 회로(C) 및 회로(D)의 회로 구성도, 도 24의 (c)는 각각 회로(C) 및 (D)의 통과 특성을 도시한 도면.

도 25의 (a) 내지 도 25의 (c)는 각각 필터(D) 내지 필터(F)의 회로 구성도.

도 26은 필터(D) 내지 필터(F)의 통과 특성을 도시한 도면.

도 27은 필터(G)의 회로 구성도.

도 28의 (a) 및 도 28의 (b)는 각각 필터(H) 및 필터(I)의 회로 구성도.

도 29는 필터(H) 및 필터(I)의 통과 특성을 도시한 도면.

도 30은 제7 실시예에 따른 필터의 회로 구성도.

도 31의 (a) 내지 도 31의 (d)는 제8 실시예에 따른 필터의 회로 구성도.

도 32는 제9 실시예에 따른 필터에 사용하는 IPD 칩의 평면도.

도 33은 제9 실시예에 다른 필터에 사용하는 필터 칩의 평면도.

도 34의 (a)는 제9 실시예에 따른 필터의 상면도, 도 34의 (b)는 도 34의 (a)의 A-A 단면도.

도 35의 (a)는 탄성 경계파 소자의 평면도, 도 35의 (b)는 도 35의 (a)의 A-A 단면도.

도 36은 제10 실시예에 따른 분파기의 회로 구성도.

도 37은 제10 실시예에 따른 분파기의 통과 특성을 도시한 도면.

도 38은 제11 실시예에 따른 분파기의 회로 구성도.

도 39의 (a)는 제10 실시예 및 제11 실시예에 따른 분파기의 공통 단자에서 본 임피던스를 도시한 스미스차트이고, 도 39의 (b)는 통과 특성.

도 40의 (a)는 제12 실시예에 따른 분파기의 상면도(캡은 도시하지 않음), 도 40의 (b)는 도 40의 (a)의 A-A 단면도.

도 41은 제12 실시예에 따른 분파기의 회로 구성도.

도 42의 (a) 내지 도 42의 (d)는 제12 실시예에 따른 분파기(a)의 적층 패키지의 각 층을 도시한 도면.

도 43의 (a) 및 도 43의 (b)는 제12 실시예에 따른 분파기(b)의 적층 패키지의 각 층을 도시한 도면.

도 44는 제12 실시예에 따른 분파기(a) 및 (b)의 통과 특성을 도시한 도면.

도 45는 제13 실시예에 따른 분파기의 회로 구성도.

도 46은 제13 실시예의 IPD 칩의 캐패시터의 단면 모식도.

도 47의 (a)는 제10 실시예 및 제13 실시예에 따른 분파기의 공통 단자에서 본 임피던스를 도시한 스미스차트이고, 도 47의 (b)는 통과 특성, 도 47의 (c)는 광대역의 도면.

도 48은 제14 실시예에 따른 분파기의 회로 구성도.

도 49는 제14 실시예에 따른 분파기에 사용하는 불평형형 더블 모드형 필터의 평면도.

도 50은 제15 실시예에 따른 분파기의 회로 구성도.

도 51은 제15 실시예에 따른 분파기에 사용하는 평형형 더블 모드형 필터의 평면도.

<도면의 주요 부분에 대한 부호의 설명>

10, 10a, 10b : 송신용 필터

20, 20a, 20b, 20c, 20d : 수신용 필터

22 : 불평형형 더블 모드형 필터

23 : 평형형 더블 모드 필터

30, 30a, 30b : 정합 회로

30c, 30d : 정합 회로

110 : 적층 패키지

118 : 필터 칩

119, 130 : IPD 칩

123 : 수신용 필터 칩

124 : 송신용 필터 칩

S1, S2, S3, S4 : 직렬 공진기

S1', S2', S3', S4' : 직렬 공진기

S5, S6, S7, S8 : 직렬 공진기

P3, P4, P5 : 병렬 공진기

P1, P2 : 병렬 공진기

P1', P2' : 병렬 공진기

CB1, CB2 : 캐패시터

L1, L1' : 인덕터(제1 인덕터)

LP1, LP1' : 인덕터(제2 인덕터)

LA1 : 인덕터(제3 인덕터)

L4', LB1, LW1' : 인덕터

ANT : 안테나 단자(공통 단자)

Tx: 송신 단자

Rx: 수신 단자

LA : 공통 선로

LT : 송신 선로

LR : 수신 선로

LLT, LLR : 인덕터 선로

LLR1, LLR2 : 인덕터 선로

[특허문헌 1] 일본 특허공개 평09-167937호 공보

[특허문헌 2] 일본 특허공개 2004-135322호 공보

[특허문헌 3] 일본 특허공개 2003-332885호 공보

[특허문헌 4] 일본 특허공개 2004-173245호 공보

[특허문헌 5] 일본 특허공개 2002-223147호 공보

[특허문헌 6] 일본 특허공개 평10-313229호 공보

본 발명은 분파기 및 래더형 필터에 관한 것으로, 특히 병렬 공진기에 직렬로 또는 직렬 공진기에 병렬로 인덕터가 접속된 분파기 및 래더형 필터에 관한 것이다.

최근, 이동체 통신 시스템이 발전함에 수반하여, 휴대 전화, 휴대 정보 단말 등이 급속히 보급되고 있다. 예를 들면, 휴대 전화 단말에 있어서는, 800MHz∼1.0GHz 대역 및 1.5GHz∼2.0GHz 대역이라는 고주파 대역이 사용되고 있다. 이들 이동 통신 시스템용의 기기에는 공진기를 사용한 고주파용 필터나, 고주파용 필터를 이용한 분파기가 사용되고 있다.

이들에 사용되는 공진기는 탄성 표면파(SAW: Surface Acoustic Wave Resonator) 공진기나 압전 박막 공진기(FBAR: Film Bulk Acoustic Resonator)가 사용된다. 이들 공진기의 구성에 대하여 설명한다. 도 1의 (a)는 FBAR의 단면도이 다. 기판(50)(예를 들면 실리콘 기판)의 공극(58) 상에 하부 전극막(52), 압전막(54), 상부 전극막(56)이 적층되어 있다. 압전막(54)은 예를 들면 질화 알루미늄이 사용된다. 도 1의 (b)는 다른 FBAR의 단면도이다. 기판(50) 위에 고음향 임피던스층(62)과 저임피던스층(60)을 번갈아 적층한 음향 다층막을 형성하고, 그 위에 하부 전극막(52), 압전막(54), 상부 전극막(56)이 적층되어 있다.

도 2는 SAW 공진기의 상면도이다. 압전 기판(70) 위에 입력 단자(In)와 출력 단자(Out)에 접속된 빗살 전극(IDT: Interdigital Transducer)과 빗살 전극(IDT)의 양측의 반사기(R0)가 형성되어 있다. IDT 및 반사기(R0)는 예를 들면 알루미늄(A1) 등의 금속으로 형성된다. 또한, 도면에서, 반사기(R0) 및 IDT의 전극지는 실제보다 적게 기재되어 있다.

고주파 필터로서는, 예를 들면 1단자 공진기를 직렬과 병렬로 접속한 래더형 필터가 사용된다. 도 3은 래더형 필터의 구성도를 도시한 도면이다. 입력 단자(In)와 출력 단자(Out) 사이에, 직렬로 직렬 공진기(S1, S2, S3) 및 병렬로 병렬 공진기(P1, P2)가 접속된다. 도 4 및 도 5를 사용하여, 래더형 필터의 동작 원리에 대하여 설명한다. 래더형 필터는 직렬 공진기와 병렬 공진기로 분해할 수 있다. 도 4의 (a)를 참조하면, 직렬 공진기는 공진기(S21)를 1단자쌍 공진기로 했을 때, 그 2개의 신호 단자 중에서, 한쪽을 입력 단자(In), 다른쪽을 출력 단자(Out)로 한 것이다. 도 4의 (b)를 참조하면, 병렬 공진기는 공진기(P21)를 1단자쌍 공진기로 했을 때, 그 2개의 신호 단자 중에서, 한쪽을 그라운드 단자에 접속하고, 다른쪽을 입력 단자(In)와 출력 단자(Out)의 단락 선로에 접속한 것이다.

도 4의 (c)는 직렬 공진기와 병렬 공진기의 입력 단자(In)로부터 출력 단자(Out)로의 통과 특성을 도시한 도면이다. 가로축은 주파수, 세로축은 통과량이다. 직렬 공진기의 통과 특성은 실선, 병렬 공진기의 통과 특성은 파선으로 나타낸다. 직렬 공진기의 통과 특성은 1개의 공진점(공진 주파수) frs와 1개의 반공진점(반공진 주파수) fas를 가지며, 공진점 frs에서 통과량은 최대로 되고, 반공진점 fas에서 통과량은 최소로 된다. 한편, 병렬 공진기의 통과 특성은 마찬가지로, 1개의 공진점 frp와 1개의 반공진점 fap를 갖는데, 공진점 frp에서 통과량은 최소로 되고, 반공진점 fap에서 통과량은 최대로 된다.

도 5의 (a)는 1단 구성의 래더형 필터의 구성도이다. 도 5의 (a)를 참조하면, 직렬 공진기(S22)가 입력 단자(In)과 출력 단자(Out)에 직렬로 접속되고, 병렬 공진기(P22)가 출력 단자(Out)와 그라운드 사이에 접속된다. 이 때, 직렬 공진기의 공진점 frs와 병렬 공진기의 반공진점 fap는 대략 일치하도록 설계한다. 도 5의 (b)는 1단 구성의 래더형 필터의 입력 단자(In)로부터 출력 단자(Out)로의 통과 특성이다. 가로축은 주파수, 세로축은 통과량을 나타낸다. 도 5의 (a)의 구성에 의해, 직렬 공진기(S22)와 병렬 공진기(P22)의 통과 특성이 합성되어, 도 5의 (b)의 통과 특성이 얻어진다. 통과량은 직렬 공진기의 공진점 frs와 병렬 공진기의 반공진점 fap 부근이 최대로 되고, 직렬 공진기의 반공진점 fas 및 병렬 공진기의 공진점 frp가 극소로 된다. 그리고, 병렬 공진기의 공진점 frp로부터 직렬 공진기의 반공진점 fas의 주파수 대역이 통과 대역으로 되고, 병렬 공진기의 공진점 frp 이하 및 직렬 공진기의 반공진점 fas 이상의 주파수 대역이 감쇠 영역으로 된다. 이와 같이, 래더형 필터는 밴드 패스 필터로서 기능한다.

이와 같은, 공진기를 사용한 필터를 사용하여 분파기가 제공되고 있다. 분파기는 2개의 밴드 패스 필터를 사용하고, 송신용 필터를 송신 단자와 안테나 단자 사이, 수신용 필터를 수신 단자와 안테나 단자 사이에 배치한다. 안테나 단자와 송신용 필터 또는 안테나 단자와 수신용 필터 사이에 정합 회로(예를 들면, 이상기를 설치한다. 그리고, 분파기는 송신 단자로부터 입력한 송신 신호를 안테나 단자로부터 출력하고, 안테나 단자로부터 입력한 수신 신호를 수신 단자로부터 출력하는 기능을 갖는다.

정합 회로의 기능을, 예를 들면 안테나 단자와 수신용 필터 사이에 정합 회로를 설치한 경우에 대하여 설명한다. 정합 회로는 송신 신호의 주파수 대역에서, 안테나 단자로부터 본 수신용 필터의 임피던스가 가능한 커지도록 하기 위하여 사용된다. 이에 의해, 송신 단자로부터 입력된 송신 신호의 전력이 수신용 필터에 침입하는 것을 억제할 수 있다.

분파기는, 예를 들면 송신용 필터에 있어서는, 송신 신호가 송신 단자로부터 안테나 단자로 통과할 때의 삽입 손실의 저감, 수신용 필터의 통과 대역에서의 감쇠량의 확보가 요구되고 있다. 수신용 필터에 있어서도 마찬가지이다. 고성능의 분파기를 실현하기 위하여, 래더형 필터가 사용된다. 래더형 필터는 비교적 저손실로 광대역화할 수 있어, 통과 대역 근방에서 고감쇠량을 얻기 쉬워, 높은 내전력성을 갖기 때문이다. 그러나, 분파기에 요구되는 성능은 점점 엄격해지고 있다. 한층 더한 저손실화, 고감쇠량의 요구를 만족하기 위하여, 이하의 기술이 개시되어 있다.

도 6의 (a)에 특허문헌 1의 도 12에 개시된 제1 종래 기술에 따른 필터의 구성을 도시한다. 직렬 공진기(S1 내지 S3) 및 병렬 공진기(P1 및 P2)를 갖는 래더형 필터에 있어서, 출력 단자(Out)측의 직렬 공진기(S3)에 병렬로 인덕터(L3)가 접속된다. 이에 의해, 고주파수측의 대역외 감쇠량을 크게 할 수 있다.

또한, 도 6의 (b)는 특허문헌 2의 도 3에 개시된 제2 종래 기술에 따른 필터의 구성을 도시한다. 직렬 공진기(S1, S2) 및 병렬 공진기(P1)를 갖는 래더형 필터에 있어서, 직렬 공진기(S1, S2)에 병렬로 각각 인덕터(L1, L2)가 접속된다. 또한, 병렬 공진기(P1)와 그라운드 사이에 인덕터(LP1)가 접속된다. 그리고, 인덕터(L1 및 L2)의 인덕턴스에 따라서 공진점, 반공진점을 조정할 수 있다.

또한, 도 7은 특허문헌 3의 도 1에 개시된 제3 종래 기술에 따른 분파기의 구성을 도시한다. 분파기는 안테나 단자(Ant)와 송신 단자(Tx) 사이에, 직렬 공진기(S1 내지 S3) 및 병렬 공진기(P1 및 P2)를 갖는 송신용 필터(10b)(래더형 필터)를 갖는다. 또한, 안테나 단자(Ant)와 수신 단자(Rx) 사이에, 직렬 공진기(S1’ 내지 S3’) 및 병렬 공진기(P1’및 P2’)를 갖는 수신용 필터(20b)(래더형 필터)를 갖는다. 또한, 송신용 필터(10b) 및 수신용 필터(20b)와 안테나 단자(Ant)와의 사이에, 캐패시터(C01)와 인덕터(L01)를 갖는 정합 회로(30)를 갖는다. 그리고, 송신용 필터(10b)의 송신 단자(Tx)측의 직렬 공진기(S3)에 인덕터(L3)가, 수신용 필터(20b)의 한가운데의 직렬 공진기(S2’)에 인덕터(L2’)가 각각 병렬로 부가되어 있다. 이와 같이, 제3 종래 기술은 송신용 필터(10b) 또는 수신용 필터(20b)의 안 테나측의 공진기와는 상이한 공진기에 인덕터를 병렬로 부가하고 있다. 이에 의해, 양호한 손실 및 대역외 감쇠량을 확보하고 있다.

특허문헌 4의 도 2에 개시된 제4 종래 기술에 따른 래더형 필터에 대하여 설명한다. 특허문헌 4의 도 2를 참조하면, 병렬 공진기(5)에는 제1 인덕터(L1)가 직렬로 접속되고, 직렬 공진기(7)에는 제2 인덕터(L2)가 병렬로 접속되어 있다. 제1 인덕터(L1)가 병렬 공진기(5)에 직렬로 접속됨으로써 저역측으로 시프트된 병렬 공진기(5)의 공진점과, 제2 인덕터(L2)가 직렬 공진기(7)에 병렬로 접속됨으로써 직렬 공진기(7)의 공진점보다도 저역측에 발생하는 반공진점이 서로 대략 일치하도록 설계되어 있다. 이에 의해, 통과 대역에 대한, 특히 저역측 저지 대역의 감쇠량을 크게 하고 있다.

특허문헌 5의 도 6에 개시된 제5 종래 기술에 따른 래더형 필터에 대하여 설명한다. 특허문헌 5의 도 6에 있어서, 직렬 공진기에 직렬로 인덕터가 접속되고, 상기 직렬 공진기에 병렬로 인덕터가 접속되어 있다. 2개의 병렬 공진기가 그라운드측에서 공통 접속된 후에 그라운드와의 사이에 인덕터(유극용 L)가 직렬로 접속되어 있다. 이에 의해, 통과 대역 근방의 감쇠극의 주파수를 조정하고 있다.

특허문헌 6의 도 2에 개시된 제6 종래 기술에 따른 분파기에 대하여 설명한다. 특허문헌 6의 도 2에 있어서, 공통 단자(Ant)와 그라운드 사이에 정합용 인덕터(Lp)를 접속한 분파기가 개시되어 있다.

제1 종래 기술에 있어서는, 필터를 사용하여 분파기를 구성한 경우의 분파기 로서의 특성에 대해서는 고려되어 있지 않고, 분파기의 특성을 향상시키는 구체적인 대책도 개시되어 있지 않다. 제2 종래 기술에 있어서는, 모든 직렬 공진기에 병렬로 인덕터가 부가되고, 아울러 모든 병렬 공진기와 그라운드 사이에 인덕터가 부가되어 있다. 이러한 구성에서는, 분파기를 구성한 경우, 상대 대역(예를 들면 송신용 필터에 대한 수신 대역)의 감쇠량을 크게 할 수 있다. 그러나, 광대역의 감쇠량은 크게 악화되게 된다. 제3 종래 기술에 있어서는, 직렬 공진기에 병렬로 부가한 인덕터에 의해, 각 필터(10b, 20b)의 상대 대역의 감쇠량을 크게 할 수 있다. 그러나, 송신용 필터(10b) 또는 수신용 필터(20b)의 안테나 단자(Ant)측에 정합 회로(30)가 필요하게 된다. 이러한 종래 기술에서는, 인덕터(L01)와 캐패시터(C01)의 2개의 소자를 사용하고 있어, 실장 면적의 축소 즉 소형화가 어렵다.

급속히 시장이 확대되고 있는 W-CDMA(Wideband Code Division Multiple Access)/UMTS(Universal Mobile Telecommunication System) 방식에서는, 종래의 분파기 이상으로, 저손실, 고아이솔레이션, 그리고 송신 대역과 수신 대역은 물론 광대역에 걸쳐서 고감쇠인 분파기가 요구되고 있다. 또한, 이러한 방식에서는, 송신 대역이 1920∼1980MHz, 수신 대역이 2110∼2170MHz이고, 송신 대역과 수신 대역의 간격이 130MHz로 넓다는 것도 특징이다. 예를 들면, PCS 방식(송신 대역:1850∼1910MHz, 수신 대역: 1930∼1990MHz) 또는 Cellular 방식(송신 대역: 824∼849MHz, 수신 대역: 869∼894MHz)에서는, 송신 대역과 수신 대역의 간격은 20MHz로 좁다.

그러나, 종래의 래더형 필터의 경우, 상술한 바와 같이 병렬 공진기의 공진의 감쇠극, 또는 직렬 공진기의 반공진의 감쇠극을 이용하여 통과 대역 근방의 감 쇠량은 얻기 쉽지만, W-CDMA/UMTS 방식과 같이, 통과 대역으로부터 크게 떨어진 주파수 대역(송신용 필터의 수신 대역, 수신용 필터의 송신 대역)의 감쇠량을 크게 취하는 것은 어려웠다.

이하에, 종래 기술에 대한 과제에 대하여 설명한다. 제1, 제3 종래 기술에 있어서는, 직렬 공진기에 인덕터가 병렬로 접속되어 있다. 그러나, 병렬 공진기에는 인덕터가 부가되어 있지 않고, 병렬 공진기의 공진의 감쇠극은 통과 대역 근방에 있으므로, 통과 대역으로부터 크게 떨어진 주파수 대역의 감쇠량은 충분히 확보할 수 없다.

제2, 제4 종래 기술은 모두, 직렬 공진기에 병렬로 인덕터가 접속되고, 병렬 공진기에 직렬로 인덕터가 접속된 회로 구성으로 되어 있다. 그러나, 특허문헌 2의 도 3 및 특허문헌 4의 도 22 및 도 23에 도시한 바와 같이, 1개의 병렬 공진기에 대하여 직렬로 인덕터를 접속한 회로에 있어서의 공진의 감쇠극을, 통과 대역으로부터 크게 떨어진 주파수 대역으로 가져오기 위해서는, 비교적 큰 값의 인덕터가 필요하게 된다. 이로 인해, 예를 들면, 소형화를 위하여, 이 인덕터를 패키지 내의 배선 패턴에 의해 형성하고자 한 경우 곤란해진다. 또한, 특허문헌 4의 도 23에 도시한 바와 같이, 병렬 공진기에 대하여 직렬로 인덕터를 접속한 회로가 2개인 경우에는, 소형화가 더욱 어려울 뿐만 아니라, 2개의 인덕터간의 전자(電磁) 결합에 의한 특성 열화의 문제가 생기기 쉽다.

제5 종래 기술에 있어서는, 특허문헌 5의 도 1에 도시한 바와 같이, 2개의 병렬 공진기의 그라운드측을 공통화한 후, 유극용 인덕터가 직렬로 접속되어 있으 며, 상기 인덕터의 값을 비교적 작게 할 수 있는 메리트가 있다. 그러나, 특허문헌 4의 명세서 단락번호 0081 내지 0091에 기술되어 있는 바와 같이, 제5 종래 기술에 있어서는, 유극용 인덕터의 접속에 의해 발생하는 감쇠극과 직렬 공진기에 병렬로 인덕터와 캐패시터가 접속되어 발생하는 반공진의 감쇠극은 크게 어긋나 있기 때문에, 특허문헌 5의 도 10 또는 도 11에 도시한 바와 같이, 유극용 인덕터를 접속한 것만의 특성(케이스 No.1)과 직렬 공진기에 병렬로 인덕터와 캐패시터를 접속한 특성(케이스 No.2, 3)을 비교하더라도, 통과 대역의 저주파측, 고주파측 모두 큰 감쇠량의 개선은 이루어져 있지 않다.

또한, 제1, 제2, 제5 종래 기술에 있어서는, 2개의 필터를 조합하여 분파기를 구성한 경우의 분파기로서의 특성에 대해서는 고려되어 있지 않고, 분파기의 특성을 향상시키는 구체적인 대책도 개시되어 있지 않다. 또한, 특허문헌 2의 도 3 및 특허문헌 4의 도 22, 도 23 및 특허문헌 5의 도 1, 도 6에 도시한 회로에서는, 모든 직렬 공진기에 병렬로 인덕터가 접속되고, 아울러 모든 병렬 공진기와 그라운드 사이에 인덕터가 접속되어 있다. 이러한 구성에서는, 저지 대역의 감쇠량은 크게 할 수 있지만, 광대역의 감쇠량은 크게 악화되게 된다.

본 발명은 상기 과제를 감안하여, 저손실화, 고감쇠량화 및 소형화가 가능한 분파기 및 래더형 필터를 제공하는 것을 목적으로 한다.

본 발명은 안테나 단자와, 상기 안테나 단자와 접속된 제1 필터 및 제2 필터를 구비하고, 상기 제1 필터 및 상기 제2 필터의 적어도 한쪽은 병렬 공진기와 복 수의 직렬 공진기를 가지며, 상기 복수의 직렬 공진기 중에서 일부의 직렬 공진기에는 인덕터가 병렬로 접속되고, 가장 안테나 단자측의 상기 직렬 공진기는 인덕터가 병렬로 접속된 래더형 필터인 것을 특징으로 하는 분파기이다. 본 발명에 따르면, 정합 회로가 불필요하게 되어, 분파기를 소형화할 수 있다. 또한, 상기 래더형 필터에 의해 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 래더형 필터의 상기 병렬 공진기와 그라운드 사이에 인덕터가 직렬로 접속되는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 상기 래더형 필터의 자기 필터의 상대 대역에서의 감쇠량을 한층 크게 할 수 있다.

본 발명은 상기 병렬 공진기와 상기 그라운드 사이에 직렬로 접속된 상기 인덕터는 복수의 상기 병렬 공진기에 접속되는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 실장 면적을 작게 하여, 분파기를 한층 소형화하는 것이 가능해진다.

본 발명은 상기 제1 필터 및 상기 제2 필터는 모두 상기 래더형 필터인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 제1 필터 및 제2 필터 모두 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 래더형 필터 중 적어도 1개는 가장 안테나 단자측의 상기 직렬 공진기에 더하여 그 밖의 직렬 공진기의 일부에도 인덕터가 병렬로 접속되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 자기 필터의 상대 대역의 감쇠량을 한층 크게 할 수 있다.

본 발명은 상기 래더형 필터를 미러 접속의 래더형 필터의 등가 회로로 표시하고, 상기 가장 안테나 단자측의 직렬 공진기의 용량값을 C1, 상기 래더형 필터의 그 밖의 직렬 공진기의 용량값의 평균값을 C2라고 하였을 때, 0.3＜C1/C2＜1인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 래더형 필터의 자기 필터의 상대 대역에서의 임피던스를 크게 할 수 있기 때문에, 상대 필터와 조합하여 분파기 구조로 했을 때의 필터 단체로부터의 손실 열화를 작게 할 수 있다.

본 발명은 상기 직렬 공진기 및 상기 병렬 공진기는 압전 박막 공진기 및 탄성 표면파 공진기 중의 어느 한쪽인 것을 특징으로 하는 분파기로 할 수 있다.

본 발명은 병렬 공진기와 복수의 직렬 공진기를 가지며, 상기 복수의 직렬 공진기 중에서 일부의 직렬 공진기에는 인덕터가 병렬로 접속되고, 가장 안테나 단자에 접속하는 단자측의 상기 직렬 공진기는 인덕터가 병렬로 접속되고, 상기 병렬 공진기와 그라운드 사이에 인덕터가 직렬로 접속된 래더형 필터로 할 수 있다. 본 발명에 따르면, 본 래더형 필터를 분파기에 사용함으로써, 정합 회로가 불필요하게 되어, 분파기를 소형화할 수 있으며, 또한 상기 래더형 필터에 의해 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다.

본 발명은 복수의 직렬 공진기 및 복수의 병렬 공진기와, 상기 복수의 직렬 공진기 중에서 일부의 직렬 공진기에 병렬로 접속된 제1 인덕터와, 상기 복수의 병렬 공진기 중에서 그라운드측이 공통으로 접속된 2개 이상의 병렬 공진기의 상기 그라운드측과 그라운드 사이에 직렬로 접속된 제2 인덕터를 구비하는 것을 특징으로 하는 래더형 필터이다. 본 발명에 따르면, 제1 인덕터와 제2 인덕터를 형성함 으로써, 저손실로 저지 대역의 감쇠량을 크게 할 수 있다. 또한, 제2 인덕터가 2개 이상의 병렬 공진기에 공통으로 접속되어 있기 때문에, 저지 대역에 감쇠극을 형성하기 위한 인덕터의 소망값이 작아져, 소형화, 저코스트화가 용이해진다. 또한, 제1 인덕터가 복수의 직렬 공진기의 일부에 접속되어 있기 때문에 광대역에 있어서의 감쇠량의 악화를 억제할 수 있다.

본 발명은 상기 2개 이상의 병렬 공진기는 상기 복수의 병렬 공진기 전부인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 제2 인덕터가 모든 병렬 공진기에 공통으로 접속되어 있기 때문에, 저지 대역에 감쇠극을 형성하기 위한 인덕터의 소망값이 더욱 작아져, 소형화, 저코스트화가 더욱 용이해진다.

본 발명은 상기 일부의 직렬 공진기에 상기 제1 인덛터가 병렬로 접속됨으로써 상기 일부의 직렬 공진기의 공진점보다도 저주파측에 발생하는 반공진의 감쇠극과, 상기 래더형 필터에 있어서 상기 2개 이상의 병렬 공진기가 상기 그라운드측에서 공통 접속된 후에 상기 그라운드와의 사이에 상기 제2 인덕터가 직렬로 접속됨으로써 통과 대역보다도 저주파측에 발생하는 감쇠극이 대략 일치하는 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 통과 대역의 저주파측의 저지 대역의 감쇠량을 한층 크게 할 수 있다.

본 발명은 상기 일부의 직렬 공진기에 상기 제1 인덕터가 병렬로 접속됨으로써 고주파측으로 시프트된 상기 일부의 직렬 공진기의 반공진의 감쇠극과, 상기 래더형 필터에 있어서 상기 2개 이상의 병렬 공진기가 상기 그라운드측에서 공통 접속된 후에 상기 그라운드와의 사이에 상기 제2 인덕터가 직렬로 접속됨으로써 통과 대역보다도 고주파측에 발생하는 감쇠극이 대략 일치하는 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 통과 대역의 고주파측의 저지 대역의 감쇠량을 한층 크게 할 수 있다.

본 발명은 상기 복수의 직렬 공진기 중에서 상기 제1 인덕터가 병렬로 접속되지 않은 직렬 공진기가 2개 이상인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 광대역에 있어서의 감쇠량의 악화를 한층 억제할 수 있다.

본 발명은 상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기 중의 적어도 1개는 복수의 공진기로 분할되어 서로 직렬 접속 또는 병렬 접속되어 있는 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 내전력성의 향상, 상호 변조 왜곡 등의 선형성의 향상을 도모할 수 있다.

본 발명은 상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기는 압전 박막 공진기, 탄성 표면파 공진기 및 경계파 공진기 중의 어느 하나인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 고 Q, 소형 및 저코스트의 공진기를 사용함으로써, 고성능, 소형 및 저코스트의 필터를 제공할 수 있다.

본 발명은 상기 제1 인덕터는 집적형 수동 소자의 인덕터 및 칩 인덕터 중의 어느 한쪽인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 집적형 수동 소자를 사용함으로써 고성능 및 소형화가 가능한 필터를 제공할 수 있다. 또한, 칩 인덕터를 사용함으로써 고성능 및 저코스트의 필터를 제공할 수 있다.

본 발명은 상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기가 형성된 칩을 실장하는 실장부를 구비하고, 상기 제2 인덕터는 상기 실장부에 형성된 선로 패턴인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 소형이고 저코스트의 필터를 제공할 수 있다.

본 발명은 공통 단자와 접속된 2개의 필터를 구비하고, 상기 2개의 필터 중의 적어도 한쪽은 상기 래더형 필터인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 상기 래더형 필터를 사용한 필터에 있어서, 저손실로 저지 대역의 감쇠량을 크게 하고, 광대역에 있어서의 감쇠량의 악화를 억제하고, 아울러 소형화, 저코스트화할 수 있다.

본 발명은 상기 2개의 필터 중에서 고주파측의 필터는 청구항 11의 래더형 필터인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 고주파측의 필터의 통과 대역의 저주파측에 위치하는 다른 하나의 필터의 통과 대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 고주파측의 필터는 수신용 필터인 것을 특징으로 하는 래더형 필터로 할 수 있다.

본 발명은 상기 2개의 필터 중에서 저주파측의 필터는 청구항 12의 래더형 필터인 것을 특징으로 하는 래더형 필터로 할 수 있다. 본 발명에 따르면, 저주파측의 통과 대역의 고주파측에 위치하는 다른 하나의 필터의 통과 대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 저주파측의 필터는 송신용 필터인 것을 특징으로 하는 래더형 필터로 할 수 있다.

본 발명은 상기 래더형 필터의 상기 가장 공통 단자측의 공진기는 직렬 공진기이며, 상기 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 정합 회로가 불필요하게 할 수도 있어, 분파기를 소형화할 수 있다.

본 발명은 상기 2개의 필터는 모두 상기 래더형 필터이며, 상기 래더형 필터는 모두 상기 가장 공통 단자측의 공진기는 직렬 공진기이며, 상기 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 2개의 필터에 있어서, 저손실로 저지 대역의 감쇠량을 크게 하고, 광대역에 있어서의 감쇠량의 악화를 억제하고, 아울러 소형화, 저코스트화할 수 있다. 또한, 정합 회로가 불필요하게 하는 것도 가능하여, 분파기를 소형화할 수 있다.

본 발명은 상기 공통 단자와 상기 2개의 필터 중 적어도 한쪽과의 사이에 하이 패스 필터로서 기능하는 정합 회로를 구비하는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 저주파측의 광대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 정합 회로는 상기 공통 단자와 그라운드와의 사이에 접속된 제3 인덕터인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 정합 회로를 1개의 인덕터로 구성할 수 있기 때문에, 저손실, 소형화, 저코스트화가 가능해진다.

본 발명은 상기 공통 단자와 상기 2개의 필터 중 적어도 한쪽과의 사이에 로우 패스 필터로서 기능하는 정합 회로를 구비하는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 고조파의 감쇠량을 크게 할 수 있다.

본 발명은 상기 정합 회로가, C-L 회로, L-C 회로, 및 π형의 C-L-C 회로 중의 어느 하나인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 정합 회로를 부품수가 적게 구성할 수 있기 때문에, 저손실, 소형화, 저코스트화가 가능해진다.

본 발명은 상기 정합 회로가, 상기 공통 단자측의 캐패시터의 용량값을 다른쪽의 캐패시터의 용량값보다 크게 한 π형의 C-L-C 회로인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 정합을 용이하게 취할 수 있기 때문에, 한층 저손실로 고조파의 감쇠량을 한층 크게 할 수 있다.

본 발명은 상기 정합 회로는 집적형 수동 소자 및 칩 소자 중 적어도 한쪽으로 이루어지는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 집적형 수동 소자를 사용함으로써 고성능 및 소형화가 가능한 분파기를 제공할 수 있다. 또한, 칩 소자를 사용함으로서 고성능 및 저코스트의 분파기를 제공할 수 있다.

본 발명은 상기 2개의 필터 중에서 한쪽인 송신용 필터는 상기 래더형 필터이고, 상기 2개의 필터 중에서 다른쪽인 수신용 필터는 더블 모드형 필터를 포함하는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 수신용 필터에 있어서, 광대역에 걸쳐서 감쇠량을 크게 확보할 수 있다.

본 발명은 상기 더블 모드형 필터는 불평형형 더블 모드형 필터 및 평형형 더블 모드형 필터 중 어느 하나인 것을 특징으로 하는 분파기로 할 수 있다.

본 발명은 상기 공통 단자와 상기 더블 모드형 필터 사이에 직렬로 접속된 공진기와, 상기 공진기에 병렬로 접속된 인덕터를 구비하는 것을 특징으로 하는 분파기로 할 수 있다.

본 발명은 청구항 23에 기재된 분파기에 있어서, 상기 공통 단자와 그라운드 사이에 접속된 제3 인덕터를 구비하고, 상기 래더형 필터를 미러 접속의 래더형 필터의 등가 회로로 나타내고, 상기 가장 공통 단자측의 직렬 공진기의 용량값을 C1, 상기 래더형 필터의 그 밖의 직렬 공진기의 용량값의 평균값을 C2라고 했을 때, 0.3＜C1/C2＜1인 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 공통 단자측에서 본 임피던스의 정합을 취하기 쉽게 할 수 있다.

본 발명은 적어도 한쪽은 직렬 공진기와 병렬 공진기를 갖는 래더형 필터이고, 공통 단자와 접속된 송신용 필터 및 수신용 필터와, 상기 래더형 필터의 상기 병렬 공진기와 그라운드 사이에 접속된 제2 인덕터와, 상기 래더형 필터의 상기 직렬 공진기 및 상기 병렬 공진기가 형성된 칩을 실장하는 실장부와, 상기 실장부에 형성되고 상기 수신용 필터와 수신 단자를 접속하는 수신 선로와, 상기 실장부에 형성되고 상기 송신용 필터와 송신 단자를 접속하는 송신 선로와, 상기 실장부에 형성되고 상기 공통 단자와 상기 수신용 필터 및 상기 송신용 필터를 접속하는 공통 선로와, 상기 실장부에 형성되고 상기 제2 인덕터를 구성하는 인덕터 선로를 구비하고, 상기 인덕터 선로는 대응하는 상기 수신 선로 및 상기 송신 선로 중 한쪽과, 상기 공통 선로와의 사이에 형성되어 있는 것을 특징으로 하는 분파기이다. 본 발명에 따르면, 수신 선로 또는 송신 선로와 공통 선로의 전자 결합 및 교락 용 량을 저감시킬 수 있다. 따라서, 저지 대역의 감쇠량을 크게 할 수 있다.

본 발명은 상기 인덕터 선로는 상기 대응하는 상기 수신 선로 또는 상기 송신 선로의 한쪽과 상기 수신 선로 및 상기 송신 선로의 다른쪽과의 사이에 형성되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 송신 선로와 수신 선로 사이의 전자 결합 또는 교락 용량을 저감할 수 있어, 대응하는 필터의 상대 대역에서의 감쇠량을 크게 할 수 있다.

본 발명은 상기 실장부는 복수의 적층을 가지며, 상기 인덕터 선로는 상기 복수의 적층에 형성되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 본 발명에 따르면, 수신 선로 또는 송신 선로와 공통 선로의 전자 결합 및 교락 용량을 한층 저감시킬 수 있다.

본 발명은 상기 인덕터 선로는 상기 실장부에 형성되고, 그라운드를 접속하기 위한 복수의 그라운드 단자에 접속되어 있는 것을 특징으로 하는 분파기로 할 수 있다. 수신 선로 또는 송신 선로와 공통 선로의 전자 결합 및 교락 용량을 한층 저감시킬 수 있다.

본 발명은 상기 직렬 공진기는 복수의 직렬 공진기이며, 상기 복수의 직렬 공진기 중에서 일부의 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기로 할 수 있다.

(발명을 실시하기 위한 최량의 형태)

이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.

(제1 실시예)

제1 실시예는 송신 대역이 1920∼1980MHz이고 수신 대역이 2110∼2170MHz인 분파기의 예이다. 도 8의 (a)는 제1 실시예에 따른 분파기의 회로 구성도이다. 이 분파기는 안테나 단자(Ant)와 송신 단자(Tx) 사이에 송신용 필터(10)(제1 필터)가 접속되어 있다. 마찬가지로 안테나 단자(Ant)와 수신용 단자(Rx) 사이에 수신용 필터(20)(제2 필터)가 접속되어 있다.

도 9는 송신용 필터(10)의 회로 구성을 도시한 도면이다. 도 9를 참조하면, 송신용 필터(10)는 복수의 직렬 공진기(S1 내지 S4) 및 병렬 공진기(P1 및 P2)를 갖는 래더형 필터이다. 그리고, 가장 안테나 단자(Ant)측의 직렬 공진기(S1)에 병렬로 인덕터(L1)가 접속되어 있다. 또한, 병렬 공진기(P1, P2)와 그라운드 사이에는 인덕터(LP1)가 접속된다. 여기서, 직렬 공진기(S1 내지 S4)의 용량값은 각각 2.83pF, 병렬 공진기(P1 및 P2)의 용량값은 각각 1.41pF, 인덕터(L1 및 LP1)의 인덕턴스는 각각 3.0nH 및 1.55nH로 하였다. 직렬 공진기(S1)와 인덕터(L1)에 의한 감쇠극 및 병렬 공진기(P1 및 P2)와 인덕터(LP1)에 의한 감쇠극을 모두 수신 대역(2110∼2170MHz) 근방에 얻어지도록 인덕턴스를 결정하였다.

도 10의 (a)는 제1 실시예에 따른 필터의 안테나 단자(Ant)측에서부터 입력했을 때의 반사 특성(S11), 도 10의 (b)는 송신 단자(Tx)에서부터 입력했을 때의 반사 특성(S22)을 도시한 도면이다. 도 10의 (a)를 참조하면, 수신 대역(2110∼2170MHz)에 있어서의 안테나 단자(Ant)에서 본 임피던스는 매우 크다. 한편, 수신 대역에 있어서의 송신 단자(Tx)에서 본 임피던스는 낮다.

도 8의 (a)를 참조하면, 수신용 필터(20)도 송신용 필터(10)와 마찬가지의 회로 구성을 갖는 래더형 필터이다. 그리고, 안테나 단자(Ant)측의 직렬 공진기(S')에 인덕터(L1')가 접속되고, 병렬 공진기(P1' 및 P2')와 그라운드 사이에 인덕터(LP1')가 접속된다. 직렬 공진기(S1' 내지 S4')의 용량값은 각각 2.07pF, 병렬 공진기(P1' 및 P2')의 용량값은 각각 1.87pF, 인덕터(L1' 및 LP1')의 인덕턴스는 각각 2.3nH 및 0.55nH로 하였다. 이들 인덕턴스는 송신 대역(1920∼1980MHz) 근방에 감쇠극이 얻어지도록 결정하였다. 그리고, 수신용 필터(20)의 송신 대역에 있어서의 안테나 단자(Ant)에서 본 임피턴스는 매우 크다. 한편, 송신 대역에 있어서의 수신 단자(Rx)에서 본 임피던스는 낮다.

도 8의 (b)는 제1 비교예에 따른 분파기의 회로 구성도이다. 제1 비교예에 따른 분파기는 제1 실시예에 따른 분파기의 송신용 필터(10)가 반대로 접속되어 있다. 즉 인덕터(L1)가 병렬로 접속된 직렬 공진기(S1)가 송신 단자(Tx)측에 접속되어 있다. 그 밖의 구성은 제1 실시예에 따른 분파기와 동일하므로 설명을 생략한다.

제1 실시예 및 제1 비교예에 따른 분파기의 통과 특성을 평가하였다. 도 11의 (a)는 송신 대역에서의 송신용 필터(10)의 통과 특성을 도시한 도면으로, 가로축은 주파수이고 세로축은 감쇠량이다. 단체 필터는 송신용 필터(10) 단체에서의 통과 특성을 나타낸다. 도 11의 (b)는 수신 대역에서의 수신용 필터(20)의 통과 특성을 도시한 도면이다. 단체 필터는 수신용 필터(20) 단체에서의 통과 특성을 나타낸다.

도 11의 (a)를 참조하면, 제1 실시예 및 제1 비교예에 따른 분파기의 송신용 필터(10)는 송신용 필터(10) 단체에 비하여 삽입 손실이 약 0.4dB 크지만, 제1 실시예와 제1 비교예에서는, 거의 동일한 삽입 손실이다. 한편, 도 11의 (b)를 참조하면, 제1 실시예에 따른 분파기의 수신용 필터(20)는 수신용 필터(20) 단체에 비하여 삽입 손실이 약 0.4dB 크고, 제1 비교예에 따른 분파기의 수신용 필터(20)의 삽입 손실은 약 0.8dB 더 크다. 제1 비교예에서 수신용 필터(20)의 삽입 손실이 큰 원인은 송신용 필터(10)의 안테나 단자(Ant)측에서부터의 반사 특성의 임피던스가 도 10의 (b)와 같이 낮기 때문에, 안테나 단자(Ant)로부터 입력된 신호의 일부가 송신용 필터(10)로 누설되기 때문이다. 한편, 제1 실시예에서는, 송신용 필터(10)의 안테나 단자(Ant)측으로부터의 반사 특성의 임피던스가 도 10의 (a)와 같이 매우 크기 때문에, 안테나 단자(Ant)로부터 입력된 신호의 일부의 송신용 필터(10)로의 누설을 억제할 수 있다. 따라서, 수신용 필터(20)의 삽입 손실을 저감할 수 있다.

제1 실시예에 따른 분파기는 송신용 필터(10)(제1 필터) 및 수신용 필터(20)(제2 필터)는 복수의 직렬 공진기(S1 내지 S4) 중에서 일부의 직렬 공진기(S1)에는 인덕터(L1)가 병렬로 접속되고, 가장 안테나 단자(Ant)측의 직렬 공진기(S1)에 인덕터(L1)가 병렬로 접속되어 있다. 이와 같이, 송신용 필터(10)에 있어서, 직렬 공진기(S1)에 병렬로 인덕터(L1)를 접속함으로써, 수신용 필터의 수신 대역(상대 필터의 상대 대역)에서의 삽입 손실을 작게 할 수 있다. 이에 의해, 정합 회로가 불필요하게 되어, 실장 면적을 축소하여 분파기를 소형화할 수 있다. 또한, 송신용 필터(10)에 있어서, 직렬 공진기(S1)와 인덕터(L1)에 의한 감쇠극(반 공진점)을 수신 대역으로 하고 있기 때문에, 송신용 필터(10)의 수신 대역(자기 필터의 상대 대역)에서의 감쇠량을 크게 할 수 있다. 또한, 송신용 필터(10)에 있어서, 직력 공진기(S1 내지 S4)의 일부의 공진기에 인덕터를 병렬로 접속함으로써, 제2 종래 기술과 같이 직렬 공진기 전부에 인덕터를 부가하는 것에 비하여, 송신, 수신 대역보다 저주파수측에서의 감쇠량을 크게 할 수 있다. 수신용 필터(20)에 있어서도 마찬가지이다. 제1 실시예와 같이, 송신 대역과 수신 대역이 인접하는 경우, 송신용 필터의 통과 대역과 수신용 필터의 통과 대역이 인접하고, 각각의 필터의 통과 대역의 베이스가 일부 중첩되어 있다. 따라서, 자기 필터의 상대 대역에서의 감쇠량을 크게 하는 것은 중요하다.

또한, 제1 실시예에 따른 분파기는 송신용 필터(10)(제1 필터) 및 수신용 필터(20)(제2 필터)의 병렬 공진기(P1 및 P2)와 그라운드 사이에 인덕터(LP1)가 직렬로 접속되어 있다. 그리고, 병렬 공진기(P1 및 P2)와 인덕터(LP)에 의한 감쇠극을 수신 대역으로 한다. 이에 의해, 자기 필터의 상대 대역에서의 감쇠량을 한층 크게 할 수 있다.

또한, 인덕터(LP1)는 복수의 병렬 공진기(P1 및 P2)에 접속된다. 이와 같이, 병렬 공진기와 그라운드 사이에 형성된 인덕터를 통합함으로써, 수신(송신) 대역에 감쇠극을 형성하기 위한 인덕턴스의 값을 작게 할 수 있다. 이에 의해, 실장 면적을 작게 하여, 분파기를 한층 소형화하는 것이 가능해진다.

(제2 실시예)

제2 실시예는 제1 실시예보다 삽입 손실을 개선하기 위하여, 송신용 필 터(10) 및 수신용 필터(20)의 가장 안테나 단자(Ant)측의 직렬 공진기의 용량값을 다른 직렬 공진기에 비하여 작게 한 예이다. 제1 실시예에 따른 분파기와 동일한 구성의 분파기에 있어서, 직렬 공진기의 바람직한 관계에 대하여 검토하였다.

먼저, 래더형 필터의 직렬 공진기의 용량값의 정의에 대하여 설명한다. 도 12는 직렬 공진기(S)와 병렬 공진기(P)를 1개씩 배치한 래더형 필터의 기본 구간이다. 도 13의 (a)에 도시한 래더형 필터(F1)는 안테나 단자(Ant)와 송신(수신) 단자(Tx/Rx) 사이에 도 12의 기본 구간을 4개 배치하고, 각 구간 상호간의 이미지 임피던스가 맞도록 미러 접속된다. 각 기본 구간은 도 13의 (a)의 파선으로 나타낸다. 안테나 단자(Ant)측 및 송신(수신)(Tx/Rx)측의 직렬 공진기(S1 및 S4) 이외의 직렬 공진기(S2 및 S3)는 2개가 1세트로 되어 있으며, B-B에서 대칭이다. 또한, 병렬 공진기(P1 및 P2)는 2개가 1세트로 되어 있으며, A-A에서 대칭이다. 마찬가지로 병렬 공진기(P3 및 P4)도 C-C에서 대칭이다.

한편, 도 13의 (b)에 도시한 래더형 필터(F2)는 직렬 공진기(S1, S23 및 S4) 및 병렬 공진기(P12 및 P34)는 각각 1개씩 접속되어 있다. 필터(F2)의 직렬 공진기(S23)는 필터(F1)의 직렬 공진기(S2) 및 직렬 공진기(S3)을 통합한 것이며, 공진기(S23)의 용량값은 공진기(S2 및 S3)의 각 용량값의 1/2배이다. 마찬가지로, 공진기(P12)는 공진기(P1)와 공진기(P2)를 통합한 것이며, 공진기(P12)의 용량값은 공진기(P1 및 P2)의 각 용량값의 2배이다. 또한, 공진기(P34)에 대해서도 공진기(P12)와 마찬가지이다. 이에 의해, 필터(F2)는 필터(F1)와 동일한 특성을 얻을 수 있다.

이와 같이, 래더형 필터의 회로 구성은 필터(F1)와 같은 미러 접속의 회로 구성으로 나타낼 수 있다. 따라서, 직렬 공진기의 용량값을 미러 접속한 공진기의 용량값으로 나타낼 수 있다. 도 13의 (a)를 참조하면, 가장 안테나 단자(Ant)측의 공진기(S1)의 용량값을 C1, 그 밖의 직렬 공진기(S2 내지 S4)의 용량값의 평균값을 C2로 한다. 직렬 공진기의 수가 상이한 경우도 마찬가지이다. 또한, 이하의 설명에서는, 송신용 필터(10)의 C1, C2를 Ct1, Ct2라고 하고, 수신용 필터(20)의 C1, C2를 Cr1, Cr2라고 한다.

도 14의 (a) 내지 도 15의 (b)는 제1 실시예에 따른 분파기와 동일한 회로 구성의 분파기의 수신용 필터(20)의 Cr1/Cr2를 1로 하고, 송신용 필터(10)의 Ct2=2.83pF로 했을 때, Ct1을 바꾼 경우의 송신용 필터(10) 및 수신용 필터(20)의 특성을 도시한 도면이다. 도 14의 (a)는 Ct1/Ct2에 대하여 송신용 필터(10)의 수신 대역단(2110MHz 및 2170MHz)에서의 반사 계수를 도시한 도면이다. Ct1/Ct2가 작아질 수록, 송신용 필터(10)의 수신 대역(자기 필터의 상대 대역)의 반사 계수는 1에 가까워진다. 도 14의 (b)는 Ct1/Ct2에 대하여 수신용 필터(20)의 수신 대역단(2110MHz 및 2170MHz)에서의 삽입 손실을 도시한 도면이다. Ct1/Ct2가 작아질 수록, 수신용 필터(20)의 수신 대역(상대 필터의 상대 대역)에서의 삽입 손실은 작아진다. 이것은 도 14의 (a)와 같이 송신용 필터(10)의 반사 계수가 커지기 때문이다. 도 14의 (c)는 Ct1/Ct2에 대하여 송신용 필터(10)의 수신 대역단(2110MHz 및 2170MHz)에서의 감쇠량을 도시한 도면이다. Ct1/Ct2가 작아질 수록, 송신용 필터(10)의 수신 대역(자기 필터의 상대 대역)의 감쇠량은 커진다. 이와 같이, 도 14의 (a) 내지 도 14의 (c)의 도면에서는, Ct1/Ct2가 작아지면 분파기로서의 특성은 향상된다.

도 15의 (a)는 Ct1/Ct2에 대하여 송신용 필터(10)의 송신 대역단(1920MHz 및 1980MHz)에서의 삽입 손실을 도시한 도면이다. Ct1/Ct2가 0.5보다 작아지면, 송신용 필터(10)의 송신 대역(자기 필터의 자기 대역)의 저주파단의 삽입 손실이 커진다. 그리고, Ct1/Ct2가 0.3이하로 되면, 삽입 손실이 급격히 커진다. 도 15의 (b)는 Ct1/Ct2에 대하여 송신용 필터(10)의 송신 대역단(1920MHz 및 1980MHz)에서의 반사 계수를 도시한 도면이다. Ct1/Ct2가 0.5보다 작아지면, 송신용 필터(10)의 송신 대역(자기 필터의 자기 대역)의 저주파단의 반사 계수는 커진다. 그리고, Ct1/Ct2가 0.3이하로 되면, 반사 계수는 급격히 커진다. 이와 같이, Ct1/Ct2가 0.3이하에서 송신 대역의 저주파단의 삽입 손실이 급격히 커지는 것은 송신용 필터(10)의 정합이 대폭으로 악화되는 것에 기인한다.

도 16의 (a) 내지 도 17의 (b)는 제1 실시예에 따른 분파기와 동일한 회로 구성의 분파기의 송신용 필터(10)의 Ct1/Ct2를 0.6으로 하고, 수신용 필터(20)의 Cr2=2.07pF로 했을 때, Cr1을 바꾼 경우의 수신용 필터(20) 및 송신용 필터(10)의 특성을 도시한 도면이다. 도 16의 (a)는 Cr1/Cr2에 대하여 송신용 필터(10)의 송신 대역단(1920MHz 및 1980MHz)에서의 반사 계수를 도시한 도면이다. 도 16의 (b)는 Cr1/Cr2에 대하여 송신용 필터(10)의 송신 대역단(1920MHz 및 1980MHz)에서의 삽입 손실을 도시한 도면이다. 도 16의 (c)는 Cr1/Cr2에 대하여 수신용 필터(20)의 송신 대역단(1920MHz 및 1980MHz)에서의 감쇠량을 도시한 도면이다. 도 14의 (a) 내지 도 14의 (c)의 결과와 마찬가지로, 수신용 필터(20)의 Cr1/Cr2가 작아질 수록, 수신용 필터(20)의 송신 대역(자기 필터의 상대 대역)의 반사 계수는 1에 가까워진다. 이에 의해, 송신용 필터(10)의 송신 대역(상대 필터의 상대 대역)의 삽입 손실은 작아진다. 또한, 수신용 필터(20)의 송신 대역(자기 필터의 상대 대역)의 감쇠량은 커진다.

한편, 도 17의 (a)는 Cr1/Cr2에 대하여 수신용 필터(20)의 수신 대역단(2110MHz 및 2170MHz)에서의 삽입 손실을 도시한 도면이다. 도 17의 (b)는 Cr1/Cr2에 대하여 수신용 필터(20)의 수신 대역단(2110MHz 및 2170MHz)에서의 반사 계수를 도시한 도면이다. 도 15의 (a) 및 도 15의 (b)와 마찬가지로, 수신용 필터(20)의 Cr/Cr2가 0.5보다 작아지면, 수신용 필터(20)의 수신 대역(자기 필터의 자기 대역)의 반사 계수는 커지고, 수신용 필터(20)의 수신 대역(자기 필터의 자기 대역)의 저주파단의 삽입 손실이 커진다. 그리고, Cr1/Cr2이 0.3이하로 되면, 삽입 손실이 급격히 커진다. 이것은 수신용 필터(20)의 정합이 대폭으로 악화되는 것에 기인한다.

제2 실시예에 있어서는, 송신용 필터(10) 및 수신용 필터(20)인 래더형 필터를 미러 접속의 래더형 필터의 등가 회로로 나타내고, 가장 안테나 단자측의 직렬 공진기의 용량값을 C1, 래더형 필터의 그 밖의 직렬 공진기의 용량값의 평균값을 C2라고 했을 때, C1/C2를 1보다 작게 한다. 제1 실시예에 따른 분파기에서는, 정합 회로가 불필요하게 되어, 분파기를 소형화할 수 있으며, 또한 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있었다. 그러나, 이것만으로는, 아직 필터의 대역내 손실 또는 상대 대역의 감쇠량이 충분하지 않은 경우가 있다. 따라서, 제2 실시예와 같이 C1/C2를 1보다 작게 함으로써, 상대 필터의 상대 대역의 삽입 손실을 개선하여 필터 단체의 삽입 손실에 가깝게 할 수 있다. 또한, 자기 필터의 상대 대역의 감쇠량도 한층 크게 할 수 있다.

또한, 제2 실시예에 있어서는, C1/C2를 0.3보다 크게 한다. 이에 의해, 자기 필터의 대역에서의 정합의 악화를 억제할 수 있어, 저손실을 확보할 수 있다. 이상에서, 0.3＜C1/C2＜1.0이 바람직하다. 또한, 자기 필터의 대역에서의 정합의 악화를 한층 억제하기 때문에, 0.5＜C1/C2＜1.0이 한층 바람직하다.

(제3 실시예)

도 18의 (a)는 제3 실시예에 따른 분파기의 회로 구성을 도시한 도면이다. 도 8의 (a)의 제1 실시예에 대하여, 송신용 필터(10a)의 직렬 공진기(S1 내지 S4)에는 인덕터가 접속되어 있지 않다. 또한, 송신용 필터(10a)와 안테나 단자(Ant) 사이에 정합 회로(30a)가 접속된다. 그 밖의 구성은 도 8의 (a)와 동일하므로 설명을 생략한다.

도 18의 (b)는 제3 실시예의 변형예에 따른 분파기의 회로 구성을 도시한 도면이다. 도 8의 (a)의 제1 실시예에 대하여, 수신용 필터(20a)의 직렬 공진기(S1' 내지 S4')에는 인덕터가 접속되어 있지 않다. 또한, 수신용 필터(20a)와 안테나 단자(Ant) 사이에 정합 회로(30b)가 접속된다. 그 밖의 구성은 도 8의 (a)와 동일하므로 설명을 생략한다. 정합 회로(30a 및 30b)는 인덕터나 캐패시터를 사용한 집중 상수 회로, 또는 스트립 라인 또는 마이크로 스트립 라인을 사용한 분포 상수 회로로 형성된다.

제3 실시예 및 그 변형예에 있어서도, 가장 안테나 단자(Ant)측의 직렬 공진기에 인덕터를 병렬로 접속한 래더형 필터에 대하여, 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다. 상대 필터는 래더형 필터 이외의 필터이어도 된다 또한, 정합 회로(30a, 30b)는 상대 대역의 임피던스를 높게 하는 기능이 있으면 정합 회로 이외이어도 된다 이와 같이, 송신용 필터(제1 필터) 및 수신용 필터(제2 필터)의 적어도 한쪽이 병렬 공진기와 복수의 직렬 공진기를 가지며, 복수의 직렬 공진기 중에서 일부의 직렬 공진기에는 인덕터가 병렬로 접속되고, 가장 안테나 단자측의 직렬 공진기는 인덕터가 병렬로 접속된 래더형 필터이어도 된다

(제4 실시예)

도 19는 제4 실시예에 따른 분파기의 회로 구성을 도시한 도면이다. 제4 실시예에 따른 분파기는 도 8의 (a)의 제1 실시예의 회로 구성에 더하여, 수신용 필터(20c)의 수신 단자(Rx)측의 직렬 공진기(S4')에 병렬로 인덕턴스 2.3nH의 인덕터(L4')를 접속한다. 공진기(S4')와 인덕터(L4')에 의해 감쇠극(반공진점)을 송신 대역 근방에 형성한다. 또한, 송신용 필터(10) 및 수신용 필터(20c)에 있어서, Cr1/Cr2=1.0, Ct1/Ct2=0.6으로 하였다. 그 밖의 회로 구성은 도 8의 (a)의 제1 실시예와 동일하므로 설명을 생략한다. 또한, 제4 비교예는 제4 실시예에서 인덕터(L4')를 접속하지 않은 분파기이다.

도 20은 제4 실시예 및 제4 비교예에 따른 분파기의 수신용 필터(20c 및 20) 의 주파수에 대한 감쇠량을 도시한 도면이다. 제4 실시예는 제4 비교예에 대하여, 특히 송신 대역(1920MHz 내지 1980MHz)에 있어서, 감쇠량이 크게 개선되어 있다. 이와 같이, 수신용 필터(20c)(래더형 필터)는 가장 안테나 단자(Ant)측의 직렬 공진기(S1)에 더하여 그 밖의 직렬 공진기의 일부(직렬 공진기(S4'))에도 인덕터(L4')가 병렬로 접속되어 있다. 이와 같이, 분파기를 구성하는 적어도 1개의 래더형 필터에 있어서, 가장 안테나 단자(Ant)측의 직렬 공진기(S1)에 더하여, 인덕터를 다른 직렬 공진기의 일부에 형성해도 된다. 이에 의해, 자기 필터의 상대 대역의 감쇠량을 한층 크게 할 수 있다.

인덕터를 부가하는 직렬 공진기는 수신 단자(Rx)측에 한정되지 않고, 다른 직렬 공진기(S2' 또는 S3')이어도 된다 또한, 수신용 필터(20)에 한정되지 않고 송신측 필터(10)이어도 된다 이들에 있어서도, 동일한 효과가 얻어진다.

제1 내지 제4 실시예에 있어서, 공진기는 탄성 표면파 공진기 또는 압전 박막 공진기를 사용하는 것이 바람직하다. 또한, 직렬 공진기가 4개, 병렬 공진기가 2개인 예를 들었지만, 이것에 한정되는 것은 아니다.

도 9의 래더형 필터인 송신용 필터(10)는 병렬 공진기(P1, P2)와 복수의 직렬 공진기(S1 내지 S4)를 가지며, 복수의 직렬 공진기 중에서 일부의 직렬 공진기(S1)에는 인덕터(L1)가 병렬로 접속되고, 가장 안테나 단자(Ant)에 접속하는 단자측의 직렬 공진기(S1)는 인덕터(L1)가 병렬로 접속되어 있다. 또한, 병렬 공진기(P1 및 P2)와 그라운드 사이에 인덕터(LP1)가 직렬로 접속되어 있다. 이 래더형 필터인 송신용 필터(10)를 분파기에 사용함으로써, 정합 회로가 불필요하게 되어 분파기를 소형화할 수 있으며, 또한 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다.

(제5 실시예)

제5 실시예는 W-CDMA/UMTS 방식(송신 대역: 1920∼1980MHz, 수신 대역: 2110∼2170MHz)에 사용되는 수신용 필터의 예이다. 먼저, 직렬 공진기에 병렬로 인덕터를 접속한 경우의 통과 특성에 대하여 설명한다. 도 21의 (a)와 같이, 공진 주파수가 약 2145MHz이고 정전 용량이 1.31pF인 직렬 공진기(S1')의 회로(A)와, 도 21의 (b)와 같이, 이 직렬 공진기(S1')에 병렬로 3.7nH의 제1 인덕터(L1')를 접속한 회로(B)의 통과 특성의 계산 결과를 도 21의 (c)에 도시한다. 도 21의 (c)를 참조하면, 회로(A)에서는, 직렬 공진기(S1')의 공진점(약 2145MHz)의 고주파측에 반공진점이 형성되어 있다. 한편, 회로(B)에서는, 직렬 공진기(S1')의 공진점의 저주파측에 반공진의 감쇠극이 새롭게 형성된다. 이와 같이, 직렬 공진기(S1')에 제1 인덕터(L1')를 병렬로 접속함으로써, 직렬 공진기(S1')의 저주파측인 약 1960MHz에 감쇠극을 형성할 수 있다.

다음으로, 도 22의 (a) 내지 도 22의 (c)의 필터(A) 내지 필터(C)의 통과 특성을 계산하였다. 도 22의 (a)를 참조하면, 필터(A)는 복수의 직렬 공진기(S1' 내지 S4')와 복수의 병렬 공진기(P1' 및 P2')를 갖는 래더형 필터이다. 직렬 공진기(S1')의 정전 용량은 1.31pF, 직렬 공진기(S1' 내지 S4')의 정전 용량은 1.74pF, 병렬 공진기(P1' 및 P2')의 정전 용량은 2.79pF이다. 도 22의 (b)를 참조하면, 필터(B)는 필터(A)에 더하여, 병렬 공진기(P1' 및 P2')의 그라운드측을 공통으로 접 속하고, 해당 그라운드측과 그라운드 사이에 0.24nH의 제2 인덕터(LP1')가 접속되어 있다. 도 22의 (c)를 참조하면, 필터(C)는 필터(B)에 더하여, 복수의 직렬 공진기(S1 내지 S4)의 일부인 직렬 공진기(S1')에 병렬로 3.7nH의 제1 인덕터(L1')가 접속되어 있다.

도 23은 필터(A) 내지 필터(C)의 통과 특성을 도시한 도면이다. 도 23을 참조하면, 필터(A)에 대하여, 필터(B)는 제2 인덕터(LP1')를 접속함으로써, 통과 대역의 저주파측의 약 1960MHz에 감쇠극이 새롭게 형성된다. 또한, 필터(C)는 필터(B)에 대하여, 제1 인덕터(L1')를 접속함으로써, 약 1960MHz에 감쇠극이 더 형성된다. 또한, 제2 인덕터(LP1') 및 제1 인덕터(L1')를 접속함에 따른 통과 대역에 있어서의 삽입 손실의 열화는 없다. 즉 저손실을 유지하고 있다. 이와 같이, 직렬 공진기(S1')에 제1 인덕터(L1')가 병렬로 접속됨으로써 직렬 공진기(S1')의 공진점보다도 저주파측에 발생하는 반공진의 감쇠극과, 래더형 필터에 있어서 병렬 공진기(P1' 및 P2')가 그라운드측에서 공통 접속된 후에 그라운드와의 사이에 제2 인덕터(LP1')가 직렬로 접속됨으로써 통과 대역보다도 저주파측에 발생하는 감쇠극이 대략 일치하고 있다. 이에 의해, 통과 대역의 저손실을 유지하면서, 수신 필터의 통과 대역의 저주파측의 1920 내지 1980MHz(저지 대역)의 감쇠량을 크게 할 수 있다.

또한, 제1 인덕터(L1')를 접속함에 따라 발생하는 감쇠극과, 제2 인덕터(LP1')를 접속함에 따라 발생하는 감쇠극이 대략 일치해 있다는 것은, 소정의 저지 대역(제5 실시예에서는 송신 대역: 1920 내지 1980MHz)에 있어서, 제2 인덕 터(LP1')를 접속함에 따라 발생하는 감쇠극에 대하여, 제1 인덕터(L1')를 더 접속함으로써, 감쇠극의 감쇠량이 5dB 이상 향상되는 정도로 감쇠극이 일치하는 경우를 말한다. 예를 들면, 제5 실시예에 있어서는, 도 23을 참조하면, 필터(B)의 제2 인덕터(LP1')를 접속한 경우의 저지 대역에서의 감쇠극의 감쇠량은 약 44dB인데 비하여, 필터(C)와 같이, 제1 인덕터(L1')를 더 접속함에 따라 저지 대역에서의 감쇠극의 감쇠량은 약 66dB로 되고, 감쇠량이 5dB 이상 향상되어 있다. 이와 같이, 2개의 감쇠극은 대략 일치해 있다. 한편, 제5 종래 기술에 있어서는, 특허문헌 5의 도 10, 도 11과 같이, 유극용 인덕터를 접속한 것만의 특성(케이스 No.1)과 직렬 공진기에 병렬로 인덕터와 캐패시터를 접속한 특성(케이스 No.2, 3)을 비교하면, 통과 대역의 저주파측의 감쇠량의 개선은 5dB이하이다. 이것은 2개의 감쇠극이 대략 일치하도록 설계되어 있지 않기 때문이다.

(제6 실시예)

제6 실시예는 W-CDMA/UMTS 방식에 사용되는 송신용 필터의 예이다. 먼저, 직렬 공진기에 병렬로 인덕터를 접속한 경우의 통과 특성에 대하여 설명한다. 도 24의 (a)와 같이, 공진 주파수가 약 1960MHz이고 정전 용량이 1.74pF인 직렬 공진기(S1)의 회로(C)와, 도 24의 (b)와 같이, 이 직렬 공진기(S1)에 병렬로 4.6nH의 제1 인덕터(L1)를 접속한 회로(D)의 통과 특성의 계산 결과를 도 24의 (c)에 도시한다. 도 24의 (c)를 참조하면, 회로(C)에서는, 직렬 공진기(S1)의 공진점(약 1960MHz)의 고주파측에 반공진점(약 2020MHz)이 형성되어 있다. 회로(D)에서는, 반공진점의 주파수가 더욱 고주파측으로 시프트되어 약 2140MHz에 반공진점이 형성 되어 있다. 이와 같이, 직렬 공진기(S1)에 제1 인덕터(L1)를 병렬로 접속함으로써, 직렬 공진기(S1)의 반공진점(감쇠극)을 더욱 고주파측에 형성할 수 있다.

도 25의 (a) 내지 도 25의 (c)의 필터(D) 내지 (F)의 통과 특성을 계산하였다. 도 25의 (a)를 참조하면, 필터(D)는 복수의 직렬 공진기(S1 내지 S3)와 복수의 병렬 공진기(P1 및 P2)를 갖는 래더형 필터이다. 직렬 공진기(S1, S2, S3)의 정전 용량은 각각 1.74pF, 1.34pF, 2.67pF, 병렬 공진기(P1 및 P2)의 정전 용량은 1.6pF이다. 도 25의 (b)를 참조하면, 필터(E)는 필터(D)에 더하여, 병렬 공진기(P1 및 P2)의 그라운드측을 공통으로 접속하고, 해당 그라운드측과 그라운드 사이에 1.28nH의 제2 인덕터(LP1)가 접속되어 있다. 도 25의 (c)를 참조하면, 필터(F)는 필터(E)에 더하여, 복수의 직렬 공진기(S1 내지 S3)의 일부인 직렬 공진기(S1)에 병렬로 4.6nH의 제1 인덕터(L1)가 접속되어 있다.

도 26은 필터(D) 내지 필터(F)의 통과 특성을 도시한 도면이다. 도 26을 참조하면, 필터(D)에 대하여, 필터(E)는 제2 인덕터(LP1)를 접속함으로써, 통과 대역의 고주파측의 약 2140MHz에 감쇠극이 형성된다. 또한, 필터(F)는 필터(E)에 대하여, 제1 인덕터(L1)를 접속함으로써, 약 2140MHz에 감쇠극이 더 형성된다. 또한, 제2 인덕터(LP1) 및 제1 인덕터(L1)를 접속함에 따른 통과 대역에 있어서의 삽입 손실의 열화는 없다. 즉 저손실을 유지하고 있다. 이와 같이, 직렬 공진기(S1)에 제1 인덕터(L1)가 병렬로 접속됨에 따라 고주파측으로 시프트된 직렬 공진기(S1)의 반공진의 감쇠극과, 래더형 필터에 있어서 병렬 공진기(P1 및 P2)가 그라운드측에서 공통 접속된 후에 그라운드와의 사이에 제2 인덕터(LP1)가 직렬로 접속됨에 따 라 통과 대역보다도 고주파측에 발생하는 감쇠극이 대략 일치해 있다. 이에 의해, 통과 대역의 저손실을 유지하면서, 송신 필터의 통과 대역의 고주파측의 2110 내지 2170MHz의 감쇠량을 크게 할 수 있다.

또한, 제1 인덕터(L1)를 접속함에 따라 시프트된 감쇠극과, 제2 인덕터(LP1)를 접속함에 따라 발생하는 감쇠극이 대략 일치해 있다는 것은 소정의 저지 대역(제6 실시예에서는 수신 대역: 2110 내지 2170MHz)에 있어서, 제2 인덕터(LP1)를 접속함에 따라 발생하는 감쇠극에 대하여, 제1 인덕터(L1)를 더 접속함으로써, 감쇠극의 감쇠량이 5dB 이상 향상되는 정도로 감쇠극이 일치하는 경우를 말한다. 예를 들면, 제6 실시예에 있어서는, 도 26을 참조하면, 필터(E)의 제2 인덕터(LP1)를 접속한 경우의 저지 대역에서의 감쇠극의 감쇠량은 약 35dB인데 비하여, 필터(F)와 같이, 제1 인덕터(L1)를 더 접속함으로써 저지 대역에서의 감쇠극의 감쇠량은 약 56dB로 되고, 감쇠량이 5dB 이상 향상되어 있다. 이와 같이, 2개의 감쇠극은 대략 일치해 있다. 한편, 제5 종래 기술에 있어서는, 제5 실시예에서 설명한 것과 마찬가지로, 단지 유극용 인덕터를 접속한 특성과 직렬 공진기에 병렬로 인덕터와 캐패시터를 접속한 특성을 비교하면, 통과 대역의 고주파측의 감쇠량의 개선은 5dB 이하이다. 이것은 2개의 감쇠극이 대략 일치하도록 설계되어 있지 않기 때문이다.

제5 실시예 및 제6 실시예는 W-CDMA/UMTS 방식 이외의 용도에도 사용할 수 있다. 그러나, 제5 실시예 및 제6 실시예에 따르면, 제1 인덕터(L1, 또는 L1')와 제2 인덕터(LP1 또는 LP1')에 의해 감쇠극을 형성하기 때문에, 감쇠극을 통과 대역으로부터 떨어져서 형성할 수 있다. 따라서, W-CDMA/UMTS 방식과 같이, 수신 대역 과 송신 대역이 떨어져 있는 경우, 제5 및 제6 실시예를 사용하는 것이 특히 유효하다.

도 27과 같이, 송신용 필터에 있어서, 병렬 공진기(P1 및 P2)에 각각 인덕터(LP2 및 LP3)가 접속된 경우, 약 2140MHz에 감쇠극을 형성하고자 하면, 인덕터(LP2 및 LP3)의 인덕턴스는 각각 4.3nH가 필요하게 된다. 예를 들면, 이 인덕터(LP2 및 LP3)를 패키지 내의 선로 패턴으로 형성하고자 한 경우, 패키지 사이즈의 축소화에 방해가 된다. 또한, 2개의 인덕터간의 전자 결합에 의해 특성이 열화되기 쉽다. 이와 같이, 제2 인덕터는 2이상의 병렬 공진기에 공통으로 접속되는 것이 바람직하다.

도 28의 (a) 내지 도 28의 (b)에 도시한 필터(H 및 I)에 대하여 통과 특성을 계산하였다. 도 28의 (a)에 도시한 필터(H)는 도 25의 (c)의 필터(F)와 동일한 구성이고, 복수의 직렬 공진기(S1 내지 S3) 중에서 1개의 직렬 공진기(S1)에 제1 인덕터(L1)가 병렬로 접속되어 있다. 도 28의 (b)를 참조하면, 필터(H)에 더하여, 직렬 공진기(S2)에 병렬로 9.2nH의 제1 인덕터(L2), 직렬 공진기(S3)에 병렬로 4.6nH의 제1 인덕터(L3)가 각각 접속되어 있다. 이와 같이, 직렬 공진기(S1 내지 S3) 전부에 제1 인덕터(L1 내지 L3)이 병렬로 접속되어 있다.

도 29를 참조하면, 필터(I)는 필터(H)에 비하여 저주파수측(약 1300MHz 이하)에서 감쇠량이 열화되어 있다. 이와 같이, 제1 인덕터(L1 내지 L3)를 직렬 공진기(S1 내지 S3)에 모두 형성하면 저주파측의 감쇠량이 열화되게 된다. 또한, 저지 대역에 감소극을 형성하는데, 큰 인덕터가 다수개 필요하게 되어, 저코스트화, 소형화에는 바람직하지 않다. 특히, 저주파측의 감쇠량의 열화를 억제하기 위해서는, 제1 인덕터는 복수의 직렬 공진기(S1 내지 S3)의 일부에 접속되는 것이 바람직하다. 또한, 필터(H)와 같이, 복수의 직렬 공진기(S1 내지 S3) 중에서 제1 인덕터(L1)가 병렬로 접속되지 않은 직렬 공진기(S2 및 S3)가 2개 이상 있는 것이 더욱 바람직하다.

(제7 실시예)

제7 실시예는 제2 인덕터가 공통적으로 접속되는 병렬 공진기가 래더형 필터가 갖는 복수의 병렬 공진기의 일부의 예이다. 도 30을 참조하면, 제7 실시예에 따른 래더형 필터는 복수의 직렬 공진기(S5 내지 S8) 및 복수의 병렬 공진기(P3 내지 P5)를 갖고 있다. 복수의 직렬 공진기(S5 내지 S8)의 일부인 직렬 공진기(S5)에 병렬로 제1 인덕터(L4)가 접속되어 있다. 병렬 공진기(P3 및 P4)의 그라운드측을 공통으로 접속하고, 해당 그라운드측과 그라운드 사이에 제2 인덕터(LP4)가 접속되어 있다. 또한, 병렬 공진기(P5)의 그라운드측과 그라운드 사이에 인덕터(LP5)가 접속되어 있다. 제1 인덕터(L4) 및 제2 인덕터(LP4)의 인덕턴스는 제1 인덕터(L4)와 제2 인덕터(LP4)에 의한 감쇠극에 의해, 1개의 감쇠극이 형성되도록 설정된다. 바람직하게는, 2개의 감쇠극이 거의 일치하도록 설정된다. 이에 의해, 형성된 감쇠극에서의 감쇠량을 크게 할 수 있다.

제5 실시예 내지 제7 실시예에 있어서, 직렬 공진기 및 병렬 공진기의 수는 임의로 설정할 수 있으며, 또한 제1 인덕터(L1, L1' 또는 L4)를 접속하는 직렬 공진기(S1, S1' 또는 S5')에 한정되지 않고 임의의 직렬 공진기로 할 수 있다. 또 한, 제2 인덕터(LP1, LP1' 또는 LP4)를 접속하는 병렬 공진기는 복수의 병렬 공진기와 공통으로 접속되어 있으면 되고, 제5 실시예 및 제6 실시예와 같이, 래더형 필터를 구성하는 복수의 병렬 공진기 전부이어도 되고, 제7 실시예와 같이 하는 복수의 병렬 공진기의 일부이어도 된다 제2 인덕터를 접속하는 병렬 공진기는 복수의 병렬 공진기 전부와 공통으로 접속하는 경우의 쪽이, 필요한 인덕터의 수와 값을 작게 할 수 있다.

제5 실시예 내지 제7 실시예에 있어서, 제1 인덕터(L1, L1' 또는 L4)와 제2 인덕터(LP1, LP1' 또는 LP4)를 형성함으로써, 도 23 및 도 26에 도시한 바와 같이, 저손실로 저지 대역의 감쇠량을 크게 할 수 있다. 또한, 제2 인덕터(LP1, LP1' 또는 LP4)가 2개 이상의 병렬 공진기에 공통으로 접속되어 있기 때문에 소형화, 저코스트화가 용이해진다. 또한, 제1 인덕터(L1, L1' 또는 L4)가 복수의 직렬 공진기의 일부에 접속되어 있기 때문에, 도 29에 도시한 바와 같이 저주파측의 광대역에 있어서의 감쇠량의 악화를 억제할 수 있다.

(제8 실시예)

제8 실시예는 직렬 공진기 또는 병렬 공진기의 적어도 1개가 복수의 공진기로 분할되어 서로 직렬 접속 또는 병렬 접속되어 있는 예이다. 도 31의 (a)를 참조하면, 제6 실시예의 필터(F)에 대하여, 직렬 공진기(S1)가 2개의 공진기로 분할되고, 2개의 공진기가 서로 직렬 접속되어 있다. 도 31의 (b)를 참조하면, 제6 실시예의 필터(F)에 대하여, 직렬 공진기(S1)가 2개의 공진기로 분할되고, 2개의 공진기가 서로 병렬 접속되어 있다. 도 31의 (c)를 참조하면, 제6 실시예의 필터(F) 에 대하여, 병렬 공진기(P1)가 2개의 공진기로 분할되고, 2개의 공진기가 서로 직렬 접속되어 있다. 도 31의 (d)를 참조하면, 제6 실시예의 필터(F)에 대하여, 병렬 공진기(P1)가 2개의 공진기로 분할되고, 2개의 공진기가 서로 병렬 접속되어 있다.

제8 실시예에 따르면, 내전력성, 상호 변조 왜곡(IMD: Inter Moduration Distortion) 등의 선형성을 향상시킬 수 있다. 분할된 2개의 공진기는 분할 전의 1개의 공진기와 정전 용량이 불변인 것이 바람직하다. 또한, 분할하는 공진기는 직렬 공진기(S1), 병렬 공진기(P1)에 한정되지 않고, 임의의 직렬 공진기 및 병렬 공진기로 할 수 있다. 또한, 복수의 직렬 공진기 및 병렬 공진기를 분할해도 된다

(제9 실시예)

제9 실시예는 제5 실시예의 필터(C)를 적층 패키지에 실장한 예이다. 도 32는 3.7nH의 제1 인덕터(L1')로서 사용하는 집적형 수동 소자 IPD(Integrated Passive Device) 칩(119)의 평면도이다. 예를 들면, 석영 등의 절연성 또는 반도체의 기판(80) 위에, 제1 인덕터로서 스파이럴 코일(82)이 예를 들면 구리 등의 저저항 금속을 사용하여 형성된다. 스파이럴 코일(82)의 양단은 패드(82)에 접속된다. 패드(84)에는 페이스 다운 실장을 위한 범프(86)가 형성된다. 스파이럴 코일(82)이 접속되어 있지 않은 패드(84)에도 더미 범프(88)가 형성된다. 더미 범프(88)는 전기적 접속을 목적으로 하지 않지만, 기계적 접속을 목적으로 하는 범프이다. 범프(86) 및 더미 범프(88)는 예를 들면 금속으로 형성된다.

도 33은 직렬 공진기(S1' 내지 S4') 및 병렬 공진기(P1' 및 P2')를 형성한 필터 칩(118)의 평면도이다. 또한, 압전막(94) 아래의 하부 전극(92)은 외주를 파선으로 나타내고 있다. 도 33을 참조하면, 예를 들면 실리콘 기판(90) 위에, 하부 전극(92), 압전막(94) 및 상부 전극(96)이 적층되어 형성된다. 하부 전극(92) 및 상부 전극(96)에는 페이스 다운 실장을 위한 범프(98)가 형성된다. 압전막(94)을 사이에 두고 상부 전극(96)과 하부 전극(92)이 대향하는 영역이 공진부(99)이다. 하부 전극(92) 및 상부 전극(96)은 예를 들면 Ru, Mo, W, Pt 등의 금속막으로 형성된다. 압전막(94)은 예를 들면 AlN, ZnO 등의 압전막으로 형성된다. 이와 같은 압전 박막 공진기의 공진 주파수는 하부 전극(92), 압전막(94) 및 상부 전극(96)의 두께와 두께 방향의 세로 진동의 전파 속도에 따라 설정할 수 있다.

도 34의 (a) 및 도 34의 (b)는 IPD 칩(119) 및 필터 칩(118)을 적층 패키지(110)에 실장한 도면이다. 도 34의 (a)는 제9 실시예에 따른 필터의 평면도(캡(117)은 도시하지 않음)이다. 적층 패키지(110)의 베이스층(112)의 표면(다이 어태치면)에 IPD 칩(119) 및 필터 칩(118)이 페이스 다운 실장되어 있다. 도 34의 (b)는 도 34의 (a)의 A-A 단면도이다. 적층 패키지(110)는 예를 들면 세라믹으로 이루어지는 절연층인 캐비티층(113), 베이스층(112 및 111)이 적층되어 형성되어 있다. 캐비티층(113) 위에는 금속제의 캡(117)(메탈 리드)이 밀착되고, 필터 칩(118) 및 IPD 칩(119)을 기밀 봉지하는 캐비티를 형성한다. 필터 칩(118) 및 IPD 칩(119)은 베이스층(112)의 표면에 범프(112)를 사용하여 페이스 다운 실장된다.

베이스층(112 및 111)의 표면에는 도전성의 선로 패턴(115)이 형성되어 있 다. 베이스층(111)의 이면에는 도전성의 풋 패드(114)가 형성된다. 베이스층(111) 표면의 선로 패턴(115)과 베이스층(112) 표면의 선로 패턴(115)은 베이스층(112)을 관통하는 도전성 재료가 매립된 비아(109)에 의해 전기적으로 접속된다. 마찬가지로, 베이스층(111)의 표면의 선로 패턴(115)과 풋 패드(114)는 베이스층(111)을 관통하는 비아(109)에 의해 접속된다. 풋 패드(114)와 필터 칩(118) 및 IPD 칩(119)은 비아(109) 및 선로 패턴(115)을 통하여 접속된다. 0.24nH의 제2 인덕터(LP1')는 베이스층(112) 표면의 선로 패턴(115), 베이스층(112)을 관통하는 비아(109), 베이스층(111) 표면의 선로 패턴(115), 베이스층(111)을 관통하는 비아(109)를 사용하여 형성된다.

제9 실시예에서는, 제1 인덕터(L1')를 IPS 칩(119)으로 형성한다. IPD 칩(119)으로 형성된 인덕터는 Q가 높고, 아울러 소형, 박형화할 수 있다. 따라서, IPD 칩(119)을 사용함으로써 고성능화 및 소형화가 가능한 필터를 제공할 수 있다. 제1 인덕터(L1')는 IPD 칩(119) 이외에도 칩 인덕터를 사용할 수 있다. 칩 인덕터는 적층 패키지(110)의 베이스층(112)의 표면에 실장해도 되지만, 적층 패키지(110)의 외측에 형성해도 된다 칩 인덕터는 Q가 높고 코스트가 낮다. 따라서, 칩 인덕터를 사용함으로써 고성능 및 저코스트의 필터를 제공할 수 있다.

제2 인덕터(LP1')로서, 적층 패키지(110)(실장부)에 형성된 선로 패턴(115) 및 비아(109)를 사용하기 때문에, 소형화, 저코스트화가 가능한 필터를 제공할 수 있다. 또한, 제9 실시예에서는, 실장부로서 적층 패키지(110)를 예로 들어 설명하였으나, 실장부는 필터 칩(118) 및 IPD 칩(119)을 실장하는 기능을 갖고 있어도 되 고, 적층 기판 등의 기판을 사용할 수도 있다.

직렬 공진기(S1' 내지 S4') 및 병렬 공진기(P1' 및 P2')로서 압전 박막 공진기를 사용한 예를 들었지만, 압전 박막 공진기로서는, 도 1의 (a) 또는 도 1의 (b)에서 도시한 것을 사용할 수 있다. 또한, 도 2에 도시한 탄성 표면파 공진기를 사용할 수도 있다. 또한 탄성 경계파 공진기를 사용할 수도 있다. 이들 공진기는 Q가 높고 소형화, 저코스트화가 가능하다. 따라서, 이들을 사용함으로써 고성능, 소형 및 저코스트의 필터를 제공할 수 있다.

도 35의 (a) 및 도 35의 (b)가 탄성 경계파 공진기를 도시한 도면이다. 도 35의 (a)의 평면도와 같이, 압전 기판(100) 위에 IDT 및 IDT의 양측에 반사기(R0)가 형성되어 있다. IDT에는 출력 단자(Out), 입력 단자(In)인 입출력 패드(108)가 접속되어 있다. 도 35의 (b)는 도 35의 (a)의 A-A 단면도이다. 압전 기판(100) 위에 예를 들면 구리로 이루어지는 전극(102)이 형성되고, 전극(102) 위에 2종류의 절연막으로서 예를 들면 산화 실리콘막(104) 및 산화 알루미늄막(106)이 형성되어 있다. 공진 주파수는 탄성 표면파 공진기와 마찬가지로, 탄성파의 전파 속도와 전극(102)의 주기에 따라 설정할 수 있다.

(제10 실시예)

제10 실시예는 제5 실시예 내지 제9 실시예의 필터를 사용하여, 분파기를 형성한 예이다. 도 36은 제5 실시예의 필터(C)를 수신용 필터(20), 제6 실시예의 필터(F)를 송신용 필터(10)에 사용한 분파기의 회로도이다. 송신용 필터(10)가 공통 단자(Ant)와 송신 단자(Tx) 사이, 수신용 필터(20)가 공통 단자(Ant)와 수신 단 자(Rx) 사이에 접속된다. 도 37은 제10 실시예의 송신용 필터(10) 및 수신용 필터(20)의 통과 특성을 도시한 도면이다. 제10 실시예는 도 36의 구성에 한정되지 않고, 공통 단자(Ant)에 접속되는 2개의 필터(10, 20)를 구비하고, 2개의 필터(10, 20)의 적어도 한쪽을 제5 내지 제9 실시예 중의 어느 하나의 필터로 할 수 있다. 이에 의해, 분파기에 있어서, 제5 실시예 내지 제9 실시예의 필터와 동일한 효과를 발휘할 수 있다.

2개의 필터(10, 20) 중에서 고주파측의 필터인 수신용 필터(20)를 제5 실시예의 필터(C)로 할 수 있다. 이에 의해, 수신용 필터(20)의 통과 대역의 저주파측에 위치하는 다른 1개의 필터인 송신용 필터(10)의 통과 대역에서의 수신용 필터(20)의 감쇠량을 크게 할 수 있다. 또한, 2개의 필터(10, 20) 중에서 저주파측의 필터인 송신용 필터(10)를 제6 실시예의 필터(F)로 할 수 있다. 이에 의해, 송신용 필터(10)의 통과 대역의 고주파측에 위치하는 다른 1개의 필터인 수신용 필터(20)의 통과 대역에서의 송신용 필터(10)의 감쇠량을 크게 할 수 있다. 특히, 도 37과 같이, 송신용 필터(10)와 수신용 필터(20)의 통과 대역의 베이스가 중첩되지 않는 정도로 통과 영역이 떨어져 있는 경우, 상대 대역에 감쇠극을 형성할 수 있기 때문에 유효하다.

또한, 제1 실시예와 같이, 2개의 필터(10, 20) 중에서 어느 한쪽의 래더형 필터에 있어서, 가장 공통 단자(Ant)측의 공진기는 직렬 공진기(S1 또는 S1')이고, 직렬 공진기(S1 또는 S1')에 병렬로 제1 인덕터(L1 또는 L1')가 접속되어 있는 구성으로 할 수 있다. 또한, 2개의 필터(10, 20)는 모두 래더형 필터이고, 가장 공 통 단자(Ant)측의 공진기 모두는 직렬 공진기(S1 및 S1')이고, 직렬 공진기(S1 및 S1')에 병렬로 제1 인덕터(L1 및 L1')가 접속되어 있는 구성으로 할 수 있다. 이들 구성에 따르면, 제1 실시예와 마찬가지로, 정합 회로를 불필요하게 할 수도 있다. 따라서, 분파기를 소형화할 수 있다. 또한, 필터의 대역내 손실을 작게 상대 대역의 감쇠량을 크게 할 수 있다,

(제11 실시예)

제10 실시예의 분파기를 적층 패키지를 사용하여 형성한 경우의 과제에 대하여 설명한다. 제9 실시예의 도 34의 (b)를 사용하여 설명한 바와 같이, 제2 인덕터(LP1 및 LP1')은 적층 패키지(110)의 선로 패턴(115) 및 비아(109)에 의해 형성된다. 적층 패키지(110)의 베이스층(111, 112)에는 제2 인덕터(LP1 및 LP1') 이외에도, 필터 칩(118)이나 IPD 칩(119)을 접속하는 선로 패턴(115), 비아(109), 풋 패드(114)가 형성된다. 이들은 신호선 또는 그라운드선으로서 사용된다. 그 결과, 공통 단자(Ant)에는 기생 용량이 부가되고, 공통 단자(Ant)로부터 각 필터를 본 임피던스가 용량성측으로 시프트되게 된다. 이로 인해, 정합이 악화되게 된다.

도 38은 제11 실시예에 따른 분파기의 회로도이다. 정합 회로(30c)로서 7nH의 제3 인덕터(LA1)가 공통 단자(Ant)와 그라운드 사이에 접속되어 있다. 그 밖의 구성은 제10 실시예의 도 36과 동일하다. 도 39의 (a)는 제10 실시예와 제11 실시예의 공통 단자(Ant)로부터 필터를 본 임피던스를 도시한 스미스차트이다. 도 39의 (a)와 같이, 제10 실시예에 있어서는, 임피던스 특성이 용량성측으로 시프트되어 있지만, 제11 실시예는 제10 실시예에 비하여 화살표와 같이 임피던스가 유도성 측으로 시프트되어 개선되어 있다. 도 39의 (b)는 송신용 필터(10) 및 수신용 필터(20)의 통과 대역의 확대도이다. 제11 실시예는 공통 단자로부터 각 필터(10, 20)를 본 임피던스가 개선되어 있기 때문에, 도 39의 (b)와 같이 통과 대역의 삽입 손실이 개선된다.

또한, 정합 회로(30c)는 하이 패스 필터(HPF)이기 때문에, 특히 저주파측인 DC 근방의 감쇠량을 개선할 수 있다. 예를 들면, 제10 실시예 및 제11 실시예의 100MHz에서의 감쇠량은 각각 약 35dB 및 약 55dB이다. 이와 같이, 공통 단자(Ant)와 2개의 필터(10, 20) 중에서 적어도 한쪽 사이에 하이 패스 필터로서 기능하는 정합 회로(30c)를 형성하는 것이 바람직하다. 이에 의해, 정합 회로를 부가한 필터(10 또는 20)의 DC 근방의 감쇠량을 크게 할 수 있다.

또한, 제11 실시예와 같이 정합 회로(30c)를 1개의 제3 인덕터(LA1)로 형성할 수 있기 때문에, 저손실, 소형화, 저코스트화가 가능해진다. 제11 실시예에 있어서는, 제2 실시예와 같이, 제1 인덕터(L1)(또는 L1')가 병렬로 접속된 가장 공통 단자(Ant)측의 직렬 공진기(S1)(또는 S1')의 정전 용량을 다른 직렬 공진기(S2 및 S3)(또는 S2' 내지 S4')보다 작게 하는 것이 바람직하다. 이에 의해, 공통 단자(Ant)측에서 본 임피던스의 정합을 취하기 쉽게 할 수 있다. 하이 패스 필터로서 기능하는 정합 회로(30c)로서는 제11 실시예의 예에 한정되지 않는다. 예를 들면, 직렬로 캐패시터, 병렬로 인덕터를 각각 1개 이상 형성한 정합 회로도 사용할 수 있다.

(제12 실시예)

제12 실시예는 제11 실시예를 적층 패키지에 실장한 예이다. 도 40의 (a)는 제12 실시예에 따른 분파기의 상면도(캡은 도시하지 않음)이고, 도 40의 (b)는 도 40의 (a)의 A-A 단면도이다. 적층 패키지(110)의 베이스층(112)의 표면에 IPD 칩(130), 송신용 필터 칩(124) 및 수신용 필터 칩(123)이 페이스 다운 실장되어 있다. 그 밖의 구성은 도 34와 동일하므로 설명을 생략한다.

도 41은 도 38에 적층 패키지에 형성된 선로 패턴과의 대응을 도시한 도면이다. 송신용 필터(10)의 직렬 공진기(S1 내지 S3) 및 병렬 공진기(P1 및 P2)가 송신용 필터 칩(124)에 형성되고, 수신용 필터(20)의 직렬 공진기(S1' 내지 S4') 및 병렬 공진기(P1' 및 P2')가 수신용 필터 칩(123)에 형성되어 있다. 또한, 송신용 필터(10)의 제1 인덕터(L1), 수신용 필터(20)의 제1 인덕터(L1') 및 제3 인덕터(LA1)가 IPD 칩(130)에 형성되어 있다. 공통 단자(Ant)와 송신용 필터(10) 및 수신용 필터(20)를 접속하는 공통 선로(LA), 송신용 필터(10)와 송신 단자(Tx)를 접속하는 송신 선로(LT), 수신용 필터(20)와 수신 단자(Rx)를 접속하는 수신 선로(LR), 제2 인덕터(LP1, LP1')를 구성하는 인덕터 선로(LLT, LLR), 정합 회로(30c)의 제3 인덕터(LA1)와 그라운드를 접속하는 정합 인덕터 그라운드 선로(LLA), 제1 인덕터(L1, L1')로부터의 인출선인 각각 인출 선로(LST, LSR)에 형성되어 있다.

도 42의 (a) 내지 도 42의 (d)를 사용하여 제12 실시예에 따른 분파기인 분파기(a)의 적층 패키지(110)의 각 적층의 구성에 대하여 설명한다. 도면에서, 흑색으로 도시한 패턴은 도전성의 패턴이다. 도 42의 (a)를 참조하면, 캐비티 층(113)에는 캐비티를 형성하는 공동이 형성되고, 공동 위에 도전성의 캡(117)(도시하지 않음)이 탑재된다. 캡(117)을 탑재하는 면에는 도전성의 실 링크(122)가 형성된다.

도 42의 (b)를 참조하면, 베이스층(112)의 표면(다이 어태치면)에는 금속 등의 도전성 재료로 형성된 선로 패턴, 범프(121)가 접속되는 범프 패드(BM), 도체를 매립한 비아(VIA) 등의 도전성 패턴이 형성되어 있다. 그리고, 각 칩(123, 124, 130)의 패드와 베이스층(112)의 표면의 범프 패드(BM)가 범프(121)에 의해 전기적으로 결합된다. 비아(VIA)는 베이스층(111, 112)을 관통하고 비아(VIA) 내부는 금속 등의 도체로 매립되어 있다. 선로 패턴은 범프 패드(BM) 또는 비아(VIA) 상호간을 접속하기 위한 도전성 패턴이다. 베이스층(112)의 표면에 실장되는 수신용 필터 칩(123), 송신용 필터 칩(124) 및 IPD 칩(130)은 점선으로 나타내었다. 도 42의 (c)를 참조하면, 베이스층(111)의 표면에는 베이스층(112)의 표면과 마찬가지로, 선로 패턴 및 비아(VIA)가 형성되어 있다. 도 42의 (d)는 베이스층(111)의 이면을 표면에서부터 투시한 도면이다. 도 42의 (d)를 참조하면, 베이스층(111)의 이면에는 도전 재료로 이루어지는 풋 패드로서 공통 단자(Ant)인 공통 풋 패드(FA), 송신 단자(Tx)인 송신 풋 패드(FT), 수신 단자(Rx)인 수신 풋 패드(FR) 및 그라운드 단자인 그라운드 풋 패드(FG)가 형성되어 있다.

도 42의 (a) 내지 도 42의 (d) 및 도 40을 참조하면, 공통 풋 패드(FA)는 베이스층(111, 112)에 형성된 비아(VIA)를 통하여, 베이스층(112)에 형성된 공통 선로(LA)에 접속된다. 공통 선로(LA)는 IPD 칩(130)의 제1 인덕터(L1, L1') 및 제3 인덕터(LA1)의 일단, 송신용 필터 칩(124)에 형성된 직렬 공진기(S1)의 일단, 수신용 필터 칩(123)에 형성된 직렬 공진기(S1')의 일단에 접속된다. 제1 인덕터(L1)의 타단, 제1 인덕터(L1')의 타단은 각각 베이스층(112)에 형성된 인출 선로(LST 및 LSR)를 통해, 각각 송신용 필터 칩(124)에 형성된 직렬 공진기(S1)의 타단 및 수신용 필터 칩(123)에 형성된 직렬 공진기(S1')의 타단에 접속된다. 이에 의해, 직렬 공진기(S1 및 S1')에 각각 병렬로 제1 인덕터(L1 및 L1')가 접속된다. 제3 인덕터(LA1)의 타단은 베이스층(112)에 형성된 정합 인덕터 그라운드 선로(LLA), 베이스층(111, 112)에 형성된 비아(VIA)를 통하여 그라운드 풋 패드(FG)에 접속된다. 이에 의해, 제3 인덕터(LA1)는 공통 단자(Ant)와 그라운드 사이에 접속된다.

송신용 필터(10)의 직렬 공진기(S3)는 베이스층(112)에 형성된 송신 선로(LT), 베이스층(111, 112)에 형성된 비아(VIA)를 통하여 송신 풋 패드(FT)에 접속된다. 송신용 필터(10)의 병렬 공진기(P1 및 P2)의 그라운드측은 송신용 필처 칩(124) 내에서 공통으로 접속되고, 베이스층(112)에 형성된 인덕터 선로(LLT1) 및 비아(VIA), 베이스층(111)에 형성된 인덕터 선로(LLT2) 및 비아(VIA)를 통하여 그라운드 풋 패드(FG)에 접속된다. 인덕터 선로(LLT1 및 LLT2)는 제2 인덕터(LP1)를 구성한다. 이에 의해,제2 인덕터(LP1)는 병렬 공진기(P1 및 P2)의 그라운드측과 그라운드 사이에 접속된다.

수신용 필터(20)의 직렬 공진기(S4')는 베이스층(112)에 형성된 수신 선로(LR), 베이스층(111, 112)에 형성된 비아(VIA)를 통해 수신 풋 패드(FR)에 접속된다. 수신용 필터(20)의 병렬 공진기(P1' 및 P2')의 그라운드측은 수신용 필터 칩(123) 내에서 공통으로 접속되고, 베이스층(112)에 형성된 인덕터 선로(LLR) 및 베이스층(111, 112)에 형성된 비아(VIA)를 통하여 그라운드 풋 패드(FG)에 접속된다. 인덕터 선로(LLR)는 제2 인덕터(LP1')를 구성한다. 이에 의해, 제2 인덕터(LP1')는 병렬 공진기(P1' 및 P2')의 그라운드측과 그라운드 사이에 접속된다.

도 43의 (a) 및 도 43의 (b)는 제12 실시예에 따른 분파기(b)의 베이스층(112, 111)의 표면을 도시한 도면이다. 도 42의 (b) 및 도 42의 (c)에 도시한 분파기(a)의 베이스층(112, 111)의 표면에 비하여, 수신용 필터(20)에 대응한 인덕터 선로(LLR1 및 LLR2)가, 공통 선로(LA)와 수신 선로(LR) 사이의 베이스층(112, 111) 위에 형성되어 있다. 또한, 인덕터 선로(LLR1 및 LLR2)는 수신 선로(LR)와 송신 선로(LT) 사이의 베이스층(112, 111) 위에 형성되어 있다. 또한, 인덕터 선로(LLR1 및 LLR2)는 베이스층(111)의 이면에 형성된 2부위의 그라운드 풋 패드(FG)에 접속되어 있다. 그 밖의 구성은 분파기(a)와 동일하다.

분파기(b)는 분파기(a)에 대하여, 적층 패키지(110)내의 전자 결합 성분을 저감할 수 있다. 수신용 필터(20)의 인덕터 선로(LLR)와 송신 선로(LT)의 전자 결합은 분파기(a) 및 분파기(b)에 있어서 각각 2.6% 및 0.4%이고, 인덕터 선로(LLR)와 공통 선로(LA)의 전자 결합은 분파기(a) 및 분파기(b)에 있어서 각각 4.5% 및 2.9%이다. 또한, 수신 선로(LR)와 공통 선로(LA)의 교락 용량은 분파기(a) 및 분파기(b)에 있어서 각각 2.7fF 및 0.9fF이다. 도 44는 분파기(a) 및 분파기(b)의 통과 특성을 도시한 도면이다. 수신용 필터(20)의 송신 대역에서의 감쇠량을 분파기(b)에서 크게 개선할 수 있다.

제12 실시예에 따르면, 인덕터 선로(LLR 또는 LLT)를 대응하는 수신 선로(LR) 또는 송신 선로(LT)의 한쪽과, 공통 선로(LA) 사이에 형성함으로서, 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 저감하여, 대응하는 필터의 상대 대역에서의 감쇠량을 크게 할 수 있다. 또한, 인덕터 선로(LLR 또는 LLT)는 대응하는 수신 선로(LR) 또는 송신 선로(LT)의 한쪽과 수신 선로(LR) 또는 송신 선로(LT)의 다른쪽 사이에 형성되어 있을 수도 있다. 이에 의해, 송신 선로(LT)와 수신 선로(LR) 사이의 전자 결합 또는 교락 용량을 저감할 수 있어, 대응하는 필터의 상대 대역에서의 감쇠량을 크게 할 수 있다.

또한, 인덕터 선로(LLR 또는 LLT)는 적층 패키지(110)의 복수의 층(베이스층(111, 112))에 형성하는 것이 바람직하다. 이에 의해, 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 한층 저감할 수 있다. 또한, 인덕터 선로(LLR 또는 LLT)는 적층 패키지(110)에 형성되고, 그라운드를 접속하기 위한 복수의 그라운드 풋 패드(FG)에 접속되는 것이 바람직하다. 이에 의해, 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 한층 저감할 수 있다.

인덕터 선로(LLR)를 수신 선로(LR)와 공통 선로(LA) 사이에 형성하는 경우에는 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 저감하도록 형성하는 것이 바람직하 다. 예를 들면, 적어도 수신 선로(LR) 위의 임의의 점과 공통 선로(LA) 위의 임의의 점을 잇는 임의의 직선 위의 일부에 인덕터 선로(LLR)를 형성함으로써, 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 저감할 수 있다. 또한, 수신 선로(LR) 위의 임의의 점과 공통 선로(LA) 위의 임의의 점을 잇는 모든 직선 위에 인덕터 선로(LLR)를 형성하는 것이 바람직하다. 이에 의해, 인덕터 선로(LLR)와 송신 선로(LT) 및 공통 선로(LA) 사이의 전자 결합 및 수신 선로(LR)와 공통 선로(LA) 사이의 교락 용량을 한층 저감할 수 있다. 또한, 인덕터 선로(LLR)가, 수신 선로(LR)와 송신 선로(LT) 사이에 형성되는 경우, 인덕터 선로(LLT)가 송신 선로(LT)와 공통 선로(LA) 사이에 형성되는 경우에 대해서도 마찬가지이다.

제12 실시예에서는, 제1 인덕터(L1, L1'), 제3 인덕터(LA1)는 IPD 칩(130) 이외에도 칩 인덕터를 사용할 수도 있다. 칩 인덕터는 적층 패키지(110)의 베이스층(112)의 표면에 실장해도 되지만, 적층 패키지(110)의 외측에 형성해도 된다 또한, 제12 실시예에서는, 실장부로서 적층 패키지(110)를 예로 들어 설명하였지만, 실장부는 수신용 필터 칩(123) 또는 송신용 필터 칩(124)을 실장하는 기능을 가지고 있어도 되고, 적층 기판 등의 기판으로 할 수도 있다.

(제13 실시예)

제13 실시예는 로우 패스 필터의 기능을 갖는 정합 회로를 사용한 예이다. 도 45는 제11 실시예의 도 36에 대하여, 정합 회로(30d)로서 공통 단자(Ant)에 π형의 C-L-C 회로를 형성하고 있다. 즉 공통 단자(Ant)와 송신용 필터(10) 및 수신 용 필터(20) 사이에 직렬로 3.6nH의 인덕터(LB1), 인덕터(LB1)의 공통 단자(Ant)측에 병렬로 1.1pF의 캐패시터(CB1), 송신용 필터(10) 및 수신용 필터(20)측에 병렬로 0.7pF의 캐패시터(CB2)를 접속한다. 인덕터(LB1), 캐패시터(CB1 및 CB2)는 제1 인덕터(L1 및 L1')와 동일한 IPD로 형성할 수 있다. 그 밖의 구성은 제11 실시예의 도 36과 동일하다. 도 46은 IPD에 형성한 캐패시터의 예를 도시한 단면도이다. 석영 등의 기판(125) 위에 하부 전극(126), 예를 들면 산화 실리콘막 등의 유전체막(127), 상부 전극(128)을 적층하여 캐패시터를 형성한다. 캐패시터는 단자(129)에 접속된다.

도 47의 (a)는 제10 실시예와 제13 실시예의 공통 단자(Ant)로부터 필터를 본 임피던스를 도시한 스미스차트이다. 도 47의 (a)와 같이, 제10 실시예에 있어서는, 임피던스 특성을 용량성측으로 시프트하고 있지만, 제13 실시예는 제10 실시예에 비하여 화살표와 같이 임피던스가 유도성측으로 시프트되어 개선되어 있다. 도 47의 (b)는 송신용 필터(10) 및 수신용 필터(20)의 통과 대역의 확대도이다. 제13 실시예는 공통 단자로부터 각 필터(10, 20)를 본 임피던스가 개선되어 있기 때문에, 도 47의 (b)와 같이, 통과 대역의 삽입 손실이 개선된다. 여기서, 제13 실시예와 같이, π형의 C-L-C 회로의 공통 단자(Ant)측의 캐패시터(CB1)가 용량값을 다른쪽의 캐패시터(CB2)보다 크게 하는 것이 바람직하다. 이에 의해, 정합 회로(30d)의 정합을 용이하게 맞출 수 있다. 따라서, 한층 저손실로 고조파의 감쇠량을 한층 크게 할 수 있다.

도 47의 (c)는 송신용 필터(10)의 광대역의 통과 특성을 도시한 도면이다. 제13 실시예는 고주파측에 있어서 감쇠량이 크게 되어 있다. 이것은 정합 회로(30d)가 로우 패스 필터(LPF)의 기능을 갖기 때문이다. 고주파측의 감쇠량을 크게 할 수 있기 때문에 고조파의 감쇠량을 개선할 수 있다. 이와 같이, 공통 단자(Ant)와 2개의 필터(10, 20) 중에서 적어도 한쪽 사이에 로우 패스 필터로서 기능하는 정합 회로(30d)를 형성하는 것이 바람직하다. 이에 의해, 정합 회로를 부가한 필터(10) 또는 (20)의 고조파의 감쇠량을 억제할 수 있다.

로우 패스 필터로서 기능하는 정합 회로(30d)로서는 제13 실시예의 예에 한정되지 않는다. 예를 들면, 직렬로 인덕터, 병렬로 캐패시터를 각각 1개 이상 형성한 정합 회로도 사용할 수 있다. 그러나, 저손실화, 저코스트화를 위해서는, 소자의 수가 적은 쪽이 바람직하다. 따라서, π형의 C-L-C 회로 이외에, C-L 회로, 즉 공통 단자(Ant)와 송신용 필터(10) 및 수신용 필터(20) 사이에 직렬로 인덕터, 인덕터의 공통 단자(Ant)측에 병렬로 캐패시터를 접속한 회로, L-C 회로, 즉 공통 단자(Ant)와 송신용 필터(10) 및 수신용 필터(20) 사이에 직렬로 인덕터, 인덕터의 필터측에 병렬로 캐패시터를 접속한 회로를 사용하는 것이 바람직하다.

제11 실시예 내지 제13 실시예에 있어서, 제3 인덕터(LA1), 인덕터(LB1), 캐패시터(CB1, CB2) 등의 정합 회로(30c, 30d)를 구성하는 인덕터 및 캐패시터는 IPD를 사용할 수 있다. 이에 의해, 고성능 및 소형화가 가능한 분파기를 제공할 수 있다. 또한, 상기 인덕터 또는 캐패시터는 칩 인덕터 또는 칩 캐패시터 등의 칩 소자를 사용할 수 있다. 이와 같이 칩 소자를 사용함으로써 고성능 및 저코스트의 분파기를 제공할 수 있다.

(제14 실시예)

제14 실시예는 수신용 필터가 불평형형 더블 모드형 필터를 갖는 예이다. 도 48은 제14 실시예에 따른 분파기의 회로도이다. 제11 실시예의 도 36에 비하여 수신용 필터(20d)가 공통 단자(Ant)측에 병렬로 제1 인덕터(LW1')를 접속한 직렬 공진기(SW1')와, 직렬 공진기(SW1')와 수신 단자(Rx) 사이에 접속된 불평형형 더블 모드형 필터(22)가 형성되어 있다.

도 49는 불평형형 더블 모드형 필터(22)의 평면도이다. 불평형형 더블 모드형 필터(22)는 탄성 표면파 소자로 구성된다. 반사기(R0)의 사이에 2개의 출력 IDT(OutIDT), 출력 IDT의 사이에 1개의 입력 IDT(InIDT)가 형성되어 있다. 2개의 출력 IDT(OutIDT)의 출력은 동위상이고 공통으로 접속되고 출력 단자(Out)에 접속된다. 입력 IDT(InIDT)의 입력은 입력 단자(In)에 접속된다. 도 48에 있어서, 불평형형 더블 모드형 필터(22)의 입력 단자(In)가 직렬 공진기(SW1')에 접속되고, 출력 단자(Out)가 수신 단자(Rx)에 접속된다. 불평형형 더블 모드형 필터(22)를 수신용 필터(20)에 사용함으로써, 광대역에 걸쳐서 감쇠량을 크게 확보할 수 있다.

(제15 실시예)

제15 실시예는 수신용 필터가 평형형 더블 모드형 필터를 갖는 예이다. 도 50은 제15 실시예에 따른 분파기의 회로도이다. 제14 실시예의 도 48에 비하여 불평형형 더블 모드형 필터(22) 대신에, 평형형 더블 모드형 필터(23)가 사용되고, 수신 단자(Rx1 및 Rx2)가 형성되어 있다. 그 밖의 구성은 제14 실시예의 도 48과 동일하므로 설명을 생략한다.

도 51은 평형형 더블 모드형 필터(23)의 평면도이다. 제14 실시예의 도 49의 불평형형 더블 모드형 필터(22)에 대하여, 2개의 출력 IDT(OutIDT)는 위상이 반전되는 신호를 출력한다. 2개의 출력 IDT(OutIDT)의 출력은 각각 출력 단자(Out1 및 Out2)에 접속되어 있다. 그 밖의 구성은 도 49와 동일하므로 설명을 생략한다. 도 50에 있어서, 평형형 더블 모드형 필터(23)의 출력 단자(Out1 및 Out2)는 각각 수신 단자(Rx1 및 Rx2)에 접속된다. 이에 의해, 출력 단자(Out1 및 Out2)로부터 출력되는 위상이 반전된 신호를 수신 단자(Rx1 및 Rx2)에 출력할 수 있다.

최근의 휴대 전화 단말에서는, 고주파 회로에 있어서의 커먼 모드 노이즈를 억제하기 위하여, 수신계의 신호는 차동형의 것이 사용되는 경우가 많다. 이 경우, 수신계의 고주파 디바이스인 로우 노이즈 앰프나 믹서도 차동형(평형형)의 것이 사용된다. 이로 인해, 불평형형의 분파기를 사용하면, 위상을 반전하기 위한 발룬(balun)이 필요하게 된다. 제15 실시예에 따르면, 분파기의 수신 단자(Rx1 및 Rx2)로부터 위상이 반전된 신호를 출력하기 때문에, 발룬이 불필요하게 된다. 따라서, 수신계 회로의 소형화, 저코스트화가 가능해진다.

제14 실시예 및 제15 실시예에 따른 분파기에, 제11 실시예 및 제13 실시예의 하이 패스 필터의 기능을 갖는 정합 회로(30c) 또는 로우 패스 필터의 기능을 갖는 정합 회로(30d)를 부가할 수도 있다. 특히, 제11 실시예와 같이 제3 인덕터(LA1)에 의해 정합 회로를 구성함으로써, 저손실화, 소형화, 저코스트화를 도모할 수 있다. 또한, 제14 실시예 및 제15 실시예에 있어서, 송신용 필터(10)로서 직렬 공진기(S1)에 병렬로 제1 인덕터(L1)를 접속한 예를 들었지만, 제1 인덕터를 부가하는 직렬 공진기는 임의로 선택할 수 있다. 또한, 수신용 필터(20)로서, 더블 모드형 필터(22 또는 23)에, 인덕터(LW1')에 병렬로 접속된 직렬 공진기(SW1')를 접속한 예를 들었지만, 더블 모드형 필터(22 또는 23)에 부가되는 공진기는 임의로 선택할 수 있다.

이하, 본 발명의 실시예에 대하여 상세히 설명하였으나, 본 발명에 따른 특정의 실시예에 한정되는 것이 아니라, 특허청구범위에 기재된 본 발명의 요지의 범위내에서, 여러가지 변형이나 변경이 가능하다.

본 발명에 따르면, 저손실화, 고감쇠량화 및 소형화가 가능한 분파기 및 래더형 필터를 제공할 수 있다.

Claims

안테나 단자와,

상기 안테나 단자와 접속된 제1 필터 및 제2 필터를 구비하고,

상기 제1 필터 및 상기 제2 필터의 적어도 한쪽은, 병렬 공진기와 복수의 직렬 공진기를 가지며, 상기 복수의 직렬 공진기 중 일부의 직렬 공진기에는 인덕터가 병렬로 접속되고, 가장 안테나 단자측의 상기 직렬 공진기는 인덕터가 병렬로 접속된 래더형 필터이며,

상기 래더형 필터의 상기 병렬 공진기와 그라운드 사이에 인덕터가 직렬로 접속되는 것을 특징으로 하는 분파기.
삭제
제1항에 있어서,

상기 병렬 공진기와 상기 그라운드 사이에 직렬로 접속된 상기 인덕터는 복수의 상기 병렬 공진기에 접속되는 것을 특징으로 하는 분파기.
제1항 또는 제3항에 있어서,

상기 제1 필터 및 상기 제2 필터는 모두 상기 래더형 필터인 것을 특징으로 하는 분파기.
제1항 또는 제3항에 있어서,

상기 래더형 필터의 적어도 1개는 가장 안테나 단자측의 상기 직렬 공진기에 더하여 그 밖의 직렬 공진기의 일부에도 인덕터가 병렬로 접속되는 것을 특징으로 하는 분파기.
제1항 또는 제3항에 있어서,

상기 래더형 필터를 미러 접속의 래더형 필터의 등가 회로로 나타내고, 상기 가장 안테나 단자측의 직렬 공진기의 용량값을 C1, 상기 래더형 필터의 그 밖의 직렬 공진기의 용량값의 평균값을 C2라고 하였을 때,

0.3＜C1/C2＜1

인 것을 특징으로 하는 분파기.
제1항 또는 제3항에 있어서,

상기 직렬 공진기 및 상기 병렬 공진기는, 압전 박막 공진기 및 탄성 표면파 공진기 중 어느 한쪽인 것을 특징으로 하는 분파기.
병렬 공진기와 복수의 직렬 공진기를 가지며, 상기 복수의 직렬 공진기 중 일부의 직렬 공진기에는 인덕터가 병렬로 접속되고, 가장 안테나 단자에 접속되는 단자측의 상기 직렬 공진기는 인덕터가 병렬로 접속되고, 상기 병렬 공진기와 그라 운드 사이에 인덕터가 직렬로 접속되는 것을 특징으로 하는 래더형 필터.
복수의 직렬 공진기 및 복수의 병렬 공진기와,

상기 복수의 직렬 공진기 중 일부의 직렬 공진기에 병렬로 접속된 제1 인덕터와,

상기 복수의 병렬 공진기 중 그라운드측이 공통으로 접속된 2개 이상의 병렬 공진기의 상기 그라운드측과 그라운드 사이에 직렬로 접속된 제2 인덕터를 구비하는 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 2개 이상의 병렬 공진기는 상기 복수의 병렬 공진기의 전부인 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 일부의 직렬 공진기에 상기 제1 인덕터가 병렬로 접속됨으로써 상기 일부의 직렬 공진기의 공진점보다도 저주파측에 발생하는 반공진의 감쇠극과,

상기 래더형 필터에서 상기 2개 이상의 병렬 공진기가 상기 그라운드측에서 공통 접속된 후에 상기 그라운드와의 사이에 상기 제2 인덕터가 직렬로 접속됨으로써 통과 대역보다도 저주파측에 발생하는 감쇠극이 대략 일치하는 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 일부의 직렬 공진기에 상기 제1 인덕터가 병렬로 접속됨으로써 고주파측으로 시프트된 상기 일부의 직렬 공진기의 반공진의 감쇠극과,

상기 래더형 필터에서 상기 2개 이상의 병렬 공진기가 상기 그라운드측에서 공통 접속된 후에 상기 그라운드와의 사이에 상기 제2 인덕터가 직렬로 접속됨으로써 통과 대역보다도 고주파측에 발생하는 감쇠극이 대략 일치하는 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 복수의 직렬 공진기 중 상기 제1 인덕터가 병렬로 접속되지 않은 직렬 공진기가 2개 이상인 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기의 적어도 1개는 복수의 공진기로 분할되어 서로 직렬 접속 또는 병렬 접속되어 있는 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기는 압전 박막 공진기, 탄성 표면파 공진기 및 경계파 공진기 중 어느 하나인 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 제1 인덕터는 집적형 수동 소자의 인덕터 및 칩 인덕터 중 어느 한쪽인 것을 특징으로 하는 래더형 필터.
제9항에 있어서,

상기 복수의 직렬 공진기 및 상기 복수의 병렬 공진기가 형성된 칩을 실장하는 실장부를 구비하고,

상기 제2 인덕터는 상기 실장부에 형성된 선로 패턴인 것을 특징으로 하는 래더형 필터.
공통 단자와 접속된 2개의 필터를 구비하고,

상기 2개의 필터 중 적어도 한쪽은 제9항에 기재한 래더형 필터인 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 2개의 필터 중 고주파측의 필터는 제11항에 기재한 래더형 필터인 것을 특징으로 하는 분파기.
제19항에 있어서,

상기 고주파측의 필터는 수신용 필터인 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 2개의 필터 중 저주파측의 필터는 제12항에 기재한 래더형 필터인 것을 특징으로 하는 분파기.
제21항에 있어서,

상기 저주파측의 필터는 송신용 필터인 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 래더형 필터의 가장 상기 공통 단자측의 공진기는 직렬 공진기이며,

상기 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 2개의 필터는 모두 상기 래더형 필터이며,

상기 래더형 필터는 모두, 가장 상기 공통 단자측의 공진기는 직렬 공진기이며, 상기 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 공통 단자와 상기 2개의 필터의 적어도 한쪽과의 사이에 하이 패스 필터로서 기능하는 정합 회로를 구비하는 것을 특징으로 하는 분파기.
제25항에 있어서,

상기 정합 회로는 상기 공통 단자와 그라운드 사이에 접속된 제3 인덕터인 것을 특징으로 하는 분파기.
제18항에 있어서,

상기 공통 단자와 상기 2개의 필터의 적어도 한쪽과의 사이에 로우 패스 필터로서 기능하는 정합 회로를 구비하는 것을 특징으로 하는 분파기.
제27항에 있어서,

상기 정합 회로는 C-L 회로, L-C 회로, 및 π형 C-L-C 회로 중 어느 하나인 것을 특징으로 하는 분파기.
제27항에 있어서,

상기 정합 회로는 상기 공통 단자측의 캐패시터의 용량값을 다른쪽 캐패시터 의 용량값보다 크게 한 π형 C-L-C 회로인 것을 특징으로 하는 분파기.
제25항 또는 제27항에 있어서,

상기 정합 회로는 집적형 수동 소자 및 칩 소자의 적어도 한쪽으로 이루어지는 것을 특징으로 하는 분파기.
제18항 또는 제23항에 있어서,

상기 2개의 필터 중 한쪽인 송신용 필터는 상기 래더형 필터이고,

상기 2개의 필터 중 다른쪽인 수신용 필터는 더블 모드형 필터를 포함하는 것을 특징으로 하는 분파기.
제31항에 있어서,

상기 더블 모드형 필터는 불평형형 더블 모드형 필터 및 평형형 더블 모드형 필터 중 어느 하나인 것을 특징으로 하는 분파기.
제31항에 있어서,

상기 공통 단자와 상기 더블 모드형 필터 사이에, 직렬로 접속된 공진기와, 상기 공진기에 병렬로 접속된 인덕터를 구비하는 것을 특징으로 하는 분파기.
제23항에 있어서,

상기 공통 단자와 그라운드 사이에 접속된 제3 인덕터를 구비하고,

상기 래더형 필터를 미러 접속의 래더형 필터의 등가 회로로 나타내고, 상기 가장 공통 단자측의 직렬 공진기의 용량값을 C1, 상기 래더형 필터의 그 밖의 직렬 공진기의 용량값의 평균값을 C2라고 했을 때,

0.3＜C1/C2＜1

인 것을 특징으로 하는 분파기.
적어도 한쪽은 직렬 공진기와 병렬 공진기를 갖는 래더형 필터이고 공통 단자와 접속된 송신용 필터 및 수신용 필터와,

상기 래더형 필터의 상기 병렬 공진기와 그라운드 사이에 접속된 제2 인덕터와,

상기 래더형 필터의 상기 직렬 공진기 및 상기 병렬 공진기가 형성된 칩을 실장하는 실장부와,

상기 실장부에 형성되고 상기 수신용 필터와 수신 단자를 접속하는 수신 선로와,

상기 실장부에 형성되고 상기 송신용 필터와 송신 단자를 접속하는 송신 선로와,

상기 실장부에 형성되고 상기 공통 단자와 상기 수신용 필터 및 상기 송신용 필터를 접속하는 공통 선로와,

상기 실장부에 형성되고 상기 제2 인덕터를 구성하는 인덕터 선로

를 구비하고,

상기 인덕터 선로는 대응하는 상기 수신 선로 및 상기 송신 선로의 한쪽과, 상기 공통 선로와의 사이에 형성되어 있는 것을 특징으로 하는 분파기.
제35항에 있어서,

상기 인덕터 선로는, 상기 대응하는 상기 수신 선로 또는 상기 송신 선로의 한쪽과 상기 수신 선로 및 상기 송신 선로의 다른 쪽과의 사이에 형성되어 있는 것을 특징으로 하는 분파기.
제35항 또는 제36항에 있어서,

상기 실장부는 복수의 적층을 가지며,

상기 인덕터 선로는 상기 복수의 적층에 형성되어 있는 것을 특징으로 하는 분파기.
제35항 또는 제36항에 있어서,

상기 인덕터 선로는, 상기 실장부에 형성되고, 그라운드를 접속하기 위한 복수의 그라운드 풋 패드에 접속되어 있는 것을 특징으로 하는 분파기.
제35항 또는 제36항에 있어서,

상기 직렬 공진기는 복수의 직렬 공진기이며,

상기 복수의 직렬 공진기 중 일부의 직렬 공진기에 병렬로 제1 인덕터가 접속되어 있는 것을 특징으로 하는 분파기.