JP5383900B2 - 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器 - Google Patents

時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器 Download PDF

Info

Publication number
JP5383900B2
JP5383900B2 JP2012501536A JP2012501536A JP5383900B2 JP 5383900 B2 JP5383900 B2 JP 5383900B2 JP 2012501536 A JP2012501536 A JP 2012501536A JP 2012501536 A JP2012501536 A JP 2012501536A JP 5383900 B2 JP5383900 B2 JP 5383900B2
Authority
JP
Japan
Prior art keywords
circuit
time difference
digital conversion
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012501536A
Other languages
English (en)
Other versions
JPWO2011104778A1 (ja
Inventor
志郎 道正
拓司 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2012501536A priority Critical patent/JP5383900B2/ja
Publication of JPWO2011104778A1 publication Critical patent/JPWO2011104778A1/ja
Application granted granted Critical
Publication of JP5383900B2 publication Critical patent/JP5383900B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means
    • G04F10/005Time-to-digital converters [TDC]
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • H03K5/1515Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs non-overlapping
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、信号位相差をデジタル値に変換する時間差デジタル変換器に関する。
近年、デジタル位相同期回路の発展に伴い、時間方向のアナログ情報をデジタル化する時間差デジタル変換器の開発が盛んになっている。典型的な時間差デジタル変換器は、複数のインバータ回路が直列接続されたインバータチェーンに第1の信号を入力し、第2の信号に同期して各インバータ回路の出力をラッチしてインバータチェーンの状態変化点を検出することで、第1および第2の信号の位相差をデジタル化する。しかし、この構成ではインバータ回路の遅延時間以下の分解能を得ることができない。そこで、各インバータ回路の出力と第2の信号との位相差を時間差増幅回路で増幅し、その出力の位相差を別の時間差デジタル変換器でさらにデジタル化することで、各インバータ回路の遅延時間以下の分解能を実現している(例えば、非特許文献1参照)。
また、時間差増幅回路の例として、複数の可変遅延セルからなるチェーンを二つ用意し、これら二つのチェーンを、一方のチェーンにおける各可変遅延セルの出力で他方のチェーンにおける各可変遅延セルのゲインを制御するようにクロス結合したものが知られている(例えば、非特許文献2参照)。
M. Lee, A. A. Abidi, "A 9b,1.25ps Resolution Coarse-Fine Time-to-Digital Converter in 90nm CMOS that Amplifies a Time Residue", 2007 Symposium on VLSI Circuits Digest of Technical Papers, pp.168-169, June 2007 T. Nakura, S. Mandai, M. Ikeda, K. Asada, "Time Difference Amplifier using Closed-Loop Gain Control", 2009 Symposium on VLSI Circuits Digest of Technical Papers, pp.208-209, June 2009
従来の高分解能の時間差デジタル変換器では、各インバータ回路の出力に時間差増幅回路と時間差デジタル変換器を設けなければならず、全体の回路規模および消費電力が大きくなってしまう。かかる問題に鑑み、本発明は、小型で高分解能の時間差デジタル変換器を実現することを課題とする。
上記課題を解決するために本発明によって次のような手段を講じた。すなわち、時間差デジタル変換ステージとして、入力された第1および第2の信号の位相差に応じて−(2n−1−1)から+(2n−1−1)までの整数値を表すnビットのデジタル信号を出力する時間差デジタル変換回路と、前記第1および第2の信号が入力され、これら信号の位相差を2n−1倍に拡大した二つの信号を出力する時間差増幅回路と、前記時間差増幅回路から出力される前記二つの信号が入力され、これら信号に前記デジタル信号に応じた位相差を付加した二つの信号を出力する遅延調整回路と、前記遅延調整回路から前記二つの信号が出力されたことを検知して検知信号を出力する出力検知回路と、前記検知信号に同期して前記デジタル信号をラッチする記憶回路とを備えているものとする。
あるいは、時間差デジタル変換ステージとして、入力された第1および第2の信号の位相の早遅に応じた1ビットのデジタル信号を出力する時間差デジタル変換回路と、前記第1および第2の信号が入力され、これら信号の位相差を2倍を越えないm倍に拡大した二つの信号を出力する時間差増幅回路と、前記時間差増幅回路から出力される前記二つの信号が入力され、これら信号に前記デジタル信号に応じた位相差を付加した二つの信号を出力する遅延調整回路と、前記遅延調整回路から前記二つの信号が出力されたことを検知して検知信号を出力する出力検知回路と、前記検知信号に同期して前記デジタル信号をラッチする記憶回路とを備えているものとする。
これら時間差デジタル変換ステージは、入力信号の位相差で表されるアナログ時間情報をデジタル値に変換し、入力信号の位相差から当該デジタル値に相当する時間差を差し引いたアナログ時間情報を位相差として表す二つの信号を出力するものであり、多段接続することにより、小型で高分解能のパイプライン型やサイクリック型の時間差デジタル変換器を構成することができる。
本発明によると、高分解能の時間差デジタル変換器をより小さな回路規模で実現することができる。
図1は、本発明の一実施形態に係る時間差デジタル変換ステージの構成図である。 図2は、1.5ビットステージにおける時間差デジタル変換回路の一構成例を示す図である。 図3は、時間差増幅回路の一構成例を示す図である。 図4は、時間差増幅回路の動作原理を説明するための図である。 図5は、インバータ回路を単一のトランジスタで構成した場合の時間差増幅回路の構成例を示す図である。 図6は、低消費電力化および高速初期化の改良を施した時間差増幅回路の一構成例を示す図である。 図7は、信号衝突用の逆論理を出力するインバータ回路の構成例を示す図である。 図8は、信号伝播用のインバータ回路の構成例を示す図である。 図9は、1.5ビットステージにおける遅延調整回路の一構成例を示す図である。 図10は、1.5ビット時間差デジタル変換ステージの入出力特性と変換デジタル値との関係を示すグラフである。 図11は、出力検知回路の一構成例を示す図である。 図12は、2.5ビットステージにおける時間差デジタル変換回路の一構成例を示す図である。 図13は、2.5ビットステージにおける遅延調整回路の一構成例を示す図である。 図14は、2.5ビット時間差デジタル変換ステージの入出力特性と変換デジタル値との関係を示すグラフである。 図15は、1ビットステージにおける遅延調整回路の一構成例を示す図である。 図16は、1ビットステージにおける遅延調整回路の別構成例を示す図である。 図17は、1ビット時間差デジタル変換ステージの入出力特性と変換デジタル値との関係を示すグラフである。 図18は、波形整形回路の一構成例を示す図である。 図19は、本発明の一実施形態に係るパイプライン型時間差デジタル変換器の構成図である。 図20は、1.5ビットステージにおける記憶回路の一構成例を示す図である。 図21は、変形例に係るパイプライン型時間差デジタル変換器の構成図である。 図22は、本発明の一実施形態に係るサイクリック型時間差デジタル変換器の構成図である。 図23は、変形例に係るサイクリック型時間差デジタル変換器の構成図である。
(時間差デジタル変換ステージの実施形態)
図1は、本発明の一実施形態に係る時間差デジタル変換ステージの構成を示す。本実施形態に係る時間差デジタル変換ステージ10は、入力された信号φ1,φ2の位相差に応じたデジタル値を出力するとともに、φ1,φ2の位相差を増幅して信号φ1’,φ2’を生成し、さらに当該デジタル値に応じてφ1’,φ2’の位相差を調整して信号φ1”,φ2”を出力する。時間差デジタル変換ステージ10は、例えば、後述するパイプライン型およびサイクリック型の時間差デジタル変換器における各ステージとして応用することができる。
≪1.5ビットステージの例≫
時間差デジタル変換ステージ10の分解能が1.5ビットである場合について説明する。時間差デジタル変換回路11は、入力されたφ1,φ2の位相差に応じて“−1”,“0”,“+1”のいずれかを表す2ビットのデジタル信号Dを出力する。記憶回路12は、後述する検知信号Rに同期してDをラッチする。図2は、1.5ビットステージにおける時間差デジタル変換回路11の一構成例を示す。遅延回路111,112は、時間差デジタル変換ステージ10で変換可能な最大時間差を±Tとして、入力されたφ1,φ2を遅延量T/4でそれぞれ出力する。位相比較回路113は、遅延回路112の出力とφ1との位相の早遅を検出してDの上位ビットであるD[1]を出力する。位相比較回路114は、遅延回路111の出力とφ2との位相の早遅を検出してDの下位ビットであるD[0]を出力する。また、位相比較回路113,114は、いずれも、Rによって初期化される。位相比較回路113,114は、いずれも、リセット付きRSフリップフロップなどで構成することができる。かかる構成により、時間差デジタル変換回路11は、φ1,φ2の位相差θが−T<θ<−T/4、−T/4<θ<+T/4、および+T/4<θ<+Tのいずれの範囲にあるかを判定し、その判定結果をDとして出力する。例えば、−T<θ<−T/4の場合、Dは“01”であり、−T/4<θ<+T/4の場合、Dは“00”であり、+T/4<θ<+Tの場合、Dは“10”である。
図1に戻り、時間差増幅回路13は、φ1,φ2を受け、これら信号の位相差を2倍に拡大したφ1’,φ2’を出力する。図3は、時間差増幅回路13の一構成例を示す。時間差増幅回路13は、直列接続された偶数個の2入力2出力の基本回路130からなる。基本回路130は、4個のインバータ回路131,132,133および134から構成される。インバータ回路131,133の入力、インバータ回路132,134の入力、インバータ回路131,134の出力、およびインバータ回路132,133の出力は、それぞれ、共通である。インバータ回路131,132の駆動能力は互いに等しく、それぞれの入出力が第1および第2の入出力となる。インバータ回路133,134の駆動能力は互いに等しく、かつ、インバータ回路131,132の駆動能力よりも小さい。したがって、インバータ回路133,134からインバータ回路131,132の出力の逆論理がそれぞれ出力されることで信号が衝突してインバータ回路131,132の出力遷移が遅延する。例えば、インバータ回路132よりも先にインバータ回路131の入力が遷移した場合、インバータ回路131の出力が遷移した後にインバータ回路134が逆論理を出力するためインバータ回路131の出力遷移はインバータ回路134の出力によって遅延することはない。一方、インバータ回路132の出力が遷移するよりも前にインバータ回路133が逆論理を出力しているためインバータ回路132の出力遷移はインバータ回路133の出力によって遅延する。
図3の基本回路130を8個直列接続した場合の時間差増幅回路13の動作原理について図4を参照しながら説明する。φ1,φ2に位相差がない場合、φ1,φ2は、それぞれ、前半の4個の基本回路130については他方の信号よりも先に通過するため他方の信号による出力遷移遅延は発生しないが、後半4個の基本回路130については他方の信号が先に通過するため出力遷移遅延が発生する(図4(a)参照)。しかし、φ1,φ2についてはともに同数の基本回路130において出力遷移遅延が発生するため、φ1,φ2は互いに同じ量だけ遅延し、φ1,φ2の位相差は維持される。したがって、φ1’,φ2’に位相差は生じない。
一方、φ1がφ2よりも遅れている場合、φ1は、例えば前半の3個の基本回路130では出力遷移遅延は発生しないが、後半5個の基本回路130では出力遷移遅延が発生する。逆に、φ2は、前半の5個の基本回路130では出力遷移遅延は発生しないが、後半3個の基本回路130では出力遷移遅延が発生する(図4(b)参照)。したがって、φ1はφ2よりも多く遅延し、φ1’,φ2’の位相差はφ1,φ2の位相差よりも大きくなる。このように、時間差増幅回路13に遅れて入力された信号は先に入力された信号よりもより多く遅延して出力される。これにより、二つの信号の位相差を増幅することができる。なお、ゲインは、基本回路130の個数およびインバータ回路131,132とインバータ回路133,134との駆動能力比を適宜変えることで所望値にすることができる。
インバータ回路133,134がCMOSで構成されている場合、φ1,φ2が入力されていない定常状態において、インバータ回路133,134は、それぞれ、インバータ回路131,132の出力の逆論理を出力するため、リーク電流が流れてしまう。そこで、図5に示したように、インバータ回路133,134を互いに逆極性の単一のトランジスタで構成してもよい。例えば、ある基本回路130において、インバータ回路133をNMOSトランジスタで構成した場合、インバータ回路134はPMOSトランジスタで構成する。さらに、その基本回路130に接続される別の基本回路130において、インバータ回路133,134を、それぞれ、PMOSトランジスタおよびNMOSトランジスタで構成する。これにより、定常状態におけるリーク電流を抑制することができる。なお、φ1,φ2の立ち下がりエッジの位相差を増幅するのであれば、図5に示したインバータ回路133,134の極性をすべて逆にすればよい。
図5に示した構成では、一旦φ1,φ2が入力されると時間差増幅回路13が初期化されるまではインバータ回路133,134にリーク電流が流れる。すなわち、φ1,φ2が入力された定常状態では、インバータ回路133,134を構成するトランジスタはすべてオン状態となり、また、これらトランジスタとは逆極性でドレインどうしが接続されたインバータ回路131,132におけるトランジスタもオン状態となるため、インバータ回路131,132の電源電圧(またはグランド)からインバータ回路133,134のグランド(または電源電圧)に貫通電流が流れる。また、時間差増幅回路13の初期化は、例えばφ1,φ2の立ち下がりエッジを入力することで行われるが、これではφ1,φ2の立ち下がりエッジがすべての基本回路130のインバータ回路131,132を伝播し終わるまで時間差増幅回路13に次のφ1,φ2の立ち上がりを入力することができずに時間差増幅回路13が再び使用可能になるまでの待ち時間が長い。そこで、下記のようにして時間差増幅回路13の低消費電力化および高速初期化を図るとよい。
図6は、低消費電力化および高速初期化の改良を施した時間差増幅回路13の一構成例を示す。基本回路130において、インバータ回路133Aは、インバータ回路132Aの出力を受ける隣の基本回路130におけるインバータ回路132Aの出力によって電源制御されるように構成されている。具体的には、インバータ回路133Aは、時間差増幅回路13にφ2が入力されてから隣の基本回路130におけるインバータ回路132Aの出力が遷移するまでは電源電圧またはグランドと接続され、隣の基本回路130におけるインバータ回路132Aの出力が遷移した後は電源電圧またはグランドから切断される。また、インバータ回路134Aは、インバータ回路131Aの出力を受ける隣の基本回路130におけるインバータ回路131Aの出力によって電源制御されるように構成されている。具体的には、インバータ回路134Aは、時間差増幅回路13にφ1が入力されてから隣の基本回路130におけるインバータ回路131Aの出力が遷移するまでは電源電圧またはグランドと接続され、隣の基本回路130におけるインバータ回路131Aの出力が遷移した後は電源電圧またはグランドから切断される。
図7は、インバータ回路133A,134Aの構成例を示す。インバータ回路133A,134AがHレベルを出力してインバータ回路131A,132Aの出力遷移を遅延させるものである場合、図7(a)に示したように、インバータ回路133A,134Aは、直列接続された二つのPMOSトランジスタで構成することができる。一方のトランジスタのソースは電源電圧に接続され、他方のトランジスタのドレインからHレベルが出力される。また、インバータ回路133A,134AがLレベルを出力してインバータ回路131A,132Aの出力遷移を遅延させるものである場合、図7(b)に示したように、インバータ回路133A,134Aは直列接続された二つのNMOSトランジスタで構成することができる。一方のトランジスタのソースはグランドに接続され、他方のトランジスタのドレインからLレベルが出力される。いずれの構成おいても、二つのトランジスタのゲートには、インバータ回路133Aにあってはインバータ回路131Aの入力および他の基本回路130におけるインバータ回路132Aの出力が、インバータ回路134Aにあってはインバータ回路132Aの入力および他の基本回路130におけるインバータ回路131Aの出力が、それぞれ接続される。いずれのトランジスタのゲートにいずれの信号を接続するかは任意である。
なお、インバータ回路133Aを制御する信号は、隣の基本回路130におけるインバータ回路132Aの出力に限られず、さらに先の基本回路130におけるインバータ回路132Aの出力であってもよい。すなわち、インバータ回路132Aの出力の伝播信号でインバータ回路133Aの電源制御してもよい。同様に、インバータ回路131Aの出力の伝播信号でインバータ回路134Aを電源制御してもよい。
以上のように、φ1,φ2が基本回路130を通過した後に当該基本回路130におけるインバータ回路133A,134Aの電源を断つことで、φ1,φ2が入力された定常状態において貫通電流が流れ続けるのを抑制することができる。図6の構成によると、図5の構成と比較して10倍程度の消費電力削減効果がある。
図6に戻り、基本回路130において、インバータ回路131A,132Aは、Rまたはその反転である/Rによって初期化されるように構成されている。縦続接続されたインバータ回路131AがR,/Rで交互に初期化されるのは、これらインバータ回路131Aの初期値が交互に異なるからである。インバータ回路132Aの初期化についても同様である。
図8は、インバータ回路131A,132Aの構成例を示す。インバータ回路133A,134Aの初期値がHレベルの場合、図8(a)に示したように、インバータ回路131A,132Aを構成するPMOSトランジスタのゲートにRまたは/Rを接続すればよい。また、インバータ回路133A,134Aの初期値がLレベルの場合、図8(b)に示したように、インバータ回路131A,132Aを構成するNMOSトランジスタのゲートにRまたは/Rを接続すればよい。
以上のように、すべてのインバータ回路131A,132AをRまたは/Rでいっせいに初期化することで、1ゲート強の遅延時間で時間差増幅回路13を初期化することができる。すなわち、図6の構成を採用することで時間差増幅回路13の初期化を大幅に高速化することができる。
非特許文献2に開示された時間差増幅回路では可変遅延セルの電流源を制御することでゲインを制御している。しかし、電流源の線形領域は比較的狭いため、この構成では線形性の高い時間差増幅回路を設計することが困難である。一方、時間差増幅回路13ではインバータ回路から出力される信号の衝突を利用して出力遅延を実現しているため、幅広いレンジで線形性に優れた時間差増幅作用を得ることができる。
図1に戻り、遅延調整回路14は、φ1’,φ2’を受け、これら信号に時間差デジタル変換回路11から出力されるDに応じた位相差を付加したφ1”,φ2”を出力する。図9は、1.5ビットステージにおける遅延調整回路14の一構成例を示す。遅延回路141,142は、それぞれ、入力されたφ1’,φ2’を遅延量Tで出力する。遅延回路141,142は、いずれも、図2に示した遅延回路111または遅延回路112を4個直列接続して構成することができる。遅延選択回路143は、D[1]に応じて遅延回路141の入出力のいずれか一方を選択的に出力する。遅延選択回路144は、D[0]に応じて遅延回路142の入出力のいずれか一方を選択的に出力する。
例えば、Dが“01”の場合、すなわち、φ1がφ2よりもT/4以上遅れている場合、遅延選択回路143はφ1’を、遅延選択回路144は遅延回路142の出力を、それぞれ出力する。Dが“00”の場合、すなわち、φ1,φ2の位相差が±T/4以内の場合、遅延選択回路143,144は、φ1’,φ2’をそれぞれ出力する。Dが“10”の場合、すなわち、φ1がφ2よりもT/4以上進んでいる場合、遅延選択回路143は遅延回路141の出力を、遅延選択回路144はφ2’をそれぞれ出力する。
図10は、1.5ビット時間差デジタル変換ステージ10の入出力特性と変換デジタル値との関係を示す。入力時間差はφ1,φ2の位相差であり、出力時間差はφ1”,φ2”の位相差である。
図1に戻り、出力検知回路15は、遅延調整回路14からφ1”,φ2”が出力されたことを検知してRを出力する。図11は、出力検知回路15の一構成例を示す。トリガ回路151,152は、それぞれ、φ1”,φ2”の立ち上がりエッジが入力されるまでは“0”を出力し、立ち上がりエッジが入力されると“1”を出力する。トリガ回路151,152は、いずれも、Dフリップフロップで構成することができる。論理回路153は、トリガ回路151,152の出力の否定論理積を出力する。論理回路153の出力がRである。論理回路153は、NANDゲートで構成することができる。トリガ回路151,152は、Rを受けることでリセットされて再び“0”を出力する。すなわち、Rは、時間差デジタル変換ステージ10による変換処理終了を示すタイミング信号となり得る。例えば、Rは、記憶回路12によるDのラッチタイミングを示す信号として使用することができる。また、Rは、図2に示した位相比較回路113,114のリセット信号として使用することができる。
≪2.5ビットステージの例≫
時間差デジタル変換ステージ10の分解能が2.5ビットである場合について説明する。2.5ビットステージの場合、Dのビット幅が3ビットとなるため、記憶回路12のビット幅もそれに応じて拡張する必要がある。また、時間差増幅回路13は、φ1,φ2の位相差を4倍に拡大したφ1’,φ2’を出力する必要がある。さらに、時間差デジタル変換回路11および遅延調整回路14の構成が上記とは異なる。
時間差デジタル変換回路11は、入力されたφ1,φ2の位相差に応じて“−3”,“−2”,“−1”,“0”,“+1”,“+2”,“+3”のいずれかを表すDを出力する。図12は、2.5ビットステージにおける時間差デジタル変換回路11の一構成例を示す。遅延回路111,112は、時間差デジタル変換ステージ10で変換可能な最大時間差を±Tとして、入力されたφ1,φ2をT/8,3T/8,5T/8の各遅延量でそれぞれ出力する。遅延回路111,112は、いずれも、遅延量T/8の遅延素子を5個直列接続して構成することができる。位相比較回路113は、遅延回路112のT/8,3T/8,5T/8遅延出力のそれぞれとφ1との位相の早遅を検出する。位相比較回路114は、遅延回路111のT/8,3T/8,5T/8遅延出力のそれぞれとφ2との位相の早遅を検出する。また、位相比較回路113,114は、いずれも、Rによって初期化される。位相比較回路113,114は、いずれも、複数のリセット付きRSフリップフロップなどで構成することができる。論理回路115は、位相比較回路113,114の出力から3ビットのDを生成する。
図13は、2.5ビットステージにおける遅延調整回路14の一構成例を示す。遅延回路141,142は、それぞれ、入力されたφ1’,φ2’を各遅延量T,2T,3Tで出力する。遅延回路141,142は、いずれも、遅延量Tの遅延素子を3個直列接続して構成することができる。また、遅延量Tの遅延素子は、図12に示した遅延量T/8の遅延素子を8個直列接続して構成することができる。遅延選択回路143,144は、それぞれ、Dに応じて遅延回路141,142の入力および各出力のうちいずれか一つを選択的に出力する。
例えば、Dが“−3”(2の補数だと“101”)の場合、すなわち、φ1がφ2よりも5T/8以上遅れている場合、遅延選択回路143はφ1’を、遅延選択回路144は遅延回路142の3T遅延出力を、それぞれ出力する。Dが“0”(2の補数だと“000”)の場合、すなわち、φ1,φ2の位相差が±T/8以内の場合、遅延選択回路143,144は、φ1’,φ2’をそれぞれ出力する。Dが“+3”(2の補数だと“011”)の場合、すなわち、φ1がφ2よりも5T/8以上進んでいる場合、遅延選択回路143は遅延回路141の3T遅延出力を、遅延選択回路144はφ2’を、それぞれ出力する。
図14は、2.5ビット時間差デジタル変換ステージ10の入出力特性と変換デジタル値との関係を示す。入力時間差はφ1,φ2の位相差であり、出力時間差はφ1”,φ2”の位相差である。
≪3.5ビット以上のステージの例≫
3.5ビット以上のマルチビットステージは、時間差デジタル変換回路11、時間差増幅回路13、および遅延調整回路14を次のように変形して構成することができる。すなわち、Dが−(2n−1−1)から+(2n−1−1)までの整数値を表すnビット信号である場合、時間差増幅回路13は、φ1,φ2の位相差を2n−1倍に拡大したφ1’,φ2’を出力する。また、iを1≦i≦2n−1−1を満たす各整数として、時間差デジタル変換回路11において、遅延回路111,112は、それぞれ、φ1,φ2をTの(2i−1)/2倍に相当する各遅延量で出力し、位相比較回路113,114は、それぞれ、遅延回路111,112の出力のそれぞれとφ1,φ2との位相の早遅を検出する。遅延調整回路14において、遅延回路141,142は、それぞれ、φ1’,φ2’をTのi倍に相当する各遅延量で出力し、遅延選択回路143,144は、それぞれ、Dに応じて遅延回路141,142の入力および各出力のうちいずれか一つを選択的に出力する。
≪1ビットステージの例≫
時間差デジタル変換ステージ10の分解能が1ビットである場合について説明する。1ビットステージの場合、時間差デジタル変換回路11は、φ1,φ2の位相の早遅に応じた1ビットのデジタル信号を出力する1個の位相比較回路で構成することができる。時間差増幅回路13は、φ1,φ2の位相差を2倍を越えないm倍に拡大したφ1’,φ2’を出力する。もし、mを2を越える値に設定していた場合、1ビットステージでは時間差増幅回路13にゲイン誤差やオフセット誤差などがあると入力時間差がほぼゼロの場合に出力時間差の上限または下限がクリッピングされることがある。時間差増幅回路13のゲインを2倍を超えないように抑制するのはそのような出力時間差の情報欠落を回避するためである。
図15は、1ビットステージにおける遅延調整回路14の一構成例を示す。遅延回路141,142は、それぞれ、入力されたφ1’,φ2’を遅延量mT/2で出力する。遅延選択回路143は、Dに応じて遅延回路141の入出力のいずれか一方を選択的に出力する。遅延選択回路144は、Dに応じて遅延回路142の入出力のいずれか一方を選択的に出力する。例えば、Dが“0”の場合、すなわち、φ1がφ2よりも遅れている場合、遅延選択回路143はφ1’を、遅延選択回路144は遅延回路142の出力を、それぞれ出力する。Dが“1”の場合、すなわち、φ1がφ2よりも進んでいる場合、遅延選択回路143は遅延回路141の出力を、遅延選択回路144はφ2’を、それぞれ出力する。
図16は、1ビットステージにおける遅延調整回路14の別構成例を示す。スワップ回路145は、φ1’,φ2’を受け、Dに応じてこれら信号を互いに入れ替えて出力する。遅延回路141は、スワップ回路145の一方の出力を遅延量mT/2で出力する。スワップ回路146は、遅延回路141の出力およびスワップ回路145の他方の出力を受け、Dに応じてこれら信号を互いに入れ替えてφ1”,φ2”として出力する。例えば、Dが“0”の場合、すなわち、φ1がφ2よりも遅れている場合、スワップ回路145に入力されたφ1’は遅延せずにφ1”として、φ2’は遅延回路141で遅延してφ2”として、それぞれスワップ回路146から出力される。Dが“1”の場合、すなわち、φ1がφ2よりも進んでいる場合、スワップ回路145に入力されたφ1’は遅延回路141で遅延してφ1”として、φ2’は遅延せずにφ2”として、それぞれスワップ回路146から出力される。
図17は、1ビット時間差デジタル変換ステージ10の入出力特性と変換デジタル値との関係を示す。入力時間差はφ1,φ2の位相差であり、出力時間差はφ1”,φ2”の位相差である。ここでは、時間差増幅回路13のゲインを1.8倍程度にしているため、入力時間差がゼロのときの出力時間差は±Tを若干下回っている。
以上、本実施形態によると、小型で高分解能の時間差デジタル変換を実現するパイプライン型およびサイクリック型の時間差デジタル変換器における各ステージとして応用可能な時間差デジタル変換ステージを実現することができる。
なお、φ1,φ2は時間差デジタル変換ステージ10に一旦入力されるとφ1”,φ2”が出力されるまでは論理遷移しないステップ状の信号であることが望ましい。特に、図3に示した構成の時間差増幅回路13では、増幅処理中にφ1,φ2の論理が遷移すると各信号パスの後段における基本回路130のインバータ回路131,132の出力遷移遅延が発生しなくなり、正確な時間差増幅ができなくなるおそれがある。そこで、時間差デジタル変換ステージ10における信号処理が終了するまでφ1,φ2の論理を固定する波形整形回路を設けるとよい。図18は、波形整形回路の一構成例を示す。信号Φ1,Φ2は、それぞれ、φ1,φ2の原信号である。Φ1,Φ2はパルスであってもよい。波形整形回路161,162は、それぞれ、Φ1,Φ2の立ち上がりエッジが入力されるまではφ1,φ2として“0”を出力し、立ち上がりエッジが入力されると“1”を出力する。また、波形整形回路161,162は、Rを受けることでリセットされてφ1,φ2として再び“0”を出力する。波形整形回路161,162は、Dフリップフロップで構成することができる。
(パイプライン型時間差デジタル変換器の実施形態)
図19は、本発明の一実施形態に係るパイプライン型時間差デジタル変換器の構成を示す。パイプライン型時間差デジタル変換器では、上記の時間差デジタル変換ステージ10が多段接続されている。各時間差デジタル変換ステージ10は、前段ステージから出力される二つの信号(初段の時間差デジタル変換ステージ10にあってはφ1,φ2)の位相差を数ビットのデジタル値に変換して出力するとともに、これら二つの信号の位相差を増幅および調整して二つの信号を出力する。加算回路20は、各時間差デジタル変換ステージ10から出力されるデジタル値を互いに桁をずらして加算する。加算回路20は、全加算器や半加算器を適宜組み合わせて構成することができる。
本実施形態によると、時間差デジタル変換ステージ10を多段接続することで高分解能の時間差デジタル変換を実現することができる。すなわち、ステージ段数よりも多くの時間差増幅回路、およびこれら時間差増幅回路の出力の位相差を変換するための追加の時間差デジタル変換器を設けることなく、小型で高分解能の時間差デジタル変換器を実現することができる。
≪変形例≫
時間差デジタル変換ステージ10は時間方向のアナログ情報をデジタル化するという性質上、内部動作は非同期であり、信号処理に要する時間はステージごとに異なる。したがって、時間差デジタル変換ステージ10では加算回路20における処理が終了するまでは記憶回路12に保持された値が上書きされないようにするとともに、パイプライン型時間差デジタル変換器においては最終ステージから検知信号Rが出力されるごとに各時間差デジタル変換ステージ10の記憶回路12に保持された値を読み出して加算するような仕組みが必要となる。
図20は、1.5ビットステージにおける記憶回路12の一構成例を示す。3個のレジスタ回路121は、Rに同期して2ビットのDをラッチし、2ビットのD1,D2,D3をそれぞれ出力する。レジスタ回路121はパイプライン型時間差デジタル変換器におけるステージ段数分だけ設けるのが望ましい。本例では、1.5ビットステージを3段接続したパイプライン型時間差デジタル変換器を想定している。レジスタ選択回路122は、Rに同期して、3個のレジスタ回路121のいずれか一つをDの格納先として選択する。レジスタ選択回路122は、リセット信号RSTによって初段がセットされる3段のシフトレジスタで構成することができる。
図21は、変形例に係るパイプライン型時間差デジタル変換器の構成を示す。信号選択回路30は、最終段の時間差デジタル変換ステージ10から出力されるRに同期して、時間差デジタル変換ステージ10のそれぞれのデジタル出力D1,D2,D3を選択的に出力する。具体的には、信号選択回路30は、各ステージのデジタル出力のいずれか一つを選択する3個の選択回路31、およびパルス信号としてのRをカウントするカウンタ回路32で構成することができる。すなわち、カウンタ回路32のカウント値が“1”の場合、各選択回路31はD1を選択し、カウント値が“2”の場合、各選択回路31はD2を選択し、カウント値が“3”の場合、各選択回路31はD3を選択する。当該変形例によると、最終ステージの信号処理が終了するごとに直ちに各ステージの変換デジタル値が読み出されて加算されるため、入力レートを向上することができる。
(サイクリック型時間差デジタル変換器の実施形態)
図22は、本発明の一実施形態に係るサイクリック型時間差デジタル変換器の構成を示す。サイクリック型時間差デジタル変換器では、上記の時間差デジタル変換ステージ10から出力されるφ1”,φ2”は二つのフィードバックパス40をそれぞれ経由して入力にフィードバックされる。フィードバックパス40は、それぞれ、遅延回路41、スイッチ回路42、およびORゲート43を備えている。遅延回路41は、それぞれ、時間差デジタル変換ステージ10から出力されるφ1”,φ2”を受けて、これら信号を遅延出力する。ORゲート43は、φ1,φ2のそれぞれと遅延回路41の出力との論理和を生成して時間差デジタル変換ステージ10に入力する。スイッチ回路42は、カウンタ回路32の制御に従ってフィードバックパス40の導通/非導通を切り替える。スイッチ回路42は、時間差デジタル変換ステージ10によるサイクリック信号処理が行われている間は導通し、当該処理が終了すると非導通となる。
スイッチ回路42のスイッチング制御はカウンタ回路32が行う。カウンタ回路32は、時間差デジタル変換ステージ10から出力されるRを所定回数カウントするまではスイッチ回路42を導通制御し、当該所定回数カウントしたときにスイッチ回路42を非導通制御する。すなわち、カウンタ回路32は、サイクリック信号処理が終了したことを検知してフィードバックパス40を切断する。加算回路20は、時間差デジタル変換ステージ10から出力されるRに同期してDをラッチし、当該ラッチしたデジタル値を互いに桁をずらして加算する。加算回路20は、全加算器や半加算器を適宜組み合わせて構成することができる。
本実施形態によると、より小さな回路規模でパイプライン型時間差デジタル変換器と同等の変換分解能を達成することができる。
≪変形例≫
サイクリック型時間差デジタル変換器も上記のパイプライン型時間差デジタル変換器の変形例と同様の変形をすることができる。図23は、変形例に係るサイクリック型時間差デジタル変換器の構成を示す。時間差デジタル変換ステージ10は、複数のデジタル信号(本例では、D1,D2,D3の3つ)を保持および出力する機能を有する。加算回路20は、時間差デジタル変換ステージ10から出力される各デジタル値を互いに桁をずらして加算する。
なお、パイプライン型およびサイクリック型の時間差デジタル変換器において、時間差デジタル変換ステージ10として時間差増幅回路13のゲインを2倍未満のm倍にした1ビットステージを用いた場合、加算回路20の計算結果は2進数値からずれたものとなる。したがって、加算回路20の計算結果を2進数値に変換する必要がある。
本発明に係る時間差デジタル変換器は、小型で高分解能の時間差デジタル変換が可能であるため、高精度のデジタルPLLやタイムインターバルアナライザなどに有用である。
10 時間差デジタル変換ステージ
11 時間差デジタル変換回路
111 遅延回路(第1の遅延回路)
112 遅延回路(第2の遅延回路)
113 位相比較回路(第1の位相比較回路)
114 位相比較回路(第2の位相比較回路)
115 論理回路
12 記憶回路
121 レジスタ回路
122 レジスタ選択回路
13 時間差増幅回路
130 基本回路
131 インバータ回路(第1のインバータ回路)
131A インバータ回路(第1のインバータ回路)
132 インバータ回路(第2のインバータ回路)
132A インバータ回路(第2のインバータ回路)
133 インバータ回路(第3のインバータ回路)
133A インバータ回路(第3のインバータ回路)
134 インバータ回路(第4のインバータ回路)
134A インバータ回路(第4のインバータ回路)
14 遅延調整回路
141 遅延回路(第1の遅延回路)
142 遅延回路(第2の遅延回路)
143 遅延選択回路(第1の遅延選択回路)
144 遅延選択回路(第2の遅延選択回路)
145 スワップ回路(第1のスワップ回路)
146 スワップ回路(第2のスワップ回路)
15 出力検知回路
151 トリガ回路(第1のトリガ回路)
152 トリガ回路(第2のトリガ回路)
153 論理回路
161 波形整形回路(第1の波形整形回路)
162 波形整形回路(第2の波形整形回路)
20 加算回路
30 信号選択回路
40 フィードバックパス

Claims (18)

  1. 入力された第1および第2の信号の位相差に応じて−(2n−1−1)から+(2n−1−1)までの整数値を表すnビットのデジタル信号を出力する時間差デジタル変換回路と、
    前記第1および第2の信号が入力され、これら信号の位相差を2n−1倍に拡大した二つの信号を出力する時間差増幅回路と、
    前記時間差増幅回路から出力される前記二つの信号が入力され、これら信号に前記デジタル信号に応じた位相差を付加した二つの信号を出力する遅延調整回路と、
    前記遅延調整回路から前記二つの信号が出力されたことを検知して検知信号を出力する出力検知回路と、
    前記検知信号に同期して前記デジタル信号をラッチする記憶回路とを備えている
    ことを特徴とする時間差デジタル変換ステージ。
  2. 請求項1の時間差デジタル変換ステージにおいて、
    前記時間差デジタル変換回路は、
    iを1≦i≦2n−1−1を満たす各整数として、入力を当該時間差デジタル変換ステージで変換可能な最大時間差の(2i−1)/2倍に相当する各遅延量で出力する遅延回路であって前記第1および第2の信号がそれぞれ入力される第1および第2の遅延回路と、
    前記第2の遅延回路の出力のそれぞれと前記第1の信号との位相の早遅を検出する第1の位相比較回路と、
    前記第1の遅延回路の出力のそれぞれと前記第2の信号との位相の早遅を検出する第2の位相比較回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  3. 請求項2の時間差デジタル変換ステージにおいて、
    前記時間差デジタル変換回路は、前記第1および第2の位相比較回路の出力から前記デジタル信号を生成する論理回路を有する
    ことを特徴とする時間差デジタル変換ステージ。
  4. 請求項1の時間差デジタル変換ステージにおいて、
    前記遅延調整回路は、
    iを1≦i≦2n−1−1を満たす各整数として、入力された信号を当該時間差デジタル変換ステージで変換可能な最大時間差のi倍に相当する各遅延量で出力する遅延回路であって前記時間差増幅回路から出力される前記二つの信号がそれぞれ入力される第1および第2の遅延回路と、
    前記デジタル信号に応じて、前記第1の遅延回路の入力および少なくとも一つの出力のうちいずれか一つを選択的に出力する第1の遅延選択回路と、
    前記デジタル信号に応じて、前記第2の遅延回路の入力および少なくとも一つの出力のうちいずれか一つを選択的に出力する第2の遅延選択回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  5. 入力された第1および第2の信号の位相の早遅に応じた1ビットのデジタル信号を出力する時間差デジタル変換回路と、
    前記第1および第2の信号が入力され、これら信号の位相差を2倍を越えないm倍に拡大した二つの信号を出力する時間差増幅回路と、
    前記時間差増幅回路から出力される前記二つの信号が入力され、これら信号に前記デジタル信号に応じた位相差を付加した二つの信号を出力する遅延調整回路と、
    前記遅延調整回路から前記二つの信号が出力されたことを検知して検知信号を出力する出力検知回路と、
    前記検知信号に同期して前記デジタル信号をラッチする記憶回路とを備えている
    ことを特徴とする時間差デジタル変換ステージ。
  6. 請求項5の時間差デジタル変換ステージにおいて、
    前記遅延調整回路は、
    入力を当該時間差デジタル変換ステージで変換可能な最大時間差のm/2倍に相当する遅延量で出力する遅延回路であって前記時間差増幅回路から出力される前記二つの信号がそれぞれ入力される第1および第2の遅延回路と、
    前記デジタル信号に応じて、前記第1の遅延回路の入力および出力のいずれか一方を選択的に出力する第1の遅延選択回路と、
    前記デジタル信号に応じて、前記第2の遅延回路の入力および出力のいずれか一方を選択的に出力する第2の遅延選択回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  7. 請求項5の時間差デジタル変換ステージにおいて、
    前記遅延調整回路は、
    前記時間差増幅回路から出力される前記二つの信号が入力され、これら信号を前記デジタル信号に応じて互いに入れ替えて出力する第1のスワップ回路と、
    前記第1のスワップ回路の一方の出力が入力され、当該信号を当該時間差デジタル変換ステージで変換可能な最大時間差のm/2倍に相当する遅延量で出力する遅延回路と、
    前記遅延回路の出力および前記第1のスワップ回路の他方の出力が入力され、これら信号を前記デジタル信号に応じて互いに入れ替えて出力する第2のスワップ回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  8. 請求項1および5のいずれか一つの時間差デジタル変換ステージにおいて、
    前記時間差増幅回路は、直列接続された偶数個の2入力2出力の基本回路を有するものであり、
    前記基本回路は、
    第1、第2、第3および第4のインバータ回路を有し、
    前記第1および第3のインバータ回路の入力、前記第2および第4のインバータ回路の入力、前記第1および第4のインバータ回路の出力、および前記第2および第3のインバータ回路の出力は、それぞれ、共通であり、
    前記第1および第2のインバータ回路の駆動能力は互いに等しく、
    前記第3および第4のインバータ回路の駆動能力は互いに等しく、かつ、前記第1および第2のインバータ回路の駆動能力よりも小さく、
    前記第1のインバータ回路の入出力を第1の入出力、および前記第2のインバータ回路の入出力を第2の入出力とするものである
    ことを特徴とする時間差デジタル変換ステージ。
  9. 請求項8の時間差デジタル変換ステージにおいて、
    前記第3のインバータ回路は、ソースに第1の電圧が印加され、ゲートが前記第1のインバータ回路の入力に接続され、ドレインが前記第2のインバータ回路の出力に接続された第1の極性のトランジスタであり、
    前記第4のインバータ回路は、ソースに第2の電圧が印加され、ゲートが前記第2のインバータ回路の入力に接続され、ドレインが前記第1のインバータ回路の出力に接続された第2の極性のトランジスタである
    ことを特徴とする時間差デジタル変換ステージ。
  10. 請求項8の時間差デジタル変換ステージにおいて、
    前記第3および第4のインバータ回路は、それぞれ、前記第2および第1のインバータ回路の出力の伝播信号によって電源制御される
    ことを特徴とする時間差デジタル変換ステージ。
  11. 請求項8の時間差デジタル変換ステージにおいて、
    前記第1および第2のインバータ回路は、前記検知信号によって初期化される
    ことを特徴とする時間差デジタル変換ステージ。
  12. 請求項1および5のいずれか一つの時間差デジタル変換ステージにおいて、
    前記出力検知回路は、
    入力が所定の論理遷移をしたときに所定の論理値の信号を出力するトリガ回路であって前記遅延調整回路から出力される前記二つの信号がそれぞれ入力される第1および第2のトリガ回路と、
    前記第1および第2のトリガ回路の出力がいずれも前記所定の論理値となったとき、前記検知信号を出力する論理回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  13. 請求項1および5のいずれか一つの時間差デジタル変換ステージにおいて、
    入力が所定の論理遷移をしたときに所定の論理値の信号を出力し、前記検知信号を受けることで前記所定の論理値の信号の出力を停止する波形整形回路であって前記第1および第2の信号をそれぞれ出力する第1および第2の波形整形回路を有する
    ことを特徴とする時間差デジタル変換ステージ。
  14. 請求項1および5のいずれか一つの時間差デジタル変換ステージにおいて、
    前記記憶回路は、
    複数のレジスタ回路と、
    前記検知信号に同期して、前記複数のレジスタ回路のいずれか一つを前記デジタル信号の格納先として選択するレジスタ選択回路とを有する
    ことを特徴とする時間差デジタル変換ステージ。
  15. 多段接続された複数の請求項1および5のいずれか一つの時間差デジタル変換ステージと、
    前記複数の時間差デジタル変換ステージのそれぞれから出力されるデジタル値を互いに桁をずらして加算する加算回路とを備えている
    ことを特徴とするパイプライン型時間差デジタル変換器。
  16. 多段接続された複数の請求項14の時間差デジタル変換ステージと、
    最終段の前記時間差デジタル変換ステージから出力される前記検知信号に同期して、前記時間差デジタル変換ステージのそれぞれにおける前記複数のレジスタ回路の出力を選択的に出力する信号選択回路と、
    前記信号選択回路から出力されるデジタル値を互いに桁をずらして加算する加算回路とを備えている
    ことを特徴とするパイプライン型時間差デジタル変換器。
  17. 請求項1および5のいずれか一つの時間差デジタル変換ステージと、
    前記時間差デジタル変換ステージにおける前記遅延調整回路から出力される前記二つの信号を前記時間差デジタル変換ステージにフィードバック入力するフィードバックパスと、
    前記時間差デジタル変換ステージから出力される前記検知信号に同期して前記時間差デジタル変換ステージから出力されるデジタル値をラッチし、当該ラッチしたデジタル値を互いに桁をずらして加算する加算回路とを備えている
    ことを特徴とするサイクリック型時間差デジタル変換器。
  18. 請求項14の時間差デジタル変換ステージと、
    前記時間差デジタル変換ステージにおける前記遅延調整回路から出力される前記二つの信号を前記時間差デジタル変換ステージにフィードバック入力するフィードバックパスと、
    前記時間差デジタル変換ステージにおける前記複数のレジスタ回路のそれぞれから出力されるデジタル値を互いに桁をずらして加算する加算回路とを備えている
    ことを特徴とするサイクリック型時間差デジタル変換器。
JP2012501536A 2010-02-24 2010-08-24 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器 Expired - Fee Related JP5383900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012501536A JP5383900B2 (ja) 2010-02-24 2010-08-24 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010038781 2010-02-24
JP2010038781 2010-02-24
JP2012501536A JP5383900B2 (ja) 2010-02-24 2010-08-24 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
PCT/JP2010/005212 WO2011104778A1 (ja) 2010-02-24 2010-08-24 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器

Publications (2)

Publication Number Publication Date
JPWO2011104778A1 JPWO2011104778A1 (ja) 2013-06-17
JP5383900B2 true JP5383900B2 (ja) 2014-01-08

Family

ID=44506227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012501536A Expired - Fee Related JP5383900B2 (ja) 2010-02-24 2010-08-24 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器

Country Status (4)

Country Link
US (1) US8847812B2 (ja)
JP (1) JP5383900B2 (ja)
CN (1) CN102763337A (ja)
WO (1) WO2011104778A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5383900B2 (ja) * 2010-02-24 2014-01-08 パナソニック株式会社 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
WO2013018274A1 (ja) 2011-08-01 2013-02-07 パナソニック株式会社 時間差調整回路およびそれを備えた時間差デジタル変換器
WO2013040058A1 (en) * 2011-09-12 2013-03-21 Jian Guo Imaging fluorescence or luminescence lifetime
WO2014038124A1 (ja) * 2012-09-07 2014-03-13 パナソニック株式会社 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
CN103067016B (zh) * 2012-11-29 2015-12-02 中国科学院声学研究所 一种流水线时数转换器及其方法
JP5703324B2 (ja) * 2013-03-13 2015-04-15 株式会社半導体理工学研究センター 時間増幅回路及びその特性テストを実行するためのプログラム
US9250612B2 (en) * 2014-03-18 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for a time-to-digital converter
JP2015220538A (ja) * 2014-05-15 2015-12-07 株式会社東芝 増幅回路、アナログ/ディジタル変換回路および電圧/時間変換器
CN103986461B (zh) * 2014-05-30 2017-04-19 华为技术有限公司 时间数字转换方法及时间数字转换器
CN106527098B (zh) * 2016-10-17 2018-11-06 东南大学 基于多重vco的低功耗高精度阵列型时间数字转换电路
US10454483B2 (en) * 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
US10175655B2 (en) * 2017-03-17 2019-01-08 Intel Corporation Time-to-digital converter
US9831888B1 (en) * 2017-06-06 2017-11-28 IQ-Analog Corp. Sort-and delay time-to-digital converter
US11526135B2 (en) * 2019-05-31 2022-12-13 Skyworks Solutions, Inc. Using time-to-digital converters to delay signals with high accuracy and large range
CN111416619B (zh) * 2020-03-26 2023-02-03 中国科学院微电子研究所 一种延时测量电路、延时测量方法、电子设备及芯片
CN113917831B (zh) * 2021-10-19 2022-06-10 南京航空航天大学 一种低功耗高分辨率的时间数字转换器
US11923856B2 (en) * 2022-04-05 2024-03-05 Xilinx, Inc. Low-latency time-to-digital converter with reduced quantization step

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218729A (ja) * 2008-03-07 2009-09-24 Semiconductor Technology Academic Research Center 時間デジタル変換回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128359A (en) * 1998-10-27 2000-10-03 Intel Corporation Phase difference magnifier
CN100480706C (zh) * 2006-04-17 2009-04-22 中国科学院半导体研究所 利用固定相移来测量同频信号相位差的方法及电路
US7714760B2 (en) * 2008-06-27 2010-05-11 Entropic Communications, Inc. Apparatus and methods for direct quadrature sampling
TWI371926B (en) * 2009-01-22 2012-09-01 Univ Nat Taiwan Voltage-to-digital converting device and voltage-to-time converter
JP5383900B2 (ja) * 2010-02-24 2014-01-08 パナソニック株式会社 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
US8228219B2 (en) * 2010-06-15 2012-07-24 Infineon Technologies Ag Time-to-digital converter with calibration
WO2012120569A1 (ja) * 2011-03-07 2012-09-13 パナソニック株式会社 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器
KR101283998B1 (ko) * 2012-03-23 2013-07-10 포항공과대학교 산학협력단 슬루 레이트 제어를 이용한 시간차이증폭기 및 시간차이증폭방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218729A (ja) * 2008-03-07 2009-09-24 Semiconductor Technology Academic Research Center 時間デジタル変換回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6013033226; Minjae Lee ; Abidi, A.A.: '"A 9b 1.25ps Resolution Coarse-Fine Time-to-Digital Converter in 90nm CMOS that Amplifies a Time Res' VLSI Circuits, 2007 IEEE Symposium on , 20070614, pp.769-777 *
JPN6013045226; A. M. Abas et al.: '"Time difference amplifier"' ELECTRONICS LETTERS Vol. 38, No. 23, 200211, pp. 1437-1438., IET *

Also Published As

Publication number Publication date
WO2011104778A1 (ja) 2011-09-01
US8847812B2 (en) 2014-09-30
JPWO2011104778A1 (ja) 2013-06-17
CN102763337A (zh) 2012-10-31
US20120313803A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
JP5383900B2 (ja) 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
EP2225830B1 (en) Time domain interpolation scheme for flash a/d converters
US7532053B2 (en) Phase interpolation apparatus, systems, and methods
US8552783B2 (en) Programmable delay generator and cascaded interpolator
US8421664B2 (en) Analog-to-digital converter
JP5275367B2 (ja) 比較器およびa/d変換器
US20180294818A1 (en) Analog to digital converter and a method for analog to digital conversion
WO2009133658A1 (ja) 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型dac、及び半導体集積回路、映像機器、通信機器
WO2012120569A1 (ja) 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器
US8988269B2 (en) Time difference adjustment circuit and time-to-digital converter including the same
JP4498398B2 (ja) 比較器及びこれを用いたアナログ−デジタル変換器
JP5660054B2 (ja) A/d変換回路
GB2495177A (en) A capacitor array ADC using alternate comparators in successive conversion steps
CN110311679A (zh) 一种用于概率计算序列生成的模数转换器
KR20170040394A (ko) 저전력 c2mos 기반의 ddr cds 카운터 및 이를 이용한 아날로그-디지털 변환 장치
US11611362B2 (en) Duobinary receiver for receiving a duobinary signal
WO2014038124A1 (ja) 時間差デジタル変換ステージおよびそれを備えた時間差デジタル変換器
US9214944B2 (en) Digital counter
US7760847B2 (en) Counting circuit and address counter using the same
JP2015204534A (ja) A/d変換回路、および固体撮像装置
CN102394594B (zh) 数控体偏置型c类反相器
TWI535219B (zh) 非同步逐漸逼近式類比至數位轉換器
Sheikhaei et al. An encoder for a 5GS/s 4-bit flash ADC in 0.18/spl mu/m CMOS
CN118842453A (en) Digital phase interpolator
CN114567307A (zh) 一种多相位时钟生成电路和时钟调相方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees