JP5378920B2 - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP5378920B2 JP5378920B2 JP2009213077A JP2009213077A JP5378920B2 JP 5378920 B2 JP5378920 B2 JP 5378920B2 JP 2009213077 A JP2009213077 A JP 2009213077A JP 2009213077 A JP2009213077 A JP 2009213077A JP 5378920 B2 JP5378920 B2 JP 5378920B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- boosting
- booster
- column
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Description
<構成>
図1は、本発明の第1の実施形態による昇圧回路100の構成を示す。この昇圧回路100は、複数の昇圧セル列L01〜L04を備え、昇圧ステージST1〜ST3と逆流防止回路ST4とからなる。それぞれの昇圧セル列L01〜L04において、1段目である昇圧ステージST1には昇圧セルP101〜P104、2段目である昇圧ステージST2には昇圧セルP201〜P204、3段目である昇圧ステージST3には昇圧セルP301〜P304が含まれ、逆流防止回路ST4には逆流防止セルP401〜P404が含まれ、それぞれクロック信号CLK1A,CLK2A,CLK1B,CLK2Bに同期して動作することで、昇圧動作が行われる。
図2(a)は、図1に示した昇圧セルP101〜P104,P201〜P204,P301〜P304の構成を示す。昇圧セルP101〜P104,P201〜P204,P301〜P304の各々は、電荷転送トランジスタM1と、オンスイッチ・トランジスタM2と、オフスイッチ・トランジスタM3と、昇圧容量C1とを含む。ここに、オンスイッチ・トランジスタM2とオフスイッチ・トランジスタM3とは、電荷転送トランジスタM1の状態制御部である。
図2(b)は、図1に示した逆流防止回路ST4に含まれる逆流防止セルP401〜P404の構成を示す。逆流防止セルP401〜P404の構成は、図2(a)に示した昇圧セルP101〜P104,P201〜P204,P301〜P304から昇圧容量C1を削除した構成であり、電荷転送トランジスタM1、オンスイッチ・トランジスタM2、オフスイッチ・トランジスタM3の動作は昇圧セルと同様である。
次に、図3を参照しつつ、図1に示した昇圧回路100による動作について説明する。なお、クロック信号CLK1A,CLK2A,CLK1B,CLK2Bの各々は、電源電圧Vddと接地電圧Vssとの間で振幅するものとし、昇圧回路100の出力端子には電流負荷が存在せず、かつ電圧リミットがない場合について説明する。また、図中のVV1,VV2,VV3は、
(VV1) = Vdd+α・Vdd
(VV2) = Vdd+2α・Vdd
(VV3) = Vdd+3α・Vdd
の通りである。
まず、時刻T1において、クロック信号CLK1Aに同期して昇圧動作を行う昇圧セル列L01の昇圧ステージST1の昇圧セルP101と、昇圧ステージST3の昇圧セルP301との各々のオンスイッチ・トランジスタM2のソース信号SourceNの電圧は、
(CLK1A) = L = Vss
(VN203) = VV1
である。また、制御信号Sigは、
(CLK2A) = L = Vss
(VN204) = VV1
である。また、昇圧セルP101,P301の入出力端子N101,N301は、
(VN101) = Vdd
(VN301) = VV2
に設定されている。これらにより、昇圧セルP101,P301の各々では、オンスイッチ・トランジスタM2のゲートとソースとの間の電位差は、
(CLK2A)−(CLK1A) = Vss−Vss = 0
(VN204)−(VN203) = VV1−VV1 = 0
となる。一方、オフスイッチ・トランジスタM3のゲートとソースとの間の電位差は、
(CLK2A)−(VN101) = Vss−Vdd = −α・Vdd
(VN204)−(VN301) = VV1−VV2 = −α・Vdd
となり、オフスイッチ・トランジスタM3が導通状態となっている。
(P101のVN1)−(VN101)= Vdd−Vdd = 0
(P301のVN1)−(VN301)= VV2−VV2 = 0
となり同電位に設定され、電荷転送トランジスタM1が非導通状態となっている。
次に、時刻T2になると、クロック信号CLK1Aが「L」から「H」へ遷移する。これにより、昇圧セル列L01の昇圧ステージST1の昇圧セルP101と、昇圧ステージST3の昇圧セルP301との各々の入出力端子N101,N301の電圧VN101,VN301が昇圧され、
(VN101) = VV1
(VN301) = VV3
となる。このとき、昇圧セルP101,P301の各々の電荷転送トランジスタM1は、時刻T1において非導通状態に設定されているため、これらの電荷転送トランジスタM1を介した電荷の逆流が発生することがないことは明らかである。
(VN103) = Vdd
(VN303) = VV2
である。また、昇圧セルP201、逆流防止セルP401の制御信号Sigは、
(VN104) = VV1
(VN304) = VV3
となる。更に昇圧セルP201の入出力端子N201、昇圧回路100の出力電圧VPUMPは、
(VN201) = VV1
(VPUMP) = VV3
となる。これらにより、昇圧セルP201と逆流防止セルP401との各々では、オンスイッチ・トランジスタM2のゲートとソースとの間の電位差は、
(VN104)−(VN103) = VV1−Vdd = α・Vdd
(VN304)−(VN303) = VV3−VV2 = α・Vdd
となる。一方、オフスイッチ・トランジスタM3のゲートとソースとの間の電位差は、
(VN104)−(VN201) = VV1−VV1 = 0
(VN304)−(VPUMP) = VV3−VV3 = 0
となり、オンスイッチ・トランジスタM2が導通状態となる。
(P201のVN1)−(VN201) = Vdd−VV1 = −α・Vdd
(P401のVN1)−(VPUMP) = VV2−VV3 = −α・Vdd
となり、昇圧セルP201と逆流防止セルP401との各々の電荷転送トランジスタM1が導通状態となって電荷転送状態になる。これにより、昇圧ステージST1の昇圧セルP101で昇圧された入出力端子N101の電荷は、昇圧ステージST2の昇圧セルP201を介して入出力端子N201へ転送される。また、昇圧ステージST3の昇圧セルP301で昇圧された入出力端子N301の電荷は、逆流防止回路ST4の逆流防止セルP401を介して昇圧回路100の出力端子に転送され、昇圧回路の出力電圧VPUMPを上昇させる。
次に、時刻T3になると、クロック信号CLK2Aが「L」から「H」へ遷移する。これにより、昇圧セル列L02の昇圧ステージST1の昇圧セルP102と、昇圧ステージST3の昇圧セルP302との各々の入出力端子N102,N302の電圧VN102,VN302が昇圧され、
(VN101) = VV1
(VN301) = VV3
となる。このとき、昇圧セルP102,P302の各々の電荷転送トランジスタM1は、時刻T2において非導通状態に設定されているため、これらの電荷転送トランジスタM1を介した電荷の逆流が発生することがないことは明らかである。
(VN104) = Vdd
(VN304) = VV2
である。また、昇圧セル列L01の昇圧ステージST2の昇圧セルP201と、逆流防止回路ST4の逆流防止セルP401との各々の入出力端子N101,N301の電圧VN101,VN301は、
(VN101) = VV1
(VN301) = VV3
となる。また、昇圧セルP202の入出力端子N202の電圧と、昇圧回路の出力端子の電圧VPUMPとは、
(VN202) = VV1
(VPUMP) = VV3
となる。これらにより、昇圧セル列L02の昇圧セルP202と、逆流防止セルP402との各々では、オンスイッチ・トランジスタM2のゲートとソースとの間の電位差は、
(VN101)−(VN104) = VV1−Vdd = α・Vdd
(VN301)−(VN304) = VV3−VV2 = α・Vdd
となる。一方、オフスイッチ・トランジスタM3のゲートとソースとの間の電位差は、
(VN101)−(VN202) = VV1−VV1 = 0
(VN301)−(VPUMP) = VV3−VV3 = 0
となり、オンスイッチ・トランジスタM2が導通状態となる。
(P202のVN1)−(VN202) = Vdd−VV1 = −α・Vdd
(P402のVN1)−(VPUMP) = VV2−VV3 = −α・Vdd
となり、昇圧セルP202と逆流防止セルP402との各々の電荷転送トランジスタM1が導通状態となって電荷転送状態になる。これにより、昇圧ステージST1の昇圧セルP102で昇圧された入出力端子N102の電荷は、昇圧ステージST2の昇圧セルP202を介して入出力端子N202へ転送される。また、昇圧ステージST3の昇圧セルP302で昇圧された入出力端子N302の電荷は、逆流防止回路ST4の逆流防止セルP402を介して昇圧回路100の出力端子に転送され、昇圧回路の出力電圧VPUMPを上昇させる。
次に、時刻T4になると、クロック信号CLK1Bが「L」から「H」へ遷移する。これにより、昇圧セル列L03の昇圧ステージST1の昇圧セルP103と、昇圧ステージST3の昇圧セルP303との各々の入出力端子N103,N303の電圧VN103,VN303が昇圧される。このとき、昇圧セルP103,P303の各々の電荷転送トランジスタM1は、時刻T3において非導通状態に設定されているため、これまでと同様、これらの電荷転送トランジスタM1を介した電荷の逆流が発生することがないことは明らかである。
次に、時刻T5になると、クロック信号CLK2Bが「L」から「H」へ遷移する。これにより、昇圧セル列L04の昇圧ステージST1の昇圧セルP104と、昇圧ステージST3の昇圧セルP304との各々の入出力端子N104,N304の電圧VN104,VN304が昇圧される。このとき、昇圧セルP104,P304の各々の電荷転送トランジスタM1は、時刻T4において非導通状態に設定されているため、これまでと同様、これらの電荷転送トランジスタM1を介した電荷の逆流が発生することがないことは明らかである。
クロック信号CLK1A=L
入力端子INPUT=VV2
出力端子OUTPUT=VV2
制御信号Sig=VV1(昇圧セルP304の入出力端子N204の電圧VN204)
ソース信号SourceN=VV1(昇圧セルP303の入出力端子N203の電圧VN203)
である。
1.オフスイッチ・トランジスタM3を導通状態にするために
V(制御信号Sig) ≦ V(OUTPUT)−|Vtm3|
2.オンスイッチ・トランジスタM2を非導通状態にするために
V(SourceN) ≧ V(Sig)− Vtm2
を満たせれば、電荷転送トランジスタM1のゲートとソースとの間をイコライズすることができる。ここで、Vtm2はオンスイッチ・トランジスタM2の閾値電圧、|Vtm3|はオフスイッチ・トランジスタM3の閾値電圧の絶対値である。
クロック信号CLK1A=H
入力端子INPUT=VV1
出力端子OUTPUT=VV3
制御信号Sig=VV1(昇圧セルP304の入出力端子N204の電圧VN204)
ソース信号SourceN=VV2(昇圧セルP303の入出力端子N203の電圧VN203)
である。
1.オフスイッチ・トランジスタM3を導通状態にするために
V(制御信号Sig) ≦ V(OUTPUT)−|Vtm3|
2.オンスイッチ・トランジスタM2を非導通状態にするために
V(SourceN) ≧ V(Sig)− Vtm2
を満たせれば、電荷転送トランジスタM1のゲートとソースとの間をイコライズすることができる。
クロック信号CLK1A=H
入力端子INPUT=VV1
出力端子OUTPUT=VV3
制御信号Sig=VV2(昇圧セルP304の入出力端子N204の電圧VN204)
ソース信号SourceN=VV2(昇圧セルP302の入出力端子N202の電圧VN203)
である。
1.オフスイッチ・トランジスタM3を導通状態にするために
V(制御信号Sig) ≦ V(OUTPUT)−|Vtm3|
2.オンスイッチ・トランジスタM2を非導通状態にするために
V(SourceN) ≧ V(Sig)− Vtm2
を満たせれば、電荷転送トランジスタM1のゲートとソースとの間をイコライズすることができる。上記クロック信号が「H」のときの電圧条件は、時刻T2と同じ条件である。
クロック信号CLK1A=L
入力端子INPUT=VV2
出力端子OUTPUT=VV2
制御信号Sig=VV2(昇圧セルP304の入出力端子N204の電圧VN204)
ソース信号SourceN=VV1(昇圧セルP303の入出力端子N203の電圧VN203)
である。
1.オフスイッチ・トランジスタM3を非導通状態にするために
V(制御信号Sig) ≧ V(OUTPUT)−|Vtm3|
2.オンスイッチ・トランジスタM2を導通状態にするために
V(SourceN) ≦ V(Sig)− Vtm2
を満たせればよい。
禁止条件:
V(SourceN) ≦ V(Siv)−Vtm2
かつ
V(Sig) ≦ V(OUTPUT)−|Vtm3|
である。
許容条件:
V(SourceN) = V(Sig) = V(OUTPUT)
である。
以上のように、4つのクロック信号を4並列(M=4)の昇圧セル列に適用し、K列目(1≦K≦M)の昇圧セルを同一段の(K−1)列目((K−1)=0のときは、(K−1)はM列目となる)の昇圧セルの入力端子に接続して、(K−1)列目の昇圧セルの入力端子の電圧に応じて、K列目の昇圧セルの出力端子の電圧と、約180度位相が異なって動作している他の昇圧セルの入力端子電圧とを切り替えて制御することで、複雑なクロックを使わずとも昇圧動作時に電荷転送トランジスタを非導通状態に設定することが可能となり、昇圧効率の低下を抑制することが可能となった。
<構成>
図6は、本発明の第2の実施形態による昇圧回路200を示す。図6は、図1の昇圧回路100の3段目の昇圧ステージST3に相当する回路ブロックであり、昇圧回路100の昇圧ステージST3からの変更点として、昇圧セル列数を4並列から昇圧セル列L01〜L12の12並列に変更して、昇圧セルP301〜P312としている。それに伴い、昇圧セルP301〜P312の入出力端子N201〜N212,N301〜N312を備え、更に各昇圧セルP301〜P312はクロック信号CLK1A〜CLK6A,CLK1B〜CLK6Bに同期して昇圧動作を繰り返し、クロック信号CLK1Aに同期して昇圧動作を行う昇圧セル列を1列目(L01)とし、以降、クロック信号CLK2A〜CLK6Aに同期して昇圧動作を行う昇圧セル列を2〜6列目(L02〜L06)、クロック信号CLK1B〜CLK6Bに同期して昇圧動作を行う昇圧セル列を7〜12列目(L7〜L12)とする。なお、クロック信号CLK1AとCLK1Bは、相補的に振幅するクロック信号であり、同様にCLK2AとCLK2B、CLK3AとCLK3B、CLK4AとCLK4B、CLK5AとCLK5B、CLK6AとCLK6Bもそれぞれ相補的な関係にある。
第1の実施形態の図5に説明したように、図8の動作波形(制御信号:SigはCaseA)を用いて、クロック信号CLK1Aに同期している昇圧回路200の動作状態を昇圧準備状態、昇圧状態、電荷転送状態に分類することができる。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV2
V(SourceN)=VV1 = V(Sig)=VV1
であることから、時刻Taにおいて昇圧準備状態である。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV3
V(SourceN)=VV2 > V(Sig)=VV1
であることから、時刻Tbにおいて昇圧状態である。
V(制御信号Sig)=VV2 < V(OUTPUT)=VV3
V(SourceN)=VV2 = V(Sig)=VV2
であることから、昇圧状態を保持する。
V(制御信号Sig)=VV2 = V(OUTPUT)=VV2
V(SourceN)=VV1 < V(Sig)=VV2
となって、電荷転送状態となる。
昇圧セル列を増やすことによって、電荷転送時間を長くすることができ、電荷転送トランジスタのレイアウトサイズの増大を抑制できる。
<構成>
図7は、本発明の第3の実施形態による昇圧回路210を示す。図7は、図6の昇圧回路200の変形例であり、昇圧回路200からの変更点として、昇圧セルP301の制御信号Sigとして、クロック信号CLK2B(CLK2A)に同期して昇圧動作を繰り返す昇圧セル列L08の昇圧セルP308の入出力端子N208が接続されている(図8では、制御信号Sigにおいて、CaseBが適用される)。
第1の実施形態の図5に説明したように、図8の動作波形(制御信号:SigはCaseB)を用いて、クロック信号CLK1Aに同期している昇圧回路210の昇圧セルP301の動作状態を昇圧準備状態、昇圧状態、電荷転送状態に分類することができる。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV2
V(SourceN)=VV1 = V(Sig)=VV1
であることから、時刻Taにおいて昇圧準備状態である。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV3
V(SourceN)=VV2 > V(Sig)=VV1
であることから、時刻Tbにおいて昇圧状態である。
V(制御信号Sig)=VV2 < V(OUTPUT)=VV3
V(SourceN)=VV2 = V(Sig)=VV2
であることから、昇圧状態を保持する。
V(制御信号Sig)=VV2 = V(OUTPUT)=VV2
V(SourceN)=VV1 < V(Sig)=VV2
となって、電荷転送状態となる。
M並列(M≧4)から構成される昇圧セル列において、K列目の昇圧セルの制御信号SigをA列前(1≦A≦M/2−1)の昇圧セルの入力端子INPUTに接続することで、電荷転送トランジスタM1に対して、最適な昇圧準備状態の時間を設定し、かつ十分な電荷転送時間の調整を可能とする。
<構成>
図9は、本発明の第4の実施形態による昇圧回路220を示す。図9は、図6の昇圧回路200の変形例であり、昇圧回路200からの変更点として、昇圧セルP301のソース信号SourceNに、クロック信号CLK5Bに同期して昇圧動作を行う昇圧セル列L11の昇圧セルP311の入出力端子N211を接続している。
第1の実施形態の図5で説明したように、図10の動作波形(ソース信号SourceNはCaseC)を用いて、クロック信号CLK1Aに同期している昇圧回路220の昇圧セルP301の動作状態を昇圧準備状態、昇圧状態、電荷転送状態に分類することができる。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV2
V(SourceN)=VV1 = V(Sig)=VV1
であることから、時刻Taにおいて昇圧準備状態である。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV3
V(SourceN)=VV1 = V(Sig)=VV1
であることから、時刻Tbにおいて昇圧状態である。
V(制御信号Sig)=VV1 < V(OUTPUT)=VV3
V(SourceN)=VV2 > V(Sig)=VV1
であることから、昇圧状態を保持する。
V(制御信号Sig)=VV2 = V(OUTPUT)=VV2
V(SourceN)=VV2 = V(Sig)=VV2
となって、電荷転送トランジスタM1のゲートN1がHizとなる。しかし、昇圧セルの後段から前段への電荷の逆流は発生しない。
V(制御信号Sig)=VV2 = V(OUTPUT)=VV2
V(SourceN)=VV1 < V(Sig)=VV2
となって、電荷転送状態となる。
第2の実施形態及び第4の実施形態より、クロック信号CLK1Aに同期して昇圧動作を行う昇圧セルP301のソース信号SourceNはクロック信号CLK5B〜CLK3B〜CLK1Bに同期して昇圧動作を行う昇圧セルの入力端子INPUTに接続することが可能である(第1の実施形態で示した昇圧セルの電圧条件を満たす)。
M並列(M≧4)から構成される昇圧セル列において、K列目(1≦I≦M)の昇圧セルの昇圧動作に関して、電荷転送トランジスタを介した逆流を抑制して実施することができる。
以上の各実施形態についての説明において、例えば昇圧回路100は、電源電圧を受けて正電圧の昇圧電圧を生成するものであったが、図11のように、接地電圧を受けて負電圧の昇圧電圧を生成する昇圧回路300であってもよい。この場合、各実施形態において、昇圧回路を構成する各トランジスタの極性を逆極性にすることによって、負電圧の昇圧電圧を生成する昇圧回路を構成することができる。例えば、図2(a)〜図2(c)に示した昇圧セルP101〜P104,P201〜P204,P301〜P304と、逆流防止セルP401〜P404とを、図12(a)〜図12(c)のように構成すればよい。ここで、MN1〜MN4はそれぞれM1〜M4に対して逆導電型のトランジスタである。
200,210,220 昇圧回路
300,900 昇圧回路
C1 昇圧容量
CLK1A〜CLK6A クロック信号
CLK1B〜CLK6B クロック信号
L01〜L12 昇圧セル列
M1,MN1 電荷転送トランジスタ
M2,MN2 オフスイッチ・トランジスタ
M3,MN3 オンスイッチ・トランジスタ
M4,MN4 ダイオード接続されたトランジスタ
P101〜P104 昇圧セル
P201〜P205 昇圧セル
P301〜P312 昇圧セル
P401〜P404 逆流防止セル
ST1〜ST3 昇圧ステージ
ST4 逆流防止回路
Claims (8)
- 位相の異なる複数のクロック信号に同期して昇圧動作を行うM並列(M≧4)かつL段(L≧2)の昇圧セルを有する昇圧回路であって、
前記昇圧セルは、
当該昇圧セルの出力端子に一端が接続され、当該昇圧セルに対応するクロック信号を他端に受ける昇圧容量と、
当該昇圧セルの入力端子と出力端子との間に接続された電荷転送トランジスタとを備え、
当該昇圧セルと同一段かつ他列のうち第1の列の昇圧セルの入力端子と、当該昇圧セルの電荷転送トランジスタを制御する状態制御部の制御端子とを接続し、以て同一段かつM並列の昇圧セルをリング状に接続したことを特徴とする昇圧回路。 - 位相の異なる複数のクロック信号に同期して昇圧動作を行うM並列(M≧4)かつL段(L≧2)の昇圧セルを有する昇圧回路であって、
前記昇圧セルは、
当該昇圧セルの出力端子に一端が接続され、当該昇圧セルに対応するクロック信号を他端に受ける昇圧容量と、
当該昇圧セルの入力端子と出力端子との間に接続された電荷転送トランジスタと、
当該昇圧セルと同一段かつ他列のうち第1の列の昇圧セルの入力端子電圧に応じて、当該昇圧セルと同一段かつ他列のうち第2の列の昇圧セルの入力端子電圧と、当該昇圧セルの出力端子電圧とを切り替えて当該昇圧セルの電荷転送トランジスタを制御する状態制御部とを備えたことを特徴とする昇圧回路。 - 請求項1又は2に記載の昇圧回路において、
前記状態制御部は、前記第1の列の昇圧セルの入力端子に各々のゲートが接続され、かつ前記電荷転送トランジスタのゲートに各々のドレインが接続された第1導電型の第1のトランジスタ及び第2導電型の第2トランジスタを有し、
前記第1のトランジスタのソースは前記第2の列の昇圧セルの入力端子に接続され、
前記第2のトランジスタのソースは当該昇圧セルの出力端子に接続されていることを特徴とする昇圧回路。 - 請求項1〜3のいずれか1項に記載の昇圧回路において、
前記第1の列の昇圧セルは、K列目(1≦K≦M)、かつI段目(1≦I≦L)に備えられた当該昇圧セルに対してA列前(1≦A≦M/2−1:Aは自然数)であるKA列目((K−A)>0のときはKA=(K−A)、(K−A)≦0のときはKA=(M−|K−A|))に備えられていることを特徴とする昇圧回路。 - 請求項4記載の昇圧回路において、
前記第2の列の昇圧セルは、K列目(1≦K≦M)、かつI段目(1≦I≦L)に備えられた当該昇圧セルに対してB列前(A+1≦B≦M/2:Bは自然数)であるKB列目((K−B)>0のときはKB=(K−B)、(K−B)≦0のときはKB=(M−|K−B|))に備えられていることを特徴とする昇圧回路。 - 位相の異なる複数のクロック信号に同期して昇圧動作を行うM並列(M≧4)かつL段(L≧2)の昇圧セルを有する昇圧回路であって、
前記昇圧セルは、
当該昇圧セルの出力端子に一端が接続され、当該昇圧セルに対応するクロック信号を他端に受ける昇圧容量と、
当該昇圧セルの入力端子と出力端子との間に接続され、導通状態になると当該入力端子から当該出力端子へ電荷を転送する電荷転送トランジスタとを備え、
当該昇圧セルと同一段かつ他列のうち第1の列の昇圧セルの入力端子電圧に応じて、当該昇圧セルの電荷転送トランジスタを非導通状態に設定した後、当該昇圧セルの昇圧動作が実施されることを特徴とする昇圧回路。 - 請求項6記載の昇圧回路において、
前記第1の列の昇圧セルは、K列目(1≦K≦M)、かつI段目(1≦I≦L)に備えられた当該昇圧セルに対してA列前(1≦A≦M/2−1:Aは自然数)であるKA列目((K−A)>0のときはKA=(K−A)、(K−A)≦0のときはKA=(M−|K−A|))に備えられていることを特徴とする昇圧回路。 - 請求項6記載の昇圧回路において、
当該昇圧セルの昇圧動作とは、当該昇圧セルの出力端子に一端が接続された前記昇圧容量を当該昇圧セルに対応するクロック信号によってポンピングすることであることを特徴とする昇圧回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009213077A JP5378920B2 (ja) | 2009-09-15 | 2009-09-15 | 昇圧回路 |
CN2010800021239A CN102099991A (zh) | 2009-09-15 | 2010-05-12 | 升压电路 |
PCT/JP2010/003226 WO2011033699A1 (ja) | 2009-09-15 | 2010-05-12 | 昇圧回路 |
US12/938,108 US8072258B2 (en) | 2009-09-15 | 2010-11-02 | Booster circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009213077A JP5378920B2 (ja) | 2009-09-15 | 2009-09-15 | 昇圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011066959A JP2011066959A (ja) | 2011-03-31 |
JP5378920B2 true JP5378920B2 (ja) | 2013-12-25 |
Family
ID=43758318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009213077A Expired - Fee Related JP5378920B2 (ja) | 2009-09-15 | 2009-09-15 | 昇圧回路 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5378920B2 (ja) |
CN (1) | CN102099991A (ja) |
WO (1) | WO2011033699A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023260B2 (en) * | 2003-06-30 | 2006-04-04 | Matrix Semiconductor, Inc. | Charge pump circuit incorporating corresponding parallel charge pump stages and method therefor |
JP2008220158A (ja) * | 2007-02-07 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 昇圧回路 |
JP5336770B2 (ja) * | 2008-05-29 | 2013-11-06 | パナソニック株式会社 | 昇圧回路 |
-
2009
- 2009-09-15 JP JP2009213077A patent/JP5378920B2/ja not_active Expired - Fee Related
-
2010
- 2010-05-12 CN CN2010800021239A patent/CN102099991A/zh active Pending
- 2010-05-12 WO PCT/JP2010/003226 patent/WO2011033699A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2011033699A1 (ja) | 2011-03-24 |
JP2011066959A (ja) | 2011-03-31 |
CN102099991A (zh) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4557577B2 (ja) | チャージポンプ回路 | |
US10192594B2 (en) | Semiconductor device | |
JP3488587B2 (ja) | 昇圧回路及びこれを備えたicカード | |
US7777557B2 (en) | Booster circuit | |
US8154333B2 (en) | Charge pump circuits, systems, and operational methods thereof | |
US6912159B2 (en) | Boosting circuit and non-volatile semiconductor storage device containing the same | |
JP2010130781A (ja) | チャージポンプ回路及びこれを備える半導体記憶装置 | |
JP4843376B2 (ja) | 電源回路 | |
WO2004038919A1 (ja) | 電圧発生回路、電圧発生装置及びこれを用いた半導体装置、並びにその駆動方法 | |
US8072258B2 (en) | Booster circuit | |
JP2008161014A (ja) | 昇圧型チャージポンプ回路 | |
JP2008220158A (ja) | 昇圧回路 | |
US20140307499A1 (en) | Booster circuit | |
JP5336770B2 (ja) | 昇圧回路 | |
TWI520490B (zh) | 高電壓產生器及產生高電壓之方法 | |
KR102381493B1 (ko) | 승압 회로 및 그것을 구비한 불휘발성 메모리 | |
JP2008198985A (ja) | 昇圧回路 | |
US7808303B2 (en) | Booster circuit | |
JP5378920B2 (ja) | 昇圧回路 | |
JP3670642B2 (ja) | 昇圧回路 | |
US20230343382A1 (en) | Multi stage charge pump circuits and semiconductor memory devices including the same | |
JP2002058237A (ja) | チャージポンプ回路及びその制御方法 | |
CN115842475A (zh) | 电荷泵电路及存储器 | |
KR20200094630A (ko) | 차지 펌프 회로, 반도체 장치 및 반도체 기억장치 | |
JP2011004535A (ja) | 昇圧回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120710 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120718 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130926 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5378920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |