JP5375563B2 - Mounting structure and mounting method of semiconductor device - Google Patents

Mounting structure and mounting method of semiconductor device Download PDF

Info

Publication number
JP5375563B2
JP5375563B2 JP2009274251A JP2009274251A JP5375563B2 JP 5375563 B2 JP5375563 B2 JP 5375563B2 JP 2009274251 A JP2009274251 A JP 2009274251A JP 2009274251 A JP2009274251 A JP 2009274251A JP 5375563 B2 JP5375563 B2 JP 5375563B2
Authority
JP
Japan
Prior art keywords
semiconductor device
underfill material
semiconductor chip
mounting substrate
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009274251A
Other languages
Japanese (ja)
Other versions
JP2011119381A (en
Inventor
昌広 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009274251A priority Critical patent/JP5375563B2/en
Publication of JP2011119381A publication Critical patent/JP2011119381A/en
Application granted granted Critical
Publication of JP5375563B2 publication Critical patent/JP5375563B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の実装構造及び実装方法に関し、特に詳しくはアンダーフィル材を用いた半導体装置の実装構造及び実装方法に関する。   The present invention relates to a mounting structure and mounting method for a semiconductor device, and more particularly to a mounting structure and mounting method for a semiconductor device using an underfill material.

電子機器の急速な発達に伴い、ＬＳＩなど半導体チップにはこれまで以上に高機能化が求められるようになってきている。半導体チップの多機能化に伴い半導体チップの入出力端子数は増加し、また半導体チップを高速動作させるための配線長は短縮化が求められている。こうした要求を実現するために開発された接続工法として、バンプを介して半導体チップを実装基板に接続するフリップチップ接続がある。   With the rapid development of electronic devices, semiconductor chips such as LSIs are required to have higher functionality than ever. As the number of functions of a semiconductor chip increases, the number of input / output terminals of the semiconductor chip increases, and the wiring length for operating the semiconductor chip at high speed is required to be shortened. As a connection method developed to realize such a requirement, there is a flip chip connection in which a semiconductor chip is connected to a mounting substrate via bumps.

フリップチップ接続は半導体チップの配線面にエリア状に接続パッドを設けることができるため多ピン化に適している。また、ワイヤボンディングやテープオートメイティッドボンディングの様な他の半導体チップ接続工法と比較し、引き出し線を必要としないため配線長の短縮化が可能である。こうしたことから、電子機器に用いられる半導体チップの実装にはフリップチップ接続を使用したものが増加している。   Flip chip connection is suitable for increasing the number of pins because connection pads can be provided in the form of areas on the wiring surface of a semiconductor chip. In addition, compared with other semiconductor chip connection methods such as wire bonding and tape automated bonding, the lead length is not required, so that the wiring length can be shortened. For these reasons, the number of semiconductor chips used in electronic devices using flip chip connection is increasing.

フリップチップ接続に使用される一般的なバンプ電極の材料としては、Ａｕやはんだ等が用いられている。フリップチップ接続では、実装基板と半導体チップ間の熱膨張差に起因する応力が小さなバンプに集中し、クラック等によって電気的な接続が損なわれる虞がある。そこで、半導体チップと実装基板との間の電気的な接続の信頼性を確保するため、一般に、半導体チップと実装基板との隙間を樹脂封止している（例えば、特許文献１）。   Au, solder, or the like is used as a general bump electrode material used for flip chip connection. In the flip-chip connection, the stress due to the thermal expansion difference between the mounting substrate and the semiconductor chip is concentrated on the small bumps, and there is a possibility that the electrical connection is damaged by cracks or the like. Therefore, in order to ensure the reliability of the electrical connection between the semiconductor chip and the mounting substrate, the gap between the semiconductor chip and the mounting substrate is generally sealed with resin (for example, Patent Document 1).

図６は、従来の半導体装置の実装構造を示す断面図である。図６に示すように、ＬＳＩなどの半導体チップ１と配線基板などの実装基板２とが、はんだボール４にて実装されている。半導体チップ１は、はんだボール４により、実装基板２の電極パッド３とボンディングされている。そして、このように実装された実装基板２と半導体チップ１との間に、樹脂などからなるアンダーフィル材５が形成されている。   FIG. 6 is a cross-sectional view showing a conventional semiconductor device mounting structure. As shown in FIG. 6, a semiconductor chip 1 such as an LSI and a mounting board 2 such as a wiring board are mounted with solder balls 4. The semiconductor chip 1 is bonded to the electrode pads 3 of the mounting substrate 2 by solder balls 4. An underfill material 5 made of resin or the like is formed between the mounting substrate 2 and the semiconductor chip 1 mounted in this manner.

このアンダーフィル材５は、半導体チップ１を実装基板２にはんだボール４を用いてはんだ付けした後に、実装基板２と半導体チップ１との間に注入される。そして、半導体チップ１と実装基板２の間に充填されたアンダーフィル材５を硬化させる。これにより、熱膨張差によってはんだボール４部分に発生する応力を抑えることができる。すなわち、半導体チップ１と実装基板２の間の熱変形をアンダーフィル材５で拘束することで、バンプ等に発生する熱応力を低減し、半導体チップ１と実装基板２の間の接続不良を防止している。   The underfill material 5 is injected between the mounting substrate 2 and the semiconductor chip 1 after the semiconductor chip 1 is soldered to the mounting substrate 2 using the solder balls 4. Then, the underfill material 5 filled between the semiconductor chip 1 and the mounting substrate 2 is cured. Thereby, the stress which generate | occur | produces in the solder ball 4 part by a thermal expansion difference can be suppressed. That is, by restraining thermal deformation between the semiconductor chip 1 and the mounting substrate 2 with the underfill material 5, thermal stress generated in the bumps and the like is reduced, and poor connection between the semiconductor chip 1 and the mounting substrate 2 is prevented. doing.

アンダーフィル材５の充填状態は、半導体チップ１と実装基板２の間に充填されるアンダーフィル材５の充填量に応じて変化する。ここで、アンダーフィル材５の充填量と充填状態との関係について、図７〜図９を用いて説明する。   The filling state of the underfill material 5 changes according to the filling amount of the underfill material 5 filled between the semiconductor chip 1 and the mounting substrate 2. Here, the relationship between the filling amount of the underfill material 5 and the filling state will be described with reference to FIGS.

図７は、アンダーフィル材５の充填量が適量の場合の状態を示す拡大断面図である。図７に示す充填状態は、半導体チップ１と実装基板２との間の空間からはみ出したアンダーフィル材５が、半導体チップ１の側面の中央付近まで覆う状態となっている。このように、半導体チップ１の厚さｔに対して、ほぼ半分のｔ／２まで覆うようにアンダーフィル材５がはみ出している状態が、応力的に望ましく、最も信頼性を向上することが可能である。   FIG. 7 is an enlarged cross-sectional view showing a state where the filling amount of the underfill material 5 is an appropriate amount. The filling state shown in FIG. 7 is a state in which the underfill material 5 protruding from the space between the semiconductor chip 1 and the mounting substrate 2 covers the vicinity of the center of the side surface of the semiconductor chip 1. As described above, the state in which the underfill material 5 protrudes so as to cover almost half of the thickness t of the semiconductor chip 1 is desirable in terms of stress, and the reliability can be improved most. It is.

これに対して、図８は、アンダーフィル材５の充填量が少ない場合の状態を示す拡大断面図である。図８に示す充填状態は、アンダーフィル材５の充填量が少なすぎて、アンダーフィル材５が半導体チップ１の側面に達していない状態となっている。すなわち、半導体チップ１と実装基板２との間の空間にアンダーフィル材５が充填されない未充填部が形成された状態となっている。ここまでアンダーフィル材５の充填量が少ないと、はんだボール４部分に発生する応力を十分に抑えることができない。   On the other hand, FIG. 8 is an enlarged cross-sectional view showing a state where the filling amount of the underfill material 5 is small. The filling state shown in FIG. 8 is a state where the filling amount of the underfill material 5 is too small and the underfill material 5 does not reach the side surface of the semiconductor chip 1. That is, an unfilled portion that is not filled with the underfill material 5 is formed in the space between the semiconductor chip 1 and the mounting substrate 2. If the filling amount of the underfill material 5 is small so far, the stress generated in the solder ball 4 portion cannot be sufficiently suppressed.

一方、図９は、アンダーフィル材５の充填量が多い場合の状態を示す拡大断面図である。図９に示す充填状態は、アンダーフィル材５の充填量が多すぎて、半導体チップ１と実装基板２との間の空間からはみ出したアンダーフィル材５が半導体チップ１の側面を完全に覆う状態となっている。ここまでアンダーフィル材５の充填量が多いと、半導体チップ１に応力が発生し、半導体チップ１内に剥離等の問題を発生させる虞がある。   On the other hand, FIG. 9 is an enlarged cross-sectional view showing a state where the filling amount of the underfill material 5 is large. The filling state shown in FIG. 9 is a state in which the filling amount of the underfill material 5 is too large and the underfill material 5 protruding from the space between the semiconductor chip 1 and the mounting substrate 2 completely covers the side surface of the semiconductor chip 1. It has become. If the filling amount of the underfill material 5 is large so far, stress is generated in the semiconductor chip 1, which may cause problems such as peeling in the semiconductor chip 1.

このように、半導体チップ１と実装基板２との間からはみ出すアンダーフィル材５のフィレット高さは、アンダーフィル材５の充填量に応じて変化する。そこで、図７に示す充填状態のようにフィレット高さが半導体チップ１の厚さのほぼ半分の高さとなるアンダーフィル材５の所定量を予測し、この予測した所定量のアンダーフィル材５の注入を行っている。   Thus, the fillet height of the underfill material 5 that protrudes from between the semiconductor chip 1 and the mounting substrate 2 changes according to the filling amount of the underfill material 5. Therefore, a predetermined amount of the underfill material 5 in which the fillet height is almost half the thickness of the semiconductor chip 1 as shown in the filling state shown in FIG. Injecting.

特開２００７−１９４４０３号公報JP 2007-194403 A

しかしながら、実際の製造工程では、アンダーフィル材５を充填隙間へ充填するために予測した所定量のアンダーフィル材５をディスペンサから吐出したとしても、アンダーフィル材５の充填状態にばらつきが生じてしまう。   However, in an actual manufacturing process, even if a predetermined amount of the underfill material 5 predicted for filling the underfill material 5 into the filling gap is discharged from the dispenser, the filling state of the underfill material 5 varies. .

充填状態にばらつきが生じる主な原因として、次のものを挙げることができる。
（１）ディスペンサから実際に吐出されるアンダーフィル材５の吐出量にばらつきがあり、予測した所定量に対して過不足が生じる。
（２）はんだボール４ではんだ付けした際の半導体チップ１や実装基板２の傾きなどにより充填隙間にばらつきが生じ、この充填隙間において実際に適量となるアンダーフィル材５の量が、予測した所定量と異なる。 The following can be cited as the main cause of variation in the filling state.
(1) There is a variation in the discharge amount of the underfill material 5 actually discharged from the dispenser, and an excess or deficiency occurs with respect to the predicted predetermined amount.
(2) The filling gap varies due to the inclination of the semiconductor chip 1 and the mounting substrate 2 when soldered with the solder balls 4, and the amount of the underfill material 5 that is actually appropriate in the filling gap is predicted. Different from quantification.

このような原因から、実際の製造工程では充填状態にばらつきが生じるので、フィレット高さを安定してコントロールすることが難しい。そのため、アンダーフィル材５のフィレット高さを半導体チップ１の側面中央付近に安定してコントロールすることが難しく、半導体チップ１と実装基板２との間の電気的な接続について安定した信頼性を確保することができないという問題がある。   For these reasons, since the filling state varies in the actual manufacturing process, it is difficult to stably control the fillet height. For this reason, it is difficult to stably control the fillet height of the underfill material 5 near the center of the side surface of the semiconductor chip 1 and to ensure stable reliability of the electrical connection between the semiconductor chip 1 and the mounting substrate 2. There is a problem that you can not.

本発明は、上記のような問題点を解決するためになされたものであり、安定した信頼性を確保することができる半導体装置の実装構造及び実装方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor device mounting structure and a mounting method capable of ensuring stable reliability.

本発明の第１の態様にかかる半導体装置の実装構造は、半導体装置と、前記半導体装置と対向配置され、前記半導体装置がバンプを介して接続されている実装基板と、前記半導体装置と前記実装基板との間に充填されたアンダーフィル材と、前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部と、前記フィレット部に設けられ、前記アンダーフィル材が分断されている切り込み部と、を備えるものである。   A mounting structure of a semiconductor device according to a first aspect of the present invention includes a semiconductor device, a mounting substrate disposed opposite to the semiconductor device and connected to the semiconductor device via a bump, the semiconductor device and the mounting. An underfill material filled between the substrate, a fillet portion formed so that the underfill material protrudes from between the semiconductor device and the mounting substrate and is applied to a side surface of the semiconductor device; and the fillet portion And a cut portion in which the underfill material is divided.

本発明の第２の態様にかかる半導体装置の実装構造は、半導体装置と、前記半導体装置と対向配置され、前記半導体装置がバンプを介して接続されている実装基板と、前記半導体装置と前記実装基板との間に充填されたアンダーフィル材と、前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部と、前記フィレット部に設けられ、前記アンダーフィル材が除去されている除去部と、を備えるものである。   A mounting structure of a semiconductor device according to a second aspect of the present invention includes: a semiconductor device; a mounting substrate disposed opposite to the semiconductor device and connected to the semiconductor device via a bump; the semiconductor device and the mounting An underfill material filled between the substrate, a fillet portion formed so that the underfill material protrudes from between the semiconductor device and the mounting substrate and is applied to a side surface of the semiconductor device; and the fillet portion And a removing portion from which the underfill material is removed.

また、本発明の第３の態様にかかる半導体装置の実装方法は、半導体装置を実装基板にバンプを介して接続し、前記半導体装置と前記実装基板との間にアンダーフィル材を充填し、前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部に、切り込み部又は除去部を形成するものである。   According to a third aspect of the present invention, there is provided a semiconductor device mounting method, comprising: connecting a semiconductor device to a mounting substrate via a bump; filling an underfill material between the semiconductor device and the mounting substrate; A cut portion or a removal portion is formed in a fillet portion formed so that the underfill material protrudes from between the semiconductor device and the mounting substrate and hangs on the side surface of the semiconductor device.

本発明によれば、安定した信頼性を確保することができる半導体装置の実装構造及び実装方法を提供することができる。   According to the present invention, it is possible to provide a mounting structure and a mounting method for a semiconductor device capable of ensuring stable reliability.

実施の形態１に係る半導体装置の実装構造を示す断面図である。1 is a cross-sectional view showing a mounting structure of a semiconductor device according to a first embodiment. 実施の形態１に係るアンダーフィル材のフィレット部を拡大した拡大断面図である。3 is an enlarged cross-sectional view in which a fillet portion of an underfill material according to Embodiment 1 is enlarged. FIG. 実施の形態１に係る半導体装置の実装方法を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining the semiconductor device mounting method according to the first embodiment; 実施の形態２に係る半導体装置の実装構造を示す断面図である。FIG. 6 is a cross-sectional view illustrating a mounting structure of a semiconductor device according to a second embodiment. 実施の形態２に係るアンダーフィル材のフィレット部を拡大した拡大断面図である。6 is an enlarged cross-sectional view in which a fillet portion of an underfill material according to Embodiment 2 is enlarged. FIG. 従来の半導体装置の実装構造を示す断面図である。It is sectional drawing which shows the mounting structure of the conventional semiconductor device. アンダーフィル材の充填量が適量の場合の状態を示す拡大断面図である。It is an expanded sectional view which shows the state in case the filling amount of an underfill material is an appropriate amount. アンダーフィル材の充填量が少ない場合の状態を示す拡大断面図である。It is an expanded sectional view showing a state when there is little filling amount of an underfill material. アンダーフィル材の充填量が多い場合の状態を示す拡大断面図である。It is an expanded sectional view showing a state when there is much filling amount of an underfill material.

以下、図面を参照して本発明の実施の形態について説明する。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略されている。   Embodiments of the present invention will be described below with reference to the drawings. For clarity of explanation, the following description and drawings are omitted and simplified as appropriate. For the sake of clarification, duplicate explanation is omitted as necessary. In addition, what attached | subjected the same code | symbol in each figure has shown the same element, and description is abbreviate | omitted suitably.

実施の形態１．
本実施の形態に係る半導体装置の実装構造について、図１を用いて説明する。図１は、実施の形態１に係る半導体装置の実装構造を示す断面図である。 Embodiment 1 FIG.
A mounting structure of a semiconductor device according to this embodiment will be described with reference to FIG. FIG. 1 is a cross-sectional view showing a mounting structure of a semiconductor device according to the first embodiment.

本実施の形態に係る半導体装置の実装構造は、図１に示すように、ＬＳＩなどの半導体チップ１と配線基板などの実装基板２とが、バンプであるはんだボール４にて実装されている。実装基板２は、半導体チップ１と対向配置されている。実装基板２には、半導体チップ１がはんだボール４を介して接続されている。半導体チップ１は、はんだボール４により、実装基板２の電極パッド３とボンディングされている。このボンディングは、機械的な接続とともに、半導体チップ１と実装基板２間の電気的接続の機能も果たしている。   In the semiconductor device mounting structure according to the present embodiment, as shown in FIG. 1, a semiconductor chip 1 such as an LSI and a mounting substrate 2 such as a wiring board are mounted with solder balls 4 as bumps. The mounting substrate 2 is disposed to face the semiconductor chip 1. A semiconductor chip 1 is connected to the mounting substrate 2 via solder balls 4. The semiconductor chip 1 is bonded to the electrode pads 3 of the mounting substrate 2 by solder balls 4. This bonding fulfills the function of electrical connection between the semiconductor chip 1 and the mounting substrate 2 as well as mechanical connection.

そして、このように実装された実装基板２と半導体チップ１との間に、樹脂などからなるアンダーフィル材５が形成されている。アンダーフィル材５は、半導体チップ１と実装基板２との間の隙間からはみ出すよう充填されている。以下では、アンダーフィル材５が半導体チップ１と実装基板２との間からはみ出して形成されている部分をフィレット部とする。ここで、本実施の形態のアンダーフィル材５のフィレット形状について、図２を参照しながら詳細に説明する。図２は、実施の形態１に係るアンダーフィル材のフィレット部を拡大した拡大断面図である。   An underfill material 5 made of resin or the like is formed between the mounting substrate 2 and the semiconductor chip 1 mounted in this manner. The underfill material 5 is filled so as to protrude from the gap between the semiconductor chip 1 and the mounting substrate 2. Below, let the part in which the underfill material 5 protrudes from between the semiconductor chip 1 and the mounting substrate 2 be a fillet part. Here, the fillet shape of the underfill material 5 of the present embodiment will be described in detail with reference to FIG. FIG. 2 is an enlarged cross-sectional view in which a fillet portion of the underfill material according to Embodiment 1 is enlarged.

図２に示すように、アンダーフィル材５のフィレット部は、半導体チップ１と実装基板２との間の隙間からはみ出し、半導体チップ１の側面に掛かるよう充填されている。フィレット部は、半導体チップ１の側面のうち、少なくとも実装基板２側の半分を覆っている。フィレット部は、半導体チップ１の側面の厚さ方向の中央部から半導体チップ１の上面までの範囲内のフィレット高さを有している。   As shown in FIG. 2, the fillet portion of the underfill material 5 protrudes from the gap between the semiconductor chip 1 and the mounting substrate 2 and fills the side surface of the semiconductor chip 1. The fillet portion covers at least half of the side surface of the semiconductor chip 1 on the mounting substrate 2 side. The fillet portion has a fillet height within a range from the central portion of the side surface of the semiconductor chip 1 in the thickness direction to the upper surface of the semiconductor chip 1.

そして、アンダーフィル材５のフィレット部には、切り込みが入れられている切り込み部５ａが形成されている。すなわち、フィレット部には、アンダーフィル材５が分断されている切り込み部５ａが設けられている。この切り込み部５ａは、半導体チップ１の側面にて、半導体チップ１の厚さｔに対して、略ｔ／２となる位置に設けられている。切り込み部５ａは、半導体チップ１の側面近傍に達するまでの深さで形成されている。また、切り込み部５ａは、半導体チップ１の全周に亘って設けられている。すなわち、切り込み部５ａは、半導体チップ１の全側面にわたって連続的に形成されている。この切り込み部５ａにより、フィレット部のアンダーフィル材５が、半導体チップ１の厚さ方向の中央部付近を境として上の部分と下の部分とに、ほぼ分離されることとなる。   A cut portion 5 a into which a cut is made is formed in the fillet portion of the underfill material 5. That is, the fillet portion is provided with a cut portion 5a where the underfill material 5 is divided. The cut portion 5 a is provided on the side surface of the semiconductor chip 1 at a position that is substantially t / 2 with respect to the thickness t of the semiconductor chip 1. The cut portion 5 a is formed with a depth that reaches the vicinity of the side surface of the semiconductor chip 1. Further, the cut portion 5 a is provided over the entire circumference of the semiconductor chip 1. That is, the cut portion 5 a is formed continuously over the entire side surface of the semiconductor chip 1. By this cut portion 5a, the underfill material 5 in the fillet portion is substantially separated into an upper portion and a lower portion with the vicinity of the central portion in the thickness direction of the semiconductor chip 1 as a boundary.

アンダーフィル材５にこのような切り込み部５ａを設けることで、半導体チップ１に応力が発生するのを防止することができるとともに、はんだボール４部分に発生する応力を十分に抑えることができる。すなわち、本実施の形態の実装構造は、図７に示したアンダーフィル材５の充填量が適量の場合の充填状態と同様の効果を得ることができ、信頼性を向上することが可能である。   By providing such a cut portion 5a in the underfill material 5, it is possible to prevent stress from being generated in the semiconductor chip 1 and to sufficiently suppress the stress generated in the solder ball 4 portion. That is, the mounting structure of the present embodiment can obtain the same effect as the filling state when the filling amount of the underfill material 5 shown in FIG. 7 is an appropriate amount, and can improve the reliability. .

このような切り込み部５ａを有するアンダーフィル材５によって、半導体チップ１と実装基板２とを機械的に結合して応力を緩和し、熱的負荷や機械的負荷を制限することができる。また、湿度等の外部ストレスから半導体チップ１と実装基板２との接合部を保護し、はんだボール４等のバンプを圧縮状態にしてバンプのクリープを抑制することができる。   With the underfill material 5 having such a cut portion 5a, the semiconductor chip 1 and the mounting substrate 2 can be mechanically coupled to relieve stress and limit thermal load and mechanical load. In addition, the joint between the semiconductor chip 1 and the mounting substrate 2 can be protected from external stress such as humidity, and bumps such as the solder balls 4 can be compressed to suppress creep of the bumps.

続いて、本実施の形態に係る半導体装置の実装方法について、図３を用いて説明する。図３は、実施の形態１に係る半導体装置の実装方法を説明するための断面図である。まず、半導体チップ１を実装基板２の電極パッド３にはんだボール４を用いてはんだ付けする。これにより、図３（ａ）に示すように、半導体チップ１が実装基板２に実装される。   Next, a semiconductor device mounting method according to the present embodiment will be described with reference to FIG. FIG. 3 is a cross-sectional view for explaining the semiconductor device mounting method according to the first embodiment. First, the semiconductor chip 1 is soldered to the electrode pads 3 of the mounting substrate 2 using the solder balls 4. As a result, the semiconductor chip 1 is mounted on the mounting substrate 2 as shown in FIG.

次に、実装された実装基板２と半導体チップ１との間に、アンダーフィル材５を注入する。このとき、本実施の形態では、半導体チップ１と実装基板２との間の隙間からアンダーフィル材５がはみ出し、はみ出したアンダーフィル材５が半導体チップ１の全側面の少なくとも下半分を覆うようにアンダーフィル材５を充填する。すなわち、アンダーフィル材５のフィレット高さが、半導体チップ１の全周にわたって、半導体チップ１の厚さの半分以上、かつ半導体チップ１の上面までの範囲内となるように、アンダーフィル材５を充填する。その後、充填したアンダーフィル材５を硬化する。これにより、図３（ｂ）に示す構成となる。   Next, an underfill material 5 is injected between the mounted mounting substrate 2 and the semiconductor chip 1. At this time, in the present embodiment, the underfill material 5 protrudes from the gap between the semiconductor chip 1 and the mounting substrate 2, and the protruding underfill material 5 covers at least the lower half of the entire side surface of the semiconductor chip 1. The underfill material 5 is filled. That is, the underfill material 5 is adjusted so that the fillet height of the underfill material 5 is not less than half of the thickness of the semiconductor chip 1 and the range up to the upper surface of the semiconductor chip 1 over the entire circumference of the semiconductor chip 1. Fill. Thereafter, the filled underfill material 5 is cured. As a result, the configuration shown in FIG.

続いて、アンダーフィル材５のフィレット部に、切り込み部５ａを形成する。例えば、刃物状の治具を使用し、半導体チップ１の上面を基準として、半導体チップ１の厚さの略半分となる位置に切り込みを入れ、切り込み部５ａを形成する。なお、アンダーフィル材５に切り込み部５ａを形成する方法は、刃物状の治具を用いる方法に限らず、レーザー等を用いた方法であってもよい。以上の工程を経て、図３（ｃ）に示す半導体装置の実装構造が完成する。   Subsequently, a cut portion 5 a is formed in the fillet portion of the underfill material 5. For example, using a blade-shaped jig, a cut is made at a position that is approximately half the thickness of the semiconductor chip 1 with the upper surface of the semiconductor chip 1 as a reference to form the cut portion 5a. In addition, the method of forming the notch part 5a in the underfill material 5 is not limited to a method using a blade-like jig, and may be a method using a laser or the like. Through the above steps, the semiconductor device mounting structure shown in FIG. 3C is completed.

以上のように、本実施の形態では、アンダーフィル材５のフィレット部に、半導体チップ１の厚さのほぼ１／２となる位置で切り込み部５ａを設けている。これにより、アンダーフィル材５の充填量やフィレット高さを厳密にコントロールすることなく、図７に示したアンダーフィル材５が半導体チップ１の側面の中央付近まで覆う充填状態と同様の効果を得ることができる。すなわち、半導体チップ１に応力が発生するのを防止し、かつ、はんだボール４部分に発生する応力を十分に抑えるために理想的な形状のアンダーフィル材５を、安定して得ることができる。従って、半導体チップ１と実装基板２との間の電気的な接続について安定した信頼性を確保することが可能である。   As described above, in the present embodiment, the cut portion 5 a is provided in the fillet portion of the underfill material 5 at a position that is approximately ½ of the thickness of the semiconductor chip 1. This obtains the same effect as the filling state in which the underfill material 5 shown in FIG. 7 covers the vicinity of the center of the side surface of the semiconductor chip 1 without strictly controlling the filling amount and fillet height of the underfill material 5. be able to. That is, it is possible to stably obtain the underfill material 5 having an ideal shape in order to prevent stress from being generated in the semiconductor chip 1 and to sufficiently suppress the stress generated in the solder ball 4 portion. Therefore, it is possible to ensure stable reliability with respect to the electrical connection between the semiconductor chip 1 and the mounting substrate 2.

また、本実施の形態では、アンダーフィル材５の充填量やフィレット高さを厳密にコントロールする必要がなく、安定した信頼性を確保するために理想的な形状のアンダーフィル材５を比較的容易に形成することができる。   Further, in the present embodiment, it is not necessary to strictly control the filling amount and fillet height of the underfill material 5, and it is relatively easy to form the ideally shaped underfill material 5 in order to ensure stable reliability. Can be formed.

実施の形態２．
本実施の形態に係る半導体装置の実装構造について、図４を用いて説明する。図４は、実施の形態２に係る半導体装置の実装構造を示す断面図である。本実施の形態に係る半導体装置の実装構造は、アンダーフィル材５のフィレット形状が実施の形態１と異なっていて、それ以外の構成については実施の形態１と同様であるため、説明を省略する。 Embodiment 2. FIG.
A mounting structure of the semiconductor device according to this embodiment will be described with reference to FIGS. FIG. 4 is a cross-sectional view showing the mounting structure of the semiconductor device according to the second embodiment. In the mounting structure of the semiconductor device according to the present embodiment, the fillet shape of the underfill material 5 is different from that of the first embodiment, and the rest of the configuration is the same as that of the first embodiment. .

具体的には、図４に示すように、本実施の形態のアンダーフィル材５には、フィレット部に、実施の形態１の切り込み部５ａに代えて、アンダーフィル材５の除去された除去部５ｂが設けられている。除去部５ｂには、アンダーフィル材５は設けられていない。   Specifically, as shown in FIG. 4, the underfill material 5 of the present embodiment has a fillet portion in which the underfill material 5 is removed instead of the cut portion 5 a of the first embodiment. 5b is provided. The underfill material 5 is not provided in the removal part 5b.

図５は、実施の形態２に係るアンダーフィル材のフィレット部を拡大した拡大断面図である。図５に示すように、除去部５ｂは、半導体チップ１の側面にて、半導体チップ１の厚さｔに対して、略ｔ／２となる位置から上にかけての領域に設けられている。すなわち、除去部５ｂは、半導体チップ１の側面のうち、ほぼ半上分に設けられている。また、除去部５ｂは、半導体チップ１の全周に亘って設けられている。すなわち、除去部５ｂは、半導体チップ１の全側面にわたって連続的に形成されている。この除去部５ｂにより、アンダーフィル材５は、半導体チップ１の厚さ方向の中央部付近より実装基板２側のみに設けられることとなる。従って、半導体チップ１の側面は、ほぼ下半分のみがアンダーフィル材５で覆われることとなる。   FIG. 5 is an enlarged cross-sectional view in which the fillet portion of the underfill material according to the second embodiment is enlarged. As shown in FIG. 5, the removal portion 5 b is provided on the side surface of the semiconductor chip 1 in a region extending from a position where the thickness t of the semiconductor chip 1 is approximately t / 2 to the upper side. In other words, the removal portion 5 b is provided approximately half of the side surface of the semiconductor chip 1. Further, the removal portion 5 b is provided over the entire circumference of the semiconductor chip 1. That is, the removal portion 5 b is continuously formed over the entire side surface of the semiconductor chip 1. With this removal portion 5 b, the underfill material 5 is provided only on the mounting substrate 2 side from the vicinity of the central portion in the thickness direction of the semiconductor chip 1. Therefore, only the lower half of the side surface of the semiconductor chip 1 is covered with the underfill material 5.

本実施の形態に係る半導体装置の実装方法は、実施の形態１で説明した実装方法において切り込み部５ａを形成する代わりに、除去部５ｂを形成すればよい。具体的には、アンダーフィル材５を充填し、これを硬化した後、アンダーフィル材５のフィレット部に除去部５ｂを形成する。例えば、半導体チップ１の上面を基準として、半導体チップ１の厚さのほぼ半分より上の部分のアンダーフィル材５を、刃物状の治具やレーザー等を用いて除去することで、除去部５ｂを形成する。   In the mounting method of the semiconductor device according to the present embodiment, the removal portion 5b may be formed instead of forming the cut portion 5a in the mounting method described in the first embodiment. Specifically, after filling the underfill material 5 and curing it, a removal portion 5 b is formed in the fillet portion of the underfill material 5. For example, with the upper surface of the semiconductor chip 1 as a reference, the underfill material 5 in a portion above approximately half of the thickness of the semiconductor chip 1 is removed using a blade-shaped jig, laser, or the like, thereby removing the part 5b. Form.

以上のように、本実施の形態では、アンダーフィル材５のフィレット部のうち、半導体チップ１の厚さのほぼ１／２となる位置より上の部分のアンダーフィル材５を除去し、除去部５ｂを形成している。これにより、実施の形態１と同様、アンダーフィル材５の充填量やフィレット高さを厳密にコントロールすることなく、図７に示したアンダーフィル材５が半導体チップ１の側面の中央付近まで覆う充填状態と同様の効果を得ることができる。すなわち、半導体チップ１に応力が発生するのを防止し、かつ、はんだボール４部分に発生する応力を十分に抑えるために理想的な形状のアンダーフィル材５を、安定して得ることができる。従って、半導体チップ１と実装基板２との間の電気的な接続について安定した信頼性を確保することが可能である。   As described above, in the present embodiment, the underfill material 5 is removed from the fillet portion of the underfill material 5 above the position that is approximately ½ of the thickness of the semiconductor chip 1. 5b is formed. Thus, as in the first embodiment, the underfill material 5 shown in FIG. 7 covers the vicinity of the center of the side surface of the semiconductor chip 1 without strictly controlling the filling amount and fillet height of the underfill material 5. The same effect as the state can be obtained. That is, it is possible to stably obtain the underfill material 5 having an ideal shape in order to prevent stress from being generated in the semiconductor chip 1 and to sufficiently suppress the stress generated in the solder ball 4 portion. Therefore, it is possible to ensure stable reliability with respect to the electrical connection between the semiconductor chip 1 and the mounting substrate 2.

また、本実施の形態では、実施の形態１と同様、アンダーフィル材５の充填量やフィレット高さを厳密にコントロールする必要がなく、安定した信頼性を確保するために理想的な形状のアンダーフィル材５を比較的容易に形成することができる。   Further, in the present embodiment, as in the first embodiment, it is not necessary to strictly control the filling amount and the fillet height of the underfill material 5, and an under-shape of an ideal shape is ensured to ensure stable reliability. The fill material 5 can be formed relatively easily.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１、２では、ＬＳＩなどの半導体チップ１を配線基板などの実装基板２に実装する実装構造について説明したが、それに限定されるものではない。実装基板２に実装するのは半導体チップ１に限らず、例えば半導体パッケージなどの他の半導体装置であってもよい。また、半導体装置を実装する実装基板２は、別の半導体装置などであってもよい。さらに、バンプの一例としてはんだボール４を用いたが、はんだボール４に限らず、はんだボール以外のバンプを用いて半導体チップ１と実装基板２とをボンディングしてもよい。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention. For example, in the first and second embodiments, the mounting structure in which the semiconductor chip 1 such as an LSI is mounted on the mounting substrate 2 such as a wiring board has been described, but the present invention is not limited thereto. The mounting on the mounting substrate 2 is not limited to the semiconductor chip 1 and may be another semiconductor device such as a semiconductor package. Further, the mounting substrate 2 on which the semiconductor device is mounted may be another semiconductor device or the like. Furthermore, although the solder ball 4 is used as an example of the bump, the semiconductor chip 1 and the mounting substrate 2 may be bonded using a bump other than the solder ball 4 instead of the solder ball 4.

１ 半導体チップ、
２ 実装基板、
３ 電極パッド、
４ はんだボール、
５ アンダーフィル材、
５ａ 切り込み部、
５ｂ 除去部 1 Semiconductor chip,
2 mounting board,
3 electrode pads,
4 solder balls,
5 Underfill material,
5a notch,
5b Removal part

Claims (4)

半導体装置と、
前記半導体装置と対向配置され、前記半導体装置がバンプを介して接続されている実装基板と、
前記半導体装置と前記実装基板との間に充填されたアンダーフィル材と、
前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部と、
前記フィレット部に設けられ、前記アンダーフィル材が分断されている切り込み部と、を備え、
前記切り込み部は、前記半導体装置の側面に対応する位置に配設されたアンダーフィル材に設けられている半導体装置の実装構造。 A semiconductor device;
A mounting substrate disposed opposite to the semiconductor device and connected to the semiconductor device via a bump;
An underfill material filled between the semiconductor device and the mounting substrate;
A fillet portion formed so that the underfill material protrudes from between the semiconductor device and the mounting substrate and hangs on a side surface of the semiconductor device;
Provided in the fillet portion, and provided with a cut portion in which the underfill material is divided ,
The cut portion is a mounting structure of a semiconductor device that provided the underfill material disposed in a position corresponding to the side surface of the semiconductor device. 前記フィレット部は、前記半導体装置の側面のうち、少なくとも前記実装基板側の半分を覆うよう形成され、
前記切り込み部が、前記半導体装置の厚さのほぼ１／２となる位置に設けられ、且つ、前記切り込み部は、前記フィレット部の上端よりも下方に設けられている請求項１に記載の半導体装置の実装構造。 The fillet portion is formed so as to cover at least half of the side of the semiconductor device on the mounting substrate side,
2. The semiconductor according to claim 1 , wherein the cut portion is provided at a position that is substantially ½ of the thickness of the semiconductor device, and the cut portion is provided below an upper end of the fillet portion. Device mounting structure. 前記切り込み部は、前記半導体装置の全側面にわたって連続的に形成されている請求項１又は２に記載の半導体装置の実装構造。   The semiconductor device mounting structure according to claim 1, wherein the cut portion is continuously formed over all side surfaces of the semiconductor device. 半導体装置を実装基板にバンプを介して接続し、
前記半導体装置と前記実装基板との間にアンダーフィル材を充填し、
前記アンダーフィル材が前記半導体装置と前記実装基板との間からはみ出して前記半導体装置の側面に掛かるよう形成されたフィレット部に、前記アンダーフィル材が前記半導体装置の側面に残るように切り込み部又は除去部を形成する半導体装置の実装方法。 Connect the semiconductor device to the mounting board via bumps,
Underfill material is filled between the semiconductor device and the mounting substrate,
In the fillet portion formed so that the underfill material protrudes from between the semiconductor device and the mounting substrate and hangs on the side surface of the semiconductor device, the underfill material remains on the side surface of the semiconductor device or A semiconductor device mounting method for forming a removal portion.
JP2009274251A 2009-12-02 2009-12-02 Mounting structure and mounting method of semiconductor device Expired - Fee Related JP5375563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009274251A JP5375563B2 (en) 2009-12-02 2009-12-02 Mounting structure and mounting method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009274251A JP5375563B2 (en) 2009-12-02 2009-12-02 Mounting structure and mounting method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011119381A JP2011119381A (en) 2011-06-16
JP5375563B2 true JP5375563B2 (en) 2013-12-25

Family

ID=44284388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009274251A Expired - Fee Related JP5375563B2 (en) 2009-12-02 2009-12-02 Mounting structure and mounting method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5375563B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106415826A (en) * 2014-06-26 2017-02-15 索尼公司 Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112767A (en) * 2006-10-30 2008-05-15 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method thereof, and semiconductor manufacturing apparatus
JP2009070898A (en) * 2007-09-11 2009-04-02 Nec Corp Component mounting substrate, electronic device, and component mounting method
JP5234761B2 (en) * 2008-08-22 2013-07-10 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 Electronic component bonding method, circuit board, and electronic apparatus
JP2010283215A (en) * 2009-06-05 2010-12-16 Nec Corp Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
JP2011119381A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
KR100570514B1 (en) Manufacturing method for wafer level chip stack package
JP2011166051A (en) Semiconductor device and method of manufacturing the same
JP2004260138A (en) Semiconductor device and manufacturing method therefor
US9155205B2 (en) Electronic device and fabrication method thereof
JP2008218979A (en) Electronic packaging and manufacturing method thereof
US7663254B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2009016714A (en) Method for filling underfill of semiconductor device
JP2007067047A (en) Semiconductor device and its manufacturing method
JP4942420B2 (en) Flip chip bonded package
JP2010263108A (en) Semiconductor device and manufacturing method of the same
US8330266B2 (en) Semiconductor device
JP5375563B2 (en) Mounting structure and mounting method of semiconductor device
JP2008277457A (en) Multilayer semiconductor device and package
KR20120033006A (en) Stacked semiconductor package and manufacturing method thereof
US8603911B2 (en) Semiconductor device and fabrication method thereof
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP2008060159A (en) Semiconductor device and manufacturing method therefor
JP4561969B2 (en) Semiconductor device
JP2005167072A (en) Semiconductor device and its manufacturing method
KR100778912B1 (en) Semiconductor Package and method for manufacturing the same
JP4591715B2 (en) Manufacturing method of semiconductor device
JP2005101132A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
KR20080044518A (en) Semiconductor package and stacked semiconductor package having the same
WO2013084384A1 (en) Semiconductor device and method for manufacturing same
KR101133126B1 (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130909

R150 Certificate of patent or registration of utility model

Ref document number: 5375563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees