KR101133126B1 - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR101133126B1
KR101133126B1 KR1020050096235A KR20050096235A KR101133126B1 KR 101133126 B1 KR101133126 B1 KR 101133126B1 KR 1020050096235 A KR1020050096235 A KR 1020050096235A KR 20050096235 A KR20050096235 A KR 20050096235A KR 101133126 B1 KR101133126 B1 KR 101133126B1
Authority
KR
South Korea
Prior art keywords
solder
pad
layer
solder layer
semiconductor package
Prior art date
Application number
KR1020050096235A
Other languages
Korean (ko)
Other versions
KR20070040665A (en
Inventor
김덕흥
장창수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020050096235A priority Critical patent/KR101133126B1/en
Publication of KR20070040665A publication Critical patent/KR20070040665A/en
Application granted granted Critical
Publication of KR101133126B1 publication Critical patent/KR101133126B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Abstract

본 발명은 솔더와 패드 사이에 형성되는 계면(IMC)층에 걸리는 응력을 감소시켜 솔더 조인트의 충격에 대한 신뢰성을 향상시키기 위하여, 기판; 상기 기판에 형성되어 있는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되는 복수의 패드; 상기 패드에 형성된 솔더층; 상기 솔더층의 일부를 노출시키도록 상기 솔더층을 커버하는 솔더 마스크; 및 상기 솔더층상에 배치되어 융합되는 전도성 볼을 포함하는 반도체 패키지 및 그 제조방법을 제공한다.The present invention is to reduce the stress applied to the interface (IMC) layer formed between the solder and the pad to improve the reliability of the impact of the solder joint, the substrate; A semiconductor chip formed on the substrate; A plurality of pads electrically connected to the semiconductor chip; A solder layer formed on the pad; A solder mask covering the solder layer to expose a portion of the solder layer; And a conductive ball disposed on the solder layer and fused to each other to provide a semiconductor package and a method of manufacturing the same.

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and manufacturing method thereof}Semiconductor package and manufacturing method

도 1은 종래의 SMD(solder mask defined)형 반도체 패키지에서의 솔더 볼과 패드 사이의 접합 모습을 도시하는 단면도이다.1 is a cross-sectional view showing a bonding state between a solder ball and a pad in a conventional solder mask defined (SMD) type semiconductor package.

도 2a 내지 도 2e는 본 발명의 바람직한 제1 실시예에 따른 반도체 패키지 제조 방법을 단계적으로 간략히 도시하는 단면도이다.2A to 2E are cross-sectional views schematically illustrating a method of manufacturing a semiconductor package according to a first preferred embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 바람직한 제2 실시예에 따른 반도체 패키지 제조 방법을 단계적으로 간략히 도시하는 단면도이다.3A to 3E are cross-sectional views schematically illustrating a method of manufacturing a semiconductor package according to a second preferred embodiment of the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 반도체 패키지에서의 솔더 볼과 패드 사이의 접합 모습을 도시하는 단면도이다.4 is a cross-sectional view illustrating a bonding state between a solder ball and a pad in a semiconductor package according to an exemplary embodiment of the present invention.

도 5는 본 발명의 바람직한 다른 실시예에 따른 반도체 패키지에서의 솔더 볼과 패드 사이의 접합 모습을 도시하는 단면도이다.5 is a cross-sectional view illustrating a bonding state between a solder ball and a pad in a semiconductor package according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 간단한 설명 *Brief description of symbols for the main parts of the drawings

11 : 반도체 칩 12 : 몰딩재11 semiconductor chip 12 molding material

13, 23 : 기판(substrate) 14, 24 : 패드13, 23: substrate 14, 24: pad

15, 25 : 솔더층 16, 26 : 솔더 마스크15, 25: solder layer 16, 26: solder mask

17, 27 : 솔더 볼17, 27: solder ball

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 솔더 조인트에 걸리는 전단력 및 인장력의 응력을 감소시켜 충격에 대한 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package, and more particularly, to a semiconductor package and a method of manufacturing the same which can improve the reliability against impact by reducing the stress of the shear force and tensile force applied to the solder joint.

반도체 패키징이란 웨이퍼로부터 만든 칩에 전기적인 연결을 해 주고, 외부의 충격에 견디게끔 밀봉 포장해주어 비로소 실생활에서 사용할 수 있게 물리적인 기능과 형상을 갖게 해주는 것으로써 다시 말하면, 칩을 최종 제품화하는 공정이라고 할 수 있다. Semiconductor packaging is the process of finalizing chips by making electrical connections to chips made from wafers and sealing packaging to withstand external shocks to give them physical functions and shapes for use in real life. can do.

통상적으로, 볼 그리드 어레이(ball grid array : BGA) 계열의 반도체 패키지는 마더 보드에 실장되는 입출력단자로서 패키지 바닥면에 바둑판에 바둑알 놓듯이 둥근 볼(ball) 형태의 리드가 배열되어 있는 솔더 볼(solder ball)을 이용한다. 이 때, 반도체 패키지의 내부에는 기판상의 패드와 솔더 볼이 접합되어 있고, 상기 솔더 볼의 접합 반대쪽면은 통상 반도체 패키지의 인쇄회로기판(PCB: printed circuit board)에 형성된 패드에 조인트(Joint)되게 된다. In general, a ball grid array (BGA) -based semiconductor package is an input / output terminal mounted on a motherboard and has a solder ball having a round ball-like lead arranged on the bottom of the package as a checkerboard. solder ball). At this time, the pad on the substrate and the solder ball is bonded to the inside of the semiconductor package, and the opposite side of the solder ball is jointed to the pad formed on the printed circuit board (PCB) of the semiconductor package. do.

그런데, 반도체 패키지는 마더보드에 실장된 후, 각종 스트레스에 노출된다. 예를 들면, 반도체 칩의 작동중 발생하는 열 등에 의해서 반도체 패키지가 열팽창하게 되면 부품사이에 열팽창 계수가 달라 패드와 솔더 볼사이에 형성된 계면(intermetallic compound : IMC)층에 강한 응력 및 스트레스가 집중된다.However, after the semiconductor package is mounted on the motherboard, it is exposed to various stresses. For example, when a semiconductor package is thermally expanded due to heat generated during operation of a semiconductor chip, the thermal expansion coefficient is different between components, and strong stresses and stresses are concentrated on an intermetallic compound (IMC) layer formed between a pad and a solder ball. .

최근 모바일(mobile) 제품이 부각되면서 이러한 TC(thermal cycling)에 대한 신뢰성 이외에도, 충격에 의한 신뢰성이 많이 문제되고 있다.In recent years, as mobile products have emerged, in addition to reliability of TC, thermal reliability has been a problem.

BGA 패키지 등에서 볼 패드는 기판에 형성된 패드가 완전히 노출된 상태로 솔더 볼과 접합되는 NSMD(non-solder mask defined)와 기판에 형성된 패드가 솔더 마스크의 개구부를 통해서 솔더 볼과 접합되는 SMD(solder mask defined)로 나뉜다.In BGA packages, ball pads have a non-solder mask defined (NSMD) that is bonded to the solder balls with the pads formed on the substrate fully exposed, and a solder mask where the pads formed on the substrate are bonded to the solder balls through the openings of the solder mask. defined).

도 1은 종래의 SMD형 반도체 패키지에서의 솔더 볼과 패드 사이의 접합 모습을 도시하는 단면도이다.1 is a cross-sectional view showing a bonding state between a solder ball and a pad in a conventional SMD type semiconductor package.

도면을 참조하면, 기판(3)의 일면에 형성되며, 반도체 칩(1)과 전기적으로 연결되어 있는 패드(4)와 솔더 볼(7)이 붙는 면은 서로 거의 직각을 형성한다.Referring to the drawings, the pad 4 and the solder ball 7, which are formed on one surface of the substrate 3 and electrically connected to the semiconductor chip 1, form almost right angles with each other.

SMD 형의 반도체 패키지의 경우, 낙하등으로 인한 충격으로 인한 전단력이나 인장력 발생시 패드(4)와 솔더 붙(7)이 붙는 직각 접경은 노치(notch) 역할을 함으로써 패드(4)의 바로 위에 있는 솔더 볼(7)과 패드 사이의 계면층(IMC, 7a)에 응력이 집중하여 연성이 약한 IMC 계면(7a)에서 크랙(crack)이 발생하는 문제점이 있다.In the case of the SMD type semiconductor package, the perpendicular contact between the pad 4 and the solder paste 7 when the shear force or the tensile force is generated due to the impact caused by falling, etc. acts as a notch so that the solder directly on the pad 4 is notched. The stress is concentrated in the interface layer (IMC, 7a) between the ball 7 and the pad, there is a problem that cracks occur at the IMC interface (7a) that is weak ductility.

본 발명은 위와 같은 문제점을 해결하기 위한 것으로서, 솔더 마스크의 개구부 면적보다 큰 면적의 솔더층을 형성하고 상기 솔더층과 솔더 볼을 융합시켜 IMC 층에 걸리는 응력을 줄여 솔더 조인트의 충격에 대한 신뢰성을 향상시키는 반도체 패키지 및 그 제조 방법을 제공하는 데 그 목적이 있다.The present invention is to solve the above problems, to form a solder layer having an area larger than the opening area of the solder mask and to fuse the solder layer and the solder ball to reduce the stress on the IMC layer to improve the reliability of the impact of the solder joint An object of the present invention is to provide a semiconductor package and a method of manufacturing the same.

위와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은 기판; 상기 기판에 형성되어 있는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되는 복수의 패드; 상기 패드에 형성된 솔더층; 상기 솔더층의 일부를 노출시키도록 상기 솔더층을 커버하는 솔더 마스크; 및 상기 솔더층상에 배치되어 융합되는 전도성 볼을 포함하는 반도체 패키지를 제공한다.In order to achieve the above object and several other objects, the present invention is a substrate; A semiconductor chip formed on the substrate; A plurality of pads electrically connected to the semiconductor chip; A solder layer formed on the pad; A solder mask covering the solder layer to expose a portion of the solder layer; And a conductive ball disposed on the solder layer and fused.

본 발명의 또 다른 측면에 의하면, 기판에 반도체 칩의 리드들과 전기적으로 연결되는 복수의 패드를 형성하는 단계; 상기 패드 상에 솔더층을 형성하는 단계; 상기 솔더층의 일부를 노출시키도록 상기 솔더층을 커버하는 솔더 마스크를 형성하는 단계; 상기 솔더층에 전도성 볼을 붙이는 단계; 및 상기 솔더 볼과 상기 패드를 전기적으로 연결시키기 위하여 상기 전도성 볼과 상기 솔더층을 융합시키는 단계를 구비하는 반도체 패키지 제조 방법을 제공한다.According to another aspect of the invention, forming a plurality of pads in the substrate electrically connected with the leads of the semiconductor chip; Forming a solder layer on the pad; Forming a solder mask covering the solder layer to expose a portion of the solder layer; Attaching a conductive ball to the solder layer; And fusing the conductive ball and the solder layer to electrically connect the solder ball and the pad.

여기서, 상기 솔더층의 면적은 상기 패드 및 상기 솔더층을 외부에 개방시키는 솔더 마스크의 개구부 면적보다 큰 것을 특징으로 한다.Here, the area of the solder layer is larger than the opening area of the solder mask for opening the pad and the solder layer to the outside.

상기 솔더 마스크를 형성하는 단계는, 상기 패드의 측면과 상면의 일부에 상기 솔더 마스크를 형성하는 제1 단계; 및 상기 솔더층의 측면과 상면의 일부에 상기 솔더 마스크를 형성하는 제2 단계로 이루어지는 것을 특징으로 한다.The forming of the solder mask may include a first step of forming the solder mask on a portion of a side surface and an upper surface of the pad; And a second step of forming the solder mask on a part of side and top surfaces of the solder layer.

그리고, 상기 솔더 마스크를 형성하는 단계 이후에 상기 형성된 솔더 마스크를 완전 경화(cure)시키는 단계를 더 포함할 수 있다.The method may further include completely curing the formed solder mask after forming the solder mask.

또한, 상기 완전 경화외에 상기 솔더 마스크를 형성하는 단계 이후에 상기 솔더 마스크를 일부 경화(half cure)시키는 단계; 및 상기 전도성 볼과 상기 솔더층을 융합시키는 단계 중간 또는 후에 상기 솔더 마스크를 최종 경화시키는 단계를 더 구비할 수 있다.Further, partially curing the solder mask after forming the solder mask in addition to the complete curing; And finally curing the solder mask during or after the step of fusing the conductive ball and the solder layer.

이하에서는, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 2a 내지 도 2e는 본 발명의 바람직한 제1 실시예에 따른 반도체 패키지 제조 방법을 단계적으로 간략히 도시하는 단면도이다.2A to 2E are cross-sectional views schematically illustrating a method of manufacturing a semiconductor package according to a first preferred embodiment of the present invention.

도 2a는 기판(13)상에 패드(pad,14)가 식각에 의하여 형성되어 있는 모습이다. 패드(14)는 기판(13)의 타면에 부착된 반도체 칩(11)의 리드(lead)들과 비아 홀(via hole)을 통하여 전기적으로 연결되는 부분으로 보통 구리(Cu)로 되어 있다.FIG. 2A illustrates that pads 14 are formed on the substrate 13 by etching. The pad 14 is a portion electrically connected to the leads of the semiconductor chip 11 attached to the other surface of the substrate 13 through via holes, and is usually made of copper (Cu).

도 2b는 상기 패드(14)상에 솔더(solder) 소재를 도금(solder plating)하는 방법으로 솔더층(15)을 형성하는 모습을 보여준다. 이 때, 솔더층(15)은 후술할 솔더 마스크(16)의 개구부의 면적(A2)보다는 커야 한다.FIG. 2B shows the formation of the solder layer 15 by a method of plating a solder material on the pad 14. At this time, the solder layer 15 should be larger than the area A2 of the opening of the solder mask 16 to be described later.

솔더 소재를 도금하는 방법은 일반적인 도금 기술을 적용할 수 있으며, 솔더 볼(17)의 조성에 따라 솔더 도금의 조성도 달라질 수 있으나, 순수 Sn 또는 Sn-X 계열의 합금을 도금한다. 그러나, 본 발명의 보호범위는 반드시 이에 한정되지 않고, 솔더 볼(17)의 소재와 동일하거나 호환되는 소재의 솔더층이라면 어느 것이라도 본 발명에 포함된다 할 것이다.The method of plating the solder material may be applied to a general plating technique, the composition of the solder plating may also vary depending on the composition of the solder ball 17, but the plating of pure Sn or Sn-X-based alloy. However, the protection scope of the present invention is not necessarily limited thereto, and any solder layer of a material that is the same as or compatible with the material of the solder ball 17 will be included in the present invention.

SnAgCu 솔더링 시에 Cu 패드(14)와 솔더층(15) 사이에 형성되는 계면(IMC)층의 두께는 1㎛ 정도이며, 대부분의 다른 솔더 소재에서도 1~2㎛ 정도의 IMC 층이 형성되므로, 솔더 도금층(15)의 두께는 최소한 2㎛이상이고, 바람직하게는 3㎛ 이상이어야 한다.Since the thickness of the interface (IMC) layer formed between the Cu pad 14 and the solder layer 15 at the time of SnAgCu soldering is about 1 μm, the IMC layer of about 1 to 2 μm is also formed in most other solder materials. The thickness of the solder plating layer 15 should be at least 2 μm, preferably at least 3 μm.

또한, 솔더 도금층(15)의 두께를 충분히 확보하기 위하여 기판(13)상에 얇은 두께의 Cu(copper) 패드(14)를 사용하거나 Cu 패드(14)를 하프 에칭(half etching)을 통하여 얇게 만들 수도 있다.In addition, in order to sufficiently secure the thickness of the solder plating layer 15, a thin Cu (copper) pad 14 is used on the substrate 13 or the Cu pad 14 is thinned by half etching. It may be.

도 2c는 패드(14)와 솔더층(15)의 측면과 상면의 가장자리부에 솔더 마스크(solder mask,16)를 프린팅(printing) 등에 의하여 형성하고, 경화(cure)시키는 단계를 보여준다. FIG. 2C illustrates a step of forming and curing a solder mask 16 at the edges of the pad 14 and the solder layer 15 by the printing and the like at the edges of the side and the top surface.

이 때, 솔더 마스크(16)를 완전 경화한 후에 안에 있던 솔더층(15)이 녹아서 최종 형태로 변하기 때문에 표면 장력등에 의하여 솔더 볼(17)에 이끌려 솔더 마스크(16)와 솔더 도금층(15) 사이에는 공동(void)이 발생할 수 있다.At this time, after the solder mask 16 is completely cured, the solder layer 15 inside the melt melts and changes to a final shape, and is drawn between the solder mask 16 and the solder plating layer 15 by a surface tension or the like. Voids may occur.

이를 방지하기 위하여, 일부만 경화(half cure)시킨 후 후술할 솔더 볼(17)과 솔더 층의 융합 과정 중 또는 과정 이후에 최종 경화시키는 방법도 적용될 수 있으나, 본 발명의 보호범위는 반드시 이에 한정되지 않고 솔더 마스크(16)를 프린팅으로 형성한 후 완전 경화시키는 것도 포함한다.In order to prevent this, a method of final curing may be applied during or after the fusion process of the solder ball 17 and the solder layer, which will be described below, after partially curing, but the protection scope of the present invention is not limited thereto. Without forming the solder mask 16 by printing and then completely curing it.

도 2c의 공정에 의하여 솔더층(15)상에는 패드(14)가 솔더 볼(17)을 통하여 외부와 전기적으로 연결되도록 외부로 노출되는 솔더 마스크(16)의 개구부(A2)가 형성된다.In the process of FIG. 2C, the opening A2 of the solder mask 16 is formed on the solder layer 15 to be exposed to the outside so that the pad 14 is electrically connected to the outside through the solder ball 17.

도 2d는 솔더 마스크(16)의 개구부(A2)를 통하여 외부로 노출된 솔더층(15)상에 솔더 볼(17)을 붙이는 단계를 보여준다. 여기서, 솔더 볼 대신에 솔더 페이 스트가 사용될 수도 있고, 이하에서도 마찬가지이다.FIG. 2D shows the step of attaching the solder balls 17 to the solder layer 15 exposed to the outside through the opening A2 of the solder mask 16. Here, a solder paste may be used instead of the solder ball, and the same also applies below.

도 2e는 솔더 볼(17)을 리플로우(reflow)등의 공정을 통하여 패드(14)상에 형성된 솔더 도금층(15)에 솔더 볼(17)을 융합시키는 단계를 보여준다. 리플로우 공정을 거치면 솔더 볼(17)이 솔더 도금층(15)에 녹아서 융합하므로 도면에 도시된 바와 같이 패드(14)와 솔더 사이의 접합부(A3) 면적은 솔더 마스크(16)의 개구부(A2) 면적에 비하여 크다.2E shows the step of fusing the solder balls 17 to the solder plating layer 15 formed on the pad 14 through a process such as reflowing the solder balls 17. After the reflow process, the solder ball 17 melts and fuses in the solder plating layer 15, so that the area of the junction A3 between the pad 14 and the solder is the opening A2 of the solder mask 16, as shown in the drawing. Larger than area

따라서, 패드(14)와 솔더 사이의 접합부(A1) 면적이 솔더 마스크(16)의 개구부(A2)의 면적과 거의 동일한 종래의 반도체 패키지에서와는 달리 패드(14)와 솔더 사이의 접합부 면적이 더 넓어진다.Thus, unlike the conventional semiconductor package in which the area of the junction A1 between the pad 14 and the solder is approximately equal to the area of the opening A2 of the solder mask 16, the area of the junction between the pad 14 and the solder is wider. All.

도 4는 본 발명의 바람직한 일 실시예에 따른 반도체 패키지에서의 솔더 볼(17)과 패드(14) 사이의 접합 모습을 도시하는 단면도이다. 4 is a cross-sectional view illustrating a bonding state between the solder ball 17 and the pad 14 in the semiconductor package according to the exemplary embodiment of the present invention.

솔더층(15)의 면적(A3)은 솔더 마스크(16)의 개구부(A2)의 면적보다는 넓고 패드(14)의 면적보다는 좁다. 그래서, 종래의 반도체 패키지와 비교하였을 때, 패드(14)와 솔더 불이 접합되는 면이 서로 직각을 형성하지 않고 패드(14)로 향할 수록 비스듬히 넓어지도록 형성됨으로써 솔더 볼(17)과 패드(14) 사이의 접합부(A3)의 면적이 증가하게 된다. 즉, 힘을 받는 면적이 증가하여 종래의 응력집중이 일어났던 노치부가 제거된다. The area A3 of the solder layer 15 is wider than the area of the opening A2 of the solder mask 16 and narrower than the area of the pad 14. Thus, as compared with the conventional semiconductor package, the solder ball 17 and the pad 14 are formed such that the surfaces on which the pad 14 and the solder fire are bonded are wider at an angle toward the pad 14 without forming a right angle to each other. ), The area of the junction A3 between them increases. That is, the area under the force is increased to remove the notched portion where the conventional stress concentration occurred.

도 5는 본 발명의 바람직한 다른 실시예에 따른 반도체 패키지에서의 솔더 볼(17)과 패드(14) 사이의 접합 모습을 도시하는 단면도이다.5 is a cross-sectional view showing a bonding state between the solder ball 17 and the pad 14 in the semiconductor package according to another preferred embodiment of the present invention.

솔더층(15)이 패드(14)의 측면과 상면에 완전히 둘러싸도록 형성되어 있다. 그래서, 종래의 반도체 패키지와 비교하였을 때, 패드(14)와 솔더 불이 접합되는 면이 서로 직각을 형성하지 않고 패드(14)로 향할 수록 비스듬히 넓어지도록 형성됨으로써 솔더 볼(17)과 패드(14) 사이의 접합부(A3)의 면적이 증가하게 된다. 즉, 힘을 받는 면적이 증가하여 종래의 응력집중이 일어났던 노치부가 제거된다. The solder layer 15 is formed so as to completely surround the side surface and the upper surface of the pad 14. Thus, as compared with the conventional semiconductor package, the solder ball 17 and the pad 14 are formed such that the surfaces on which the pad 14 and the solder fire are bonded are wider at an angle toward the pad 14 without forming a right angle to each other. ), The area of the junction A3 between them increases. That is, the area under the force is increased to remove the notched portion where the conventional stress concentration occurred.

따라서, 낙하등에 의한 충격으로 솔더 조인트(solder joint)에 동일한 충격력이 작용하였을 경우, 충격을 받는 면적이 증가하면 응력은 감소하게 됨으로써 충격에 대한 솔더 조인트의 신뢰성이 향상된다.Accordingly, when the same impact force is applied to the solder joint due to the impact caused by falling, the stress decreases when the impacted area is increased, thereby improving the reliability of the solder joint against the impact.

또한, NSMD형에 비하여 SMD형의 패드(14) 면적이 일반적으로 2배 이상 넓기 때문에 패드(14)와 기판(13) 사이에 가해지는 응력도 2배 이상 감소하게 되므로 NSMD 형의 반도체 패키지에서 발생하는 패드(14) 들림(pad lift) 현상도 감소될 수 있다.In addition, since the area of the pad 14 of the SMD type is generally more than twice as large as that of the NSMD type, the stress applied between the pad 14 and the substrate 13 is also reduced by more than two times. The pad lift phenomenon can also be reduced.

이하에서는 본 발명의 바람직한 제2 실시예에 따른 반도체 패키지 제조 방법을 설명한다. 도 3a 내지 도 3e는 본 발명의 바람직한 제2 실시예에 따른 반도체 패키지 제조 방법을 단계적으로 간략히 도시하는 단면도이다.Hereinafter, a method of manufacturing a semiconductor package according to a second exemplary embodiment of the present invention will be described. 3A to 3E are cross-sectional views schematically illustrating a method of manufacturing a semiconductor package according to a second preferred embodiment of the present invention.

이하에서 본 발명의 바람직한 제2 실시예들을 설명함에 있어서도 동일한 도면번호를 사용하고, 이에 대한 자세한 사항은 제1 실시예에서 설명한 내용을 참조하면 되고, 이하에서는 제1 실시예와의 차이점을 위주로 설명한다.In the following description of the second preferred embodiment of the present invention, the same reference numerals are used, and details thereof may be referred to the contents described in the first embodiment, and the following description focuses on differences from the first embodiment. do.

도 3a는 기판(13) 상에 패드(24)가 식각에 의하여 형성되고, 상기 패드(24)의 측면과 상면의 가장자리부에 프린팅등의 방법에 의하여 솔더 마스크(26)가 형성된 모습이다. 이 때, 솔더 마스크(26)의 개구부(A3)는 후에 솔더층(25)이 형성될 만큼의 크기를 갖도록 솔더 마스크(26)를 형성해야 한다. 이후, 솔더 마스크(26)를 경화시킨다. 3A shows that the pad 24 is formed on the substrate 13 by etching, and the solder mask 26 is formed by printing or the like on the edges of the side and top surfaces of the pad 24. At this time, the opening A3 of the solder mask 26 should form the solder mask 26 to have a size sufficient to form the solder layer 25 later. Thereafter, the solder mask 26 is cured.

도 3b는 솔더 마스크(26)의 개구부(A3)에만 선택적으로 솔더층(25)을 도금하는 방법으로 형성하는 단계를 보여준다.3B shows the step of forming the solder layer 25 by selectively plating only the opening A3 of the solder mask 26.

도 3c는 이미 형성된 솔더 마스크(26)의 상면과 솔더층(25)의 가장자리부에 솔더 마스크(26)를 추가적으로 형성하는 단계를 보여준다. 이 때, 솔더 마스크(26)의 개구부(A2) 면적은 솔더층(25)의 면적보다 작도록 솔더 마스크(26)를 형성해야 한다.FIG. 3C illustrates a step of additionally forming a solder mask 26 on an upper surface of the already formed solder mask 26 and an edge portion of the solder layer 25. At this time, the solder mask 26 should be formed such that the area of the opening A2 of the solder mask 26 is smaller than the area of the solder layer 25.

도면에는 솔더 마스크(26)를 두번에 걸쳐 도포하는 것만 예시되어 있으나, 본 발명의 보호범위는 반드시 이에 한정되지 아니한다. 예를 들면, 도 3a 및 3b에 도시된 솔더 레지스트를 도포하는 대신에 솔더 도금이 가능한 다른 금속재료를 도금한 후, 그 위에 솔더 레지스트를 선택적으로 도금하는 방법도 본 발명의 보호 범위에 포함된다.In the drawings, only applying the solder mask 26 twice is illustrated, but the protection scope of the present invention is not necessarily limited thereto. For example, instead of applying the solder resist shown in Figs. 3A and 3B, a method of plating another metal material capable of solder plating and then selectively plating the solder resist thereon is also included in the protection scope of the present invention.

이후에는 제1 실시예에서 설명한 바와 같이, 솔더 마스크(26)를 완전 경화하는 방법뿐만 아니라, 유동성을 없애는 정도의 일부 경화(half cure)만 한 후 솔더 볼(17)과 솔더층(25) 사이의 융합 단계 중이거나 융합 단계 이후에 최종 경화시키는 방법 모두 사용될 수 있다.Thereafter, as described in the first embodiment, not only the method of completely curing the solder mask 26, but also a partial cure of the degree of eliminating fluidity, followed by the solder ball 17 and the solder layer 25. Both methods of final curing during or after the fusing step can be used.

도 3d는 솔더 볼(27)을 솔더층(25)에 부착시키는 단계를 보여준다.3D shows the step of attaching the solder balls 27 to the solder layer 25.

도 3e는 솔더 볼(27)을 리플로우(reflow)등의 공정을 통하여 패드(24)상에 형성된 솔더 도금층(25)에 솔더 볼(27)을 융합시키는 단계를 보여준다. 3E shows the step of fusing the solder ball 27 to the solder plating layer 25 formed on the pad 24 through a process such as reflowing the solder ball 27.

제2 실시예에 대한 효과는 제1 실시예에서 설명한 것과 동일하다.Effects on the second embodiment are the same as those described in the first embodiment.

이상에서는 반도체 패키지 내의 기판상에 형성된 패드와 솔더 볼간의 접합 방법에 관하여 설명하였으나, 이는 반도체 패키지의 저면에 배열된 볼과 PCB(printed circuit board)상의 회로패턴과 연결된 패드들간의 접합에도 적용됨은 물론이다.In the above description, the bonding method between the pad and the solder ball formed on the substrate in the semiconductor package has been described. to be.

본 발명에 따른 반도체 패키지 및 그 제조 방법에 의하면, 솔더 볼과 패드의 접합부의 면적이 솔더 마스크 개구부의 면적보다 크다.According to the semiconductor package and the manufacturing method thereof according to the present invention, the area of the junction between the solder ball and the pad is larger than the area of the solder mask opening.

따라서, 솔더와 패드 사이에 형성되는 계면(IMC)층에 걸리는 응력을 감소시켜 솔더 조인트의 충격에 대한 신뢰성을 향상시키는 효과가 있다.Therefore, there is an effect of reducing the stress applied to the interface (IMC) layer formed between the solder and the pad to improve the reliability of the impact of the solder joint.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (7)

삭제delete 삭제delete 기판에 반도체 칩의 전극들과 전기적으로 연결되는 복수의 패드를 형성하는 단계;Forming a plurality of pads on the substrate, the plurality of pads being electrically connected to the electrodes of the semiconductor chip; 상기 패드 외부에 솔더층을 형성하는 단계;Forming a solder layer on the outside of the pad; 상기 솔더층의 일부를 노출시키도록 상기 솔더층을 커버하는 솔더 마스크를 형성하는 단계;Forming a solder mask covering the solder layer to expose a portion of the solder layer; 상기 솔더층에 전도성 볼을 붙이는 단계; 및Attaching a conductive ball to the solder layer; And 상기 전도성 볼과 상기 패드를 전기적으로 연결시키기 위하여 상기 전도성 볼과 상기 솔더층을 융합시키는 단계를 구비하며, Fusing the conductive ball and the solder layer to electrically connect the conductive ball and the pad, 상기 솔더 마스크는, 상기 패드의 측면과 상면의 일부에 형성된 제1 솔더 마스크와, 상기 솔더층의 측면과 상면의 일부에 형성된 제2 솔더 마스크를 포함하는 반도체 패키지 제조 방법.The solder mask includes a first solder mask formed on a portion of the side surface and the upper surface of the pad, and a second solder mask formed on a portion of the side surface and the upper surface of the solder layer. 삭제delete 삭제delete 제3항에 있어서,The method of claim 3, 상기 솔더 마스크를 형성하는 단계 이후에 상기 솔더 마스크를 일부 경화(half cure)시키는 단계; 및Partially curing the solder mask after forming the solder mask; And 상기 전도성 볼과 상기 솔더층을 융합시키는 단계 중간 또는 단계 후에 상기 솔더 마스크를 최종 경화시키는 단계를 더 포함하는 반도체 패키지 제조 방법.And finally curing the solder mask during or after the step of fusing the conductive balls and the solder layer. 제3항에 있어서,The method of claim 3, 상기 솔더층의 두께는 상기 솔더층과 상기 패드 사이에 형성되는 계면(IMC) 층의 두께보다 두꺼운 반도체 패키지 제조 방법.And a thickness of the solder layer is thicker than a thickness of an interface (IMC) layer formed between the solder layer and the pad.
KR1020050096235A 2005-10-12 2005-10-12 Semiconductor package and manufacturing method thereof KR101133126B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096235A KR101133126B1 (en) 2005-10-12 2005-10-12 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096235A KR101133126B1 (en) 2005-10-12 2005-10-12 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20070040665A KR20070040665A (en) 2007-04-17
KR101133126B1 true KR101133126B1 (en) 2012-04-06

Family

ID=38176335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096235A KR101133126B1 (en) 2005-10-12 2005-10-12 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR101133126B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002593U (en) * 1997-06-27 1999-01-25 김영환 Chip size package
KR20010047632A (en) * 1999-11-22 2001-06-15 전세호 Method of making solder ball pad in BGA type PCB
KR20020052594A (en) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 Ball land structure of semiconductor package and its method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002593U (en) * 1997-06-27 1999-01-25 김영환 Chip size package
KR20010047632A (en) * 1999-11-22 2001-06-15 전세호 Method of making solder ball pad in BGA type PCB
KR20020052594A (en) * 2000-12-26 2002-07-04 마이클 디. 오브라이언 Ball land structure of semiconductor package and its method

Also Published As

Publication number Publication date
KR20070040665A (en) 2007-04-17

Similar Documents

Publication Publication Date Title
KR100723497B1 (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
KR101496068B1 (en) Lead-free structures in a semiconductor device
JP2001338947A (en) Flip chip type semiconductor device and its manufacturing method
JP5181261B2 (en) Contact pad for integrated circuit and method of forming contact pad
JP2001332644A (en) Semiconductor device and interposer, and manufacturing method thereof
JP2001094003A (en) Semiconductor device and production method thereof
JP2008288489A (en) Process for producing built-in chip substrate
JP2907188B2 (en) Semiconductor device, method of mounting semiconductor device, and method of manufacturing semiconductor device
JP4051570B2 (en) Manufacturing method of semiconductor device
KR100648039B1 (en) method of forming solder ball and related fabrication and structure of semiconductor package using the method
JP2005340450A (en) Semiconductor device, its manufacturing method, circuit board, and electronic apparatus
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
KR100761863B1 (en) Substrate having a different surface treatment in solder ball land and semiconductor package including the same
KR101133126B1 (en) Semiconductor package and manufacturing method thereof
TWI678742B (en) Semiconductor package structure
JP4324773B2 (en) Manufacturing method of semiconductor device
KR101391108B1 (en) Method for manufacturing semiconductor chip pakage
KR100746365B1 (en) Method for Manufacturing substrate used to mount flip chip
KR100746362B1 (en) Package on package substrate and the manufacturing method thereof
JP4561969B2 (en) Semiconductor device
JP3563170B2 (en) Method for manufacturing semiconductor device
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
JPH10116927A (en) Connecting terminal and method for its formation
JP2007266640A (en) Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus
JP4591715B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 9