JP5373624B2 - カーボンナノチューブトランジスタを用いた論理回路 - Google Patents

カーボンナノチューブトランジスタを用いた論理回路 Download PDF

Info

Publication number
JP5373624B2
JP5373624B2 JP2009542989A JP2009542989A JP5373624B2 JP 5373624 B2 JP5373624 B2 JP 5373624B2 JP 2009542989 A JP2009542989 A JP 2009542989A JP 2009542989 A JP2009542989 A JP 2009542989A JP 5373624 B2 JP5373624 B2 JP 5373624B2
Authority
JP
Japan
Prior art keywords
cntfet
gate
logic
low
supply reference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009542989A
Other languages
English (en)
Other versions
JP2010514219A (ja
Inventor
ケシャバージ、アリ
カーティン、ジュアニータ、エヌ．
デ、ヴィヴェック、ケイ．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2010514219A publication Critical patent/JP2010514219A/ja
Application granted granted Critical
Publication of JP5373624B2 publication Critical patent/JP5373624B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Computing Systems (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、概してカーボンナノチューブ電界効果トランジスタ（ＣＮＴＦＥＴ）、および、それに関連する集積回路に関する。
以下に本発明の実施形態が例示されるが、限定ではなく、例として示される。添付の図面における同様の参照符号は、同様の構成要素を示す。
いくつかの実施形態に係るＣＮＴＦＥＴの断面図である。
いくつかの実施形態に係るミッドギャップショットキー障壁ＣＮＴＦＥＴについてのホール伝導を示すエネルギー帯図である。
いくつかの実施形態に係るミッドギャップショットキー障壁ＣＮＴＦＥＴについての電子伝導を示すエネルギー帯図である。
いくつかの実施形態に係るミッドギャップショットキー障壁ＣＮＴＦＥＴの伝導特性を示す図である。
いくつかの実施形態に係る、フラットバンドＶＧＳがシフトしたミッドギャップショットキー障壁ＣＮＴＦＥＴの伝導特性を示す図である。
いくつかの実施形態に係るショットキー障壁ＣＮＴＦＥＴを用いたインバータの概略図である。
いくつかの実施形態に係るショットキー障壁ＣＮＴＦＥＴを用いたＮＡＮＤゲートの概略図である。
いくつかの実施形態に係るショットキー障壁ＣＮＴＦＥＴを用いたＮＯＲゲートの概略図である。
いくつかの実施形態に係る、電子導電性よりホール導電性が強いショットキー障壁ＣＮＴＦＥＴの伝導特性を示す図である。
いくつかの実施形態に係る、ホール伝導を促進するソース／ドレイン端子を有するバンドエッジショットキー障壁ＣＮＴＦＥＴのエネルギー帯図である。
いくつかの実施形態に係る、ＣＮＴＦＥＴデバイスを用いた１つ以上の論理回路を有するマイクロプロセッサを備えたコンピュータシステムのブロック図である。
ＣＮＴＦＥＴ（カーボンナノチューブ電界効果トランジスタ）は、シリコンＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）と類似しているが、シリコンチャネルの代わりに１つ以上のカーボンナノチューブを用いる点が異なる。ＣＮＴは、ホールおよび電子のどちらの伝導も比較的速いので、とりわけＣＭＯＳ回路を用いて従来実装されている相補型論理に適していると言える。
図１は、いくつかの実施形態に係るＣＮＴＦＥＴ（カーボンナノチューブ電界効果トランジスタ）の断面図である。図示されたＣＮＴＦＥＴは、チャネルとして機能するカーボンナノチューブ（ＣＮＴ）１０１を有し、ＣＮＴとゲート電極１０２との間に挟まれるようにゲート絶縁体１０３が配置されている。ＣＮＴは、対向端部に取り付けられたドレイン１０４およびソース１０６（これらは交換可能であり、一般的にどちらがソースでどちらがドレインかの区別はない）も有する。ＣＮＴは、基板１０５の上に取り付けられ、通常、その上に酸化物絶縁体が載置される。これらの構成要素は、いかなる適切な材料によってさまざまな構成で実装されてよいことを理解されたい。しかしながら、以下の章では、説明の便宜上、いくつかの特定の例を採り上げることにする。
ＭＯＳＦＥＴシリコンチャネルと比べ、ナノチューブは、（もしあれば）最小限の懸垂表面結合を有する。したがって、ゲート絶縁体として二酸化ケイ素（ＳｉＯ２）は適切ではあるが、必要ない。誘電率が高い他の結晶質または非結晶質の絶縁体（例えばＨｆＯ２、ＺｒＯ２、または、非酸化物絶縁体を含む他の材料）が代わりに用いられてよい。これによって、超薄ＳｉＯ２ゲート絶縁膜を用いなくともＣＮＴＦＥＴの性能を高めることができる。
いくつかの実施形態では、厚さ２ｎｍの酸化ハフニウム（ＨｆＯ２）ゲート絶縁体を用いてもよい。寄生および／またはフリンジ容量を減らすべく、自己整合配置が実装されてよい。一方では、十分なゲート容量が通常は必要である。ゲート容量は、ゲート電極幅が大きくなるに従い増大する。いくつかの実施形態では、ゲート容量を十分にするには、ゲート絶縁体の厚さの約３倍の幅をもつゲート電極を有することが望ましい場合もある。
ドレイン１０４およびソース１０６の電極は、いかなる適切な材料によって実装されてよい。しかしながら、以下に述べるように、相対的なホール／電子伝導強度にふさわしいようにフェルミエネルギーレベルを定める所望の仕事関数を有する材料の選択（例えば、ＣＭＯＳのような相補デバイスおよび回路、および、多層構造に対して）が望まれる。例えば、いくつかの実施形態では、ホール伝導を良好にすべく、通常は典型的なＣＮＴ価電子帯に傾くフェルミバンドレベルを有するソース／ドレインにはパラジウム（Ｐｄ）のような金属を用いることが望ましいだろう（これについては以下に再び採り上げる）。寸法に関しては、ドレイン／ソース端子幅は、トランジスタのフットプリントを非常に小さくする一方で、所望のパフォーマンスのためにそれらの長さに対する寄生抵抗および容量を最小限にすべく選ばれる必要がある。典型的なＣＮＴＦＥＴでは、ドレイン／ソース電極は、５０ｎｍのトランジスタチャネル（ＣＮＴ）長に対して１５ｎｍ×１５ｎｍの寸法を有する。
図２Ａから２Ｃを参照すると、ＣＮＴチャネルの電気的特性の一例が示されている。ＣＮＴチャネルは、ミッドギャップＳＢカーボンナノチューブと共に実装されるので、両極性である、すなわち、どのようにバイアスをかけられるかによってホールおよび電子両方を伝導することができる。図２Ａおよび２Ｂは、ホール伝導および電子伝導についてのドレイン／ソースフェルミレベル（ＥＦ）に関する伝導（Ｅｃ）および原子価（Ｅｖ）バンドレベルをそれぞれ示す。ゲートが「負」電圧（供給電圧およびトランジスタに印加されるドレインバイアスの半分以下）の方にバイアスをかけられるにつれ、エネルギー帯は、屈曲してシフトする（ドレイン／ソースフェルミレベルに対して）。それによって、図２Ａに示されるようにＣＮＴチャネルまでショットキー障壁を貫通することでホールが伝導され、さらに、端子で集められる（すなわち、図２Ａに示されるように、チャネルからソースまで貫通し、負のバイアスを保持するドレインによって集められることにより注入される）。あるいは、ゲート電圧が正の電圧（供給電圧およびトランジスタに印加されるドレインバイアスの半分以上）に向かうにつれ、エネルギー帯は屈曲してシフトする（ドレイン／ソースフェルミレベルに対して）。それによって、図２Ｂに示されるようにＣＮＴチャネルまで貫通することにより電子が伝導される。
図２Ｃは、直径０．６、１．０、および、１．５ｎｍを有するナノチューブの一例のＩＤ／ＶＧＳ曲線を示す。曲線で示されるように、そのゲート／ソース電圧が「フラットバンド」レベル（この例の曲線ではおよそＶＤＤ／２）にある場合、チャネルは最小電流を伝導する。ＶＧＳがこのレベルを上回る場合、電子は伝導し、この場合、電子電流は、ＶＧＳが上昇するにつれ増大する。一方では、ＶＧＳが当該最小電流を下回ると、電子に代わりホールが伝導し、この場合、ホール電流は、ＶＧＳが低下するにつれ増大する。ホール電流と電子電流とが一致する場合に最小電流ポイントが実現する。
これらの曲線が示すように、チャネル電流は、作製されるナノチューブの直径に影響される。直径が大きくなるにつれ、所定のドレイン／ソース電圧に対する最小チャネル電流（ＩＤ）と最大チャネル電流（ＩＤ）との差は小さくなる。デジタル用途のほとんどでは、オン電流とオフ電流との間には十分な差があることが望ましいので、ＣＮＴの直径は小さいことが要求されるようである。その一方で、直径が小さすぎると、トランジスタの「オン」つまり荷電電流が小さくなり、これは望ましくない。例えば、低い「オフ」電流、および、良好なオン／オフ電流比を有するからといって、望ましいデジタル用途として十分な「オン」電流を有するとは限らない。したがって、これらの競合する要因の間での適切な妥協点が求められる。いくつかの実施形態では、デジタル回路に実装されるには０．５から２．０ｎｍまでの直径を有するＣＮＴが望ましいようである。以下に採り上げる例では、約１ｎｍの直径を有するＣＮＴが用いられる。
図３は、両極性ＳＢ ＣＮＴのＩＤ／ＶＧＳ曲線を示す。図では、フラットバンド電圧がシフトすることにより、ＶＧＳ軸に沿ったＩＤ／ＶＧＳ曲線もシフトし、その結果、導電はＶＧＳ＝０Ｖで最小になる。いくつかの実施形態では、これは、ＣＮＴトランジスタの低供給側に負のバイアスをかけることによって実現する。フラットバンドＶＧＳが０の場合、ＣＮＴは、低入力電圧は０Ｖ、および、高入力電圧はＶＤＤ（または回路動作における最大電圧振幅のあたり）のデジタルデバイスとして用いられるのに適する。他の実施形態では、選択するゲート電極材料を変更することもでき、例えば、Ｐｄ（パラジウム）またはＡｌ（アルミニウム）を用いて所望の仕事関数を設計し、図３に示すようなトランジスタのＩＤ／ＶＧＳ曲線における適切なシフトを提供してよい。
図４は、第１および第２のＣＮＴＦＥＴ（ＣＦＥＴ１、ＣＦＥＴ２）を有する論理ゲート（インバータ）の一例を示す。それらは、高供給電圧（ＶＤＤ）と低供給基準（ＶＳＳ）との間で直列に連結される（各自のゲートのひし形に注目されたい。これは、ＣＦＥＴ１、ＣＦＥＴ２が必ずしもＮ型またはＰ型デバイスとして機能するよう物理的に形成、例えばドーピングされていないので、トランジスタ自身は、どのようにバイアスをかけられるかによってＮまたはＰ型デバイスとして機能できることを示している）。ホールを伝導するようバイアスをかけられる第１のＣＮＴＦＥＴ（ＣＦＥＴ１）は、ドライバトランジスタとして機能し、そのゲートは、インバータ入力（Ｖｉｎ）を提供する。電子を伝導するようバイアスをかけられる第２のトランジスタＣＮＴＦＥＴ（ＣＦＥＴ２）は、能動負荷を促進するよう機能し、そのゲートは、トランジスタに適切にバイアスをかける電源（ＶＧＧ）に結合されることにより、出力（Ｖｏｕｔ）は、Ｖｉｎが低いときは高出力値を、Ｖｉｎが高いときは低出力価をそれぞれ適切に供給することができる。所望の出力振幅を得るよう、ＶＧＧおよびＶＳＳを調整できることに注目されたい。例えば、ＶＧＧをＶＤＤに近づけ（等しくない場合）、ＶＳＳを接地電圧にすることが一般的に望ましいが、これらの電圧は、所定のＣＮＴＦＥＴの動作に依存する。
いくつかの実施形態によれば、ＣＮＴＦＥＴ（ＣＦＥＴ１、ＣＦＥＴ２）のゲート／ソースフラットバンドレベルは、負の低圧側電源（ＶＳＳ）を用いることにより、約０Ｖの論理Ｌｏｗレベルと、ＶＤＤ（例えば約１．０Ｖ）の論理Ｈｉｇｈ値に対して左にシフトされる。さらに、トランジスタのＩＤ／ＶＧＳ特性は、図７に示すとおりになる。図７は、望ましいＰ型トランジスタ動作を示す。この場合、両極性ＣＮＴＦＥＴにおいて、ホール電流は、電子電流より多くなる。
これは、いくつかの方法で達成できる。ソース／ドレイン材料の仕事関数を変化させること、よって、図８に示されるようなショットキー障壁によって達成できる。例えば、ホール伝導を促すためにＰｄ（パラジウム）が用いられてよい。他の方法は、異なるサイズのトランジスタを実装することである（各トランジスタチャネルに異なる数のカーボンナノチューブを用いる）。例えば、図４の回路を参照すると、ＣＦＥＴ１は、ナノチューブをＣＦＥＴ２より数多く有しているので、ＣＦＥＴ２より強くてよい。しかしながら、単一のチャネルに多数のナノチューブを詰め込むと、単位幅当たりのナノチューブの数と、ナノチューブ毎の容量（および電流）との間にトレードオフが生じることを理解されたい。
図５は、いくつかの実施形態に係る、本願明細書中で採り上げられるＣＮＴＦＥＴを有するＮＡＮＤゲートの一例を示す。ＮＡＮＤゲートは、図に示すように、高供給基準（ＶＤＤ）と、低供給基準ＶＳＳに結合された能動負荷トランジスタＣＦＥＴ３との間で並列結合されているドライバＣＮＴＦＥＴ（ＣＦＥＴ１、ＣＦＥＴ２）を有する。図に示すように、ドライバトランジスタ（ＣＦＥＴ１、ＣＦＥＴ２）のゲートは、第１および第２のＮＡＮＤゲート入力（Ｖｉｎ＿Ａ、Ｖｉｎ＿Ｂ）をそれぞれ提供し、ＣＦＥＴ３のドレインにゲート出力が設けられている。いずれかの入力が低い（例えば０Ｖ）場合、出力は高くなる（ＶＤＤに近づく）。逆に言えば、両方の入力が高い（ＶＤＤに近い）場合、出力は低くなるであろう。
図６は、いくつかの実施形態に係る、本願明細書中で採り上げられるＣＮＴＦＥＴを有するＮＯＲゲートの一例を示す。ＮＯＲゲートは、図に示すように、高供給基準（ＶＤＤ）と、低供給基準ＶＳＳに結合された能動負荷トランジスタＣＦＥＴ３との間で並列結合されているドライバＣＮＴＦＥＴ（ＣＦＥＴ１、ＣＦＥＴ２）を有する。図に示すように、ドライバトランジスタ（ＣＦＥＴ１、ＣＦＥＴ２）のゲートは、第１および第２のＮＯＲゲート入力（Ｖｉｎ＿Ａ、Ｖｉｎ＿Ｂ）をそれぞれ提供し、ＣＦＥＴ３のドレインにゲート出力が設けられている。両方の入力が低い場合（例えば０Ｖ）、出力は高くなる（ＶＤＤに近づく）。逆に言えば、いずれかまたは両方の入力が高い（ＶＤＤに近い）場合、出力は低くなるであろう。
ゲート、メモリデバイス、クロックトロジックなどの他のタイプのデジタルデバイスも本願明細書中に記載されるＣＮＴＦＥＴを用いて実装されてよい。例えば、当業者であれば、インバータ、ＮＯＲおよびＮＡＮＤゲートは、多くのタイプのさらに複雑な回路のビルディングブロックになりうることが理解できよう。この考えに沿い、いくつかの集積回路は、別々の回路ブロックに、または、ハイブリッド回路に組み合わせてＭＯＳＦＥＴおよびＣＮＴＦＥＴを両方備えてよい。例えば、現在多くのＣＭＯＳ用途では、Ｐ型デバイスは、ＮＭＯＳのものよりかなり伝導するのが遅い（移動が遅い）ので、回路のパフォーマンスを制限してしまう。したがって、回路は、例えば、ホールを伝導してＰ型デバイスとして機能するＣＮＴＦＥＴと、Ｎ型トランジスタとして用いられうるＮＭＯＳデバイス（シリコン、または、ＩＩＩ−ＶまたはＩＩ−ＶＩ族材料のような他の化合物半導体における）とを用いてよい。
図９を参照すると、コンピュータシステムの一例が示されている。図示されたシステムは、通常、電源９０４に接続されたプロセッサ９０２、無線インターフェース９０６、および、メモリ９０８を有する。コンピュータシステムは、電源９０４に接続され、動作中、電源から電力を供給される。無線インターフェース９０６は、アンテナ９１０に接続され、無線インターフェースチップ９０６を介してプロセッサと無線ネットワーク（図示せず）とを通信可能に接続する。マイクロプロセッサ９０２は、本願明細書で採り上げたＣＮＴＦＥＴインバータを用いる１つ以上の論理回路９０３を有する。
図示されたシステムは、異なる形態にも実装されうることに留意されたい。すなわち、単一のチップモジュール、回路基板、または、複数の回路基板を有するシャーシに実装されてよい。同様に、１つ以上の完全なコンピュータを構成するか、または、コンピュータシステム内で役立つ構成部品を構成してもよい。
本発明は、記載された実施形態に制限されず、添付の請求項の趣旨および範囲内での修正および変更を加えて実施されてよい。例えば、本発明は、すべてのタイプの半導体集積回路（"ＩＣ"）チップと共に用いられうることを理解されたい。これらのＩＣチップの例は、プロセッサ、コントローラ、チップセットコンポーネント、プログラマブルロジックアレイ（ＰＬＡ）、メモリチップ、ネットワークチップなどを含むがこれらに限定されない。
さらに、サイズ、モデル、値、範囲の例を挙げたが、本発明は、それらに制限されない。将来、製造技術（フォトリソグラフィなど）がさらに向上すれば、さらに小型のデバイスが製造できるようになると予想される。また、説明の便宜上から、そして、本発明をあいまいにしない目的で、ＩＣチップおよび他の構成要素と接続するよく知られた電源／グラウンドを図示する場合もしない場合もある。さらに、本発明をあいまいにしない目的から、そして、ブロック図の配置構成などの実装に関する詳細は本発明が実装されるべき環境に大いに依存する、すなわち、そのような詳細は、当然当業者の知る範囲であるという観点から、配置構成はブロック図形式で示される場合がある。本発明の例示的実施形態を説明すべく特定の詳細（回路など）が記載される場合、これらの特定の詳細がなくても、または、特定の詳細の変形例によっても本発明が実施できることは、当業者であれば当然理解できよう。したがって、説明は、限定ではなく例示として見なされるべきである。
［項目１］
高供給基準と低供給基準との間に直列接続される第１のＣＮＴＦＥＴおよび第２のＣＮＴＦＥＴを備え、
前記第１のＣＮＴＦＥＴが論理値Ｈｉｇｈおよび論理値Ｌｏｗを受け取る論理入力を提供するゲートを有し、前記第２のＣＮＴＦＥＴがバイアス電源に結合されるゲートを有することにより、前記第２のＣＮＴＦＥＴが前記第１のＣＮＴＦＥＴに能動負荷を提供し、適切な論理ＨｉｇｈおよびＬｏｗ出力レベルが提供される、
集積回路。
［項目２］
前記低供給基準のレベルは、論理Ｌｏｗレベルより低い、項目１に記載の集積回路。
［項目３］
前記第１のＣＮＴＦＥＴと前記第２のＣＮＴＦＥＴとでインバータゲートを構成する、項目２に記載の集積回路。
［項目４］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、電子伝導性よりホール伝導性が強い、項目３に記載の集積回路。
［項目５］
前記第１のＣＮＴＦＥＴは、ホールを伝導するようバイアスをかけられ、前記第２のＣＮＴＦＥＴは、電子を伝導するようバイアスをかけられ、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い、項目４に記載の集積回路。
［項目６］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、伝導帯より価電子帯に近いフェルミエネルギーレベルを有する材料によって形成されたドレインおよびソース電極を有する、項目５に記載の集積回路。
［項目７］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、１つ以上のカーボンナノチューブを含むチャネルを有し、前記第１のＣＮＴＦＥＴのチャネルが前記第２のＣＮＴＦＥＴのチャネルより多くのカーボンナノチューブを有することにより、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い伝導性を有する、項目５に記載の集積回路。
［項目８］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、内在性カーボンナノチューブにより形成されたチャネルを有する、項目１に記載の集積回路。
［項目９］
インバータ回路であって、
前記インバータ回路の第１の供給基準と出力ノードとの間に結合された第１のＣＮＴＦＥＴと、
前記出力ノードと第２の供給基準との間に結合された第２のＣＮＴＦＥＴと、を備え、
前記第１のＣＮＴＦＥＴは、前記インバータ回路に入力を提供し、前記第２のＣＮＴＦＥＴは、前記第１のＣＮＴＦＥＴに能動負荷を提供すべくバイアスがかけられる、インバータ回路。
［項目１０］
前記第１の供給基準は、前記第２の供給基準より高い、項目９に記載のインバータ回路。
［項目１１］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、電子伝導性よりホール伝導性が強い、項目１０に記載のインバータ回路。
［項目１２］
前記第１のＣＮＴＦＥＴは、ホールを伝導するようバイアスをかけられ、前記第２のＣＮＴＦＥＴは、電子を伝導するようバイアスをかけられ、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い、項目１１に記載のインバータ回路。
［項目１３］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、伝導帯より価電子帯に近いフェルミエネルギーレベルを有する材料によって形成されたドレインおよびソース電極を有する、項目１２に記載のインバータ回路。
［項目１４］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、１つ以上のカーボンナノチューブを含むチャネルを有し、前記第１のＣＮＴＦＥＴのチャネルが前記第２のＣＮＴＦＥＴのチャネルより多くのカーボンナノチューブを有することにより、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い伝導性を有する、項目１３に記載のインバータ回路。
［項目１５］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、内在性カーボンナノチューブにより形成されたチャネルを有する、項目９に記載のインバータ回路。
［項目１６］
コンピュータシステムであって、
（ａ）１つ以上のインバータ回路を有するプロセッサと、
（ｂ）前記プロセッサに結合され、前記プロセッサに増設ＲＡＭを提供するメモリチップと、
（ｃ）前記プロセッサに結合され、前記プロセッサと無線ネットワークとを通信可能に接続するアンテナと、
を備え、
前記１つ以上のインバータ回路は、
前記インバータ回路の第１の供給基準と出力ノードとの間に結合された第１のＣＮＴＦＥＴと、
前記出力ノードと第２の供給基準との間に結合された第２のＣＮＴＦＥＴと、を有し、
前記第１のＣＮＴＦＥＴは、前記インバータ回路に入力を提供し、前記第２のＣＮＴＦＥＴは、前記第１のＣＮＴＦＥＴに能動負荷を提供すべくバイアスがかけられる、
コンピュータシステム。
［項目１７］
前記第１の供給基準は、前記第２の供給基準より大きい、項目１６に記載のコンピュータシステム。
［項目１８］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、電子伝導性よりホール伝導性が強い、項目１７に記載のコンピュータシステム。
［項目１９］
前記第１のＣＮＴＦＥＴは、ホールを伝導するようバイアスをかけられ、前記第２のＣＮＴＦＥＴは、電子を伝導するようバイアスをかけられ、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い、項目１８に記載のコンピュータシステム。
［項目２０］
前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、伝導帯より価電子帯に近いフェルミエネルギーレベルを有する材料によって形成されたドレインおよびソース電極を有する、項目１９に記載のコンピュータシステム。

Claims (16)

  1. 論理値Ｈｉｇｈおよび論理値Ｌｏｗを受け取り論理入力を提供するゲートを有する第１のカーボンナノチューブ電界効果トランジスタ（ＣＮＴＦＥＴ）と、
    前記第１のＣＮＴＦＥＴと直列接続される第２のＣＮＴＦＥＴと、を備え、
    前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、高供給基準と低供給基準との間に直列接続され、
    前記第２のＣＮＴＦＥＴがバイアス電源に結合されるゲートを有することにより、前記第２のＣＮＴＦＥＴが前記第１のＣＮＴＦＥＴに能動負荷を提供し、適切な論理ＨｉｇｈおよびＬｏｗ出力レベルが提供され、
    前記第２のＣＮＴＦＥＴが有する前記ゲートに結合される前記バイアス電源は、前記第１のＣＮＴＦＥＴが有する前記ゲートに結合されず、
    前記第１のＣＮＴＦＥＴが有する前記ゲートによって提供される前記論理入力は、前記第２のＣＮＴＦＥＴが有する前記ゲートに結合されず、
    前記バイアス電源は、前記高供給基準から独立したものであり、
    前記第１のＣＮＴＦＥＴは、ホールを伝導するようバイアスをかけられ、前記第２のＣＮＴＦＥＴは、電子を伝導するようバイアスをかけられ、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴよりも多くのホールを伝導し、かつ、
    前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、１つ以上のカーボンナノチューブを含むチャネルを有し、前記第１のＣＮＴＦＥＴのチャネルが前記第２のＣＮＴＦＥＴのチャネルより多くのカーボンナノチューブを有することにより、前記第１のＣＮＴＦＥＴは、前記第２のＣＮＴＦＥＴより強い伝導性を有する、
    集積回路。
  2. 前記低供給基準のレベルは、論理Ｌｏｗレベルより低い、請求項１に記載の集積回路。
  3. 前記第１のＣＮＴＦＥＴと前記第２のＣＮＴＦＥＴとでインバータゲートを構成する、請求項１又は２に記載の集積回路。
  4. 前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、電子伝導性よりホール伝導性が強い、請求項１〜３のいずれか１項に記載の集積回路。
  5. 前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、伝導帯より価電子帯に近いフェルミエネルギーレベルを有する材料によって形成されたドレインおよびソース電極を有する、請求項１〜４のいずれか１項に記載の集積回路。
  6. 前記バイアス電源は前記高供給基準に近づけられ、前記高供給基準は接地電圧とされる、請求項１〜５のいずれか１項に記載の集積回路。
  7. 前記低供給基準は、負のバイアスを含み、
    前記負のバイアスは、前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴのゲート／ソースフラットバンドレベルを、それぞれ論理Ｌｏｗレベルおよび論理Ｈｉｇｈレベルにシフトさせる、請求項１〜６のいずれか１項に記載の集積回路。
  8. 前記高供給基準は、前記低供給基準より高い、請求項１〜７のいずれか１項に記載の集積回路。
  9. コンピュータシステムであって、
    （ａ）１つ以上のインバータ回路を有するプロセッサと、
    （ｂ）前記プロセッサに結合され、前記プロセッサに増設ＲＡＭを提供するメモリチップと、
    （ｃ）前記プロセッサに結合され、前記プロセッサと無線ネットワークとを通信可能に接続するアンテナと、
    を備え、
    前記１つ以上のインバータ回路は、請求項１〜８のいずれか１項に記載の集積回路である、
    コンピュータシステム。
  10. 論理値Ｈｉｇｈおよび論理値Ｌｏｗを受け取り第１の論理入力を提供するゲートを有し、かつ、高供給基準と出力ノードとの間に結合される、第１のＣＮＴＦＥＴと、
    論理値Ｈｉｇｈおよび論理値Ｌｏｗを受け取り第２の論理入力を提供するゲートを有し、かつ、前記第１のＣＮＴＦＥＴとの間で並列接続されている、第２のＣＮＴＦＥＴと、
    前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴと直列接続され、バイアス電源と結合したゲートを有し、かつ、前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴに能動負荷を提供し、適切な論理ＨｉｇｈおよびＬｏｗ出力レベルが提供される、第３のＣＮＴＦＥＴと、
    を備え、
    前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、ホールを伝導するようバイアスをかけられ、前記第３のＣＮＴＦＥＴは、電子を伝導するようバイアスをかけられ、
    前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴは、前記第３のＣＮＴＦＥＴよりも多くのホールを伝導し、
    前記第１のＣＮＴＦＥＴ、前記第２のＣＮＴＦＥＴ、および前記第３のＣＮＴＦＥＴは、一以上のカーボンナノチューブを含むチャネルを有し、かつ、
    前記第１のＣＮＴＦＥＴのチャネルおよび前記第２のＣＮＴＦＥＴのチャネルは、前記第３のＣＮＴＦＥＴのチャネルよりも、多くのカーボンナノチューブを有し且つ多くのホールを伝導する、
    ＮＡＮＤ論理ゲート。
  11. 前記バイアス電源は、前記第１の論理入力および前記第２の論理入力と等しくない、請求項１０に記載のＮＡＮＤ論理ゲート。
  12. 前記第３のＣＮＴＦＥＴは、前記第１のＣＮＴＦＥＴ、前記第２のＣＮＴＦＥＴ、および低供給基準と直列接続される、請求項１０又は１１に記載のＮＡＮＤ論理ゲート。
  13. 前記高供給基準は、前記低供給基準よりも高い、請求項１２に記載のＮＡＮＤ論理ゲート。
  14. 前記第１の論理入力または前記第２の論理入力が前記低供給基準に近づく場合、前記第１のＣＮＴＦＥＴおよび前記第２のＣＮＴＦＥＴによって、前記出力ノードの電圧が前記高供給基準に近づく、請求項１２又は１３に記載のＮＡＮＤ論理ゲート。
  15. 前記第１の論理入力および前記第２の論理入力が共に前記高供給基準に近づく場合、前記第３のＣＮＴＦＥＴによって、前記出力ノードの電圧が前記低供給基準に近づく、請求項１２又は１３に記載のＮＡＮＤ論理ゲート。
  16. 前記第１のＣＮＴＦＥＴ、前記第２のＣＮＴＦＥＴ、および前記第３のＣＮＴＦＥＴは、伝導帯より価電子帯に近いフェルミエネルギーレベルを有する材料によって形成されたドレインおよびソース電極を有する、請求項１０〜１５のいずれか１項に記載のＮＡＮＤ論理ゲート。
JP2009542989A 2006-12-19 2007-10-30 カーボンナノチューブトランジスタを用いた論理回路 Expired - Fee Related JP5373624B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/613,134 2006-12-19
US11/613,134 US8004043B2 (en) 2006-12-19 2006-12-19 Logic circuits using carbon nanotube transistors
PCT/US2007/082965 WO2008076529A1 (en) 2006-12-19 2007-10-30 Logic circuits using carbon nanotube transistors

Publications (2)

Publication Number Publication Date
JP2010514219A JP2010514219A (ja) 2010-04-30
JP5373624B2 true JP5373624B2 (ja) 2013-12-18

Family

ID=39526377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009542989A Expired - Fee Related JP5373624B2 (ja) 2006-12-19 2007-10-30 カーボンナノチューブトランジスタを用いた論理回路

Country Status (6)

Country Link
US (2) US8004043B2 (ja)
JP (1) JP5373624B2 (ja)
KR (1) KR20090091777A (ja)
DE (1) DE112007003087T5 (ja)
TW (1) TWI356588B (ja)
WO (1) WO2008076529A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004043B2 (en) 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors
US7858918B2 (en) * 2007-02-05 2010-12-28 Ludwig Lester F Molecular transistor circuits compatible with carbon nanotube sensors and transducers
KR101432037B1 (ko) * 2008-04-25 2014-08-20 삼성전자주식회사 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한전환가능한 논리회로
KR20100094192A (ko) * 2009-02-18 2010-08-26 삼성전자주식회사 탄소나노튜브 박막을 이용한 에스램
KR102084288B1 (ko) 2012-11-05 2020-03-03 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 디스플레이의 휘도 보상
KR102010113B1 (ko) * 2012-11-30 2019-08-12 유니버시티 오브 플로리다 리서치 파운데이션, 아이엔씨. 양극성 수직 전계 효과 트랜지스터
CN104103696B (zh) * 2013-04-15 2018-02-27 清华大学 双极性薄膜晶体管
JP2015213994A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 ナノメカニカル・スイッチを利用したデジタル回路
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10594319B2 (en) * 2016-06-03 2020-03-17 Northwestern University System and method for complimentary VT-drop ambipolar carbon nanotube logic
US10665799B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10170702B2 (en) 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
US11309846B2 (en) 2017-08-25 2022-04-19 University Of South Florida Cascode common source transimpedance amplifiers for analyte monitoring systems
KR102124110B1 (ko) * 2019-10-08 2020-06-17 서경대학교 산학협력단 탄소나노튜브 트랜지스터로 구성된 버퍼를 갖는 제어구동장치 및 이를 이용하는 디스플레이 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286674A (en) 1992-03-02 1994-02-15 Motorola, Inc. Method for forming a via structure and semiconductor device having the same
US5308782A (en) * 1992-03-02 1994-05-03 Motorola Semiconductor memory device and method of formation
JPH08148537A (ja) 1994-11-18 1996-06-07 Toshiba Corp 半導体集積回路
JPH0982978A (ja) 1995-09-20 1997-03-28 Hitachi Ltd 半導体装置及びこれを用いた液晶表示装置
TWI277290B (en) * 2002-01-17 2007-03-21 Semiconductor Energy Lab Electric circuit
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
JP4774665B2 (ja) * 2003-02-05 2011-09-14 ソニー株式会社 半導体装置の製造方法
US7161218B2 (en) 2003-06-09 2007-01-09 Nantero, Inc. One-time programmable, non-volatile field effect devices and methods of making same
US7130234B2 (en) 2003-12-12 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1544842B1 (en) * 2003-12-18 2018-08-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
US8362525B2 (en) * 2005-01-14 2013-01-29 Nantero Inc. Field effect device having a channel of nanofabric and methods of making same
WO2006098501A1 (ja) * 2005-03-17 2006-09-21 The University Of Tokushima 半導体装置及び電子装置
US7492015B2 (en) * 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
US8004043B2 (en) 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors

Also Published As

Publication number Publication date
US20080143389A1 (en) 2008-06-19
JP2010514219A (ja) 2010-04-30
US8004043B2 (en) 2011-08-23
US8513741B2 (en) 2013-08-20
WO2008076529A1 (en) 2008-06-26
DE112007003087T5 (de) 2009-10-15
US20120049890A1 (en) 2012-03-01
TW200832912A (en) 2008-08-01
TWI356588B (en) 2012-01-11
KR20090091777A (ko) 2009-08-28

Similar Documents

Publication Publication Date Title
JP5373624B2 (ja) カーボンナノチューブトランジスタを用いた論理回路
Ding et al. CMOS-based carbon nanotube pass-transistor logic integrated circuits
US8520430B2 (en) Nanowire circuits in matched devices
US8796667B2 (en) Static random access memories having carbon nanotube thin films
JP4398152B2 (ja) 高性能ダブルゲート・ラッチ
KR101432037B1 (ko) 앰비폴라 특성을 가진 탄소나노튜브 트랜지스터를 구비한전환가능한 논리회로
US10211205B2 (en) Field effect transistor structure for reducing contact resistance
US9768289B2 (en) Field effect transistor with conduction band electron channel and uni-terminal response
Bhattacharjee et al. Impact of gate/spacer-channel underlap, gate oxide EOT, and scaling on the device characteristics of a DG-RFET
US9006710B2 (en) Type-switching transistors, electronic devices including the same, and methods of operating the type-switching transistors and electronic devices
US9181089B2 (en) Carbon nanotube crossbar based nano-architecture
JP5299752B2 (ja) 半導体装置
US20140080255A1 (en) Ultra-low power swnt interconnects for sub-threshold circuits
Jayachandran et al. Reconfigurable circuits based on Single Gate Reconfigurable Field-Effect Transistors
Imran et al. Impact of CNT's Diameter Variation on the Performance of CNFET Dual-X CCII
US20230047840A1 (en) Integrated circuit devices including a cross-coupled structure
Moon et al. Silicon nanowire CMOS NOR logic gates featuring one-volt operation on bendable substrates
US8460991B2 (en) Differentially recessed contacts for multi-gate transistor of SRAM cell
Liu et al. Design of a novel CNTFET-based reconfigurable logic gate
Kim et al. Flexible silicon nanowire low-power ring oscillator featuring one-volt operation
Rizvi et al. Study of CNTFET performance over MOSFET using digital logic circuits
Akkar et al. Characteristics and evaluation of nano electronic devices
MooRE et al. METAL-O XI DE-SE MIC ON DUCT OR FIELD-EFFECT DEVICES FOR MICROPOWER LOGIC
Chen et al. Carbon-Based Nanomaterial for Nanoelectronics
Pokharel et al. Designing CNTFET and Force Stacking CNTFET Inverter for the Analysis of Average Power and PDP at Different Low Supply voltage

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130919

R150 Certificate of patent or registration of utility model

Ref document number: 5373624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees