JP5366645B2 - 高周波基板 - Google Patents

高周波基板 Download PDF

Info

Publication number
JP5366645B2
JP5366645B2 JP2009112688A JP2009112688A JP5366645B2 JP 5366645 B2 JP5366645 B2 JP 5366645B2 JP 2009112688 A JP2009112688 A JP 2009112688A JP 2009112688 A JP2009112688 A JP 2009112688A JP 5366645 B2 JP5366645 B2 JP 5366645B2
Authority
JP
Japan
Prior art keywords
substrate
layers
frequency
dielectric
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009112688A
Other languages
English (en)
Other versions
JP2010263413A (ja
Inventor
智弘 関
健二郎 西川
宗也 川島
繁男 川▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009112688A priority Critical patent/JP5366645B2/ja
Publication of JP2010263413A publication Critical patent/JP2010263413A/ja
Application granted granted Critical
Publication of JP5366645B2 publication Critical patent/JP5366645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations

Landscapes

  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Aerials With Secondary Devices (AREA)

Description

本発明は、ミリ波帯等で用いられるシステムオンパッケージやシステムインパッケージにおいて、層間の結合を低く抑え、効率的に高集積化を実現することを可能とする技術であり、低コスト化を実現するパッケージ構成法に関わる高周波基板に関する。
従来、ミリ波帯等で用いられるシステムオンパッケージやシステムインパッケージにおいて、小型化且つ高集積化を目的とした多層基板に適宜な回路を組み込んだ一体型の多層パッケージが知られている(例えば、特許文献1参照)。
特許文献1は、箱状のキャビティの開口部を覆う蓋が、厚さ方向に積層した多層基板で構成された多層パッケージであって、そのキャビティに低雑音増幅器、移相器、回路、ローパスフィルタ等、種々の機能回路を実装化させた一体型の多層パッケージについて開示したものである。
特開2003−309483号公報
ところで、従来の多層基板内の結合防止技術として、層間にグランドを挿入することによる方法が知られている。すなわち、通常の高周波基板では、アンテナ面と高周波回路面の結合が大きいため、或いはセラミック基板を用いて構成する場合であって、最低基板厚の制約がある場合においても、複数のグランド層を介装して各機能回路間の結合を抑圧する必要があった。しかしながら、基板サイズが十分にない場合には、結合阻止能力が不足するおそれがあった。
また、多層基板内の複数の層にグランドを配置した場合には、それらグランド間に電位の不一致が生じ、層間結合につながるだけでなく、グランド間の厚さ寸法が大きくなってパラレルプレートモードによる放射が発生して、不要放射が生じ、回路の効率が劣化するなどの問題があった。
さらに、特許文献1に示すような多層パッケージでは、種々の機能回路が一体化されているため、それぞれの回路から放射される電磁波による干渉が生じるが、この干渉を除去するための有効適切な方法がなく、その点で改良の余地があった。
本発明は、上述する問題点に鑑みてなされたもので、金属層からの不要放射を生じさせることなく、層間の結合を抑圧することができ、高密度実装を可能とした高周波基板を提供することを目的とする。
上記目的を達成するため、本発明に係る高周波基板では、2層以上の複数の誘電体基板からなる高周波基板であって、少なくとも2層以上の誘電体基板の層間に、誘電体基板の表面の面方向に沿って層状に延在する平面視格子状の金属層を配置し、2層以上の誘電体基板を2層のグランド層によって挟持したことを特徴としている。
本発明では、2以上の格子状の金属層を配置することによりメタマテリアル構造となるため、高周波基板を用いた多層パッケージを構成する場合に最も問題となるパラレルプレートモードを起す複数のグランド層間の電位の不一致を抑圧することが可能となる。すなわち、パラレルプレートモードによる放射を抑制することができ、回路の効率の劣化を抑えることができるうえ、不要放射を防止することができ、層間結合を抑えることができる。しかも、高密度実装が可能となる高周波基板を得ることができる。
また、本発明に係る高周波基板では、金属層に形成される格子の平面方向で縦横に連続する繰り返し数は、3以上であることが好ましい。
また、本発明に係る高周波基板では、金属層の層数は、4層以上であることがより好ましい。
本発明では、より確実に利得特性の高いアンテナを実現することが可能となる。
本発明の高周波基板によれば、金属層からの不要放射を生じさせることなく、層間の結合を抑圧することができ、高密度実装が可能になることから、パッケージ自体の小型化が可能となる効果を奏する。
本発明の第1の実施の形態による高周波基板の概略構成を示す断面図である。 図1に示す格子状金属層の拡大平面図である。 本発明の第2の実施の形態による高周波基板の構成を示す断面図である。 図2に示す格子状金属層の平面図である。 実施例による高周波基板の構成を示す断面図である。 図5に示す高周波基板の解析結果を示す図である。
以下、本発明の第1の実施の形態による高周波基板について、図1及び図2に基づいて説明する。
図1は、本第1の実施の形態による高周波基板1の構成を示している。図1において、符号10は誘電体基板、符号12は格子状金属層、符号13はグランド層、符号14はマイクロストリップアンテナ、符号15はMMICチップを示している。ここで、図1の紙面における上下方向を、高周波基板1における上下方向として以下説明する。
図1に示すように、高周波基板1は、複数層(ここでは7層)の誘電体基板10(101〜107)が積層され、それらの層間に格子状金属層12またはグランド層13が配置された構成となっている。
具体的に高周波基板1は、最上層(符号101の誘電体基板)の表面101a(上面)側に配置されたマイクロストリップアンテナ14と、その下の1層(符号102の誘電体基板)との層間に配置された第1グランド層131と、その第1グランド層131の下に配置される複数層(ここでは5層)の誘電体基板102〜106のそれぞれの層間に配置された平面視格子状をなす格子状金属層12(121、122、123、124)と、さらに最下層(符号107の誘電体基板)の表面107a(誘電体基板106との層間)に配置された第2グランド層132と、その最下層の誘電体基板107の裏面107b側に配置された高周波回路からなるMMICチップ15とが配置されて構成されている。
つまり、格子状金属層121〜124を層間に配した5層の誘電体基板102〜106は、第1グランド層131と第2グランド層132とによって上下方向に挟持された状態となっている。
各誘電体基板101〜107としては、例えば、低温焼成セラミック基板(LTCC基板、比誘電率7.7)を用いることができる。
格子状金属層12は、図2に示すように、平面視で格子状に形成されており、その格子が平面方向で縦横に複数連続して配置されている。そして、所定の格子線路幅Wを有する格子線路12aが縦横方向に所定のピッチ(格子間隔D)で配され、誘電体基板10のほぼ表面全面にわたって設けられている。
次に、このように構成される高周波基板の作用について図面に基づいて説明する。
図1に示すように、高周波基板1では、2以上の格子状金属層12(121〜124)を配置することによりメタマテリアル構造となるため、高周波基板を用いた多層パッケージを構成する場合に最も問題となるパラレルプレートモードを起す複数のグランド層間の電位の不一致を抑圧することが可能となる。すなわち、パラレルプレートモードによる放射を抑制することができ、回路の効率の劣化を抑えることができるうえ、不要放射を防止することができ、層間結合を抑えることができる。しかも、高密度実装が可能となる高周波基板を得ることができる。
さらに、本高周波基板1では、複数層(図1では2層)にグランド3があって、グランド層間の厚さ寸法が大きい場合においても、グランド層3間の結合が小さいため、パラレルプレートモードによる放射を抑制し、回路の効率の劣化を抑えることができ、不要放射を防止することができる効果を奏する。
なお、格子状金属層12に形成される格子の平面方向で縦横に連続する繰り返し数は、3以上(3周期以上)であることが好ましく、また、格子状金属層12の層数が4層以上であることがより好ましい。これにより、より確実に利得特性の高いアンテナを実現することが可能となる。
上述のように本第1の実施の形態による高周波基板では、格子状金属層12からの不要放射を生じさせることなく、層間の結合を抑圧することができ、高密度実装が可能になることから、パッケージ自体の小型化が可能となる効果を奏する。
(参考例)
次に、他の実施の形態について、添付図面に基づいて説明するが、上述の第1の実施の形態と同一又は同様な部材、部分には同一の符号を用いて説明を省略し、第1の実施の形態と異なる構成について説明する。
図3は、第2の実施の形態の高周波基板2を示している。図3において、符号20は誘電体基板、符号22は格子状金属層、符号23はグランド層であり、符号24はダイポールアンテナを示している。本高周波基板2は、格子状金属層21の平面視における配置領域を誘電体基板20の全面にわたって配していない点で、上述した第1の実施の形態とは異なっている。

高周波基板2は、複数層(ここでは8層)の誘電体からなる誘電体基板20(201〜208)が積層され、それらの各層間に格子状金属層22(221〜227)が配置された構成となっている。具体的に高周波基板2は、最上層(符号201の誘電体基板)の表面201a(上面)側にダイポールアンテナ24が配置されるとともに、複数層(ここでは8層)の誘電体基板202〜206のそれぞれの層間に平面視格子状(あるいはメッシュ状)をなす格子状金属層22(221〜227)が配置され、さらに最下層(符号208の誘電体基板)の裏面208bにグランド層23が配置されて構成されている。
格子状金属層22(221〜227)は、それぞれ図4に示すように平面視で円形の抜きパターンが形成されている。これを抜きパターン部Rとする。そして、その抜きパターン部Rの円形の径寸法は、7層の格子状金属層221〜227において、厚さ方向で下層から上層に向かうにしたがって大きくなっている。つまり、格子状金属層22は、複数の誘電体基板にわたって、すり鉢状にダイポールアンテナ24側に広がる部分が取り除かれた形状をなしている。
本第2の実施の形態では、高周波基板2内にわたってすり鉢状に電磁波が入り込めない空間を作ることが可能となる。したがって、遮断周波数において抜きパターンの部分(抜きパターン部R)が鏡面として作用するので、誘電体基板20内にキャビティを構成せずに、擬似的に反射鏡面を構成することができ、高利得アンテナを実現することができる。ここで、遮断周波数は、金属層(格子状金属層)の構造から生じるものであり、格子状の繰り返し間隔(上述した格子間隔D)で決定されるものである。
以上、本発明による高周波基板の第1及び第2の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で適宜変更可能である。
例えば、誘電体基板10、20、格子状金属板12、22、およびグランド層13、23の層数は任意に設定することができる。要は、誘電体基板10、20、格子状金属板12、22が2以上の複数層設けられていればよいのである。
また、格子状金属板12、22の格子間隔D、格子線路幅W、抜きパターン部Rなども任意に設定することができる。
次に、上述した実施の形態による高周波基板の効果を裏付けるため、利得特性について解析した試験例について、図5、図6などを用いて以下説明する。
図5に示すように、本実施例による高周波基板3は、誘電体基板30として低温焼成セラミック基板(LTCC基板、比誘電率7.7)を用いた。誘電体基板30は、14層(図5で下方より符号301〜314)で構成され、上下方向中央に位置する2層の誘電体基板307、308が100μmの基板厚からなり、それら2層の基板307、308を挟む上下にそれぞれ6層の基板(符号301〜306、符号309〜314)が50μmの基板厚で形成されている。
ここで、図5に示すL0〜L14は、誘電体基板301〜314の各表裏面に配されるレイヤを示している。
本実施例では、格子状金属層32の層数を6層(図5に示す符号L5、L6、L7、L8、L10、L11のレイヤ)とし、それぞれの格子間隔D(図2参照)を0.18波長とし、格子線路幅W(図2参照)を0.025波長とし、60GHz帯の周波数での利得特性を解析した。なお、格子状金属層32は、第1の実施の形態と同様に誘電体基板30のほぼ全面にわたって配置されている。そして、高周波基板3には、2層(図5に示す符号L4、L12のレイヤ)のグランド層33が配置されている。
また、高周波基板3の中央には、図示しない部品の端子を誘電体基板3の格子状金属層32に接続するための、上下方向(厚さ方向)に貫通する金属ビア34が形成されている。この金属ビア34には、基板裏面側(図5で上側)と基板表面側(図5で下側)にそれぞれ基板裏面側端子34aと基板表面側端子34bが設けられている。
図6は、図5に示す金属ビア34の基板裏面側端子34aと基板表面側端子34bとの間のSパラメータ(S11、S12、S21、S22)を解析した結果である。基板裏面側端子34aに対応するSパラメータがS11、S12であり、基板表面側端子34bに対応するSパラメータがS21、S22である。
図6に示すように、周波数(遮断周波数)が58.4GHz(図6に示す矢印P1)および61.7GHz(図6に示す矢印P2)において、遮断域が現れていることが確認できる。これらの遮断周波数においては、電磁波は、格子状金属層32が存在するレイヤ(L5、L6、L7、L8、L10、L11)を越えて進むことができず、そのレイヤで反射されることになり、不要放射の発生が抑えられることになる。
1、2、3 高周波基板
10、101〜107 誘電体基板
12、121〜124 格子状金属層
13、131、132 グランド層
14 マイクロストリップアンテナ
15 MMICチップ
20、201〜108 誘電体基板
22、221〜227 格子状金属層
23 グランド層
24 ダイポールアンテナ
30 301〜314 誘電体基板
32 格子状金属層
33 グランド層
34 金属ビア
D 格子間隔
W 格子線路幅
R 格子状金属層の抜きパターン部

Claims (3)

  1. 2層以上の複数の誘電体基板からなる高周波基板であって、
    少なくとも2層以上の前記誘電体基板の層間に、該誘電体基板の表面の面方向に沿って層状に延在する平面視格子状の金属層を配置し
    前記2層以上の前記誘電体基板を2層のグランド層によって挟持したことを特徴とする高周波基板。
  2. 前記金属層に形成される格子の平面方向で縦横に連続する繰り返し数は、3以上であることを特徴とする請求項1に記載の高周波基板。
  3. 前記金属層の層数は、4層以上であることを特徴とする請求項1又は2に記載の高周波基板。
JP2009112688A 2009-05-07 2009-05-07 高周波基板 Expired - Fee Related JP5366645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009112688A JP5366645B2 (ja) 2009-05-07 2009-05-07 高周波基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009112688A JP5366645B2 (ja) 2009-05-07 2009-05-07 高周波基板

Publications (2)

Publication Number Publication Date
JP2010263413A JP2010263413A (ja) 2010-11-18
JP5366645B2 true JP5366645B2 (ja) 2013-12-11

Family

ID=43361144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009112688A Expired - Fee Related JP5366645B2 (ja) 2009-05-07 2009-05-07 高周波基板

Country Status (1)

Country Link
JP (1) JP5366645B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204335178U (zh) * 2012-08-09 2015-05-13 株式会社村田制作所 天线装置及无线通信装置
CN106104911B (zh) * 2014-03-11 2019-03-26 三菱电机株式会社 高频封装
EP3364457A1 (en) 2017-02-15 2018-08-22 Nxp B.V. Integrated circuit package including an antenna
CN109449589B (zh) * 2018-12-17 2023-12-29 西安电子工程研究所 具有宽带宽扫特性的两维有源相控阵天线单元

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
JPH06326476A (ja) * 1993-05-13 1994-11-25 Sony Corp 多層配線基板
US6624787B2 (en) * 2001-10-01 2003-09-23 Raytheon Company Slot coupled, polarized, egg-crate radiator
JP2005191903A (ja) * 2003-12-25 2005-07-14 Ngk Spark Plug Co Ltd メッシュホールグランドストリップライン構造を有する積層体基板
JP4319224B2 (ja) * 2004-09-07 2009-08-26 日本電信電話株式会社 アンテナ装置
JP2007281679A (ja) * 2006-04-04 2007-10-25 Hitachi Chem Co Ltd トリプレート型平面アンテナ
JP4890483B2 (ja) * 2008-02-27 2012-03-07 日本電信電話株式会社 アンテナ装置

Also Published As

Publication number Publication date
JP2010263413A (ja) 2010-11-18

Similar Documents

Publication Publication Date Title
US9865935B2 (en) Printed circuit board for antenna system
JP5673553B2 (ja) 構造体及びアンテナ
JP5468085B2 (ja) グリッドアレイアンテナおよび一体化構造
US7973619B2 (en) Electro-magnetic bandgap structure
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
EP2945222A1 (en) A microwave or millimeter wave RF part using pin grid array (PGA) and/or ball grid array (BGA) technologies
KR100956689B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US9661739B2 (en) Electronic modules having grounded electromagnetic shields
US9579748B2 (en) Method of fabricating electromagnetic bandgap (EBG) structures for microwave/millimeterwave applications using laser processing of unfired low temperature co-fired ceramic (LTCC) tape
JP2010010183A (ja) 導波路構造およびプリント配線板
JPWO2011111297A1 (ja) 構造体、配線基板および配線基板の製造方法
JP5366645B2 (ja) 高周波基板
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US8227704B2 (en) Printed circuit board having electromagnetic bandgap structure
US8253025B2 (en) Printed circuit board having electromagnetic bandgap structure
JP7098822B2 (ja) 無線通信モジュール
KR101018807B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US8242377B2 (en) Printed circuit board having electromagnetic bandgap structure
JP2012060056A (ja) 電子装置及び電子モジュール
KR100956891B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP2011124503A (ja) 電子装置及びノイズ抑制方法
JP6365283B2 (ja) 半導体チップ及び高周波モジュール
JP5716858B2 (ja) プリント配線板
JP5556941B2 (ja) 導波路構造、プリント配線板、および電子装置
JP5070740B2 (ja) マイクロ波モノリシック半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130531

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130531

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130910

R150 Certificate of patent or registration of utility model

Ref document number: 5366645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees